JP2004505427A - Flat panel display protection structure - Google Patents

Flat panel display protection structure Download PDF

Info

Publication number
JP2004505427A
JP2004505427A JP2002516802A JP2002516802A JP2004505427A JP 2004505427 A JP2004505427 A JP 2004505427A JP 2002516802 A JP2002516802 A JP 2002516802A JP 2002516802 A JP2002516802 A JP 2002516802A JP 2004505427 A JP2004505427 A JP 2004505427A
Authority
JP
Japan
Prior art keywords
barrier layer
display device
field emission
emission display
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002516802A
Other languages
Japanese (ja)
Other versions
JP2004505427A5 (en
Inventor
マッキー,ボブ,エル.
ヘイヴェン,デュアン,エイ.
ラーン,アーサー,ジェイ.
ポーター,ジョン,ディー.
ファーレン,セオドール,エス.
Original Assignee
キャンデゼント テクノロジーズ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/627,355 external-priority patent/US7002287B1/en
Application filed by キャンデゼント テクノロジーズ コーポレイション filed Critical キャンデゼント テクノロジーズ コーポレイション
Publication of JP2004505427A publication Critical patent/JP2004505427A/en
Publication of JP2004505427A5 publication Critical patent/JP2004505427A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/54Screens on or from which an image or pattern is formed, picked-up, converted, or stored; Luminescent coatings on vessels
    • H01J1/62Luminescent screens; Selection of materials for luminescent coatings on vessels
    • H01J1/70Luminescent screens; Selection of materials for luminescent coatings on vessels with protective, conductive, or reflective layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/06Screens for shielding; Masks interposed in the electron stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/08Electrodes intimately associated with a screen on or from which an image or pattern is formed, picked-up, converted or stored, e.g. backing-plates for storage tubes or collecting secondary electrons
    • H01J29/085Anode plates, e.g. for screens of flat panel displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/02Arrangements for eliminating deleterious effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Abstract

保護フェースプレート構造(900)は、フェースプレート(100)とシリカのバリア層(902)とを含む。フェースプレート(100)はソーダガラスから、バリア層(902)はシリカから形成することができる。The protective faceplate structure (900) includes a faceplate (100) and a barrier layer of silica (902). The face plate (100) can be formed from soda glass, and the barrier layer (902) can be formed from silica.

Description

【0001】
(関連出願との相互参照)
本出願は、Learn他によって1998年5月29日に提出された「ENCAPSULATED FLAT PANEL DISPLAY COMPONENTS」という名称の同一所有権者の同時係属米国特許出願09/087785号の一部継続出願である。
【0002】
(分野)
本開示はフラットパネルディスプレイの分野に関する。詳細には本開示は、フラットパネルディスプレイのスクリーン構造の「ブラックマトリクス」に関する。一例では、電界放出型ディスプレイ(field emission display)装置の保護基板構造(protected substrate structure)が開示される。
【0003】
(背景技術)
フラットパネルディスプレイのフェースプレート上のサブピクセル領域は一般に、マトリクスまたは「ブラックマトリクス」と一般に呼ばれている不透明なメッシュ状構造によって互いに分離されている。ブラックマトリクスは、サブピクセル領域を相互に分離することによって、ある1つのサブピクセルに導かれた電子の一部が別のサブピクセルに重なることを防ぐ。そうすることで従来のブラックマトリクスは、フラットパネルディスプレイの色純度の維持に寄与している。ブラックマトリクスはさらに、例えば支持壁などの構造をその上に配置するベースとしても使用される。さらに、ブラックマトリクスは、3次元マトリクスである(すなわち発光する蛍光体の面よりもブラックマトリクスのほうが高く延びている)場合には、ある1つのサブピクセルの蛍光体から後方に散乱した電子の一部が別のサブピクセルに衝突することを防ぎ、それによって色純度を向上させる。
【0004】
マトリクスの形成にはポリイミド材料を使用することができる。ポリイミド材料は、窒素、水素、炭素、酸素など、多数の成分を含んでいることが知られている。ポリイミド材料の内部に含まれている間は上述の成分が、フラットパネルディスプレイの真空環境に不利な影響を及ぼすことはない。しかし残念ながら、従来のポリイミドマトリクスおよびその成分は常にポリイミド材料の内部にとどまっているわけではない。すなわち、ある条件下では、ポリイミドの成分およびそれらの組合せがポリイミドマトリクスのポリイミド材料から放出される。その結果、フラットパネルディスプレイの真空環境は危険にさらされる。
【0005】
ポリイミド(または他のブラックマトリクス材料)の成分による汚染はさまざまな方法で起こる。例えば、従来のポリイミドマトリクスを熱処理すなわち加熱すると、ポリイミド材料の低分子量成分(フラグメント、単量体、または複数の単量体から成る原子団)がマトリクスの表面に移動する。次いでこれらの低分子量成分はマトリクスからフェースプレート上へ移動する。汚染物質で覆われたフェースプレートに高エネルギーの電子が衝突すると汚染物質の重合が起こる可能性がある。この重合により、フェースプレート上に黒ずんだコーティングが形成される。この黒ずんだコーティングはディスプレイの輝度を低下させ、それによってフラットパネルディスプレイの全体的な性能を劣化させる。
【0006】
熱によって誘発される汚染に加えて、従来のポリイミドマトリクスは、汚染物質の電子刺激脱離(electron stimulated desorption)によっても不利な影響を受ける。すなわち、フラットパネルディスプレイの陰極部分は動作中に、フェースプレート上のサブピクセル領域へ向けて電子を放出する。しかし、放出されたこれらの電子の一部はマトリクスに衝突する。この従来のポリイミドマトリクスへの電子衝撃(electron bombardment)の結果、汚染物質(すなわちポリイミドマトリクスの成分または分解産物)の電子刺激脱離が起こる。ポリイミドマトリクスに由来するこれらの放出汚染物質は、フラットパネルディスプレイの真空環境に有害に導入される。真空環境中に放出された汚染物質は真空環境を劣化させ、場合によってはスパッタリングを誘発し、さらにはフィールドエミッタ(field emitter)の表面を覆ってしまう可能性がある。
【0007】
さらに、従来のポリイミドマトリクスは汚染物質のX線刺激脱離(X−ray stimulated desorption)によっても不利な影響を受ける。すなわち、動作中には、例えば蛍光体に衝突した電子によってX線(すなわち高エネルギー光子)が発生する。発生したこれらのX線の一部はマトリクスに衝突することがある。このような従来のポリイミドマトリクスへのX線衝撃の結果、汚染物質(すなわちポリイミドマトリクスの成分または分解産物)のX線刺激脱離が起こる。先に述べたとおり、ポリイミドマトリクスに由来するこれらの放出汚染物質は、フラットパネルディスプレイの真空環境に有害に導入される。電子刺激汚染物質と同様に、これらの成分は真空環境を劣化させ、場合によってはスパッタリングを誘発し、さらにはフィールドエミッタの表面を覆ってしまう可能性がある。
【0008】
電界放出型陰極線管のフェースプレートは、ディスプレイを照明するのに使用する電流を運ぶための導電性の陽極電極を必要とする。導電性のブラックマトリクス構造はさらに、電気アーク発生の可能性を低下させる定電位面を提供する。残念ながら従来のポリイミドマトリクスは導電性ではない。したがって、ブラックマトリクス表面に局所的な帯電が起こる可能性があり、陰極と従来のマトリクス構造との間にアークが発生する可能性がある。
【0009】
以上のことから、温度変化を受けたときにガスを有害に放出しないマトリクス構造の必要性が存在する。上記の必要性を満たし、かつ汚染物質の不必要な電子または光子刺激脱離による不利な影響を受けないマトリクス構造の必要性も存在する。最後に、上記の両方の必要性を満たし、かつアーク発生の可能性を低下させる定電位面(constant potential surface)を提供することによってフェースプレートの電気的なロバストネスを達成するマトリクス構造の必要性も存在する。
【0010】
さらに、電界放出型ディスプレイ装置の動作中には、電界放出型ディスプレイ装置の陰極部分に配置されたフィールドエミッタから電子が放出される。放出されたこれらの電子は次いで、電位場によって、蛍光体を含んだウェル(蛍光体含有ウェル)に向かって加速される。電子が衝突すると蛍光体含有ウェル中の蛍光体は発光する。残念なことに、最終的にフェースプレートに衝突した電子の衝撃によって従来のフェースプレートは劣化を受ける。これらの衝撃電子は、フェースプレート中の化学結合を切断すると考えられている。化学結合が切断されるとフェースプレートは光を吸収するようになり、電界放出型ディスプレイ装置の動作に有害な影響を与える。
【0011】
他の欠点として、フェースプレートの電子衝撃によって、従来のフェースプレートがその成分をガスとして放出する可能性があることが挙げられる。例えば、いくつかの応用では安価な高ナトリウムガラスをフェースプレートに使用することが望ましい。しかし、このような安価な高ナトリウムガラスへの電子衝撃は、フェースプレートから電界放出型ディスプレイ装置の能動領域への汚染物質(例えばナトリウム)の不必要な移動を引き起こす。汚染物質のこのような移動が結果的に、繊細な装置部品(例えばフィールドエミッタ)の有害な汚染を引き起こす可能性がある。
【0012】
フェースプレートを劣化させることに加え、電子衝撃はさらに、電界放出型ディスプレイ装置の陰極基板構造を劣化させる可能性がある。この劣化は、電子放出構造から生じた電子による電子衝撃に起因する。生じた電子はなんらかの方法で偏向され陰極基板構造に衝突する。陰極基板構造の電子衝撃に関連した欠点の一例として、いくつかの応用では安価な高ナトリウムガラスを陰極基板構造に使用することが望まれる。しかし、このような安価な高ナトリウムガラスへの電子衝撃は、陰極基板構造から電界放出型ディスプレイ装置の能動領域への汚染物質(例えばナトリウム)の不必要な移動を引き起こす。汚染物質のこのような移動が結果的に、繊細な装置部品(例えばフィールドエミッタ)の有害な汚染を引き起こす可能性がある。
【0013】
以上のことから、電界放出型ディスプレイ装置のフェースプレートの電子衝撃およびそれに続くフェースプレートの劣化を防ぐ方法および装置の必要性が存在する。さらに、電界放出型ディスプレイ装置の陰極基板構造の電子衝撃およびそれに続く陰極基板構造の劣化を防ぐ方法および装置の必要性も存在する。さらに、基板構造(例えばフェースプレートまたは陰極基板構造)から電界放出型ディスプレイ装置の能動領域への汚染物質の移動を防ぐ方法および装置の必要性も存在する。
【0014】
(発明の概要)
本発明は、一実施形態において、電界放出型ディスプレイ装置のフェースプレートの電子衝撃およびその後の劣化を防ぐ方法および装置を提供する。本発明はさらに、一実施形態において、電界放出型ディスプレイ装置の陰極基板構造の電子衝撃およびその後の劣化を防ぐ方法および装置を提供する。本発明はさらに、一実施形態において、基板構造(例えばフェースプレートまたは陰極基板構造)から電界放出型ディスプレイ装置の能動領域内への汚染物質の移動を防ぐ方法および装置を提供する。
【0015】
具体的には一実施形態では本発明が、電界放出型ディスプレイ装置のフェースプレートを提供する。この電界放出型ディスプレイ装置のフェースプレートは、自体の片面に配置された蛍光体含有ウェルを有するように適合されている。この実施形態はさらに、自体の上に配置された蛍光体含有ウェルを有するように適合された前記フェースプレートの前記片面を覆って配置されたバリア層から成る。この実施形態のバリア層は、フェースプレートの劣化を防ぐように適合されている。具体的にはこの実施形態のバリア層は、蛍光体含有ウェルに向かって導かれた電子による電子衝撃に起因したフェースプレートの劣化を防ぐように適合されている。
【0016】
他の実施形態では本発明が、自体の上に配置されたバリア層を有する陰極基板構造を含む。この実施形態のバリア層は、陰極基板構造の劣化を防ぐように適合されている。具体的にはこの実施形態のバリア層は、電界放出型ディスプレイ装置のフィールドエミッタから生じた電子による電子衝撃に起因した陰極基板構造の劣化を防ぐように適合されている。
【0017】
さまざまな図面に示した好ましい実施形態の以下の詳細な説明を読んだ当業者には、本発明のこれらの目的および利点、ならびにその他の目的および利点は明白であろう。
【0018】
本明細書に組み込まれ本明細書の一部分を構成する添付図面には本発明の実施形態が示されており、これらの図面は、本明細書の記述ともに本発明の原理を説明する役目を果たす。
【0019】
特に明記しない限り、この説明の中で引用されている図面の尺度は一律でないことを理解されたい。
【0020】
(好ましい実施形態の説明)
次に、本発明のいくつかの好ましい実施形態を詳細に参照する。添付図面にはこれらの例が示されている。本発明は、これらの好ましい実施形態に関して説明されるが、これらの好ましい実施形態は本発明を限定しようとするものではないことを理解されたい。反対に本発明は、添付の請求項によって定義される本発明の趣旨および範囲に含まれる代替、修正および等価形態をカバーする。さらに、本発明の以下の詳細な説明には、本発明の完全な理解を提供するために数多くの具体的な詳細が記載される。しかし、これらの詳細がなくても本発明を実施できることは当業者には明白であろう。また、本発明の諸態様が不必要に不明瞭とならないよう、周知の方法、手順および構成要素については詳細に説明しなかった。
【0021】
次に図1Aを参照すると、カプセル封入されたマトリクスの形成においてこの実施形態によって使用される第1のステップが示されている。具体的に言うと図1Aには、マトリクス構造102が結合されたフラットパネルディスプレイ装置のフェースプレート100の透視図が示されている。図1Aの実施形態ではフェースプレート100上にマトリクス構造102が、マトリクス構造102の行および列が一般に104で示される隣接するサブピクセル領域どうしを分離するように配置されている。さらにこの実施形態では、マトリクス構造102がポリイミド材料から形成されている。この実施形態ではマトリクス構造102がポリイミド材料から形成されているが、本発明は、有害な汚染を引き起こす可能性がある他のさまざまなマトリクス形成材料とともに使用することにも十分に適合している。一例として本発明は、ポリイミド以外の成分を含んだ感光性ポリイミド製剤から成るマトリクス構造とともに使用することにも十分に適合している。
【0022】
図1Aをさらに参照する。マトリクス構造102は「マルチレベル」マトリクス構造である。すなわちマトリクス構造102の行の高さと列の高さとが異なっている。このようなマルチレベルマトリクス構造を図1Aの実施形態に示したのは、サブピクセル領域104をよりはっきりと示すためである。本発明は、マルチレベル構造ではないマトリクス構造とともに使用することに十分に適合している。本発明のマトリクス構造をブラックマトリクスと呼ぶことがあるが、用語「ブラック」は、マトリクス構造の不透明な特性を指す言葉であることを理解されたい。すなわち本発明は、黒以外の色を有することにも十分に適合している。さらに、以降の図では、分かりやすくするためにフェースプレートの内面の一部分だけを示した。さらに、以下の議論では特に、汚染物質阻止構造によってカプセル封入されたブラックマトリクスに言及する。このような特定的な記載はこの後も出てくるが、本発明は、フラットパネルディスプレイ装置の他のさまざまな物理構成要素とともに使用することにも十分に適合している。さらに、本発明のいくつかの実施形態は、フラットパネルディスプレイの画素および/またはサブピクセル領域を画定するマトリクス構造に関するが、本発明は、画素および/またはサブピクセルを画定する構造が「マトリクス」構造ではない実施形態にも十分に適合している。したがってこの応用の目的上、マトリクス構造という用語は、画素および/またはサブピクセルを画定する構造を指すのであって、その構造の特定の物理形状を指して言っているわけではない。
【0023】
次に図1Bを参照すると、この請求の発明の一実施形態に基づく汚染物質阻止構造によってカプセル封入されるように適合された支持構造150の透視図が示されている。マトリクス構造の実施形態に関連して後に詳細に説明するが、この実施形態では支持構造150が汚染物質阻止構造によってカプセル封入される。すなわち、汚染物質阻止構造は、支持構造150の内部で生じた汚染物質がそのまま支持構造150の内部に閉じ込められるような物理構造を有する。したがって汚染物質阻止構造は、支持構造150の内部で生み出された汚染物質が支持構造150の外部へ移動することを防ぐ。支持構造150の内部に汚染物質を閉じ込めることに加え、本発明の汚染物質阻止構造を構成する材料は、フラットパネルディスプレイの陰極部分から放出された電子が衝突しても汚染物質ガスを放出しない。図1Bの実施形態では支持構造150が壁であるが、本発明は、支持構造が例えばピン、ボール、柱または他のさまざまな支持構造から成る実施形態にも十分に適合している。
【0024】
次に図1Cを参照すると、この請求の発明の一実施形態に基づく汚染物質阻止構造によってカプセル封入されるように適合された集束構造160の側断面が示されている。マトリクス構造実施形態に関連して後に詳細に説明するが、この実施形態では集束構造160が汚染物質阻止構造によってカプセル封入される。すなわち、汚染物質阻止構造は、集束構造160の内部で生じた汚染物質がそのまま集束構造160の内部に閉じ込められるような物理構造を有する。したがって汚染物質阻止構造は、集束構造160の内部で生み出された汚染物質が集束構造160の外部へ移動することを防ぐ。集束構造160の内部に汚染物質を閉じ込めることに加え、本発明の汚染物質阻止構造を構成する材料は、フラットパネルディスプレイの陰極部分から放出された電子が衝突しても汚染物質ガスを放出しない。図1Cの実施形態では集束構造160がワッフル状の構造であるが、本発明は、集束構造が異なる形状を有する実施形態にも十分に適合している。
【0025】
次に図2を参照すると、図1Aの線A−Aに沿ってとったフェースプレート100およびマトリクス構造102の側断面図が示されている。分かりやすくするためにこの側断面図にはマトリクス構造102の一部分だけが示されている。しかし、以下の諸ステップは、マトリクス構造102のこれよりもはるかに大きな部分に対して実行され、図2に示したマトリクス構造102の部分だけに限定されない。さらに、本発明の形成において使用される以下の諸ステップは、予備的なベークアウトステップを使用して最初に汚染物質の一部をマトリクスから除去してしまう方法にも十分に適合している。ベークアウトステップでは、フラットパネルディスプレイの密封された真空環境中にポリイミドマトリクスを配置する前に、ポリイミドマトリクスを加熱する。
【0026】
図2をさらに参照する。本発明の一実施形態では、マトリクス構造102を覆って汚染物質阻止構造106が配置される。この実施形態では汚染物質阻止構造106が実質的に非多孔質の材料層から成る。すなわち、汚染物質阻止構造106は、マトリクス構造102の内部で生じた汚染物質がそのままマトリクス構造102の内部に閉じ込められるような物理構造を有する。したがって汚染物質阻止構造106は、マトリクス構造102の内部で生み出された汚染物質がマトリクス構造102の外部へ移動することを防ぐ。マトリクス構造102の内部に汚染物質を閉じ込めることに加え、本発明の汚染物質阻止構造106を構成する材料は、フラットパネルディスプレイの陰極部分から放出された電子が衝突しても汚染物質ガスを放出しない。
【0027】
さらに図2を参照する。矢印108は、マトリクス構造102の内部で生み出された汚染物質の経路を示す。このような汚染物質には例えばN、H、CH、CO、CO、O、HOなどの化学種が含まれることを理解されたい。矢印108で示すとおり汚染物質阻止構造106は、マトリクス構造102から汚染物質が放出されることを防ぐ。
【0028】
さらに図2を参照する。先に述べたとおりこの実施形態では汚染物質阻止構造106が実質的に非多孔質の材料から成る。一実施形態では、汚染物質阻止構造106の実質的に非多孔質の材料が、酸化ケイ素、金属フィルム、無機固体などから成るグループから選択される。この実施形態は、非多孔質阻止構造106に対してアルミニウム、ベリリウム、化学蒸着させた酸化ケイ素などの材料を使用することにも十分に適合している。さらに、本発明は、非多孔質阻止構造106の材料が約500℃を超える融点を有する固体材料である実施形態にも十分に適合している。一実施形態では、化学蒸着(CVD)、蒸着、スパッタリングなどの手段によって実質的に非多孔質の材料を、マトリクス構造102を覆って約50〜500ナノメートルの厚さに付着させる。ただし本発明は、マトリクス構造102の内部に汚染物質を閉じ込めることに適合した実質的に非多孔質の他のさまざまな材料の使用に十分に適合していることを理解されたい。本発明は、汚染物質阻止構造106の厚さを変更して先に記載した厚さ範囲よりも厚く、または薄くすることにも十分に適合している。
【0029】
さらに図2を参照する。本発明の一実施形態では汚染物質阻止構造106が、フェースプレート100に向かって導かれた電子の貫通を防ぐだけの十分な厚さを有する。このような一実施形態では汚染物質阻止構造106が、CVD、蒸着、スパッタリングなどの手段によってマトリクス102を覆って約100〜500ナノメートルの厚さに付着させた二酸化ケイ素の層から成る。その結果、このような実施形態は、熱によって生み出された汚染物質をマトリクス構造102の内部または表面に閉じ込め、さらに、電子刺激脱離によって汚染物質が形成されることを防ぐ。すなわちこの実施形態は、マトリクス構造102の電子衝撃に関連した主要な有害条件を実質的に排除する。汚染物質阻止構造が電子の貫通を防ぐこのような一実施形態では、汚染物質阻止構造がその下の構成要素を気密封止しない。この実施形態ではこのバリア層の材料として特に二酸化ケイ素を挙げたが、本発明(上記および下記のそれぞれの実施形態を含む)は、バリア層の材料としてAl、CrO、ZnO、Si、SiO、TaO、酸化スズ、ITO、ZrO、Y、TiOおよびMgO、ならびにこれらの組合せを使用することにも十分に適合している。
【0030】
次に図3を参照する。この実施形態では、マトリクス構造102を覆って多層汚染物質阻止構造が配置される。この実施形態では、多層汚染物質阻止構造が、実質的に非多孔質の複数の材料層106および110から成る。すなわち、多層汚染物質阻止構造は、マトリクス構造102の内部で生じた汚染物質がそのままマトリクス構造102の内部に閉じ込められるような物理構造を有する。したがってこの多層汚染物質阻止構造は、マトリクス構造102の内部で生み出された汚染物質がマトリクス構造102の外部へ移動することを防ぐ。マトリクス構造102の内部に汚染物質を閉じ込めることに加え、本発明の多層汚染物質阻止構造を構成する層106および110は、フラットパネルディスプレイの陰極部分から放出された電子が衝突しても汚染物質ガスを放出しない。
【0031】
上で説明した実施形態と同様に、矢印108は、マトリクス構造102の内部で生み出された汚染物質の経路を示す。このような汚染物質には例えばN、H、CH、CO、CO、O、HOなどの化学種が含まれることを理解されたい。矢印108で示すとおりこの多層汚染物質阻止構造は、マトリクス構造102から汚染物質が放出されることを防ぐ。
【0032】
さらに図3を参照する。先に述べたとおりこの実施形態では、多層汚染物質阻止構造が実質的に非多孔質の複数の材料層から成る。一実施形態では、多層汚染物質阻止構造の少なくとも1つの実質的に非多孔質の材料層106および110が、二酸化ケイ素;金属フィルム;無機固体、Al、CrO、ZnO、Si、SiO、TaO、酸化スズ、ITO、ZrO、Y、TiOおよびMgO、ならびにこれらの組合せなどから成るグループから選択される。この実施形態は、少なくとも1つの実質的に非多孔質の材料層106および110に対してアルミニウム、ベリリウム、化学蒸着させた酸化ケイ素などの材料を使用することにも十分に適合している。さらに、本発明は、少なくとも1つの実質的に非多孔質の材料層106および110の材料が約500℃を超える融点を有する固体材料から成る実施形態にも十分に適合している。一実施形態では、化学蒸着(CVD)、蒸着、スパッタリングなどの手段によって少なくとも1つの材料層106および110を、マトリクス構造102を覆って付着させる。この実施形態では、多層汚染物質阻止構造の全厚が約50〜500ナノメートルである。ただし本発明は、マトリクス構造102の内部に汚染物質を閉じ込めることに適合した実質的に非多孔質の他のさまざまな材料の使用に十分に適合していることを理解されたい。本発明は、多層汚染物質阻止構造の全厚を変更して、先に記載した厚さ範囲よりも厚く、または薄くすることにも十分に適合している。さらに、本発明は、多層汚染物質阻止構造を構成する実質的に非多孔質の材料層の数を変更することにも十分に適合している。
【0033】
この実施形態では多層汚染物質阻止構造が、フェースプレート100に向かって導かれた電子の貫通を防ぐだけの十分な厚さを有する。このような一実施形態では多層汚染物質阻止構造が、CVDによってマトリクス102を覆って約100〜500ナノメートルの厚さに付着させた二酸化ケイ素の層を含む。その結果、このような実施形態は、熱によって生み出された汚染物質をマトリクス構造102の内部に閉じ込め、さらに、電子刺激脱離によって汚染物質が形成されることを防ぐ。すなわちこの実施形態は、マトリクス構造102の電子衝撃に関連した主要な有害条件を実質的に排除する。
【0034】
次に図4を参照する。この実施形態では、マトリクス構造102およびフェースプレート100のサブピクセル領域114を覆って汚染物質阻止構造112が配置される。この実施形態では、実質的に非多孔質の材料が、化学蒸着(CVD)、蒸着、スパッタリングなどの手段によってマトリクス構造102およびサブピクセル領域114を覆って約50〜500ナノメートルの厚さに付着させた二酸化ケイ素、インジウムスズ酸化物などの透明材料である。汚染物質阻止構造112はサブピクセル領域114の中まで延びているが、サブピクセル領域114中に存在する二酸化ケイ素材料は、フラットパネルディスプレイの形成または動作に不利な影響を与えない。ただし本発明は、マトリクス構造102の内部に汚染物質を閉じ込めることに適合し、かつフラットパネルディスプレイの形成または動作に不利な影響を与えない実質的に非多孔質の他のさまざまな材料の使用に十分に適合していることを理解されたい。本発明は、汚染物質阻止構造112の厚さを変更して先に記載した厚さ範囲よりも厚く、または薄くするすることにも十分に適合している。
【0035】
図4の実施形態では、汚染物質阻止構造112が、フェースプレート100に向かって導かれた電子の貫通を防ぐだけの十分な厚さを有する。したがってこの実施形態は、これまでに記載した実施形態と同様に、熱によって生み出された汚染物質をマトリクス構造102の内部に閉じ込め、さらに、電子刺激脱離によって汚染物質が形成されることを防ぐ。すなわちこの実施形態は、マトリクス構造102の電子衝撃に関連した主要な有害条件を実質的に排除する。
【0036】
次に図5Aを参照すると、汚染物質阻止構造106を覆って導電性コーティング116が配置された本発明の他の実施形態が示されている。(この実施形態は、その上を覆って導電性コーティング116が配置された図2の実施形態を示す。)この実施形態では、導電性コーティングが低原子番号材料から成ることが好ましい。この応用の目的上、低原子番号材料とは、原子番号が18よりも小さい元素から成る材料を言う。さらに、低原子番号材料は高原子番号材料に比べて電子の散乱を低減する。具体的に言うと一実施形態では導電性コーティング116が例えば、米ミシガン州Port HuronのAcheson Colloids社によって製造されているCB800A DAGから成る。他の実施形態では、導電性コーティング116が炭素ベースの導電性材料から成る。他の実施形態では、炭素ベースの導電性材料層を半乾燥スプレーとして塗布して、導電性コーティング116の収縮を低減させる。こうすることで、本発明は、導電性コーティング116の最終的な深さの制御を向上させることができる。このような付着方法については先に説明したが、本発明は、他のさまざまな付着方法を使用して他のさまざまな導電性コーティングを汚染物質阻止構造106を覆って付着させることにも十分に適合していることを理解されたい。例えば本発明は、アングル蒸着(angled evaporation)によって適用したアルミニウムコーティングの使用にも十分に適合している。
【0037】
先に述べたとおり、物理的に、マトリクス構造102の上面のほうがフェースプレート100よりもフィールドエミッタに近い。マトリクス構造102の上面を覆って導電性コーティング116を適用することによって、この実施形態は定電位面を提供する。定電位面を提供することによってこの実施形態は、潜在的なアーク発生の可能性を低下させる。その結果、この実施形態は、蛍光体およびその上のアルミニウム層(図5Aの実施形態ではまだ付着されていない)の完全性が維持されることを保証するのに寄与する。さらに、この導電性カプセル封入層は、より厚くし、またはより伝導性の材料から形成することによって、蛍光体を覆うアルミニウム層よりもこの層の電気伝導性または熱伝導性を高くすることができる。これによってこのカプセル封入材料が、潜在的なアークの高電流を流し去ることによって局所的な電圧スパイクを防ぎ、かつ起こる可能性があるアークに物理的により抵抗するようにすることができる。さらに、導電性コーティングは、(図2のように)ブラックマトリクス上の単一の層とすることができ、図示のような2重の層とする必要はない。
【0038】
次に図5Bを参照すると、多層汚染物質阻止構造の層106および110を覆って導電性コーティング116が配置された本発明の他の実施形態が示されている。(この実施形態は、その上を覆って導電性コーティング116が配置された図3の実施形態を示す。)この実施形態では導電性コーティングが低原子番号材料、または主に低原子番号元素から成る材料から成ることが好ましい。この応用の目的上、低原子番号材料とは、原子番号が18よりも小さい元素から成る材料を言う。ここではこのような定義を挙げたが、この応用は、導電性コーティングが低原子番号材料以外から成る実施形態にも十分に適合している。具体的に言うと一実施形態では導電性コーティング116が例えば、米ミシガン州Port HuronのAcheson Colloids社によって製造されているCB800A DAGから成る。他の実施形態では、導電性コーティング116が炭素ベースの導電性材料から成る。他の実施形態では、炭素ベースの導電性材料層を半乾燥スプレーとして塗布して、導電性コーティング116の収縮を低減させる。こうすることで、本発明は、導電性コーティング116の最終的な深さの制御を向上させることができる。このような付着方法については先に説明したが、本発明は、他のさまざまな付着方法を使用して他のさまざまな導電性コーティングを多層汚染物質阻止構造の層106および110を覆って付着させることにも十分に適合していることを理解されたい。例えば本発明は、アングル蒸着によって適用したアルミニウムコーティングの使用にも十分に適合している。
【0039】
先に詳細に述べた理由から、この実施形態は定電位面を提供し、電気アークが発生する可能性を低下させる。その結果、この実施形態は、蛍光体およびその上のアルミニウム層(図5Bの実施形態ではまだ付着されていない)の完全性が維持されることを保証するのに寄与する。
【0040】
次に図5Cを参照すると、汚染物質阻止構造112を覆って導電性コーティング116が配置された本発明の他の実施形態が示されている。(この実施形態は、その上を覆って導電性コーティング116が配置された図4の実施形態を示す。)この実施形態では導電性コーティングが低原子番号材料から成ることが好ましい。具体的に言うと一実施形態では導電性コーティング116が例えば、米ミシガン州Port HuronのAcheson Colloids社によって製造されているCB800A DAGから成る。他の実施形態では、導電性コーティング116が炭素ベースの導電性材料から成る。他の実施形態では、炭素ベースの導電性材料層を半乾燥スプレーとして塗布して、導電性コーティング116の収縮を低減させる。こうすることで、本発明は、導電性コーティング116の最終的な深さの制御を向上させることができる。このような付着方法については先に説明したが、本発明は、他のさまざまな付着方法を使用して他のさまざまな導電性コーティングを汚染物質阻止構造112を覆って付着させることにも十分に適合していることを理解されたい。例えば本発明は、アングル蒸着によって適用したアルミニウムコーティングの使用にも十分に適合している。
【0041】
先に詳細に述べた理由から、この実施形態は定電位面を提供し、電気アークが発生する可能性を低下させる。その結果、この実施形態は、蛍光体およびその上のアルミニウム層(図5Cの実施形態ではまだ付着されていない)の完全性が維持されることを保証するのに寄与する。
【0042】
本発明の以上の実施形態は、自体に関連したいくつかの重大な利益をもたらす。例えば本発明は、ポリイミドベースの従来技術のブラックマトリクス構造に関連した有害なブラウニング(browning)およびガス放出を排除する。さらに、マトリクス構造から汚染物質が放出されることを防ぐことによって、本発明は、放出された汚染物質によるフィールドエミッタの被覆を防ぐ。さらに、ポリイミドに衝突する電子の数およびエネルギーを低減することによって、汚染物質の電子脱離が低減される。その結果、本発明はフィールドエミッタの寿命を延ばす。追加の利点として、本発明の汚染物質阻止構造はさらに、その後の処理ステップ中の潜在的な損傷および電気アークからマトリクス構造を保護する。
【0043】
次に図6Aを参照すると、図1Aの線A−Aに沿ってとったフェースプレート100およびマトリクス構造102の側断面図が示されている。先に述べたとおり、この実施形態ではマトリクス構造102がポリイミド材料から形成されている。本発明は、有害な汚染を引き起こす可能性がある他のさまざまなマトリクス形成材料とともに使用することにも十分に適合している。一例として本発明は、ポリイミド以外の成分を含んだ感光性ポリイミド製剤から成るマトリクス構造とともに使用するのにも十分に適合している。本発明はさらに、例えば支持構造および/または集束構造などの他のさまざまな物理構成要素とともに使用することにも十分に適合している。
【0044】
さらに図6Aを参照する。本発明のこの実施形態では、マトリクス構造102およびフェースプレート100のサブピクセル領域114を覆って汚染物質阻止構造602が配置される。汚染物質阻止構造602はサブピクセルまたは画素領域114の中まで延びているが、サブピクセルまたは画素領域114中に存在する多孔質または非多孔質の透明材料は、フラットパネルディスプレイの形成または動作に不利な影響を与えない。ただし本発明は、汚染物質阻止構造602の多孔質材料がサブピクセル領域114の中へ延びていない実施形態に十分に適合していることを理解されたい。この実施形態では、汚染物質阻止構造602が多孔質材料層から成る。この実施形態では、汚染物質阻止構造602を構成する多孔質材料が、フラットパネルディスプレイの内部で発生した電子およびX線がマトリクス構造102に衝突することを防ぐ。さらに、本発明の汚染物質阻止構造602を構成する材料は、フラットパネルディスプレイの内部で発生した電子およびX線が衝突しても汚染物質ガスを放出しない。このような汚染物質には例えばN、H、CH、CO、CO、O、HOなどの化学種が含まれることを理解されたい。
【0045】
さらに図6Aを参照する。先に述べたとおりこの実施形態では汚染物質阻止構造602が多孔質材料から成る。一実施形態では、汚染物質阻止構造602の多孔質材料が、コロイドシリカ;酸化ケイ素;および化学蒸着させた酸化ケイ素から成るグループから選択される。ただし本発明は、例えばケイ素、酸化物、窒化物、炭化物、ダイヤモンドなどの他のさまざまな多孔質材料とともに使用することにも十分に適合していることを理解されたい。さらに、本発明は、多孔質汚染物質阻止構造602の材料が約500℃を超える融点を有する固体材料である実施形態にも十分に適合している。
【0046】
さらに図6Aを参照する。一実施形態では多孔質材料が、常圧物理蒸着(APPVD)によってマトリクス構造102を覆って約30〜1,000ナノメートルの厚さに付着させた二酸化ケイ素である。ただし本発明は、フラットパネルディスプレイの内部で発生した電子および/またはX線による電子および/またはX線貫通を防ぐことに適合した他のさまざまな多孔質材料の使用に十分に適合していることを理解されたい。本発明はさらに、多孔質材料層を例えば、スパッタリング、eビーム蒸着、溶射法、浸せき塗装法などによって適用する実施形態にも十分に適合している。本発明は、汚染物質阻止構造602の厚さを変更して先に記載した厚さ範囲よりも厚く、または薄くすることにも十分に適合している。具体的に言うと、6keVでは大多数の電子は、600ナノメートルよりも深く二酸化ケイ素中へ侵入しない。10keVでは大多数の電子は、1,000ナノメートルよりも深く二酸化ケイ素の中へ侵入しない。したがってこの実施形態では、汚染物質阻止構造602を構成する多孔質材料の深さが、フラットパネルディスプレイの内部で発生した電子および/またはX線によってマトリクス構造102が衝撃を受けないことが保証されるように調整される。
【0047】
次に図6Bを参照する。この実施形態ではマトリクス構造102を覆って多層汚染物質阻止構造が配置される。この実施形態では、多層汚染物質阻止構造が複数の多孔質材料層602および604から成る。図6Aの実施形態と同様に、この実施形態は、フラットパネルディスプレイの内部で発生した電子およびX線がマトリクス構造102に衝突することを防ぐ。さらに、本発明の汚染物質阻止構造を構成する材料は、フラットパネルディスプレイの内部で発生した電子およびX線が衝突しても汚染物質ガスを放出しない。
【0048】
さらに図6Bを参照する。先に述べたとおりこの実施形態では多層汚染物質阻止構造が複数の多孔質材料層から成る。一実施形態では、多層汚染物質阻止構造の少なくとも1つの多孔質材料層602および604が、コロイドシリカ;酸化ケイ素;および化学蒸着させた酸化ケイ素から成るグループから選択される。ただし本発明は、例えばケイ素、酸化物、窒化物、炭化物、黒鉛、アルミニウム、ダイヤモンドなどの他のさまざまな多孔質材料とともに使用することにも十分に適合していることを理解されたい。さらに、本発明は、少なくとも1つの多孔質材料層602および604が約500℃を超える融点を有する固体層である実施形態にも十分に適合している。
【0049】
さらに図6Bを参照する。一実施形態では、少なくとも1つの多孔質材料層602および604の多孔質材料が、常圧物理蒸着(APPVD)によってマトリクス構造102を覆って約30〜1,000ナノメートルの厚さに付着させた二酸化ケイ素である。ただし本発明は、フラットパネルディスプレイの内部で発生した電子および/またはX線による電子および/またはX線貫通を防ぐことに適合した他のさまざまな多孔質材料の使用に十分に適合していることを理解されたい。本発明はさらに、多孔質材料層を例えば、スパッタリング、eビーム蒸着、溶射法、浸せき塗装法などによって適用する実施形態にも十分に適合している。本発明は、汚染物質阻止構造の厚さを変更して先に記載した厚さ範囲よりも厚く、または薄くすることにも十分に適合している。この実施形態では、汚染物質阻止構造を構成する多孔質材料層602および604の合計の深さが、フラットパネルディスプレイの内部で発生した電子および/またはX線によってマトリクス構造102が衝撃を受けないことが保証されるように調整される。
【0050】
次に図6Cを参照すると、汚染物質阻止構造を覆って導電性コーティング606が配置された本発明の他の実施形態が示されている。この実施形態は、その上を覆って導電性コーティング606が配置された図6Bの実施形態を示す。ただし本発明は、導電性コーティング606が例えば図6Aの実施形態を覆って配置された実施形態に十分に適合している。この実施形態では導電性コーティングが低原子番号材料から成ることが好ましい。具体的に言うと一実施形態では導電性コーティング606が例えば、米ミシガン州Port HuronのAcheson Colloids社によって製造されているCB800A DAGから成る。他の実施形態では、導電性コーティング606が炭素ベースの導電性材料から成る。他の実施形態では、炭素ベースの導電性材料層を半乾燥スプレーとして塗布して、導電性コーティング606の収縮を低減させる。こうすることで、本発明は、導電性コーティング606の最終的な深さの制御を向上させることができる。このような付着方法については先に説明したが、本発明は、他のさまざまな付着方法を使用して他のさまざまな導電性コーティング(例えばアルミニウム)を汚染物質阻止構造を覆って付着させることにも十分に適合していることを理解されたい。さらにこの実施形態では、導電性コーティング606を100〜500ナノメートルの深さに付着させる。
【0051】
先に詳細に述べた理由から、この実施形態は定電位面を提供し、電気アークが発生する可能性を低下させる。その結果、この実施形態は、蛍光体およびその上のアルミニウム層(図6Cの実施形態ではまだ付着されていない)の完全性が維持されることを保証するのに寄与する。
【0052】
次に図7Aを参照する。この実施形態ではマトリクス構造102を覆って多層汚染物質阻止構造が配置される。この実施形態では、多層汚染物質阻止構造が複数の層702および704から成る。この実施形態では層702が多孔質材料から成り、層704が実質的に非多孔質の材料の層から成る。図6Aの実施形態と同様に、この実施形態は、フラットパネルディスプレイの内部で発生した電子およびX線がマトリクス構造102に衝突することを防ぐ。この実施形態はさらに、熱によって発生した汚染物質をマトリクス構造102の内部に閉じ込める。さらに、本発明の汚染物質阻止構造を構成する材料は、フラットパネルディスプレイの内部で発生した電子およびX線が衝突しても汚染物質ガスを放出しない。
【0053】
さらに図7Aを参照する。先に述べたとおりこの実施形態では多層汚染物質阻止構造が複数の材料層から成る。一実施形態では、多層汚染物質阻止構造の多孔質材料702が、コロイドシリカ;酸化ケイ素;および化学蒸着させた酸化ケイ素から成るグループから選択される。ただし本発明は、例えばケイ素、酸化物、窒化物、炭化物、ダイヤモンドなどの他のさまざまな多孔質材料とともに使用することにも十分に適合していることを理解されたい。さらに、本発明は、少なくとも1つの材料層702および704が約500℃を超える融点を有する固体層である実施形態にも十分に適合している。
【0054】
さらに図7Aを参照する。一実施形態では複数の材料層が次のように定義される。層702は、約100〜1,000ナノメートルの深さに付着させたインジウムスズ酸化物層から成る。層704は、マトリクス構造102を覆って約30〜1,000ナノメートルの厚さに付着させた酸化ケイ素から成る。ただし本発明は、他のさまざまな多孔質および非多孔質材料の使用に十分に適合していることを理解されたい。本発明はさらに、多孔質材料層を例えば、スパッタリング、eビーム蒸着、溶射法、浸せき塗装法などによって適用する実施形態にも十分に適合している。本発明は、汚染物質阻止構造の厚さを変更して先に記載した厚さ範囲よりも厚く、または薄くすることにも十分に適合している。この実施形態では、汚染物質阻止構造を構成する材料層702および704の合計の深さが、フラットパネルディスプレイの内部で発生した電子および/またはX線によってマトリクス構造102が衝撃を受けないことが保証されるように調整される。
【0055】
次に図7Bを参照すると、汚染物質阻止構造を覆って導電性コーティング706が配置された本発明の他の実施形態が示されている。この実施形態は、その上を覆って導電性コーティング706が配置された図7Aの実施形態を示す。具体的にはこのような実施形態では、層702が、約100〜1,000ナノメートルの深さに付着させたインジウムスズ酸化物層から成る。層704は、マトリクス構造102を覆って約30〜1,000ナノメートルの厚さに付着させた酸化ケイ素から成る。この実施形態の層706は、約30〜200ナノメートルの深さに付着させたアルミニウム層から成る。この実施形態では導電性コーティングが低原子番号材料から成ることが好ましい。具体的に言うと一実施形態では導電性コーティング706が例えば、米ミシガン州Port HuronのAcheson Colloids社によって製造されているCB800A DAGから成る。他の実施形態では、導電性コーティング706が炭素ベースの導電性材料から成る。他の実施形態では、炭素ベースの導電性材料層を半乾燥スプレーとして塗布して、導電性コーティング706の収縮を低減させる。こうすることで、本発明は、導電性コーティング706の最終的な深さの制御を向上させることができる。このような付着方法については先に説明したが、本発明は、他のさまざまな付着方法を使用して他のさまざまな導電性コーティング(例えばアルミニウム)を汚染物質阻止構造を覆って付着させることにも十分に適合していることを理解されたい。
【0056】
さらに図7Bを参照する。この実施形態では汚染物質構造が2層の異なる材料層702および704から成る。しかし他の実施形態では汚染物質阻止構造が、非多孔質材料(例えば層702のインジウムスズ酸化物)をその中に含浸させた多孔質材料層(例えば酸化ケイ素層704)から成る。すなわち、本発明は、実質的に多孔質の材料層の中に実質的に非多孔質の材料を含浸させた実施形態にも十分に適合している。このような一実施形態では、実質的に多孔質の材料層を先に詳細に説明したとおりに付着させる。さらに、実質的に非多孔質の材料を、例えばスパッタリング、物理蒸着などによって、実質的に多孔質の材料層の内部に含浸させる。さらにこの実施形態は、この構造を覆って導電性コーティングを先に詳細に説明したとおりに配置することにも十分に適合している。
【0057】
次に図8を参照すると、図1Aの線A−Aに沿ってとったフェースプレート100およびマトリクス構造102の側断面図が示されている。先に述べたとおり、この実施形態ではマトリクス構造102がポリイミド材料から形成されている。本発明は、有害な汚染を引き起こす可能性がある他のさまざまなマトリクス形成材料とともに使用することにも十分に適合している。一例として本発明は、ポリイミド以外の成分を含んだ感光性ポリイミド製剤から成るマトリクス構造とともに使用するのにも十分に適合している。本発明はさらに、例えば支持構造および/または集束構造などの他のさまざまな物理構成要素とともに使用することにも十分に適合している。この実施形態では汚染物質阻止構造802が、マトリクス構造102の上、およびサブピクセル領域114の中に配置されている。汚染物質阻止構造802はさらに、一般に804で示される選択的光吸収成分(例えば染料または顔料)を含む。このような一実施形態では汚染物質阻止構造802が、染料/顔料材料でドープされた酸化ケイ素から成る。こうすることでこの実施形態は、反射される周囲光を低減することによってディスプレイのコントラストを高めるカラーフィルタを提供する。さらにこの実施形態は、サブピクセル領域114の上にあたる汚染物質阻止構造802にだけ染料/顔料を配置することにも十分に適合している。この実施形態はさらに、汚染物質阻止構造802全体に染料/顔料を配置することにも十分に適合している。
【0058】
先に詳細に述べた理由から、この実施形態は定電位面を提供し、電気アークが発生する可能性を低下させる。その結果、この実施形態は、蛍光体およびその上のアルミニウム層(図7Bの実施形態ではまだ付着されていない)の完全性が維持されることを保証するのに寄与する。
【0059】
したがって一実施形態では本発明が、温度変化を受けたときにガスを有害に放出しないマトリクス構造を提供する。本発明はさらに、マトリクス構造が上記の必要性を満たし、かつ汚染物質の不必要な電子刺激脱離を低減する実施形態を提供する。最後に、他の実施形態では本発明が、上記の両方の必要性を満たし、アーク発生の可能性を低下させる定電位面を提供することによってフェースプレートの電気的なロバストネスを達成するマトリクス構造を提供する。さらに、本発明の導電性マトリクス構造は、多数のタイプのフラットパネルディスプレイに適用可能であることを理解されたい。
【0060】
次に図9を参照すると、電界放出型ディスプレイ装置の保護フェースプレート構造900の側断面図が示されている。この実施形態ではフェースプレート100が、その片面を覆って配置されたバリア層902を有する。この実施形態ではマトリクス構造102が、領域114として示された蛍光体含有ウェル(サブピクセル領域とも呼ぶ)を画定する。動作時には、電界放出型ディスプレイ装置の陰極部分(図示せず)に配置されたフィールドエミッタから電子が放出される。放出されたこれらの電子は次いで、電位場によって、蛍光体含有ウェル114に向かって加速される。電子が衝突すると蛍光体含有ウェル114の中の蛍光体は発光する。先に述べたとおり、電子が衝突すると従来のフェースプレートは劣化を受ける。しかしこの実施形態ではバリア層902が、電子衝撃によるフェースプレート100の劣化を防ぐ(これについては後に詳細に論じる)。
【0061】
さらに図9を参照する。この実施形態ではバリア層902が、電子による損傷を受けにくい実質的に透明な材料から成る。この実施形態では、バリア層902が、電界放出型ディスプレイ装置の形成において実行される初期プロセスステップの1つとしてフェースプレート100を覆って付着される。すなわち、この実施形態のバリア層902は、マトリクス102の形成および蛍光体含有ウェル114の形成の前にフェースプレート100の上に配置される。この実施形態ではこのような形成順序を特に挙げたが、本発明は、バリア層および電界放出型ディスプレイの他のさまざまなフィーチャを製作する順序を変更することにも十分に適合している。
【0062】
さらに図9を参照する。一実施形態ではバリア層902が、電子がフェースプレート100に衝突しないようバリア層902を通した電子の重大な貫通を防ぐだけの十分な厚さを有する。具体的に言うと一実施形態ではバリア層902が、厚さ約100ナノメートルの二酸化ケイ素から成る。この実施形態ではこのような特定の材料のタイプおよび材料の厚さを挙げたが、本発明は、他のさまざまな材料の使用および/またはさまざまな厚さの材料(例えばより厚い材料またはより薄い材料)の使用に十分に適合している。さらに、この実施形態では、1つまたは複数の材料とその厚さとを組み合わせることによって、フェースプレートを透過する光をあまり低減させず、かつ電子衝撃による劣化からフェースプレートを保護するバリア層が提供される。
【0063】
図9をさらに参照する。一実施形態では、フェースプレート100に対する電子の重大な衝突を防ぐことに加えて、バリア層902が、フェースプレート100から電界放出型ディスプレイ装置内への汚染物質の移動を防ぐ。その結果、フェースプレート100はもはや、電界放出型ディスプレイ装置の繊細な諸フィーチャに損傷を与える可能性がある汚染物質の潜在的に重大な供給源とはならない。したがってバリア層902は、望ましい安価な高ナトリウムガラス基板をフェースプレート100として使用することを可能にする。高ナトリウムガラスのナトリウムが(電子衝撃によって)電界放出型ディスプレイ装置の能動領域にしばしば移動する従来の電界放出型ディスプレイとは違い、この実施形態は、フェースプレート100から電界放出型ディスプレイ装置内へのナトリウムの移動を防ぐ。他の実施形態では、フェースプレート100に対する電子の重大な衝突を防ぐこと、およびフェースプレート100から電界放出型ディスプレイ装置内への汚染物質の移動を防ぐことに加えて、バリア層902が導電性である。こうすることで、バリア層902を使用して余分な電荷をフェースプレート100から除去することができる。
【0064】
次に図10を参照すると、電界放出型ディスプレイ装置の保護陰極基板構造1000の側断面図が示されている。この実施形態では陰極基板1001が、その片面を覆って配置されたバリア層1002を有する。この実施形態では、一般に1004で示されるフィールドエミッタが、陰極基板1001の上で集束構造160の間に配置されて示されている。動作時には、フィールドエミッタ1004から電子が放出される。放出されたこれらの電子は次いで、電位場によって、蛍光体含有ウェル(図示せず)に向かって加速される。電子が衝突すると蛍光体含有ウェルの中の蛍光体が発光する。先に述べたとおり、電子が衝突すると従来の陰極基板は劣化を受ける。電子は、例えば散乱によって陰極基板に衝突する。しかしこの実施形態ではバリア層1002が、電子衝撃による陰極基板1001の劣化を防ぐ(これについては後に詳細に論じる)。
【0065】
さらに図10を参照する。この実施形態ではバリア層1002が、電子による損傷を受けにくい実質的に透明な材料から成る。この実施形態ではバリア層1002が、電界放出型ディスプレイ装置の形成において実行される初期プロセスステップの1つとして陰極基板1001を覆って付着される。すなわち、この実施形態のバリア層1002は、マトリクスフィールドエミッタ1004の形成および集束構造160の形成の前に陰極基板1001の上に配置される。この実施形態ではこのような形成順序を特に挙げたが、本発明は、バリア層および電界放出型ディスプレイの他のさまざまなフィーチャを製作する順序を変更することにも十分に適合している。
【0066】
さらに図10を参照する。一実施形態ではバリア層1002が、電子が陰極基板1001に衝突しないようバリア層1002を通した電子の重大な貫通を防ぐだけの十分な厚さを有する。具体的に言うと一実施形態ではバリア層1002が、厚さ約100ナノメートルの二酸化ケイ素から成る。この実施形態ではこのような特定の材料のタイプおよび材料の厚さを挙げたが、本発明は、他のさまざまな材料の使用および/またはさまざまな厚さの材料(例えばより厚い材料またはより薄い材料)の使用に十分に適合している。
【0067】
さらに図10を参照する。一実施形態では、陰極基板1001に対する電子の重大な衝突を防ぐことに加えて、バリア層1002が、陰極基板1001から電界放出型ディスプレイ装置内への汚染物質の移動を防ぐ。その結果、陰極基板1001はもはや、電界放出型ディスプレイ装置の繊細な諸フィーチャに損傷を与える可能性がある汚染物質の潜在的に重大な供給源とはならない。したがってバリア層1002は、望ましい安価な高ナトリウムガラス基板を陰極基板1001として使用することを可能にする。高ナトリウムガラスのナトリウムが(電子衝撃によって)電界放出型ディスプレイ装置の能動領域にしばしば移動する従来の電界放出型ディスプレイとは違い、この実施形態は、陰極基板1001から電界放出型ディスプレイ装置内へのナトリウムの移動を防ぐ。他の実施形態では、陰極基板1001に対する電子の重大な衝突を防ぐこと、および陰極基板1001から電界放出型ディスプレイ装置内への汚染物質の移動を防ぐことに加え、バリア層1002が導電性である。こうすることで、バリア層1002を使用して余分な電荷を陰極基板1001から除去することができる。
【0068】
図11を参照すると、本発明の一実施形態に基づいて実行される諸ステップの流れ図1100が示されている。図9および10に関連して先に説明したとおり、この実施形態は、電界放出型ディスプレイ装置の基板構造を保護する方法を提供する。具体的に言うと一実施形態では、本発明が、電界放出型ディスプレイ装置の基板構造を提供するステップ1102を含む。このような基板構造は例えば、図9のフェースプレート100または図10の陰極基板1001を含む。さらに、一実施形態では本発明が、電界放出型ディスプレイ装置に高ナトリウムガラス基板構造を使用することを可能にする。
【0069】
次にステップ1104で、この実施形態では、電子による衝撃に起因した基板構造の劣化を防ぐように適合されたバリア層を基板構造を覆って配置する。先に述べたとおり一実施形態ではバリア層1002が、バリア層を通した電子の重大な貫通を防ぐだけの十分な厚さ(例えば100ナノメートル)を有し、かつ電子による損傷を受けにくい実質的に透明な材料(例えば、二酸化ケイ素、Al、CrO、ZnO、Si、SiO、TaO、酸化スズ、ITO、ZrO、Y、TiOおよびMgO、並びに、これらの組合せ)から成る。さらに一実施形態では、バリア層が、基板から能動領域内への汚染物質の移動を防ぐ。他の実施形態ではバリア層が導電性であり、そのためバリア層を使用して基板構造から余分な電荷を除去することができる。
【0070】
本発明の特定の実施形態の以上の説明は例示および説明を目的としたものである。以上の説明は本発明を完全に説明しようとするものでも、または開示の形態に本発明を限定しようとするものでもない。多くの修正および変形が可能なことはこれまでの教示を検討すれば明らかである。これらの実施形態は、本発明の原理およびその実際の応用を最もよく説明し、それによって当業者が、本発明およびさまざまな実施形態を、企図された特定の用途に適合したさまざまな修正を加えて最もよく利用できるように選択し説明した。本発明の範囲は、本明細書に添付の請求項およびそれらの等価物によって定義される。
【図面の簡単な説明】
【図1A】
請求の発明の一実施形態に基づくフラットパネルディスプレイ装置のフェースプレートの透視図である。このフェースプレートはその上に配置されたマトリクス構造を有する。
【図1B】
請求の発明の一実施形態に基づくフラットパネルディスプレイ装置の支持構造の透視図である。この支持構造はカプセル封入される。
【図1C】
請求の発明の一実施形態に基づくフラットパネルディスプレイ装置の集束構造の側断面図である。この集束構造はカプセル封入される。
【図2】
請求の発明の一実施形態に基づく、線A−Aに沿ってとった図1Aのフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、その上を覆って配置された汚染物質阻止構造を有する。
【図3】
請求の発明の一実施形態に基づく、線A−Aに沿ってとった図1Aのフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、その上を覆って配置された多層汚染物質阻止構造を有する。
【図4】
請求の発明の一実施形態に基づく汚染物質阻止構造の側断面図である。
この汚染物質阻止構造は、マトリクス構造とフェースプレートのサブピクセル領域とを覆って配置されている。
【図5A】
請求の発明の一実施形態に基づく図2のフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、その上を覆って配置された導電性コーティングを有する。
【図5B】
請求の発明の一実施形態に基づく図3のフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、その上を覆って配置された導電性コーティングを有する。
【図5C】
請求の発明の一実施形態に基づく図4のフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、その上を覆って配置された導電性コーティングを有する。
【図6A】
請求の発明の一実施形態に基づく、線A−Aに沿ってとった図1Aのフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、多孔質材料から成る、その上を覆って配置された汚染物質阻止構造を有する。
【図6B】
請求の発明の一実施形態に基づく、線A−Aに沿ってとった図1Aのフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、複数の多孔質材料層から成る、その上を覆って配置された汚染物質阻止構造を有する。
【図6C】
請求の発明の一実施形態に基づく図6Bのフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、その上を覆って配置された導電性コーティングを有する。
【図7A】
請求の発明の一実施形態に基づく、線A−Aに沿ってとった図1Aのフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、多孔質材料層と非多孔質材料層とから成る、その上を覆って配置された汚染物質阻止構造を有する。
【図7B】
請求の発明の一実施形態に基づく、図7Aのフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、その上を覆って配置された導電性コーティングを有する。
【図8】
請求の発明の一実施形態に基づくフェースプレートおよびマトリクス構造の側断面図である。このマトリクス構造は、染料/顔料を含む、その上を覆って配置された汚染物質阻止構造を有する。
【図9】
請求の発明の一実施形態に基づく保護フェースプレート構造の側断面図である。その上を覆って配置されたバリア層を有するフェースプレートが示されている。
【図10】
請求の発明の一実施形態に基づく保護陰極基板構造の側断面図である。その上を覆って配置されたバリア層を有する陰極基板が示されている。
【図11】
請求の発明の一実施形態に基づく、保護基板構造を提供するために実行される諸ステップの流れ図である。
[0001]
(Cross reference with related applications)
This application is a continuation-in-part of co-pending U.S. patent application Ser.
[0002]
(Field)
The present disclosure relates to the field of flat panel displays. In particular, the present disclosure relates to a "black matrix" of the screen structure of a flat panel display. In one example, a protected substrate structure for a field emission display device is disclosed.
[0003]
(Background technology)
Sub-pixel areas on the faceplate of a flat panel display are generally separated from one another by an opaque mesh-like structure commonly referred to as a matrix or "black matrix". The black matrix prevents some of the electrons directed to one subpixel from overlapping another subpixel by separating the subpixel regions from each other. By doing so, the conventional black matrix contributes to maintaining the color purity of the flat panel display. Black matrices are also used as a base on which structures, such as support walls, are placed. Further, when the black matrix is a three-dimensional matrix (ie, the black matrix extends higher than the surface of the phosphor that emits light), one of the electrons scattered backward from the phosphor of one sub-pixel is reduced. It prevents the part from colliding with another sub-pixel, thereby improving the color purity.
[0004]
A polyimide material can be used to form the matrix. Polyimide materials are known to contain a number of components, such as nitrogen, hydrogen, carbon, oxygen, and the like. While contained within the polyimide material, the above components do not adversely affect the vacuum environment of the flat panel display. Unfortunately, however, conventional polyimide matrices and their components do not always remain inside the polyimide material. That is, under certain conditions, the components of the polyimide and their combinations are released from the polyimide material of the polyimide matrix. As a result, the vacuum environment of the flat panel display is compromised.
[0005]
Contamination by components of the polyimide (or other black matrix material) can occur in various ways. For example, when a conventional polyimide matrix is heat treated or heated, low molecular weight components (fragments, monomers, or atomic groups of monomers) of the polyimide material migrate to the surface of the matrix. These low molecular weight components then migrate from the matrix onto the faceplate. High energy electrons impinging on a faceplate covered with contaminants can cause polymerization of the contaminants. This polymerization forms a dark coating on the faceplate. This dark coating reduces the brightness of the display, thereby degrading the overall performance of the flat panel display.
[0006]
In addition to heat-induced contamination, conventional polyimide matrices are also adversely affected by electron stimulated desorption of contaminants. That is, during operation, the cathode portion of the flat panel display emits electrons toward sub-pixel regions on the faceplate. However, some of these emitted electrons strike the matrix. Electron bombardment of this conventional polyimide matrix results in electron stimulated desorption of contaminants (ie, components or degradation products of the polyimide matrix). These emission contaminants from the polyimide matrix are harmfully introduced into the vacuum environment of flat panel displays. Contaminants released into the vacuum environment can degrade the vacuum environment, in some cases trigger sputtering, and even cover the surface of the field emitter.
[0007]
Furthermore, conventional polyimide matrices are also adversely affected by X-ray stimulated desorption of contaminants. That is, during operation, for example, X-rays (that is, high-energy photons) are generated by electrons that collide with the phosphor. Some of these generated X-rays may strike the matrix. X-ray bombardment of such conventional polyimide matrices results in X-ray stimulated desorption of contaminants (ie, components or degradation products of the polyimide matrix). As mentioned earlier, these emitted contaminants from the polyimide matrix are harmfully introduced into the vacuum environment of flat panel displays. Like the electron-stimulating contaminants, these components can degrade the vacuum environment, possibly trigger sputtering, and even cover the surface of the field emitter.
[0008]
The faceplate of a field emission cathode ray tube requires a conductive anode electrode to carry the current used to illuminate the display. The conductive black matrix structure further provides a potentiostatic surface that reduces the likelihood of electric arcing. Unfortunately, conventional polyimide matrices are not conductive. Therefore, local charging may occur on the surface of the black matrix, and an arc may occur between the cathode and the conventional matrix structure.
[0009]
Thus, there is a need for a matrix structure that does not release gases harmfully when subjected to temperature changes. There is also a need for a matrix structure that meets the above needs and is not adversely affected by unwanted electron or photon stimulated desorption of contaminants. Finally, there is also a need for a matrix structure that achieves the electrical robustness of the faceplate by providing a constant potential surface that satisfies both needs and reduces the likelihood of arcing. Exists.
[0010]
Further, during operation of the field emission display device, electrons are emitted from a field emitter disposed on a cathode portion of the field emission display device. These emitted electrons are then accelerated by the potential field toward the well containing the phosphor (well containing phosphor). When the electrons collide, the phosphor in the phosphor-containing well emits light. Unfortunately, conventional faceplates suffer from the impact of the electrons that eventually strike the faceplate. It is believed that these impact electrons break chemical bonds in the faceplate. When the chemical bond is broken, the face plate absorbs light, which has a detrimental effect on the operation of the field emission display device.
[0011]
Another disadvantage is that the electron bombardment of the faceplate can cause conventional faceplates to release their components as gases. For example, in some applications it is desirable to use inexpensive high sodium glass for the faceplate. However, electron impact on such inexpensive high sodium glass causes unnecessary transfer of contaminants (eg, sodium) from the faceplate to the active area of the field emission display device. Such migration of contaminants can result in harmful contamination of sensitive equipment components (eg, field emitters).
[0012]
In addition to degrading the faceplate, electron bombardment can further degrade the cathode substrate structure of the field emission display device. This deterioration is caused by electron impact by electrons generated from the electron emission structure. The resulting electrons are deflected in some way and impact the cathode substrate structure. As an example of the disadvantages associated with electron bombardment of cathode substrate structures, it is desirable in some applications to use inexpensive high sodium glass for the cathode substrate structure. However, electron impact on such inexpensive high sodium glass causes unnecessary transfer of contaminants (eg, sodium) from the cathode substrate structure to the active area of the field emission display device. Such migration of contaminants can result in harmful contamination of sensitive equipment components (eg, field emitters).
[0013]
Thus, there is a need for a method and apparatus for preventing electron bombardment of a faceplate of a field emission display device and subsequent degradation of the faceplate. There is a further need for a method and apparatus for preventing electron bombardment and subsequent degradation of the cathode substrate structure of a field emission display device. Further, there is a need for a method and apparatus that prevents the transfer of contaminants from a substrate structure (eg, a faceplate or cathode substrate structure) to an active area of a field emission display device.
[0014]
(Summary of the Invention)
The present invention, in one embodiment, provides a method and apparatus for preventing electron bombardment and subsequent degradation of a faceplate of a field emission display device. The present invention further provides, in one embodiment, a method and apparatus for preventing electron bombardment and subsequent degradation of the cathode substrate structure of a field emission display device. The present invention further provides, in one embodiment, a method and apparatus for preventing migration of contaminants from a substrate structure (eg, a faceplate or cathode substrate structure) into an active area of a field emission display device.
[0015]
Specifically, in one embodiment, the present invention provides a faceplate for a field emission display device. The faceplate of this field emission display device is adapted to have phosphor-containing wells located on one side of itself. This embodiment further comprises a barrier layer disposed over the one side of the faceplate adapted to have the phosphor-containing well disposed thereon. The barrier layer of this embodiment is adapted to prevent faceplate degradation. Specifically, the barrier layer of this embodiment is adapted to prevent degradation of the faceplate due to electron bombardment by electrons directed toward the phosphor-containing well.
[0016]
In another embodiment, the invention includes a cathode substrate structure having a barrier layer disposed thereon. The barrier layer of this embodiment is adapted to prevent degradation of the cathode substrate structure. Specifically, the barrier layer of this embodiment is adapted to prevent degradation of the cathode substrate structure due to electron bombardment by electrons generated from the field emitter of the field emission display device.
[0017]
These and other objects and advantages of the present invention will be apparent to those skilled in the art upon reading the following detailed description of the preferred embodiments illustrated in the various drawings.
[0018]
BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are incorporated in and constitute a part of this specification, illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention. .
[0019]
It is to be understood that the scale of the drawings referred to in this description is not uniform, unless otherwise indicated.
[0020]
(Description of a preferred embodiment)
Reference will now be made in detail to some preferred embodiments of the invention. The accompanying drawings illustrate these examples. While the invention will be described in connection with these preferred embodiments, it will be understood that they are not intended to limit the invention. On the contrary, the invention covers alternatives, modifications, and equivalents falling within the spirit and scope of the invention as defined by the appended claims. Furthermore, in the following detailed description of the present invention, numerous specific details are set forth in order to provide a thorough understanding of the present invention. However, it will be apparent to one skilled in the art that the present invention may be practiced without these details. In other instances, well known methods, procedures, and components have not been described in detail as not to unnecessarily obscure aspects of the present invention.
[0021]
Referring now to FIG. 1A, there is shown the first step used by this embodiment in forming an encapsulated matrix. Specifically, FIG. 1A shows a perspective view of a faceplate 100 of a flat panel display device with a matrix structure 102 coupled thereto. In the embodiment of FIG. 1A, a matrix structure 102 is arranged on a faceplate 100 such that rows and columns of the matrix structure 102 separate adjacent sub-pixel regions, generally indicated at 104. Further, in this embodiment, the matrix structure 102 is formed from a polyimide material. Although in this embodiment the matrix structure 102 is formed from a polyimide material, the present invention is well suited for use with various other matrix forming materials that can cause harmful contamination. As an example, the present invention is well suited for use with a matrix structure consisting of a photosensitive polyimide formulation containing components other than polyimide.
[0022]
Referring still to FIG. Matrix structure 102 is a "multi-level" matrix structure. That is, the row height and the column height of the matrix structure 102 are different. Such a multi-level matrix structure is shown in the embodiment of FIG. 1A to more clearly show the sub-pixel regions 104. The invention is well suited for use with matrix structures that are not multi-level structures. Although the matrix structure of the present invention may be referred to as a black matrix, it should be understood that the term “black” refers to the opaque properties of the matrix structure. That is, the present invention is well suited to having colors other than black. Further, in the following drawings, only a part of the inner surface of the face plate is shown for simplicity. Furthermore, the following discussion refers in particular to a black matrix encapsulated by a contaminant blocking structure. Although such specific descriptions will follow, the present invention is well suited for use with various other physical components of a flat panel display device. Further, while some embodiments of the present invention relate to a matrix structure that defines pixel and / or sub-pixel regions of a flat panel display, the present invention relates to a structure in which pixels and / or sub-pixels define a "matrix" structure. It is well suited for non-embodied embodiments. Thus, for the purposes of this application, the term matrix structure refers to a structure that defines pixels and / or sub-pixels, and does not refer to a particular physical shape of the structure.
[0023]
Referring now to FIG. 1B, there is shown a perspective view of a support structure 150 adapted to be encapsulated by a contaminant blocking structure according to one embodiment of the claimed invention. As will be described in more detail below in connection with embodiments of the matrix structure, in this embodiment the support structure 150 is encapsulated by a contaminant blocking structure. That is, the contaminant blocking structure has a physical structure such that contaminants generated inside the support structure 150 are confined inside the support structure 150 as it is. Thus, the contaminant blocking structure prevents contaminants created inside the support structure 150 from migrating outside the support structure 150. In addition to confining contaminants within the support structure 150, the materials that make up the contaminant blocking structure of the present invention do not emit contaminant gases when struck by electrons emitted from the cathode portion of the flat panel display. Although the support structure 150 is a wall in the embodiment of FIG. 1B, the present invention is also well suited to embodiments where the support structure comprises, for example, pins, balls, columns, or various other support structures.
[0024]
Referring now to FIG. 1C, there is shown a side cross section of a focusing structure 160 adapted to be encapsulated by a contaminant blocking structure according to one embodiment of the claimed invention. As will be described in detail below in connection with a matrix structure embodiment, in this embodiment the focusing structure 160 is encapsulated by a contaminant blocking structure. That is, the contaminant blocking structure has a physical structure such that contaminants generated inside the focusing structure 160 are confined within the focusing structure 160 as they are. Thus, the contaminant blocking structure prevents contaminants created inside the focusing structure 160 from migrating outside the focusing structure 160. In addition to confining contaminants within the focusing structure 160, the materials that make up the contaminant blocking structure of the present invention do not emit contaminant gases when electrons emitted from the cathode portion of the flat panel display collide. Although the focusing structure 160 is a waffle-like structure in the embodiment of FIG. 1C, the present invention is well suited to embodiments where the focusing structure has a different shape.
[0025]
Referring now to FIG. 2, there is shown a side cross-sectional view of the faceplate 100 and the matrix structure 102 taken along line AA of FIG. 1A. For clarity, only a portion of the matrix structure 102 is shown in the cross-sectional side view. However, the following steps are performed on a much larger portion of matrix structure 102, and are not limited to only those portions of matrix structure 102 shown in FIG. In addition, the following steps used in the formation of the present invention are well suited to methods that use a preliminary bakeout step to first remove some of the contaminants from the matrix. In the bakeout step, the polyimide matrix is heated before placing the polyimide matrix in the sealed vacuum environment of the flat panel display.
[0026]
Referring still to FIG. In one embodiment of the present invention, a contaminant blocking structure 106 is disposed over the matrix structure 102. In this embodiment, the contaminant blocking structure 106 comprises a substantially non-porous material layer. That is, the contaminant blocking structure 106 has a physical structure such that contaminants generated inside the matrix structure 102 are confined as is within the matrix structure 102. Thus, the contaminant blocking structure 106 prevents contaminants created inside the matrix structure 102 from migrating outside the matrix structure 102. In addition to contaminating contaminants within the matrix structure 102, the materials that make up the contaminant blocking structure 106 of the present invention do not emit contaminant gas upon impact of electrons emitted from the cathode portion of the flat panel display. .
[0027]
Still referring to FIG. Arrows 108 show the path of contaminants created inside the matrix structure 102. Such contaminants include, for example, N 2 , H 2 , CH 4 , CO, CO 2 , O 2 , H 2 It should be understood that species such as O are included. The contaminant blocking structure 106 prevents the release of contaminants from the matrix structure 102 as indicated by arrow 108.
[0028]
Still referring to FIG. As noted above, in this embodiment, the contaminant blocking structure 106 comprises a substantially non-porous material. In one embodiment, the substantially non-porous material of the contaminant blocking structure 106 is selected from the group consisting of silicon oxide, metal films, inorganic solids, and the like. This embodiment is also well suited for using materials such as aluminum, beryllium, chemical vapor deposited silicon oxide for the non-porous blocking structure 106. Further, the present invention is well suited to embodiments where the material of non-porous blocking structure 106 is a solid material having a melting point greater than about 500 ° C. In one embodiment, a substantially non-porous material is deposited over matrix structure 102 to a thickness of about 50-500 nanometers by means such as chemical vapor deposition (CVD), evaporation, sputtering, and the like. It should be understood, however, that the present invention is well suited for use with a variety of other materials that are substantially non-porous and adapted to entrap contaminants within the matrix structure 102. The present invention is well suited to varying the thickness of the contaminant blocking structure 106 to be greater or less than the thickness ranges described above.
[0029]
Still referring to FIG. In one embodiment of the invention, the contaminant blocking structure 106 has a thickness sufficient to prevent penetration of electrons directed toward the faceplate 100. In one such embodiment, the contaminant blocking structure 106 comprises a layer of silicon dioxide deposited over the matrix 102 to a thickness of about 100-500 nanometers by means such as CVD, evaporation, sputtering, or the like. As a result, such embodiments confine the thermally generated contaminants within or on the surface of the matrix structure 102 and also prevent contaminants from being formed by electron stimulated desorption. That is, this embodiment substantially eliminates the major deleterious conditions associated with electron impact of the matrix structure 102. In one such embodiment in which the contaminant blocking structure prevents the penetration of electrons, the contaminant blocking structure does not hermetically seal the underlying components. In this embodiment, silicon dioxide is particularly mentioned as the material of the barrier layer. However, the present invention (including the above-described embodiments and the following embodiments) uses Al 2 O 3 as the material of the barrier layer. 2 O 3 , CrO x , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , Tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 And MgO, and combinations thereof, are also well suited for use.
[0030]
Next, reference is made to FIG. In this embodiment, a multilayer contaminant blocking structure is disposed over the matrix structure 102. In this embodiment, the multi-layer contaminant blocking structure comprises a plurality of substantially non-porous material layers 106 and 110. That is, the multilayer contaminant blocking structure has a physical structure in which contaminants generated inside the matrix structure 102 are confined within the matrix structure 102 as they are. Thus, this multilayer contaminant blocking structure prevents contaminants created inside the matrix structure 102 from migrating outside the matrix structure 102. In addition to confining contaminants within the matrix structure 102, the layers 106 and 110 that make up the multi-layer contaminant blocking structure of the present invention are capable of providing a contaminant gas even if electrons emitted from the cathode portion of the flat panel display impinge. Does not release.
[0031]
As in the embodiment described above, arrow 108 indicates the path of contaminants created within matrix structure 102. Such contaminants include, for example, N 2 , H 2 , CH 4 , CO, CO 2 , O 2 , H 2 It should be understood that species such as O are included. This multi-layered contaminant blocking structure prevents the release of contaminants from the matrix structure 102 as indicated by arrow 108.
[0032]
Still referring to FIG. As mentioned above, in this embodiment, the multilayer contaminant blocking structure comprises a plurality of substantially non-porous material layers. In one embodiment, at least one substantially non-porous material layer 106 and 110 of the multilayer contaminant blocking structure comprises silicon dioxide; a metal film; an inorganic solid, Al 2 O 3 , CrO x , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , Tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 And MgO, and combinations thereof. This embodiment is also well suited for using materials such as aluminum, beryllium, chemical vapor deposited silicon oxide for at least one of the substantially non-porous material layers 106 and 110. Further, the present invention is also well suited for embodiments in which the material of at least one of the substantially non-porous material layers 106 and 110 comprises a solid material having a melting point greater than about 500 ° C. In one embodiment, at least one layer of material 106 and 110 is deposited over the matrix structure 102 by means such as chemical vapor deposition (CVD), evaporation, sputtering, and the like. In this embodiment, the total thickness of the multilayer contaminant blocking structure is about 50-500 nanometers. It should be understood, however, that the present invention is well suited for use with a variety of other materials that are substantially non-porous and adapted to entrap contaminants within the matrix structure 102. The present invention is well suited to altering the overall thickness of the multilayer contaminant blocking structure to be greater or less than the thickness ranges described above. Further, the present invention is well suited to varying the number of substantially non-porous material layers that comprise the multilayer contaminant blocking structure.
[0033]
In this embodiment, the multilayer contaminant blocking structure has a thickness sufficient to prevent penetration of electrons directed toward faceplate 100. In one such embodiment, the multilayer contaminant blocking structure comprises a layer of silicon dioxide deposited over matrix 102 by CVD to a thickness of about 100-500 nanometers. As a result, such embodiments confine contaminants generated by heat within the matrix structure 102 and further prevent contaminants from being formed by electron stimulated desorption. That is, this embodiment substantially eliminates the major deleterious conditions associated with electron impact of the matrix structure 102.
[0034]
Next, reference is made to FIG. In this embodiment, a contaminant blocking structure 112 is disposed over the matrix structure 102 and the sub-pixel regions 114 of the faceplate 100. In this embodiment, a substantially non-porous material is deposited to a thickness of about 50-500 nanometers over matrix structure 102 and sub-pixel region 114 by means such as chemical vapor deposition (CVD), evaporation, sputtering, and the like. Transparent materials such as silicon dioxide and indium tin oxide. Although the contaminant blocking structure 112 extends into the sub-pixel region 114, the silicon dioxide material present in the sub-pixel region 114 does not adversely affect the formation or operation of the flat panel display. However, the present invention is not limited to the use of various other materials which are substantially non-porous, adapted to confine contaminants within the matrix structure 102 and which do not adversely affect the formation or operation of the flat panel display. It should be understood that it is well-fitted. The present invention is also well suited to varying the thickness of the contaminant blocking structure 112 to be greater or less than the thickness ranges described above.
[0035]
In the embodiment of FIG. 4, the contaminant blocking structure 112 has a thickness sufficient to prevent penetration of electrons directed toward the faceplate 100. Thus, this embodiment, like the previously described embodiments, confine heat generated contaminants within the matrix structure 102 and also prevent the formation of contaminants by electron stimulated desorption. That is, this embodiment substantially eliminates the major deleterious conditions associated with electron impact of the matrix structure 102.
[0036]
Referring now to FIG. 5A, another embodiment of the present invention is shown wherein a conductive coating 116 is disposed over the contaminant blocking structure 106. (This embodiment shows the embodiment of FIG. 2 over which a conductive coating 116 is disposed.) In this embodiment, the conductive coating preferably comprises a low atomic number material. For the purpose of this application, low atomic number material refers to a material consisting of an element having an atomic number less than 18. Further, low atomic number materials reduce electron scattering as compared to high atomic number materials. Specifically, in one embodiment, conductive coating 116 comprises, for example, a CB800A DAG manufactured by Acheson Colloids, Inc. of Port Huron, Michigan. In another embodiment, conductive coating 116 comprises a carbon-based conductive material. In another embodiment, the carbon-based layer of conductive material is applied as a semi-dry spray to reduce shrinkage of the conductive coating 116. In doing so, the present invention can improve control of the final depth of the conductive coating 116. Although such deposition methods have been described above, the present invention is also sufficient to deposit various other conductive coatings over the contaminant blocking structure 106 using various other deposition methods. Please understand that it is compatible. For example, the present invention is well suited for use with aluminum coatings applied by angled evaporation.
[0037]
As described above, physically, the upper surface of the matrix structure 102 is closer to the field emitter than the face plate 100. By applying a conductive coating 116 over the top surface of the matrix structure 102, this embodiment provides a potentiostatic surface. By providing a constant potential surface, this embodiment reduces the potential for potential arcing. As a result, this embodiment helps to ensure that the integrity of the phosphor and the overlying aluminum layer (not yet deposited in the embodiment of FIG. 5A) is maintained. Further, the conductive encapsulation layer can be made thicker or formed from a more conductive material to make the layer more electrically or thermally conductive than the aluminum layer overlying the phosphor. . This allows the encapsulant to prevent local voltage spikes by flowing away the high current of the potential arc and to make it more physically resistant to possible arcs. Further, the conductive coating can be a single layer on a black matrix (as in FIG. 2) and need not be a double layer as shown.
[0038]
Referring now to FIG. 5B, there is shown another embodiment of the present invention in which a conductive coating 116 is disposed over the layers 106 and 110 of the multilayer contaminant containment structure. (This embodiment shows the embodiment of FIG. 3 over which a conductive coating 116 is disposed.) In this embodiment, the conductive coating comprises a low atomic number material, or predominantly a low atomic number element. It is preferably made of a material. For the purpose of this application, low atomic number material refers to a material consisting of an element having an atomic number less than 18. Although such a definition has been given here, this application is also well suited to embodiments where the conductive coating consists of something other than a low atomic number material. Specifically, in one embodiment, conductive coating 116 comprises, for example, a CB800A DAG manufactured by Acheson Colloids, Inc. of Port Huron, Michigan. In another embodiment, conductive coating 116 comprises a carbon-based conductive material. In another embodiment, the carbon-based layer of conductive material is applied as a semi-dry spray to reduce shrinkage of the conductive coating 116. In doing so, the present invention can improve control of the final depth of the conductive coating 116. Although such deposition methods have been described above, the present invention uses various other deposition methods to deposit various other conductive coatings over the layers 106 and 110 of the multi-layer contaminant blocking structure. It should be understood that this is also well suited. For example, the invention is well suited for use with aluminum coatings applied by angle deposition.
[0039]
For the reasons detailed above, this embodiment provides a potentiostatic surface and reduces the likelihood of an electric arc occurring. As a result, this embodiment helps to ensure that the integrity of the phosphor and the overlying aluminum layer (not yet deposited in the embodiment of FIG. 5B) is maintained.
[0040]
Referring now to FIG. 5C, there is shown another embodiment of the present invention in which a conductive coating 116 is disposed over the contaminant blocking structure 112. (This embodiment shows the embodiment of FIG. 4 with a conductive coating 116 disposed thereon.) In this embodiment, the conductive coating preferably comprises a low atomic number material. Specifically, in one embodiment, conductive coating 116 comprises, for example, a CB800A DAG manufactured by Acheson Colloids, Inc. of Port Huron, Michigan. In another embodiment, conductive coating 116 comprises a carbon-based conductive material. In another embodiment, the carbon-based layer of conductive material is applied as a semi-dry spray to reduce shrinkage of the conductive coating 116. In doing so, the present invention can improve control of the final depth of the conductive coating 116. Although such deposition methods have been described above, the present invention is also sufficient to deposit various other conductive coatings over the contaminant blocking structure 112 using various other deposition methods. Please understand that it is compatible. For example, the invention is well suited for use with aluminum coatings applied by angle deposition.
[0041]
For the reasons detailed above, this embodiment provides a potentiostatic surface and reduces the likelihood of an electric arc occurring. As a result, this embodiment helps to ensure that the integrity of the phosphor and the overlying aluminum layer (not yet deposited in the embodiment of FIG. 5C) is maintained.
[0042]
The above embodiments of the present invention provide several significant benefits per se. For example, the present invention eliminates the detrimental browning and outgassing associated with prior art black matrix structures based on polyimides. Furthermore, by preventing the release of contaminants from the matrix structure, the present invention prevents coating of the field emitters with the released contaminants. In addition, by reducing the number and energy of electrons impacting the polyimide, electron desorption of contaminants is reduced. As a result, the present invention extends the life of the field emitter. As an additional advantage, the contaminant blocking structure of the present invention further protects the matrix structure from potential damage and electrical arcing during subsequent processing steps.
[0043]
Referring now to FIG. 6A, a side cross-sectional view of the faceplate 100 and the matrix structure 102 taken along line AA of FIG. 1A is shown. As mentioned above, in this embodiment, the matrix structure 102 is formed from a polyimide material. The present invention is well suited for use with a variety of other matrix-forming materials that can cause harmful contamination. By way of example, the present invention is well suited for use with a matrix structure comprising a photosensitive polyimide formulation containing components other than polyimide. The present invention is also well suited for use with various other physical components, such as, for example, support and / or focusing structures.
[0044]
Still referring to FIG. In this embodiment of the invention, a contaminant blocking structure 602 is disposed over the matrix structure 102 and the sub-pixel region 114 of the faceplate 100. Although the contaminant blocking structure 602 extends into the sub-pixel or pixel area 114, the porous or non-porous transparent material present in the sub-pixel or pixel area 114 is disadvantageous for forming or operating a flat panel display. Has no significant effect. However, it should be understood that the present invention is well suited to embodiments in which the porous material of the contaminant blocking structure 602 does not extend into the sub-pixel region 114. In this embodiment, the contaminant blocking structure 602 comprises a porous material layer. In this embodiment, the porous material comprising the contaminant blocking structure 602 prevents electrons and X-rays generated inside the flat panel display from colliding with the matrix structure 102. Further, the material constituting the contaminant blocking structure 602 of the present invention does not emit a contaminant gas even when electrons and X-rays generated inside the flat panel display collide. Such contaminants include, for example, N 2 , H 2 , CH 4 , CO, CO 2 , O 2 , H 2 It should be understood that species such as O are included.
[0045]
Still referring to FIG. As noted above, in this embodiment, the contaminant blocking structure 602 comprises a porous material. In one embodiment, the porous material of the contaminant blocking structure 602 is selected from the group consisting of colloidal silica; silicon oxide; and chemical vapor deposited silicon oxide. However, it should be understood that the present invention is well suited for use with various other porous materials, such as, for example, silicon, oxides, nitrides, carbides, diamonds, and the like. Further, the present invention is well suited to embodiments where the material of the porous contaminant blocking structure 602 is a solid material having a melting point greater than about 500 ° C.
[0046]
Still referring to FIG. In one embodiment, the porous material is silicon dioxide deposited by atmospheric pressure physical vapor deposition (APPPVD) over matrix structure 102 to a thickness of about 30-1,000 nanometers. However, the present invention is well suited to the use of various other porous materials adapted to prevent electron and / or x-ray penetration by electrons and / or x-rays generated inside a flat panel display. I want to be understood. The invention is also well suited for embodiments in which the porous material layer is applied by, for example, sputtering, e-beam evaporation, thermal spraying, dip coating, and the like. The present invention is well suited to varying the thickness of the contaminant blocking structure 602 to be greater or less than the thickness ranges described above. Specifically, at 6 keV, the majority of electrons do not penetrate into silicon dioxide deeper than 600 nanometers. At 10 keV, the majority of electrons do not penetrate into silicon dioxide deeper than 1,000 nanometers. Thus, in this embodiment, the depth of the porous material comprising the contaminant blocking structure 602 ensures that the matrix structure 102 is not impacted by electrons and / or X-rays generated inside the flat panel display. Is adjusted as follows.
[0047]
Next, FIG. 6B is referred to. In this embodiment, a multilayer contaminant blocking structure is disposed over the matrix structure 102. In this embodiment, the multi-layer contaminant blocking structure comprises a plurality of porous material layers 602 and 604. Similar to the embodiment of FIG. 6A, this embodiment prevents electrons and X-rays generated inside the flat panel display from impinging on the matrix structure 102. Further, the material constituting the contaminant blocking structure of the present invention does not emit a contaminant gas even when electrons and X-rays generated inside the flat panel display collide.
[0048]
Still referring to FIG. As noted above, in this embodiment, the multilayer contaminant blocking structure comprises a plurality of layers of porous material. In one embodiment, at least one porous material layer 602 and 604 of the multi-layer contaminant blocking structure is selected from the group consisting of colloidal silica; silicon oxide; and chemical vapor deposited silicon oxide. However, it should be understood that the present invention is well suited for use with various other porous materials, such as, for example, silicon, oxides, nitrides, carbides, graphite, aluminum, diamond, and the like. Further, the present invention is well suited to embodiments where at least one porous material layer 602 and 604 is a solid layer having a melting point greater than about 500 ° C.
[0049]
Still referring to FIG. In one embodiment, the porous material of at least one of the porous material layers 602 and 604 has been deposited over the matrix structure 102 to a thickness of about 30 to 1,000 nanometers by atmospheric pressure physical vapor deposition (APPPVD). Silicon dioxide. However, the present invention is well suited to the use of various other porous materials adapted to prevent electron and / or x-ray penetration by electrons and / or x-rays generated inside a flat panel display. I want to be understood. The invention is also well suited for embodiments in which the porous material layer is applied by, for example, sputtering, e-beam evaporation, thermal spraying, dip coating, and the like. The present invention is well suited to varying the thickness of the contaminant blocking structure to be greater or less than the thickness ranges described above. In this embodiment, the total depth of the porous material layers 602 and 604 constituting the contaminant blocking structure is such that the matrix structure 102 is not impacted by electrons and / or X-rays generated inside the flat panel display. Is adjusted so that is guaranteed.
[0050]
Referring now to FIG. 6C, there is shown another embodiment of the present invention where a conductive coating 606 is disposed over the contaminant blocking structure. This embodiment shows the embodiment of FIG. 6B with a conductive coating 606 disposed over it. However, the present invention is well suited to embodiments where the conductive coating 606 is disposed, for example, over the embodiment of FIG. 6A. In this embodiment, the conductive coating preferably comprises a low atomic number material. Specifically, in one embodiment, conductive coating 606 comprises, for example, a CB800A DAG manufactured by Acheson Colloids of Port Huron, Michigan. In another embodiment, conductive coating 606 comprises a carbon-based conductive material. In another embodiment, the carbon-based layer of conductive material is applied as a semi-dry spray to reduce shrinkage of conductive coating 606. In doing so, the present invention can improve control of the final depth of the conductive coating 606. Although such deposition methods have been described above, the present invention relates to depositing various other conductive coatings (e.g., aluminum) over the contaminant blocking structure using various other deposition methods. It should also be understood that this is well suited. Further, in this embodiment, the conductive coating 606 is applied to a depth of 100-500 nanometers.
[0051]
For the reasons detailed above, this embodiment provides a potentiostatic surface and reduces the likelihood of an electric arc occurring. As a result, this embodiment helps to ensure that the integrity of the phosphor and the overlying aluminum layer (not yet deposited in the embodiment of FIG. 6C) is maintained.
[0052]
Next, refer to FIG. 7A. In this embodiment, a multilayer contaminant blocking structure is disposed over the matrix structure 102. In this embodiment, the multilayer contaminant containment structure comprises a plurality of layers 702 and 704. In this embodiment, layer 702 comprises a porous material and layer 704 comprises a layer of a substantially non-porous material. Similar to the embodiment of FIG. 6A, this embodiment prevents electrons and X-rays generated inside the flat panel display from impinging on the matrix structure 102. This embodiment further traps heat generated contaminants within the matrix structure 102. Further, the material constituting the contaminant blocking structure of the present invention does not emit a contaminant gas even when electrons and X-rays generated inside the flat panel display collide.
[0053]
Still referring to FIG. 7A. As noted above, in this embodiment, the multilayer contaminant blocking structure comprises a plurality of material layers. In one embodiment, the porous material 702 of the multilayer contaminant-blocking structure is selected from the group consisting of colloidal silica; silicon oxide; and chemical vapor deposited silicon oxide. However, it should be understood that the present invention is well suited for use with various other porous materials, such as, for example, silicon, oxides, nitrides, carbides, diamonds, and the like. Further, the present invention is well suited to embodiments where at least one material layer 702 and 704 is a solid layer having a melting point greater than about 500 ° C.
[0054]
Still referring to FIG. 7A. In one embodiment, the plurality of material layers are defined as follows. Layer 702 comprises an indium tin oxide layer deposited at a depth of about 100-1,000 nanometers. Layer 704 comprises silicon oxide deposited over matrix structure 102 to a thickness of about 30 to 1,000 nanometers. It should be understood, however, that the present invention is well suited for use with various other porous and non-porous materials. The invention is also well suited for embodiments in which the porous material layer is applied by, for example, sputtering, e-beam evaporation, thermal spraying, dip coating, and the like. The present invention is well suited to varying the thickness of the contaminant blocking structure to be greater or less than the thickness ranges described above. In this embodiment, the total depth of the material layers 702 and 704 comprising the contaminant blocking structure ensures that the matrix structure 102 is not impacted by electrons and / or X-rays generated inside the flat panel display. Adjusted to be.
[0055]
Referring now to FIG. 7B, there is shown another embodiment of the present invention where a conductive coating 706 is disposed over the contaminant blocking structure. This embodiment shows the embodiment of FIG. 7A with a conductive coating 706 disposed thereon. Specifically, in such embodiments, layer 702 comprises an indium tin oxide layer deposited to a depth of about 100-1,000 nanometers. Layer 704 comprises silicon oxide deposited over matrix structure 102 to a thickness of about 30 to 1,000 nanometers. Layer 706 in this embodiment comprises an aluminum layer deposited to a depth of about 30-200 nanometers. In this embodiment, the conductive coating preferably comprises a low atomic number material. Specifically, in one embodiment, the conductive coating 706 comprises, for example, a CB800A DAG manufactured by Acheson Colloids of Port Huron, Michigan. In another embodiment, conductive coating 706 comprises a carbon-based conductive material. In another embodiment, the carbon-based conductive material layer is applied as a semi-dry spray to reduce shrinkage of the conductive coating 706. In doing so, the present invention can improve control of the final depth of the conductive coating 706. Although such deposition methods have been described above, the present invention relates to depositing various other conductive coatings (e.g., aluminum) over the contaminant blocking structure using various other deposition methods. It should also be understood that this is well suited.
[0056]
Still referring to FIG. In this embodiment, the contaminant structure consists of two different material layers 702 and 704. However, in other embodiments, the contaminant blocking structure comprises a layer of porous material (eg, silicon oxide layer 704) impregnated with a non-porous material (eg, indium tin oxide of layer 702). That is, the present invention is well suited to embodiments in which a substantially porous material layer is impregnated with a substantially non-porous material. In one such embodiment, a substantially porous layer of material is deposited as described in detail above. Further, a substantially non-porous material is impregnated into the substantially porous material layer, for example, by sputtering, physical vapor deposition, or the like. Furthermore, this embodiment is well suited to placing a conductive coating over the structure as described in detail above.
[0057]
Referring now to FIG. 8, a side cross-sectional view of the faceplate 100 and the matrix structure 102 taken along line AA of FIG. 1A is shown. As mentioned above, in this embodiment, the matrix structure 102 is formed from a polyimide material. The present invention is well suited for use with a variety of other matrix-forming materials that can cause harmful contamination. By way of example, the present invention is well suited for use with a matrix structure comprising a photosensitive polyimide formulation containing components other than polyimide. The present invention is also well suited for use with various other physical components, such as, for example, support and / or focusing structures. In this embodiment, a contaminant blocking structure 802 is located above the matrix structure 102 and within the sub-pixel region 114. The contaminant blocking structure 802 further includes a selective light absorbing component generally indicated at 804 (eg, a dye or pigment). In one such embodiment, the contaminant blocking structure 802 comprises silicon oxide doped with a dye / pigment material. In this way, this embodiment provides a color filter that increases the contrast of the display by reducing the reflected ambient light. Further, this embodiment is well suited for placing dye / pigment only in the contaminant blocking structure 802 above the sub-pixel area 114. This embodiment is also well suited for disposing dye / pigment throughout the contaminant blocking structure 802.
[0058]
For the reasons detailed above, this embodiment provides a potentiostatic surface and reduces the likelihood of an electric arc occurring. As a result, this embodiment helps to ensure that the integrity of the phosphor and the overlying aluminum layer (not yet deposited in the embodiment of FIG. 7B) is maintained.
[0059]
Thus, in one embodiment, the present invention provides a matrix structure that does not release gases harmfully when subjected to temperature changes. The present invention further provides embodiments wherein the matrix structure satisfies the needs described above and reduces unnecessary electron-stimulated desorption of contaminants. Finally, in another embodiment, the present invention provides a matrix structure that achieves both the above needs and achieves the electrical robustness of the faceplate by providing a constant potential surface that reduces the likelihood of arcing. provide. Further, it should be understood that the conductive matrix structure of the present invention is applicable to many types of flat panel displays.
[0060]
Referring now to FIG. 9, a side cross-sectional view of a protective faceplate structure 900 of a field emission display device is shown. In this embodiment, the face plate 100 has a barrier layer 902 disposed over one side thereof. In this embodiment, the matrix structure 102 defines a phosphor-containing well (also referred to as a sub-pixel region), shown as a region 114. In operation, electrons are emitted from a field emitter located on the cathode portion (not shown) of the field emission display device. These emitted electrons are then accelerated by the potential field toward the phosphor-containing well 114. When the electrons collide, the phosphor in the phosphor-containing well 114 emits light. As described above, the conventional faceplate is subject to deterioration when electrons collide. However, in this embodiment, the barrier layer 902 prevents degradation of the faceplate 100 due to electron impact (discussed in more detail below).
[0061]
Still referring to FIG. In this embodiment, the barrier layer 902 comprises a substantially transparent material that is less susceptible to electron damage. In this embodiment, a barrier layer 902 is deposited over the faceplate 100 as one of the initial process steps performed in forming a field emission display device. That is, the barrier layer 902 of this embodiment is disposed on the face plate 100 before the formation of the matrix 102 and the formation of the phosphor-containing well 114. Although this embodiment specifically mentions such an order of formation, the present invention is well suited to altering the order in which the barrier layer and various other features of the field emission display are fabricated.
[0062]
Still referring to FIG. In one embodiment, barrier layer 902 has a thickness sufficient to prevent significant penetration of electrons through barrier layer 902 so that the electrons do not strike faceplate 100. Specifically, in one embodiment, barrier layer 902 comprises silicon dioxide about 100 nanometers thick. Although this embodiment lists such specific material types and material thicknesses, the present invention contemplates the use of various other materials and / or materials of various thicknesses (eg, thicker materials or thinner materials). Material). Further, in this embodiment, the combination of one or more materials and their thickness provides a barrier layer that does not significantly reduce light transmitted through the faceplate and protects the faceplate from degradation due to electron impact. You.
[0063]
Referring still to FIG. In one embodiment, in addition to preventing significant collision of electrons with faceplate 100, barrier layer 902 prevents the transfer of contaminants from faceplate 100 into the field emission display device. As a result, the faceplate 100 is no longer a potentially significant source of contaminants that can damage sensitive features of the field emission display device. Thus, barrier layer 902 allows the use of a desirable inexpensive high sodium glass substrate as faceplate 100. Unlike conventional field emission displays, in which the sodium of the high sodium glass often moves to the active area of the field emission display device (by electron bombardment), this embodiment provides for the removal of the face plate 100 from the faceplate 100 into the field emission display device. Prevent sodium migration. In other embodiments, in addition to preventing significant collisions of electrons against faceplate 100 and preventing migration of contaminants from faceplate 100 into the field emission display device, barrier layer 902 may be electrically conductive. is there. In this manner, extra charges can be removed from the face plate 100 using the barrier layer 902.
[0064]
Referring now to FIG. 10, a side cross-sectional view of a protective cathode substrate structure 1000 of a field emission display device is shown. In this embodiment, a cathode substrate 1001 has a barrier layer 1002 disposed over one side thereof. In this embodiment, a field emitter, indicated generally at 1004, is shown disposed on the cathode substrate 1001 between the focusing structures 160. In operation, electrons are emitted from field emitter 1004. These emitted electrons are then accelerated by a potential field toward a phosphor-containing well (not shown). When the electrons collide, the phosphor in the phosphor-containing well emits light. As described above, when the electrons collide, the conventional cathode substrate is deteriorated. The electrons impinge on the cathode substrate by, for example, scattering. However, in this embodiment, the barrier layer 1002 prevents the cathode substrate 1001 from deteriorating due to electron impact (this will be discussed in detail later).
[0065]
Still referring to FIG. In this embodiment, the barrier layer 1002 comprises a substantially transparent material that is less susceptible to electron damage. In this embodiment, a barrier layer 1002 is deposited over the cathode substrate 1001 as one of the initial process steps performed in forming a field emission display device. That is, the barrier layer 1002 of this embodiment is disposed on the cathode substrate 1001 before the formation of the matrix field emitter 1004 and the formation of the focusing structure 160. Although this embodiment specifically mentions such an order of formation, the present invention is well suited to altering the order in which the barrier layer and various other features of the field emission display are fabricated.
[0066]
Still referring to FIG. In one embodiment, barrier layer 1002 has a thickness sufficient to prevent significant penetration of electrons through barrier layer 1002 so that the electrons do not strike cathode substrate 1001. Specifically, in one embodiment, barrier layer 1002 comprises silicon dioxide about 100 nanometers thick. Although this embodiment lists such specific material types and material thicknesses, the present invention contemplates the use of various other materials and / or materials of various thicknesses (eg, thicker materials or thinner materials). Material).
[0067]
Still referring to FIG. In one embodiment, in addition to preventing significant collision of electrons with the cathode substrate 1001, the barrier layer 1002 prevents migration of contaminants from the cathode substrate 1001 into the field emission display device. As a result, the cathode substrate 1001 is no longer a potentially significant source of contaminants that can damage sensitive features of the field emission display device. Thus, barrier layer 1002 allows the use of a desirable inexpensive high sodium glass substrate as cathode substrate 1001. Unlike conventional field emission displays, in which the sodium of the high sodium glass often moves to the active area of the field emission display device (by electron bombardment), this embodiment allows the cathode substrate 1001 to enter the field emission display device. Prevent sodium migration. In other embodiments, in addition to preventing significant collisions of electrons with the cathode substrate 1001 and preventing migration of contaminants from the cathode substrate 1001 into the field emission display device, the barrier layer 1002 is conductive. . By doing so, extra charges can be removed from the cathode substrate 1001 using the barrier layer 1002.
[0068]
Referring to FIG. 11, a flowchart 1100 of steps performed in accordance with one embodiment of the present invention is shown. As described above with reference to FIGS. 9 and 10, this embodiment provides a method for protecting a substrate structure of a field emission display device. In particular, in one embodiment, the present invention includes providing 1102 a substrate structure of a field emission display device. Such a substrate structure includes, for example, the face plate 100 of FIG. 9 or the cathode substrate 1001 of FIG. Further, in one embodiment, the present invention enables the use of a high sodium glass substrate structure in a field emission display device.
[0069]
Next, in step 1104, in this embodiment, a barrier layer adapted to prevent degradation of the substrate structure due to electron bombardment is disposed over the substrate structure. As noted above, in one embodiment, the barrier layer 1002 has a thickness sufficient to prevent significant penetration of electrons through the barrier layer (eg, 100 nanometers) and is substantially less susceptible to electron damage. Transparent material (eg, silicon dioxide, Al 2 O 3 , CrO x , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , Tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 And MgO, and combinations thereof). Further, in one embodiment, the barrier layer prevents migration of contaminants from the substrate into the active area. In other embodiments, the barrier layer is conductive so that the barrier layer can be used to remove excess charge from the substrate structure.
[0070]
The foregoing description of certain embodiments of the invention is for purposes of illustration and description. The description is not intended to completely describe the invention or to limit the invention to the form disclosed. Many modifications and variations are possible in light of the above teaching. These embodiments best explain the principles of the invention and its practical application, so that those skilled in the art can make various modifications and adaptations of the invention and various embodiments to the particular application contemplated. Selected and described to be the best available. The scope of the invention is defined by the claims appended hereto and their equivalents.
[Brief description of the drawings]
FIG. 1A
1 is a perspective view of a face plate of a flat panel display device according to one embodiment of the claimed invention. The face plate has a matrix structure disposed thereon.
FIG. 1B
1 is a perspective view of a support structure for a flat panel display device according to one embodiment of the claimed invention. This support structure is encapsulated.
FIG. 1C
1 is a side sectional view of a focusing structure of a flat panel display device according to one embodiment of the claimed invention. This focusing structure is encapsulated.
FIG. 2
FIG. 1B is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line AA, according to one embodiment of the claimed invention. The matrix structure has a contaminant blocking structure disposed thereon.
FIG. 3
FIG. 1B is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line AA, according to one embodiment of the claimed invention. The matrix structure has a multilayer contaminant blocking structure disposed thereon.
FIG. 4
1 is a side sectional view of a contaminant blocking structure according to one embodiment of the claimed invention.
The contaminant blocking structure is disposed over the matrix structure and the sub-pixel region of the faceplate.
FIG. 5A
FIG. 3 is a side sectional view of the faceplate and matrix structure of FIG. 2 according to one embodiment of the claimed invention. The matrix structure has a conductive coating disposed thereon.
FIG. 5B
FIG. 4 is a side sectional view of the faceplate and matrix structure of FIG. 3 according to one embodiment of the claimed invention. The matrix structure has a conductive coating disposed thereon.
FIG. 5C
FIG. 5 is a side sectional view of the faceplate and matrix structure of FIG. 4 according to one embodiment of the claimed invention. The matrix structure has a conductive coating disposed thereon.
FIG. 6A
FIG. 1B is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line AA, according to one embodiment of the claimed invention. The matrix structure has a contaminant-blocking structure disposed over it and made of a porous material.
FIG. 6B
FIG. 1B is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line AA, according to one embodiment of the claimed invention. The matrix structure has a contaminant-blocking structure overlying the layer of porous material.
FIG. 6C
FIG. 6B is a side cross-sectional view of the faceplate and matrix structure of FIG. 6B according to one embodiment of the claimed invention. The matrix structure has a conductive coating disposed thereon.
FIG. 7A
FIG. 1B is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line AA, according to one embodiment of the claimed invention. The matrix structure has a contaminant blocking structure overlying a layer of porous and non-porous material.
FIG. 7B
FIG. 7B is a side cross-sectional view of the faceplate and matrix structure of FIG. 7A, according to one embodiment of the claimed invention. The matrix structure has a conductive coating disposed thereon.
FIG. 8
1 is a side sectional view of a face plate and a matrix structure according to one embodiment of the claimed invention. This matrix structure has a contaminant blocking structure disposed over it, containing a dye / pigment.
FIG. 9
1 is a side sectional view of a protective faceplate structure according to one embodiment of the claimed invention. A faceplate having a barrier layer disposed thereover is shown.
FIG. 10
1 is a side sectional view of a protective cathode substrate structure according to one embodiment of the claimed invention. A cathode substrate having a barrier layer disposed thereon is shown.
FIG. 11
5 is a flowchart of steps performed to provide a protective substrate structure according to one embodiment of the claimed invention.

Claims (27)

電界放出型ディスプレイ装置の保護フェースプレート構造であって、
a)電界放出型ディスプレイ装置のフェースプレート手段であって、その一方の側に配置される蛍光体含有ウェルを有するのに適したフェースプレート手段と、
b)前記フェースプレートの前記一方の側を覆って配置されたバリア層であって、前記蛍光体含有ウェルに向かって導かれた電子による電子衝撃に起因した前記フェースプレートの劣化を防ぐのに適したバリア層と
を備える保護フェースプレート構造。
A protective faceplate structure for a field emission display device,
a) faceplate means of a field emission display device, the faceplate means being suitable for having a phosphor-containing well disposed on one side thereof;
b) a barrier layer disposed over the one side of the face plate, the barrier layer being suitable for preventing the face plate from deteriorating due to electron impact by electrons guided toward the phosphor-containing well; A protective face plate structure comprising a barrier layer.
電界放出型ディスプレイ装置の保護陰極基板構造であって、
a)電界放出型ディスプレイ装置の陰極基板手段であって、その一方の側に配置される電子放出構造を有するのに適した陰極基板手段と、
b)前記陰極基板の前記一方の側を覆って配置されたバリア層であって、前記電子放出構造から生じた電子による電子衝撃に起因した前記陰極基板の劣化を防ぐのに適したバリア層と
を備える保護陰極基板構造。
A protective cathode substrate structure of a field emission display device,
a) cathode substrate means of a field emission display device, the cathode substrate means being suitable for having an electron emission structure disposed on one side thereof;
b) a barrier layer disposed over the one side of the cathode substrate, the barrier layer being suitable for preventing deterioration of the cathode substrate due to electron impact by electrons generated from the electron emission structure. A protective cathode substrate structure comprising:
前記バリア層が、電子による損傷を受けにくい実質的に透明な材料から成る、請求項1または2に記載の構造。3. The structure of claim 1 or 2, wherein the barrier layer comprises a substantially transparent material that is less susceptible to electron damage. 前記電子が前記手段に衝突しないように、前記バリア層は、前記電子が前記バリア層を貫通するのを実質的に防ぐだけの十分な厚さを有する、請求項1または2に記載の構造。3. The structure of claim 1 or 2, wherein the barrier layer has a thickness sufficient to substantially prevent the electrons from penetrating the barrier layer so that the electrons do not strike the means. 前記バリア層が、二酸化ケイ素、Al、CrO、ZnO、Si、SiO、TaO、酸化スズ、ITO、ZrO、Y、TiOおよびMgO、並びに、これらの組合せから成るグループから選択された、請求項1または2に記載の構造。The barrier layer is made of silicon dioxide, Al 2 O 3 , CrO x , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 and MgO, and The structure according to claim 1 or 2, wherein the structure is selected from the group consisting of: 前記バリア層の厚さが約100ナノメートルである、請求項5に記載の構造。The structure of claim 5, wherein the thickness of the barrier layer is about 100 nanometers. 前記バリア層が、前記手段から前記電界放出型ディスプレイ装置内への汚染物質の移動を防止する、請求項1または2に記載の構造。The structure according to claim 1, wherein the barrier layer prevents migration of contaminants from the means into the field emission display device. 前記バリア層が、前記手段から前記電界放出型ディスプレイ装置内へのナトリウムの移動を防止する、請求項3に記載の構造。4. The structure of claim 3, wherein the barrier layer prevents sodium migration from the means into the field emission display device. 前記バリア層が導電性を有している、請求項1または2に記載の構造。The structure according to claim 1, wherein the barrier layer has conductivity. 前記バリア層が選択的光吸収成分を含む、請求項1に記載の構造。The structure of claim 1, wherein the barrier layer includes a selective light absorbing component. 前記選択的光吸収成分が染料および顔料から成るグループから選択された、請求項10に記載の構造。The structure of claim 10, wherein the selective light absorbing component is selected from the group consisting of a dye and a pigment. 前記フェースプレートの各々のサブピクセルが、異なる選択的光吸収成分を含む、請求項10に記載の構造。The structure of claim 10, wherein each sub-pixel of the faceplate includes a different selective light absorbing component. 電界放出型ディスプレイ装置の基板構造を保護するための方法であって、
a)電界放出型ディスプレイ装置の基板構造を提供するステップと、
b)電子による衝撃に起因した前記基板構造の劣化を防ぐのに適したバリア層を、前記基板構造を覆って配置するステップと
を含む方法。
A method for protecting a substrate structure of a field emission display device,
a) providing a substrate structure of the field emission display device;
b) disposing a barrier layer over the substrate structure suitable to prevent degradation of the substrate structure due to electron bombardment.
前記基板構造が、前記電界放出型ディスプレイ装置のフェースプレートを含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。The method for protecting a substrate structure of a field emission display device according to claim 13, wherein the substrate structure includes a face plate of the field emission display device. 前記基板構造が、前記電界放出型ディスプレイ装置の陰極基板を含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。The method for protecting a substrate structure of a field emission display device according to claim 13, wherein the substrate structure includes a cathode substrate of the field emission display device. ステップa)が、高ナトリウムガラス基板構造を前記電界放出型ディスプレイ装置に提供することを含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。14. The method for protecting a substrate structure of a field emission display device according to claim 13, wherein step a) comprises providing a high sodium glass substrate structure to the field emission display device. ステップb)が、電子による損傷を受けにくい実質的に透明な材料から成る前記バリア層を、前記基板構造を覆って配置することを含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。14. The substrate of a field emission display device according to claim 13, wherein step b) comprises disposing the barrier layer of a substantially transparent material that is not susceptible to damage by electrons over the substrate structure. A way to protect the structure. ステップb)が、前記電子が前記バリア層を貫通するのを実質的に防ぐのに十分な厚さを有するように、前記バリア層を前記基板構造を覆って配置することを含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。14. The method of claim 13, wherein step b) comprises disposing the barrier layer over the substrate structure such that the barrier layer has a thickness sufficient to substantially prevent the electrons from penetrating the barrier layer. 3. The method for protecting a substrate structure of a field emission display device according to claim 1. ステップb)が、二酸化ケイ素、Al、CrO、ZnO、Si、SiO、TaO、酸化スズ、ITO、ZrO、Y、TiO、およびMgO、並びに、これらの組合せから成るグループから選択されたバリア層を、前記基板構造を覆って配置することを含む、請求項19に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。Step b) is silicon dioxide, Al 2 O 3, CrO x , ZnO, Si 3 N 4, SiO 2, TaO 5, tin oxide, ITO, ZrO 2, Y 2 O 3, TiO 2, and MgO, and, 20. The method for protecting a substrate structure of a field emission display device according to claim 19, comprising disposing a barrier layer selected from the group consisting of these combinations over the substrate structure. ステップb)が、前記基板構造を覆って前記バリア層を約100ナノメートルの厚さに配置することを含む、請求項19に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。20. The method for protecting a substrate structure of a field emission display device according to claim 19, wherein step b) includes placing the barrier layer over the substrate structure to a thickness of about 100 nanometers. . ステップb)が、前記基板構造から前記電界放出型ディスプレイ装置内への汚染物質の移動を防ぐ前記バリア層を、前記基板構造を覆って配置することを含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。14. The field emission device of claim 13, wherein step b) comprises disposing the barrier layer over the substrate structure to prevent migration of contaminants from the substrate structure into the field emission display device. For protecting the substrate structure of a portable display device. ステップb)が、前記基板構造を覆って前記バリア層を、前記バリア層が前記基板構造から前記電界放出型ディスプレイ装置内へのナトリウムの移動を防ぐように配置することを含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。14. The method of claim 13, wherein step b) comprises arranging the barrier layer over the substrate structure such that the barrier layer prevents migration of sodium from the substrate structure into the field emission display device. A method for protecting a substrate structure of a field emission display device as described. ステップb)が、前記基板構造を覆って導電性のバリア層を配置することを含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。14. The method for protecting a substrate structure of a field emission display device according to claim 13, wherein step b) includes disposing a conductive barrier layer over the substrate structure. 前記バリア層が選択的光吸収成分を含む、請求項13に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。14. The method for protecting a substrate structure of a field emission display device according to claim 13, wherein the barrier layer includes a selective light absorbing component. 前記選択的光吸収成分が染料および顔料から成るグループから選択される、請求項24に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。The method for protecting a substrate structure of a field emission display device according to claim 24, wherein the selective light absorbing component is selected from the group consisting of a dye and a pigment. 前記フェースプレートの各々のサブピクセルが異なる選択的光吸収成分を含む、請求項24に記載の、電界放出型ディスプレイ装置の基板構造を保護するための方法。The method for protecting a substrate structure of a field emission display device according to claim 24, wherein each sub-pixel of the face plate includes a different selective light absorbing component. 前記手段が高ナトリウムガラス基板から成る、請求項1または2に記載の構造。A structure according to claim 1 or 2, wherein said means comprises a high sodium glass substrate.
JP2002516802A 2000-07-28 2001-07-27 Flat panel display protection structure Pending JP2004505427A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/627,355 US7002287B1 (en) 1998-05-29 2000-07-28 Protected substrate structure for a field emission display device
PCT/US2001/023814 WO2002011169A1 (en) 2000-07-28 2001-07-27 Protected structure of flat panel display

Publications (2)

Publication Number Publication Date
JP2004505427A true JP2004505427A (en) 2004-02-19
JP2004505427A5 JP2004505427A5 (en) 2010-08-05

Family

ID=24514309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002516802A Pending JP2004505427A (en) 2000-07-28 2001-07-27 Flat panel display protection structure

Country Status (6)

Country Link
EP (1) EP1316099A4 (en)
JP (1) JP2004505427A (en)
KR (1) KR100845433B1 (en)
AU (1) AU2001280872A1 (en)
TW (1) TWI270911B (en)
WO (1) WO2002011169A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519703A (en) * 2007-02-24 2010-06-03 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー Field emission device with anode coating

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171877A (en) * 1994-06-10 1996-07-02 Texas Instr Inc <Ti> Anode plate for flat panel display with accumulated getter
WO1998049708A2 (en) * 1997-04-29 1998-11-05 Candescent Technologies Corporation Use of sacrificial masking layer and backside exposure in forming a black matrix layer
WO1999063567A1 (en) * 1998-05-29 1999-12-09 Candescent Technologies Corporation Display with encapsulated matrix structure
JP2000149836A (en) * 1998-11-12 2000-05-30 Toppan Printing Co Ltd Anode substrate for electric field emission type display and manufacture thereof
JP2000195449A (en) * 1998-12-28 2000-07-14 Canon Inc Image forming device and its manufacturing/driving method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525861A (en) * 1993-04-30 1996-06-11 Canon Kabushiki Kaisha Display apparatus having first and second internal spaces
JPH0729531A (en) * 1993-07-12 1995-01-31 Futaba Corp Fluorescent character display tube
KR970008262A (en) * 1995-07-04 1997-02-24 이우복 Spacer of field emission display device and vacuum package method using same
US5689151A (en) * 1995-08-11 1997-11-18 Texas Instruments Incorporated Anode plate for flat panel display having integrated getter
US5982082A (en) * 1997-05-06 1999-11-09 St. Clair Intellectual Property Consultants, Inc. Field emission display devices
JPH10321123A (en) * 1997-05-15 1998-12-04 Pioneer Electron Corp Electron emission device and display apparatus using it

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171877A (en) * 1994-06-10 1996-07-02 Texas Instr Inc <Ti> Anode plate for flat panel display with accumulated getter
WO1998049708A2 (en) * 1997-04-29 1998-11-05 Candescent Technologies Corporation Use of sacrificial masking layer and backside exposure in forming a black matrix layer
WO1999063567A1 (en) * 1998-05-29 1999-12-09 Candescent Technologies Corporation Display with encapsulated matrix structure
JP2000149836A (en) * 1998-11-12 2000-05-30 Toppan Printing Co Ltd Anode substrate for electric field emission type display and manufacture thereof
JP2000195449A (en) * 1998-12-28 2000-07-14 Canon Inc Image forming device and its manufacturing/driving method

Also Published As

Publication number Publication date
EP1316099A4 (en) 2005-12-21
EP1316099A1 (en) 2003-06-04
AU2001280872A1 (en) 2002-02-13
WO2002011169A1 (en) 2002-02-07
KR100845433B1 (en) 2008-07-10
TWI270911B (en) 2007-01-11
KR20030061779A (en) 2003-07-22

Similar Documents

Publication Publication Date Title
US6853129B1 (en) Protected substrate structure for a field emission display device
US6630786B2 (en) Light-emitting device having light-reflective layer formed with, or/and adjacent to, material that enhances device performance
EP1082744B1 (en) Display with encapsulated matrix structure
US7002289B1 (en) Light-emitting device having light-emissive particles partially coated with intensity-enhancement material
JP4580439B2 (en) Electron emission device and flat panel display
WO1998059357A1 (en) Low temperature glass frit sealing for thin computer displays
US6169358B1 (en) Method and apparatus for flashover control, including a high voltage spacer for parallel plate electron beam array devices and method of making thereof
JP2004505427A (en) Flat panel display protection structure
US7002287B1 (en) Protected substrate structure for a field emission display device
KR101009985B1 (en) Field emission display device
JP4577989B2 (en) Method for manufacturing flat panel display device
TWI243392B (en) Image display apparatus
US20050130546A1 (en) Manufacturing method and manufacturing apparatus for image display device
US20060232190A1 (en) Electron emission device and method for manufacturing the same
EP1544890A1 (en) Method and apparatus for producing image display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731