JP2004364123A - Frequency division ratio output device for frequency divider - Google Patents
Frequency division ratio output device for frequency divider Download PDFInfo
- Publication number
- JP2004364123A JP2004364123A JP2003162295A JP2003162295A JP2004364123A JP 2004364123 A JP2004364123 A JP 2004364123A JP 2003162295 A JP2003162295 A JP 2003162295A JP 2003162295 A JP2003162295 A JP 2003162295A JP 2004364123 A JP2004364123 A JP 2004364123A
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- integer
- division ratio
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は分周器の分周比出力装置に関する。
【0002】
【従来の技術】
分周器は、入力信号の周波数を分周し、入力信号の周波数を低減した周波数の出力信号を生じるが、分周比は整数に限られず、小数点までの値に設定されることがある。本出願人も先に特許文献1に記載の技術を提案している。
【0003】
【特許文献1】
特許第2821982号公報
【0004】
特許文献1に記載の技術にあっては、分周比を算出するための基準値が少数点1位までの値に設定された場合、その値の整数部分をn、少数部分をxとすると、(10−x)個の整数値nとx個の整数値(n+1)からなる計10個の整数値をメモリにランダムに格納しておいて順次出力することで、所定回数を通算して得られる値が設定された少数点1位までの分周比となるように構成している。
【0005】
【発明が解決しようとする課題】
このように従来技術に係る分周器の分周比出力装置においては、基準値が設定される度に2種の異なる整数を乱数として算出する必要があるため、構成が複雑となる不都合があった。
【0006】
この発明の目的は上記した不都合を解消し、簡易な構成でありながら、少数点以下の分周比を的確に出力し、出力した分周比で入力信号を分周することで所期の検出精度を得られるようにした分周器の分周比出力装置を提供することにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、請求項1項にあっては、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段、前記設定された基準値を整数部と前記n位の小数とに分割して出力する分割手段、前記出力された少数を入力して加算し、加算された小数が整数m以上の値となったとき、整数mとして出力する加算手段、および前記出力された整数部の値を入力し、前記少数加算手段から整数mが出力されるときは前記整数mを前記入力した整数部の値に加算する一方、前記少数加算手段から前記整数mが出力されないときは前記入力した整数部の値をそのまま出力する出力手段を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成した。
【0008】
分周比を算出するための基準値を小数点n位までの値に設定し、設定された基準値を整数部とn位の小数とに分割して出力し、出力された少数を入力して加算し、加算された小数が整数m以上の値となったとき、整数mとして出力し、出力された整数部の値を入力し、整数mが出力されるときは整数mを入力した整数部の値に加算する一方、整数mが出力されないときは入力した整数部の値をそのまま出力し、出力された値を分周比として入力信号を分周して出力信号を発生するように構成したので、簡易な構成でありながら、少数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0009】
請求項2項にあっては、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段、前記設定された基準値を10のn乗倍して整数化する整数化手段、および前記整数化された値を加算して得た値と前回までの加算値の双方を前記10のn乗で除すると共に、その差を出力する出力手段を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成した。
【0010】
同様に、設定された基準値を10のn乗倍して整数化し、整数化された値を加算して得た値と前回までの加算値の双方を10のn乗で除すると共に、その差を出力し、出力された値を分周比として入力信号を分周して出力信号を発生するように構成したので、簡易な構成でありながら、少数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0011】
請求項3項にあっては、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段、前記設定された基準値を10のn乗倍して整数化する整数化手段、および前記整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算し、得た和を前記10のn乗で除し、よって得た商を出力する出力手段を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成した。
【0012】
同様に、設定された基準値を10のn乗倍して整数化し、整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算し、得た和を前記10のn乗で除し、よって得た商を出力し、出力された値を分周比として入力信号を分周して出力信号を発生するように構成したので、簡易な構成でありながら、少数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0013】
請求項4項にあっては、前記出力手段の出力を所定回数分予め求めておいて順次出力するように構成した。
【0014】
出力手段の出力を所定回数分予め求めておいて順次出力するように構成したので、前記した効果に加え、構成を一層簡易にすることができる。
【0015】
請求項5項にあっては、前記基準値設定手段は、前記入力信号を発生する機器の作動環境あるいは作動状態に応じて前記設定する基準値を補正するように構成した。
【0016】
入力信号を発生する機器の作動環境に応じて設定する基準値を補正するように構成したので、回転センサなどの入力信号を発生する機器において入力信号の発生間隔が長い、換言すれば、分周比の検出精度への影響が大きくなるような作動環境あるいは作動状態にある場合、分周比を算出するための基準値を適宜補正することで誤差を最小にすることができ、所期の検出精度を得ることができる。
【0017】
【発明の実施の形態】
以下、添付図面に即してこの発明の一つの実施の形態に係る分周器の分周比出力装置について説明する。
【0018】
図1は、その実施の形態に係る分周器の分周比出力装置の全体構成を示す概略図である。
【0019】
同図において符合10は入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比出力装置を示す。装置10は具体的にはマイクロコンピュータからなり、分周比算出するための基準値を小数点n位、より具体的には65.6などと少数点1位までの値に設定する基準値設定器(基準値設定手段)12と、設定された基準値を整数化して分周比として出力する整数化器14と、入力信号を発生する機器の作動環境あるいは作動状態を検出する作動環境検出器16とを備える。
【0020】
以下、車両の走行速度(車輪速)を示すスピードメータ(図示せず)の信号を分周する場合を例にとって分周比出力装置10の構成を説明する。
【0021】
図示の如く、模式的に示す車両18のディファレンシャルギヤ(図示せず)の付近にはパルサ20が配置されると共に、それに対向する位置には電磁ピックアップからなる回転センサ(入力信号発生機器)22が配置される。パルサ20は40から50程度の歯数を備え、回転センサ22は、ディレンシャルギヤの1回転当たり、その歯数に相応した個数のパルスからなる矩形波信号を出力する。
【0022】
出力された矩形波信号は波形整形器24に入力されて波形整形され、波形整形されたセンサ出力(パルス)は次いでパルスカウンタ26に入力され、そこでパルスがカウントされる。よって得られたカウント値は比較器30に入力され、そこで整数化器14の出力と比較される。この実施の形態において、基準値は例えば65.6という少数を含む値に設定されるが、整数化器14は後述のようにその基準値を65あるいは66という整数からなる分周比として出力する。
【0023】
比較器30は入力されたカウント値とその整数(分周比)とを比較し、両者が一致するとき、出力を生じてPWM出力回路32に送る。即ち、比較器30は、入力パルス数が65個あるいは66個に達するたび、出力(例えばパルス)を出力する。その出力はPWM出力回路32に送られ、PWM出力回路は比較器出力に基づき、スピードメータ(アナログメータ)の針(図示せず)の駆動回路にPWM(パルス幅変調)信号を生成して出力し、針を駆動する。この実施の形態において分周器は、分周比出力装置10および回転センサ22、パルスカウンタ26ならびに比較器30などから構成される。
【0024】
ここで、車両18のタイヤ34にはタイヤ空気圧センサ36が配置されてタイヤに充填されている空気圧を示す信号を出力すると共に、サスペンション(図示せず)の付近にはストロークセンサ40が配置され、サスペンションの変位、より具体的には車両の積載荷重(乗員による荷重を含む)に応じた信号を出力する(タイヤ空気圧センサ36およびストロークセンサ40は前輪側の1つについてのみ図示する)。さらに、車両18のエンジンルーム(図示せず)の適宜位置には外気温センサ42が配置され、外気温に比例した信号を出力する。
【0025】
これらセンサ群の出力は、作動環境検出器16に入力される。また、PWM出力回路32の出力も、作動環境検出器16に入力される。作動環境検出器16はセンサ群の出力から、空気圧(タイヤ空気圧)、荷重(積載荷重)、外気温を検出すると共に、PWM出力回路32の出力をカウントして車輪速(車速)を検出する。
【0026】
これらの検出値は入力信号を発生する機器、即ち、回転センサ22の作動環境あるいは作動状態を示す値である。これらの検出値は、図1に示す如く、基準値設定器12に送られる。
【0027】
基準値設定器12は、車輪速(車速)の検出あるいは表示に関する法令の規定などに従い、所期の検出精度が得られるように、分周比を前記したように65.6などと少数点1位までの値に設定する。尚、車輪速は低いほど入力信号の間隔が長くなって分周比が検出精度に与える影響が大きいと共に、空気圧(タイヤ空気圧)あるいは積載荷重さらには外気温によってもタイヤの変形量が異なることから、それらの検出値に応じて設定する分周比を適宜増減して補正する。尚、基準値の設定および補正は後述する所定回数(10回)あるいは所定時間ごとに行われる。
【0028】
次いで、整数化器14の構成を説明する。尚、整数化器14を、図示の如く、機能的に示す。
【0029】
その整数化器14は、65.6と設定された基準値を整数部65と少数点1位(n位)の0.6とに分割して出力する整数/少数分割器(分割手段)14a、出力された少数0.6を入力して加算し、加算された小数が整数m以上の値、具体的には1以上となったとき、1(整数m)として出力する小数部加算器(加算手段)14b、出力された整数部の値65を入力し、少数部加算器14bから1(整数m)が出力されるときは1(整数m)を入力した整数部の値65に加算する一方、小数部加算器14bから1(整数m)が出力されないときは入力した整数部の値65をそのまま出力する分周比加算器(出力手段)14cを備える。
【0030】
所定回数(10回)における分周比加算器14cの出力を通算して得られる値は、前記した少数点1位(n位)までの値65.6と等しくなる。分周器においては、出力された値を分周比として前記した回転センサ22からの入力信号を分周して出力信号を発生し、PWM出力回路に出力する。
【0031】
図2は整数化器14の中の、少数部加算器14bと分周比加算器14cの動作(演算)を示す説明図であり、図3はその結果整数化器14(具体的には分周比加算器14c)から出力される値(分周比)を所定回数(10回)にわたって示す説明図である。尚、少数部加算器14bの出力をSUMMOD、分周比加算器14cの出力を#FBKVSPと示すと共に、回数をiと示す。また、図2において、少数点1位を「,10」と示す。
【0032】
かかる構成により、図3に示される如く、整数化部14から出力される値(分周比)は、n=1とするとき、10のn乗回、即ち、10回の中、66が6回、65が4回となるので、10回の分周比を通算すると、65.6となる。この結果、小数点1位までの分周比を的確に出力することができ、低車輪速のような入力信号の発生間隔が長い場合であっても、所期の精度を得ることができる。また、構成としても簡易である。
【0033】
尚、この実施の形態では少数点n位、即ち、1位までの分周比を設定したが、少数点n位として2位までの分周比を設定する場合、少数点2桁までの値を加算して1になった時点で出力すれば良く、従って、10のn乗(n=2)倍に相当する回数、即ち、100回の出力を通算することで、少数点2位までの分周比を出力することができる。
【0034】
さらに、nが3以上となった場合も同様である。また、整数mを1としたが、所定回数の値を適宜変更すれば、2以上であっても良い。
【0035】
また、設定する分周比の値を回転センサ22の作動環境あるいは作動状態に応じて補正するように構成したので、作動環境あるいは作動状態、即ち、車輪速(車速)、空気圧(タイヤ空気圧)、荷重(積載荷重)、外気温に応じて分周比設定器12で設定する分周比を適宜補正することができ、検出精度、特に入力信号の間隔が長い低車輪速などにおける検出精度を一層向上させることができる。
【0036】
図4はこの発明の第2の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図であり、図5はその整数化器14の動作(演算)を示す、図2と同様の説明図である。
【0037】
第2の実施の形態に係る装置において、整数化器14は、設定された基準値65.6を10のn乗倍して656に整数化して出力する乗算器(整数化手段)14d、整数化された値656を加算する加算器14e、加算して得た値(SUMMOD)と前回までの加算値の双方を前記10のn乗で除する除算器14fを備えると共に、その差を求めて出力(#FBKVSP)する減算器(出力手段)14gを備え、所定回数(10回)における減算器14gの出力を通算して得られる値が、前記した少数点1位(n位)までの値65.6と等しくなるようにした。分周器においては、出力された値を分周比として前記した回転センサ22からの入力信号を分周して出力信号を発生し、PWM出力回路に出力する。尚、残余の構成は、第1の実施の形態と同様である。
【0038】
かかる構成により、図5に示される如く、10回の分周比を通算すると、65.6となる結果、第1の実施の形態と同様、小数点1位までの分周比を的確に出力することができ、低車輪速であっても、所期の精度を得ることができる。また、構成としても簡易である。尚、少数点n位(n≧2)の場合も10のn乗(n≧2)回の出力を通算することで予定する分周比を出力できることも、第1の実施の形態と同様である。
【0039】
図6はこの発明の第3の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図であり、図7はその整数化器14の動作(演算)を示す、図2と同様の説明図である。
【0040】
第3の実施の形態に係る装置において、整数化器14は、設定された基準値65.6を10のn乗倍して整数化する乗算器14h(整数化手段)、および整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算する加算器14i、得た和を前記10のn乗で除し、よって得た商を出力する乗算器14j(出力手段)を備え、所定回数(10回)における除算器14jの出力を通算して得られる値が、前記した少数点1位(n位)までの値65.6と等しくなるようにした。分周器においては、出力された値を分周比として前記した回転センサ22からの入力信号を分周して出力信号を発生し、PWM出力回路に出力する。尚、残余の構成は、第1の実施の形態と同様である。
【0041】
かかる構成により、図7に示される如く、10回の分周比を通算すると、65.6となる結果、第1の実施の形態と同様、小数点1位までの分周比を的確に出力することができ、低車輪速であっても、所期の精度を得ることができる。また、構成としても簡易である。尚、少数点n位(n≧2)の場合も10のn乗(n≧2)の出力を通算することで予定する分周比を出力できることも、第1の実施の形態と同様である。
【0042】
図8は、この発明の第4の実施の形態に係る分周器の分周比出力装置の構成を示す、図1と同様の概略図である。
【0043】
図示の如く、第4の実施の形態においては、整数化器14を所定回数に相当する個数の1から10個まで備え、所定回数(10回)における出力#FBKVSP(整数化器14の出力)を予め求めておき、順次出力するように構成した。
【0044】
第4の実施の形態は、従前の実施の形態に比し、構成が一層簡易となる利点を備える。尚、第4の実施の形態においてセンサ群および作動環境検出器16などの図示を省略したが、実際にもそれらを除去してさらに一層構成を簡易としても良く、あるいは残置して設定する基準値を補正するようにしても良い。
【0045】
第1から第4の実施の形態は上記の如く、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置(分周比出力装置)10において、前記分周比を算出するための基準値を小数点n位までの値65.6に設定する基準値設定手段(基準値設定器12)、前記設定された基準値を整数部65と前記n位の小数0.6とに分割して出力する分割手段(整数化器14の整数/少数分割器14a)、前記出力された少数を入力して加算し、加算された小数が整数m以上の値となったとき、整数mとして出力する加算手段(整数化器14の少数部加算器14b)、および前記出力された整数部の値を入力し、前記少数加算手段から整数mが出力されるときは前記整数mを前記入力した整数部の値に加算する一方、前記少数加算手段から前記整数mが出力されないときは前記入力した整数部の値をそのまま出力する出力手段(整数化器14の分周比加算器14c)を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成した。
【0046】
また、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置(分周比出力装置)10において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段(基準値設定器12)、前記設定された分周比を10のn乗倍して整数化して出力する整数化手段(整数化器14の乗算器14d)、および前記整数化された値を加算して得た値と前回までの加算値の双方を前記10のn乗で除すると共に、その差を出力する出力手段(整数化器14の加算器14e、除算器14fおよび減算器14g)を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成した。
【0047】
また、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置(分周比出力装置)10において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段(基準値設定器12)、前記設定された基準値を10のn乗倍して整数化する整数化手段(整数化器14の乗算器14h)、および前記整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算し、得た和を前記10のn乗で除し、よって得た商を出力する出力手段(整数化器14の加算器14iおよび除算器14j)を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成した。
【0048】
また、前記出力手段(整数化器14分周比加算器14cなど)の出力#FBKVSPを所定回数(10回)分予め求めておいて順次出力するように構成した。
【0049】
また、前記基準値設定手段は、前記入力信号を発生する機器(回転センサ22)の作動環境あるいは作動状態に応じて前記設定する基準値を補正するように構成した。
【0050】
尚、この発明を車両用のスピードメータ(車輪速信号)において回転センサ22の出力を分周する場合を例にとって説明したが、この発明はそれに限られものでなく、周期的な入力信号の周波数を分周する分周器ならば、どのようなものにも利用可能である。
【0051】
【発明の効果】
請求項1項にあっては、簡易な構成でありながら、少数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0052】
請求項2項にあっては、同様に、簡易な構成でありながら、少数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0053】
請求項3項にあっては、同様に、簡易な構成でありながら、少数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0054】
請求項4項にあっては、前記した効果に加え、構成を一層簡易にすることができる。
【0055】
請求項5項にあっては、回転センサなどの入力信号を発生する機器において入力信号の発生間隔が長い、換言すれば、分周比の検出精度への影響が大きくなるような作動環境あるいは作動状態にある場合、分周比を算出するための基準値を適宜補正することで誤差を最小にすることができ、所期の検出精度を得ることができる。
【図面の簡単な説明】
【図1】この発明の一つの実施の形態に係る分周器の分周比出力装置の全体構成を示す概略図である。
【図2】図1に示す装置のうち、整数化器(より具体的にはその中の少数部加算器と分周比加算器)の動作(演算)を示す説明図である。
【図3】図2に示す整数化器(より具体的には分周比加算器)から出力される値(分周比)を所定回数(10回)にわたって示す説明図である。
【図4】この発明の第2の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図である。
【図5】図4に示す装置の整数化器の動作(演算)を示す、図2と同様の説明図である。
【図6】この発明の第3の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図である。
【図7】図6に示す装置の整数化器の動作(演算)を示す、図2と同様の説明図である。
【図8】この発明の第4の実施の形態に係る分周器の分周比出力装置を示す、図1と同様な概略図である。
【符号の説明】
10 分周比出力装置
12 基準値設定器(基準値設定手段)
14 整数化器(出力手段など)
16 作動環境検出器
22 回転センサ(入力信号発生機器)
26 パルスカウンタ
30 比較器
32 PWM出力回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a frequency division ratio output device for a frequency divider.
[0002]
[Prior art]
The frequency divider divides the frequency of the input signal to produce an output signal with a reduced frequency of the input signal, but the frequency division ratio is not limited to an integer and may be set to a value up to a decimal point. The present applicant has also previously proposed the technique described in
[0003]
[Patent Document 1]
Japanese Patent No. 2821982
In the technique described in
[0005]
[Problems to be solved by the invention]
As described above, in the frequency dividing ratio output device of the frequency divider according to the related art, it is necessary to calculate two different integers as random numbers every time the reference value is set, and thus the configuration becomes inconvenient. Was.
[0006]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned inconveniences, and to accurately output a division ratio below a decimal point and to divide an input signal by the output division ratio, with a simple configuration, to detect an intended signal. An object of the present invention is to provide a frequency division ratio output device of a frequency divider that can obtain accuracy.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to
[0008]
The reference value for calculating the frequency division ratio is set to a value up to the n-th decimal place, the set reference value is divided into an integer part and a decimal number of the n-th place, and output. Addition, when the added decimal value is greater than or equal to the integer m, output as an integer m, input the value of the output integer part, and when the integer m is output, input the integer m. When the integer m is not output, the input integer value is output as it is, and the output signal is generated by dividing the input signal by using the output value as the dividing ratio. Therefore, it is possible to accurately output the frequency division ratio below the decimal point, and obtain an intended detection accuracy by dividing the frequency of the input signal by the output frequency division ratio, with a simple configuration. Thereby, for example, even when the interval between the occurrences of the input signal, which greatly affects the detection accuracy of the frequency division ratio, is long, the error can be minimized, and the desired detection accuracy can be obtained.
[0009]
3. An apparatus for outputting a frequency division ratio of a frequency divider for generating an output signal having a frequency reduced by dividing a frequency of an input signal, the reference for calculating the frequency division ratio. A reference value setting means for setting a value to a value up to n decimal places, an integer conversion means for converting the set reference value to an integer raised to the power of 10 to obtain an integer, and adding the integer value. Output means for dividing both the value and the added value up to the previous time by the n-th power of 10 and outputting the difference, dividing the input signal by using the output value as the frequency division ratio, It is configured to generate an output signal.
[0010]
Similarly, the set reference value is multiplied by 10 to the power of n and converted to an integer, and both the value obtained by adding the converted integer value and the added value up to the previous time are divided by 10 to the power of n. The difference is output, and the output value is divided by using the output value as the division ratio to generate the output signal.Thus, with a simple configuration, the division ratio below the decimal point can be accurately output. The desired detection accuracy can be obtained by dividing the input signal by the output division ratio. Thereby, for example, even when the interval between the occurrences of the input signal, which greatly affects the detection accuracy of the frequency division ratio, is long, the error can be minimized, and the desired detection accuracy can be obtained.
[0011]
4. A device for outputting a frequency division ratio of a frequency divider for generating an output signal having a frequency reduced by dividing the frequency of an input signal according to
[0012]
Similarly, the set reference value is multiplied by 10 to the power of n, converted to an integer, and the remainder obtained by dividing the previously converted value to the power of 10 by the n-th power is added to the converted value to the integer. The sum is divided by the nth power of 10 to output the quotient thus obtained, and the output signal is divided by using the output value as a division ratio to generate an output signal. In spite of this, it is possible to accurately output the frequency division ratio below the decimal point, and to obtain the intended detection accuracy by dividing the input signal by the output frequency division ratio. Thereby, for example, even when the interval between the occurrences of the input signal, which greatly affects the detection accuracy of the frequency division ratio, is long, the error can be minimized, and the desired detection accuracy can be obtained.
[0013]
According to a fourth aspect of the present invention, the output of the output means is obtained in advance for a predetermined number of times and is sequentially output.
[0014]
Since the output of the output means is obtained in advance for a predetermined number of times and sequentially output, the configuration can be further simplified in addition to the above-described effects.
[0015]
According to a fifth aspect of the present invention, the reference value setting means is configured to correct the set reference value according to an operating environment or an operating state of a device that generates the input signal.
[0016]
Since the reference value set according to the operating environment of the device that generates the input signal is configured to be corrected, the interval between the input signals is long in the device that generates the input signal such as the rotation sensor, in other words, the frequency division. In an operating environment or operating state in which the ratio has a large effect on the detection accuracy, the error can be minimized by appropriately correcting the reference value for calculating the frequency division ratio, and the intended detection can be performed. Accuracy can be obtained.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a frequency division ratio output device of a frequency divider according to one embodiment of the present invention will be described with reference to the accompanying drawings.
[0018]
FIG. 1 is a schematic diagram showing an entire configuration of a frequency division ratio output device of a frequency divider according to the embodiment.
[0019]
In the figure,
[0020]
Hereinafter, the configuration of the frequency division
[0021]
As shown in the drawing, a
[0022]
The output rectangular wave signal is input to the
[0023]
The
[0024]
Here, a
[0025]
The outputs of these sensors are input to the operating
[0026]
These detected values are values that indicate the operating environment or operating state of the device that generates the input signal, that is, the
[0027]
The reference
[0028]
Next, the configuration of the
[0029]
The
[0030]
The value obtained by adding the outputs of the frequency
[0031]
FIG. 2 is an explanatory diagram showing the operation (operation) of the
[0032]
With this configuration, as shown in FIG. 3, when n = 1, the value (division ratio) output from the
[0033]
In this embodiment, the division ratio up to the nth decimal point, that is, the first place, is set. However, when the division ratio up to the second place is set as the nth decimal place, the value up to the two decimal places is set. At the time when it becomes 1 after the addition, the number of outputs corresponding to 10 n times (n = 2) times, that is, 100 outputs are added, so that the number of decimal places up to the second decimal place can be obtained. The division ratio can be output.
[0034]
The same applies to the case where n is 3 or more. Although the integer m is set to 1, it may be set to 2 or more if the value of the predetermined number of times is appropriately changed.
[0035]
Further, since the value of the dividing ratio to be set is configured to be corrected according to the operating environment or operating state of the
[0036]
FIG. 4 is a schematic diagram partially showing a frequency division ratio output device of a frequency divider according to a second embodiment of the present invention, which is similar to FIG. 1, and FIG. FIG. 3 is an explanatory diagram similar to FIG.
[0037]
In the device according to the second embodiment, the
[0038]
With this configuration, as shown in FIG. 5, when the frequency division ratio is counted 10 times, the result is 65.6. As a result, similarly to the first embodiment, the frequency division ratio up to the first decimal place is accurately output. The desired accuracy can be obtained even at low wheel speeds. Also, the configuration is simple. In addition, also in the case of the n-th decimal point (n ≧ 2), the expected division ratio can be output by summing the outputs of 10 n (n ≧ 2) times, similarly to the first embodiment. is there.
[0039]
FIG. 6 is a schematic diagram partially showing a frequency division ratio output device of a frequency divider according to a third embodiment of the present invention, which is similar to FIG. 1, and FIG. FIG. 3 is an explanatory diagram similar to FIG.
[0040]
In the device according to the third embodiment, the
[0041]
With this configuration, as shown in FIG. 7, when the division ratio is counted 10 times, the result is 65.6. As a result, similarly to the first embodiment, the division ratio up to the first decimal place is accurately output. The desired accuracy can be obtained even at low wheel speeds. Also, the configuration is simple. Also in the case of the nth decimal point (n ≧ 2), it is possible to output a predetermined frequency division ratio by adding outputs of 10 n (n ≧ 2), as in the first embodiment. .
[0042]
FIG. 8 is a schematic diagram similar to FIG. 1 showing a configuration of a frequency division ratio output device of a frequency divider according to a fourth embodiment of the present invention.
[0043]
As shown in the figure, in the fourth embodiment, 1 to 10
[0044]
The fourth embodiment has an advantage that the configuration is simpler than that of the previous embodiment. Although the sensor group and the operating
[0045]
As described above, in the first to fourth embodiments, a device for dividing the frequency of an input signal to generate a frequency-reduced frequency output signal and outputting the frequency division ratio of the frequency divider (frequency division ratio output device) In 10, reference value setting means (reference value setting device 12) for setting a reference value for calculating the frequency division ratio to a value 65.6 to the n-th decimal place, and setting the set reference value to an
[0046]
Further, in a device (division ratio output device) 10 for dividing the frequency of the input signal to generate an output signal having a reduced frequency, a frequency division
[0047]
Further, in a device (division ratio output device) 10 for dividing the frequency of the input signal to generate an output signal having a reduced frequency, a frequency division
[0048]
Also, the output #FBKVSP of the output means (such as the
[0049]
Further, the reference value setting means is configured to correct the set reference value according to an operating environment or an operating state of a device (rotation sensor 22) that generates the input signal.
[0050]
Although the present invention has been described by taking as an example a case where the output of the
[0051]
【The invention's effect】
According to the first aspect of the present invention, it is possible to accurately output the division ratio below the decimal point while having a simple configuration, and to divide the input signal by the output division ratio to detect the expected value. Accuracy can be obtained. Thereby, for example, even when the interval between the occurrences of the input signal, which greatly affects the detection accuracy of the frequency division ratio, is long, the error can be minimized, and the desired detection accuracy can be obtained.
[0052]
According to the second aspect of the present invention, the division ratio of the decimal point or less can be output accurately, and the input signal is divided by the output division ratio. Phase detection accuracy can be obtained. Thereby, for example, even when the interval between the occurrences of the input signal, which greatly affects the detection accuracy of the frequency division ratio, is long, the error can be minimized, and the desired detection accuracy can be obtained.
[0053]
According to the third aspect of the present invention, it is possible to accurately output the division ratio below the decimal point while having a simple configuration, and to divide the input signal by the output division ratio. Phase detection accuracy can be obtained. Thus, for example, even when the interval between the occurrences of the input signal, which greatly affects the detection accuracy of the frequency division ratio, is long, the error can be minimized, and the desired detection accuracy can be obtained.
[0054]
According to the fourth aspect, in addition to the above-described effects, the configuration can be further simplified.
[0055]
According to the present invention, in an apparatus for generating an input signal, such as a rotation sensor, an operation environment or an operation in which the generation interval of the input signal is long, in other words, the influence of the frequency division ratio on the detection accuracy becomes large. In the state, the error can be minimized by appropriately correcting the reference value for calculating the frequency division ratio, and desired detection accuracy can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing an entire configuration of a frequency division ratio output device of a frequency divider according to one embodiment of the present invention.
FIG. 2 is an explanatory diagram showing an operation (operation) of an integerizer (more specifically, a decimal part adder and a division ratio adder therein) in the device shown in FIG. 1;
FIG. 3 is an explanatory diagram showing a value (frequency division ratio) output from an integer generator (more specifically, a frequency division ratio adder) shown in FIG. 2 over a predetermined number of times (10 times).
FIG. 4 is a schematic diagram partially similar to FIG. 1, showing a frequency division ratio output device of a frequency divider according to a second embodiment of the present invention.
FIG. 5 is an explanatory diagram similar to FIG. 2, showing the operation (operation) of the integer generator of the device shown in FIG. 4;
FIG. 6 is a schematic diagram partially similar to FIG. 1, showing a frequency division ratio output device of a frequency divider according to a third embodiment of the present invention.
FIG. 7 is an explanatory diagram similar to FIG. 2, showing the operation (operation) of the integer generator of the device shown in FIG. 6;
FIG. 8 is a schematic diagram similar to FIG. 1, showing a frequency division ratio output device of a frequency divider according to a fourth embodiment of the present invention.
[Explanation of symbols]
10 division
14 Integer (output means, etc.)
16
26
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162295A JP4122262B2 (en) | 2003-06-06 | 2003-06-06 | Divider ratio output device for frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162295A JP4122262B2 (en) | 2003-06-06 | 2003-06-06 | Divider ratio output device for frequency divider |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004364123A true JP2004364123A (en) | 2004-12-24 |
JP4122262B2 JP4122262B2 (en) | 2008-07-23 |
Family
ID=34054483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003162295A Expired - Fee Related JP4122262B2 (en) | 2003-06-06 | 2003-06-06 | Divider ratio output device for frequency divider |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4122262B2 (en) |
-
2003
- 2003-06-06 JP JP2003162295A patent/JP4122262B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4122262B2 (en) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9528855B2 (en) | Multi-turn absolute rotation angle detection device and method of detecting absolute rotation angle | |
US9513142B2 (en) | Device for detecting multi-turn absolute rotation angle and method for detecting the same | |
JP5341714B2 (en) | Phase difference type resolver | |
JP4780223B2 (en) | Vehicle drive motor control device | |
JPS6119937B2 (en) | ||
CN102033162B (en) | Signal generation circuit, frequency measurement device including the signal generation circuit, and signal generation method | |
EP2918977A1 (en) | Apparatus for detecting speed of motor | |
JP2004364123A (en) | Frequency division ratio output device for frequency divider | |
KR20030033263A (en) | velocity signal shifting device and method | |
JP2013024766A (en) | Motor speed detecting device and motor control device | |
JP3116833B2 (en) | Car speed calculator | |
JP2001033472A (en) | Rotary speed-detecting device | |
JP2941790B1 (en) | Pulse counter | |
JP2008309753A (en) | Flowmeter | |
JP4385827B2 (en) | Dynamometer travel distance measuring device | |
JP3334314B2 (en) | Vibration control device | |
JP2010282372A (en) | Data communication method and wheel state detection device | |
JP3679389B2 (en) | Pulse frequency signal output method and apparatus | |
KR100760867B1 (en) | A calculation system of a vehicle speed | |
JPH08152375A (en) | Unbalance measuring apparatus | |
JP3903735B2 (en) | Moving distance and position detecting device for moving body | |
JPH0226012Y2 (en) | ||
KR101121326B1 (en) | electronic governer | |
JPH08297493A (en) | Silencing system | |
JPH0560808A (en) | Period measuring instrument, frequency measuring instrument, period and frequency measuring method, and meter driving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051202 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080501 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110509 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |