JP2004356602A - Method of manufacturing single crystal silicon thin film transistor on glass substrate - Google Patents
Method of manufacturing single crystal silicon thin film transistor on glass substrate Download PDFInfo
- Publication number
- JP2004356602A JP2004356602A JP2003170362A JP2003170362A JP2004356602A JP 2004356602 A JP2004356602 A JP 2004356602A JP 2003170362 A JP2003170362 A JP 2003170362A JP 2003170362 A JP2003170362 A JP 2003170362A JP 2004356602 A JP2004356602 A JP 2004356602A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- glass substrate
- silicon thin
- crystal silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 239000011521 glass Substances 0.000 title claims abstract description 57
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000001953 recrystallisation Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法に関し、特に、アモルファスのガラス基板上に単結晶シリコンを生長させることができない問題を解決して、今日において表示パネルに使われる低温ポリシリコン薄膜トランジスタ(LTPS−TFT)技術や、売価が高いシリコン絶縁層上のMOS電界効果トランジスタ(SOI−MOSFETs)の代わりに透明ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法に関する。
【0002】
【従来の技術】
既に、公開されている技術においては、エキシマーレーザー(Excimer Laser)であっても、連続波レーザー(CW Laser)であっても、ガラス基板上に製造された低温ポリシリコン薄膜トランジスタ(LTPS−TFTs)は、シリコン結晶粒界(Grain−Boundary)がチャンネル内に位置する問題を、避けられないし、また、チャンネル内にあるシリコン晶粒には、多数の異なる格子方向があるため、容易に低温ポリシリコン薄膜トランジスタ(LTPS−TFTs)にある素子同士間に差異を持たせ、かつ電界効果であるキャリア移動率(Mobility)の向上ができない等の問題があり、チャンネル幅(Channel−Width)とチャンネル長(Channel−Length)が小さい時、一つの低温ポリシリコン薄膜トランジスタ(LTPS−TFT)のチャンネルを単一のシリコン晶粒上に位置させて、電気特性をシリコン絶縁層上のMOS電界効果トランジスタ(SOI−MOSFET)と同一にするチャンスがあるが、再現性がないことやアウトプットが低いことで、事実上、製造には適用できない。
【0003】
上記問題は、アモルファスシリコン薄膜(Amorphous−Silicon Thin Films)が、レーザーによって完全に溶融された後、単一格子方向のシリコンを核種(Seed)として横方向へ再結晶することができないため、シリコン結晶粒界(Grain−Boundary)とシリコン晶粒とが、多数の異なる格子方向があることである。
【0004】
【発明が解決しようとする課題】
本発明の主な目的は、シリコン結晶粒界(Grain−Boundary)がLTPS−TFTsチャンネル内に存在する問題を解決することにより、電界効果キャリアの移動率を大幅に向上し、素子同士間の差異による均一性の問題を改善して、パネル上の統合システム(System−on−Panel或いはSystem−on−Glass)という目標を実現することにある。
【0005】
本発明の他の目的は、単一の格子方向とパターンとがあるシリコン基板を、ガラス基板上のアモルファスシリコン薄膜が横方向へ生長する単結晶シリコン薄膜の核種とすることにより、製造が簡単で、核種とする単結晶シリコン基板が再び利用でき、生産上において大幅にコストダウンして、素子特性上、売価が高いSOIチップで、製造するシリコン絶縁層上のMOS電界効果トランジスタ(SOI−MOSFETs)の代用を提供することにある。
【0006】
【課題を解決するための手段】
上記目的のために、本発明は、
ステップ一、ガラス基板を用意し、
ステップ二、該ガラス基板に、ガラス基板内から不純物が外へ拡散することを防止するシリカ層をメッキした後、化学気相技術で、ガラス基板の表面にアモルファスシリコン薄膜を生長させ、
ステップ三、もう一つのシリコン基板で、エッチング技術により、シリコン基板に単結晶シリコンパターンをパタニングし、
ステップ四、アモルファスシリコン薄膜と、単結晶シリコンパターンを有するシリコン基板とを、相互に密着させた状態で、レーザー光をガラス基板の裏から照射し、適当なレーザーパラメータにより、表面にあるアモルファスシリコン薄膜全体が溶融されるか、高温雰囲気で接触しているアモルファスシリコン薄膜を再結晶させるか、これは、固相結晶(SPC)方式であり、
ステップ五、アモルファスシリコン薄膜全体が溶融され、固化された後、直ちに、再結晶(Recrystallization)現象を起こすため、溶融されているアモルファスシリコン薄膜が、接触している単結晶シリコンパターンを核種として、溶融されているアモルファスシリコン薄膜に横方向へ単結晶シリコン薄膜を生長させるのをトリガーし、
ステップ六、単結晶シリコン基板とガラス基板とを分離した後、ガラス基板上に単結晶シリコン薄膜トランジスタが製造され、これにより、アモルファスのガラス基板上に単結晶シリコンを生長させない問題を解決し、シリコン絶縁層上のMOS電界効果トランジスタ(SOI−MOSFETs)の代わりに透明ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法である。
【0007】
【発明の実施の形態】
図1〜4は、夫々、本発明のステップ一、二の成形状態の断面概念図、本発明のステップ三の成形状態の断面概念図、本発明のステップ四、五の成形状態の断面概念図、本発明の成形後の単結晶シリコン薄膜トランジスタの概念図である。図のように、本発明は、ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法で、アモルファスのガラス基板1上に単結晶シリコンを生長させることができない問題を解決して、シリコン絶縁層上のMOS電界効果トランジスタ(SOI−MOSFETs)の代わりに、透明ガラス基板1上に単結晶シリコン薄膜トランジスタを製造する方法であり、次のステップを有する。
【0008】
ステップ一、ガラス基板1を用意し、該ガラス基1板が、石英ガラス等の透明基板であってもよいし、
ステップ二、該ガラス基板1に、ガラス基板内から不純物が外へ拡散することを防止するシリカ層をメッキした後、化学気相技術で、ガラス基板1の表面にアモルファスシリコン薄膜2を生長させて、また、使用するアモルファスシリコン薄膜2をアモルファスシリコンゲルマニウム(SiGe)薄膜にしてもいいし、これにより、ガラス基板上に、単結晶シリコンや単結晶シリコンゲルマニウムの薄膜トランジスタを製造することができ、また、該化学気相技術は、プラズマCVD(PECVD)や減圧CVD(LPCVD)等の技術であり、該減圧CVD(LPCVD)を利用すれば、ガラス基板1の裏にあるアモルファスシリコン薄膜層を除去するもう一つのステップを必要とし、これにより、レーザーがガラス基板1の裏から表面まで通し再結晶をさせ、
ステップ三、もう一つのシリコン基板3で、該シリコン基板3が単一方向結晶のシリコン基板(Single Crystalline Silicon Substrate)であり、エッチング技術により、シリコン基板3に単結晶シリコンパターン31をパタニングし、該エッチング技術が、ウェットエッチング技術やドライエッチング技術であり、
ステップ四、アモルファスシリコン薄膜2と、単結晶シリコンパターン31を有するシリコン基板3とを、対向に密着させる状態で、レーザー光4を、ガラス基板1の裏から照射し、適当な、レーザーパラメータにより、表面にあるアモルファスシリコン薄膜2全体が溶融され、レーザートリガー再結晶(Laser−induced Crystallization)を形成して、本ステップにおいて、使用するレーザー光4が、エキシマーレーザー(Excimer−Laser)と連続波レーザー(CW−Laser)であり、
ステップ五、アモルファスシリコン薄膜2全体が溶融され、形成するシリコン薄膜が固化する時、直ちに、再結晶現象(Recrystallization)を起こすため、溶融されているアモルファスシリコン薄膜2が、接触している単結晶シリコンパターン31を核種として、溶融されているアモルファスシリコン薄膜2に横方向へ単結晶シリコン薄膜を生長させるのをトリガーし、
ステップ六、単結晶シリコン基板3とガラス基板1とを分離した後、ガラス基板1のアモルファスシリコン薄膜2上に、ゲート絶縁層40(Gate Insulator)と、ゲート41(Gate)と、ソース42(Source)と、ドレイン43(Drain)とを形成して、即ち、図4のような単結晶シリコン薄膜トランジスタを形成し、上記ステップによって、ガラス基板上に単結晶シリコン薄膜トランジスタを製造する。
【0009】
本発明は、先にガラス基板1上にあるアモルファスシリコン薄膜2のアクティブ区域を限定してから、対向する位置にあるパターン31の単結晶シリコン基板3と接触させるのであり、また、ガラス基板1が透明基板で、該ガラス基板1上にあるアクティブ層パターンは、容易に、対向する位置にあるパターン31の単結晶シリコン基板3と位置付けし、その後、裏からレーザー4を照射することや、チャンバーに入れて、横方向へ単結晶シリコン薄膜を生長してから、単結晶シリコン基板3とガラス基板1と分離して、その後、従来の薄膜トランジスタの工程で製作できる。
【0010】
また、その中、限定された単結晶シリコンパターン31の機能が、単結晶シリコン薄膜を生長させる核種だけであり、今のシリコン工程技術からいえば、単結晶シリコンパターン31を非常に小さくすることができるため、事実上、シリコン基板3とガラス基板1と接触する面積が非常に小さいから、簡単な真空設備を増やせば、簡単に、再結晶した後のシリコン基板3とガラス基板1を分離し、分離された後のシリコン基板3パターン31上の平坦度は、例えば、化学的機械的研磨(CMP)設備で平坦化すれば再利用でき、工程コストがあまり増えない。
【0011】
以上の詳しい説明からは、本技術を良く分かる熟練者は、本発明により明確に前記目的を達成できることが分かる。
【0012】
以上の説明は、ただ、本発明のよりよい実施例であり、本発明の実施範囲を制限するものではなく、また、本発明の特許請求の範囲や明細書内容に従って等価修正や変更も、本発明の請求範囲に含まれる。
【図面の簡単な説明】
【図1】本発明のステップ一、二の成形状態の断面概念図である。
【図2】本発明のステップ三の成形状態の断面概念図である。
【図3】本発明のステップ四、五の成形状態の断面概念図である。
【図4】本発明の成形後の単結晶シリコン薄膜トランジスタの概念図である。
【符号の説明】
1 ガラス基板
2 アモルファスシリコン薄膜
3 シリコン基板
31 単結晶シリコンパターン
4 レーザー光
40 ゲート絶縁層
41 ゲート
42 ソース
43 ドレイン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a single-crystal silicon thin film transistor on a glass substrate, and more particularly, to a method for solving the problem that single-crystal silicon cannot be grown on an amorphous glass substrate, thereby reducing the temperature of a low-temperature poly-silicon thin film used in a display panel. The present invention relates to a silicon thin film transistor (LTPS-TFT) technique and a method of manufacturing a single crystal silicon thin film transistor on a transparent glass substrate instead of a MOS field effect transistor (SOI-MOSFETs) on a silicon insulating layer having a high price.
[0002]
[Prior art]
In the technology that has already been disclosed, low-temperature polysilicon thin-film transistors (LTPS-TFTs) manufactured on a glass substrate, whether an excimer laser (Excimer Laser) or a continuous wave laser (CW Laser), are used. Inevitably, the problem that a silicon grain boundary (Grain-Boundary) is located in the channel is unavoidable, and the silicon crystal grains in the channel have a number of different lattice directions. (LTPS-TFTs), there is a problem that there is a difference between the elements, and it is not possible to improve the carrier mobility (Mobility) which is an electric field effect, and the channel width (Channel-Width) and the channel length (Channel- When Length is small There is a chance that the channel of one low-temperature polysilicon thin film transistor (LTPS-TFT) is located on a single silicon grain so that the electrical characteristics are the same as a MOS field effect transistor (SOI-MOSFET) on a silicon insulating layer. However, due to lack of reproducibility and low output, it is practically not applicable to manufacturing.
[0003]
The above problem is that the amorphous silicon thin film (Amorphous-Silicon Thin Films) cannot be recrystallized in the horizontal direction as silicon as a seed after being completely melted by a laser. The grain-boundary and silicon grains have many different lattice directions.
[0004]
[Problems to be solved by the invention]
The main object of the present invention is to solve the problem that a silicon grain boundary (Grain-Boundary) is present in the LTPS-TFTs channel, thereby greatly improving the mobility of the field-effect carriers and improving the difference between the elements. To achieve the goal of an integrated system on a panel (System-on-Panel or System-on-Glass).
[0005]
Another object of the present invention is to simplify the production by using a silicon substrate having a single lattice direction and a pattern as a nuclide of a single crystal silicon thin film in which an amorphous silicon thin film on a glass substrate grows in a lateral direction. A MOS field effect transistor (SOI-MOSFETs) on a silicon insulating layer to be manufactured can be reused by using a single crystal silicon substrate as a nuclide, thereby significantly reducing the cost in production, manufacturing a SOI chip having a high price in terms of device characteristics, and manufacturing. Is to provide a substitute for
[0006]
[Means for Solving the Problems]
To this end, the present invention provides:
Step one, prepare a glass substrate,
Step 2, on the glass substrate, after plating a silica layer to prevent impurities from diffusing out of the glass substrate, by a chemical vapor technique, grow an amorphous silicon thin film on the surface of the glass substrate,
Step 4, in a state where the amorphous silicon thin film and the silicon substrate having a single crystal silicon pattern are in close contact with each other, a laser beam is irradiated from the back of the glass substrate, and the amorphous silicon thin film on the surface is adjusted according to appropriate laser parameters. Whether the whole is melted or the amorphous silicon thin film in contact in a high temperature atmosphere is recrystallized, this is a solid phase crystal (SPC) method,
Step 5. Immediately after the entire amorphous silicon thin film is melted and solidified, a recrystallization (recrystallization) phenomenon occurs. Triggering the growth of a single-crystal silicon thin film laterally on the amorphous silicon thin film being
Step 6, after separating the single crystal silicon substrate and the glass substrate, a single crystal silicon thin film transistor is manufactured on the glass substrate, thereby solving the problem that single crystal silicon does not grow on the amorphous glass substrate, This is a method of manufacturing a single crystal silicon thin film transistor on a transparent glass substrate instead of a MOS field effect transistor (SOI-MOSFETs) on a layer.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
1 to 4 are conceptual cross-sectional views of Steps 1 and 2 of the present invention in a molded state, conceptual sectional views of
[0008]
Step 1, a glass substrate 1 is prepared, and the glass substrate 1 may be a transparent substrate such as quartz glass,
Step 2: After plating a glass layer on the glass substrate 1 with a silica layer for preventing impurities from diffusing out of the glass substrate, the amorphous silicon thin film 2 is grown on the surface of the glass substrate 1 by a chemical vapor technique. Also, the amorphous silicon thin film 2 to be used may be an amorphous silicon germanium (SiGe) thin film, whereby a thin film transistor of single crystal silicon or single crystal silicon germanium can be manufactured on a glass substrate. The chemical vapor technique is a technique such as plasma CVD (PECVD) or low pressure CVD (LPCVD). If the low pressure CVD (LPCVD) is used, the amorphous silicon thin film layer on the back of the glass substrate 1 is removed. Requires one step, whereby the laser is applied from the back of the glass substrate 1 to the surface. Is passed through recrystallization,
Step 4, in a state in which the amorphous silicon thin film 2 and the
Step 5, when the entire amorphous silicon thin film 2 is melted and the silicon thin film to be formed is solidified, a recrystallization phenomenon occurs immediately. Using the pattern 31 as a nuclide, triggering the growth of a single crystal silicon thin film in the molten amorphous silicon thin film 2 in the lateral direction,
Step 6, after separating the single
[0009]
In the present invention, the active area of the amorphous silicon thin film 2 on the glass substrate 1 is first limited, and then the amorphous silicon thin film 2 is brought into contact with the single-
[0010]
Among them, the limited function of the single crystal silicon pattern 31 is only the nuclide that grows the single crystal silicon thin film. According to the current silicon process technology, the single crystal silicon pattern 31 can be made very small. Since the contact area between the
[0011]
From the above detailed description, it can be understood that a skilled person who is familiar with the present technology can clearly achieve the above object by the present invention.
[0012]
The above description is merely a preferred embodiment of the present invention, and does not limit the scope of the present invention. In addition, equivalent modifications and changes may be made in accordance with the claims and the description of the present invention. Included in the claims of the invention.
[Brief description of the drawings]
FIG. 1 is a conceptual sectional view of a molded state of Steps 1 and 2 of the present invention.
FIG. 2 is a conceptual sectional view of a molding state of
FIG. 3 is a conceptual sectional view of a molding state of steps 4 and 5 of the present invention.
FIG. 4 is a conceptual diagram of a molded single-crystal silicon thin film transistor of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Amorphous silicon
Claims (9)
ステップ二、該ガラス基板に、ガラス基板内から不純物が外へ拡散することを防止するシリカ層をメッキした後、化学気相技術で、ガラス基板の表面にアモルファスシリコン薄膜を生長させ、
ステップ三、もう一つのシリコン基板で、エッチング技術により、シリコン基板に単結晶シリコンパターンをパタニングし、
ステップ四、アモルファスシリコン薄膜と、単結晶シリコンパターンを有するシリコン基板とを、相互に密着させた状態で、レーザー光をガラス基板の裏から照射し、適当なレーザーパラメータにより、表面にあるアモルファスシリコン薄膜全体が溶融され、
ステップ五、アモルファスシリコン薄膜全体が溶融され、固化された後、直ちに、再結晶(Recrystallization)現象が起こるため、溶融されているアモルファスシリコン薄膜が、接触している単結晶シリコンパターンを核種として、溶融されているアモルファスシリコン薄膜に横方向へ単結晶シリコン薄膜を生長させるのをトリガーし、
ステップ六、単結晶シリコン基板とガラス基板とを分離して、これにより、ガラス基板上に単結晶シリコン薄膜トランジスタが製造されることを、特徴とする透明ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法。Step one, prepare a glass substrate,
Step 2, on the glass substrate, after plating a silica layer to prevent impurities from diffusing out of the glass substrate, by a chemical vapor technique, grow an amorphous silicon thin film on the surface of the glass substrate,
Step 3, another silicon substrate, patterning a single crystal silicon pattern on the silicon substrate by etching technology,
Step 4, in a state where the amorphous silicon thin film and the silicon substrate having a single crystal silicon pattern are in close contact with each other, a laser beam is irradiated from the back of the glass substrate, and the amorphous silicon thin film on the surface is adjusted according to appropriate laser parameters. The whole is melted,
Step 5. After the entire amorphous silicon thin film is melted and solidified, a recrystallization (recrystallization) phenomenon occurs immediately. Triggering the growth of a single-crystal silicon thin film laterally on the amorphous silicon thin film being
Step 6, a method of manufacturing a single crystal silicon thin film transistor on a transparent glass substrate, comprising separating a single crystal silicon substrate and a glass substrate, thereby manufacturing a single crystal silicon thin film transistor on a glass substrate .
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92114625A TWI234235B (en) | 2003-05-29 | 2003-05-29 | Method for fabrication of monocrystalline silicon thin film transistor on glass substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356602A true JP2004356602A (en) | 2004-12-16 |
Family
ID=34059326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003170362A Pending JP2004356602A (en) | 2003-05-29 | 2003-06-16 | Method of manufacturing single crystal silicon thin film transistor on glass substrate |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004356602A (en) |
TW (1) | TWI234235B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105702622A (en) * | 2016-02-01 | 2016-06-22 | 武汉华星光电技术有限公司 | Method for manufacturing low temperature polysilicon TFT substrates and low temperature polysilicon TFT substrates |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120276633A1 (en) | 2011-04-27 | 2012-11-01 | Pond Biofuels Inc. | Supplying treated exhaust gases for effecting growth of phototrophic biomass |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH025567A (en) * | 1988-06-24 | 1990-01-10 | Ricoh Co Ltd | Thin film transistor |
JPH03126220A (en) * | 1989-10-12 | 1991-05-29 | Sanyo Electric Co Ltd | Semiconductor element |
JPH03183138A (en) * | 1989-12-12 | 1991-08-09 | Fuji Xerox Co Ltd | Manufacture of semiconductor device |
JPH0432267A (en) * | 1990-05-29 | 1992-02-04 | Semiconductor Energy Lab Co Ltd | Thin film transistor |
JPH0513327A (en) * | 1991-07-08 | 1993-01-22 | Hitachi Ltd | Method of forming single crystal silicon film |
JPH0661489A (en) * | 1992-08-10 | 1994-03-04 | Sharp Corp | Manufacture of thin-film transistor |
JP2001250775A (en) * | 2000-03-06 | 2001-09-14 | Sanyo Electric Co Ltd | Semiconductor device, semiconductor substrate and manufacturing method thereof manufacturing tools of semiconductor substrate and semiconductor device |
-
2003
- 2003-05-29 TW TW92114625A patent/TWI234235B/en not_active IP Right Cessation
- 2003-06-16 JP JP2003170362A patent/JP2004356602A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH025567A (en) * | 1988-06-24 | 1990-01-10 | Ricoh Co Ltd | Thin film transistor |
JPH03126220A (en) * | 1989-10-12 | 1991-05-29 | Sanyo Electric Co Ltd | Semiconductor element |
JPH03183138A (en) * | 1989-12-12 | 1991-08-09 | Fuji Xerox Co Ltd | Manufacture of semiconductor device |
JPH0432267A (en) * | 1990-05-29 | 1992-02-04 | Semiconductor Energy Lab Co Ltd | Thin film transistor |
JPH0513327A (en) * | 1991-07-08 | 1993-01-22 | Hitachi Ltd | Method of forming single crystal silicon film |
JPH0661489A (en) * | 1992-08-10 | 1994-03-04 | Sharp Corp | Manufacture of thin-film transistor |
JP2001250775A (en) * | 2000-03-06 | 2001-09-14 | Sanyo Electric Co Ltd | Semiconductor device, semiconductor substrate and manufacturing method thereof manufacturing tools of semiconductor substrate and semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105702622A (en) * | 2016-02-01 | 2016-06-22 | 武汉华星光电技术有限公司 | Method for manufacturing low temperature polysilicon TFT substrates and low temperature polysilicon TFT substrates |
Also Published As
Publication number | Publication date |
---|---|
TWI234235B (en) | 2005-06-11 |
TW200426994A (en) | 2004-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100785020B1 (en) | Bottom gate thin film transistor and method of manufacturing thereof | |
JP3713232B2 (en) | Method of manufacturing thin film transistor including crystalline silicon active layer | |
US7390705B2 (en) | Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same | |
JPH02140915A (en) | Manufacture of semiconductor device | |
KR101880835B1 (en) | Low temperature polysilicon thin film and preparation method thereof, and transistor | |
KR101602997B1 (en) | Polysilicon thin film and manufacturing method thereof, array substrate and display device | |
JP4637410B2 (en) | Semiconductor substrate manufacturing method and semiconductor device | |
US7413939B2 (en) | Method of growing a germanium epitaxial film on insulator for use in fabrication of CMOS integrated circuit | |
JPH11354449A (en) | Metal induction type continuous crystallized film of selective site, and its crystallization method | |
US4868140A (en) | Semiconductor device and method of manufacturing the same | |
KR100785019B1 (en) | A bottom gate thin film transistor and method of manufacturing thereof | |
JP2007067399A (en) | Method of forming single-crystal silicon layer, and method of manufacturing thin-film transistor using the same | |
JPH02283036A (en) | Manufacture of semiconductor device | |
JPH1168109A (en) | Production of polycrystalline thin film and production of thin-film transistor | |
JP2004356602A (en) | Method of manufacturing single crystal silicon thin film transistor on glass substrate | |
KR100695144B1 (en) | Single crystal substrate and fabrication method thereof | |
KR20000038822A (en) | Thin film transistor and method for manufacturing the same | |
US6346462B1 (en) | Method of fabricating a thin film transistor | |
KR100317639B1 (en) | Thin film transistor, liquid crystal display device and the method of fabricating the same | |
JP3393571B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH02275641A (en) | Manufacture of semiconductor device | |
JP2638868B2 (en) | Method for manufacturing semiconductor device | |
US20110223748A1 (en) | Method for phase transition of amorphous material | |
JPS58132919A (en) | Manufacture of semiconductor device | |
JP3141909B2 (en) | Semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20051003 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070413 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070424 |
|
A601 | Written request for extension of time |
Effective date: 20070514 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070522 |
|
A521 | Written amendment |
Effective date: 20070604 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20070814 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Effective date: 20071212 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A521 | Written amendment |
Effective date: 20080225 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080401 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080516 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110128 |
|
A602 | Written permission of extension of time |
Effective date: 20110202 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110225 |
|
A602 | Written permission of extension of time |
Effective date: 20110311 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110329 |
|
A602 | Written permission of extension of time |
Effective date: 20110401 Free format text: JAPANESE INTERMEDIATE CODE: A602 |