JP2004343624A - Image processor, image forming apparatus, image processing method, computer program, and recording medium - Google Patents
Image processor, image forming apparatus, image processing method, computer program, and recording medium Download PDFInfo
- Publication number
- JP2004343624A JP2004343624A JP2003140425A JP2003140425A JP2004343624A JP 2004343624 A JP2004343624 A JP 2004343624A JP 2003140425 A JP2003140425 A JP 2003140425A JP 2003140425 A JP2003140425 A JP 2003140425A JP 2004343624 A JP2004343624 A JP 2004343624A
- Authority
- JP
- Japan
- Prior art keywords
- image
- read
- data
- mem
- image information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ディジタル画像信号を転写紙に画像として再生するディジタル複写機やMFP(コピー、FAX、プリンター、スキャナ等の複合機)の画像データを処理し、あるいは、計測器等の計測データを扱う画像処理装置、この画像処理装置を使用した画像形成装置、前記データを処理する画像処理方法、この画像処理方法をコンピュータで実現するためのコンピュータプログラム、及びこのコンピュータプログラムが記録された記録媒体に関する。
【0002】
【従来の技術】
ディジタル画像処理装置に関するもので、ディジタル画像信号を転写紙に画像として再生する装置、特にスキャナから画像を読み込んで転写紙に画像を再生する装置に関するものとして特許文献1記載の発明が公知である。
【0003】
図14は特許文献1に開示された画像処理装置のシステムブロックの構成で、MFP(Multi Function Peripheral−ディジタル複合機)の構成に関するものである。以下、同図を参照して従来技術について説明する。
【0004】
原稿を光学的に読み取る読み取りユニット1は、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子(例えばCCD)は、SBU(センサ・ボード・ユニット)2に搭載され、CCDにおいて電気信号に変換された画像信号はディジタル信号に変換された後、SBU2から出力される。SBU2から出力される画像信号はCDIC(圧縮/伸張及びデータインターフェース制御部)3に入力される。機能デバイス及びデータバス間における画像データの伝送はCDIC3が全て制御する。
【0005】
CDIC3は画像データに関し、SBU2、パラレルバス4、IPP(画像処理プロセッサ)5間のデータ転送、全体制御を司るシステムコントローラ6、及び画像データに対するプロセスコントローラ7間の通信を行う。SBU2からの画像信号はCDIC3を経由してIPP5に転送され、光学系及びディジタル信号への量子化に伴う信号劣化(スキャナ系の信号劣化とする)を補正し、再度CDIC3へ出力される。
【0006】
IPP5からCDIC3へ転送されたデータは、CDIC3からパラレルバス4を経由してIMAC(画像メモリアクセス制御)8に送られる。ここではシステムコントローラ6の制御に基づき画像データとMEM(メモリモジュール)9のアクセス制御、外部PC(パソコン)10のプリント用データの展開、メモリ有効活用のための画像データの圧縮/伸張を行う。
【0007】
IMAC8へ送られたデータは、データ圧縮後MEM9へ蓄積され、蓄積データを必要に応じて読み出される。読み出しデータは伸張され、本来の画像データに戻されてIMAC8からパラレルバス4経由でCDIC3へ戻される。CDIC3からIPP5への転送後は画質処理及びVDC11でパルス制御を行い、作像ユニット12において転写紙上に再生画像を形成する。このような画像データの流れの間に、パラレルバス4及びCDIC3でのバス制御により、MFPの機能が実現される。
【0008】
FAX送信機能では、読み取り画像データがIPP5で画像処理され、CDIC3及びパラレルバス4を経由してFCU(FAX制御ユニット)13へ転送される。FCU13で通信網へのデータ変換が行われ、PN(公衆回線)14へFAXデータとして送信される。FAX受信は、PN14からの回線データをFCU13にて画像データへ変換し、パラレルバス4及びCDIC3を経由してIPP5へ転送される。この場合、特別な画質処理は行わず、VDC11においてドット再配置及びパルス制御を行い、作像ユニット12において転写紙上に再生画像を形成する。なお、システムコントローラ6はRAM15をワークエリアとして使用しながらROM16に格納されたプログラムを実行することにより、自身に与えられた機能を実現する。制御に必要な指示や入力は操作パネル(Ope.Pane)17から行われる。プロセスコントローラ7はRAM18をワークエリアとして使用しながらROM19に格納されたプログラムを実行することにより、自身に与えられた機能を実現する。
【0009】
このように構成されたMFPでは、複数ジョブ、例えばコピー機能、FAX送受信機能、プリンタ出力機能が並行に動作する状況において、読み取りユニット1、作像ユニット12及びパラレルバス使用権のジョブへの割り振りをシステムコントローラ6及びプロセスコントローラ7によって制御する。プロセスコントローラ7は画像データの流れを制御し、システムコントローラ6はシステム全体を制御し、各リソースの起動を管理する。MFPの機能選択は操作パネル17から選択入力し、コピー機能、FAX機能等の処理内容を設定する。システムコントローラ6とプロセスコントローラ7はパラレルバス4、CDIC3及びシリアルバス(CPUバス)20を介して相互に通信を行う。CDIC3内においてパラレルバス4とシリアルバス20とのデータインターフェースのためのデータフォーマット変換を行う。
【0010】
また、コントローラCTR側メモリとは別にエンジンENU側に画像メモリを配置し、両面原稿の表面と裏面の画像データを同時に読み取る際の制御に関するものとして特許文献2記載の発明も知られている。
【0011】
図15は特許文献2に開示されたMFPの例を示すブロック図で、図14に示すコントローラ側のメモリ(MEM9−以下第2のMEMと称す)とは別にエンジン側に画像メモリ(MEM21−以下、第1のMEMと称す−図ではMEM1で示す)を配置し、表面読み取りユニット1aによって読み出される原稿表面データをSBU1(2a)からCDIC3に送り、さらに、このCDIC3を介して第1のMEM21に入力し、裏面読み取りユニット1bによって読み出される原稿裏面データをSBU2(2b)からCDIC3に送り、CDIC3を介して第1のMEM21に入力する。その後、第1のMEM21から表面原稿データ、裏面原稿データの順に読み出され、コントローラ側第2のMEM9に送られる。
【0012】
図15の例では、コピー実行時には、読み取りユニット1a,1bによって読み取られた画像信号は、SBU1,2(2a,2b)、CDIC3、第1のMEM21、CDIC3、IPP5、CDIC3と転送され、CDIC3からパラレルバス4及びIMAC8を介してフレームメモリ(第2のMEM9)に蓄積される。そしてしかる後に、画像信号はフレームメモリ(第2のMEM9)からIMAC8及びパラレルバス4を介してCDIC3に送られ、IPP5、VDC11、作像ユニット12に送られ転写画像を得る。
【0013】
図16は、図15に示すCDIC3の内部構成を示すブロック図である。SBU2から表面画像データ入力制御部221及び裏面画像データ入力制御部223の原稿表面及び裏面の画像データを画像データ入力制御部202で受取り、メモリ入出力制御部222によって第1のMEM21へのライト操作を制御する。しかる後に、メモリ入出力制御部222により第1のMEM21から読み出された表面あるいは裏面の原稿データは、画像データ出力制御部224によりIPP5へ送られる。その後、IPP5にて画像処理された画像データを画像データ入力制御部202にて入力し、変倍部215、データ圧縮部203、データ変換部206、パラレルデータI/F205を経てパラレルバス4上からIMAC8へ送られることになる。その他、特に説明しない各部は後述の図3と同等に構成させている。詳細は後述の図3の説明を参照のこと。
【0014】
【特許文献1】
特開2000−316063号公報
【0015】
【特許文献2】
特開2002−109527号公報
【0016】
【発明が解決しようとする課題】
ここでコピーを実現するための機能の1つである変倍の様子を図17に示す。
図17(a)は、例えばA4サイズの原稿を読み取り、A4サイズの転写を得る場合、すなわち等倍(100%)コピーの場合を示す。図17(b)は、例えばA4サイズの原稿を読み取り、A3サイズの転写を得る場合、すなわち拡大コピーの場合を示す。A4サイズからA3サイズに変換するには、約141%の拡大が必要となる。図17(c)は、例えばA4サイズの原稿を読み取り、A5サイズの転写を得る場合、すなわち縮小コピーの場合を示す。A4サイズからA5サイズに変換するには、約71%の縮小が必要となる。
【0017】
以上の場合において、原稿画像のラインデータ転送タイミングの様子を図18に示す。図18(a)は等倍の場合で、READ_START信号は第1のMEM21からのリード開始命令を示す。書き込み同期信号W_LDSYNCはSBU2からCDIC3に原稿データが入力され、CDIC3から第1のMEM21へ書込むための同期信号で、W_DATAは書き込まれる画像のラインデータを示す。R_DATAは、第1のMEM21から読み出されたラインデータを示し、第1のMEM21からCDIC3、IPP5と転送される。T_DATAは、IPP5から入力されるデータをCDIC3に入力し、CDIC3内の変倍ブロックにて変倍された後の転送データを示す。この後、このデータが圧縮された後、パラレルバス4を介しIMAC8に送られることになる。
【0018】
図18(a)では、第1のMEM21へ原稿の51ライン目のラインデータを書き込む際に、リード命令READ_STARTを発行したときの例を示している。このとき第1のMEM21には既に50ライン分の画像データが格納されているため、リードは前ラインの転送が終了し次第、次々と実行される。この結果、第1のMEM21への書き込み速度よりも読み出し速度が速くなる。転送速度を上げるにはこれでいいが、弊害も生じる。例えば、IPP5へのラインデータ転送が早くなるとこのデータ処理を高速に行う必要があり、IPP5として高性能の画像処理モジュールが必要となる。また、パラレルバス4上の画像データ転送が頻繁になり、例えばスキャナ原稿データをCDIC3からIMAC8へ送信しながら、IMAC8からCDIC3へ転写紙データを並行して転送する必要がある場合、CDIC3からIMAC8への画像転送速度が上がると、IMAC8からCDIC3へのデータ転送が、CDIC3からIMAC8への画像転送に邪魔され、間に合わなくなることが起こり得る。こうなると転写紙上に形成される画像は異常画像となってしまい、大きな問題となる。
【0019】
また、エンジン側の第1のMEM21に格納されるライン周期よりも、第1のMEM21からの原稿画像のラインデータ読み出し周期が短く、すなわち読み出し速度が速いと、メモリリードがメモリライトを追い越してしまい、異常動作となってしまう。
【0020】
図18(b)は拡大の場合で、READ_START信号、書き込み同期信号W_LDSYNC、W_DATA、R_DATA、T_DATAの意味は、図18(a)の場合と同じである。図18(b)では、第1のMEM21に50ライン分の画像データが格納された時点で第1のMEM21の読み出しを開始し、第1のMEM21からCDIC3、IPP5、CDIC3と転送され、CDIC3内の変倍部215で拡大の変倍処理を行う。従って、ラインデータのメモリリードR_DATAの転送速度よりも変倍部215のライン出力速度T_DATAが大きくなってしまい、この拡大後のT_DATAの最大転送速度により第1のMEM21からのリード速度が決まってしまうことになる。この場合は、第1のMEM21からのリードはT_DATAの転送が終了し次第、次々と実行される。
この結果、図18(a)に比べて、第1のMEM21からの読み出し速度は第1のMEM21への書き込み速度と大きな差はなくなり、従って、IPP5へのラインデータ転送も同様でIPP5として大きな処理速度が必要ということにはならない。しかしながら、パラレルバス4上の画像データ転送は頻繁になり、パラレルバス4上でCDIC3からIMAC8への転送が混むことになり、図18(a)で述べたことと同じような問題が生じる。
【0021】
図18(c)では、第1のMEM21に50ライン分の画像データが格納された時点で第1のMEM21の読み出しを開始し、第1のMEM21からCDIC3、IPP5、CDIC3と転送され、CDIC3内の変倍部215で縮小の変倍処理を行う。従って、ラインデータのメモリリードR_DATAの転送速度よりも変倍部215のライン出力速度T_DATAが小さくなり、パラレルバス4上の転送は混むことはない。しかしながら第1のMEM21からのリードは高速になってしまい、この後IPP5にて処理するため、IPP5として高性能な画像処理デバイスが必要となってしまう。この場合、IPP5の処理速度となるR_DATAの最大転送速度により第1のMEM21からのリード速度が決まってしまうことになる。
【0022】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、パラレルバス上の転送速度、すなわち混み具合を調整し、画像転送時の異常の発生を防止することができ、また、異常画像の発生を抑制することができる画像処理装置、この画像処理装置を備えた画像形成装置、画像転送時の異常の発生を防止することができ、また、異常画像の発生を抑制することができる画像処理方法、この画像処理方法をコンピュータで実現するためのコンピュータプログラム、及びこのコンピュータプログラムが記録された記録媒体を提供することにある。
【0023】
【課題を解決するための手段】
前記目的を達成するため、第1の手段は、入力された画像情報を一時記憶する第1の記憶手段と、前記第1の記憶手段に記憶された画像情報を読み出し、第2の記憶手段に蓄積する制御手段とを備えた画像処理装置において、前記制御手段は、前記第1の記憶手段からのラインデータ読み出し周期を任意に設定(変更)し、この設定された周期間隔で前記第1の記憶手段から前記画像情報を読み出して前記第2の記憶手段にパラレルバスを介して送信することを特徴とする。
【0024】
第2の手段は、第1の手段において、前記制御手段は、前記第1の記憶手段へのラインデータ書き込み周期と同一の周期に前記第1の記憶手段からのラインデータ読み出し周期を設定することを特徴とする。
【0025】
第3の手段は、第1の手段において、前記制御手段は、前記第1の記憶手段へのラインデータ書き込み周期と異なる周期に前記第1の記憶手段からのラインデータ読み出し周期を設定することを特徴とする。
【0026】
第4の手段は、第1ないし第3の手段において、前記制御手段は、読み出す画像のライン数が前記第1の記憶手段に書き込まれた画像情報のライン数以下になるように第1の記憶手段から画像情報を読み出すことを特徴とする。
【0027】
第5の手段は、第1ないし第4の手段において、前記入力された画像情報が、読み取りユニットによって原稿を光学的に読み取った画像情報であることを特徴とする。
【0028】
第6の手段は、第1ないし第5の手段に係る画像処理装置と、前記画像処理装置に蓄積された画像情報に基づいて画像を形成する画像形成手段とから画像形成装置を構成したことを特徴とする。
【0029】
第7の手段は、第6の手段において、前記第1の記憶手段は、画像情報を処理し、記録媒体に画像を形成するエンジン部に設けられ、前記第2の記憶手段は、エンジン部を含む装置各部の制御を司るコントローラ部に設けられていることを特徴とする。
【0030】
第8の手段は、入力された画像情報を第1の記憶手段に一時記憶し、前記第1の記憶手段に記憶された画像情報を読み出し、第2の記憶手段に蓄積するとともに、前記第1または第2の記憶手段に記憶する間に所定の画像処理を行う画像処理方法において、前記第1の記憶手段からのラインデータ読み出し周期を設定し、この設定された周期間隔で前記第1の記憶手段から前記画像情報を読み出して前記第2の記憶手段に送信し、当該第2の記憶手段に画像情報を蓄積させることを特徴とする。
【0031】
第9の手段は、第8の手段において、前記第1の記憶手段へのラインデータ書き込み周期と同一の周期で前記第1の記憶手段からラインデータを読み出すことを特徴とする。
【0032】
第10の手段は、第8の手段において、前記第1の記憶手段へのラインデータ書き込み周期と異なる周期で前記第1の記憶手段からのラインデータを読み出すことを特徴とする。
【0033】
第11の手段は、第8ないし第10の手段において、読み出す画像のライン数が前記第1の記憶手段に書き込まれた画像情報のライン数以下になるように第1の記憶手段から画像情報を読み出すことを特徴とする。
【0034】
第12の手段は、第8ないし第11の手段に係るデータ蓄積方法をコンピュータプログラムによって構築したことを特徴とする。
【0035】
第13の手段は、第12の手段に係るコンピュータプログラムがコンピュータによって読み出され、実行可能に記録媒体に記録されていることを特徴とする。
【0036】
なお、以下の説明において、第1の記憶手段は第1のMEM21に、第2の記憶手段は第2のMEM9に、制御手段はCDIC3及びシステムコントローラ6に、パラレルバスはパラレルバス4に、エンジン部はENUに、コントローラ部はCTRにそれぞれ対応する。
【0037】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明で前述の従来例と同等な各部には同一の参照符号を付し、重複する説明は適宜省略する。
【0038】
図1は本発明の実施形態に係る画像処理装置の全体構成を示すブロック図である。従来構成の図15の場合は両面同時読み取りの場合の構成であったが、ここでは図1の片面読み取りのシステムにて示す。図1では、IMAC8、第2のMEM9、FCU13等のユニットを持つパラレルバス4に接続されたコントローラCTR側と、読み取りユニット1、SBU2、CDIC3、第1のMEM21、IPP5、VDC11、作像ユニット12からなるエンジン側ユニットENUとから構成される。
【0039】
図2は図1におけるIPP5の画像処理の概略構成を示すブロック図である。読み取り画像はSBU2、CDIC3を介してIPP5の入力I/F101からスキャナ画像処理部102へ伝達される。スキャナ画像処理部102では、読み取り画像信号の劣化補正が目的で、シェーディング補正、スキャナγ補正、MTF補正等を行う。読み取り画像データの補正処理終了後、出力I/F103を介してCDIC3へ画像データを転送する。転写紙への出力はCDIC3からの画像データを入力I/F104より受け、画質処理部105において面積階調処理を行う。画質処理後のデータは出力I/F106を介してVDC11へ出力される。
【0040】
面積階調処理には濃度変換、ディザ処理、誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。一旦、スキャナ画像処理された画像データをメモリに蓄積しておけば、画質処理を変えることによって種々の再生画像を確認することができる。例えば再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりすることにより、再生画像の雰囲気を変更できる。この時処理を変更する度に画像を読み取りユニット1から読み込み直す必要はなく、第2のMEM9から格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。
【0041】
また、単体スキャナの場合、スキャナ画像処理と階調処理を合せて実施し、CDIC3へ出力する。処理内容はプログラマブルに変更する。処理の切り替え、処理手順の変更等はコマンド制御部107において管理する。
【0042】
図3は図1におけるCDIC3の概略構成を示すブロック図である。画像データ入出力制御部201にはSBU2からの画像データが入力され、IPP5に対してデータを出力する。
【0043】
画像データ入力制御部202では、IPP5でスキャナ画像補正されたデータが入力される。入力データはパラレルバス4での転送効率を高めるためにデータ圧縮部203において、データ圧縮を行う。そしてパラレルデータI/F205を介してパラレルバス4へ送出される。
【0044】
パラレルデータバス4からパラレルデータI/F205を介して入力される画像データは、バス転送のために圧縮されており、データ伸張部206で伸張される。伸張された画像データは画像データ出力制御部207からIPP5へ転送される。
【0045】
このCDIC3は、パラレルデータとシリアルデータの変換機能を併せ持つ。システムコントローラ6はパラレルバス4にデータを転送し、プロセスコントローラ7はシリアルバス20にデーターを転送する。データ変換部204では、2つのコントローラ6,7の通信のためにデータ変換を行う。シリアルデータI/F208,209はIPP5用に更に1系統用意され、IPP5ともインターフェースする。なお、処理の切り替え、処理手順の変更等はコマンド制御部210において管理する。
【0046】
また、この実施形態では、SBU2からの原稿画像データを画像データ入力制御部201で受取り、メモリライト制御部211でエンジン側の第1のMEM21へのライト操作を制御する。しかる後に、メモリリード制御部212により第1のMEM21から読み出された原稿データは、画像データ出力制御部213からIPP5へ送られる。その後、IPP5で画像処理された画像データを画像データ入力制御部202から入力し、変倍部(変倍ブロック)215、データ圧縮部203、データ変換部204、パラレルデータI/F205を経てパラレルバス4上からIMAC8へ送られることになる。
【0047】
図4はVDC11の概略構成を示すブロック図である。VDC11では、入力される画像データに対し作像ユニットの特性に応じて、追加の処理を行う。まず、エッジ平滑処理部301でドットの再配置処理、次いでパルス制御部302でドット形成のための画像信号のパルス制御を行い、画像データは作像ユニット12を対象として出力される。VDC11では、画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能を併せ持ち、VDC11単体でもシステムコントローラ6とプロセスコントローラ7の通信に対応できる。
このため、パラレルデータI/F303と、シリアルデータI/F304と、両者間でデータ変換を行うデータ変換部305とを備えている。
【0048】
図5はIMAC8の概略構成を示すブロック図である。IMAC8では、パラレルデータI/F部401において、パラレルバス4との画像データのインターフェースを管理する。構成的には第2のMEM9への画像データの格納/読み出しと、主に外部のPC10から入力されるコードデータの画像データへの展開を制御する。外部から入力されたコードデータはラインバッファ402において、ローカル領域でのデータの格納を行う。ラインバッファ402に格納されたコードデータは、システムコントローラI/F403を介して入力されたシステムコントローラ6からの展開処理命令に基づき、ビデオ制御部404において画像データに展開される。展開された画像データもしくは パラレルデータI/F401を介してパラレルバス4から入力された画像データは、第2のMEM9に格納される。この場合、データ変換部405において格納対象となる画像データを選択し、データ圧縮部406においてメモリ使用効率を上げるためにデータの2次圧縮を行い、メモリアクセス制御部407で第2のMEM9のアドレスを管理しながら第2のMEM9に画像データを格納する。第2のMEM9に格納された画像データは、メモリアクセス制御部407で読み出し先アドレスを制御し、読み出された画像データをデータ伸張部408にて伸張する。伸張された画像データをパラレルバス4へ転送する場合、パラレルデータI/F401を介してデータ転送を行う。
【0049】
図6はFCU13の概略構成を示すブロック図である。FCU(Fax Control Unit−FAX送受信部)13は、画像データを通信形式に変換して外部回線PN14に送信し、また、外部からのデータを画像データに戻して外部I/F部501及びパラレルバス4を介して作像ユニット12から記録出力する。FAX送受信部13は、FAX画像処理部502、画像メモリ503、メモリ制御部504、ファクシミリ制御部505、画像圧縮伸張部506、モデム507及び網制御装置508からなる。この内、FAX画像処理に関し、受信画像に対する二値スムージング処理はVCU11のエッジ平滑処理部301で行う。また、画像メモリ503に関しても、出力バッファ機能に関してはIMAC8及び第2のMEM9にその機能の一部を移行する。
【0050】
このように構成されたFAX送受信部13では、画像情報の伝送を開始するとき、ファクシミリ制御部505がメモリ制御部504に指令し、画像メモリ503からこの画像メモリ503に蓄積されている画像情報を順次読み出させる。読み出された画像情報は、FAX画像処理部502によって元の信号に復元されるとともに、密度変換処理及び変倍処理がなされ、ファクシミリ制御部505に加えられる。ファクシミリ制御部505に加えられた画像信号は、画像圧縮伸張部506によって符号圧縮され、モデム507によって変調された後、網制御装置508を介して宛先へと送出される。そして、送信が完了した画像情報は、画像メモリ503から削除される。
【0051】
受信時には、受信画像は一旦画像メモリ503に蓄積され、その時に受信画像を記録出力可能であれば、1枚分の画像の受信を完了した時点で記録出力される。また、複写動作時に発呼されて受信を開始したときは、画像メモリ503の使用率が所定値、例えば80%に達するまでは画像メモリ503に蓄積し、画像メモリ503の使用率が80%に達した場合には、その時に実行している書き込み動作を強制的に中断し、受信画像を画像メモリ503から読み出し記録出力させる。このとき画像メモリ503から読み出した受信画像は画像メモリ503から削除し、画像メモリ503の使用率が所定値、例えば10%まで低下した時点で中断していた書き込み動作を再開させ、その書き込み動作を全て終了した時点で、残りの受信画像を記録出力させる。また、書き込み動作を中断した後に、再開できるように中断時における書き込み動作のための各種パラメターを内部的に退避させ、再開時に、パラメターを内部的に復帰させる。
【0052】
図7は、原稿画像を読み取り、コントローラCTR側の第2のMEM9に画像データを格納するまでの画像パスを示す。読み取りユニット1で読み取られた原稿画像データは、SBU2、CDIC3を経由して、一旦エンジンENU側の第1のMEM21に格納される。しかる後にエンジン側の第1のMEM21から画像データが読み出され、CDIC3、IPP5、CDIC3、パラレルバス4、IMAC8を経由してコントローラCTR側の第2のMEM9に画像データが格納される。
【0053】
図8は、FAX送信の様子を示したもので、FAX原稿を読み取り、FAXコントロールユニット(FCU)13にFAX送信データを格納するまでの画像パスを示す。FCU13に送られたFAX原稿画像は一旦FCU13内のバッファに格納後読み出され、外部通信回線PNを経由して送信先に送信される。なお、図8のFAX送信の場合は、図7のコントローラ側の第2のMEM9への送信に比べ、通信回線の速度がパラレルバスの通信速度に比べ速くないため、遅く送信する必要がある。
【0054】
図9(a)は、エンジン側の第1のMEM21の読み出し速度を調整するためのシーケンサステート図、図9(b)は読み出し速度調整用のカウンタブロック図である。エンジン側の第1のMEM21の読み出し速度を調整する際には、図9(a)において第1のMEM21のリードスタート信号READ_STARTが入力されると、ステートS0からS1に遷移し、カウンタロード信号LD_RCNTを1サイクル出力した後、ステートS2に遷移する。
【0055】
ステートS2では、カウンタのデクリメント信号DEC_RCNTを出力し、カウンタの値が‘0’になるとその旨を示すRCNT_0が入力されるのでステートS3に遷移し、メモリリードのトリガ信号となるリード同期信号R_LDSYNCを出力後、ステートS1に戻る。ステートS1では、カウンタロード信号LD_RCNTを1サイクル出力した後、ステートS2に遷移という繰り返し動作となり、周期的にメモリリード同期信号R_LDSYNCを出力することになる。エンジン側の第1のMEM21からは、この同期信号が発生するたびに1ライン読み出されることになる。
【0056】
図9(b)で、メモリリード間隔レジスタRPER601は、メモリリード間隔をクロックサイクル数として、データ制御を行うCPUからそのロード信号LD_RPERによりロードされ、格納する。メモリリードカウンタRCNT602は、そのロード信号LD_RCNTでメモリリード間隔レジスタRPERの値をロードし、そのデクリメント信号DEC_RCNTでカウンタのデクリメントを実行する。そして、カウンタの値が’0’になるとコンパレータCMP603でその旨を検知し、RCNT_0信号を出力する。
【0057】
この図9に示す構成により、エンジン側の第1のMEM21からのリード周期を任意に設定(変更)または調整することが可能となる。
【0058】
図10ないし図12に、エンジン側の第1のMEM21からのリード周期を任意に変更するとともに、第1のMEM21からのリードライン数が、第1のMEM21へのライトライン数を越えないようにするための回路を示す。
【0059】
図10は、第1のMEM21に格納されたライン数をカウントするための回路を示す図である。
【0060】
図10(a)のシーケンサステート図で、第1のMEM21へのライトスタート信号WRITE_STARTが入力されると、ステートS0からS1に遷移し、ステートS1にてメモリライトカウンタWCNT611のリセット信号RES_WCNTを出力する。原稿のスキャンが開始されるとSBU2からライン同期信号W_LDSYNCが入力され、これによりステートS1からS2に遷移し、メモリライトカウンタWCNT611のインクリメント信号INC_WCNTを1サイクル出力した後、ステートS3に遷移する。ステートS3では、再びライン同期信号W_LDSYNCの入力を待ち、この信号が入力されるとステートS3からS2に遷移し、メモリライトカウンタWCNT611のインクリメント信号INC_WCNTを1サイクル出力した後、ステートS3に遷移する。以後、原稿のラインデータが入力される毎にメモリライトカウンタWCNT611のインクリメント信号INC_WCNTが出力されることになる。
【0061】
図10(b)は、メモリライトカウンタWCNT611で、そのリセット信号RES_WCNTでカウンタ値を初期値の‘0’にリセットし、その後、インクリメント信号INC_WCNTが入力される毎にメモリライトカウンタWCNT611のインクリメントを実行する。このようにしてエンジン側の第1のMEM21へのライトライン数がカウントされることになる。
【0062】
図11は、第1のMEM21から読み出されたライン数をカウントするための回路を示す図である。
【0063】
図11(a)のシーケンサステート図で、第1のMEM21からのリードスタート信号READ_STARTが入力されるとステートS0からS1に遷移し、ステートS1でメモリリードカウンタRCNT621のリセット信号RES_RCNTを出力する。メモリのリード同期信号R_LDSYNCが入力されるとこれによりステートS1からS2に遷移し、メモリリードカウンタRCNT621のインクリメント信号INC_RCNTを1サイクル出力した後、ステートS3に遷移する。ステートS3では、再びラインリード同期信号R_LDSYNCの入力を待ち、この信号が入力されるとステートS3からS2に遷移し、メモリリードカウンタRCNT621のインクリメント信号INC_RCNTを1サイクル出力した後、ステートS3に遷移する。以後、原稿のラインデータがメモリから読み出される毎にメモリリードカウンタRCNT621のインクリメント信号INC_RCNTが出力されることになる。
【0064】
図11(b)は、メモリリードカウンタRCNT621で、そのリセット信号RES_RCNTでカウンタ値を初期値の‘0’にリセットし、その後インクリメント信号INC_RCNTが入力される毎にリードカウンタRCNT621のインクリメントを実行する。このようにしてエンジン側の第1のMEM21からのリードライン数がカウントされることになる。
【0065】
図12(a)は、エンジン側の第1のMEM21の読み出し速度を調整するとともに、第1のMEM21からのリードライン数が第1のMEM21へのライトライン数を越えないように制御するためのシーケンサステート図で、主な動作は図9(a)と同様である。図9(a)と異なる点は、ステートS2からS3への遷移条件がリード周期カウンタRCNT602が‘0’になったRCNT_0だけでなく、上記メモリライトラインカウンタWCNT611の値がメモリリードカウンタRCNT602の値以上(WCNT≧RCNT)という条件を付加したことである。図12(b)のメモリリード周期カウンタの機能は、図9(b)で述べたものと全く同じである。
【0066】
このように構成し、動作させることにより、エンジン側の第1のMEM21の読み出し速度を任意に調整できるとともに、第1のMEM21からのリードライン数が第1のMEM21へのライトライン数を越えないように制御することが可能となる。
【0067】
図13は、エンジン側の第1のMEM21からの原稿画像のラインデータリードタイミングを調整した場合の各データの転送タイミングを示すタイミングチャートである。
【0068】
図13(a)は等倍の場合で、READ_START信号は第1のMEM21からのリード開始命令を示す。書き込み同期信号W_LDSYNCはSBU2からCDIC3に原稿データが入力され、CDIC3から第1のMEM21へラインデータを書込むための同期信号で、W_DATAは書き込まれる画像のラインデータを示す。W_LDSYNC及びW_DATAともにSBU2から入力される。R_LDSYNCは前述の図9あるいは図12のメモリリード周期生成回路にて生成されたラインデータリード同期信号で、この同期信号が入力されるごとに第1のMEM21から原稿画像のラインデータが読み出される。このリード間隔は図9あるいは図12のリード周期レジスタRPER601に設定する値を変えることにより任意に変更することが可能である。メモリリードデータR_DATAは、第1のMEM21から読み出されたラインデータを示し、第1のMEM21からCDIC3、IPP5と転送される。T_LDSYNCとT_DATAは、IPP5から入力されるデータをCDIC3に入力し、CDIC3内の変倍部215で変倍された後のライン転送同期信号と転送データを示す。この後、このデータが圧縮された後、パラレルバス4を介しIMAC8に送られる。
【0069】
図13(a)では、第1のMEM21へ原稿の51ライン目のラインデータを書き込む際に、リード命令READ_STARTを発行したときの例を示している。このとき第1のMEM21には既に50ライン分の画像データが格納されており、ラインデータリード同期信号R_LDSYNCが入力されるごとにラインデータR_DATAが読み出される。今、等倍の場合であるため変倍器出力のライン転送同期信号T_LDSYNCもリード同期信号R_LDSYNCと同じとなる。これにより、第1のMEM21からのリードデータをIPP5へ送信するライン周期も早くなりすぎることはなく、調整可能となる。従って、ラインデータを高速に処理する画像処理プロセッサIPPを配置する必要もない。またパラレルバス4上のデータ転送速度、言い換えればラインデータの転送周期を最適な値に調整することが可能なため、例えばスキャナ原稿データをCDIC3からIMAC8へ送信しながら、IMAC8からCDIC3へ転写紙データを並行して転送する必要がある場合、CDIC3からIMAC8への画像転送速度があまり早くならないように調整することによって、IMAC8からCDIC3へのデータ転送がCDIC3からIMAC8への画像転送に邪魔されることを防ぎ、IMAC8からCDIC3へのデータ転送が間に合わなくなることを防ぐことができる。これにより転写紙上に形成される画像が異常画像となってしまうことを回避することが可能となる。
【0070】
また、エンジン側の第1のMEM21に格納されるライン周期、すなわちW_LDSYNC間隔よりも第1のMEM21からの原稿画像のラインデータ読み出し周期、すなわちR_LDSYNC間隔を同じが大きくすることにより、メモリリードがメモリライトを追い越してしまい、異常動作となってしまうことを防ぐことも可能である。
【0071】
もし、エンジン側の第1のMEM21に格納されるライン周期、すなわちW_LDSYNC間隔よりも第1のMEM21からの原稿画像のラインデータ読み出し周期、すなわちR_LDSYNC間隔が小さく設定されたとしても、図12(a)に示すリード同期信号生成シーケンサであれば、メモリ第1のMEM21にライトされたライン数ライトカウント値WCNTと第1のMEM21)から読み出されたライン数リードカウント値RCNTを比較し、ライトされたライン数より多くは読み出さないように制御するため、メモリリードがメモリライトを追い越してしまうような不具合を避けることができる。
【0072】
図13(b)は拡大の場合で、READ_START信号、書き込み同期信号W_LDSYNC、W_DATA、R_DATA、T_DATAの意味は、図13(a)の場合と同じである。
【0073】
図13(b)では、第1のMEM21に50ライン分の画像データが格納された時点で第1のMEM21の読み出しを開始し、第1のMEM21からCDIC3、IPP5、CDIC3と転送され、CDIC3内の変倍部215で拡大の変倍処理を行う。ここで、変倍器にて拡大前ラインデータR_DATAのライン間隔を大きくすることにより拡大処理後のラインデータT_DATAの間隔を小さくならないように制御できるため、パラレルバス4上の画像データ転送も頻繁ではなくなり、パラレルバス4上でCDIC3からIMAC8への転送が混むことを防ぐことができ、図13(a)の等倍時の制御の場合と同じ効果を得ることができる。
【0074】
図13(c)では、第1のMEM21に50ライン分の画像データが格納された時点で第1のMEM21の読み出しを開始し、第1のMEM21からCDIC3、IPP5、CDIC3と転送され、CDIC3内の変倍部215で縮小の変倍処理を行う。そこで、ラインデータのメモリリードR_DATAの転送速度を画像処理プロセッサIPPの処理能力の最大限まで速めることにより、変倍後のラインデータT_DATAの速度が落ちることを防ぐことができる。
【0075】
このようにして第1のMEM21からのラインデータリード同期信号R_LDSYNCの周期を任意に変更することができるので、第1のMEM21からのリードデータをIPP5へ送信するライン周期も早くなりすぎないように調整することが可能となる。従って、ラインデータを高速に処理する画像処理プロセッサIPPを配置する必要もない。またパラレルバス4上のデータ転送速度、言い換えればラインデータの転送周期を最適な値に調整可能のため、例えばスキャナ原稿データをCDIC3からIMAC8へ送信しながら、IMAC8からCDIC3へ転写紙データを並行して転送する必要がある場合、CDIC3からIMAC8への画像転送速度があまり速くならないように調整することによって、IMAC8からCDIC3へのデータ転送がCDIC3からIMAC8への画像転送に邪魔されることを防止し、IMAC8からCDIC3へのデータ転送が間に合わなくなることを防ぐことができる。これにより転写紙上に形成される画像は異常画像となってしまうことを回避することが可能となる。
【0076】
また、図8のFAX送信時のように、エンジン側の第1のMEM21からパラレルバス4上のFCU13へ、あまり高速に画像データを送ることができない場合には、第1のMEM21のラインデータリードの周期を大きくし、リード速度を落とすことにより対応することができる。
【0077】
また、高速処理可能な画像処理プロセッサを配置可能な場合は、第1のMEM21からのラインリード間隔を短く設定することにより、画像処理プロセッサIPP5へのラインデータ出力速度を最大にし、パラレルバス4に空きがある場合、最大の処理能力でシステムを動作させることができる。また、縮小処理の場合、第1のMEM21からのラインリード間隔を短く設定することにより、縮小後のラインデータ転送速度を落とすことなく動作させることが可能となる。
【0078】
また、エンジン側の第1のMEM21に格納されるライン周期、すなわちW_LDSYNC間隔よりも第1のMEM21からの原稿画像のラインデータ読み出し周期、すなわちR_LDSYNC間隔を同じが大きくすることにより、メモリリードがメモリライトを追い越してしまい、異常動作となってしまうことを防ぐことが可能である。
【0079】
更に、エンジン側の第1のMEM21に格納されるライン周期、すなわちW_LDSYNC間隔よりも第1のMEM21からの原稿画像のラインデータ読み出し周期、すなわちR_LDSYNC間隔が小さく設定されても、第1のMEM21にライトされたライン数WCNTとメモリから読み出されたライン数RCNTを比較し、ライトされたライン数より多くは読み出さないように制御することにより、メモリリードがメモリライトを追い越してしまうような不具合を避けることができる。
【0080】
なお、本実施形態では、システムコントローラ6、プロセスコントローラ7及びCDIC3によって前記制御を実行しているが、この制御をコンピュータプログラムに置換し、コンピュータで実行させることも可能である。この場合、コンピュータプログラムは、FD、CD−ROM、PCメモリカードなどの公知の記録媒体からコンピュータにダウンロードし、あるいはネットワークを介してサーバからコンピュータにダウンロードして使用することができる。
【0081】
以上のように、本実施形態によれば、
▲1▼ 第1のMEM21からのラインデータリード同期信号R_LDSYNCの周期を任意に変更することができるので、メモリからのリードデータ転送速度を画像処理プロセッサIPPの処理能力の最大限まで高めることが可能となる。
【0082】
▲2▼ パラレルバス4上のデータ転送速度、言い換えればラインデータの転送周期を最適な値に調整できるので、例えばスキャナ原稿データをCDIC3からIMAC8へ送信しながら、IMAC8からCDIC3へ転写紙データを並行して転送する必要がある場合、CDIC3からIMAC8への画像転送速度があまり速くならないように調整することによって、IMAC9からCDIC3へのデータ転送がCDIC3からIMAC8への画像転送に邪魔されることを防ぎ、IMAC8からCDIC3へのデータ転送が間に合わなくなることを防止することができる。
【0083】
▲3▼ IMAC8からCDIC3へのデータ転送が間に合わなくなることを防止することができるので、転写紙上に異常画像が形成されることを防止することが可能になる。
【0084】
▲4▼ 高速処理可能な画像処理プロセッサを配置可能な場合は、第1のMEM21からのラインリード間隔を短く設定することにより、画像処理プロセッサへのラインデータ出力速度を最大にし、パラレルバス4に空きがある場合、最大の処理能力でシステムを動作させることができる。
【0085】
▲5▼ 縮小処理の場合、第1のMEM21からのラインリード間隔を短く設定することにより、縮小後のラインデータ転送速度を落とすことなく動作させることができる。
【0086】
▲6▼ 第1のMEM21に格納されるライン周期、すなわちW_LDSYNC間隔よりも第1のMEM21からの原稿画像のラインデータ読み出し周期、すなわちR_LDSYNC間隔を同じか大きくすることにより、メモリリードがメモリライトを追い越してしまい、異常動作となってしまうことを防ぐことができる。
【0087】
▲7▼ 第1のMEM21へのラインデータライト周期を参照して、第1のMEM21からのラインデータリード同期信号R_LDSYNCの周期をラインデータライト周期と同じ、あるいは速く、あるいは遅くと任意に変更することができるので、異常画像や異常動作の発生を防止することができる。
【0088】
▲8▼ 第1のMEM21に格納されるライン周期、すなわちW_LDSYNC間隔よりもメモリ第1のMEMからの原稿画像のラインデータ読み出し周期、すなわちR_LDSYNC間隔が小さく設定されてもメモリ第1のMEM21にライトされたライン数WCNTとメモリから読み出されたライン数RCNTを比較し、ライトされたライン数より多くは読み出さないように制御するため、メモリリードがメモリライトを追い越してしまうような不具合を避けることができる。
【0089】
という効果を奏する。
【0090】
【発明の効果】
このように本発明によれば、第1の記憶手段からのラインデータ読み出し周期を任意に設定し、設定された周期間隔で前記第1の記憶手段から前記画像情報を読み出して前記第2の記憶手段に送信するので、パラレルバス上の転送速度、すなわち混み具合を調整し、画像転送時の異常の発生を防止することができる。また、画像転送時の異常の発生を防止することができるので、異常画像の発生を抑制することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る画像処理装置の全体構成を示すブロック図である。
【図2】図1におけるIPPの画像処理の概略構成を示すブロック図である。
【図3】図1のCDICの内部構成の一例を示すブロック図である。
【図4】図1のVDCの概略構成を示すブロック図である。
【図5】図1のIMACの概略構成を示すブロック図である。
【図6】図1のFCU13の概略構成を示すブロック図である。
【図7】原稿画像を読み取り、コントローラ側の第2のMEMに画像データを格納するまでの画像パスを示す図である。
【図8】FAX送信の様子を示したもので、FAX原稿を読み取り、FAXコントロールユニットのFCUにFAX送信データを格納するまでの画像パスを示す図である。
【図9】エンジン側の第1のMEMの読み出し速度を調整するためのシーケンサステートと読み出し速度調整用のカウンタを示す図である。
【図10】第1のMEMへ格納されたライン数をカウントするための回路を示す図である。
【図11】第1のMEMから読み出されたライン数をカウントするための回路を示す図である。
【図12】エンジン側の第1のMEMの読み出し速度を調整するためのシーケンサステートと読み出し速度調整用のカウンタを示す図である。
【図13】エンジン側メモリMEMからの原稿画像のラインデータリードタイミングを調整した場合の各データの転送タイミングを示すタイミングチャートである。
【図14】従来から実施されている画像処理装置のシステム構成を示すブロック図である。
【図15】他の従来例に係る画像処理装置のシステム構成を示すブロック図である。
【図16】図15に示すCDICの内部構成を示すブロック図である。
【図17】コピー画像の原稿との関係を示す図である。
【図18】従来例に係る原稿画像のラインデータ転送タイミングの状態を示すタイミングチャートである。
【符号の説明】
1 読み取りユニット
2 SBU
3 CDIC
4 パラレルバス
5 IPP
6 システムコントローラ
7 プロセスコントローラ
8 IMAC
9 第2のMEM
10 PC
11 VDC
12 作像ユニット
13 FCU
21 第1のMEM[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention processes image data of a digital copying machine or an MFP (multifunction machine such as a copy machine, a fax machine, a printer, and a scanner) that reproduces a digital image signal as an image on transfer paper, or handles measurement data of a measuring instrument or the like. The present invention relates to an image processing apparatus, an image forming apparatus using the image processing apparatus, an image processing method for processing the data, a computer program for implementing the image processing method on a computer, and a recording medium on which the computer program is recorded.
[0002]
[Prior art]
The invention described in
[0003]
FIG. 14 shows the configuration of a system block of the image processing apparatus disclosed in
[0004]
The
[0005]
The CDIC 3 performs data transfer between the SBU 2, the
[0006]
The data transferred from the
[0007]
The data sent to the IMAC 8 is stored in the
[0008]
In the FAX transmission function, the read image data is subjected to image processing by the
[0009]
In the MFP configured as described above, when a plurality of jobs, for example, a copy function, a facsimile transmission / reception function, and a printer output function operate in parallel, the assignment of the
[0010]
Also, an invention described in
[0011]
FIG. 15 is a block diagram illustrating an example of an MFP disclosed in
[0012]
In the example of FIG. 15, at the time of copying, the image signals read by the
[0013]
FIG. 16 is a block diagram showing the internal configuration of the
[0014]
[Patent Document 1]
JP 2000-316063 A
[0015]
[Patent Document 2]
JP-A-2002-109527
[0016]
[Problems to be solved by the invention]
FIG. 17 shows a state of zooming, which is one of the functions for realizing copying.
FIG. 17A shows a case where, for example, an A4 size original is read and an A4 size transfer is obtained, that is, a case of a 1: 1 (100%) copy. FIG. 17B shows a case where, for example, an A4-size original is read and an A3-size transfer is obtained, that is, an enlarged copy. To convert from A4 size to A3 size, about 141% enlargement is required. FIG. 17C shows a case where, for example, an A4 size document is read and an A5 size transfer is obtained, that is, a reduced copy. In order to convert from A4 size to A5 size, a reduction of about 71% is required.
[0017]
In the above case, the state of the line data transfer timing of the document image is shown in FIG. FIG. 18A shows a case of the same magnification, and a READ_START signal indicates a read start command from the
[0018]
FIG. 18A shows an example in which a read command READ_START is issued when line data of the 51st line of the document is written in the
[0019]
Also, if the line data read cycle of the original image from the
[0020]
FIG. 18B shows an enlarged case. The meanings of the READ_START signal and the write synchronization signals W_LDSYNC, W_DATA, R_DATA, and T_DATA are the same as those in FIG. 18A. In FIG. 18B, when 50 lines of image data are stored in the
As a result, the read speed from the
[0021]
In FIG. 18C, when 50 lines of image data are stored in the
[0022]
The present invention has been made in view of such a situation of the related art, and an object of the present invention is to adjust a transfer speed on a parallel bus, that is, a congestion degree, and to prevent occurrence of an abnormality during image transfer. In addition, an image processing apparatus capable of suppressing occurrence of an abnormal image, an image forming apparatus including the image processing apparatus, an occurrence of an abnormality during image transfer can be prevented, and an occurrence of an abnormal image can be suppressed. An object of the present invention is to provide an image processing method capable of performing the image processing method, a computer program for realizing the image processing method by a computer, and a recording medium on which the computer program is recorded.
[0023]
[Means for Solving the Problems]
In order to achieve the above object, the first means includes a first storage means for temporarily storing input image information, an image information read from the first storage means, and a second storage means. In the image processing apparatus provided with control means for storing, the control means arbitrarily sets (changes) a line data read cycle from the first storage means, and sets the first data read cycle at the set cycle interval. It is characterized in that the image information is read from a storage means and transmitted to the second storage means via a parallel bus.
[0024]
The second means is the first means, wherein the control means sets a line data read cycle from the first storage means to the same cycle as a line data write cycle to the first storage means. It is characterized by.
[0025]
A third means is the first means, wherein the control means sets a line data read cycle from the first storage means to a cycle different from a line data write cycle to the first storage means. Features.
[0026]
A fourth means is the first to third means, wherein the control means is configured to perform the first storage so that the number of lines of the image to be read is equal to or less than the number of lines of the image information written in the first storage means. The image information is read from the means.
[0027]
A fifth means is the image processing apparatus according to the first to fourth means, wherein the input image information is image information obtained by optically reading a document by a reading unit.
[0028]
A sixth means is that the image forming apparatus is constituted by the image processing apparatus according to the first to fifth means, and an image forming means for forming an image based on image information accumulated in the image processing apparatus. Features.
[0029]
A seventh means is the sixth means, wherein the first storage means is provided in an engine unit for processing image information and forming an image on a recording medium, and the second storage means is provided with an engine unit. It is characterized in that it is provided in a controller section that controls each section of the apparatus, including:
[0030]
Eighth means temporarily stores the input image information in a first storage means, reads out the image information stored in the first storage means, accumulates the image information in a second storage means, and stores the first image information in the first storage means. Alternatively, in an image processing method for performing a predetermined image processing while storing in the second storage means, a line data read cycle from the first storage means is set, and the first storage is performed at the set cycle interval. The image information is read from the means and transmitted to the second storage means, and the image information is stored in the second storage means.
[0031]
A ninth means is that, in the eighth means, the line data is read from the first storage means at the same cycle as the line data write cycle to the first storage means.
[0032]
According to a tenth aspect, in the eighth aspect, the line data is read from the first storage unit at a cycle different from a cycle of writing the line data to the first storage unit.
[0033]
An eleventh means is the image processing apparatus according to the eighth to tenth means, wherein the image information is read from the first storage means so that the number of lines of the image to be read is equal to or less than the number of lines of the image information written in the first storage means. It is characterized by reading.
[0034]
A twelfth means is characterized in that the data storage method according to the eighth to eleventh means is constructed by a computer program.
[0035]
A thirteenth means is characterized in that the computer program according to the twelfth means is read by a computer and is recorded on a recording medium in an executable manner.
[0036]
In the following description, the first storage means is in the
[0037]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts as those of the above-described conventional example are denoted by the same reference numerals, and duplicate description will be omitted as appropriate.
[0038]
FIG. 1 is a block diagram illustrating an overall configuration of an image processing apparatus according to an embodiment of the present invention. The conventional configuration shown in FIG. 15 is a configuration for simultaneous double-sided reading, but here, a single-sided reading system shown in FIG. 1 is shown. In FIG. 1, the controller CTR connected to the
[0039]
FIG. 2 is a block diagram showing a schematic configuration of the image processing of the
[0040]
The area gradation processing includes density conversion, dither processing, error diffusion processing, and the like, and the main processing is area approximation of gradation information. Once the image data subjected to the scanner image processing is stored in the memory, various reproduced images can be confirmed by changing the image quality processing. For example, by changing the density of the reproduced image or changing the number of lines of the dither matrix, the atmosphere of the reproduced image can be changed. At this time, it is not necessary to read the image again from the
[0041]
In the case of a single scanner, scanner image processing and gradation processing are performed together and output to the
[0042]
FIG. 3 is a block diagram showing a schematic configuration of the
[0043]
The image data
[0044]
Image data input from the
[0045]
The
[0046]
In this embodiment, the image data
[0047]
FIG. 4 is a block diagram showing a schematic configuration of the
For this purpose, a parallel data I /
[0048]
FIG. 5 is a block diagram showing a schematic configuration of the
[0049]
FIG. 6 is a block diagram showing a schematic configuration of the
[0050]
In the facsimile transmission /
[0051]
At the time of reception, the received image is temporarily stored in the
[0052]
FIG. 7 shows an image path from reading a document image to storing image data in the
[0053]
FIG. 8 shows a state of FAX transmission, and shows an image path from reading a FAX document to storing FAX transmission data in the FAX control unit (FCU) 13. The FAX document image sent to the
[0054]
FIG. 9A is a sequencer state diagram for adjusting the reading speed of the
[0055]
In state S2, a counter decrement signal DEC_RCNT is output, and when the counter value becomes '0', RCNT_0 indicating this is input. After the output, the process returns to the state S1. In the state S1, the counter load signal LD_RCNT is output for one cycle, and then the state transitions to the state S2. This is a repetitive operation, and the memory read synchronization signal R_LDSYNC is periodically output. One line is read from the
[0056]
In FIG. 9B, the memory read interval register
[0057]
With the configuration shown in FIG. 9, it is possible to arbitrarily set (change) or adjust the read cycle from the
[0058]
FIGS. 10 to 12 show that the read cycle from the
[0059]
FIG. 10 is a diagram showing a circuit for counting the number of lines stored in the
[0060]
In the sequencer state diagram of FIG. 10A, when the write start signal WRITE_START to the
[0061]
FIG. 10B shows a memory
[0062]
FIG. 11 is a diagram showing a circuit for counting the number of lines read from the
[0063]
In the sequencer state diagram of FIG. 11A, when a read start signal READ_START from the
[0064]
FIG. 11B illustrates a memory read
[0065]
FIG. 12 (a) shows a control for adjusting the read speed of the
[0066]
By configuring and operating in this manner, the read speed of the
[0067]
FIG. 13 is a timing chart showing the transfer timing of each data when the line data read timing of the original image from the
[0068]
FIG. 13A shows the case of the same magnification, and the READ_START signal indicates a read start command from the
[0069]
FIG. 13A shows an example in which a read command READ_START is issued when the line data of the 51st line of the document is written in the
[0070]
In addition, by making the line cycle stored in the
[0071]
Even if the line cycle stored in the
[0072]
FIG. 13B shows an enlarged case. The meanings of the READ_START signal and the write synchronization signals W_LDSYNC, W_DATA, R_DATA, and T_DATA are the same as those in FIG. 13A.
[0073]
In FIG. 13B, when 50 lines of image data are stored in the
[0074]
In FIG. 13C, when 50 lines of image data are stored in the
[0075]
In this manner, the cycle of the line data read synchronization signal R_LDSYNC from the
[0076]
When image data cannot be sent from the
[0077]
If an image processor capable of high-speed processing can be arranged, the line read interval from the
[0078]
In addition, by making the line cycle stored in the
[0079]
Further, even if the line cycle stored in the
[0080]
In the present embodiment, the control is executed by the
[0081]
As described above, according to the present embodiment,
{Circle around (1)} Since the cycle of the line data read synchronization signal R_LDSYNC from the
[0082]
{Circle around (2)} Since the data transfer speed on the
[0083]
(3) Since it is possible to prevent data transfer from the
[0084]
{Circle around (4)} When an image processor capable of high-speed processing can be arranged, the line read interval from the
[0085]
{Circle around (5)} In the case of the reduction processing, by setting the line read interval from the
[0086]
{Circle around (6)} The line read stored in the
[0087]
{Circle around (7)} Referring to the line data write cycle to the
[0088]
(8) Even if the line cycle stored in the
[0089]
This has the effect.
[0090]
【The invention's effect】
As described above, according to the present invention, the line data read cycle from the first storage means is arbitrarily set, and the image information is read from the first storage means at the set cycle interval, and the second storage is performed. Since the data is transmitted to the means, the transfer speed on the parallel bus, that is, the degree of congestion can be adjusted to prevent occurrence of an abnormality during image transfer. Further, since the occurrence of an abnormality at the time of image transfer can be prevented, the occurrence of an abnormal image can be suppressed.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an overall configuration of an image processing apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a schematic configuration of image processing of IPP in FIG. 1;
FIG. 3 is a block diagram showing an example of an internal configuration of the CDIC of FIG. 1;
FIG. 4 is a block diagram illustrating a schematic configuration of the VDC of FIG. 1;
FIG. 5 is a block diagram illustrating a schematic configuration of the IMAC of FIG. 1;
FIG. 6 is a block diagram illustrating a schematic configuration of an
FIG. 7 is a diagram showing an image path from reading a document image to storing image data in a second MEM on the controller side.
FIG. 8 is a diagram illustrating a state of FAX transmission, illustrating an image path from reading a FAX original to storing FAX transmission data in an FCU of a FAX control unit.
FIG. 9 is a diagram showing a sequencer state for adjusting the read speed of the first MEM on the engine side and a counter for adjusting the read speed.
FIG. 10 is a diagram showing a circuit for counting the number of lines stored in a first MEM.
FIG. 11 is a diagram showing a circuit for counting the number of lines read from a first MEM.
FIG. 12 is a diagram showing a sequencer state for adjusting the read speed of a first MEM on the engine side and a counter for adjusting the read speed.
FIG. 13 is a timing chart showing the transfer timing of each data when the line data read timing of the original image from the engine side memory MEM is adjusted.
FIG. 14 is a block diagram illustrating a system configuration of a conventionally implemented image processing apparatus.
FIG. 15 is a block diagram illustrating a system configuration of an image processing apparatus according to another conventional example.
16 is a block diagram showing an internal configuration of the CDIC shown in FIG.
FIG. 17 is a diagram illustrating a relationship between a copy image and a document.
FIG. 18 is a timing chart showing a state of line data transfer timing of a document image according to a conventional example.
[Explanation of symbols]
1 Reading unit
2 SBU
3 CDIC
4 Parallel bus
5 IPP
6 System controller
7 Process controller
8 IMAC
9 Second MEM
10 PC
11 VDC
12 Imaging unit
13 FCU
21 First MEM
Claims (13)
前記第1の記憶手段に記憶された画像情報を読み出し、第2の記憶手段に蓄積する制御手段と、
前記画像情報を画像形成が可能なデータに処理する画像処理手段と、を備えた画像処理装置において、
前記制御手段は、前記第1の記憶手段からのラインデータ読み出し周期を任意に設定し、この設定された周期間隔で前記第1の記憶手段から前記画像情報を読み出して前記第2の記憶手段にパラレルバスを介して送信することを特徴とする画像処理装置。First storage means for temporarily storing input image information;
Control means for reading out the image information stored in the first storage means and storing the image information in the second storage means;
An image processing means for processing the image information into data capable of forming an image,
The control means arbitrarily sets a line data read cycle from the first storage means, reads the image information from the first storage means at the set cycle interval, and stores the read image information in the second storage means. An image processing apparatus for transmitting data via a parallel bus.
前記第2の記憶手段は、エンジン部を含む装置各部の制御を司るコントローラ部に設けられていることを特徴とする請求項6記載の画像形成装置。The first storage unit is provided in an engine unit that processes image information and forms an image on a recording medium,
7. The image forming apparatus according to claim 6, wherein the second storage unit is provided in a controller unit that controls each unit of the apparatus including an engine unit.
前記第1の記憶手段からのラインデータ読み出し周期を設定し、この設定された周期間隔で前記第1の記憶手段から前記画像情報を読み出して前記第2の記憶手段に送信し、当該第2の記憶手段に画像情報を蓄積させることを特徴とする画像処理方法。The input image information is temporarily stored in a first storage unit, the image information stored in the first storage unit is read, and stored in a second storage unit, and the first or second storage unit is stored. In the image processing method of performing a predetermined image processing while storing in the
A line data read cycle from the first storage means is set, the image information is read from the first storage means at the set cycle interval and transmitted to the second storage means, and the second An image processing method comprising storing image information in a storage unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003140425A JP2004343624A (en) | 2003-05-19 | 2003-05-19 | Image processor, image forming apparatus, image processing method, computer program, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003140425A JP2004343624A (en) | 2003-05-19 | 2003-05-19 | Image processor, image forming apparatus, image processing method, computer program, and recording medium |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004343624A true JP2004343624A (en) | 2004-12-02 |
Family
ID=33529154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003140425A Pending JP2004343624A (en) | 2003-05-19 | 2003-05-19 | Image processor, image forming apparatus, image processing method, computer program, and recording medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004343624A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012161065A (en) * | 2011-01-14 | 2012-08-23 | Ricoh Co Ltd | Image processing apparatus and data transfer management method |
-
2003
- 2003-05-19 JP JP2003140425A patent/JP2004343624A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012161065A (en) * | 2011-01-14 | 2012-08-23 | Ricoh Co Ltd | Image processing apparatus and data transfer management method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001169022A (en) | Image processor | |
JP2004080520A (en) | Image processing apparatus, image reading apparatus and image forming apparatus | |
JP4378197B2 (en) | Image information device | |
JP5560803B2 (en) | Image processing device | |
JP2004343624A (en) | Image processor, image forming apparatus, image processing method, computer program, and recording medium | |
JP5272977B2 (en) | CONTROL DEVICE, IMAGE READING DEVICE, IMAGE FORMING DEVICE, AND IMAGE READING DEVICE CONTROL METHOD | |
JP2002109527A (en) | Image input-output device, image storage device, image processor, and image data processing method | |
JP2003259060A (en) | Image processor and method of remotely controlling the same | |
JP2008301186A (en) | Draft reading device | |
JP3670918B2 (en) | Image processing device | |
JP4071809B2 (en) | Image processing device | |
JP3825796B2 (en) | Image processing device | |
JP4024749B2 (en) | Image processing apparatus and image transfer control method | |
JP2004112692A (en) | Image processing device | |
JP2005323406A (en) | Image processing apparatus, image processing method, program for computer to execute the method, and computer readable recording medium with the program recorded thereon | |
JP2006086629A (en) | Image reader and image-forming device | |
JP5304169B2 (en) | Image processing apparatus and image processing method | |
JP3982982B2 (en) | Image processing device | |
JP2005260846A (en) | Image information apparatus and image data transfer method | |
JP4333951B2 (en) | Image processing apparatus, image processing method, image processing program, and recording medium | |
JP3785295B2 (en) | Image processing device | |
JP3730070B2 (en) | Image processing apparatus, image processing method, and computer-readable recording medium storing program for causing computer to execute the method | |
JP2001186355A (en) | Picture processor | |
JP2005260844A (en) | Image information apparatus and image data transfer method | |
JP2004179692A (en) | Image processor, image processing method and program for executing the method by computer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070807 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |