JP2004343333A

JP2004343333A - Video source discrimination device

Info

Publication number: JP2004343333A
Application number: JP2003136070A
Authority: JP
Inventors: Mochinori Arakanaya; 以昇現銀谷; Naoki Kaneko; 直樹金子; Toshio Sarugaku; 寿雄猿楽
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-14
Filing date: 2003-05-14
Publication date: 2004-12-02
Anticipated expiration: 2023-05-14
Also published as: JP4427711B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video source discrimination device which precisely discriminates the video source of a video signal in an interlace system. <P>SOLUTION: The video source discrimination device is provided with a correction field generating means generating a first correction field and a second correction field which have pixels in spatial positions each other from a first field and a second field which continue in an input video signal, a comparison means comparing the pixels in equal spatial positions in the first and second correction fields in a block unit formed of a plurality of the pixels and detecting coincidence or non-coincidence, a counting means counting the coincidence or non-coincidence of the blocks which the comparison means detects, for a portion of one field, an identity discriminating means discriminating identity or non-identity between the two continuous fields on the basis of a counted value and outputting a sequence value showing a discriminated result for each field, and a film source discriminating means discriminating whether the input video signal is a film source or not on the basis of the pattern of the sequence value. A non-correlation component in a vertical direction between the fields in the interlace signal is suppressed and the video source of the input video signal can surely be discriminated. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は映像源判別装置に関し、インターレース方式の映像信号の映像源を的確に判別して、映像源に応じた走査線倍加処理方法を最適に選択する場合に適用して好適なものである。
【０００２】
【従来の技術】
近年、テレビジョン受像機の大画面化に伴い、その表示映像の高精細化が要求されている。そして、テレビジョン受像機における表示映像の高精細化方法として、入力された映像信号の走査線を増加して表示する方法が広く用いられている。
【０００３】
このような映像信号の走査線増加方法として、入力映像信号のフィールド内もしくはフィールド間の相関を用いて走査線を倍加する方法がある。入力映像信号の映像源がビデオカメラの場合は、フィールド毎に異なる映像が供給されるため、当該フィールド内もしくはフィールド間の相関を用いて、走査線をうまく倍加することができる。
【０００４】
これに対して、入力映像信号の映像源が映画フィルムの場合（以下、これをフィルムソースの映像信号と呼ぶ）、当該フィルムソースの映像信号は、毎秒２４コマの映画フィルムを毎秒６０フィールドのＮＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏｎＳｙｓｔｅｍＣｏｍｍｉｔｔｅｅ）信号に変換する３−２プルダウン処理や、毎秒２４コマの映画フィルムを毎秒５０フィールドのＰＡＬ（ＰｈａｓｅＡｌｔｅｒｎａｔｉｏｍｂｙＬｉｎｅ）信号に変換する２−２プルダウン処理が施されている。
【０００５】
これらのプルダウン処理では、映画のフィルム１コマから３枚あるいは２枚のフィールドが生成されるため、フィルムソースの映像信号に対して単純にフィールド内もしくはフィールド間の相関を用いて走査線を倍加すると、かえって表示品質が劣化してしまうことがあるという問題がある。
【０００６】
このため、映像信号のフィールド間相関に基づいて当該映像信号がフィルムソースであるか否かを判別し、当該判別結果に応じて適切な走査線倍加方法を選択するための映像源判別方法が提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開２００２−３３０３１１号公報
【０００８】
【発明が解決しようとする課題】
ところが上述した映像源判別方法は、毎秒６０フィールドのＮＴＳＣ信号にのみ対応しており、毎秒５０フィールドのＰＡＬ信号には対応していないという問題があった。
【０００９】
また、上述した映像源判別方法は、例えば電波伝搬環境等の影響によって入力映像信号のＳ／Ｎ比が低下した場合、確実にフィルムソースの判別を行い得ないという問題があった。
【００１０】
本発明は以上の点を考慮してなされたもので、インターレース方式の映像信号の映像源を的確に判別し得る映像源判別装置を提案しようとするものである。
【００１１】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、インターレース方式の入力映像信号の映像源を判別する映像源判別装置において、入力映像信号における連続する第１のフィールド及び第２のフィールドそれぞれから、互いに同じ空間的位置に画素を有する第１の補正フィールド及び第２の補正フィールドを生成する補正フィールド生成手段と、第１及び第２の補正フィールドにおける等しい空間的位置の画素を、複数画素でなるブロック単位で比較して一致又は不一致を検出する比較手段と、比較手段が検出したブロックの一致又は不一致回数を１フィールド分計数して計数値を出力する計数手段と、計数値に基づいて、連続する２つのフィールド間の同一又は非同一性を判定し、当該判定結果を示すシーケンス値をフィールド毎に出力する同一性判定手段と、シーケンス値のパターンに基づいて、入力映像信号がフィルムソースであるか否かを判別するフィルムソース判別手段とを設けた。
【００１２】
連続する第１のフィールド及び第２のフィールドそれぞれから、互いに同じ空間的位置に画素を有する第１の補正フィールド及び第２の補正フィールドを生成し、当該第１及び第２の補正フィールド間の画素の一致に基づいてフィルムソースであるか否かを判定することにより、インターレース信号におけるフィールド間の垂直方向の非相関成分を抑止して、確実に入力映像信号の映像源を判定することができる。
【００１３】
また本発明においては、同一性判定手段が、連続する２つのフィールドそれぞれについての上記計数値の比に基づいて上記同一又は非同一性を判定するようにしたことにより、例えば電波伝搬環境等の影響によって入力映像信号のＳ／Ｎ比が低下した場合でも、確実に入力映像信号の映像源を判定することができる。
【００１４】
【発明の実施の形態】
以下図面について、本発明の実施の形態を詳述する。
【００１５】
（１）映像信号処理装置の全体構成
図１は、本発明を適用した映像信号処理装置１の全体構成を示し、外部から供給される入力映像信号Ｓ１を、第１のフィールドメモリ２、第１の選択スイッチ３及びフィルム判別部４に入力する。
【００１６】
第１のフィールド画像メモリ２は、入力映像信号Ｓ１を１フィールド分遅延して１フィールド遅延映像信号Ｓ２を生成し、これを第２のフィールドメモリ５、フィルム判別部４及び走査線倍加部６に入力する。そして第２のフィールドメモリ３は、１フィールド遅延映像信号Ｓ２をさらに１フィールド分遅延して２フィールド遅延映像信号Ｓ３を生成し、これを第２の選択スイッチ２に入力する。
【００１７】
かくして映像信号処理装置１は、入力映像信号Ｓ１から、当該入力映像信号Ｓ１を１フィールド分遅延した１フィールド遅延映像信号Ｓ２と、当該入力映像信号Ｓ１を２フィールド分遅延した２フィールド遅延映像信号Ｓ３とを生成する。
【００１８】
フィルム判別部４（後述）は、入力映像信号Ｓ１と１フィールド遅延映像信号Ｓ２との間のフィールド相関に基づいて入力映像信号Ｓ１がフィルムソースであるか否かの判別を行う。
【００１９】
そしてフィルム判別部４は、入力映像信号Ｓ１がフィルムソースである場合はフラグが「１」でなり、フィルムソースでない場合はフラグが「０」でなるフィルム検出信号Ｄ１を第１の選択スイッチ３及び走査線倍加部６に供給する。第１の選択スイッチ３は、フィルム検出信号Ｄ１のフラグが「０」のとき、入力端子を端子３Ａに切替え、フィルム検出信号Ｄ１のフラグが「１」のとき、入力端子を端子３Ｂに切替える。
【００２０】
またフィルム判別部４は、入力映像信号Ｓ１がフィルムソースであると判断した場合、後述するシーケンス値Ｓ１４のパターンに応じて、フィルムシーケンス信号Ｄ２のフラグを「０」又は「１」に切り替えて第２の選択スイッチ７に供給する。またフィルム判別部４は、入力映像信号Ｓ１がフィルムソースでないと判断した場合、フィルムシーケンス信号Ｄ２のフラグを「０」に固定して供給する。第２の選択スイッチ７は、フィルムシーケンス信号Ｄ２のフラグが「０」のとき、入力端子を端子７Ａに切替え、フィルムシーケンス信号Ｄ２のフラグが「１」の場合、入力端子を端子７Ｂに切替える。
【００２１】
このため、入力映像信号Ｓ１がフィルムソースでない場合、第１の選択スイッチ３は入力映像信号Ｓ１を選択して走査線倍加部６に供給し、第２の選択スイッチ７は２フレーム遅延映像信号Ｓ３を選択して走査線倍加部６に供給する。これにより走査線倍加部６には、入力映像信号Ｓ１、１フィールド遅延映像信号Ｓ２及び２フィールド遅延映像信号Ｓ３が同期して供給される。そして走査線倍加部６は同期した入力映像信号Ｓ１、１フィールド遅延映像信号Ｓ２及び２フィールド遅延映像信号Ｓ３の連続する３フィールドに対し、フィールド内もしくはフィールド間相関を用いて走査線を倍加して倍加映像信号Ｓ５を生成する。
【００２２】
これに対して入力映像信号Ｓ１がフィルムソースである場合、第２の選択スイッチ７は、フィルムシーケンス信号Ｄ２に応じて入力映像信号Ｓ１又は２フィールド遅延映像信号Ｓ３をフィールド毎に切り替えることにより、切替映像信号Ｓ４を生成する。そして第２の選択スイッチ７は、切替映像信号Ｓ４を、走査線倍加部６に対して直接及び第１の選択スイッチ３を介して供給する。そして走査線倍加部６は、１フィールド遅延映像信号Ｓ２と切替映像信号Ｓ４とを用いて走査線を倍加して倍加映像信号Ｓ５を生成する。
【００２３】
（２）フィルム判別部の構成
次に、フィルム判別部４の構成を説明する。図２に示すようにフィルム判別部４は、入力映像信号Ｓ１及び１フィールド遅延映像信号Ｓ２を補間フィルタ１０に入力する。
【００２４】
ここで、入力映像信号Ｓ１のフィールドと、これを１フィールド遅延した１フィールド遅延映像信号Ｓ２のフィールドとは、互いに異なる空間的位置に画素を有している。補間フィルタ１０は、入力映像信号Ｓ１及び１フィールド遅延映像信号Ｓ２をそれぞれ補間し、互いに同じ空間的位置に画素を有する補間入力映像信号Ｓ１１及び補間１フィールド遅延映像信号Ｓ１２を生成することにより、映像の垂直方向の非相関成分を抑止し、これにより、後段のフィールド比較回路１１においてフィールド間相関を検出する際の検出精度を向上させる。
【００２５】
すなわち図３に示すように、ある時点の入力映像信号Ｓ１が奇数フィールドである場合、これを第１のフィールドｆ１とするとともに、これに同期する１フィールド遅延映像信号Ｓ２の偶数フィールドを第２のフィールドｆ２とし、画素の間隔をＬとすると、第１のフィールドｆ１の画素Ｐ１１及びＰ１２からそれぞれ互いに等しいＬ／２の距離に第２のフィールドｆ２の画素Ｐ２１が位置しており、第２のフィールドｆ２の画素Ｐ２１及びＰ２２からそれぞれ互いに等しいＬ／２の距離に第１のフィールドｆ１の画素Ｐ１２が位置している。
【００２６】
そして、第１のフィールドｆ１の画素Ｐ１１及びＰ１２、並びに第２のフィールドｆ２の画素Ｐ２１及びＰ２２の４つの画素の平均位置Ａｖｅは、画素Ｐ１１から下方に３Ｌ／４かつ画素Ｐ１２から上方にＬ／４、また画素Ｐ２１から下方にＬ／４かつ画素Ｐ２２から上方に３Ｌ／４の位置になる。
【００２７】
補正フィールド生成手段としての補間フィルタ１０は、第１のフィールドｆ１の画素Ｐ１１及びＰ１２を距離に反比例した重み付け加算することにより、第１の補間フィールドｆ１’の補間画素Ｐ１１’を平均位置Ａｖｅに生成する。すなわち補間フィルタ１０は、補間画素Ｐ１１’から３Ｌ／４の位置にある画素Ｐ１１に対して１／４の重み付けをするとともに、当該補間画素Ｐ１１’からＬ／４の位置にある画素Ｐ１２に対して３／４の重み付けをして両者を加算することにより、補間画素Ｐ１１’を生成する。以下同様にして補間フィルタ１０は、第１のフィールドｆ１の２画素を重み付け加算して第１の補間フィールドｆ１’の補間画素を生成していく。
【００２８】
同様に補間フィルタ１０は、第２のフィールドｆ２の画素Ｐ２１及びＰ２２を距離に反比例した重み付け加算することにより、第２の補間フィールドｆ２’の補間画素Ｐ２１’を平均位置Ａｖｅに生成する。すなわち補間フィルタ１０は、補間画素Ｐ２１’からＬ／４の位置にある画素Ｐ２１に対して３／４の重み付けをするとともに、当該補間画素Ｐ２１’から３Ｌ／４の位置にある画素Ｐ２２に対して１／４の重み付けをして両者を加算することにより補間画素Ｐ２１’を生成する。以下同様にして補間フィルタ１０は、第２のフィールドｆ２の２画素を重み付け加算して第２の補間フィールドｆ２’の補間画素を生成していく。
【００２９】
以上は入力映像信号Ｓ１が奇数フィールドである場合について述べたが、逆に入力映像信号Ｓ１が偶数フィールドの場合もある。すなわち図４に示すように、ある時点の入力映像信号Ｓ１が偶数フィールドの場合、これを第２のフィールドｆ２とするとともに、これに同期する１フィールド遅延映像信号Ｓ２の奇数フィールドを第１のフィールドｆ１とし、画素間隔をＬとすると、第２のフィールドｆ２の画素Ｐ２１及びＰ２２からそれぞれ互いに等しいＬ／２の距離に第１のフィールドｆ１の画素Ｐ１２が位置しており、第１のフィールドｆ１の画素Ｐ１１及びＰ１２からそれぞれ互いに等しいＬ／２の距離に第２のフィールドｆ２の画素Ｐ２１が位置している。
【００３０】
この場合補間フィルタ１０は、補間画素Ｐ２１’からＬ／４の位置にある画素Ｐ２１に対して３／４の重み付けをするとともに、当該補間画素Ｐ２１’から３Ｌ／４の位置にある画素Ｐ２２に対して１／４の重み付けをして加算することにより補間画素Ｐ２１’を生成する。以下同様にして補間フィルタ１０は、第２のフィールドｆ２の２画素を重み付け加算して第２の補間フィールドｆ２’の補間画素を生成していく。
【００３１】
同様に補間フィルタ１０は、補間画素Ｐ１１’から３Ｌ／４の位置にある画素Ｐ１１に対して１／４の重み付けをするとともに、当該補間画素Ｐ１１’からＬ／４の位置にある画素Ｐ１２に対して３／４の重み付けをして加算することにより補間画素Ｐ１１’を生成する。以下同様にして補間フィルタ１０は、第１のフィールドｆ１の２画素を重み付け加算して第１の補間フィールドｆ１’の補間画素を生成していく。
【００３２】
上述したように補間フィルタ１０は、入力映像信号Ｓ１のフィールドが偶数フィールドであるか奇数フィールドであるかによって、異なった重み付けをして第１の補間フィールドｆ１’及び第２の補間フィールドｆ２’を生成する。かかるフィールドの偶奇判別は、外部から供給されるフィールド識別信号ｆｉｄに基づいて行われる。
【００３３】
かくして補間フィルタ１０は、同一位置に画素を有する第１の補間フィールドｆ１’及び第２の補間フィールドｆ２’を順次生成し、これらをそれぞれ補間入力映像信号Ｓ１１及び補間１フィールド遅延映像信号Ｓ１２として後段のフィールド比較回路１１に供給する。
【００３４】
比較手段としてのフィールド比較回路１１は、補間入力映像信号Ｓ１１の画素と、補間１フィールド遅延映像信号Ｓ１２における対応する位置の画素とを、例えば６画素を１ブロックとして当該ブロック単位で順次比較していく。そしてフィールド比較回路１１は、ブロック内の補間入力映像信号Ｓ１１の画素と対応する補間１フィールド遅延映像信号Ｓ１２の画素とが１つでも一致した場合に「０」でなり、対応する画素が一つも一致しない場合は「１」でなるブロック毎の検出判別値Ｓ１３を、後段の検出回路１２に供給する。
【００３５】
同一性判定手段としての検出回路１２の構成を図５に示す。計数手段としてのカウンタ２０は、検出判別値Ｓ１３を１垂直期間分（すなわち１フィールド分）カウントし、これをカウント値Ｃｎとして出力する。このカウント値Ｃｎはフィールド間の画像の相関性を表し、カウント値Ｃｎが小さいほどフィールド間の画像の相関性が高いことを表している。フィルム判別部４は、このカウント値Ｃｎに基づいてフィルムソースの判別を行う。
【００３６】
ここでフィルム判別部４は、カウント値Ｃｎと後述する比較値Ｃｃとの大小に基づいてフィルムソースの判別を行う絶対値判別モードと、フィールド間のカウント値Ｃｎの比に基づいてフィルムソースの判別を行う比率判別モードの２種類の判別モードを有している。
【００３７】
またフィルム判別部４は、３つの異なる動作状態（ステート）を有している。すなわち図６に示すように、２−２プルダウンを検出していない（フィルムソースを検出していない）状態であるステート０、２−２プルダウンを現在している状態であるステート１、及び２−２プルダウンを直前まで検出しており、現在は検出していない状態であるステート２である。フィルム判別部４の状態遷移判別回路１３は現在のステートを判別し、当該判別したステートを表すステート信号Ｓｔを検出回路１２に供給する。そして検出回路は、ステート信号Ｓｔに応じて比較値Ｃｃを増減することにより、上述した３つのステート間を適切に遷移するようになされている。
【００３８】
まず、絶対値判別モードについて説明する。この場合、フィルム判別部４の制御部（図示せず）は、選択スイッチ２１の入力端子を端子２１Ａ側に選択するとともに、選択スイッチ２２の入力端子を端子２２Ｂ側に選択する。
【００３９】
これによりカウンタ２０はカウント値Ｃｎを比較器２３に供給する。また比較値発生回路２４は、外部から供給される閾値Ｔｈと状態遷移判別回路１３から供給されるステート信号Ｓｔに応じた比較値Ｃｃ（比較値Ｃｃ０、Ｃｃ１又はＣｃ２）を生成し、これを比較器２３に供給する。
【００４０】
比較器２３はカウント値Ｃｎと比較値Ｃｃとを比較し、当該カウント値Ｃｎが比較値Ｃｃ以下の場合２つのフィールドの画像が一致しているものとして「０」の、そうでない場合は「１」でなるシーケンス値Ｓ１４を出力する。
【００４１】
ここで、入力映像信号Ｓ１が２−２プルダウンによって生成されたフィルムソースの映像信号である場合、当該入力映像信号Ｓ１のフィールドは、図７に示すようにａ、ａ’、ｂ、ｂ’、ｃ、ｃ’、ｄ、ｄ’、ｅ、ｅ’……のパターンを形勢する。フィールドａ及びａ’は映画フィルムのコマａを変換して生成されたものであり、同様に、フィールドｂ及びｂ’はコマｂを、フィールドｃ及びｃ’はコマｃを、フィールドｄ及びｄ’はコマｄを、フィールドｅ及びｅ’はコマｅをそれぞれ変換して生成されたものである。また、フィールドａ、ｂ、ｃ、ｄ、ｅ、……はインターレース信号の一方のフィールドであり、フィールドａ’、ｂ’、ｃ’、ｄ’、ｅ’、……は他方のフィールドである。
【００４２】
このように入力映像信号Ｓ１がフィルムソースの場合、同一のコマから生成された２組のフィールドが順次出現するため、連続した２フィールドの相関を表すシーケンス値Ｓ１４には、図７に示すように０、１、０、１、０、１、……のパターン（「０」と「１」が交互に現れる規則的パターン）が出現する。これに対して入力映像信号Ｓ１がフィルムソースではない場合、フィールド毎の画像が全て異なる可能性が高いため、このような規則的パターンは出現しない。
【００４３】
フィルムソース判別手段としての状態遷移判別回路１３は、このシーケンス値Ｓ１４のパターンに基づいてフィルムソース検出を行い、入力映像信号Ｓ１がフィルムソースである場合はフラグが「１」でなり、フィルムソースでない場合はフラグが「０」でなるフィルム検出信号Ｄ１を第１の選択スイッチ３及び走査線倍加部６に供給する。
【００４４】
また状態遷移判別回路１３は、入力映像信号Ｓ１がフィルムソースである場合、シーケンス値Ｓ１４の値に応じて、フィルムシーケンス信号Ｄ２のフラグを「０」又は「１」に順次切り替えて第２の選択スイッチ７に供給する。
【００４５】
さらにフィルム判別部４は絶対値判別モードにおいて、図８に示す絶対値判別モード処理手順ＲＴ１に従って、上述した３つのステート間を遷移する。
【００４６】
すなわちフィルム判別部４は、絶対値判別モード処理手順ＲＴ１の開始ステップから入ってステップＳＰ１に移る。
【００４７】
ステップＳＰ１において、フィルム判別部４の状態遷移判別回路１３は、フィルム判別部４のステートを２−２プルダウンを検出していない状態であるステート０に設定するとともに、当該ステート０を示すステート信号Ｓｔを検出回路１２に出力する。この状態において映像信号処理回路１は、入力映像信号Ｓ１が非フィルムソースであるとして処理を行う。
【００４８】
次のステップＳＰ２において、フィルム判別部４の検出回路１２は、ステート信号Ｓｔによって示されるステート０に応じた比較値Ｃｃ０を生成し、カウント値Ｃｎと比較値Ｃｃ０とを比較する。ステップＳＰ２においてカウント値Ｃｎが比較値Ｃｃ０以下の場合、検出回路１２はステップＳＰ３に移り、シーケンス値Ｓ１４を「０」として状態遷移判別回路１３に出力し、ステップＳＰ５に移る。これに対してステップＳＰ２においてカウント値Ｃｎが比較値Ｃｃ０以下でない場合、検出回路１２はステップＳＰ４に移り、シーケンス値Ｓ１４を「１」として状態遷移判別回路１３に出力し、ステップＳＰ５に移る。
【００４９】
ステップＳＰ５において状態遷移判別回路１３は、検出回路１２から供給されたシーケンス値Ｓ１４を内蔵するレジスタ（図示せず）に保持し、次のステップＳＰ６に移る。
【００５０】
ステップＳＰ６において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に、「１０１０」でなる２−２プルダウンパターンが任意のＫ回連続して検出されるか否かを判断する。ステップＳＰ６において２−２プルダウンパターンがＫ回連続して検出されない場合、状態遷移判別回路１３はステップＳＰ１に戻る。これに対して、ステップＳＰ６において２−２プルダウンパターンがＫ回連続して検出された場合、状態遷移判別回路１３は次のステップＳＰ７に移る。
【００５１】
ステップＳＰ７において状態遷移判別回路１３は、フィルム判別部４のステートを、２−２プルダウンを検出した状態であるステート１に設定するとともに、当該ステート１を示すステート信号Ｓｔを検出回路１２に出力する。この状態において映像信号処理回路１は、入力映像信号Ｓ１がフィルムソースであるとして処理を行う。
【００５２】
次のステップＳＰ８において検出回路１２は、ステート信号Ｓｔによって示されるステート１に応じた比較値Ｃｃ１を生成し、カウント値Ｃｎと比較値Ｃｃ１とを比較する。ステップＳＰ８においてカウント値Ｃｎが比較値Ｃｃ１以下の場合、検出回路１２はステップＳＰ９に移り、シーケンス値Ｓ１４を「０」として状態遷移判別回路１３に出力し、ステップＳＰ１１に移る。これに対してステップＳＰ８においてカウント値Ｃｎが比較値Ｃｃ１以下でない場合、検出回路１２はステップＳＰ１０に移り、シーケンス値Ｓ１４を「１」として状態遷移判別回路１３に出力し、ステップＳＰ１１に移る。
【００５３】
ステップＳＰ１１において状態遷移判別回路１３は、検出回路１２から供給されたシーケンス値Ｓ１４をレジスタに保持し、次のステップＳＰ１２に移る。
【００５４】
ステップＳＰ１２において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に２−２プルダウンパターンが任意のＬ回連続して検出されるか否かを判断する。ステップＳＰ１２において２−２プルダウンパターンがＬ回連続して検出された場合、状態遷移判別回路１３はステップＳＰ８に戻ってステート１を維持する。この状態において映像信号処理回路１は、入力映像信号Ｓ１がフィルムソースであるとして処理を継続する。
【００５５】
これに対して、ステップＳＰ１２において２−２プルダウンパターンがＬ回連続して検出されない場合、状態遷移判別回路１３は次のステップＳＰ１３に移る。
【００５６】
ステップＳＰ１３において状態遷移判別回路１３は、フィルム判別部４のステートを、２−２プルダウンを直前まで検出しており、かつ現在は検出していない状態であるステート２に設定するとともに、当該ステート２を示すステート信号Ｓｔを検出回路１２に出力する。この状態において映像信号処理回路１は、入力映像信号Ｓ１が非フィルムソースであるとして処理を行う。
【００５７】
次のステップＳＰ１４において検出回路１２は、ステート信号Ｓｔによって示されるステート２に応じた比較値Ｃｃ２を生成し、カウント値Ｃｎと比較値Ｃｃ２とを比較する。ステップＳＰ１４においてカウント値Ｃｎが比較値Ｃｃ２以下の場合、検出回路１２はステップＳＰ１５に移り、シーケンス値Ｓ１４を「０」として状態遷移判別回路１３に出力し、ステップＳＰ１７に移る。これに対してステップＳＰ１４においてカウント値Ｃｎが比較値Ｃｃ２以下でない場合、検出回路１２はステップＳＰ１６に移り、シーケンス値Ｓ１４を「１」として状態遷移判別回路１３に出力し、ステップＳＰ１７に移る。
【００５８】
ステップＳＰ１７において状態遷移判別回路１３は、検出回路１２から供給されたシーケンス値Ｓ１４をレジスタに保持し、次のステップＳＰ１８に移る。
【００５９】
ステップＳＰ１８において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に２−２プルダウンパターンが任意のＭ回連続して検出されるか否かを判断する。ステップＳＰ１８において２−２プルダウンパターンがＭ回連続して検出された場合、状態遷移判別回路１３はステップＳＰ７に戻ってステート１に復帰する。この状態において映像信号処理回路１は、入力映像信号Ｓ１がフィルムソースであるとして処理を再開する。
【００６０】
これに対して、ステップＳＰ１８において２−２プルダウンパターンがＭ回連続して検出されない場合、状態遷移判別回路１３は次のステップＳＰ１９に移る。
【００６１】
ステップＳＰ１９において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に２−２プルダウンパターンが任意のＮ回連続して検出されるか否かを判断する。ステップＳＰ１９において２−２プルダウンパターンがＮ回連続して検出された場合、状態遷移判別回路１３はステップＳＰ１３に戻ってステート２を維持する。
【００６２】
これに対して、ステップＳＰ１９において２−２プルダウンパターンがＮ回連続して検出されない場合、状態遷移判別回路１３はステップＳＰ１に戻ってステート０に復帰する。
【００６３】
このように状態遷移判別回路１３は、ステートに応じて比較値Ｃｃの値を増減するとともに、ステートの遷移条件である２−２プルダウンパターンの検出回数を各ステート間で異ならせることにより、例えばステート０からステート１へは遷移条件を厳しくしたり、ステート１とステート２の間は遷移条件を緩くすることができる。すなわち、ステート０、１及び２の間の遷移条件をそれぞれ独立して任意に定めることができる。
【００６４】
次に、比率判別モードについて説明する。この場合フィルム判別部４の制御部（図示せず）は、図５に示す選択スイッチ２２の入力端子を端子２２Ａ側に選択する。
【００６５】
最小値保持回路２６には、カウント値Ｃｎと、当該カウント値Ｓ１４をＶラッチ２５によって１フィールド分遅延してなる遅延カウント値Ｃｎ−１とが同期して入力される。最小値保持回路２６はカウント値Ｃｎと遅延カウント値Ｃｎ−１とを比較して小さい方のカウント値を保持し、この値を最小カウント値Ｃｍｉｎとして重み付け回路２７に供給する。重み付け回路２７は最小カウント値Ｃｍｉｎに対し、外部から供給される重み付け定数Ｗｔと状態遷移判別回路１３から供給されるステート信号Ｓｔとに応じて算出される重み付け値αをかけることにより、重み付け最小カウント値αＣｍｉｎを生成し、これを比較器２３に供給する。
【００６６】
また最小値保持回路２６は、カウント値Ｃｎが遅延カウント値Ｃｎ−１未満の場合は選択スイッチ２１の入力端子を端子２１Ｂ側に選択して遅延カウント値Ｃｎ−１を比較器２３に供給し、そうでない場合は入力端子を端子２１Ａ側に選択してカウント値Ｃｎを比較器２３に供給する。
【００６７】
これにより比較器２３には、カウント値Ｃｎ及び遅延カウント値Ｃｎ−１のうちの大きい方の値と、カウント値Ｃｎ及び遅延カウント値Ｃｎ−１のうちの小さい方の値でなる最小カウント値Ｃｍｉｎに重み付け値αをかけた重み付け最小カウント値αＣｍｉｎを生成とが供給される。そして比較器２３は両者を比較し、重み付け最小カウント値αＣｍｉｎがカウント値Ｃｎ又は遅延カウント値Ｃｎ−１未満の場合はシーケンス値Ｓ１４を「１」とし、そうでない場合はシーケンス値Ｓ１４を「０」とする。
【００６８】
そして状態遷移判別回路１３は、このシーケンス値Ｓ１４に基づいてフィルムソースの判別を行うともに、上述した３つのステート間の遷移を行う。
【００６９】
このようにフィルム判別部４は比率判別モードにおいて、連続する２枚のフィールドのカウント値Ｃｎ及び遅延カウント値Ｃｎ−１の比に基づいてフィルムソースの判別を行うことにより、電波伝搬環境等の影響によって入力映像信号Ｓ１のＳ／Ｎ比が低下した場合でも、確実にフィルムソースの判別を行うことができる。
【００７０】
次に、上述した比率判別モードにおけるフィルム判別部４の処理手順を、図９に示すフローチャートを用いて説明する。
【００７１】
すなわちフィルム判別部４は、図９に示す比率判別モード処理手順ＲＴ２の開始ステップから入ってステップＳＰ２１に移る。
【００７２】
ステップＳＰ２１において、検出回路１２の最小値保持回路２６は、カウント値Ｃｎと、当該カウント値Ｓ１４を１フィールド分遅延してなる遅延カウント値Ｃｎ−１とを比較する。ステップＳＰ２１においてカウント値Ｃｎが遅延カウント値Ｃｎ−１未満の場合、最小値保持回路２６はステップＳＰ２２に移る。
【００７３】
ステップＳＰ２２において最小値保持回路２６は、カウント値Ｃｎ及び遅延カウント値Ｃｎ−１のうちの小さいほうの値であるカウント値Ｃｎを最小カウント値Ｃｍｉｎとして保持し、さらに当該最小カウント値Ｃｍｉｎに重み付け値αをかけた重み付け最小カウント値αＣｍｉｎを比較器２３に供給する。また最小値保持回路２６は、選択スイッチ２１の入力端子を端子２１Ｂ側に選択して遅延カウント値Ｃｎ−１を比較器２３に供給する。
【００７４】
次のステップＳＰ２３において比較器２３は、選択スイッチ２１を介して供給される遅延カウント値Ｃｎ−１と、重み付け回路２７から供給される重み付け最小カウント値αＣｍｉｎとを比較する。ステップＳＰ２３において重み付け最小カウント値αＣｍｉｎが遅延カウント値Ｃｎ−１未満の場合、比較器２３はステップＳＰ２４に移ってシーケンス値Ｓ１４を「１」として状態遷移判別回路１３に出力し、ステップＳＰ３０に移る。これに対して、ステップＳＰ２３において重み付け最小カウント値αＣｍｉｎが遅延カウント値Ｃｎ−１未満でない場合、比較器２３はステップＳＰ２５に移ってシーケンス値Ｓ１４を「０」として状態遷移判別回路１３に出力し、ステップＳＰ３０に移る。
【００７５】
一方、ステップＳＰ２１においてカウント値Ｃｎが遅延カウント値Ｃｎ−１未満でない場合、最小値保持回路２６はステップＳＰ２６に移る。
【００７６】
ステップＳＰ２６において最小値保持回路２６は、カウント値Ｃｎ及び遅延カウント値Ｃｎ−１のうちの小さいほうの値である遅延カウント値Ｃｎ−１を最小カウント値Ｃｍｉｎとして保持し、さらに当該最小カウント値Ｃｍｉｎに重み付け値αをかけた重み付け最小カウント値αＣｍｉｎを比較器２３に供給する。また最小値保持回路２６は、選択スイッチ２１の入力端子を端子２１Ａ側に選択してカウント値Ｃｎを比較器２３に供給する。
【００７７】
次のステップＳＰ２７において比較器２３は、選択スイッチ２１を介して供給されるカウント値Ｃｎと、重み付け回路２７から供給される重み付け最小カウント値αＣｍｉｎとを比較する。ステップＳＰ２７において重み付け最小カウント値αＣｍｉｎがカウント値Ｃｎ未満の場合、比較器２３はステップＳＰ２８に移ってシーケンス値Ｓ１４を「１」として状態遷移判別回路１３に出力し、ステップＳＰ３０に移る。これに対して、ステップＳＰ２７において重み付け最小カウント値αＣｍｉｎがカウント値Ｃｎ未満でない場合、比較器２３はステップＳＰ２９に移ってシーケンス値Ｓ１４を「０」として状態遷移判別回路１３に出力し、ステップＳＰ３０に移る。
【００７８】
ステップＳＰ３０において状態遷移判別回路１３は、検出回路１２の比較器２３から供給されたシーケンス値Ｓ１４を内蔵するレジスタに保持し、次のステップＳＰ３１に移る。
【００７９】
ステップＳＰ３１において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に、「１０１０」でなる２−２プルダウンパターンが検出されるか否かを判断する。ステップＳＰ３１において２−２プルダウンパターンが検出された場合、入力映像信号Ｓ１がフィルムソースであるとして上述したステート１に移行し、ステップＳＰ２１に戻る。これに対してステップＳＰ３１において２−２プルダウンパターンが検出されない場合、入力映像信号Ｓ１がフィルムソースではないとしてステート０又は２に移行し、ステップＳＰ２１に戻る。
【００８０】
次に、比率判別モードにおけるステートの遷移を、図１０に示すフローチャートを用いて説明する。
【００８１】
すなわちフィルム判別部４の状態遷移判別回路１３は、比率判別モード処理手順ＲＴ３の開始ステップから入ってステップＳＰ４１に移る。
【００８２】
ステップＳＰ４１において、状態遷移判別回路１３は、フィルム判別部４のステートを２−２プルダウンを検出していない状態であるステート０に設定するとともに、当該ステート０を示すステート信号Ｓｔを検出回路１２に出力し、次のステップＳＰ４２に移る。この状態において映像信号処理回路１は、入力映像信号Ｓ１が非フィルムソースであるとして処理を行う。
【００８３】
ステップＳＰ４２において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に、「１０１０」でなる２−２プルダウンパターンが任意のＫ回連続して検出されるか否かを判断する。ステップＳＰ４２において２−２プルダウンパターンがＫ回連続して検出されない場合、状態遷移判別回路１３はステップＳＰ４１に戻ってステート０を維持する。これに対して、ステップＳＰ４２において２−２プルダウンパターンがＫ回連続して検出された場合、状態遷移判別回路１３は次のステップＳＰ４３に移る。
【００８４】
ステップＳＰ４３において状態遷移判別回路１３は、フィルム判別部４のステートを、２−２プルダウンを検出した状態であるステート１に設定するとともに、当該ステート１を示すステート信号Ｓｔを検出回路１２に出力し、次のステップＳＰ４４に移る。この状態において映像信号処理回路１は、入力映像信号Ｓ１がフィルムソースであるとして処理を行う。
【００８５】
ステップＳＰ４４において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に２−２プルダウンパターンが任意のＬ回連続して検出されるか否かを判断する。ステップＳＰ４４において２−２プルダウンパターンがＬ回連続して検出された場合、状態遷移判別回路１３はステップＳＰ４３に戻ってステート１を維持する。この状態において映像信号処理回路１は、入力映像信号Ｓ１がフィルムソースであるとして処理を継続する。
【００８６】
これに対して、ステップＳＰ４４において２−２プルダウンパターンがＬ回連続して検出されない場合、状態遷移判別回路１３は次のステップＳＰ４５に移る。
【００８７】
ステップＳＰ４５において状態遷移判別回路１３は、フィルム判別部４のステートを、２−２プルダウンを直前まで検出しており、かつ現在は検出していない状態であるステート２に設定するとともに、当該ステート２を示すステート信号Ｓｔを検出回路１２に出力し、次のステップＳＰ４６に移る。この状態において映像信号処理回路１は、入力映像信号Ｓ１が非フィルムソースであるとして処理を行う。
【００８８】
ステップＳＰ４６において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に２−２プルダウンパターンが任意のＭ回連続して検出されるか否かを判断する。ステップＳＰ４６において２−２プルダウンパターンがＭ回連続して検出された場合、状態遷移判別回路１３はステップＳＰ４３に戻ってステート１に復帰する。この状態において映像信号処理回路１は、入力映像信号Ｓ１がフィルムソースであるとして処理を再開する。
【００８９】
これに対して、ステップＳＰ４６において２−２プルダウンパターンがＭ回連続して検出されない場合、状態遷移判別回路１３は次のステップＳＰ４７に移る。
【００９０】
ステップＳＰ４７において状態遷移判別回路１３は、レジスタに保持したシーケンス値Ｓ１４に２−２プルダウンパターンが任意のＮ回連続して検出されるか否かを判断する。ステップＳＰ４７において２−２プルダウンパターンがＮ回連続して検出された場合、状態遷移判別回路１３はステップＳＰ４３に戻ってステート２を維持する。
【００９１】
これに対して、ステップＳＰ４７において２−２プルダウンパターンがＮ回連続して検出されない場合、状態遷移判別回路１３はステップＳＰ４１に戻ってステート０に復帰する。
【００９２】
このように状態遷移判別回路１３は、ステートに応じて比較値Ｃｃの値を増減するとともに、ステートの遷移条件である２−２プルダウンパターンの検出回数を各ステート間で異ならせることにより、例えばステート０からステート１へは遷移条件を厳しくしたり、ステート１とステート２の間は遷移条件を緩くすることができる。すなわち、ステート０、１及び２の間の遷移条件をそれぞれ独立して任意に定めることができる。
【００９３】
（３）動作及び効果
以上の構成において、補間フィルタ１０は入力映像信号Ｓ１及び１フィールド遅延映像信号Ｓ２をそれぞれ補間し、互いに同じ空間的位置に画素を有する補間入力映像信号Ｓ１１及び補間１フィールド遅延映像信号Ｓ１２を生成する。
【００９４】
そしてフィールド比較回路１１は、補間入力映像信号Ｓ１１の画素と補間１フィールド遅延映像信号Ｓ１２における対応する位置の画素とをブロック単位で比較し、ブロック毎の検出判別値Ｓ１３を検出回路１２に供給する。検出回路１２は、検出判別値Ｓ１３を１フィールド分カウントしてなるカウント値Ｃｎを生成する。
【００９５】
そして検出回路１２は絶対値判別モードにおいて、フィルム判別部４のステートに応じて設定される比較値Ｃｃとカウント値Ｃｎとを比較することにより、入力映像信号Ｓ１の連続する２フィールドの画像が一致しているか否かを判定し、フィールド毎の判定結果を表すシーケンス値Ｓ１４を状態遷移判別回路１３に供給する。
【００９６】
また検出回路１２は比率判別モードにおいて、カウント値Ｃｎを１フィールド分遅延してなる遅延カウント値Ｃｎ−１を生成する。そして検出回路１２は、カウント値Ｃｎ及び遅延カウント値Ｃｎ−１のうちの小さい方のカウント値に重み付けを施した後、他方のカウント値と比較し、この比較結果に応じて２フィールドの画像が一致しているか否かを判定し、フィールド毎の判定結果を表すシーケンス値Ｓ１４を状態遷移判別回路１３に供給する。
【００９７】
そして状態遷移判別回路１３は、このシーケンス値Ｓ１４に基づいてフィルムソースの判別を行うともに、３つのステート間の遷移を行う。
【００９８】
以上の構成によれば、入力映像信号Ｓ１及び１フィールド遅延映像信号Ｓ２から、互いに同じ空間的位置に画素を有する補間入力映像信号Ｓ１１及び補間１フィールド遅延映像信号Ｓ１２を生成し、当該補間入力映像信号Ｓ１１及び補間１フィールド遅延映像信号Ｓ１２のフィールド間の画素の一致に基づいてフィルムソースであるか否かを判定することにより、インターレース信号におけるフィールド間の垂直方向の非相関成分を抑止して、確実にフィルムソースの判別を行うことができる。
【００９９】
また、比率判別モードにおいて、カウント値Ｃｎと遅延カウント値Ｃｎ−１との比に基づいてフィルムソースであるか否かを判定することにより、例えば電波伝搬環境の影響等によって入力映像信号Ｓ１のＳ／Ｎ比が低下した場合でも、確実にフィルムソースの判別を行うことができる。
【０１００】
（４）他の実施の形態
なお上述の実施の形態においては、フィールド比較回路１１が、補間入力映像信号Ｓ１１の画素と補間１フィールド遅延映像信号Ｓ１２の画素とを６画素を１ブロックとして比較するようにしたが、本発明はこれに限らず、種々の画素数を１ブロックとして比較することができ、この画素数を増減することでフィルムソースの判別レベルを変化させることもできる。
【０１０１】
また上述の実施の形態においては、毎秒５０フィールドの入力映像信号に対して２−２プルダウンを施されたフィルムソースの映像信号を検出する場合について述べたが、本発明はこれに限らず、毎秒６０フィールドの入力映像信号に対して３−２プルダウンを施されたフィルムソースの映像信号を検出する場合に本発明を適用することもできる。
【０１０２】
【発明の効果】
上述のように本発明によれば、連続する第１のフィールド及び第２のフィールドそれぞれから、互いに同じ空間的位置に画素を有する第１の補正フィールド及び第２の補正フィールドを生成し、当該第１及び第２の補正フィールド間の画素の一致に基づいてフィルムソースであるか否かを判定することにより、インターレース信号におけるフィールド間の垂直方向の非相関成分を抑止して、確実に入力映像信号の映像源を判定することができる。
【０１０３】
また本発明においては、同一性判定手段が、連続する２つのフィールドそれぞれについての上記計数値の比に基づいて上記同一又は非同一性を判定するようにしたことにより、例えば電波伝搬環境等の影響によって入力映像信号のＳ／Ｎ比が低下した場合でも、確実に入力映像信号の映像源を判定することができる。
【図面の簡単な説明】
【図１】映像信号処理装置の全体構成を示すブロック図である。
【図２】フィルム判別部の構成を示すブロック図である。
【図３】補間画素の説明に供する略線図である。
【図４】補間画素の説明に供する略線図である。
【図５】検出回路の構成を示すブロック図である。
【図６】ステートの状態遷移図である。
【図７】フィルムソースの場合のシーケンス値のパターンを示す略線図である。
【図８】絶対値判別モード処理手順を示すフローチャートである。
【図９】比率判別モード処理手順を示すフローチャートである。
【図１０】比率判別モード処理手順を示すフローチャートである。
【符号の説明】
１……映像信号処理装置、４……フィルム判別部、６……走査線倍加部、１０……変換フィルタ、１１……フィールド比較回路、１２……検出回路、１３……状態遷移判別回路、２０……カウンタ、２１、２２……選択スイッチ、２３……比較器、２４……比較値発生回路、２５……Ｖラッチ、２６……最小値保持回路、２７……重み付け回路。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a video source determining apparatus, which is suitably applied to a case where a video source of an interlaced video signal is accurately determined and a scanning line doubling method according to the video source is optimally selected.
[0002]
[Prior art]
2. Description of the Related Art In recent years, as a television receiver has a larger screen, higher definition of a displayed image has been required. As a method of increasing the definition of a display image in a television receiver, a method of increasing the number of scanning lines of an input video signal and displaying the same is widely used.
[0003]
As a method of increasing the number of scanning lines of such a video signal, there is a method of doubling the number of scanning lines by using a correlation within a field or between fields of an input video signal. When the video source of the input video signal is a video camera, a different video is supplied for each field, so that scanning lines can be doubled well using correlation within or between the fields.
[0004]
On the other hand, when the video source of the input video signal is a movie film (hereinafter, referred to as a video signal of a film source), the video signal of the film source is obtained by converting a movie film of 24 frames per second into NTSC of 60 fields per second. (National Television System Committee) signal, and a 2-2 pull-down process for converting a movie film of 24 frames per second into a PAL (Phase Alternate by Line) signal of 50 fields per second.
[0005]
In these pull-down processes, three or two fields are generated from one frame of a movie. Therefore, if a scanning line is doubled by simply using intra-field or inter-field correlation with a video signal of a film source, However, there is a problem that the display quality is rather deteriorated.
[0006]
For this reason, a video source determination method for determining whether the video signal is a film source based on the inter-field correlation of the video signal and selecting an appropriate scanning line doubling method according to the determination result has been proposed. (For example, see Patent Document 1).
[0007]
[Patent Document 1] JP-A-2002-330311
[0008]
[Problems to be solved by the invention]
However, the above-described video source determination method has a problem that it supports only the NTSC signal of 60 fields per second and does not support the PAL signal of 50 fields per second.
[0009]
In addition, the above-described video source determination method has a problem that it is not possible to reliably determine a film source when the S / N ratio of an input video signal is reduced due to, for example, the influence of a radio wave propagation environment.
[0010]
The present invention has been made in view of the above points, and has as its object to propose an image source discriminating apparatus capable of accurately discriminating an image source of an interlaced image signal.
[0011]
[Means for Solving the Problems]
In order to solve the above problem, according to the present invention, in a video source determining apparatus for determining a video source of an interlaced input video signal, the same space is used for each of a continuous first field and a second field in the input video signal. Correction field generation means for generating a first correction field and a second correction field having a pixel at a target position, and a pixel at an equal spatial position in the first and second correction fields in a block unit composed of a plurality of pixels. Comparing means for comparing and detecting a match or mismatch; counting means for counting the number of matches or mismatches of the blocks detected by the comparing means for one field and outputting a count value; Determines the identity or non-identity between fields and outputs a sequence value indicating the determination result for each field As an determination means, based on the pattern of sequence values, it provided a film source discrimination means for the input video signal it is determined whether or not a film source.
[0012]
A first correction field and a second correction field having pixels at the same spatial position are generated from the continuous first field and the second field, and a pixel between the first and second correction fields is generated. By judging whether or not the input source is a film source based on the coincidence, it is possible to suppress a vertical non-correlation component between fields in the interlaced signal and to reliably determine the video source of the input video signal.
[0013]
Also, in the present invention, the identity determination means determines the identity or non-identity based on the ratio of the count values for each of two consecutive fields. Therefore, even if the S / N ratio of the input video signal is reduced, the video source of the input video signal can be reliably determined.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0015]
(1) Overall configuration of video signal processing device
FIG. 1 shows an overall configuration of a video signal processing apparatus 1 to which the present invention is applied. An input video signal S1 supplied from the outside is transmitted to a first field memory 2, a first selection switch 3, and a film discrimination unit 4. input.
[0016]
The first field image memory 2 delays the input video signal S1 by one field to generate a one-field delayed video signal S2, and sends it to the second field memory 5, the film discriminating unit 4, and the scanning line doubling unit 6. input. Then, the second field memory 3 further delays the one-field delayed video signal S2 by one field to generate a two-field delayed video signal S3, and inputs this to the second selection switch 2.
[0017]
Thus, the video signal processing apparatus 1 converts the input video signal S1 into a one-field delayed video signal S2 obtained by delaying the input video signal S1 by one field, and a two-field delayed video signal S3 obtained by delaying the input video signal S1 by two fields. And generate
[0018]
A film discrimination unit 4 (described later) determines whether or not the input video signal S1 is a film source based on a field correlation between the input video signal S1 and the one-field delayed video signal S2.
[0019]
When the input video signal S1 is a film source, the flag is "1". When the input video signal S1 is not a film source, the film detection signal D1 is "0". It is supplied to the scanning line doubling unit 6. The first selection switch 3 switches the input terminal to the terminal 3A when the flag of the film detection signal D1 is “0”, and switches the input terminal to the terminal 3B when the flag of the film detection signal D1 is “1”.
[0020]
When determining that the input video signal S1 is a film source, the film discriminating unit 4 switches the flag of the film sequence signal D2 to “0” or “1” in accordance with a pattern of a sequence value S14 described later. 2 to the selection switch 7. When determining that the input video signal S1 is not a film source, the film discriminating unit 4 fixes the flag of the film sequence signal D2 to "0" and supplies it. The second selection switch 7 switches the input terminal to the terminal 7A when the flag of the film sequence signal D2 is “0”, and switches the input terminal to the terminal 7B when the flag of the film sequence signal D2 is “1”.
[0021]
Therefore, when the input video signal S1 is not a film source, the first selection switch 3 selects the input video signal S1 and supplies it to the scanning line doubling unit 6, and the second selection switch 7 selects the two-frame delay video signal S3. And supplies it to the scanning line doubling unit 6. Thus, the input video signal S1, the one-field delayed video signal S2, and the two-field delayed video signal S3 are synchronously supplied to the scanning line doubler 6. Then, the scanning line doubling unit 6 doubles scanning lines by using intra-field or inter-field correlation with respect to three consecutive fields of the synchronized input video signal S1, one-field delayed video signal S2, and two-field delayed video signal S3. A double video signal S5 is generated.
[0022]
On the other hand, when the input video signal S1 is a film source, the second selection switch 7 switches the input video signal S1 or the two-field delay video signal S3 for each field in accordance with the film sequence signal D2, thereby performing switching. The video signal S4 is generated. Then, the second selection switch 7 supplies the switching video signal S4 to the scanning line doubling unit 6 directly and via the first selection switch 3. Then, the scanning line doubling section 6 doubles the scanning lines using the one-field delayed video signal S2 and the switching video signal S4 to generate a doubled video signal S5.
[0023]
(2) Configuration of film discrimination unit
Next, the configuration of the film determination unit 4 will be described. As shown in FIG. 2, the film discrimination unit 4 inputs the input video signal S1 and the one-field delayed video signal S2 to the interpolation filter 10.
[0024]
Here, the field of the input video signal S1 and the field of the one-field delayed video signal S2 obtained by delaying the field by one field have pixels at spatial positions different from each other. The interpolation filter 10 interpolates the input video signal S1 and the one-field delayed video signal S2 to generate an interpolated input video signal S11 and an interpolated one-field delayed video signal S12 having pixels at the same spatial position. In the vertical direction, thereby improving the detection accuracy when the inter-field correlation is detected in the subsequent field comparison circuit 11.
[0025]
That is, as shown in FIG. 3, when the input video signal S1 at a certain time is an odd field, this is set as a first field f1, and the even field of the one-field delayed video signal S2 synchronized with the first field f1 is set as a second field f1. Assuming that the field f2 and the pixel interval are L, the pixel P21 of the second field f2 is located at a distance of L / 2 equal to each other from the pixels P11 and P12 of the first field f1. The pixel P12 of the first field f1 is located at a distance of L / 2 equal to each other from the pixels P21 and P22 of f2.
[0026]
The average position Ave of the four pixels P11 and P22 in the first field f1 and the pixels P21 and P22 in the second field f2 is 3L / 4 below the pixel P11 and L / L above the pixel P12. 4, L / 4 below the pixel P21 and 3L / 4 above the pixel P22.
[0027]
The interpolation filter 10 as a correction field generation unit generates the interpolation pixel P11 ′ of the first interpolation field f1 ′ at the average position Ave by adding the weights of the pixels P11 and P12 of the first field f1 inversely proportional to the distance. I do. That is, the interpolation filter 10 weights the pixel P11 at the position 3L / 4 from the interpolation pixel P11 'by 1/4, and also weights the pixel P12 at the position L / 4 from the interpolation pixel P11'. An interpolation pixel P11 'is generated by adding the weights to each other by weighting 3/4. Similarly, the interpolation filter 10 weights and adds two pixels of the first field f1 to generate interpolation pixels of the first interpolation field f1 ′.
[0028]
Similarly, the interpolation filter 10 generates the interpolation pixel P21 ′ of the second interpolation field f2 ′ at the average position Ave by performing weighted addition of the pixels P21 and P22 of the second field f2 in inverse proportion to the distance. That is, the interpolation filter 10 weights the pixel P21 at the position L / 4 from the interpolation pixel P21 'by 3/4, and also weights the pixel P22 at the position 3L / 4 from the interpolation pixel P21'. An interpolation pixel P21 'is generated by adding the weights to each other by 1/4. Similarly, the interpolation filter 10 weights and adds the two pixels of the second field f2 to generate the interpolation pixels of the second interpolation field f2 ′.
[0029]
In the above, the case where the input video signal S1 is an odd field has been described. On the contrary, the input video signal S1 may be an even field. That is, as shown in FIG. 4, when the input video signal S1 at a certain point in time is an even field, this is set as a second field f2, and the odd field of the one-field delayed video signal S2 synchronized with this is set as the first field. If the pixel interval is L and the pixel interval is L, the pixel P12 of the first field f1 is located at a distance of L / 2 equal to each other from the pixels P21 and P22 of the second field f2. The pixel P21 of the second field f2 is located at an equal distance of L / 2 from the pixels P11 and P12.
[0030]
In this case, the interpolation filter 10 weights the pixel P21 at the position L / 4 from the interpolation pixel P21 'by 3/4, and weights the pixel P22 at the position 3L / 4 from the interpolation pixel P21'. Then, an interpolation pixel P21 ′ is generated by adding weights of 1/4 and adding. Similarly, the interpolation filter 10 weights and adds the two pixels of the second field f2 to generate the interpolation pixels of the second interpolation field f2 ′.
[0031]
Similarly, the interpolation filter 10 weights the pixel P11 at a position 3L / 4 from the interpolation pixel P11 'by 1/4, and weights the pixel P12 at a position L / 4 from the interpolation pixel P11'. Then, the interpolated pixel P11 ′ is generated by adding weights of 3/4. Similarly, the interpolation filter 10 weights and adds two pixels of the first field f1 to generate interpolation pixels of the first interpolation field f1 ′.
[0032]
As described above, the interpolation filter 10 weights the first interpolation field f1 ′ and the second interpolation field f2 ′ differently depending on whether the field of the input video signal S1 is an even field or an odd field. Generate. This even / odd determination of the field is performed based on a field identification signal fid supplied from the outside.
[0033]
Thus, the interpolation filter 10 sequentially generates the first interpolation field f1 'and the second interpolation field f2' having pixels at the same position, and uses these as the interpolation input video signal S11 and the interpolation one-field delayed video signal S12, respectively. To the field comparison circuit 11.
[0034]
The field comparison circuit 11 as comparison means sequentially compares the pixel of the interpolated input video signal S11 and the pixel at the corresponding position in the interpolated one-field delayed video signal S12, for example, with six pixels as one block in block units. Go. Then, the field comparison circuit 11 sets “0” when at least one pixel of the interpolated input video signal S11 in the block matches one of the pixels of the interpolated one-field delayed video signal S12, and there is no corresponding pixel. If they do not match, the detection determination value S13 for each block of “1” is supplied to the detection circuit 12 at the subsequent stage.
[0035]
FIG. 5 shows the configuration of the detection circuit 12 as the identity determining means. The counter 20 as a counting means counts the detection discrimination value S13 for one vertical period (that is, for one field) and outputs this as a count value Cn. The count value Cn indicates the correlation between the images between the fields. The smaller the count value Cn, the higher the correlation between the images between the fields. The film discriminating unit 4 discriminates the film source based on the count value Cn.
[0036]
Here, the film discriminating unit 4 discriminates the film source based on the magnitude of a count value Cn and a comparison value Cc described later, and discriminates the film source based on the ratio of the count value Cn between fields. , And two types of determination modes, ie, a ratio determination mode.
[0037]
The film discriminating section 4 has three different operation states. That is, as shown in FIG. 6, state 0 in which 2-2 pull-down is not detected (no film source is detected), state 1 in which 2-2 pull-down is currently performed, and 2- State 2 is a state in which 2 pull-down has been detected immediately before, and is not currently detected. The state transition determination circuit 13 of the film determination unit 4 determines the current state and supplies a state signal St representing the determined state to the detection circuit 12. Then, the detection circuit increases or decreases the comparison value Cc according to the state signal St, so as to appropriately transition between the three states described above.
[0038]
First, the absolute value determination mode will be described. In this case, the control unit (not shown) of the film determination unit 4 selects the input terminal of the selection switch 21 on the terminal 21A side and selects the input terminal of the selection switch 22 on the terminal 22B side.
[0039]
Thereby, the counter 20 supplies the count value Cn to the comparator 23. Further, the comparison value generation circuit 24 generates a comparison value Cc (comparison value Cc0, Cc1 or Cc2) according to the threshold value Th supplied from the outside and the state signal St supplied from the state transition determination circuit 13, and compares these. To the vessel 23.
[0040]
The comparator 23 compares the count value Cn with the comparison value Cc. If the count value Cn is equal to or less than the comparison value Cc, the image of the two fields is determined to be coincident with “0”. Is output.
[0041]
Here, when the input video signal S1 is a video signal of a film source generated by 2-2 pull-down, the fields of the input video signal S1 include a, a ', b, b', The patterns of c, c ′, d, d ′, e, e ′... are formed. Fields a and a 'are generated by converting frame a of a motion picture film. Similarly, fields b and b' are frame b, fields c and c 'are frame c, and fields d and d'. Are generated by converting the frame d, and the fields e and e 'are generated by converting the frame e. Also, fields a, b, c, d, e,... Are one field of the interlace signal, and fields a ′, b ′, c ′, d ′, e ′,.
[0042]
As described above, when the input video signal S1 is a film source, two sets of fields generated from the same frame appear sequentially. Therefore, as shown in FIG. A pattern of 0, 1, 0, 1, 0, 1,... (A regular pattern in which “0” and “1” alternately appear) appears. On the other hand, when the input video signal S1 is not a film source, there is a high possibility that all the images in each field are different, and such a regular pattern does not appear.
[0043]
The state transition discriminating circuit 13 as a film source discriminating means performs a film source detection based on the pattern of the sequence value S14. When the input video signal S1 is a film source, the flag is "1" and the flag is "1". In this case, the film detection signal D1 whose flag is "0" is supplied to the first selection switch 3 and the scanning line doubling unit 6.
[0044]
When the input video signal S1 is a film source, the state transition determination circuit 13 sequentially switches the flag of the film sequence signal D2 to “0” or “1” according to the value of the sequence value S14, and performs the second selection. Supply to switch 7.
[0045]
Further, in the absolute value discriminating mode, the film discriminating section 4 makes a transition between the three states described above in accordance with the absolute value discriminating mode processing procedure RT1 shown in FIG.
[0046]
That is, the film discriminating section 4 enters from the start step of the absolute value discriminating mode processing procedure RT1 and moves to step SP1.
[0047]
In step SP1, the state transition determination circuit 13 of the film determination unit 4 sets the state of the film determination unit 4 to state 0, which is a state in which no 2-2 pull-down is detected, and a state signal St indicating the state 0. Is output to the detection circuit 12. In this state, the video signal processing circuit 1 performs processing assuming that the input video signal S1 is a non-film source.
[0048]
In the next step SP2, the detection circuit 12 of the film discriminating unit 4 generates a comparison value Cc0 corresponding to the state 0 indicated by the state signal St, and compares the count value Cn with the comparison value Cc0. If the count value Cn is equal to or smaller than the comparison value Cc0 in step SP2, the detection circuit 12 proceeds to step SP3, outputs the sequence value S14 as “0” to the state transition determination circuit 13, and proceeds to step SP5. On the other hand, if the count value Cn is not equal to or smaller than the comparison value Cc0 in step SP2, the detection circuit 12 proceeds to step SP4, outputs the sequence value S14 as “1” to the state transition determination circuit 13, and proceeds to step SP5.
[0049]
In step SP5, the state transition determination circuit 13 holds the sequence value S14 supplied from the detection circuit 12 in a built-in register (not shown), and proceeds to the next step SP6.
[0050]
In step SP6, the state transition determination circuit 13 determines whether or not the 2-2 pull-down pattern “1010” is continuously detected arbitrarily K times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is not detected consecutively K times in step SP6, the state transition determination circuit 13 returns to step SP1. On the other hand, if the 2-2 pull-down pattern is detected K times consecutively in step SP6, the state transition determination circuit 13 proceeds to the next step SP7.
[0051]
In step SP7, the state transition determination circuit 13 sets the state of the film determination unit 4 to state 1 in which the 2-2 pull-down is detected, and outputs a state signal St indicating the state 1 to the detection circuit 12. . In this state, the video signal processing circuit 1 performs processing assuming that the input video signal S1 is a film source.
[0052]
In the next step SP8, the detection circuit 12 generates a comparison value Cc1 corresponding to the state 1 indicated by the state signal St, and compares the count value Cn with the comparison value Cc1. If the count value Cn is equal to or smaller than the comparison value Cc1 in step SP8, the detection circuit 12 proceeds to step SP9, outputs the sequence value S14 as "0" to the state transition determination circuit 13, and proceeds to step SP11. On the other hand, if the count value Cn is not equal to or smaller than the comparison value Cc1 in step SP8, the detection circuit 12 proceeds to step SP10, outputs the sequence value S14 as "1" to the state transition determination circuit 13, and proceeds to step SP11.
[0053]
In step SP11, the state transition determination circuit 13 holds the sequence value S14 supplied from the detection circuit 12 in a register, and proceeds to the next step SP12.
[0054]
In step SP12, the state transition determination circuit 13 determines whether or not the 2-2 pull-down pattern is continuously detected arbitrarily L times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is detected L times consecutively in step SP12, the state transition determination circuit 13 returns to step SP8 and maintains state 1. In this state, the video signal processing circuit 1 continues the processing assuming that the input video signal S1 is a film source.
[0055]
On the other hand, if the 2-2 pull-down pattern is not detected consecutively L times in step SP12, the state transition determination circuit 13 proceeds to the next step SP13.
[0056]
In step SP13, the state transition determination circuit 13 sets the state of the film determination unit 4 to state 2, which is a state in which 2-2 pull-down has been detected immediately before and is not currently detected, and the state 2 Is output to the detection circuit 12. In this state, the video signal processing circuit 1 performs processing assuming that the input video signal S1 is a non-film source.
[0057]
In the next step SP14, the detection circuit 12 generates a comparison value Cc2 corresponding to the state 2 indicated by the state signal St, and compares the count value Cn with the comparison value Cc2. If the count value Cn is equal to or smaller than the comparison value Cc2 in step SP14, the detection circuit 12 proceeds to step SP15, outputs the sequence value S14 as "0" to the state transition determination circuit 13, and proceeds to step SP17. On the other hand, if the count value Cn is not equal to or smaller than the comparison value Cc2 in step SP14, the detection circuit 12 proceeds to step SP16, outputs the sequence value S14 as “1” to the state transition determination circuit 13, and proceeds to step SP17.
[0058]
In step SP17, the state transition determination circuit 13 holds the sequence value S14 supplied from the detection circuit 12 in a register, and proceeds to the next step SP18.
[0059]
In step SP18, the state transition determination circuit 13 determines whether or not the 2-2 pull-down pattern is continuously detected arbitrarily M times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is detected M times consecutively in step SP18, the state transition determination circuit 13 returns to step SP7 and returns to state 1. In this state, the video signal processing circuit 1 resumes the processing assuming that the input video signal S1 is a film source.
[0060]
On the other hand, if the 2-2 pull-down pattern is not detected consecutively M times in step SP18, the state transition determination circuit 13 proceeds to the next step SP19.
[0061]
In step SP19, the state transition determination circuit 13 determines whether or not the 2-2 pull-down pattern is continuously detected arbitrarily N times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is detected N times consecutively in step SP19, the state transition determination circuit 13 returns to step SP13 and maintains state 2.
[0062]
On the other hand, if the 2-2 pull-down pattern is not detected consecutively N times in step SP19, the state transition determination circuit 13 returns to step SP1 and returns to state 0.
[0063]
As described above, the state transition determination circuit 13 increases or decreases the value of the comparison value Cc according to the state, and changes the number of times of detection of the 2-2 pull-down pattern, which is the state transition condition, between the states. The transition condition can be stricter from 0 to state 1, and the transition condition between state 1 and state 2 can be relaxed. That is, the transition conditions between the states 0, 1, and 2 can be independently and arbitrarily determined.
[0064]
Next, the ratio determination mode will be described. In this case, the control unit (not shown) of the film determination unit 4 selects the input terminal of the selection switch 22 shown in FIG.
[0065]
The count value Cn and a delay count value Cn−1 obtained by delaying the count value S14 by one field by the V latch 25 are input to the minimum value holding circuit 26 in synchronization with each other. The minimum value holding circuit 26 compares the count value Cn with the delay count value Cn-1 and holds the smaller count value, and supplies this value to the weighting circuit 27 as the minimum count value Cmin. The weighting circuit 27 multiplies the minimum count value Cmin by a weighting value α calculated according to the weighting constant Wt supplied from the outside and the state signal St supplied from the state transition discriminating circuit 13 to obtain a weighted minimum count. The value αCmin is generated and supplied to the comparator 23.
[0066]
When the count value Cn is less than the delay count value Cn-1, the minimum value holding circuit 26 selects the input terminal of the selection switch 21 to the terminal 21B side and supplies the delay count value Cn-1 to the comparator 23. Otherwise, the input terminal is selected on the terminal 21A side and the count value Cn is supplied to the comparator 23.
[0067]
As a result, the comparator 23 supplies the minimum count value Cmin which is the larger value of the count value Cn and the delay count value Cn-1 and the smaller value of the count value Cn and the delay count value Cn-1. Is multiplied by a weighting value α to generate a weighted minimum count value αCmin. Then, the comparator 23 compares the two. If the weighted minimum count value αCmin is smaller than the count value Cn or the delay count value Cn−1, the sequence value S14 is set to “1”; otherwise, the sequence value S14 is set to “0”. And
[0068]
Then, the state transition determination circuit 13 determines the film source based on the sequence value S14, and performs transition between the three states described above.
[0069]
As described above, in the ratio determination mode, the film determination unit 4 determines the film source based on the ratio of the count value Cn and the delay count value Cn-1 of two consecutive fields, thereby controlling the influence of the radio wave propagation environment and the like. Thus, even if the S / N ratio of the input video signal S1 decreases, the film source can be reliably determined.
[0070]
Next, the processing procedure of the film discrimination unit 4 in the above-described ratio discrimination mode will be described with reference to the flowchart shown in FIG.
[0071]
That is, the film discriminating unit 4 enters from the start step of the ratio discriminating mode processing procedure RT2 shown in FIG. 9 and moves to step SP21.
[0072]
In step SP21, the minimum value holding circuit 26 of the detection circuit 12 compares the count value Cn with a delay count value Cn-1 obtained by delaying the count value S14 by one field. If the count value Cn is less than the delay count value Cn-1 in step SP21, the minimum value holding circuit 26 proceeds to step SP22.
[0073]
In step SP22, the minimum value holding circuit 26 holds the smaller one of the count value Cn and the delay count value Cn-1 as the minimum count value Cmin, and further weights the minimum count value Cmin. The weighted minimum count value αCmin multiplied by α is supplied to the comparator 23. The minimum value holding circuit 26 selects the input terminal of the selection switch 21 on the terminal 21B side and supplies the delay count value Cn-1 to the comparator 23.
[0074]
In the next step SP23, the comparator 23 compares the delay count value Cn-1 supplied via the selection switch 21 with the minimum weighted count value αCmin supplied from the weighting circuit 27. When the weighted minimum count value αCmin is smaller than the delay count value Cn−1 in step SP23, the comparator 23 proceeds to step SP24, outputs the sequence value S14 as “1” to the state transition determination circuit 13, and proceeds to step SP30. On the other hand, if the minimum weighted count value αCmin is not less than the delay count value Cn−1 in step SP23, the comparator 23 proceeds to step SP25 and outputs the sequence value S14 as “0” to the state transition determination circuit 13, Move to step SP30.
[0075]
On the other hand, if the count value Cn is not less than the delay count value Cn−1 in step SP21, the minimum value holding circuit 26 proceeds to step SP26.
[0076]
At step SP26, the minimum value holding circuit 26 holds the smaller one of the count value Cn and the delay count value Cn-1 as the minimum count value Cmin, and further holds the minimum count value Cmin. Is supplied to the comparator 23. The minimum value holding circuit 26 selects the input terminal of the selection switch 21 on the terminal 21A side and supplies the count value Cn to the comparator 23.
[0077]
In the next step SP27, the comparator 23 compares the count value Cn supplied via the selection switch 21 with the minimum weighted count value αCmin supplied from the weighting circuit 27. If the weighted minimum count value αCmin is smaller than the count value Cn in step SP27, the comparator 23 proceeds to step SP28, outputs the sequence value S14 as “1” to the state transition determination circuit 13, and proceeds to step SP30. On the other hand, if the weighted minimum count value αCmin is not less than the count value Cn in step SP27, the comparator 23 proceeds to step SP29, outputs the sequence value S14 as “0” to the state transition determination circuit 13, and outputs to step SP30. Move on.
[0078]
In step SP30, the state transition determination circuit 13 holds the sequence value S14 supplied from the comparator 23 of the detection circuit 12 in a built-in register, and proceeds to the next step SP31.
[0079]
In step SP31, the state transition determination circuit 13 determines whether the 2-2 pull-down pattern “1010” is detected in the sequence value S14 held in the register. If a 2-2 pull-down pattern is detected in step SP31, the flow shifts to state 1 described above, assuming that the input video signal S1 is a film source, and returns to step SP21. On the other hand, if no 2-2 pull-down pattern is detected in step SP31, the input video signal S1 is determined not to be a film source, and the process shifts to the state 0 or 2 and returns to step SP21.
[0080]
Next, the state transition in the ratio determination mode will be described with reference to the flowchart shown in FIG.
[0081]
That is, the state transition determination circuit 13 of the film determination unit 4 enters from the start step of the ratio determination mode processing procedure RT3, and proceeds to step SP41.
[0082]
In step SP41, the state transition determination circuit 13 sets the state of the film determination unit 4 to state 0, which is a state in which no 2-2 pull-down is detected, and sends a state signal St indicating the state 0 to the detection circuit 12. The output is made, and the routine goes to the next step SP42. In this state, the video signal processing circuit 1 performs processing assuming that the input video signal S1 is a non-film source.
[0083]
In step SP42, the state transition determination circuit 13 determines whether the 2-2 pull-down pattern “1010” is continuously detected arbitrarily K times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is not detected consecutively K times in step SP42, the state transition determination circuit 13 returns to step SP41 and maintains state 0. On the other hand, when the 2-2 pull-down pattern is continuously detected K times in step SP42, the state transition determination circuit 13 proceeds to the next step SP43.
[0084]
In step SP43, the state transition determination circuit 13 sets the state of the film determination unit 4 to state 1 in which the 2-2 pull-down is detected, and outputs a state signal St indicating the state 1 to the detection circuit 12. The process moves to the next step SP44. In this state, the video signal processing circuit 1 performs processing assuming that the input video signal S1 is a film source.
[0085]
In step SP44, the state transition determination circuit 13 determines whether or not the 2-2 pull-down pattern is continuously detected arbitrarily L times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is detected L times consecutively in step SP44, the state transition determination circuit 13 returns to step SP43 and maintains state 1. In this state, the video signal processing circuit 1 continues the processing assuming that the input video signal S1 is a film source.
[0086]
On the other hand, if the 2-2 pull-down pattern is not detected consecutively L times in step SP44, the state transition determination circuit 13 proceeds to the next step SP45.
[0087]
In step SP45, the state transition determination circuit 13 sets the state of the film determination unit 4 to state 2, which is a state in which 2-2 pull-down has been detected immediately before and is not currently detected, and the state 2 Is output to the detection circuit 12, and the routine goes to the next step SP46. In this state, the video signal processing circuit 1 performs processing assuming that the input video signal S1 is a non-film source.
[0088]
In step SP46, the state transition determination circuit 13 determines whether or not the 2-2 pull-down pattern is continuously detected arbitrarily M times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is detected M times consecutively in step SP46, the state transition determination circuit 13 returns to step SP43 and returns to state 1. In this state, the video signal processing circuit 1 resumes the processing assuming that the input video signal S1 is a film source.
[0089]
On the other hand, when the 2-2 pull-down pattern is not detected consecutively M times in step SP46, the state transition determination circuit 13 proceeds to the next step SP47.
[0090]
In step SP47, the state transition determination circuit 13 determines whether or not the 2-2 pull-down pattern is continuously detected arbitrarily N times in the sequence value S14 held in the register. If the 2-2 pull-down pattern is detected N times consecutively in step SP47, the state transition determination circuit 13 returns to step SP43 and maintains state 2.
[0091]
On the other hand, if the 2-2 pull-down pattern is not detected consecutively N times in step SP47, the state transition determination circuit 13 returns to step SP41 and returns to state 0.
[0092]
As described above, the state transition determination circuit 13 increases or decreases the value of the comparison value Cc according to the state, and changes the number of times of detection of the 2-2 pull-down pattern, which is the state transition condition, between the states. The transition condition can be stricter from 0 to state 1, and the transition condition between state 1 and state 2 can be relaxed. That is, the transition conditions between the states 0, 1, and 2 can be independently and arbitrarily determined.
[0093]
(3) Operation and effect
In the above configuration, the interpolation filter 10 interpolates the input video signal S1 and the one-field delayed video signal S2, respectively, to generate an interpolated input video signal S11 and an interpolated one-field delayed video signal S12 having pixels at the same spatial position. .
[0094]
Then, the field comparison circuit 11 compares the pixel of the interpolated input video signal S11 with the pixel at the corresponding position in the interpolated one-field delayed video signal S12 on a block-by-block basis, and supplies a detection determination value S13 for each block to the detection circuit 12. . The detection circuit 12 generates a count value Cn obtained by counting the detection determination value S13 for one field.
[0095]
Then, in the absolute value discriminating mode, the detection circuit 12 compares the count value Cn with the comparison value Cc set according to the state of the film discriminating section 4 so that the image of two consecutive fields of the input video signal S1 is one. It is determined whether or not they match, and the sequence value S 14 representing the determination result for each field is supplied to the state transition determination circuit 13.
[0096]
Further, in the ratio determination mode, the detection circuit 12 generates a delay count value Cn-1 obtained by delaying the count value Cn by one field. Then, the detection circuit 12 weights the smaller one of the count value Cn and the delayed count value Cn−1, compares it with the other count value, and generates an image of two fields according to the comparison result. It is determined whether or not they match, and a sequence value S14 representing the determination result for each field is supplied to the state transition determination circuit 13.
[0097]
Then, the state transition determination circuit 13 determines the film source based on the sequence value S14 and performs transition between the three states.
[0098]
According to the configuration described above, the interpolation input video signal S11 and the interpolation one-field delay video signal S12 having pixels at the same spatial position are generated from the input video signal S1 and the one-field delay video signal S2, By determining whether or not the source is a film source based on the coincidence of pixels between the fields of the signal S11 and the interpolated one-field delayed video signal S12, the vertical non-correlation component between the fields in the interlaced signal is suppressed, The film source can be reliably determined.
[0099]
Further, in the ratio determination mode, whether or not the film source is a film source is determined based on the ratio between the count value Cn and the delay count value Cn−1. Even when the / N ratio decreases, it is possible to reliably determine the film source.
[0100]
(4) Other embodiments
In the above-described embodiment, the field comparison circuit 11 compares the pixel of the interpolated input video signal S11 and the pixel of the interpolated one-field delayed video signal S12 with six pixels as one block. However, the present invention is not limited to this, and the number of pixels can be compared as one block, and the determination level of the film source can be changed by increasing or decreasing the number of pixels.
[0101]
Further, in the above-described embodiment, the case where the video signal of the film source subjected to the 2-2 pull-down with respect to the input video signal of 50 fields per second has been described, but the present invention is not limited to this, and the present invention is not limited thereto. The present invention can also be applied to the case where a video signal of a film source obtained by applying a 3-2 pull-down to an input video signal of 60 fields is detected.
[0102]
【The invention's effect】
As described above, according to the present invention, a first correction field and a second correction field having pixels at the same spatial position are generated from each of a continuous first field and a second field. By determining whether or not the source is a film source based on the coincidence of pixels between the first and second correction fields, a non-correlation component in the interlace signal in the vertical direction between fields is suppressed, and the input video signal is reliably output. Can be determined.
[0103]
Also, in the present invention, the identity determination means determines the identity or non-identity based on the ratio of the count values for each of two consecutive fields. Therefore, even if the S / N ratio of the input video signal is reduced, the video source of the input video signal can be reliably determined.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an overall configuration of a video signal processing device.
FIG. 2 is a block diagram illustrating a configuration of a film determining unit.
FIG. 3 is a schematic diagram for explaining an interpolation pixel;
FIG. 4 is a schematic diagram for describing an interpolation pixel;
FIG. 5 is a block diagram illustrating a configuration of a detection circuit.
FIG. 6 is a state transition diagram of states.
FIG. 7 is a schematic diagram showing a sequence value pattern in the case of a film source.
FIG. 8 is a flowchart illustrating an absolute value determination mode processing procedure.
FIG. 9 is a flowchart illustrating a procedure of a ratio determination mode.
FIG. 10 is a flowchart illustrating a procedure of a ratio determination mode process.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Video signal processing apparatus, 4 ... Film discrimination part, 6 ... Scan line doubling part, 10 ... Conversion filter, 11 ... Field comparison circuit, 12 ... Detection circuit, 13 ... State transition discrimination circuit, 20 counter, 21, 22 selection switch, 23 comparator, 24 comparison value generation circuit, 25 V latch, 26 minimum value holding circuit, 27 weighting circuit.

Claims

A video source determination device that determines a video source of an interlaced input video signal,
Correction field generation means for generating, from each of the continuous first and second fields in the input signal, a first correction field and a second correction field having pixels at the same spatial position,
Comparing means for comparing pixels at the same spatial position in the first and second correction fields on a block basis consisting of a plurality of pixels to detect a match or mismatch;
Counting means for counting the number of matches or mismatches of the blocks detected by the comparing means for one field and outputting a count value;
Identity determining means for determining the same or non-identity between two consecutive fields based on the count value, and outputting a sequence value indicating the determination result for each field;
An image source discriminating apparatus, comprising: a film source discriminating unit for discriminating whether or not the input image signal is a film source based on the sequence value pattern.

The apparatus according to claim 1, wherein the identity determination unit determines the identity or non-identity based on a ratio of the count values for each of two consecutive fields.

The apparatus according to claim 1, wherein the identity determination unit determines the identity or non-identity based on a magnitude of a predetermined comparison value and the count value.

A video source determining method for determining a video source of an interlaced input video signal,
Generating, from each of the continuous first and second fields in the input signal, a first correction field and a second correction field having pixels at the same spatial position;
Pixels at the same spatial position in the first and second correction fields are compared in blocks of a plurality of pixels to detect a match or mismatch,
The number of matches or mismatches of the block is counted for one field to generate a count value,
Based on the count value, determine the same or non-identity between two consecutive fields, generate a sequence value indicating the determination result for each field,
A video source determining method comprising: determining whether or not the input video signal is a film source based on the sequence value pattern.

The method according to claim 4, wherein the same or non-identity is determined based on a ratio of the count values of two consecutive fields.

5. The method according to claim 4, wherein the same or non-identity is determined based on a magnitude of a predetermined comparison value and the count value.