JP2004327463A - Method of calculating drain current and method for calculating stress - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To enhance calculation accuracy of the drain current of an MOS transistor. <P>SOLUTION: At first, a model formula of stress is obtained in the longitudinal direction of the channel of an MOS transistor having parameters of the length and width of an active region and in the lateral direction perpendicular thereto. Based on the length and width of the active region of an MOS (metal oxide semiconductor) transistor for calculating the drain current and the model formula of stress, mobility is calculated when a stress acts in the active region. Drain current is calculated using the mobility when a stress acts. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００５】
【数２】

【０００６】
ｆは、寄生抵抗、チャネル長変調および基板電流による基板バイアス効果の影響を表す因子であり、Ｉ_ｄｓ０はそれらが作用しないと仮定した場合のドレイン電流である。Ｌ_ｅｆｆは実効チャネル長、Ｗ_ｅｆｆは実効チャネル幅、Ｃ_ｏｘはゲート酸化膜キャパシタンスである。μ_ｅｆｆは、垂直電界によるキャリアの移動度の劣化を考慮した実効的な移動度（実効移動度）である。Ｖ_{ｇｓｔｅｆｆ}は、ゲートバイアス（ゲート・ソース間電圧Ｖ_ｇｓと閾値電圧Ｖ_ｔｈとの差（Ｖ_ｇｓ−Ｖ_ｔｈ））の実効的な値であり、Ｖ_{ｄｓｅｆｆ}はソース・ドレイン間電圧Ｖ_ｄｓの実効的な値である。Ｖ_ｂは、連続的チャネル電荷モデルのパラメータ、Ｅ_ｓａｔはキャリア速度が飽和する臨海電界（飽和電界）である。
【０００７】
（１），（２）式のように、ドレイン電流Ｉ_ｄｓは実効移動度μ_ｅｆｆに比例する。実効移動度μ_ｅｆｆは、ＢＳＩＭ３の場合、次式（３）によって計算される。
【０００８】
【数３】

【０００９】
μ_０は垂直電界が作用しない場合の移動度であり、通常は定数である。Ｖ_{ｂｓｅｆｆ}は、ソース・基板間電圧Ｖ_ｂｓの実効的な値、Ｔ_ＯＸはゲート酸化膜厚、Ｕ_Ａ，Ｕ_Ｂ，Ｕ_Ｃは移動度の劣化度を表すＢＳＩＭ３モデルのパラメータである。
【００１０】
上式（１）〜（３）のモデル式の上では、ドレイン電流Ｉ_ｄｓは幾何学的なパラメータである実効チャネル長Ｌ_ｅｆｆおよび実効チャネル幅Ｗ_ｅｆｆによって定まる。しかし実際のデバイスにおけるドレイン電流はそれらに加え、活性領域の幅や長さといった活性領域の大きさ（寸法）など、幾何学的な形状にも依存する（例えば非特許文献２）。従って、活性領域の大きさおよび形状を考慮した正確なドレイン電流モデルを構築することにより、従来よりもさらに正確な回路シミュレーションを行うことができる（例えば非特許文献３）。
【００１１】
以下、活性領域の幾何学的な形状（幅や長さ）を考慮した従来のドレイン電流の計算方法を説明する。説明の簡単のため、ＭＯＳトランジスタの活性領域およびゲート電極の形状を、図１２のように仮定する。即ち、ＭＯＳトランジスタは、長さＬ_ＡＣＴ、幅Ｗ_ＡＣＴの大きさの活性領域１１を有し、活性領域１１の形状は素子分離領域であるトレンチ分離１２によって規定される。そして、活性領域１１およびトレンチ分離１２上に、ゲート長Ｌ_ＧＡＴＥのゲート電極１３を有する。実効チャネル長Ｌ_ｅｆｆは、ゲート電極の実際の長さ（ゲート長Ｌ_ＧＡＴＥ）よりもわずかに短く、実効チャネル幅Ｗ_ｅｆｆは活性領域幅Ｗ_ＡＣＴよりもわずかに短い。
【００１２】
同図のように、活性領域１１においてゲート電極１３に覆われていない部分、即ちソース／ドレイン領域の長さ（ソース／ドレイン領域長）は、ソース側とドレイン側とで同じ長さＬ_ＳＤであるとする。即ちこの場合、ソース／ドレイン領域長Ｌ_ＳＤは次のように計算される。
【００１３】
【数４】

【００１４】
ドレイン電流が活性領域の形状によって変わるのは、デバイス製造工程において素子中に発生した機械的応力が、シリコンのバンド構造を変化させ、キャリア移動度を変調させるためと考えられている。従来の方法では、活性領域内の電流が流れる方向（チャネル長方向）の応力σ_ｙを次のモデル式で計算していた。
【００１５】
【数５】

【００１６】
Ｌ_{ＳＤｍｉｎ}は、モデルパラメータをフィッティングするためのドレイン電流の実測データを得たＭＯＳトランジスタの中で、最も短いソース／ドレイン領域長である。チャネル長方向応力の変動Δσ_ｙは、製造工程で発生する応力を数値シミュレーションして定める。
【００１７】
さらに従来の方法では、ソース／ドレイン領域長が異なることに起因する移動度μ_０の変化が、チャネル長方向応力σ_ｙの変化に比例するものと仮定して、μ_０を次式（６）を用いて計算していた。
【００１８】
【数６】

【００１９】
μ_０の変動Δμ_０は、ゲート長Ｌ_ＧＡＴＥおよび活性領域幅Ｗ_ＡＣＴの関数として定義される。その関数は、モデル式によって計算されるドレイン電流の値とその実測値とが一致するように定められる。
【００２０】
例えばΔμ_０を、次式（７）のようにＬ_ＧＡＴＥおよびＷ_ＡＣＴの逆数の線形結合として定義し、係数ａ_０，ａ_１，ａ_２の値を、この式を用いて計算したドレイン電流Ｉ_ｄｓが、実測したドレイン電流値と最も近くなるように、係数ａ_０，ａ_１，ａ_２の値を決める。
【００２１】
【数７】

【００２２】
（７）式では、Δμ_０の式をＬ_ＧＡＴＥおよびＷ_ＡＣＴの逆数の単純な線形結合として定義したが、それ以外の項、例えば二次以上の項やＬ_ＧＡＴＥとＷ_ＡＣＴの積の逆数等を含む形で定義する場合もある。
【００２３】
このように、活性領域の形状およびチャネル長方向の応力成分を考慮して半導体中のキャリアの移動度を算出することにより、精度の高いドレイン電流モデルが構築される。
【００２４】
しかし、当該移動度は、チャネル長方向の応力だけではなく、それに垂直な方向の応力によっても変化することが報告されている（例えば非特許文献４−５）。
【００２５】
一方、半導体デバイスの微細化が進み、微細構造を有するデバイス（微細デバイス）のチャネル領域中の応力を測定することは困難になっている。半導体デバイス中の応力測定を行う技術としては、例えば、ラマン分光法や、電子線回折を用いたＣＢＥＤ（Ｃｏｎｖｅｒｇｅｎｔ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）法が知られている。
【００２６】
しかし、ラマン分光法は、空間分解能が１μｍ程度であるため、ゲート長が０．１μｍ以下ような微細デバイスに対して正確な応力測定を行うことができない。また、ＣＢＥＤ法による応力測定の場合は、透過型電子顕微鏡観察と同じように試料を薄膜化する必要がある。
【００２７】
【非特許文献１】
Ｙｕｈｕａ Ｃｈｅｎｇ、Ｃｈｅｎｍｉｎｇ Ｈｕ著「ＭＯＳＦＥＴのモデリングとＢＳＩＭ３ユーザーズガイド（ＭＯＳＦＥＴ ＭＯＤＥＬＩＮＧ ＆ ＢＳＩＭ３ ＵＳＥＲ’Ｓ ＧＵＩＤＥ）」丸善株式会社、平成１４年、ｐ．１１７−１３１
【非特許文献２】
Ｇ． Ｓｃｏｔｔ他「トランジスタのレイアウトおよびトレンチ分離からの応力に起因するＮＭＯＳドライブ電流の減少（ＮＭＯＳ Ｄｒｉｖｅ Ｃｕｒｒｅｎｔ Ｒｅｄｕｃｔｉｏｎ Ｃａｕｓｅｄ ｂｙ Ｔｒａｎｓｉｓｔｏｒ Ｌａｙｏｕｔ ａｎｄ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｓｔｒｅｓｓ）」ＩＥＤＭテクノロジーダイジェスト、２００２、ｐ．１１７
【非特許文献３】
Ｒ． Ａ． Ｂｉａｎｃｈｉ他「トレンチ分離からの機械的応力のＭＯＳＦＥＴ電気特性への作用の正確なモデリング（Ａｃｃｕｒａｔｅ Ｍｏｄｅｌｉｎｇ ｏｆ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｍｅｃｈａｎｉｃａｌ Ｓｔｒｅｓｓ ｅｆｆｅｃｔ ｏｎ ＭＯＳＦＥＴ Ｅｌｅｃｔｒｉｃａｌ Ｐｅｒｆｏｒｍａｎｃｅ）」ＩＥＤＭテクノロジーダイジェスト、１９９９、ｐ．８２７
【非特許文献４】
Ａ． Ｓｔｅｅｇｅｎ他「ＭＯＳトランジスタにおける、シリサイドに起因するパターン密度と方向に依存するトランスコンダクタンス（Ｓｉｌｉｃｉｄｅ ｉｎｄｕｃｅｄ ｐａｔｔｅｒｎ ｄｅｎｓｉｔｙ ａｎｄ ｏｒｉｅｎｔａｔｉｏｎ ｄｅｐｅｎｄｅｎｔ ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ ｉｎ ＭＯＳ ｔｒａｎｓｉｓｔｏｒｓ）」ＩＥＤＭテクノロジーダイジェスト、１９９９、ｐ．８２７
【非特許文献５】
Ｓ． Ｍ． Ｓｚｅ著「半導体センサ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｅｎｓｏｒｓ）」Ｊｏｈｎ Ｗｅｌｅｙ ＆ Ｓｏｎｓ， Ｉｎｃ．、 Ｎｅｗ Ｙｏｒｋ、１９９４、ｐ．１６２−２０３
【００２８】
【発明が解決しようとする課題】
上述のように、半導体中のキャリアの移動度は、電流が流れる方向（チャネル長方向）の応力だけでなく、それに垂直な方向の応力によっても変化する。即ち、ＭＯＳトランジスタのドレイン電流は、チャネル長方向だけでなく、チャネル幅方向の応力に対しても変化する。それにも関わらず、従来のドレイン電流の計算方法においては、チャネル長方向の応力成分しか考慮されていなかったため、計算結果の精度向上に限界があった。
【００２９】
また、従来の移動度のモデル式は上記（７）式に示したように、応力がドレイン電流の大きさに与える影響が物理的に考慮されたものではなかった。そのため、パラメータフィッティングのための測定を行っていない活性領域サイズを有するデバイスにおけるドレイン電流を算出する場合に、その精度が低下するという問題点もあった。
【００３０】
また、半導体デバイスの微細化に伴い、従来の手法による微細デバイスの活性領域中の応力測定をすることは困難になっている。ラマン分光法は、微細デバイスに対して正確な応力測定を行うことができない。また、ＣＢＥＤ法ではデバイスを薄膜化した試料が必要であり、測定工程の複雑性および困難性を伴う。そのため、微細デバイスに対応可能であり、且つ、三次元的な構造を保ったままで実行可能な、応力の新たな評価方法が望まれている。
【００３１】
本発明は以上のような問題を解決するためになされたものであり、本発明の第１の目的は、ＭＯＳトランジスタの回路シミュレーションにおいて、高精度なドレイン電流を得ることができる計算方法を提供することである。第２の目的は、微細デバイスに対しても適用可能であり、且つ、デバイスを破壊せず実際の三次元形状を保ったままチャネル領域内の応力値を得ることができる応力算出方法を提供することである。
【００３２】
【課題を解決するための手段】
本発明の第１の局面としてのドレイン電流の計算方法は、（ａ）共にＭＯＳトランジスタの活性領域の長さおよび幅をパラメータとする、前記活性領域内に発生するチャネル長方向の応力のモデル式である第１のモデル式と、前記チャネル長方向に垂直な方向の応力のモデル式である第２のモデル式とを得る工程と、（ｂ）前記第１および第２のモデル式に基づいて、前記活性領域の長さおよび幅をパラメータとするキャリア移動度のモデル式である第３のモデル式を得る工程と、（ｃ）前記第３のモデル式により得られるキャリア移動度を用いて、前記ＭＯＳトランジスタのドレイン電流を計算する工程とを備える。
【００３３】
また第２の局面としてのドレイン電流の計算方法は、（ａ）共にＭＯＳトランジスタの活性領域の長さおよび幅をパラメータとする、前記活性領域内に発生するチャネル長方向の応力のモデル式である第１のモデル式と、前記チャネル長方向に垂直な方向の応力のモデル式である第２のモデル式とを得る工程と、（ｂ）前記第１および第２のモデル式に基づいて、前記活性領域の長さおよび幅をパラメータとするキャリア移動度のモデル式である第３のモデル式を得る工程と、（ｃ）ドレイン電流計算の対象であるＭＯＳトランジスタの活性領域を、活性領域長が変化する部分で分割した要素領域に区分する工程と、（ｄ）前記要素領域ごとに、前記要素領域の長さおよび前記活性領域全体の幅に基づき、前記第３のモデル式を用いて計算した移動度である要素移動度を得る工程と、（ｅ）前記要素移動度を、各々の前記要素領域の幅で重み付けして加重平均することにより、前記活性領域全体としての前記キャリア移動度を算出する工程と（ｆ）前記工程（ｅ）で算出したキャリア移動度を用いて、前記ＭＯＳトランジスタのドレイン電流を計算する工程とを備える。
【００３４】
また、第３の局面としての応力の計算方法は、（ａ）共に活性領域の長さおよび幅、並びに、前記活性領域を規定するトレンチ分離の埋め込み形成後に前記活性領域の前記トレンチ分離との境界部に形成された酸化膜厚をパラメータとする、前記活性領域のチャネル領域内に発生する応力のモデル式である第４のモデル式並びに前記チャネル領域の平均抵抗率のモデル式である第５のモデル式を得る工程と、（ｂ）ＭＯＳトランジスタにおけるチャネル領域にソース／ドレイン領域と同じ導電型領域を形成したデバイスであるバルクＭＯＳデバイスを形成する工程と、（ｃ）前記バルクＭＯＳデバイスのチャネル領域の平均抵抗率を測定する工程と、（ｄ）前記工程（ｃ）で測定した前記平均抵抗率の値に基づき、前記第５のモデル式を用いて、前記酸化膜厚を算出する工程と、（ｅ）前記工程（ｄ）で算出した前記酸化膜厚に基づき、前記第４のモデル式により、前記バルクＭＯＳデバイスのチャネル領域内の応力値を算出する工程とを備える。
【００３５】
【発明の実施の形態】
＜実施の形態１＞
本発明では、ＭＯＳトランジスタのチャネル長方向の応力だけでなく、それに垂直な方向の応力をも考慮して、ドレイン電流の計算を行う。また、本実施の形態においては、本発明を適用するトランジスタモデルをＢＳＩＭ３（上記（１）〜（３）式）として説明する。
【００３６】
半導体における電流が流れる方向（チャネル長方向）およびそれに垂直な方向（以下「横方向」と称する）のピエゾ抵抗係数をそれぞれπ_ｌおよびπ_ｔとし、応力のチャネル長方向および横方向の成分をそれぞれσ_ｌおよびσ_ｔとすると、応力に起因した抵抗率ρの変化率Δρ／ρは、次式（８）のようになる。
【００３７】
【数８】

【００３８】
また、キャリア密度をｎとすると、抵抗率と移動度の間には次の関係がある。
【００３９】
【数９】

【００４０】
ｑは電子の電荷である。この式より、半導体に応力が加わった場合の移動度μ_１と、応力が働かない場合の移動度μ_０との比は、次のようになる。
【００４１】
【数１０】

【００４２】
Δρ／ρが１に比べて十分小さいと仮定し、テイラー展開すると、（１１）式が得られる。
【００４３】
【数１１】

【００４４】
ここで、説明の簡単のため、ＭＯＳトランジスタの活性領域およびゲート電極の形状を、図１のように仮定する。即ち、ＭＯＳトランジスタは、長さＬ_ＡＣＴ、幅Ｗ_ＡＣＴの大きさの活性領域１１を有し、活性領域１１の形状はトレンチ分離１２によって規定される。そして、活性領域１１およびトレンチ分離１２上に、ゲート長Ｌ_ＧＡＴＥのゲート電極１３を有する。また、活性領域１１におけるゲート電極１３に覆われていない部分、即ちソース／ドレイン領域の長さは、ソース側とドレイン側とで共にＬ_ＳＤである。
【００４５】
ここで、図２のような座標系を定義する。即ち、チャネル幅方向をｘ軸、チャネル長方向をｙ軸、ウェハ表面に垂直な方向をｚ軸とする。
【００４６】
また、活性領域中に応力を発生する機構として、半導体基板にトレンチ分離１２を埋め込み形成した後における、当該トレンチ分離１２の表面部におけるシリコンの熱酸化を考える。図３は、活性領域１１およびトレンチ分離１２の断面図である。シリコン基板１００に活性領域１２を埋め込み形成することにより、その間に活性領域１１が規定される。
【００４７】
当該ＭＯＳトランジスタの製造工程においてシリコンの半導体基板１０内にトレンチ分離１２を埋め込み形成すると、形成されたトレンチ分離１２に接する部分のシリコンの熱酸化が生じ、当該トレンチ分離１２の表面部に新たに酸化膜１４が形成される。シリコンの熱酸化過程には体積膨張を伴い、通常、熱酸化により形成された酸化膜の体積に対する消費されたシリコンの体積の比αは、約０．４４である。しかし、形成される半導体素子は厚い（〜１００μｍ）基板内に作り込まれるためその膨張は拘束される。そのためトレンチ分離１２の表面部に酸化膜１４が形成されると、図３に矢印で示すように、活性領域１１内に向けて圧縮応力が発生する。
【００４８】
本実施の形態においては、活性領域長Ｌ_ＡＣＴおよび活性領域幅Ｗ_ＡＣＴに対する、活性領域１１に働く応力の依存性を以下のようにして見積もる。まず、図２で定義した座標系に準じて、その応力のチャネル幅方向（ｘ方向）成分をσ_ｘ、チャネル長方向（ｙ方向）成分をσ_ｙ、ウェハ上面に垂直な方向（ｚ方向）成分をσ_ｚとする。そして基板が等方性材料であると仮定すると、多軸応力下での応力−ひずみ関係は次のようになる。
【００４９】
【数１２】

【００５０】
【数１３】

【００５１】
【数１４】

【００５２】
εｘ，εｙ，εｚはそれぞれひずみのｘ方向，ｙ方向，ｚ方向成分であり、σ_ｘ，σ_ｙ，σ_ｚはそれぞれ応力のｘ方向，ｙ方向，ｚ方向成分である。またＥはヤング率、νはポアソン比である。
【００５３】
酸化膜１４の形成に伴い活性領域１１に発生する応力は、主にトレンチ分離１２の側面における膨張に起因するため、活性領域１１の上面に垂直なｚ方向の応力は小さいものと考えられる。そこで簡単のためσ_ｚ＝０とすると、応力−ひずみ関係は次のようになる。
【００５４】
【数１５】

【００５５】
【数１６】

【００５６】
またσ_ｚ＝０より、ε_ｚはεｘ、εｚに比較して極めて小さくなるため、ε_ｚ＝０とする。
（１５），（１６）式より、σ_ｘおよびσ_ｙはそれぞれ次のように表される。
【００５７】
【数１７】

【００５８】
【数１８】

【００５９】
ここで、ｘ，ｙ，ｚ方向それぞれの変位として次のような解を考える。
【００６０】
【数１９】

【００６１】
【数２０】

【００６２】
【数２１】

【００６３】
これらの変位は応力の平衡方程式を満たす。
【００６４】
図３の如く、活性領域１１（Ｓｉ）とトレンチ分離１２（ＳｉＯ_２）との境界部に、新たに形成された酸化膜１４の厚さをｔとすると、図２におけるｘ＝Ｗ_ＡＣＴ／２（即ち、活性領域１１の端部）でのｘ方向の変位は、
【００６５】
【数２２】

【００６６】
で表される。よって、（１９）式より、
【００６７】
【数２３】

【００６８】
とできる。ｙ方向の変位に対しても同様に考え、（２０）式より、
【００６９】
【数２４】

【００７０】
とできる。また、εｘ＝∂ｕ／∂ｘ，εｙ＝∂ｖ／∂ｙであるので、（１７），（１８）式より、応力のｘ方向成分σ_ｘおよびｙ方向成分σ_ｙは次式によって得られる。
【００７１】
【数２５】

【００７２】
【数２６】

【００７３】
従って、応力に起因した抵抗率ρの変化率Δρ／ρは、（８）式より、
【００７４】
【数２７】

【００７５】
とできる。また（１１）式より、応力が働いた場合の移動度μ_１は、
【００７６】
【数２８】

【００７７】
として得られる。
【００７８】
本実施の形態では、（２８）式に基づく次のモデル式（２９）によって、応力が働いた場合の移動度μ_１を計算する。
【００７９】
【数２９】

【００８０】
Ａ，Ｂ，Ｃおよびｎ_１，ｎ_２は、ドレイン電流の計算値と実測値とのフィッティングによって定めるフィッティングパラメータである。なお、（２８）式ではｎ_１＝ｎ_２＝１であるが、それは当該（２８）式が応力のｚ方向の応力σ_ｚ＝０と仮定して得られた（２５），（２６）式により導かれたためである。実際に、３次元の応力シミュレーションを行うと０≦ｎ_１＜１および０≦ｎ_２＜１の値が定まる。ドレイン電流Ｉ_ｄｓの計算は、（３）式のμ_０に代えて（２９）式で得られたμ_１を用い、（１）〜（３）式により行われる。
【００８１】
以上に説明したドレイン電流の計算方法を、図４のフロー図に示す。即ち、本実施の形態に係るドレイン電流の計算方法は、次のステップＳＴ１〜ＳＴ３を備える。ステップＳＴ１では、活性領域の長さと幅をパラメータとするチャネル長方向および横方向の応力のモデル式（（２５），（２６）式）を得る。ステップＳＴ２では、ドレイン電流の計算の対象となるＭＯＳトランジスタの活性領域の形状（長さおよび幅）並びにステップＳＴ１で得られた応力のモデル式に基づいて、当該活性領域に応力が働いた場合の移動度（（２９）式）を計算する。そしてステップＳＴ３では、ステップＳＴ２で得られた応力が働いた場合の移動度を用いて、ドレイン電流を計算する（（１）〜（３）式）。
【００８２】
このように、本実施の形態に係るドレイン電流の計算方法は、チャネル長方向の応力だけでなく横方向の応力も移動度の劣化因子として考慮された移動度のモデル式（２９）が用いられる。さらに、活性領域の長さおよび幅と、活性領域内の応力の大きさとの関係を表すモデル式（２５），（２６）は、物理的な考察に基づいて構築されている。即ち（７）式のような非物理的な取り扱いは行っていない。従って、パラメータフィッティングの際に実際に測定を行った範囲以外の活性領域の大きさを有するＭＯＳトランジスタに対しても、高い精度でドレイン電流を計算することが可能である。
【００８３】
なお、以上の説明においては、トランジスタモデルの例としてＢＳＩＭ３を挙げて説明したが、本発明の適用はそれに限定されるものではない。キャリアの移動度をパラメータとするトランジスタモデルモデルであれば、本発明を広く適用可能であることは明らかである。
【００８４】
＜実施の形態２＞
実施の形態１では、ＭＯＳトランジスタの活性領域（ソース／ドレイン領域）が図１のように単純な形状であるものと仮定して説明した。本実施の形態では、複雑な活性領域形状を持つＭＯＳトランジスタの場合における本発明のドレイン電流の計算方法を説明する。即ち、図４のフロー図のステップＳＴ２においてドレイン電流の計算の対象となるＭＯＳトランジスタの活性領域の形状が複雑な場合での、移動度μ_１の算出方法について説明する。
【００８５】
まず図５に示すように、ソース側とドレイン側とで、ソース／ドレイン領域長が異なる場合、即ちソース領域長Ｌ_Ｓとドレイン領域長Ｌ_Ｄとが異なる場合を考える。この場合は、図１のケースと同様に、上記（２９）式をそのまま使用してドレイン電流Ｉ_ｄｓを計算する。（２８）式から分かるように、応力に起因する移動度μ_０の劣化因子は、活性領域全体の長さＬ_ＡＣＴと幅Ｗ_ＡＣＴにより決まるものであり、ソース側とドレイン側と活性領域側の個々の大きさの違いには依存しないためである。図３に示したような応力の発生機構を考えた場合には、例えば活性領域幅Ｗ_ＡＣＴが極端に小さい場合など、トレンチ分離側面で発生した応力がチャネル幅の中央にまで大きく影響を及ぼすような場合を除いて、物理的に妥当な取り扱いであるといえる。
【００８６】
次に、図６のように、活性領域の形状がソース側とドレイン側とで対象であるが、異なる二つのソース／ドレイン領域長Ｌ_ＳＤ１、Ｌ_ＳＤ２を有する場合を考える。この場合には、応力が働いた場合の移動度μ_１は、次式（３０）により求められる。
【００８７】
【数３０】

【００８８】
図６の如く、Ｗ_ＡＣＴ１は活性領域長がＬ_ＡＣＴ１である部分の幅であり、Ｗ_ＡＴＣ２は活性領域長がＬ_ＡＣＴ２である部分の幅である。この式から分かるように、（３０）式のμ_１は、活性領域長をＬ_ＡＣＴ１、活性領域幅をＷ_ＡＣＴ（＝Ｗ_ＡＣＴ１＋Ｗ_ＡＣＴ２）として（２９）式で得た移動度μ_１１と、活性領域長をＬ_ＡＣＴ２、活性領域幅をＷ_ＡＣＴとして（２９）式で得た移動度μ_１２とを、それぞれに対応した幅Ｗ_ＡＣＴ１，Ｗ_ＡＣＴ２により重み付けした加重平均として得られる。本明細書においては、μ_１１およびμ_１２のように、活性領域幅を全体の長さＷ_ＡＣＴとして、異なる活性領域長毎に（２９）式で算出した各移動度を「要素移動度」と称する。
【００８９】
図５および図６で説明した手法を組み合わせることにより、例えば図７（ａ）のような複雑な形状の活性領域における、応力が働いた場合の移動度μ_１を得ることができる。即ち、その移動度μ_１を用ることにより、複雑な形状の活性領域を有するＭＯＳトランジスタのドレイン電流を計算することができる。
【００９０】
図８は、複雑な形状の活性領域における応力が働いた場合の移動度μ_１を得るその手順を示すフロー図である。以下、図８のフロー図に従って、図７（ａ）を例として当該移動度μ_１の算出方法を説明する。当該移動度μ_１の算出方法は、以下のステップＳＴ１１〜ＳＴ１４を有する。
【００９１】
まず、ステップＳＴ１１では、図７（ａ）の活性領域を、チャネル幅方向に一端から他端まで走査し、ソース側あるいはドレイン側の活性領域長が変化している部分で活性領域を分割する。この例では図７（ｂ）の如く、活性領域長Ｌ_ＡＣＴ１〜Ｌ_ＡＣＴ４それぞれに対応した、幅Ｗ_ＡＣＴ１〜Ｗ_ＡＣＴ４を有する４つの領域（要素領域）に区分される。
【００９２】
次いでステップＳＴ１２では、活性領域長Ｌ_ＡＣＴ１〜Ｌ_ＡＣＴ４のそれぞれに対応した要素移動度μ_１１〜μ_１４を求める。即ち、（２９）式において活性領域幅をＷ_ＡＣＴ（＝Ｗ_ＡＣＴ１＋Ｗ_ＡＣＴ２＋Ｗ_ＡＣＴ３＋Ｗ_ＡＣＴ４）とし、活性領域長をＬ_ＡＣＴ１として得た要素移動度μ_１１と、Ｌ_ＡＣＴ２として得た要素移動度μ_１２と、Ｌ_ＡＣＴ３として得た要素移動度μ_１３と、Ｌ_ＡＣＴ４として得た要素移動度μ_１４とを求める。
【００９３】
そしてステップＳＴ１３では、それらの要素移動度μ_１１〜μ_１４を、各々に対応した幅Ｗ_ＡＣＴ１〜Ｗ_ＡＣＴ４により重み付けして加重平均し、活性領域全体としての移動度μ_１を求める。即ち、この例における移動度μ_１は次式（３１）により得られる。
【００９４】
【数３１】

【００９５】
以上のステップＳＴ１１〜ＳＴ１３で応力が働いた場合の移動度μ_１が得られれば、図４のフロー図に示したステップＳＴ３で、その値を用いてドレイン電流を計算する。
【００９６】
本実施の形態によれば、複雑な形状を有する活性領域においても、応力のチャネル長方向成分および横方向成分が考慮された移動度を得ることができる。よって、複雑な形状の活性領域を有するＭＯＳトランジスタに対しても、高い精度でドレイン電流を計算することが可能である。
【００９７】
＜実施の形態３＞
本実施の形態においては、応力が働いた場合の移動度μ_１のモデル式（２９）において、パラメータフィッティングを行う際に、チャネル長方向が結晶軸＜１００＞方向であるトランジスタと、チャネル長方向が結晶軸＜１１０＞方向であるトランジスタとに対して、別々にパラメータ｛Ａ，Ｂ，Ｃ｝を定める。そして、ドレイン電流の計算の対象となるＭＯＳトランジスタのチャネル長方向に対応したパラメータ｛Ａ，Ｂ，Ｃ｝を用いて移動度μ_１を算出する。
【００９８】
シリコン基板は単結晶であり、ヤング率およびポアソン比は面方位によって異なる。またピエゾ抵抗係数π_ｌおよびπ_ｔも面方位によって異なる値を持つ。従って、モデル式（２９）において、パラメータフィッティングを行う際に、チャネル長方向が＜１００＞軸方向であるトランジスタと、チャネル長方向が＜１１０＞軸方向であるトランジスタとに対して、別々にパラメータ｛Ａ，Ｂ，Ｃ｝を定めることにより、ＭＯＳトランジスタのチャネル長方向に応じて、より正確なμ_１の値を得ることができる。よって、ドレイン電流Ｉ_ｄｓの精度を向上させることができる。
【００９９】
＜実施の形態４＞
本実施の形態では、実施の形態１で導出したモデル式を用いて活性領域中に発生する応力を計算することによる、応力の推定方法を提案する。
【０１００】
一般に、ヤング率Ｅ、ポアソン比νに対しては広く知られた物理パラメータの値が存在するが、ピエゾ抵抗係数π_ｌ、π_ｔの値についてはよく分かっていない。これは、ＭＯＳトランジスタのドレイン電流が通常のバルク伝導の場合とは異なり、反転層中に閉じ込められたキャリアにより電気伝導が生じるため、そのキャリアの移動度がＳｉ／ＳｉＯ_２界面における散乱などによっても影響されるからである。
【０１０１】
そのため、（２８）式における個々のパラメータを求めるのは困難であり、（２９）式のような形でのパラメータＡ，Ｂ，Ｃを実測値とのフィッティングによって求めるしか手段がない。本実施の形態では、バルク伝導におけるピエゾ抵抗係数の値は既知であることに着目し、（２８）式および（２５），（２６）式を用いることにより、活性領域内のチャネル領域中に働く応力値を算出することができる。図９は、本実施の形態に係るＭＯＳトランジスタのチャネル領域の応力推定方法のフロー図である。以下、同図に基づいて応力の推定方法を説明する。
【０１０２】
例えば、通常のエンハンスメンス型のｎＭＯＳトランジスタにおいては、図１０（ａ）のように、ソースのｎ型領域とドレインのｎ型領域との間にはｐ型領域が存在している。それに対し本実施の形態では、ステップＳＴ２１において、図１１（ａ）のようにｎＭＯＳトランジスタのチャネル領域にも、ｎ型のチャネルドープによりｎ型領域を形成し、ソース・ドレイン間にバルク伝導が生じるＭＯＳトランジスタ（以下、「バルクＭＯＳデバイス」と称する）を形成する。また、当該ステップＳＴ２１で形成するバルクＭＯＳデバイスは、応力推定の対象となるＭＯＳトランジスタと同じ形状の活性領域を有するものであるとする。
【０１０３】
続いてステップＳＴ２２において、バルクＭＯＳデバイスに対してＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によりチャネル領域での基板の深さｚに対する不純物プロファイル（ドナー不純物濃度分布Ｎ_Ｄ（ｚ）およびアクセプタ不純物濃度分布Ｎ_Ａ（ｚ））を測定する。例えば、図１０（ａ）のような通常のｎＭＯＳトランジスタ構造の場合は、チャネル領域にはドナー不純物はドープされていないため、図１０（ｂ）のようなアクセプタ不純物濃度分布Ｎ_Ａ（ｚ）のみが得られる。本実施の形態では図１１（ａ）の構造を有するバルクＭＯＳデバイスに対して測定を行うので、図１１（ｂ）のようにドナー不純物濃度分布Ｎ_Ｄ（ｚ）およびアクセプタ不純物濃度分布Ｎ_Ａ（ｚ）が得られる。図１１（ｂ）の如く、ドナー不純物濃度分布Ｎ_Ｄ（ｚ）のグラフから、チャネル領域におけるｎ型領域の接合深さｚｊが分かる。
【０１０４】
ステップＳＴ２３では、ステップＳＴ２１で形成したバルクＭＯＳデバイスに対して、ドレイン電流とソース・ドレイン間電圧とを測定することにより、チャネル領域の平均抵抗率の実測値を求める。チャネルの平均抵抗率をρ１とすると、ドレイン電流Ｉ_ｄｓとソース・ドレイン間電圧Ｖ_ｄｓとの関係は、
【０１０５】
【数３２】

【０１０６】
とできる。Ｌ_ｅｆｆは実効チャネル長、Ｗ_ｅｆｆは実効チャネル幅である。（３２）式から分かるように、ＳＴ２１で形成したバルクＭＯＳデバイスのＶ_ｄｓ−Ｉ_ｄｓ関係を測定すれば、その勾配から平均抵抗率を得ることができる。
【０１０７】
続くステップＳＴ２４では、図３で説明したトレンチ分離１２の埋め込み形成後に形成された酸化膜１４の膜厚ｔ並びに活性領域の形状（長さおよび幅）をパラメータとする活性領域１１中の応力のモデル式と、同じくｔ並びに活性領域の形状をパラメータとする応力が働いた場合の平均抵抗率のモデル式とを得る。前者である応力のモデル式は、実施の形態１で導出した（２５），（２６）式を利用する。
【０１０８】
一方、後者の平均抵抗率のモデル式は、以下のようにして求められる。まず、活性領域に応力が働かない場合を考える。その場合の平均抵抗率は（３３）式により計算することができる。
【０１０９】
【数３３】

【０１１０】
μ_ｎは応力が働かない場合のバルク伝導における移動度、ｎ（ｚ）はキャリア濃度である。
【０１１１】
μ_ｎは一般に不純物濃度の関数であるが、Ｉｒｖｉｎの経験式に基づいて計算することができる。Ｉｒｖｉｎの経験式については、Ｊ． Ｃ． Ｉｒｖｉｎ「バルクシリコンの抵抗率およびシリコン内の拡散層の抵抗率（Ｒｅｓｉｓｔｉｖｉｔｙ ｏｆ Ｂｕｌｋ Ｓｉｌｉｃｏｎ ａｎｄ ｏｆ Ｄｉｆｆｕｓｅｄ Ｌａｙｅｒ ｉｎ Ｓｉｌｉｃｏｎ）」（Ｔｈｅ Ｂｅｌｌ Ｓｙｓｔｅｍ Ｔｅｃｈｎｉｃａｌ Ｊｏｕｒｎａｌ、Ｖｏｌｕｍｅ ４１、Ｎｕｍｂｅｒ ２、１９６２年３月）に開示されている。
【０１１２】
キャリア濃度ｎ（ｚ）は、上記ステップＳＴ２２でのＳＩＭＳ測定により得られたドナー不純物濃度分布Ｎ_Ｄ（ｚ）およびアクセプタ不純物濃度分布Ｎ_Ａ（ｚ）を用いて、
【０１１３】
【数３４】

【０１１４】
として計算できる。
【０１１５】
そして（３３）式に対して応力による影響を考慮する。応力による移動度の劣化因子μ_１／μ_０は（２８）式から得られ、その劣化因子に基づくことにより、応力が働いた場合の平均抵抗率のモデル式は、
【０１１６】
【数３５】

【０１１７】
とできる。バルク伝導におけるπ_ｌ，π_ｔは既知であり、Ｅ，ν，αも既知であるので、平均抵抗率が分かればパラメータｔの値が定まる。
【０１１８】
ステップＳＴ２５では、ステップＳＴ２３で得た平均抵抗率の実測値と、ステップＳＴ２４で得たモデル式による平均抵抗率の計算値とを比較することにより、トレンチ分離１２の埋め込み形成後に形成された酸化膜１４の膜厚ｔを求める。即ち、（３５）式で計算する平均抵抗率の値と、平均抵抗率の実測値が一致するようなｔの値を求める。
【０１１９】
最後にステップＳＴ２６において、応力のモデル式（２５），（２６）を用い、ステップＳＴ２１で形成したバルクＭＯＳデバイスのチャネル領域内に発生した応力を算出する。そしてその計算値を、当該バルクＭＯＳデバイスと同じ形状の活性領域を有する応力推定の対象であるＭＯＳトランジスタのチャネル領域内の応力の推定値とする。
【０１２０】
上述のように、活性領域に発生する応力は当該活性領域の形状によって決まる。よって、互いに同じ形状の活性領域を有するバルクＭＯＳデバイスと通常のＭＯＳトランジスタでは、同じ大きさの応力が発生しているものと考えられる。上記ステップＳＴ２１では、応力推定の対象であるＭＯＳトランジスタと同じ形状の活性領域を有するバルクＭＯＳデバイスを形成している。従って、当該バルクＭＯＳデバイスのチャネル領域内の応力の計算値は、応力推定の対象であるＭＯＳトランジスタのチャネル領域内の応力の値に等しいと考えられる。
【０１２１】
このように、本発明に係る応力推定の方法によれば、バルクＭＯＳデバイスの実際の電気特性から応力値を推定するので、デバイスの大きさに制限されず微細デバイスに対しても適用可能である。また、デバイスを破壊せず実際の三次元形状を保ったまま活性領域内の応力値を推定できる。
【０１２２】
なお、以上の説明においては、応力推定の対象であるトランジスタを、ｎＭＯＳトランジスタとして説明したが、ｐＭＯＳトランジスタに対しても適用可能であることは明らかである。
【０１２３】
【発明の効果】
本発明に係るドレイン電流の計算方法によれば、第３のモデル式は、第１および第２のモデル式に基づいたモデル式である。よって、当該第３のモデル式により算出されるキャリア移動度は、チャネル長方向の応力だけでなく、それに垂直な方向の応力が考慮された値として得られる。その結果、高精度なドレイン電流の計算が可能になる。
【０１２４】
また、本発明に係る応力の計算方法によれば、バルクＭＯＳデバイスのチャネル領域内の応力を算出することができる。活性領域内に発生する応力は、当該活性領域の形状によって決まると考えられるので、同じ形状の活性領域を有するバルクＭＯＳデバイスと通常のＭＯＳトランジスタでは、同じ大きさの応力が発生しているものと考えられる。よって、本発明により計算した応力を通常のＭＯＳトランジスタにおける応力値として推定することができる。
【０１２５】
本発明ではバルクＭＯＳデバイスの実際の電気特性から応力値を求めるので、デバイスの大きさに制限されず微細デバイスに対しても適用可能である。また、応力測定の為にデバイスを破壊する必要もないことは言うまでも無い。
【図面の簡単な説明】
【図１】実施の形態１に係るドレイン電流の計算方法を説明するための図である。
【図２】実施の形態１に係るドレイン電流の計算方法における座標系を示す図である。
【図３】活性領域の応力の発生機構を示す図である。
【図４】実施の形態１に係るドレイン電流の計算方法を示すフロー図である。
【図５】実施の形態２に係る移動度の導出方法を説明するための図である。
【図６】実施の形態２に係る移動度の導出方法を説明するための図である。
【図７】実施の形態２に係る移動度の導出方法を説明するための図である。
【図８】実施の形態２に係る移動度の導出方法を示すフロー図である。
【図９】実施の形態４に係る応力の推定方法を示すフロー図である。
【図１０】ｎＭＯＳトランジスタの構成および不純物プロファイルを示す図である。
【図１１】実施の形態４に係る応力の推定方法を説明するための図である。
【図１２】従来のドレイン電流の計算方法を説明するための図である。
【符号の説明】
１１ 活性領域、１２ トレンチ分離、１３ ゲート電極、１４ 熱酸化膜。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit simulation technology for a semiconductor device, and more particularly to a method for calculating a drain current of a MOS (Metal Oxide Gate) type field effect transistor (hereinafter, “MOS transistor”) and a method for estimating a stress in an active region. .
[0002]
[Prior art]
For example, in a circuit simulation such as a simulation program for integrated circuit analysis (SPICE: Simulation Program with Integrated Circuit Emphasis), the drain current of a MOS transistor is calculated using an analysis formula (model formula). For example, BSIM3 (Berkeley Short Channel IGFET Model 3) is known as a transistor model (for example, Non-Patent Document 1).
[0003]
When BSIM3 is used as the transistor model, the drain current I _ds Is calculated by the following equations (1) and (2).
[0004]
(Equation 1)

[0005]
(Equation 2)

[0006]
f is a factor representing the effect of the substrate bias effect due to the parasitic resistance, channel length modulation and substrate current. _ds0 Is the drain current assuming they do not work. L _eff Is the effective channel length, W _eff Is the effective channel width, C _ox Is the gate oxide capacitance. μ _eff Is an effective mobility (effective mobility) in consideration of deterioration of carrier mobility due to a vertical electric field. V _gsteff Is the gate bias (gate-source voltage V _gs And threshold voltage V _th Difference (V _gs -V _th )) Is the effective value of V _dseff Is the source-drain voltage V _ds Is the effective value of V _b Are the parameters of the continuous channel charge model, E _sat Is a critical electric field (saturated electric field) at which the carrier velocity is saturated.
[0007]
As shown in equations (1) and (2), the drain current I _ds Is the effective mobility μ _eff Is proportional to Effective mobility μ _eff Is calculated by the following equation (3) in the case of BSIM3.
[0008]
[Equation 3]

[0009]
μ ₀ Is the mobility when no vertical electric field acts, and is usually a constant. V _bseff Is the source-substrate voltage V _bs Effective value of T _OX Is the gate oxide thickness, U _A , U _B , U _C Is a parameter of the BSIM3 model representing the degree of deterioration of mobility.
[0010]
On the model equations of the above equations (1) to (3), the drain current I _ds Is the effective channel length L which is a geometric parameter _eff And effective channel width W _eff Is determined by However, the drain current in an actual device also depends on the geometric shape such as the size (dimension) of the active region such as the width and length of the active region (for example, Non-Patent Document 2). Therefore, by constructing an accurate drain current model in consideration of the size and shape of the active region, it is possible to perform a more accurate circuit simulation than before (for example, Non-Patent Document 3).
[0011]
Hereinafter, a conventional method for calculating the drain current in consideration of the geometric shape (width and length) of the active region will be described. For simplicity of description, the shapes of the active region and the gate electrode of the MOS transistor are assumed as shown in FIG. That is, the MOS transistor has a length L _ACT , Width W _ACT The size of the active region 11 is defined by a trench isolation 12 which is an element isolation region. Then, the gate length L is formed on the active region 11 and the trench isolation 12. _GATE Gate electrode 13. Effective channel length L _eff Is the actual length of the gate electrode (gate length L _GATE ), The effective channel width W _eff Is the active area width W _ACT Slightly shorter than.
[0012]
As shown in the figure, the portion of the active region 11 not covered by the gate electrode 13, that is, the length of the source / drain region (the length of the source / drain region) is the same length L on the source side and the drain side. _SD And That is, in this case, the source / drain region length L _SD Is calculated as follows:
[0013]
(Equation 4)

[0014]
It is considered that the drain current changes depending on the shape of the active region because mechanical stress generated in the device during the device manufacturing process changes the band structure of silicon and modulates carrier mobility. In the conventional method, the stress σ in the direction in which the current flows in the active region (channel length direction) _y Was calculated by the following model formula.
[0015]
(Equation 5)

[0016]
L _SDmin Is the shortest source / drain region length among MOS transistors that have obtained measured drain current data for fitting model parameters. Fluctuation of stress in channel length direction Δσ _y Is determined by numerical simulation of the stress generated in the manufacturing process.
[0017]
Further, in the conventional method, the mobility μ due to the difference in the source / drain region length is obtained. ₀ Changes in the channel length direction stress σ _y Is assumed to be proportional to the change in ₀ Was calculated using the following equation (6).
[0018]
(Equation 6)

[0019]
μ ₀ Fluctuation Δμ ₀ Is the gate length L _GATE And active area width W _ACT Is defined as a function of The function is determined such that the value of the drain current calculated by the model formula matches the measured value.
[0020]
For example, Δμ ₀ To L as shown in the following equation (7). _GATE And W _ACT Defined as a linear combination of the inverse of ₀ , A ₁ , A ₂ Is calculated by using the drain current I _ds Is the closest to the actually measured drain current value. ₀ , A ₁ , A ₂ Determine the value of
[0021]
(Equation 7)

[0022]
In equation (7), Δμ ₀ The expression of L _GATE And W _ACT Defined as a simple linear combination of the reciprocals of _GATE And W _ACT In some cases, it is defined to include the reciprocal of the product of.
[0023]
As described above, by calculating the mobility of carriers in the semiconductor in consideration of the shape of the active region and the stress component in the channel length direction, a highly accurate drain current model is constructed.
[0024]
However, it has been reported that the mobility is changed not only by the stress in the channel length direction but also by the stress in the direction perpendicular thereto (for example, Non-Patent Documents 4-5).
[0025]
On the other hand, miniaturization of semiconductor devices has progressed, and it has become difficult to measure stress in a channel region of a device having a fine structure (microdevice). As a technique for measuring stress in a semiconductor device, for example, Raman spectroscopy and CBED (Convergent Beam Electron Diffraction) method using electron beam diffraction are known.
[0026]
However, since the Raman spectroscopy has a spatial resolution of about 1 μm, accurate stress measurement cannot be performed on a fine device having a gate length of 0.1 μm or less. In the case of stress measurement by the CBED method, it is necessary to make the sample thinner in the same manner as in transmission electron microscope observation.
[0027]
[Non-patent document 1]
"Modeling of MOSFET and BSIM3 User's Guide (MOSFET MODELING & BSIM3 USER'S GUIDE)" by Yuhua Cheng and Chaining Hu, Maruzen Co., Ltd., p. 117-131
[Non-patent document 2]
G. FIG. Scott et al., "NMOS Drive Current Reduction by Transistor Layout and Trench Isolation Induced Stress," IEDM Technology Digest, 2002, NMOS Drive Current Reduction Caused by Stress from Trench Isolation. 117
[Non-Patent Document 3]
R. A. Bianchi et al., "Accurate Modeling of Trench Isolation Induced Mechanical Stress Effect on MOSFET Electrical Performance, Die Technology 99, Acc. 827
[Non-patent document 4]
A. See, Steigen et al., "Siliconide induced pattern density and orientation dependent transconductance in MOS transistors, MOS technology, IE99 technology, IE99 technology." 827
[Non-Patent Document 5]
S. M. Sze, "Semiconductor Sensors", John Weley & Sons, Inc. New York, 1994, p. 162-203
[0028]
[Problems to be solved by the invention]
As described above, the mobility of carriers in a semiconductor varies depending on not only stress in a direction in which current flows (channel length direction) but also stress in a direction perpendicular thereto. That is, the drain current of the MOS transistor changes not only in the channel length direction but also in the channel width direction. Nevertheless, in the conventional method of calculating the drain current, only the stress component in the channel length direction is considered, and there is a limit in improving the accuracy of the calculation result.
[0029]
In addition, as shown in the above equation (7), the conventional mobility model equation does not physically consider the influence of the stress on the magnitude of the drain current. Therefore, when calculating the drain current in a device having an active region size for which measurement for parameter fitting is not performed, there is a problem that the accuracy is reduced.
[0030]
Also, with the miniaturization of semiconductor devices, it has become difficult to measure the stress in the active region of a fine device by a conventional method. Raman spectroscopy cannot perform accurate stress measurements on microscopic devices. In addition, the CBED method requires a sample in which the device is thinned, which involves a complicated and difficult measurement process. Therefore, there is a demand for a new stress evaluation method that can be applied to a fine device and can be executed while maintaining a three-dimensional structure.
[0031]
The present invention has been made to solve the above problems, and a first object of the present invention is to provide a calculation method capable of obtaining a highly accurate drain current in a circuit simulation of a MOS transistor. That is. A second object is to provide a stress calculation method which can be applied to a fine device and can obtain a stress value in a channel region while maintaining an actual three-dimensional shape without destroying the device. That is.
[0032]
[Means for Solving the Problems]
A method for calculating a drain current according to a first aspect of the present invention is characterized in that (a) a model equation of a stress in a channel length direction generated in an active region of a MOS transistor in which the length and the width are used as parameters. (B) obtaining a first model formula which is a model formula of a stress in a direction perpendicular to the channel length direction, and a second model formula which is a model formula of a stress in a direction perpendicular to the channel length direction. Obtaining a third model formula that is a model formula of carrier mobility using the length and width of the active region as parameters, and (c) using a carrier mobility obtained by the third model formula, Calculating the drain current of the MOS transistor.
[0033]
The method for calculating the drain current according to the second aspect is a model formula of the stress in the channel length direction generated in the active region using the length and width of the active region of the MOS transistor as parameters in both cases. Obtaining a first model formula and a second model formula which is a model formula of stress in a direction perpendicular to the channel length direction; and (b) based on the first and second model formulas, A step of obtaining a third model formula which is a model formula of carrier mobility using the length and width of the active region as parameters, and (c) determining the active region of the MOS transistor to be subjected to the drain current calculation, (D) for each of the element regions, calculating using the third model formula based on a length of the element region and a width of the entire active region. Obtaining the element mobility which is the mobility; and (e) calculating the carrier mobility as the entire active region by weighting and averaging the element mobilities with the width of each of the element regions. (F) calculating a drain current of the MOS transistor using the carrier mobility calculated in the step (e).
[0034]
The stress calculation method according to the third aspect is characterized in that, in both (a), the length and width of the active region, and the boundary between the active region and the trench isolation after the buried trench isolation defining the active region are formed. A fourth model expression which is a model expression of a stress generated in the channel region of the active region and a fifth model expression which is a model expression of an average resistivity of the channel region, using the oxide film thickness formed in the portion as a parameter. Obtaining a model formula; (b) forming a bulk MOS device which is a device in which the same conductivity type region as a source / drain region is formed in a channel region of the MOS transistor; and (c) a channel region of the bulk MOS device. (D) using the fifth model formula based on the value of the average resistivity measured in the step (c). Calculating the oxide film thickness; and (e) calculating the stress value in the channel region of the bulk MOS device by the fourth model equation based on the oxide film thickness calculated in the step (d). And a step of performing.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
<Embodiment 1>
In the present invention, the drain current is calculated in consideration of not only the stress in the direction of the channel length of the MOS transistor but also the stress in the direction perpendicular thereto. Further, in the present embodiment, a transistor model to which the present invention is applied will be described as BSIM3 (formulas (1) to (3)).
[0036]
The piezoresistance coefficients in the direction in which the current flows in the semiconductor (the channel length direction) and the direction perpendicular thereto (hereinafter referred to as the “lateral direction”) are respectively π _l And π _t And the components of the stress in the channel length direction and the lateral direction are σ, respectively. _l And σ _t Then, the rate of change Δρ / ρ of the resistivity ρ due to the stress is expressed by the following equation (8).
[0037]
(Equation 8)

[0038]
When the carrier density is n, the following relationship exists between the resistivity and the mobility.
[0039]
(Equation 9)

[0040]
q is an electron charge. From this equation, the mobility μ when stress is applied to the semiconductor ₁ And the mobility μ when no stress is applied ₀ Is as follows.
[0041]
(Equation 10)

[0042]
Assuming that Δρ / ρ is sufficiently smaller than 1, and performing Taylor expansion, equation (11) is obtained.
[0043]
(Equation 11)

[0044]
Here, for the sake of simplicity, it is assumed that the shapes of the active region and the gate electrode of the MOS transistor are as shown in FIG. That is, the MOS transistor has a length L _ACT , Width W _ACT The size of the active region 11 is defined by the trench isolation 12. Then, the gate length L is formed on the active region 11 and the trench isolation 12. _GATE Gate electrode 13. The length of the portion of the active region 11 that is not covered by the gate electrode 13, that is, the length of the source / drain region is L both on the source side and the drain side. _SD It is.
[0045]
Here, a coordinate system as shown in FIG. 2 is defined. That is, the channel width direction is the x axis, the channel length direction is the y axis, and the direction perpendicular to the wafer surface is the z axis.
[0046]
As a mechanism for generating stress in the active region, thermal oxidation of silicon on the surface of the trench isolation 12 after the trench isolation 12 is buried in the semiconductor substrate will be considered. FIG. 3 is a sectional view of the active region 11 and the trench isolation 12. By embedding the active region 12 in the silicon substrate 100, the active region 11 is defined therebetween.
[0047]
When the trench isolation 12 is buried and formed in the silicon semiconductor substrate 10 in the manufacturing process of the MOS transistor, thermal oxidation of a portion of the silicon in contact with the formed trench isolation 12 occurs, and the surface of the trench isolation 12 is newly oxidized. A film 14 is formed. The thermal oxidation process of silicon involves volume expansion, and the ratio α of the volume of consumed silicon to the volume of the oxide film formed by thermal oxidation is usually about 0.44. However, since the semiconductor element to be formed is built in a thick (〜100 μm) substrate, its expansion is restricted. Therefore, when the oxide film 14 is formed on the surface of the trench isolation 12, a compressive stress is generated in the active region 11 as shown by an arrow in FIG.
[0048]
In the present embodiment, active region length L _ACT And active area width W _ACT The dependence of the stress on the active region 11 with respect to is estimated as follows. First, according to the coordinate system defined in FIG. 2, the component of the stress in the channel width direction (x direction) is represented by σ. _x , The component in the channel length direction (y direction) _y , The component perpendicular to the wafer upper surface (z direction) _z And Assuming that the substrate is an isotropic material, the stress-strain relationship under multiaxial stress is as follows.
[0049]
(Equation 12)

[0050]
(Equation 13)

[0051]
[Equation 14]

[0052]
εx, εy, εz are the x-, y-, and z-direction components of the strain, respectively. _x , Σ _y , Σ _z Are the x-, y-, and z-direction components of the stress, respectively. E is Young's modulus and ν is Poisson's ratio.
[0053]
Since the stress generated in the active region 11 due to the formation of the oxide film 14 is mainly caused by the expansion on the side surface of the trench isolation 12, the stress in the z direction perpendicular to the upper surface of the active region 11 is considered to be small. So for simplicity σ _z Assuming that = 0, the stress-strain relationship is as follows.
[0054]
(Equation 15)

[0055]
(Equation 16)

[0056]
Also, σ _z = 0, ε _z Is extremely small compared to εx and εz. _z = 0.
From Equations (15) and (16), σ _x And σ _y Are represented as follows.
[0057]
[Equation 17]

[0058]
(Equation 18)

[0059]
Here, the following solutions are considered as displacements in the x, y, and z directions.
[0060]
[Equation 19]

[0061]
(Equation 20)

[0062]
(Equation 21)

[0063]
These displacements satisfy the stress equilibrium equation.
[0064]
As shown in FIG. 3, the active region 11 (Si) and the trench isolation 12 (SiO ₂ ), The thickness of the newly formed oxide film 14 is defined as t, and x = W in FIG. _ACT / 2 (ie, the end of the active region 11) in the x direction is:
[0065]
(Equation 22)

[0066]
Is represented by Therefore, from equation (19),
[0067]
[Equation 23]

[0068]
And can be. The same holds true for the displacement in the y direction, and from equation (20),
[0069]
(Equation 24)

[0070]
And can be. Further, since εx = ∂u / ∂x and ｙy = ∂v / ∂y, the x-direction component σ of the stress is obtained from the equations (17) and (18). _x And the y-direction component σ _y Is obtained by the following equation.
[0071]
(Equation 25)

[0072]
(Equation 26)

[0073]
Therefore, the rate of change Δρ / ρ of the resistivity ρ due to the stress is given by the following equation (8).
[0074]
[Equation 27]

[0075]
And can be. From equation (11), the mobility μ when a stress is applied is obtained. ₁ Is
[0076]
[Equation 28]

[0077]
Is obtained as
[0078]
In the present embodiment, the mobility μ when a stress acts is given by the following model equation (29) based on equation (28). ₁ Is calculated.
[0079]
(Equation 29)

[0080]
A, B, C and n ₁ , N ₂ Is a fitting parameter determined by fitting the calculated value of the drain current and the measured value. Note that in equation (28), n ₁ = N ₂ = 1, which means that the expression (28) indicates that the stress σ in the z-direction _z This is because it is derived from the equations (25) and (26) obtained assuming that = 0. Actually, when a three-dimensional stress simulation is performed, 0 ≦ n ₁ <1 and 0 ≦ n ₂ The value of <1 is determined. Drain current I _ds Is calculated from μ in equation (3). ₀ Μ obtained by the equation (29) in place of ₁ Is performed according to the equations (1) to (3).
[0081]
The method of calculating the drain current described above is shown in the flowchart of FIG. That is, the method for calculating the drain current according to the present embodiment includes the following steps ST1 to ST3. In step ST1, model equations (equations (25) and (26)) of stress in the channel length direction and lateral direction using the length and width of the active region as parameters are obtained. In step ST2, based on the shape (length and width) of the active region of the MOS transistor whose drain current is to be calculated and the stress model obtained in step ST1, the stress is applied to the active region. The mobility (equation (29)) is calculated. Then, in step ST3, the drain current is calculated using the mobility obtained when the stress obtained in step ST2 acts (Equations (1) to (3)).
[0082]
As described above, in the method for calculating the drain current according to the present embodiment, the mobility model formula (29) in which not only the stress in the channel length direction but also the stress in the lateral direction is considered as a mobility deterioration factor is used. . Furthermore, model expressions (25) and (26) representing the relationship between the length and width of the active region and the magnitude of the stress in the active region are constructed based on physical considerations. That is, non-physical handling as in equation (7) is not performed. Therefore, it is possible to calculate the drain current with high accuracy even for a MOS transistor having a size of an active region other than the range actually measured at the time of parameter fitting.
[0083]
In the above description, BSIM3 has been described as an example of the transistor model. However, application of the present invention is not limited thereto. It is clear that the present invention can be widely applied to any transistor model model in which carrier mobility is used as a parameter.
[0084]
<Embodiment 2>
The first embodiment has been described on the assumption that the active region (source / drain region) of the MOS transistor has a simple shape as shown in FIG. In this embodiment, a method of calculating a drain current according to the present invention in the case of a MOS transistor having a complicated active region shape will be described. That is, the mobility μ in the case where the shape of the active region of the MOS transistor whose drain current is to be calculated in step ST2 of the flow chart of FIG. 4 is complicated. ₁ The calculation method of will be described.
[0085]
First, as shown in FIG. 5, when the source / drain region length is different between the source side and the drain side, that is, the source region length L _S And drain region length L _D Is different. In this case, similarly to the case of FIG. 1, the drain current I _ds Is calculated. As can be seen from the equation (28), the mobility μ due to the stress μ ₀ Is degraded by the length L of the entire active region. _ACT And width W _ACT This is because it does not depend on the difference in size between the source side, the drain side, and the active region side. Considering the stress generation mechanism as shown in FIG. 3, for example, the active region width W _ACT Is extremely physically small, except when the stress generated on the trench isolation side surface greatly affects the center of the channel width, such as when is extremely small.
[0086]
Next, as shown in FIG. 6, although the shapes of the active regions are the object on the source side and the drain side, two different source / drain region lengths L _SD1 , L _SD2 Is considered. In this case, the mobility μ when stress is applied ₁ Is obtained by the following equation (30).
[0087]
[Equation 30]

[0088]
As shown in FIG. _ACT1 Is the active region length L _ACT1 Is the width of the part _ATC2 Is the active region length L _ACT2 Is the width of the part As can be seen from this equation, μ in equation (30) ₁ Sets the active region length to L _ACT1 , The active area width is W _ACT (= W _ACT1 + W _ACT2 The mobility μ obtained by the equation (29). ₁₁ And the active region length is L _ACT2 , The active area width is W _ACT The mobility μ obtained by the equation (29) ₁₂ And the corresponding width W _ACT1 , W _ACT2 As a weighted average. In the present specification, μ ₁₁ And μ ₁₂ As shown in FIG. _ACT Each mobility calculated by the equation (29) for each different active region length is referred to as “element mobility”.
[0089]
By combining the methods described with reference to FIGS. 5 and 6, for example, in the active region having a complicated shape as shown in FIG. ₁ Can be obtained. That is, its mobility μ ₁ Can be used to calculate the drain current of a MOS transistor having an active region with a complicated shape.
[0090]
FIG. 8 shows the mobility μ when a stress acts on an active region having a complicated shape. ₁ Is a flow chart showing the procedure for obtaining Hereinafter, according to the flow chart of FIG. 8, the mobility μ will be described with reference to FIG. ₁ The calculation method of will be described. The mobility μ ₁ Has the following steps ST11 to ST14.
[0091]
First, in step ST11, the active region of FIG. 7A is scanned from one end to the other end in the channel width direction, and the active region is divided at a portion where the length of the active region on the source side or the drain side changes. In this example, as shown in FIG. _ACT1 ~ L _ACT4 Width W corresponding to each _ACT1 ~ W _ACT4 Are divided into four regions (element regions).
[0092]
Next, in step ST12, the active region length L _ACT1 ~ L _ACT4 Element mobility μ corresponding to each of ₁₁ ~ Μ ₁₄ Ask for. That is, in equation (29), the width of the active region is set to W. _ACT (= W _ACT1 + W _ACT2 + W _ACT3 + W _ACT4 ) And the active region length is L _ACT1 Element mobility μ obtained as ₁₁ And L _ACT2 Element mobility μ obtained as ₁₂ And L _ACT3 Element mobility μ obtained as _Thirteen And L _ACT4 Element mobility μ obtained as ₁₄ And ask.
[0093]
Then, in step ST13, those element mobilities μ ₁₁ ~ Μ ₁₄ Is the width W corresponding to each _ACT1 ~ W _ACT4 And weighted average, and the mobility μ as the entire active region ₁ Ask for. That is, the mobility μ in this example ₁ Is obtained by the following equation (31).
[0094]
[Equation 31]

[0095]
Mobility μ when stress is applied in steps ST11 to ST13 ₁ Is obtained, the drain current is calculated using the value in step ST3 shown in the flowchart of FIG.
[0096]
According to the present embodiment, even in an active region having a complicated shape, it is possible to obtain a mobility in which a channel length direction component and a lateral direction component of stress are considered. Therefore, it is possible to calculate the drain current with high accuracy even for a MOS transistor having an active region having a complicated shape.
[0097]
<Embodiment 3>
In the present embodiment, the mobility μ when stress is applied ₁ In the model equation (29), when parameter fitting is performed, a transistor whose channel length direction is the crystal axis <100> direction and a transistor whose channel length direction is the crystal axis <110> direction are separately set. The parameters {A, B, C} are determined. Then, the mobility μ is calculated using the parameters {A, B, C} corresponding to the channel length direction of the MOS transistor for which the drain current is calculated. ₁ Is calculated.
[0098]
The silicon substrate is a single crystal, and the Young's modulus and Poisson's ratio differ depending on the plane orientation. Also, the piezoresistance coefficient π _l And π _t Also have different values depending on the plane orientation. Therefore, in the model equation (29), when parameter fitting is performed, parameters for a transistor whose channel length direction is the <100> axis direction and a transistor whose channel length direction is the <110> axis direction are separately set. By defining {A, B, C}, more accurate μ can be set according to the channel length direction of the MOS transistor. ₁ Can be obtained. Therefore, the drain current I _ds Accuracy can be improved.
[0099]
<Embodiment 4>
In the present embodiment, a method of estimating a stress by calculating the stress generated in the active region using the model formula derived in the first embodiment is proposed.
[0100]
In general, there are widely known physical parameter values for the Young's modulus E and the Poisson's ratio ν, but the piezoresistance coefficient π _l , Π _t The value of is not well understood. This is because, unlike the case where the drain current of the MOS transistor is a normal bulk conduction, electric conduction is caused by the carriers confined in the inversion layer, and the mobility of the carriers is Si / SiO ₂ This is because it is also affected by scattering at the interface.
[0101]
Therefore, it is difficult to obtain individual parameters in the equation (28), and there is no other way but to obtain the parameters A, B, and C in the form of the equation (29) by fitting with actual measured values. In the present embodiment, focusing on the fact that the value of the piezoresistance coefficient in bulk conduction is known, and using the equations (28), (25), and (26), it works in the channel region in the active region. A stress value can be calculated. FIG. 9 is a flowchart of the method for estimating the stress in the channel region of the MOS transistor according to the present embodiment. Hereinafter, a method for estimating stress will be described with reference to FIG.
[0102]
For example, in a normal enhancement-type nMOS transistor, as shown in FIG. 10A, a p-type region exists between a source n-type region and a drain n-type region. On the other hand, in the present embodiment, in step ST21, as shown in FIG. 11A, an n-type region is also formed in the channel region of the nMOS transistor by n-type channel doping, and bulk conduction occurs between the source and the drain. A MOS transistor (hereinafter, referred to as a “bulk MOS device”) is formed. It is also assumed that the bulk MOS device formed in step ST21 has an active region of the same shape as the MOS transistor whose stress is to be estimated.
[0103]
Subsequently, in step ST22, the impurity profile (donor impurity concentration distribution N) of the bulk MOS device with respect to the substrate depth z in the channel region is obtained by SIMS (Secondary Ion Mass Spectroscopy). _D (Z) and acceptor impurity concentration distribution N _A (Z)) is measured. For example, in the case of a normal nMOS transistor structure as shown in FIG. 10A, since the channel region is not doped with a donor impurity, the acceptor impurity concentration distribution N as shown in FIG. _A Only (z) is obtained. In this embodiment, since the measurement is performed on the bulk MOS device having the structure of FIG. 11A, the distribution of the donor impurity concentration N as shown in FIG. _D (Z) and acceptor impurity concentration distribution N _A (Z) is obtained. As shown in FIG. 11B, the donor impurity concentration distribution N _D From the graph of (z), the junction depth zj of the n-type region in the channel region can be found.
[0104]
In step ST23, the measured value of the average resistivity of the channel region is obtained by measuring the drain current and the source-drain voltage of the bulk MOS device formed in step ST21. Assuming that the average resistivity of the channel is ρ1, the drain current I _ds And source-drain voltage V _ds Is related to
[0105]
(Equation 32)

[0106]
And can be. L _eff Is the effective channel length, W _eff Is the effective channel width. As can be seen from equation (32), V of the bulk MOS device formed in ST21 _ds −I _ds If the relationship is measured, the average resistivity can be obtained from the slope.
[0107]
In the subsequent step ST24, a model of the stress in the active region 11 using the thickness t of the oxide film 14 formed after the buried formation of the trench isolation 12 described in FIG. 3 and the shape (length and width) of the active region as parameters. An equation and a model equation for the average resistivity when a stress acts on the t and the shape of the active region as parameters are also obtained. For the former model equation of stress, the equations (25) and (26) derived in the first embodiment are used.
[0108]
On the other hand, the latter model equation of the average resistivity is obtained as follows. First, consider the case where no stress acts on the active region. The average resistivity in that case can be calculated by equation (33).
[0109]
[Equation 33]

[0110]
μ _n Is the mobility in bulk conduction when no stress is applied, and n (z) is the carrier concentration.
[0111]
μ _n Is generally a function of the impurity concentration, but can be calculated based on Irvin's empirical formula. For the Irvin's empirical formula, see J.M. C. Irvin, “Resistance of Bulk Silicon and of Diffused Layer in Silicon” (The Bell System, Technical, Vol. 2, 1941, Vol. 3, 1972, Vol. 62, Vol. 3, 1972, Vol. 3, pp. 19-26). ing.
[0112]
The carrier concentration n (z) is the donor impurity concentration distribution N obtained by the SIMS measurement in step ST22. _D (Z) and acceptor impurity concentration distribution N _A Using (z),
[0113]
(Equation 34)

[0114]
Can be calculated as
[0115]
Then, the influence of the stress on the equation (33) is considered. Mobility degradation factor μ due to stress ₁ / Μ ₀ Is obtained from the equation (28), and based on the deterioration factor, the model equation of the average resistivity when stress is applied is as follows.
[0116]
(Equation 35)

[0117]
And can be. Π in bulk conduction _l , Π _t Is known, and E, ν, and α are also known. Therefore, if the average resistivity is known, the value of the parameter t is determined.
[0118]
In step ST25, by comparing the measured value of the average resistivity obtained in step ST23 with the calculated value of the average resistivity according to the model formula obtained in step ST24, the oxide film formed after the buried formation of the trench isolation 12 is formed. The thickness t of the fourteenth layer is obtained. That is, the value of t is determined so that the value of the average resistivity calculated by the equation (35) matches the measured value of the average resistivity.
[0119]
Finally, in step ST26, the stress generated in the channel region of the bulk MOS device formed in step ST21 is calculated using the stress model equations (25) and (26). Then, the calculated value is used as an estimated value of the stress in the channel region of the MOS transistor to be subjected to stress estimation having an active region having the same shape as the bulk MOS device.
[0120]
As described above, the stress generated in the active region is determined by the shape of the active region. Therefore, it is considered that the same magnitude of stress is generated between the bulk MOS device having the same shape of the active region and the normal MOS transistor. In step ST21, a bulk MOS device having an active region having the same shape as the MOS transistor whose stress is to be estimated is formed. Therefore, the calculated value of the stress in the channel region of the bulk MOS device is considered to be equal to the value of the stress in the channel region of the MOS transistor whose stress is to be estimated.
[0121]
As described above, according to the stress estimation method according to the present invention, since the stress value is estimated from the actual electrical characteristics of the bulk MOS device, the present invention can be applied to a fine device without being limited by the size of the device. . Further, the stress value in the active region can be estimated while maintaining the actual three-dimensional shape without destroying the device.
[0122]
In the above description, the transistor whose stress is to be estimated is described as an nMOS transistor. However, it is apparent that the transistor can be applied to a pMOS transistor.
[0123]
【The invention's effect】
According to the drain current calculation method according to the present invention, the third model formula is a model formula based on the first and second model formulas. Therefore, the carrier mobility calculated by the third model formula is obtained as a value that takes into account not only the stress in the channel length direction but also the stress in the direction perpendicular thereto. As a result, it is possible to calculate the drain current with high accuracy.
[0124]
Further, according to the stress calculation method of the present invention, it is possible to calculate the stress in the channel region of the bulk MOS device. Since the stress generated in the active region is considered to be determined by the shape of the active region, a bulk MOS device having the same shape of the active region and a normal MOS transistor have the same magnitude of stress generated. Conceivable. Therefore, the stress calculated according to the present invention can be estimated as a stress value in a normal MOS transistor.
[0125]
In the present invention, since the stress value is obtained from the actual electric characteristics of the bulk MOS device, the present invention can be applied to a fine device without being limited by the size of the device. Needless to say, it is not necessary to destroy the device for measuring the stress.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a method for calculating a drain current according to a first embodiment;
FIG. 2 is a diagram showing a coordinate system in a method for calculating a drain current according to the first embodiment.
FIG. 3 is a diagram illustrating a mechanism of generating stress in an active region.
FIG. 4 is a flowchart showing a method for calculating a drain current according to the first embodiment;
FIG. 5 is a diagram for explaining a mobility deriving method according to the second embodiment.
FIG. 6 is a diagram for explaining a mobility deriving method according to the second embodiment.
FIG. 7 is a diagram for explaining a mobility deriving method according to the second embodiment.
FIG. 8 is a flowchart illustrating a mobility deriving method according to the second embodiment.
FIG. 9 is a flowchart showing a method for estimating stress according to a fourth embodiment.
FIG. 10 is a diagram showing a configuration and an impurity profile of an nMOS transistor.
FIG. 11 is a diagram for explaining a stress estimating method according to the fourth embodiment.
FIG. 12 is a diagram for explaining a conventional drain current calculation method.
[Explanation of symbols]
11 active region, 12 trench isolation, 13 gate electrode, 14 thermal oxide film.

Claims (4)

(A) A first model formula which is a model formula of a stress in a channel length direction generated in the active region, using both the length and width of an active region of a MOS transistor as parameters, and a first model formula perpendicular to the channel length direction. Obtaining a second model formula that is a model formula of the stress in the direction;
(B) obtaining a third model formula that is a model formula of carrier mobility with the length and width of the active region as parameters based on the first and second model formulas;
(C) calculating the drain current of the MOS transistor using the carrier mobility obtained by the third model equation. (A) A first model formula which is a model formula of a stress in a channel length direction generated in the active region, using both the length and width of an active region of a MOS transistor as parameters, and a first model formula perpendicular to the channel length direction. Obtaining a second model formula that is a model formula of the stress in the direction;
(B) obtaining a third model formula that is a model formula of carrier mobility with the length and width of the active region as parameters based on the first and second model formulas;
(C) dividing the active region of the MOS transistor to be subjected to the drain current calculation into element regions divided by a portion where the length of the active region changes;
(D) obtaining, for each of the element regions, an element mobility that is a mobility calculated using the third model formula based on a length of the element region and a width of the entire active region;
(E) calculating the carrier mobility of the active region as a whole by weighting the element mobility with the width of each element region and performing a weighted average; and (f) performing the step (e). Calculating the drain current of the MOS transistor using the calculated carrier mobility. A method for calculating a drain current according to claim 1 or 2, wherein:
The third model equation is:
A method of calculating a drain current, wherein the case where the channel length direction is the crystal axis <100> direction is different from the case where the channel length direction is the crystal axis <110> direction. (A) both the length and width of the active region, and the oxide film thickness formed at the boundary between the active region and the trench isolation after the buried trench isolation defining the active region, as parameters. Obtaining a fourth model expression that is a model expression of a stress generated in a channel region of the active region and a fifth model expression that is a model expression of an average resistivity of the channel region;
(B) forming a bulk MOS device which is a device in which the same conductivity type regions as the source / drain regions are formed in the channel region of the MOS transistor;
(C) measuring an average resistivity of a channel region of the bulk MOS device;
(D) calculating the oxide film thickness using the fifth model formula based on the value of the average resistivity measured in the step (c);
(E) calculating a stress value in the channel region of the bulk MOS device using the fourth model formula based on the oxide film thickness calculated in the step (d). Calculation method.

Images