JP2004326614A

JP2004326614A - Simulation system, simulation method, and simulation program

Info

Publication number: JP2004326614A
Application number: JP2003122781A
Authority: JP
Inventors: Takashi Ito; 貴司伊藤
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 2003-04-25
Filing date: 2003-04-25
Publication date: 2004-11-18

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simulation system, simulation method and simulation program capable of shortening the processing time. <P>SOLUTION: Circuit connection information descriptive of connecting information of a circuit to be measured and a boundary condition including an input waveform or the like are set (S110), and an analysis object time and an analysis condition including a first time stride of the analysis object time divided long are set (S120). A rough simulation is performed by use of the circuit connection information, the boundary condition and the analysis condition (S130), and waveform data obtained at a result of the rough simulation are outputted (S140). The waveform data are examined to determine the necessity of a further detailed simulation (S150). When the further detailed simulation is needed, the detailed simulation is carried out (S160), and waveform data obtained at a result of the detailed simulation are outputted (S170). <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の動作解析を行うためのシミュレーションシステム、シミュレーション方法、及びシミュレーションプログラムに関する。
【０００２】
【従来の技術】
半導体集積回路の動作解析を行う回路シミュレーション（以下において単に「シミュレーション」と言う。）においては、波形の時間変化を詳細に解析するために、解析ステップ（時間刻み幅）を短く設定してシミュレーションをする手法が知られている。このシミュレーションでは、測定対象のデバイスモデル及び接続情報を記述した回路接続情報を作成して、解析対象時間及び解析ステップ（時間刻み幅）を設定し、入力波形等の境界条件の基で解析し、出力波形等の出力結果を得る。もし、出力結果を考察して、所望のトランジェント変化が得られない等の不都合があれば、更に細かな解析ステップを設定してシミュレーションを初めからやり直す（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平１０−１１６２９７号公報（第６−９頁、図１）
【０００４】
【発明が解決しようとする課題】
上述した従来技術においては、詳細な変化を観測できるように解析ステップ（時間刻み幅）を短く設定してシミュレーションする。このため、解析回数が多くなり、シミュレーションの処理時間が長くなる。又、シミュレーションをやり直す必要がある場合、最初のシミュレーションと同じ解析対象時間に対して更に細かな解析ステップを用いてシミュレーションする。このため、詳細な解析をするほど、逆比例の関係で、シミュレーションの処理時間が長くなる。又、シミュレーションの処理時間が長くなるため、シミュレーションの出力結果のデータ量が大きくなる。又、シミュレーションの結果を最終的にファイルに保存する場合に、シミュレーション実行処理中に使用する主記憶装置の記憶容量が大きくなり、中央処理制御装置（ＣＰＵ）の作業領域が大きくなる。このため、ＣＰＵの処理速度が遅くなる。
【０００５】
上記した従来技術の問題点を鑑み、本発明の目的は、処理時間を短くすることができるシミュレーションシステム、シミュレーション方法、及びシミュレーションプログラムを提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達するために、本発明の第１の特徴は、（イ）解析対象時間、及びその解析対象時間を複数に分割する第１の時間刻み幅を用いて、被測定回路の動作を概略シミュレーションする概略シミュレーション実行処理手段と、（ロ）概略シミュレーションの結果を格納する主記憶装置と、（ハ）概略シミュレーションの結果に基づいた波形を表示可能な出力装置と、（ニ）解析対象時間の一部を指定する部分指定時間、及びその部分指定時間を複数に分割する、第１の時間刻み幅より短い第２の時間刻み幅を入力可能な入力装置と、（ホ）主記憶装置に格納された概略シミュレーションの結果から、部分指定時間の開始時刻における被測定回路中の複数のノードにおけるそれぞれの物理パラメータ、及び開始時刻における被測定回路への入力波形を抽出するデータ抽出手段と、（ヘ）物理パラメータ、及び入力波形を用いて、部分指定時間について、第２の時間刻み幅で詳細シミュレーションする詳細シミュレーション実行処理手段とを備えるシミュレーションシステムであることを要旨とする。
【０００７】
本発明の第２の特徴は、（イ）中央処理制御装置の概略シミュレーション実行処理手段により、解析対象時間、及びその解析対象時間を複数に分割する第１の時間刻み幅を用いて、被測定回路の動作を概略シミュレーションするステップと、（ロ）概略シミュレーションの結果を主記憶装置に格納するステップと、（ハ）入力装置を介して、解析対象時間の一部を指定する部分指定時間、及びその部分指定時間を複数に分割する、第１の時間刻み幅より短い第２の時間刻み幅を中央処理制御装置のデータ取得手段が取得するステップと、（ニ）主記憶装置に格納された概略シミュレーションの結果から、部分指定時間の開始時刻における被測定回路中の複数のノードにおけるそれぞれの物理パラメータ、及び開始時刻における被測定回路への入力波形を中央処理制御装置のデータ抽出手段が抽出するステップと、（ホ）物理パラメータ、及び入力波形を用いて、中央処理制御装置の詳細シミュレーション実行処理手段が部分指定時間について、第２の時間刻み幅で詳細シミュレーションするステップとを含むシミュレーション方法であることを要旨とする。
【０００８】
本発明の第３の特徴は、（イ）中央処理制御装置の概略シミュレーション実行処理手段により、解析対象時間、及びその解析対象時間を複数に分割する第１の時間刻み幅を用いて、被測定回路の動作を概略シミュレーションする手順と、（ロ）概略シミュレーションの結果を主記憶装置に格納する手順と、（ハ）入力装置を介して、解析対象時間の一部を指定する部分指定時間、及びその部分指定時間を複数に分割する、第１の時間刻み幅より短い第２の時間刻み幅を中央処理制御装置のデータ取得手段が取得する手順と、（ニ）主記憶装置に格納された概略シミュレーションの結果から、部分指定時間の開始時刻における被測定回路中の複数のノードにおけるそれぞれの物理パラメータ、及び開始時刻における被測定回路への入力波形を中央処理制御装置のデータ抽出手段が抽出する手順と、（ホ）物理パラメータ、及び入力波形を用いて、中央処理制御装置の詳細シミュレーション実行処理手段が部分指定時間について、第２の時間刻み幅で詳細シミュレーションする手順とをシミュレーションシステムに実行させるためのシミュレーションプログラムであることを要旨とする。
【０００９】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。
【００１０】
（システム構成）
本発明の実施の形態に係る半導体集積回路の動作解析を行うためのシミュレーションシステムは、図１に示すように、入力装置１、出力装置２、主記憶装置３、及び中央処理制御装置（ＣＰＵ）５等を備える。
【００１１】
ＣＰＵ５は、図１に示すように、データ取得手段６、概略シミュレーション実行処理手段７、詳細シミュレーション実行処理手段８、シミュレーション結果出力手段９、及びデータ抽出手段１０等を有する。
【００１２】
データ取得手段６は、解析対象時間、第１の解析ステップ（第１の時間刻み幅）、解析対象時間の一部を指定する部分指定時間、及び第１の解析ステップ（第１の時間刻み幅）より短い第２の解析ステップ（第２の時間刻み幅）等のデータを取得する。ここで、「解析ステップ」とは、解析対象時間を特定の時間刻み幅で区切り、時間刻み幅の各ステップごとに解析を行う場合の時間刻み幅のことである。
【００１３】
又、概略シミュレーション実行処理手段７は、解析対象時間、及び第１の解析ステップを用いて、被測定回路の動作を概略シミュレーションする。一方、詳細シミュレーション実行処理手段８は、部分指定時間の開始時刻における物理パラメータ、及び開始時刻における被測定回路への入力波形を用いて、部分指定時間について、第２の解析ステップで詳細シミュレーションする。ここで、「物理パラメータ」とは、被測定回路の各ノードにおける電流値又は電圧値等の物理パラメータのことである。被測定回路が光集積回路等の光学的な回路であれば、「物理パラメータ」は光強度でも良い。更に、シミュレーション結果出力手段９は、概略シミュレーションの結果等を出力装置２の波形表示ウィンドウに表示させる。更に、データ抽出手段１０は、主記憶装置３に格納された概略シミュレーションの結果から、物理パラメータ、及び詳細シミュレーションの入力波形等を抽出する。
【００１４】
なお、ＣＰＵ５は、図示を省略した制御手段を更に備える。制御手段は、入力装置１、出力装置２、主記憶装置３、データ取得手段６、概略シミュレーション実行処理手段７、詳細シミュレーション実行処理手段８、及びシミュレーション結果出力手段９等の動作やこれらに対する信号等の入出力を制御する。
【００１５】
主記憶装置３は、図２に示すように、デバイスモデルを格納するデバイスモデル記憶部４１、回路接続情報を格納する回路接続情報記憶部４２、回路動作の境界条件を格納する境界条件記憶部４３、解析対象時間及び第１の解析ステップを含む概略シミュレーションに必要な解析条件を格納する概略解析条件記憶部４４、概略シミュレーションの結果を格納する概略シミュレーション結果記憶部５１、詳細シミュレーションの結果を格納する詳細シミュレーション結果記憶部５２、部分指定時間を格納する部分指定時間記憶部６１、第２の解析ステップを格納する詳細解析条件記憶部６２、物理パラメータを格納する初期値情報記憶部６３、及び詳細シミュレーションの入力波形を格納する入力波形情報記憶部６４等の各種の記憶部を備えている。
【００１６】
図１に示した入力装置１は、部分指定時間及び第２の解析ステップ等を入力可能である。入力装置１としては、キーボード及びマウス等が使用できる。図１に示した出力装置２は、概略シミュレーションの結果に基づいた波形等を表示可能である。出力装置２としては、ディスプレイ等が使用できる。
【００１７】
（シミュレーション方法）
図１に示したシミュレーションシステムの測定対象として、図３に、複数のインバータ回路３０ａ〜３０ｈを直列接続したインバータ直列回路（被測定回路）３０を例示している。以下、図３に例示した被測定回路３０についてシミュレーションする場合におけるシミュレーション方法の手順を、図４及び図５のフローチャートを参照して説明する。
【００１８】
（イ）ステップＳ１１０において、図３に例示した被測定回路３０のそれぞれのインバータ回路（デバイス）３０ａ〜３０ｈの特性を記述したデバイスモデル、及びそれぞれのデバイス相互の接続関係を規定する接続情報を記述したネットリスト（回路接続情報）が、図１に示した入力装置１を介して、図２に示した主記憶装置３のデバイスモデル記憶部４１及び回路接続情報記憶部４２にそれぞれ格納される。なお、デバイスモデルには、それぞれのデバイスの伝達特性や閾値等のデバイス情報等も含まれる。更に、被測定回路３０の電源電圧、入力波形、及び動作温度等の回路動作の境界条件が、主記憶装置３の境界条件記憶部４３に格納される。
【００１９】
（ロ）ステップＳ１２０において、図１に示した入力装置１を介して、解析対象時間及び概略解析の第１の解析ステップ等の解析条件が入力され、図２に示した主記憶装置３の概略解析条件記憶部４４に格納される。概略シミュレーションでは、図３に例示した被測定回路３０の基本動作が確認できれば良いので、第１の解析ステップが長く設定される。
【００２０】
（ハ）ステップＳ１３０において、まず、図１に示したデータ取得手段６が、図２に示したデバイスモデル記憶部４１、回路接続情報記憶部４２、境界条件記憶部４３、及び概略解析条件記憶部４４から、デバイスモデル、回路接続情報、境界条件、及び解析条件をそれぞれ取得する。次に、図１に示した概略シミュレーション実行処理手段７が、これらのデバイスモデル、回路接続情報、境界条件、及び解析条件を用いて、概略シミュレーションする。概略シミュレーションの結果得られた波形データや各ノードにおける電圧値のデータ等は、図２に示した主記憶装置３の概略シミュレーション結果記憶部５１に格納される。例えば、図６に示すように、それぞれの時刻に対応した、各ノードにおける電圧値のデータ等が概略シミュレーション結果記憶部５１に格納される。
【００２１】
（ニ）ステップＳ１４０において、図１に示したシミュレーション結果出力手段９が、図２に示した概略シミュレーション結果記憶部５１に格納された概略シミュレーションの結果（波形データ）を読み出して、図１に示した出力装置２に出力させる。ここでは、波形表示ツールを用いることにより、シミュレーション結果出力手段９が、出力装置２を介して、図７に示す波形表示ウィンドウ７０に波形データを表示する。
【００２２】
（ホ）ステップＳ１５０において、概略シミュレーションの結果得られた波形データに基づき、更に詳細なシミュレーションをする必要の有無を判定する。判定した結果、更に詳細なシミュレーションをする必要がある場合は、ステップＳ１６０に進む。一方、更に詳細なシミュレーションをする必要が無い場合は、ここでシミュレーションを終了する。ステップＳ１６０における詳細シミュレーション実行処理は、図５に示すように、ステップＳ１６１〜Ｓ１６５の手順に従って行われる。
【００２３】
（ヘ）ステップＳ１６１において、まず、図７に示すように、波形表示ウィンドウ７０のメニューバー７１から「シミュレーション」のメニュー項目を図１に示した入力装置１を用いて選択（クリック）すると、選択項目（コマンドの一覧）を表示したプルダウンメニュー（選択ウィンドウ）７２が表示される。コマンドの一覧には、詳細シミュレーションの解析対象時間となる「部分指定時間設定」、及び詳細シミュレーションに用いる第２の解析ステップを設定する「解析ステップ設定」がある。コマンドの一覧から部分指定時間設定の項目をクリックすると、入力フォームを備える部分指定時間の設定ウィンドウ（図示省略）が表示される。そして、この設定ウィンドウを用いて、概略シミュレーションに用いた解析対象時間の一部を指定する部分指定時間を入力装置１を用いて入力する。部分指定時間は、ここでは、例えば開始時刻ｔ１〜終了時刻ｔ２と入力装置１を用いて入力フォームに入力する。次に、図１に示したデータ取得手段６が、入力した部分指定時間を取得する。部分指定時間は、図２に示した主記憶装置３の部分指定時間記憶部６１に格納される。
【００２４】
（ト）ステップＳ１６２において、まず、図７に示した選択ウィンドウ７２のコマンドの一覧から解析ステップ設定の項目をクリックすると、第２の解析ステップを設定するのに必要な設定ウィンドウ（図示省略）が表示される。そして、この設定ウィンドウを用いて、概略シミュレーションに用いた第１の解析ステップより時間刻み幅が短くなるように、詳細シミュレーションに用いる第２の解析ステップを入力装置１を用いて入力する。次に、データ取得手段６が、入力した第２の解析ステップを取得する。第２の解析ステップは、主記憶装置３の詳細解析条件記憶部６２に格納される。
【００２５】
（チ）ステップＳ１６３において、データ抽出手段１０が、概略シミュレーション結果記憶部５１に格納された概略シミュレーションの結果から、詳細シミュレーションの開始時刻ｔ１時点での物理パラメータを抽出する。物理パラメータとしては、例えば、図６に示す開始時刻ｔ１（５７ｎｓ）における被測定回路３０のノードｉｎの電圧値（０Ｖ）、ノードｎ１の電圧値（２．４９９９７Ｖ）、ノードｎ２の電圧値（−７６．７１５１μＶ）、・・・・・、及びノードｏｕｔの電圧値（１．８５４２７ｍＶ）等が抽出される。抽出した各ノードにおける物理パラメータ（ここでは、電圧値）は、主記憶装置３の初期値情報記憶部６３に初期値情報として格納される。
【００２６】
（リ）更に、ステップＳ１６４おいて、データ抽出手段１０が、概略シミュレーション結果記憶部５１に格納された概略シミュレーションの結果得られた波形データから、開始時刻ｔ１〜終了時刻ｔ２における入力波形を抽出する。抽出した詳細シミュレーションの入力波形は、主記憶装置３の入力波形情報記憶部６４に格納される。
【００２７】
（ヌ）ステップＳ１６５において、図１に示した詳細シミュレーション実行処理手段８が、デバイスモデル記憶部４１、回路接続情報記憶部４２、部分指定時間記憶部６１、詳細解析条件記憶部６２、初期値情報記憶部６３、及び入力波形情報記憶部６４にそれぞれ格納されたデバイスモデル、回路接続情報、部分指定時間、第２の解析ステップ、初期値情報、及び詳細シミュレーションの入力波形を用いて、詳細シミュレーションする。詳細シミュレーションの実行結果得られた波形データは、主記憶装置３の詳細シミュレーション結果記憶部５２に格納される。
【００２８】
（ル）ステップＳ１７０において、シミュレーション結果出力手段９は、詳細シミュレーション結果記憶部５２に格納された詳細シミュレーションの波形データを読み出し、図１に示した出力装置２を介して、図８に示す波形表示ウィンドウ７０に表示する。この波形データは、第２の解析ステップを短く設定しているため、リンギング波形がはっきり見られる。もし、更に詳細なシミュレーションをする必要がある場合は、ステップＳ１６０の手順から繰り返せば良い。一方、更に詳細なシミュレーションをする必要が無い場合は、ここでシミュレーションを終了する。
【００２９】
本実施の形態に係るシミュレーション方法によれば、概略シミュレーションにおいては、被測定回路３０の概略の基本動作を確認する粗いシミュレーションをすれば良い。すなわち、第１の解析ステップを比較的長く設定して概略シミュレーションすることができる。このため、演算回数が従来のシミュレーションにおける１回目のシミュレーション演算回数よりも少なくなる。すなわち、図９（ｂ）に示す本実施の形態に係る概略シミュレーション実行処理の時間Ｔ_２１を、図９（ａ）に示す従来のシミュレーション方法による１回目のシミュレーション実行処理の時間Ｔ_１１よりも短くすることができる。そして、本実施の形態に係る詳細シミュレーションにおいては、１回目のシミュレーション（概略シミュレーション）を再びやり直すのではなく、概略シミュレーションによって得られた時間依存波形の一部を指定して、詳細なシミュレーションをすれば良い。すなわち、概略シミュレーションの解析対象時間の一部となる部分指定時間に対して詳細シミュレーションすることができる。このため、図９（ｂ）に示す詳細シミュレーション実行処理の時間Ｔ_２３を、図９（ａ）に示す２回目のシミュレーション実行処理の時間Ｔ_１３よりも大幅に短くすることができる。この結果、本実施の形態に係るシミュレーション方法による全体の処理時間Ｔ_ｐｒｏｐを、従来のシミュレーション方法による全体の処理時間Ｔ_ｃｏｎｖよりも短くすることができる。
【００３０】
又、概略シミュレーションでは、第１の解析ステップを長く設定しているため、演算途中で用いるデータ量を従来のシミュレーション演算に用いるデータ量よりも小さくすることができる。
【００３１】
更に、シミュレーションの結果を最終的にファイルに保存するような場合に、演算途中で用いるデータ量を小さくすることができるので、図１に示したシミュレーションシステムにおける主記憶装置３の記憶容量を小さくすることができる。その結果、ＣＰＵ５の作業領域を小さくし、その処理速度が早くなり、効率よく作業をすることができる。
【００３２】
（本実施の形態の変形例１）
本実施の形態の変形例１では、シミュレーション方法の手順において、ステップＳ１６０における詳細シミュレーション実行処理は、図１０に示すように、Ｓ２６１〜Ｓ２６４の手順に従って行われる。
【００３３】
（イ）ステップＳ２６１において、まず、図１１に示すように、波形表示ウィンドウ７０のメニューバー７１から「シミュレーション」のメニュー項目を図１に示した入力装置１を用いてクリックすると、対話形式のそれぞれの項目からなる設定ウィンドウ７３が表示される。設定ウィンドウ７３は、それぞれの項目に対応した入力フォームを備える。設定ウィンドウ７３のそれぞれの項目を順に、詳細シミュレーションの解析対象時間となる部分指定時間の開始時刻及び終了時刻と、詳細シミュレーションに用いる第２の解析ステップとをそれぞれの入力フォームに入力装置１を用いて入力する。次に、設定ウィンドウ７３の一番下の項目の“ＯＫ”を入力装置１を用いてクリックすると、データ取得手段６が、入力した部分指定時間及び第２の解析ステップを取得する。部分指定時間及び第２の解析ステップは、図２に示した主記憶装置３の部分指定時間記憶部６１及び詳細解析条件記憶部６２にそれぞれ格納される。
【００３４】
（ロ）ステップＳ２６２において、データ抽出手段１０が、概略シミュレーション結果記憶部５１に格納された概略シミュレーションの結果から、詳細シミュレーションの開始時刻ｔ１時点での各ノードにおける物理パラメータ（電圧値）を抽出する。抽出した各ノードにおける電圧値は、主記憶装置３の初期値情報記憶部６３に初期値情報として格納される。
【００３５】
（ハ）ステップＳ２６３において、データ抽出手段１０が、概略シミュレーションの結果得られた波形データにから、開始時刻ｔ１〜終了時刻ｔ２における入力波形を抽出する。抽出した詳細シミュレーションの入力波形は、主記憶装置３の入力波形情報記憶部６４に格納される。
【００３６】
（ニ）ステップＳ２６４において、図１に示した詳細シミュレーション実行処理手段８が、デバイスモデル記憶部４１、回路接続情報記憶部４２、部分指定時間記憶部６１、詳細解析条件記憶部６２、初期値情報記憶部６３、及び入力波形情報記憶部６４にそれぞれ格納されたデバイスモデル、回路接続情報、部分指定時間、第２の解析ステップ、初期値情報、及び詳細シミュレーションの入力波形を用いて、詳細シミュレーションする。詳細シミュレーションの結果得られた波形データは、主記憶装置３の詳細シミュレーション結果記憶部５２に格納される。
【００３７】
このようにして、本実施の形態の変形例１によれば、詳細シミュレーションにおいては、対話形式のそれぞれの項目からなる設定ウィンドウ７３が表示される。このため、コマンドの一覧から、それぞれの項目を選ぶ必要がなくなる。すなわち、図９（ｂ）に示す本実施の形態に係る詳細シミュレーション情報設定抽出処理の時間Ｔ_２２を、図９（ａ）に示す従来のシミュレーション方法による２回目のシミュレーション解析条件設定の時間Ｔ_１２よりも短くすることができる。
【００３８】
（本実施の形態の変形例２）
本実施の形態の変形例２では、シミュレーションシステムの構成において、図１に示したシミュレーション結果出力手段９は、詳細シミュレーションの結果得られた波形データを、概略シミュレーションの結果得られた波形データが表示された波形表示ウィンドウ（第１の波形表示ウィンドウ）７０とは異なる波形表示ウィンドウ（第２の波形表示ウィンドウ）に表示させる命令を出す。又、シミュレーション方法の手順において、ステップＳ１６０における詳細シミュレーション実行処理は、図１２に示すように、Ｓ３６１〜Ｓ３６５の手順に従って行われる。
【００３９】
（イ）ステップＳ３６１において、まず、図１３に示すように、第１の波形表示ウィンドウ７０上で、詳細シミュレーションの解析対象時間となる部分指定時間の範囲を図１に示した入力装置１を用いて指定することにより、第１の波形表示ウィンドウ７０上にグラフィック７４として取得される。そして、図１に示したデータ取得手段６は、グラフィック７４から部分指定時間を取得する。部分指定時間は、図２に示した主記憶装置３の部分指定時間記憶部６１に格納される。
【００４０】
（ロ）ステップＳ３６２において、データ抽出手段１０が、概略シミュレーション結果記憶部５１に格納されている概略シミュレーションの結果から、詳細シミュレーションの開始時刻ｔ１時点での各ノードにおける物理パラメータ（電圧値）を抽出する。抽出した各ノードにおける電圧値は、主記憶装置３の初期値情報記憶部６３に初期値情報として格納される。
【００４１】
（ハ）ステップＳ３６３において、データ抽出手段１０が、概略シミュレーションの結果得られた波形データから、開始時刻ｔ１〜終了時刻ｔ２における入力波形を抽出する。抽出した詳細シミュレーションの入力波形は、主記憶装置３の入力波形情報記憶部６４に格納される。
【００４２】
（ニ）ステップＳ３６４において、入力フォームを備える設定ウィンドウ（図示省略）が表示されるので、詳細シミュレーションに用いる第２の解析ステップを設定ウィンドウの入力フォームに入力装置１を用いて入力する。次に、データ取得手段６が、入力した第２の解析ステップを取得する。第２の解析ステップは、主記憶装置３の詳細解析条件記憶部６２に格納される。
【００４３】
（ホ）ステップＳ３６５において、図１に示した詳細シミュレーション実行処理手段８が、デバイスモデル記憶部４１、回路接続情報記憶部４２、部分指定時間記憶部６１、詳細解析条件記憶部６２、初期値情報記憶部６３、及び入力波形情報記憶部６４にそれぞれ格納されたデバイスモデル、回路接続情報、部分指定時間、第２の解析ステップ、初期値情報、及び詳細シミュレーションの入力波形を用いて、詳細シミュレーションする。詳細シミュレーションの結果得られた波形データは、主記憶装置３の詳細シミュレーション結果記憶部５２に格納される。
【００４４】
（ト）図４に示したステップＳ１７０において、図１に示したシミュレーション結果出力手段９が、詳細シミュレーション結果記憶部５２に格納された詳細な波形データを読み出して、出力装置２に出力させる。変形例２では、詳細な波形データは、図１３に示した第１の波形表示ウィンドウ７０とは異なる第２の波形表示ウィンドウ（図示省略）に表示される。部分指定時間を開始時刻ｔ１〜終了時刻ｔ２とは異なる時間に指定して、更に詳細シミュレーションする場合は、引き続き、第１の波形表示ウィンドウ７０上で、異なる複数の詳細シミュレーションをすることができる。更に詳細シミュレーションしない場合は、ここでシミュレーションを終了する。
【００４５】
このようにして、本実施の形態の変形例２によれば、詳細シミュレーションにおいては、波形表示ウィンドウ７０上で、詳細シミュレーションの解析対象時間となる部分指定時間の範囲を図１に示した入力装置１を用いて指定することにより、波形表示ウィンドウ７０上にグラフィック７４として取得される。その結果、データ取得手段６は、グラフィック７４から部分指定時間を取得する。このため、部分指定時間を設定する必要がなくなる。すなわち、図９（ｂ）に示した本実施の形態に係る詳細シミュレーション情報設定抽出処理の時間Ｔ_２２を変形例１よりも更に短くすることができる。
【００４６】
（シミュレーションプログラム）
本実施の形態に係る半導体集積回路の動作解析を行うためのシミュレーション方法を実現するためのプログラムは、図１に示したシミュレーションシステムの主記憶装置３のプログラム記憶部（プログラムメモリ）に記憶させれば良い。又、このプログラムは、コンピュータ読み取り可能な記憶媒体に格納し、この記憶媒体を主記憶装置３のプログラムメモリに読み込ませることにより、シミュレーション方法の一連の処理を実行することができる。以下、シミュレーションプログラムの詳細を説明する。
【００４７】
シミュレーションプログラムは、（イ）データ取得手段６が、主記憶装置３のデバイスモデル記憶部４１、回路接続情報記憶部４２、境界条件記憶部４３、及び概略解析条件記憶部４４からデバイスモデル、回路接続情報、回路動作の境界条件、及び解析対象時間及び第１の解析ステップを含む概略シミュレーションに必要な解析条件をそれぞれ取得する手順と、（ロ）概略シミュレーション実行処理手段７が、デバイスモデル、回路接続情報、境界条件、及び解析条件を用いて、概略シミュレーションをする手順と、（ハ）概略シミュレーションの結果得られた波形データを主記憶装置３の概略シミュレーション結果記憶部５１に格納する手順と、（ニ）シミュレーション結果出力手段９が、概略シミュレーション結果記憶部５１に格納された波形データを読み出して、出力装置２を介して、出力波形を波形表示ウィンドウ７０に表示する手順と、（ホ）入力装置１を介して、データ取得手段６が、部分指定時間及び詳細シミュレーションに必要な第２の解析ステップを取得する手順と、（へ）部分指定時間及び第２の解析ステップを主記憶装置３の部分指定時間記憶部６１及び詳細解析条件記憶部６２にそれぞれ格納する手順と、（ト）データ抽出手段１０が、各ノードにおける電圧値からなる初期値情報及び詳細シミュレーションの入力波形を抽出する手順と、（チ）初期値情報及び詳細シミュレーションの入力波形を主記憶装置３の初期値情報記憶部６３及び入力波形情報記憶部６４にそれぞれ格納する手順と、（リ）詳細シミュレーション実行処理手段８が、デバイスモデル記憶部４１、回路接続情報記憶部４２、部分指定時間記憶部６１、詳細解析条件記憶部６２、初期値情報記憶部６３、入力波形情報記憶部６４にそれぞれ格納されたデバイスモデル、回路接続情報、部分指定時間、第２の解析ステップ、初期値情報、及び詳細シミュレーションの入力波形を用いて、詳細シミュレーションをする手順と、（ヌ）詳細シミュレーションの結果得られた波形データを主記憶装置３の詳細シミュレーション結果記憶部５２に格納する手順と、（ル）シミュレーション結果出力手段９が、詳細シミュレーション結果記憶部５２に格納された波形データを読み出して、出力装置２を介して、出力波形を波形表示ウィンドウ７０に表示する手順とをシミュレーションシステムに実行させる。
【００４８】
なお、コンピュータ読み取り可能な記録媒体とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等のプログラムを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯディスク、カセットテープ、オープンリールテープ等がコンピュータ読み取り可能な記録媒体に含まれる。例えば、シミュレーションシステムは、フレキシブルディスク装置（フレキシブルディスクドライブ）及び光ディスク装置（光ディスクドライブ）を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、又、光ディスクドライブに対してはＣＤ−ＲＯＭをその挿入口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムを、プログラムメモリにインストールすることができる。又、所定のドライブ装置を接続することにより、例えばゲームパック等に利用されているメモリ装置としてのＲＯＭや、磁気テープ装置としてのカセットテープを用いることもできる。更に、インターネット及びイントラネット等の情報処理ネットワークを介して、このプログラムをプログラムメモリに格納することが可能である。
【００４９】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５０】
例えば、既に述べた実施の形態に係るシミュレーションシステムにおいては、デバイスモデル、回路接続情報、境界条件、及び解析条件等の概略シミュレーションに必要なデータを格納した外部メモリ装置から、情報処理ネットワークを介して、これらの概略シミュレーションに必要なデータを取得しても良い。情報処理ネットワークを介して概略シミュレーションに必要なデータを取得する場合は、外部メモリ装置と情報処理ネットワークを介して接続し、概略シミュレーションに必要なデータ等の送受信を制御する通信制御装置等をシミュレーションシステムが更に備える必要がある。
【００５１】
又、既に述べた実施の形態に係るシミュレーションシステムの測定対象としてインバータ直列回路を例示したが、例えば、オペアンプ等のアナログ演算回路等についてシミュレーションしても良い。
【００５２】
このように、本発明はここでは記載していない様々な実施の形態及び変形例等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５３】
【発明の効果】
本発明によれば、処理時間を短くすることができるシミュレーションシステム、シミュレーション方法、及びシミュレーションプログラムを提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るシミュレーションシステムの構成を示すブロック図である。
【図２】図２は、図１に示した主記憶装置の詳細なデータ構造を示すブロック図である。
【図３】本発明の実施の形態に係るシミュレーションシステムの測定対象を例示する被測定回路図である。
【図４】本発明の実施の形態に係るシミュレーション方法の手順を示すフローチャートである。
【図５】本発明の実施の形態に係るシミュレーション方法における詳細シミュレーション実行処理の手順を示すフローチャートである。
【図６】本発明の実施の形態に係るシミュレーション方法における概略シミュレーションの結果得られた被測定回路の各ノードにおける電圧値を示す表である。
【図７】本発明の実施の形態に係るシミュレーション方法における概略シミュレーションの結果得られた波形データが表示された表示ウィンドウである。
【図８】本発明の実施の形態に係るシミュレーション方法における詳細シミュレーションの結果得られた波形データが表示された表示ウィンドウである。
【図９】本発明のシミュレーション方法における処理時間と、従来のシミュレーション方法における処理時間との時間削減効果を示すグラフである。
【図１０】本発明の実施の形態の変形例１に係るシミュレーション方法における詳細シミュレーション実行処理の手順を示すフローチャートである。
【図１１】本発明の実施の形態の変形例１に係るシミュレーション方法における概略シミュレーションの結果得られた波形データが表示された表示ウィンドウである。
【図１２】本発明の実施の形態の変形例２に係るシミュレーション方法における詳細シミュレーション実行処理の手順を示すフローチャートである。
【図１３】本発明の実施の形態の変形例２に係るシミュレーション方法における概略シミュレーションの結果得られた波形データが表示された表示ウィンドウである。
【符号の説明】
１入力装置
２出力装置
３主記憶装置
５中央処理制御装置（ＣＰＵ）
６データ取得手段
７概略シミュレーション実行処理手段
８詳細シミュレーション実行処理手段
９シミュレーション結果出力手段
１０データ抽出手段
３０インバータ直列回路（被測定回路）
３０ａ〜３０ｈインバータ回路
４１デバイスモデル記憶部
４２回路接続情報記憶部
４３境界条件記憶部
４３概略解析条件記憶部
５１概略シミュレーション結果記憶部
５２詳細シミュレーション結果記憶部
６１部分指定時間記憶部
６２詳細解析条件記憶部
６３初期値情報記憶部
６４入力波形情報記憶部
７０表示ウィンドウ（第１の波形表示ウィンドウ）
７１メニューバー
７２プルダウンメニュー（選択ウィンドウ）
７３設定ウィンドウ
７４グラフィック
Ｔ_１１、Ｔ_１２、Ｔ_１３、Ｔ_２１、Ｔ_２２、Ｔ_２３時間
Ｔｃｏｎｖ、Ｔｐｒｏｐ処理時間
ｉｎ、ｎ１、ｎ２、ｏｕｔノード
ｔ１開始時刻
ｔ２終了時刻[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a simulation system, a simulation method, and a simulation program for analyzing the operation of a semiconductor integrated circuit.
[0002]
[Prior art]
In a circuit simulation for analyzing the operation of a semiconductor integrated circuit (hereinafter, simply referred to as “simulation”), in order to analyze a time change of a waveform in detail, an analysis step (time step width) is set to be short and the simulation is performed. There is a known technique. In this simulation, circuit connection information that describes the device model to be measured and connection information is created, the analysis target time and analysis step (time step size) are set, and analysis is performed based on boundary conditions such as input waveforms. Obtain output results such as output waveforms. If the output result is considered and there is an inconvenience such that a desired transient change cannot be obtained, a more detailed analysis step is set and the simulation is restarted from the beginning (for example, see Patent Document 1).
[0003]
[Patent Document 1]
JP-A-10-116297 (page 6-9, FIG. 1)
[0004]
[Problems to be solved by the invention]
In the above-described prior art, a simulation is performed with an analysis step (time interval) set short so that a detailed change can be observed. For this reason, the number of analyzes increases, and the processing time of the simulation increases. If it is necessary to restart the simulation, the simulation is performed using a more detailed analysis step for the same analysis target time as the first simulation. Therefore, the more detailed the analysis, the longer the processing time of the simulation due to the inverse proportion. In addition, since the processing time of the simulation becomes longer, the data amount of the output result of the simulation increases. In addition, when the results of the simulation are finally saved in a file, the storage capacity of the main storage device used during the simulation execution processing increases, and the work area of the central processing controller (CPU) increases. Therefore, the processing speed of the CPU is reduced.
[0005]
In view of the above-described problems of the related art, an object of the present invention is to provide a simulation system, a simulation method, and a simulation program that can shorten the processing time.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a first feature of the present invention is that (a) the operation of a circuit to be measured is performed by using a time to be analyzed and a first time interval for dividing the time to be analyzed into a plurality of times. A rough simulation execution processing means for performing a rough simulation, (b) a main storage device for storing a rough simulation result, (c) an output device capable of displaying a waveform based on the rough simulation result, and (d) an analysis target time. An input device that can input a second time interval shorter than the first time interval, and a partial designation time that designates a part of the time interval, and the (e) main storage device From the stored results of the general simulation, the physical parameters at a plurality of nodes in the circuit under test at the start time of the partial designated time and the circuit under test at the start time A simulation system comprising: data extraction means for extracting an input waveform; and (f) detailed simulation execution processing means for performing a detailed simulation at a second time interval for a partially designated time using physical parameters and an input waveform. That is the gist.
[0007]
A second feature of the present invention is that (a) the general simulation execution processing means of the central processing control device uses the time to be analyzed and the first time interval for dividing the time to be analyzed into a plurality of times to be measured. A step of roughly simulating the operation of the circuit, (b) a step of storing a result of the rough simulation in a main storage device, (c) a partial designation time for designating a part of an analysis target time via an input device, and A step in which the data acquisition means of the central processing controller acquires a second time interval smaller than the first time interval, dividing the partial designated time into a plurality of times, and (d) an outline stored in the main storage device From the results of the simulation, the physical parameters at a plurality of nodes in the circuit under test at the start time of the partial designated time and the physical parameters to the circuit under test at the start time (E) using the physical parameters and the input waveform to execute the detailed simulation execution processing means of the central processing control device for the partial designated time using the data extraction means of the central processing control device for a second time; And a step of performing a detailed simulation with a step size.
[0008]
A third feature of the present invention is that (a) the approximate simulation execution processing means of the central processing control device uses the time to be analyzed and the first time interval for dividing the time to be analyzed into a plurality of times to be measured. A procedure for roughly simulating the operation of the circuit, (b) a procedure for storing the result of the rough simulation in the main storage device, (c) a partial designation time for designating a part of the analysis target time via the input device, and A procedure in which the data acquisition means of the central processing control device acquires a second time interval smaller than the first time interval, which divides the partial designated time into a plurality, and (d) an outline stored in the main storage device From the simulation results, the physical parameters at a plurality of nodes in the circuit under test at the start time of the partial designated time and the input waveform to the circuit under test at the start time Using the procedure extracted by the data extraction means of the processing control device and (e) the physical simulation and the input waveform, the detailed simulation execution processing means of the central processing control device performs the detailed specification of the partial designated time in the second time interval. The gist of the present invention is a simulation program for causing a simulation system to execute a simulation procedure.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic.
[0010]
(System configuration)
As shown in FIG. 1, a simulation system for analyzing the operation of a semiconductor integrated circuit according to an embodiment of the present invention includes an input device 1, an output device 2, a main storage device 3, and a central processing control device (CPU). 5 and so on.
[0011]
As shown in FIG. 1, the CPU 5 includes a data acquisition unit 6, a general simulation execution processing unit 7, a detailed simulation execution processing unit 8, a simulation result output unit 9, a data extraction unit 10, and the like.
[0012]
The data acquisition unit 6 includes an analysis target time, a first analysis step (first time step width), a partial designation time for designating a part of the analysis target time, and a first analysis step (first time step width). 2.) Acquire data such as a shorter second analysis step (second time step). Here, the “analysis step” refers to a time step when the analysis target time is divided by a specific time step and analysis is performed for each step of the time step.
[0013]
The rough simulation execution processing means 7 roughly simulates the operation of the circuit under test using the analysis target time and the first analysis step. On the other hand, the detailed simulation execution processing means 8 uses the physical parameters at the start time of the partial designated time and the input waveform to the circuit under measurement at the start time to perform a detailed simulation of the partial designated time in the second analysis step. Here, the “physical parameter” is a physical parameter such as a current value or a voltage value at each node of the circuit under test. If the circuit to be measured is an optical circuit such as an optical integrated circuit, the “physical parameter” may be light intensity. Further, the simulation result output means 9 causes the waveform display window of the output device 2 to display the result of the general simulation and the like. Further, the data extracting unit 10 extracts physical parameters, input waveforms of the detailed simulation, and the like from the result of the general simulation stored in the main storage device 3.
[0014]
Note that the CPU 5 further includes control means not shown. The control means includes the operation of the input device 1, the output device 2, the main storage device 3, the data acquisition means 6, the general simulation execution processing means 7, the detailed simulation execution processing means 8, the simulation result output means 9 and the like, and signals to these. Control the input and output of
[0015]
As shown in FIG. 2, the main storage device 3 includes a device model storage unit 41 for storing device models, a circuit connection information storage unit 42 for storing circuit connection information, and a boundary condition storage unit 43 for storing boundary conditions for circuit operation. , A general analysis condition storage unit 44 for storing analysis conditions necessary for the general simulation including the analysis target time and the first analysis step, a general simulation result storage unit 51 for storing the results of the general simulation, and a result of the detailed simulation. A detailed simulation result storage unit 52, a partial designated time storage unit 61 for storing a partial designated time, a detailed analysis condition storage unit 62 for storing a second analysis step, an initial value information storage unit 63 for storing physical parameters, and a detailed simulation Various storage units such as an input waveform information storage unit 64 for storing the input waveform of That.
[0016]
The input device 1 shown in FIG. 1 is capable of inputting a partial designated time, a second analysis step, and the like. As the input device 1, a keyboard, a mouse, and the like can be used. The output device 2 shown in FIG. 1 can display a waveform or the like based on the result of the general simulation. As the output device 2, a display or the like can be used.
[0017]
(Simulation method)
As an object to be measured by the simulation system shown in FIG. 1, FIG. 3 illustrates an inverter series circuit (circuit under test) 30 in which a plurality of inverter circuits 30a to 30h are connected in series. Hereinafter, a procedure of a simulation method in a case where the circuit under test 30 illustrated in FIG. 3 is simulated will be described with reference to flowcharts of FIGS. 4 and 5.
[0018]
(A) In step S110, a device model that describes the characteristics of each of the inverter circuits (devices) 30a to 30h of the circuit under test 30 illustrated in FIG. 3 and connection information that defines a connection relationship between the devices is described. The obtained net list (circuit connection information) is stored in the device model storage unit 41 and the circuit connection information storage unit 42 of the main storage device 3 shown in FIG. 2 via the input device 1 shown in FIG. Note that the device model also includes device information such as transfer characteristics and threshold values of each device. Further, the boundary conditions of the circuit operation such as the power supply voltage, the input waveform, and the operating temperature of the circuit under test 30 are stored in the boundary condition storage unit 43 of the main storage device 3.
[0019]
(B) In step S120, the analysis target time and analysis conditions such as the first analysis step of the general analysis are input via the input device 1 shown in FIG. 1, and the outline of the main storage device 3 shown in FIG. It is stored in the analysis condition storage unit 44. In the general simulation, since it is sufficient that the basic operation of the circuit under test 30 illustrated in FIG. 3 can be confirmed, the first analysis step is set long.
[0020]
(C) In step S130, first, the data acquisition unit 6 shown in FIG. 1 executes the device model storage unit 41, the circuit connection information storage unit 42, the boundary condition storage unit 43, and the general analysis condition storage unit shown in FIG. From 44, a device model, circuit connection information, boundary conditions, and analysis conditions are obtained. Next, the rough simulation execution processing means 7 shown in FIG. 1 performs a rough simulation using these device models, circuit connection information, boundary conditions, and analysis conditions. The waveform data obtained as a result of the general simulation, the data of the voltage value at each node, and the like are stored in the general simulation result storage unit 51 of the main storage device 3 shown in FIG. For example, as shown in FIG. 6, data of the voltage value at each node and the like corresponding to each time are stored in the approximate simulation result storage unit 51.
[0021]
(D) In step S140, the simulation result output means 9 shown in FIG. 1 reads out the result (waveform data) of the general simulation stored in the general simulation result storage unit 51 shown in FIG. Output device 2. Here, by using the waveform display tool, the simulation result output means 9 displays the waveform data in the waveform display window 70 shown in FIG.
[0022]
(E) In step S150, based on the waveform data obtained as a result of the general simulation, it is determined whether or not a more detailed simulation is necessary. If it is determined that a more detailed simulation needs to be performed, the process proceeds to step S160. On the other hand, if it is not necessary to perform a more detailed simulation, the simulation ends here. The detailed simulation execution processing in step S160 is performed according to the procedure of steps S161 to S165, as shown in FIG.
[0023]
(F) In step S161, first, as shown in FIG. 7, a menu item of "simulation" is selected (clicked) from the menu bar 71 of the waveform display window 70 using the input device 1 shown in FIG. A pull-down menu (selection window) 72 displaying items (list of commands) is displayed. The list of commands includes “partial designated time setting”, which is the analysis target time of the detailed simulation, and “analysis step setting”, which sets the second analysis step used for the detailed simulation. When the item of the partial designated time setting is clicked from the command list, a partial designated time setting window (not shown) having an input form is displayed. Then, using the setting window, a partial designation time for designating a part of the analysis target time used in the general simulation is input using the input device 1. Here, the partial designation time is input to the input form using the input device 1 and the start time t1 to the end time t2, for example. Next, the data acquisition means 6 shown in FIG. 1 acquires the input partial designated time. The partial designated time is stored in the partial designated time storage unit 61 of the main storage device 3 shown in FIG.
[0024]
(G) In step S162, first, when an analysis step setting item is clicked from the list of commands in the selection window 72 shown in FIG. 7, a setting window (not shown) necessary for setting the second analysis step is displayed. Is displayed. Then, using the setting window, the second analysis step used for the detailed simulation is input using the input device 1 so that the time step is shorter than the first analysis step used for the general simulation. Next, the data acquisition unit 6 acquires the input second analysis step. The second analysis step is stored in the detailed analysis condition storage unit 62 of the main storage device 3.
[0025]
(H) In step S163, the data extracting means 10 extracts physical parameters at the start time t1 of the detailed simulation from the result of the general simulation stored in the general simulation result storage unit 51. As the physical parameters, for example, at the start time t1 (57 ns) shown in FIG. , And the voltage value of the node out (1.85427 mV) and the like are extracted. The extracted physical parameters (here, voltage values) at each node are stored as initial value information in the initial value information storage unit 63 of the main storage device 3.
[0026]
(I) Further, in step S164, the data extracting means 10 extracts the input waveform at the start time t1 to the end time t2 from the waveform data obtained as a result of the general simulation stored in the general simulation result storage unit 51. . The extracted input waveform of the detailed simulation is stored in the input waveform information storage unit 64 of the main storage device 3.
[0027]
(G) In step S165, the detailed simulation execution processing means 8 shown in FIG. 1 executes the device model storage unit 41, the circuit connection information storage unit 42, the partial designated time storage unit 61, the detailed analysis condition storage unit 62, the initial value information The detailed simulation is performed using the device model, the circuit connection information, the partial designated time, the second analysis step, the initial value information, and the input waveform of the detailed simulation stored in the storage unit 63 and the input waveform information storage unit 64, respectively. . The waveform data obtained as a result of performing the detailed simulation is stored in the detailed simulation result storage unit 52 of the main storage device 3.
[0028]
(G) In step S170, the simulation result output means 9 reads the waveform data of the detailed simulation stored in the detailed simulation result storage unit 52, and displays the waveform display shown in FIG. 8 via the output device 2 shown in FIG. It is displayed in the window 70. In this waveform data, since the second analysis step is set short, a ringing waveform can be clearly seen. If it is necessary to perform a more detailed simulation, the procedure may be repeated from step S160. On the other hand, if it is not necessary to perform a more detailed simulation, the simulation ends here.
[0029]
According to the simulation method according to the present embodiment, in the rough simulation, a rough simulation for confirming the rough basic operation of the circuit under test 30 may be performed. That is, the simulation can be roughly performed by setting the first analysis step to be relatively long. For this reason, the number of calculations is smaller than the number of first simulation calculations in the conventional simulation. That is, the time T of the general simulation execution processing according to the present embodiment shown in FIG. ₂₁ Is the time T of the first simulation execution processing by the conventional simulation method shown in FIG. ₁₁ Can be shorter than Then, in the detailed simulation according to the present embodiment, a part of the time-dependent waveform obtained by the general simulation is designated and the detailed simulation is not performed instead of performing the first simulation (rough simulation) again. Good. That is, a detailed simulation can be performed for a partly specified time that is a part of the analysis target time of the general simulation. Therefore, the time T of the detailed simulation execution processing shown in FIG. ₂₃ Is the time T of the second simulation execution process shown in FIG. _Thirteen Can be much shorter than As a result, the entire processing time T by the simulation method according to the present embodiment is obtained. _prop Is the total processing time T by the conventional simulation method. _conv Can be shorter than
[0030]
In the general simulation, since the first analysis step is set to be long, the data amount used during the calculation can be made smaller than the data amount used in the conventional simulation calculation.
[0031]
Further, when the result of the simulation is finally saved in a file, the amount of data used during the calculation can be reduced, so that the storage capacity of the main storage device 3 in the simulation system shown in FIG. 1 is reduced. be able to. As a result, the work area of the CPU 5 is reduced, the processing speed is increased, and work can be performed efficiently.
[0032]
(Modification 1 of the present embodiment)
In the first modification of the present embodiment, in the procedure of the simulation method, the detailed simulation execution processing in step S160 is performed according to the procedures of S261 to S264 as shown in FIG.
[0033]
(A) In step S261, first, as shown in FIG. 11, when the menu item “Simulation” is clicked from the menu bar 71 of the waveform display window 70 using the input device 1 shown in FIG. Is displayed on the screen. The setting window 73 includes an input form corresponding to each item. Using the input device 1 in the respective input forms, the respective items of the setting window 73 are sequentially set with the start time and end time of the partial designated time that is the analysis target time of the detailed simulation, and the second analysis step used for the detailed simulation. Enter Next, when "OK" at the bottom of the setting window 73 is clicked using the input device 1, the data acquisition means 6 acquires the input partial designated time and the second analysis step. The partial designated time and the second analysis step are stored in the partial designated time storage unit 61 and the detailed analysis condition storage unit 62 of the main storage device 3 shown in FIG.
[0034]
(B) In step S262, the data extraction unit 10 extracts physical parameters (voltage values) at each node at the start time t1 of the detailed simulation from the results of the general simulation stored in the general simulation result storage unit 51. . The extracted voltage value at each node is stored in the initial value information storage unit 63 of the main storage device 3 as initial value information.
[0035]
(C) In step S263, the data extracting means 10 extracts the input waveform at the start time t1 to the end time t2 from the waveform data obtained as a result of the general simulation. The extracted input waveform of the detailed simulation is stored in the input waveform information storage unit 64 of the main storage device 3.
[0036]
(D) In step S264, the detailed simulation execution processing means 8 shown in FIG. 1 executes the device model storage unit 41, the circuit connection information storage unit 42, the partial designated time storage unit 61, the detailed analysis condition storage unit 62, the initial value information The detailed simulation is performed using the device model, the circuit connection information, the partial designated time, the second analysis step, the initial value information, and the input waveform of the detailed simulation stored in the storage unit 63 and the input waveform information storage unit 64, respectively. . The waveform data obtained as a result of the detailed simulation is stored in the detailed simulation result storage unit 52 of the main storage device 3.
[0037]
Thus, according to the first modification of the present embodiment, in the detailed simulation, the setting window 73 including the interactive items is displayed. Therefore, there is no need to select each item from the command list. That is, the time T of the detailed simulation information setting extraction processing according to the present embodiment shown in FIG. ₂₂ Is the time T of the second simulation analysis condition setting by the conventional simulation method shown in FIG. ₁₂ Can be shorter than
[0038]
(Modification 2 of the present embodiment)
In the second modification of the present embodiment, in the configuration of the simulation system, the simulation result output means 9 shown in FIG. 1 displays the waveform data obtained as a result of the detailed simulation and the waveform data obtained as a result of the general simulation. An instruction is issued to display a waveform in a different waveform display window (second waveform display window) from the displayed waveform display window (first waveform display window) 70. Further, in the procedure of the simulation method, the detailed simulation execution processing in step S160 is performed according to the procedures of S361 to S365 as shown in FIG.
[0039]
(A) In step S361, first, as shown in FIG. 13, the input device 1 shown in FIG. 1 is used to set the range of the partial designated time to be the analysis time of the detailed simulation on the first waveform display window 70. As a result, a graphic 74 is obtained on the first waveform display window 70. Then, the data acquiring unit 6 shown in FIG. 1 acquires the partial designated time from the graphic 74. The partial designated time is stored in the partial designated time storage unit 61 of the main storage device 3 shown in FIG.
[0040]
(B) In step S362, the data extraction unit 10 extracts physical parameters (voltage values) at each node at the start time t1 of the detailed simulation from the results of the general simulation stored in the general simulation result storage unit 51. I do. The extracted voltage value at each node is stored in the initial value information storage unit 63 of the main storage device 3 as initial value information.
[0041]
(C) In step S363, the data extracting unit 10 extracts the input waveform at the start time t1 to the end time t2 from the waveform data obtained as a result of the general simulation. The extracted input waveform of the detailed simulation is stored in the input waveform information storage unit 64 of the main storage device 3.
[0042]
(D) In step S364, a setting window (not shown) including an input form is displayed, and the second analysis step used for the detailed simulation is input to the input form of the setting window using the input device 1. Next, the data acquisition unit 6 acquires the input second analysis step. The second analysis step is stored in the detailed analysis condition storage unit 62 of the main storage device 3.
[0043]
(E) In step S365, the detailed simulation execution processing means 8 shown in FIG. 1 executes the device model storage unit 41, the circuit connection information storage unit 42, the partial designated time storage unit 61, the detailed analysis condition storage unit 62, the initial value information The detailed simulation is performed using the device model, the circuit connection information, the partial designated time, the second analysis step, the initial value information, and the input waveform of the detailed simulation stored in the storage unit 63 and the input waveform information storage unit 64, respectively. . The waveform data obtained as a result of the detailed simulation is stored in the detailed simulation result storage unit 52 of the main storage device 3.
[0044]
(G) In step S170 shown in FIG. 4, the simulation result output means 9 shown in FIG. 1 reads out the detailed waveform data stored in the detailed simulation result storage unit 52 and causes the output device 2 to output it. In the second modification, the detailed waveform data is displayed in a second waveform display window (not shown) different from the first waveform display window 70 shown in FIG. When the part designation time is designated as a time different from the start time t1 to the end time t2 and further detailed simulation is performed, a plurality of different detailed simulations can be continuously performed on the first waveform display window 70. If no more detailed simulation is performed, the simulation is ended here.
[0045]
As described above, according to the second modification of the present embodiment, in the detailed simulation, the input device shown in FIG. By specifying with the use of 1, the graphic 74 is acquired on the waveform display window 70. As a result, the data acquisition unit 6 acquires the partial designated time from the graphic 74. For this reason, there is no need to set the partial designated time. That is, the time T of the detailed simulation information setting extraction processing according to the present embodiment shown in FIG. ₂₂ Can be made shorter than in the first modification.
[0046]
(Simulation program)
A program for implementing a simulation method for performing an operation analysis of the semiconductor integrated circuit according to the present embodiment is stored in a program storage unit (program memory) of main storage device 3 of the simulation system shown in FIG. Good. This program is stored in a computer-readable storage medium, and the storage medium is read into the program memory of the main storage device 3, whereby a series of processes of the simulation method can be executed. Hereinafter, details of the simulation program will be described.
[0047]
The simulation program is as follows: (a) The data acquisition unit 6 sends a device model and a circuit connection from the device model storage unit 41, the circuit connection information storage unit 42, the boundary condition storage unit 43, and the general analysis condition storage unit 44 of the main storage device 3. A procedure for acquiring information, boundary conditions for circuit operation, and analysis conditions necessary for the general simulation including the analysis target time and the first analysis step, and (b) the general simulation execution processing means 7 includes a device model, a circuit connection (C) a procedure for storing the waveform data obtained as a result of the general simulation in the general simulation result storage unit 51 of the main storage device 3; D) The simulation result output means 9 is stored in the rough simulation result storage unit 51. The procedure for reading out the waveform data and displaying the output waveform on the waveform display window 70 via the output device 2 and (E) the data acquisition means 6 for the partial designated time and the detailed simulation via the input device 1 A procedure for acquiring a required second analysis step, a procedure for storing a partial designated time and a second analysis step in the partial designated time storage unit 61 and the detailed analysis condition storage unit 62 of the main storage device 3, respectively. (G) a procedure in which the data extracting means 10 extracts the initial value information including the voltage value at each node and the input waveform of the detailed simulation, and (h) the initial value information and the input waveform of the detailed simulation in the main storage device 3. The procedure for storing in the initial value information storage section 63 and the input waveform information storage section 64, respectively, and Device model, circuit connection information stored in the file storage unit 41, the circuit connection information storage unit 42, the partial designated time storage unit 61, the detailed analysis condition storage unit 62, the initial value information storage unit 63, and the input waveform information storage unit 64, respectively. A procedure for performing a detailed simulation using the partial designated time, the second analysis step, the initial value information, and the input waveform of the detailed simulation; and (v) storing the waveform data obtained as a result of the detailed simulation in the main storage device 3. The procedure for storing the detailed simulation result in the detailed simulation result storage unit 52 and the procedure for storing the waveform data stored in the detailed simulation result storage unit 52 and displaying the output waveform via the output device 2 The procedure displayed on the window 70 is executed by the simulation system.
[0048]
Note that the computer-readable recording medium means a medium on which a program can be recorded, such as an external memory device of a computer, a semiconductor memory, a magnetic disk, an optical disk, a magneto-optical disk, and a magnetic tape. Specifically, a flexible disk, CD-ROM, MO disk, cassette tape, open reel tape, and the like are included in the computer-readable recording medium. For example, the simulation system can be configured such that a flexible disk device (flexible disk drive) and an optical disk device (optical disk drive) are built in or externally connected. By inserting a flexible disk into the flexible disk drive and a CD-ROM into the optical disk drive through the insertion slot and performing a predetermined read operation, the programs stored in these recording media can be read. Can be installed in program memory. Further, by connecting a predetermined drive device, for example, a ROM as a memory device used for a game pack or the like or a cassette tape as a magnetic tape device can be used. Further, this program can be stored in a program memory via an information processing network such as the Internet and an intranet.
[0049]
(Other embodiments)
As described above, the present invention has been described by the embodiments. However, it should not be understood that the description and drawings forming a part of the present disclosure limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art.
[0050]
For example, in the simulation system according to the above-described embodiment, a device model, circuit connection information, a boundary condition, an external memory device storing data necessary for a general simulation such as an analysis condition, and the like via an information processing network. Alternatively, data necessary for these general simulations may be obtained. When acquiring data required for the general simulation via the information processing network, a communication control device or the like that connects to an external memory device via the information processing network and controls transmission and reception of data and the like required for the general simulation is provided by the simulation system. It is necessary to further prepare.
[0051]
In addition, although the inverter series circuit is illustrated as a measurement target of the simulation system according to the above-described embodiment, for example, a simulation may be performed on an analog arithmetic circuit such as an operational amplifier.
[0052]
As described above, the present invention naturally includes various embodiments and modified examples not described herein. Therefore, the technical scope of the present invention is determined only by the invention specifying matters according to the claims that are appropriate from the above description.
[0053]
【The invention's effect】
According to the present invention, it is possible to provide a simulation system, a simulation method, and a simulation program that can shorten the processing time.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a simulation system according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a detailed data structure of a main storage device illustrated in FIG. 1;
FIG. 3 is a measured circuit diagram illustrating a measurement target of the simulation system according to the embodiment of the present invention;
FIG. 4 is a flowchart showing a procedure of a simulation method according to the embodiment of the present invention.
FIG. 5 is a flowchart illustrating a procedure of a detailed simulation execution process in the simulation method according to the embodiment of the present invention.
FIG. 6 is a table showing voltage values at each node of a circuit under test obtained as a result of a schematic simulation in a simulation method according to an embodiment of the present invention.
FIG. 7 is a display window displaying waveform data obtained as a result of a schematic simulation in the simulation method according to the embodiment of the present invention.
FIG. 8 is a display window displaying waveform data obtained as a result of a detailed simulation in the simulation method according to the embodiment of the present invention.
FIG. 9 is a graph showing a time reduction effect of the processing time in the simulation method of the present invention and the processing time in the conventional simulation method.
FIG. 10 is a flowchart showing a procedure of a detailed simulation execution process in the simulation method according to the first modification of the embodiment of the present invention.
FIG. 11 is a display window displaying waveform data obtained as a result of a schematic simulation in the simulation method according to the first modification of the embodiment of the present invention.
FIG. 12 is a flowchart illustrating a procedure of a detailed simulation execution process in a simulation method according to a second modification of the embodiment of the present invention.
FIG. 13 is a display window displaying waveform data obtained as a result of a schematic simulation in a simulation method according to a second modification of the embodiment of the present invention.
[Explanation of symbols]
1 Input device
2 Output device
3 Main storage device
5. Central Processing Controller (CPU)
6 Data acquisition means
7 Outline simulation execution processing means
8 Detailed simulation execution processing means
9 Simulation result output means
10 Data extraction means
30 Inverter series circuit (circuit under test)
30a-30h Inverter circuit
41 Device Model Storage
42 circuit connection information storage unit
43 Boundary condition storage
43 Outline analysis condition storage unit
51 Schematic simulation result storage unit
52 Detailed simulation result storage
61 Partial designation time storage
62 Detailed analysis condition storage
63 Initial value information storage
64 input waveform information storage
70 Display window (first waveform display window)
71 Menu Bar
72 Pulldown Menu (Selection Window)
73 Settings window
74 graphics
T ₁₁ , T ₁₂ , T _Thirteen , T ₂₁ , T ₂₂ , T ₂₃ time
Tconv, Tprop processing time
in, n1, n2, out nodes
t1 Start time
t2 end time

Claims

A general simulation execution processing means for performing a general simulation of the operation of the circuit to be measured by using the analysis target time and a first time interval for dividing the analysis target time into a plurality of times;
A main storage device for storing a result of the general simulation;
An output device capable of displaying a waveform based on the result of the general simulation,
An input device capable of inputting a partial designated time for designating a part of the analysis target time, and a second time interval smaller than the first time interval, which divides the partial designated time into a plurality;
From the results of the general simulation stored in the main storage device, physical parameters at a plurality of nodes in the circuit under test at the start time of the partial designated time, and inputs to the circuit under test at the start time Data extraction means for extracting a waveform,
A simulation system comprising: a detailed simulation execution processing unit that performs the detailed simulation at the second time interval for the partial designated time using the physical parameter and the input waveform.

Simulation result output means for displaying a result of the general simulation on a first waveform display window of the output device and displaying a result of the detailed simulation on a second waveform display window of the output device. The simulation system according to claim 1, wherein:

A step of roughly simulating the operation of the circuit to be measured by the rough simulation execution processing means of the central processing control device using the time to be analyzed and the first time interval for dividing the time to be analyzed into a plurality of times;
Storing the result of the general simulation in a main storage device;
The central processing is performed, via the input device, using a partial designated time that designates a part of the analysis target time and a second time step that is shorter than the first time step and that divides the partial designated time into a plurality of times. Acquiring by a data acquisition unit of the control device;
From the results of the general simulation stored in the main storage device, physical parameters at a plurality of nodes in the circuit under test at the start time of the partial designated time, and inputs to the circuit under test at the start time Extracting the waveform by the data extraction means of the central processing controller;
Using the physical parameter and the input waveform, the detailed simulation execution processing means of the central processing control device performs a detailed simulation of the partial designated time at the second time interval. Simulation method.

Obtaining the partial designated time, the physical parameter, and the input waveform is obtained graphically by designating the range of the partial designated time on a first waveform display window displayed on an output device; The simulation method according to claim 3, wherein the detailed simulation is performed.

The simulation method according to claim 4, further comprising a step of displaying a result of the detailed simulation in a second waveform display window different from the first waveform display window of the output device.

A step of roughly simulating the operation of the circuit under test by using the analysis target time and the first time interval for dividing the analysis target time into a plurality of times by the general simulation execution processing means of the central processing control device;
Storing a result of the general simulation in a main storage device;
The central processing is performed, via the input device, using a partial designated time that designates a part of the analysis target time and a second time step that is shorter than the first time step and that divides the partial designated time into a plurality of times. A procedure for acquiring by the data acquisition means of the control device;
From the results of the general simulation stored in the main storage device, physical parameters at a plurality of nodes in the circuit under test at the start time of the partial designated time, and inputs to the circuit under test at the start time A procedure for extracting the waveform by the data extraction means of the central processing controller,
Using the physical parameter and the input waveform, the detailed simulation execution processing means of the central processing control device executes a detailed simulation at the second time interval for the partial designated time. Simulation program.