JP2004304114A - Method for manufacturing solar cell - Google Patents

Method for manufacturing solar cell Download PDF

Info

Publication number
JP2004304114A
JP2004304114A JP2003098000A JP2003098000A JP2004304114A JP 2004304114 A JP2004304114 A JP 2004304114A JP 2003098000 A JP2003098000 A JP 2003098000A JP 2003098000 A JP2003098000 A JP 2003098000A JP 2004304114 A JP2004304114 A JP 2004304114A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
layer
back surface
aluminum paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003098000A
Other languages
Japanese (ja)
Inventor
Akizo Tsuruta
明三 鶴田
Hisafumi Tominaga
尚史 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003098000A priority Critical patent/JP2004304114A/en
Publication of JP2004304114A publication Critical patent/JP2004304114A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a method of manufacturing a solar cell with good cell power generation efficiency by suppressing curving due to a heat process to lessen cracking in a stage. <P>SOLUTION: The method includes a stage (step S4) of coating the entire reverse surface of a semiconductor substrate with aluminum paste, a stage (step S6) of burning the semiconductor substrate coated with the aluminum paste and forming a reverse-surface electric field layer on the entire reverse surface of the semiconductor substrate, a stage (step S7) of removing the burnt aluminum paste layer, a stage (step 8) of coating the entire surface of the reverse-surface electric field layer with metal paste for low-temperature burning and then burning it to form a reverse-surface electrode, and a stage (step S9) of soldering a copper wire directly to the reverse-surface electrode. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は、熱プロセスによる返りが小さく、セル発電効率がよい太陽電池を製造する方法に関するものである。
【0002】
【従来の技術】
従来の太陽電池の製造方法では、まず多結晶シリコン基板(p型)の表面にn型層を形成してpn接合を形成し、そしてシリコン基板の裏面にアルミニウムペーストを印刷乾燥して所定の開口部を有するアルミニウムペースト電極を形成し、ついでアルミニウムペースト電極の開口部に銀ペースト(又は銀アルミニウムペースト)を印刷乾燥して銀ペースト電極(又は銀アルミニウムペースト電極)を形成し、さらにシリコン基板の表面に銀ペーストを印刷乾燥して銀ペースト電極を形成する。ついで、近赤外炉を用い、乾燥空気中でシリコン基板を700℃〜750℃で数十秒〜数分間加熱して、全電極を一括して焼成する。この焼成工程により、シリコン基板の裏面側に形成されている銀ペースト電極(又は銀アルミニウムペースト電極)とアルミニウムペースト電極とが電気的に接続されるとともに、シリコン基板の裏面にアルミニウムの拡散による裏面電界層(以下、BSF(Back Surface Field)層とする)が形成される。そして、複数のシリコン基板の表面側(受光面)の銀ペースト電極と、裏面側の銀ペースト電極(又は銀アルミニウムペースト電極)とを、半田および銅線を用いて直列・並列接続する。その後、結線が施されたシリコン基板を強化ガラスに例えばエチレン・ビニル・アセテートなどの樹脂を用いて封止し、太陽電池モジュールを製造している。(例えば、特許文献1参照)
【0003】
【特許文献1】
特開平10−335267号公報(図1)
【0004】
【発明が解決しようとする課題】
従来の太陽電池の製造方法では、アルミニウムの拡散によりBSF層を形成する際の焼成温度は、半導体基板材料とアルミニウムとの共晶温度(シリコンとアルミニウムの場合には577℃)以上にする必要があるので、極めて高温となる。そこで、焼成後、室温まで冷却されたときに、半導体基板材料と焼結形成された金属膜との線膨張係数の差(アルミニウム:23ppm/K、シリコン:4ppm/K)に起因して大きな反りが生じてしまう。この反りが、工程内でのハンドリングや搬送時に、さらには他の熱プロセス時に割れやクラック発生の原因となり、工程内歩留まりを低下させることになる。この半導体基板のクラックが例え微小なものであっても、発電効率の低下につながる。
また、半導体基板の裏面に銀アルミニウムペーストを用いた場合には、銀アルミニウムペースト電極の真下に形成されるアルミニウム拡散層は低濃度のものであり、銀ペーストを用いた場合には、銀ペースト電極の真下にはアルミニウム拡散層は形成されない。そこで、太陽電池セル全体としての効率が低下することになる。
【0005】
この発明は、上記の課題を解消するためになされたもので、熱プロセスによる反りの発生を抑制し、工程内での割れの発生を抑えて、セル発電効率のよい太陽電池を製造する方法を提供するものである。
【0006】
【課題を解決するための手段】
この発明に係る太陽電池の製造方法は、少なくとも内部にpn接合をもつ半導体基板と、該半導体基板の集光面に形成された集光面電極と、該半導体基板の裏面に形成された裏面電界層と、該裏面電界層上に形成された裏面電極と、該集光面電極および該裏面電極から引き出された銅線とを備えた太陽電池の製造方法において、アルミニウムペーストを上記半導体基板の裏面全面に塗布形成する工程と、上記アルミニウムペーストが塗布形成された上記半導体基板を焼成し、該半導体基板の裏面全面に上記裏面電界層を形成する工程と、焼成されたアルミニウムペースト層を除去する工程と、低温焼成用金属ペーストを上記裏面電界層上の全面に塗布形成し、その後焼成して上記裏面電極を形成する工程と、上記銅線を上記裏面電極に直接半田付けする工程とを備えているものである。
【0007】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
図1はこの発明の実施の形態に係る太陽電池の製造方法を説明するフローチャート、図2はこの発明の実施の形態に係る太陽電池の製造方法を説明する工程断面図である。
【0008】
まず、ステップS1において、半導体基板1として、例えば引き上げ法により製造される単結晶シリコン基板、或いは鋳造法により製造される多結晶シリコン基板を洗浄する(図2の(a))。この洗浄工程では、水酸化カリウムや水酸化ナトリウム等のアルカリ水溶液、或いは弗酸と硝酸との混合溶液を用い、半導体基板1の表面をおよそ10〜20μm程度エッチングし、基板製造過程で基板表面に発生するダメージや汚染を取り除く。さらに、必要に応じて、塩酸と過酸化水素との混合溶液で洗浄し、基板表面に付着した鉄等の重金属類を除去する。
【0009】
ついで、ステップS2において、半導体基板1がp型であれば、pn接合を形成するためにn型拡散層2を形成する。このn型拡散層形成工程では、例えばオシキ塩化リン(POCl)を用い、リンを熱的に拡散させて導電型を反転させたn型拡散層2を半導体基板1の全面に形成する(図2の(b))。
そして、ステップS3において、半導体基板1の表面(集光面)のみを覆うようにレジストを形成し、露出するn型拡散層2をエッチング除去した後、有機溶剤等を用いてレジストを除去して、n型拡散層2が表面全面に形成された半導体基板1を得る(図2の(c))。
【0010】
ついで、ステップS4において、スクリーン印刷法(或いはロールコーター方式)を用いて、ガラスを含むアルミニウムペーストを半導体基板1の裏面(受光面に相対する面)の全面に印刷・乾燥し、半導体基板1の裏面全面にアルミニウムペースト層3aを形成する(図2の(d))。
ついで、ステップS5において、スクリーン印刷法(或いはロールコーター方式)を用いて、銀ペーストを半導体基板1の表面に印刷・乾燥し、銀ペースト層4aを形成する(図2の(e))。
【0011】
そして、ステップS6において、半導体基板1の表裏に形成されているアルミニウムペースト層3aおよび銀ペースト層4aを一括して焼成する。この焼成工程により、アルミニウムペースト層3a中のアルミニウムが不純物として半導体基板1中に拡散し、高濃度の不純物を含んだp型拡散層5(裏面電界層:BSF層)が半導体基板1の裏面全面に形成され、銀ペースト層4aは焼成されて銀ペースト電極4(集光面電極)となる(図2の(f))。
この焼成工程では、p型拡散層5を形成するために、焼成温度は少なくとも半導体基板材料とアルミニウムとの共晶温度(シリコンとアルミニウムとの場合577℃)以上にする必要があり、高温となる。そのため、アルミニウムペースト層3aおよび銀ペースト層4aの焼成後、半導体基板1が室温まで冷却されたとき、半導体基板1と焼結されたアルミニウムペースト層3との線膨張係数の差(アルミニウム:23ppm/K、シリコン:4ppm/K)に起因する内部応力が発生し、半導体基板1に反りが生じる。この反りは、工程内でのハンドリングや搬送時に、さらには他の熱プロセス時に割れやクラック発生の原因となり、工程内歩留まりを低下させることになる。さらに、半導体基板1のクラックが例え微小なものであっても、発電効率の低下につながる。
【0012】
ついで、ステップS7において、焼結されたアルミニウムペースト層3を除去する。このアルミニウムペースト層除去工程では、半導体基板1の裏面のみを露出するようにレジストを形成し、弗酸を主成分とするエッチャントを用いて湿式エッチング、あるいはRIE(Reactive Ion Etching)法等によるドライエッチングを施すことにより、半導体基板1の裏面に形成されているアルミニウムペースト層3を除去している。
この焼結されたアルミニウムペースト層3は、反応残部であり、シリコン・アルミニウム合金層、アルミニウム酸化膜、アルミニウムペースト残渣膜(樹脂、ガラス等)等を含んでいるので、上述の反りを発生させている要因となる。そこで、ステップS7で得られるアルミニウムペースト層3が除去された半導体基板1の反りは低減される(図2の(g))。
なお、アルミニウムペースト層3は、後工程における銅線8を半田付けする際に、半田7との接合強度が悪く、裏面電極6には不適である。
【0013】
次いで、ステップS8において、半導体基板1の裏面全面に低温焼成用の金属ペーストを塗布・乾燥し、その後焼成して、裏面電極6を形成する(図2(h))。
低温焼成用の金属ペーストは、その焼成温度が低いほど望ましいが、後工程で銅線8の半田付けを行うことから、半田付け温度で軟化、溶融しないものを選択する必要がある。そして、半田7としてSn−Pb系半田(半田付け温度:190℃前後)を用いる場合、金属ペーストとしては、例えばデュポン社製の型式8368(熱硬化性コーティング銀、焼成温度:200℃以上)を用いることができる。
このように作製された裏面電極6は、半導体基板1の裏面のどの位置とも電気的コンタクトがとれており、ここに銅線8を直接接続することで、太陽電池の電気エネルギーを取り出すことができる。
【0014】
ついで、ステップS9において、複数の半導体基板1の銀ペースト電極4および裏面電極6を半田7および銅線8を用いて直列・並列接続する(図2の(i))。この際、半田の種類は、裏面電極の金属材料によって適宜選択することになる。例えば、裏面電極6に銀を用いた場合には、Sn−Pb系、Sn−Cu系の半田を用いることができ、裏面電極6にアルミニウムを用いた場合には、Sn−Zn系の半田を用いることができる。
最後に、直列・並列接続された複数の半導体基板1を強化ガラスに例えばエチレン・ビニル・アセテート等の樹脂で封止することで、太陽電池モジュールが作製される。
【0015】
ここで、半導体基板1として300μmの厚みを持つ15cm四方の正方形の多結晶シリコン基板を用いて実験した結果について示す。
ステップS1〜S5により、銀ペースト層4aおよびアルミニウムペースト層3aを多結晶シリコン基板上に形成した。ついで、近赤外炉を用い、乾燥空気中で多結晶シリコン基板を700℃〜750℃で数十秒〜数分間加熱した後、室温まで冷却した(ステップS6)。そして、銀ペースト電極4およびアルミニウムペースト層3が形成された多結晶シリコン基板の反りを測定したところ、平均1.0mmの反りが発生していた。
ついで、弗酸を主成分とするエッチャントに多結晶シリコン基板を浸漬し、多結晶シリコン基板の裏面に形成されている焼結されたアルミニウムペースト層3を除去した(ステップS7)。そして、多結晶シリコン基板の反りを測定したところ、反りが約0.4mmまで低減していた。
ついで、型式8368の銀ペースト(デュポン社製、熱硬化性コーティング銀、焼成温度:200℃以上)を多結晶シリコン基板の裏面全面に塗布し、200℃で焼成して、多結晶シリコン基板の裏面全面に裏面電極6を形成した(ステップ8)。そして、この多結晶シリコン基板の反りを測定したところ、反りの増加は0.1〜0.2mm程度であった。
その後、Sn−Pb系半田および銅線を用い、複数の多結晶シリコン基板の銀ペースト電極4と裏面電極6とを直列・並列に接続して太陽電池モジュールを作製した。
【0016】
そして、このように太陽電池モジュールを作製したところ、基板の反りに起因する工程内での基板の割れ率が、従来の製造方法に対して、約1/5に低減できる結果が得られた。
また、このように作製した太陽電池モジュールは、従来の製造方法で作製した太陽電池モジュールに対して、平均約1%の発電効率の上昇が確認できた。
【0017】
つぎに、裏面電極6の材料の焼成温度について説明する。
ウエハ反りの機能限界、即ち工程内で割れるものと割れないものとが半々(割れ率50%)となるような反り量は、計算機の応力解析の知見から約5mmであることが分かっている。ここで、タグチメソッド(品質工学)における損失関数の考え方を導入すると、損失コストは品質特性値(ここでは、反り量)の比の二乗に比例すると考える。そこで、Tを反りの工程内規格値とすると、次式が成立する。
(5.0/T=(A/A)
ただし、Aは、工程内規格からNGとなった場合の損失コストであり、ここでは、太陽電池セルを廃棄した場合に損失である。また、Aは、モジュール組立後に不良を発生させた場合の損失コストであり、ここでは、太陽電池モジュールを廃棄した場合の損失コストである。
そして、A/Aの値を50とすると、上式から、反りの工程内規格値であるT0は0.71mmとなる。
一方、300μm厚のウエハにおける焼成温度と反りとの関係は、実験から、図3に示す結果が得られている。
そこで、裏面電極6の材料となる金属ペーストの焼成温度は、反りの工程内規格値(0.71mm)に相当する焼成温度、即ち約400℃以下にすることが望ましい。
【0018】
そして、裏面電極6の材料となる金属ペーストは、半導体基板1の反りの要因となる内部応力を低減させることから、その焼結温度を低くすることが望ましい。しかしながら、後工程における半田付け工程(ステップ9)において、裏面電極6が軟化、溶融しないようにする必要がある。そこで、金属ペーストの焼結温度は、後工程における半田付け温度より高い温度とする必要がある。例えば、半田7としてSn−Pb系半田(半田付け温度:190℃前後)を用いる場合には、裏面電極6の材料となる金属ペーストの焼成温度は、200℃以上にすることが望ましい。
従って、裏面電極6の材料には、焼成温度が約200℃〜約400℃の低温焼成用金属ペーストを用いることが望ましい。
【0019】
このように、ガラスを含むアルミニウムペーストを半導体基板1の裏面全面に形成した後、焼成して半導体基板1の裏面にBSF層を形成しているので、BSF層が半導体基板1の裏面全面に形成され、発電効率が向上される。
また、BSF層形成工程の後、焼結されたアルミニウムペースト層3を除去しているので、反りを生じさせる内部応力の要因となるアルミニウムペースト層3、特に高温焼成によって生じた半導体−アルミニウムの合金層が除去され、半導体基板1の反りを低減できる。そして、低温焼成用金属ペーストをBSF層上に形成した後、焼成して裏面電極6を形成しているので、裏面電極6を形成することにより発生する反りを最小限にすることができる。従って、半導体基板1に発生する反りが緩和され、工程内でのハンドリングや搬送時、さらには他の熱プロセス時に割れやクラックの発生が抑制され、工程内歩留まりを高めることができる。さらに、発電効率の低下につながる半導体基板1の微小クラックの発生、発展を抑制することができる。
【0020】
また、半導体基板1の表面および裏面に形成された銀ペースト層4aおよびアルミニウムペースト層3aを一括して焼成しているので、工程の簡素化が図られる。
また、銅線8を裏面電極6に直接半田付けしているので、従来技術のように半導体基板の裏面側に新たな電極を設ける必要がない。従って、従来技術で発生していた銀などで形成された裏面電極部の真下の領域に拡散層が形成されないことに起因する発電効率の低下がなく、発電効率を向上させることができる。
【0021】
なお、上記実施の形態では、集光面電極の形成工程とBSF層の形成工程とを同一の焼成工程で行うものとして説明しているが、集光面電極の形成工程とBSF層の形成工程とそれぞれ異なる焼成工程で行うようにしてもよい。この場合、両工程を焼成温度の高い順に実施することが望ましい。
【0022】
【発明の効果】
この発明は、以上説明したように、アルミニウムペーストを半導体基板の裏面全面に塗布形成する工程と、該アルミニウムペーストが塗布形成された半導体基板を焼成し、該半導体基板の裏面全面に裏面電界層を形成する工程と、焼成されたアルミニウムペースト層を除去する工程と、低温焼成用金属ペーストを該裏面電界層上の全面に塗布形成し、その後焼成して裏面電極を形成する工程と、銅線を該裏面電極に直接半田付けする工程とを備えているので、熱プロセスによる反りの発生を抑制し、工程内での割れの発生を抑えて、セル発電効率のよい太陽電池を製造する方法が得られる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係る太陽電池の製造方法を説明するフローチャートである。
【図2】この発明の実施の形態に係る太陽電池の製造方法を説明する工程断面図である。
【図3】焼成温度と反りとの関係を示す図である。
【符号の説明】
1 半導体基板、2 n型拡散層、3 焼結されたアルミニウムペースト層、3a アルミニウムペースト層、4 銀ペースト電極(集光面電極)、4a 銀ペースト層、5 p型拡散層(BSF層)、6 裏面電極、7 半田、8 銅線。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a solar cell having a small return due to a thermal process and having good cell power generation efficiency.
[0002]
[Prior art]
In a conventional method for manufacturing a solar cell, first, an n-type layer is formed on the surface of a polycrystalline silicon substrate (p-type) to form a pn junction, and an aluminum paste is printed and dried on the back surface of the silicon substrate to form a predetermined opening. A silver paste electrode (or silver aluminum paste electrode) is formed, and then a silver paste (or silver aluminum paste electrode) is printed and dried on the opening of the aluminum paste electrode to form a silver paste electrode (or silver aluminum paste electrode). The silver paste is printed and dried to form a silver paste electrode. Next, using a near-infrared furnace, the silicon substrate is heated at 700 ° C. to 750 ° C. for several tens seconds to several minutes in dry air, and all the electrodes are fired at once. By this firing step, the silver paste electrode (or silver aluminum paste electrode) formed on the back surface side of the silicon substrate and the aluminum paste electrode are electrically connected, and the back surface electric field due to the diffusion of aluminum on the back surface of the silicon substrate. A layer (hereinafter, referred to as a BSF (Back Surface Field) layer) is formed. Then, the silver paste electrode on the front side (light receiving surface) of the plurality of silicon substrates and the silver paste electrode (or silver aluminum paste electrode) on the back side are connected in series / parallel using solder and copper wire. After that, the connected silicon substrate is sealed in tempered glass using a resin such as ethylene, vinyl, acetate, or the like, thereby manufacturing a solar cell module. (For example, see Patent Document 1)
[0003]
[Patent Document 1]
JP-A-10-335267 (FIG. 1)
[0004]
[Problems to be solved by the invention]
In the conventional method of manufacturing a solar cell, the firing temperature when forming a BSF layer by diffusion of aluminum must be equal to or higher than the eutectic temperature of a semiconductor substrate material and aluminum (577 ° C. in the case of silicon and aluminum). As a result, the temperature becomes extremely high. Therefore, when the semiconductor substrate material is cooled to room temperature after firing, a large warpage is caused by a difference in linear expansion coefficient between the semiconductor substrate material and the sintered metal film (aluminum: 23 ppm / K, silicon: 4 ppm / K). Will occur. This warpage causes cracks and cracks during handling and transport in the process, and also during other thermal processes, and lowers the yield in the process. Even a minute crack in the semiconductor substrate leads to a decrease in power generation efficiency.
When a silver-aluminum paste is used on the back surface of the semiconductor substrate, the aluminum diffusion layer formed immediately below the silver-aluminum paste electrode has a low concentration. No aluminum diffusion layer is formed immediately below the aluminum diffusion layer. Therefore, the efficiency of the entire solar battery cell decreases.
[0005]
The present invention has been made in order to solve the above-mentioned problems, and a method for manufacturing a solar cell with high cell power generation efficiency by suppressing the occurrence of warpage due to a thermal process, suppressing the occurrence of cracks in the process, and suppressing the occurrence of cracks in the process. To provide.
[0006]
[Means for Solving the Problems]
A method of manufacturing a solar cell according to the present invention includes a semiconductor substrate having at least a pn junction therein, a light-collecting surface electrode formed on a light-collecting surface of the semiconductor substrate, and a back surface electric field formed on a back surface of the semiconductor substrate. A solar cell including a layer, a back electrode formed on the back surface electric field layer, and a light collecting surface electrode and a copper wire drawn from the back electrode. A step of applying and forming the entire surface; a step of baking the semiconductor substrate on which the aluminum paste is applied and forming; a step of forming the back surface electric field layer on the entire back surface of the semiconductor substrate; and a step of removing the fired aluminum paste layer Applying and forming a metal paste for low-temperature firing on the entire surface of the back surface field layer, and then firing to form the back surface electrode; In which and a step of attaching.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a flowchart illustrating a method for manufacturing a solar cell according to an embodiment of the present invention, and FIG. 2 is a process sectional view illustrating a method for manufacturing a solar cell according to an embodiment of the present invention.
[0008]
First, in step S1, a single crystal silicon substrate manufactured by, for example, a pulling method or a polycrystalline silicon substrate manufactured by a casting method is washed as the semiconductor substrate 1 (FIG. 2A). In this cleaning step, the surface of the semiconductor substrate 1 is etched by about 10 to 20 μm using an alkaline aqueous solution such as potassium hydroxide or sodium hydroxide, or a mixed solution of hydrofluoric acid and nitric acid. Remove any damage or contamination that occurs. Further, if necessary, the substrate is washed with a mixed solution of hydrochloric acid and hydrogen peroxide to remove heavy metals such as iron attached to the substrate surface.
[0009]
Next, in step S2, if the semiconductor substrate 1 is p-type, the n-type diffusion layer 2 is formed to form a pn junction. In this n-type diffusion layer forming step, an n-type diffusion layer 2 of which conductivity type is inverted by thermally diffusing phosphorus, for example, using phosphorus oxychloride (POCl 3 ) is formed on the entire surface of the semiconductor substrate 1 (FIG. 2 (b)).
Then, in step S3, a resist is formed so as to cover only the surface (light collecting surface) of the semiconductor substrate 1, the exposed n-type diffusion layer 2 is removed by etching, and the resist is removed using an organic solvent or the like. Then, a semiconductor substrate 1 having an n-type diffusion layer 2 formed on the entire surface is obtained (FIG. 2C).
[0010]
Then, in step S4, using a screen printing method (or a roll coater method), an aluminum paste containing glass is printed and dried over the entire back surface (the surface opposite to the light receiving surface) of the semiconductor substrate 1, and the semiconductor substrate 1 is dried. An aluminum paste layer 3a is formed on the entire back surface (FIG. 2 (d)).
Next, in step S5, a silver paste is printed and dried on the surface of the semiconductor substrate 1 using a screen printing method (or a roll coater method) to form a silver paste layer 4a (FIG. 2E).
[0011]
Then, in step S6, the aluminum paste layer 3a and the silver paste layer 4a formed on the front and back of the semiconductor substrate 1 are baked collectively. By this baking step, aluminum in the aluminum paste layer 3a diffuses into the semiconductor substrate 1 as an impurity, and the p + -type diffusion layer 5 (back surface electric field layer: BSF layer) containing a high concentration of impurity is formed on the back surface of the semiconductor substrate 1. The silver paste layer 4a formed on the entire surface is fired to become the silver paste electrode 4 (light collecting surface electrode) (FIG. 2 (f)).
In this firing step, in order to form the p + -type diffusion layer 5, the firing temperature must be at least the eutectic temperature of the semiconductor substrate material and aluminum (577 ° C. in the case of silicon and aluminum). Become. Therefore, when the semiconductor substrate 1 is cooled to room temperature after firing the aluminum paste layer 3a and the silver paste layer 4a, the difference in linear expansion coefficient between the semiconductor substrate 1 and the sintered aluminum paste layer 3 (aluminum: 23 ppm / (K, silicon: 4 ppm / K) causes an internal stress, and the semiconductor substrate 1 is warped. This warping causes cracks and cracks during handling and transport in the process, and also during other thermal processes, and lowers the yield in the process. Furthermore, even if the cracks in the semiconductor substrate 1 are minute, the power generation efficiency is reduced.
[0012]
Next, in step S7, the sintered aluminum paste layer 3 is removed. In this aluminum paste layer removing step, a resist is formed so as to expose only the back surface of the semiconductor substrate 1, and wet etching is performed using an etchant containing hydrofluoric acid as a main component, or dry etching is performed by a reactive ion etching (RIE) method or the like. Is performed, the aluminum paste layer 3 formed on the back surface of the semiconductor substrate 1 is removed.
Since the sintered aluminum paste layer 3 is a residual part of the reaction and includes a silicon-aluminum alloy layer, an aluminum oxide film, an aluminum paste residue film (resin, glass, etc.), the above-described warpage is generated. Factors. Thus, the warpage of the semiconductor substrate 1 from which the aluminum paste layer 3 obtained in step S7 has been removed is reduced (FIG. 2 (g)).
The aluminum paste layer 3 has poor bonding strength with the solder 7 when soldering the copper wire 8 in a later step, and is not suitable for the back electrode 6.
[0013]
Next, in step S8, a metal paste for low-temperature firing is applied and dried over the entire back surface of the semiconductor substrate 1, and then fired to form the back electrode 6 (FIG. 2 (h)).
As for the metal paste for low-temperature firing, the lower the firing temperature, the better. However, since the copper wire 8 is soldered in a later step, it is necessary to select a metal paste that does not soften or melt at the soldering temperature. When using Sn-Pb-based solder (soldering temperature: around 190 ° C.) as the solder 7, for example, model 8368 (thermosetting coating silver, firing temperature: 200 ° C. or more) manufactured by DuPont is used as the metal paste. Can be used.
The back electrode 6 thus manufactured is in electrical contact with any position on the back surface of the semiconductor substrate 1, and by directly connecting the copper wire 8 to the back electrode 6, electric energy of the solar cell can be extracted. .
[0014]
Next, in step S9, the silver paste electrode 4 and the back surface electrode 6 of the plurality of semiconductor substrates 1 are connected in series / parallel using the solder 7 and the copper wire 8 ((i) in FIG. 2). At this time, the type of solder is appropriately selected according to the metal material of the back electrode. For example, when silver is used for the back electrode 6, Sn-Pb-based or Sn-Cu-based solder can be used. When aluminum is used for the back electrode 6, Sn-Zn-based solder can be used. Can be used.
Finally, the solar cell module is manufactured by sealing the plurality of semiconductor substrates 1 connected in series / parallel with tempered glass with a resin such as, for example, ethylene / vinyl / acetate.
[0015]
Here, the results of an experiment using a 15-cm square polycrystalline silicon substrate having a thickness of 300 μm as the semiconductor substrate 1 will be described.
Through steps S1 to S5, silver paste layer 4a and aluminum paste layer 3a were formed on the polycrystalline silicon substrate. Next, using a near-infrared furnace, the polycrystalline silicon substrate was heated at 700 ° C. to 750 ° C. for several tens seconds to several minutes in dry air, and then cooled to room temperature (step S6). Then, when the warpage of the polycrystalline silicon substrate on which the silver paste electrode 4 and the aluminum paste layer 3 were formed was measured, warpage of an average of 1.0 mm occurred.
Next, the polycrystalline silicon substrate was immersed in an etchant containing hydrofluoric acid as a main component, and the sintered aluminum paste layer 3 formed on the back surface of the polycrystalline silicon substrate was removed (step S7). When the warp of the polycrystalline silicon substrate was measured, the warp was reduced to about 0.4 mm.
Then, a silver paste of model 8368 (manufactured by DuPont, thermosetting coating silver, firing temperature: 200 ° C. or more) is applied to the entire back surface of the polycrystalline silicon substrate, and baked at 200 ° C. A back electrode 6 was formed on the entire surface (step 8). When the warpage of the polycrystalline silicon substrate was measured, the increase of the warp was about 0.1 to 0.2 mm.
Thereafter, using a Sn-Pb-based solder and a copper wire, the silver paste electrode 4 and the back surface electrode 6 of a plurality of polycrystalline silicon substrates were connected in series / parallel to produce a solar cell module.
[0016]
Then, when the solar cell module was manufactured as described above, a result was obtained in which the crack rate of the substrate in the process due to the warpage of the substrate could be reduced to about 1 / of the conventional manufacturing method.
Further, in the solar cell module manufactured in this manner, an increase in power generation efficiency of about 1% on average was confirmed with respect to the solar cell module manufactured by the conventional manufacturing method.
[0017]
Next, the firing temperature of the material of the back electrode 6 will be described.
The functional limit of wafer warpage, that is, the amount of warpage such that one that is cracked in the process and one that does not crack in the process (the cracking rate is 50%) is found to be about 5 mm from the knowledge of computer stress analysis. Here, when the concept of the loss function in the Taguchi method (quality engineering) is introduced, the loss cost is considered to be proportional to the square of the ratio of the quality characteristic value (here, the amount of warpage). Therefore, if T 0 is the in-process standard value of the warpage, the following equation is established.
(5.0 / T 0 ) 2 = (A 0 / A)
However, A 0 is the loss cost when a NG from in-process specification, where is the loss when discarding the solar cell. A is the loss cost when a defect occurs after module assembly, and here is the loss cost when the solar cell module is discarded.
When the value of A 0 / A is set to 50, T 0, which is the in-process standard value of the warpage, is 0.71 mm from the above equation.
On the other hand, as for the relationship between the firing temperature and the warpage of a wafer having a thickness of 300 μm, the results shown in FIG. 3 are obtained from experiments.
Therefore, the firing temperature of the metal paste as the material of the back electrode 6 is desirably set to a firing temperature corresponding to the in-process standard value of warpage (0.71 mm), that is, about 400 ° C. or less.
[0018]
And since the metal paste used as the material of the back surface electrode 6 reduces the internal stress which causes the warpage of the semiconductor substrate 1, it is desirable to lower the sintering temperature. However, in the subsequent soldering step (step 9), it is necessary to prevent the back electrode 6 from softening and melting. Therefore, the sintering temperature of the metal paste needs to be higher than the soldering temperature in the subsequent process. For example, when using Sn—Pb-based solder (soldering temperature: around 190 ° C.) as the solder 7, it is desirable that the firing temperature of the metal paste used as the material of the back electrode 6 be 200 ° C. or higher.
Therefore, it is desirable to use a metal paste for firing at a low temperature of about 200 ° C. to about 400 ° C. as the material of the back electrode 6.
[0019]
As described above, the BSF layer is formed on the entire back surface of the semiconductor substrate 1 since the aluminum paste containing glass is formed on the entire back surface of the semiconductor substrate 1 and then baked to form the BSF layer on the back surface of the semiconductor substrate 1. As a result, power generation efficiency is improved.
Further, since the sintered aluminum paste layer 3 is removed after the BSF layer forming step, the aluminum paste layer 3 which causes internal stress causing warpage, particularly a semiconductor-aluminum alloy generated by high-temperature firing The layer is removed, and the warpage of the semiconductor substrate 1 can be reduced. Then, since the low-temperature firing metal paste is formed on the BSF layer and then fired to form the back electrode 6, the warpage generated by forming the back electrode 6 can be minimized. Therefore, the warpage generated in the semiconductor substrate 1 is reduced, and the occurrence of cracks and cracks during handling and transport in the process and also during other thermal processes is suppressed, and the yield in the process can be increased. Further, the generation and development of minute cracks in the semiconductor substrate 1 leading to a decrease in power generation efficiency can be suppressed.
[0020]
Further, since the silver paste layer 4a and the aluminum paste layer 3a formed on the front surface and the back surface of the semiconductor substrate 1 are baked at a time, the process can be simplified.
Further, since the copper wire 8 is directly soldered to the back surface electrode 6, it is not necessary to provide a new electrode on the back surface side of the semiconductor substrate unlike the related art. Therefore, there is no decrease in power generation efficiency due to no diffusion layer being formed in a region immediately below the back electrode portion formed of silver or the like, which is generated in the conventional technique, and power generation efficiency can be improved.
[0021]
Note that, in the above embodiment, the light-collecting surface electrode forming process and the BSF layer forming process are described as being performed in the same baking process, but the light-collecting surface electrode forming process and the BSF layer forming process are performed. May be performed in different firing steps. In this case, it is desirable to carry out both steps in the descending order of the firing temperature.
[0022]
【The invention's effect】
As described above, the present invention provides a step of applying and forming an aluminum paste on the entire back surface of a semiconductor substrate, firing the semiconductor substrate on which the aluminum paste is applied and forming, and forming a back surface field layer on the entire back surface of the semiconductor substrate. Forming, removing the fired aluminum paste layer, applying a low-temperature firing metal paste over the entire surface of the back surface field layer, forming the back surface electrode by firing, and forming a copper wire. And a step of directly soldering to the back electrode, so that a method for producing a solar cell with high cell power generation efficiency can be obtained by suppressing the occurrence of warpage due to a thermal process, suppressing the occurrence of cracks in the process. Can be
[Brief description of the drawings]
FIG. 1 is a flowchart illustrating a method for manufacturing a solar cell according to an embodiment of the present invention.
FIG. 2 is a process sectional view illustrating the method for manufacturing the solar cell according to the embodiment of the present invention.
FIG. 3 is a diagram showing the relationship between firing temperature and warpage.
[Explanation of symbols]
Reference Signs List 1 semiconductor substrate, 2 n-type diffusion layer, 3 sintered aluminum paste layer, 3a aluminum paste layer, 4 silver paste electrode (light collecting surface electrode), 4a silver paste layer, 5 p + type diffusion layer (BSF layer) , 6 back electrode, 7 solder, 8 copper wire.

Claims (1)

少なくとも内部にpn接合をもつ半導体基板と、該半導体基板の集光面に形成された集光面電極と、該半導体基板の裏面に形成された裏面電界層と、該裏面電界層上に形成された裏面電極と、該集光面電極および該裏面電極から引き出された銅線とを備えた太陽電池の製造方法において、
アルミニウムペーストを上記半導体基板の裏面全面に塗布形成する工程と、
上記アルミニウムペーストが塗布形成された上記半導体基板を焼成し、該半導体基板の裏面全面に上記裏面電界層を形成する工程と、
焼成されたアルミニウムペースト層を除去する工程と、
低温焼成用金属ペーストを上記裏面電界層上の全面に塗布形成し、その後焼成して上記裏面電極を形成する工程と、
上記銅線を上記裏面電極に直接半田付けする工程とを備えていることを特徴とする太陽電池の製造方法。
A semiconductor substrate having at least a pn junction therein, a light-collecting surface electrode formed on the light-collecting surface of the semiconductor substrate, a back surface electric field layer formed on the back surface of the semiconductor substrate, and formed on the back surface electric layer. Back electrode, and a method of manufacturing a solar cell comprising a light-collecting surface electrode and a copper wire drawn from the back electrode,
A step of applying and forming an aluminum paste on the entire back surface of the semiconductor substrate,
Baking the semiconductor substrate coated with the aluminum paste and forming the back surface electric field layer on the entire back surface of the semiconductor substrate;
Removing the fired aluminum paste layer;
A step of applying and forming a low-temperature firing metal paste on the entire back surface field layer, and then firing to form the back electrode;
Soldering the copper wire directly to the back electrode.
JP2003098000A 2003-04-01 2003-04-01 Method for manufacturing solar cell Pending JP2004304114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003098000A JP2004304114A (en) 2003-04-01 2003-04-01 Method for manufacturing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003098000A JP2004304114A (en) 2003-04-01 2003-04-01 Method for manufacturing solar cell

Publications (1)

Publication Number Publication Date
JP2004304114A true JP2004304114A (en) 2004-10-28

Family

ID=33409644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003098000A Pending JP2004304114A (en) 2003-04-01 2003-04-01 Method for manufacturing solar cell

Country Status (1)

Country Link
JP (1) JP2004304114A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533864A (en) * 2006-04-12 2009-09-17 リニューアブル・エナジー・コーポレーション・エーエスエー Solar cell and method for manufacturing the same
JP2013520015A (en) * 2010-02-12 2013-05-30 ヘレウス プレシャス メタルズ ノース アメリカ コンショホーケン エルエルシー Method for applying a full back surface electric field and a silver bus bar to a solar cell
KR101839564B1 (en) * 2016-11-11 2018-04-26 엘지전자 주식회사 Method for manufacturing solar cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533864A (en) * 2006-04-12 2009-09-17 リニューアブル・エナジー・コーポレーション・エーエスエー Solar cell and method for manufacturing the same
JP2013520015A (en) * 2010-02-12 2013-05-30 ヘレウス プレシャス メタルズ ノース アメリカ コンショホーケン エルエルシー Method for applying a full back surface electric field and a silver bus bar to a solar cell
KR101839564B1 (en) * 2016-11-11 2018-04-26 엘지전자 주식회사 Method for manufacturing solar cell

Similar Documents

Publication Publication Date Title
JP4425917B2 (en) Solar cell and manufacturing method thereof
EP2211388A1 (en) Solar battery cell
JPH10335267A (en) Manufacture of semiconductor device
JP4974756B2 (en) Method for manufacturing solar cell element
JP2009193993A (en) Method of manufacturing solar cell electrode, and solar cell electrode
JP2010186862A (en) Solar cell
JPH09191118A (en) Fabrication of solar cell
JP2004207493A (en) Semiconductor device, its manufacturing method, and solar cell
JP4903444B2 (en) Photoelectric conversion element
JP2001044459A (en) Solar battery
JP5165906B2 (en) Method for manufacturing photoelectric conversion element
JP2009290235A (en) Solar cell, and manufacturing method thereof
JP2005184025A (en) Manufacturing method for semiconductor device
JP2004304114A (en) Method for manufacturing solar cell
JPH09213979A (en) Solar cell and manufacture thereof
JP2004281569A (en) Method for producing solar cell element
JP2006339499A (en) Method for manufacturing solar battery
JP4646584B2 (en) Manufacturing method of solar cell
JP2004235267A (en) Solar cell element
JP5901441B2 (en) Solar cell element and manufacturing method thereof
JP5868528B2 (en) Photovoltaic device, manufacturing method thereof, and photovoltaic module
JP2003303980A (en) Solar cell and method for manufacturing the same
JP2006049429A (en) Method for manufacturing solar cell and solar cell module
JP4753816B2 (en) Solar cell and manufacturing method thereof
JP2008159997A (en) Manufacturing method for solar cell element, and conductive paste