JP2004301823A - Drift cancellation device, and pressure measuring instrument - Google Patents

Drift cancellation device, and pressure measuring instrument Download PDF

Info

Publication number
JP2004301823A
JP2004301823A JP2003371403A JP2003371403A JP2004301823A JP 2004301823 A JP2004301823 A JP 2004301823A JP 2003371403 A JP2003371403 A JP 2003371403A JP 2003371403 A JP2003371403 A JP 2003371403A JP 2004301823 A JP2004301823 A JP 2004301823A
Authority
JP
Japan
Prior art keywords
output
signal
sample
input signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003371403A
Other languages
Japanese (ja)
Inventor
Hiromichi Watabe
廣道 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
POP DENSHI KK
Original Assignee
POP DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POP DENSHI KK filed Critical POP DENSHI KK
Priority to JP2003371403A priority Critical patent/JP2004301823A/en
Publication of JP2004301823A publication Critical patent/JP2004301823A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a drift cancellation device suitable for a piezoelectric pressure sensor, and a pressure measuring instrument using the device. <P>SOLUTION: When measuring combustion pressure of an engine 10, a means 13 for generating a pulse at the timing when the engine 10 is brought into a prescribed condition (exhaust stroke) is provided in the first embodiment of the drift cancellation device, and a signal of the sensor 11 is sampled by the timing pulse to be subtracted from the original signal. A means for holding the minimum value of the pressure in each engine cycle is provided in the second embodiment, and the held minimum value is subtracted from the original signal. A drift value is subtracted from the output signal in real time with a simple constitution. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明はドリフトキャンセル装置およびこの装置を使用した圧力測定装置に関し、特に、圧電素子を使用した圧電圧力センサに好適なドリフトキャンセル装置およびこの装置を使用した圧力測定装置に関するものである。   The present invention relates to a drift cancellation device and a pressure measurement device using the device, and more particularly, to a drift cancellation device suitable for a piezoelectric pressure sensor using a piezoelectric element and a pressure measurement device using the device.

従来、例えばガソリンエンジンやディーゼルエンジンの燃焼圧を測定する場合など、温度変化の大きな環境で圧力を測定する場合には単結晶圧電素子を使用した電荷発生型センサを圧力センサとして使用していた。そして、圧電圧力センサの出力はチャージアンプ(電荷検出器)を使用して電圧に変換して出力していた。
特開平05−172679号公報
Conventionally, when measuring the pressure in an environment with a large temperature change, for example, when measuring the combustion pressure of a gasoline engine or a diesel engine, a charge generation type sensor using a single crystal piezoelectric element has been used as a pressure sensor. The output of the piezoelectric pressure sensor was converted into a voltage using a charge amplifier (charge detector) and output.
JP 05-172679 A

ところが、従来の圧電圧力センサには出力がドリフトするという問題点があった。ドリフトは主に次に挙げるような2つの原因による。第一の原因は、圧電圧力センサの発生した電荷がリークすることによる変動、もしくはセンサの信号ラインに周辺より電荷がリークすることによる変動である。第二の原因は、温度変化によるセンサ素子もしくはセンサの構造体の熱膨張による圧力以外の要因による変動である。これらの要因によるドリフトは無視できない量を有している。従って、例えばエンジンの燃焼圧を測定しても圧力をリアルタイムで正確に測定することができないという問題点があった。   However, the conventional piezoelectric pressure sensor has a problem that the output drifts. Drift is mainly due to the following two causes. The first cause is a fluctuation due to leakage of electric charges generated by the piezoelectric pressure sensor or a fluctuation due to leakage of electric charges from the periphery to a signal line of the sensor. The second cause is a fluctuation due to factors other than pressure due to thermal expansion of the sensor element or the sensor structure due to temperature change. Drift due to these factors is not negligible. Therefore, for example, even if the combustion pressure of the engine is measured, the pressure cannot be measured accurately in real time.

本発明の目的は、前記のような従来技術の問題点を解決し、圧電圧力センサに好適なドリフトキャンセル装置およびこの装置を使用した圧力測定装置を提供することにある。   SUMMARY OF THE INVENTION It is an object of the present invention to provide a drift canceling device suitable for a piezoelectric pressure sensor and a pressure measuring device using the device, which solves the above-mentioned problems of the prior art.

エンジンの燃焼圧測定に際して、本発明においては、エンジンサイクルがドリフトの時間的変化より速く、またエンジン内の最低圧力がほぼ大気圧に等しく、更に、爆発工程以外の圧力の大きくない工程の圧力測定結果はそれほど重要でない点に着目し、目的外の量であるドリフト値を出力信号から減じる点に特徴がある。   In measuring the combustion pressure of the engine, in the present invention, the engine cycle is faster than the time change of the drift, the minimum pressure in the engine is almost equal to the atmospheric pressure, and further, the pressure measurement in the process other than the explosion process is not large. Focusing on the fact that the result is not so important, it is characterized in that the drift value, which is an unintended amount, is subtracted from the output signal.

本発明のドリフトキャンセル装置の第1の実施例においては、被測定対象装置が所定の状態となるタイミングでパルスを発生するタイミングパルス発生手段を設け、このタイミングパルスによって信号をサンプリングして元の信号から減算することを最も主要な特徴とする。また、本発明のドリフトキャンセル装置の第2、3、4の実施例においては、各エンジンサイクルにおいて圧力の最小値を検出する手段を設け、検出された最小値を元の信号から減算することを最も主要な特徴とする。   In the first embodiment of the drift canceling device of the present invention, a timing pulse generating means for generating a pulse at a timing when the device to be measured enters a predetermined state is provided. The main feature is to subtract from. Also, in the second, third and fourth embodiments of the drift canceling device of the present invention, means for detecting the minimum value of the pressure in each engine cycle is provided, and the detected minimum value is subtracted from the original signal. The most important feature.

本発明のドリフトキャンセル装置においては、簡単な構成で、リアルタイムに出力信号からドリフト値を減じることができる。また、チャージアンプのコンデンサの放電手段を設けることにより、測定値の飽和を防止できる。   ADVANTAGE OF THE INVENTION In the drift cancellation apparatus of this invention, a drift value can be subtracted from an output signal in real time with a simple structure. Further, by providing a discharging means for the capacitor of the charge amplifier, the saturation of the measured value can be prevented.

以下、本発明の実施の形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

図1は、本発明のドリフトキャンセル装置の第1実施例を使用した圧力測定装置の構成を示すブロック図である。エンジンのシリンダ10には単結晶圧電素子を使用した電荷発生型圧力センサ11が装着されている。信号処理回路12は圧力センサ11から出力される信号を処理し、シリンダ10内の圧力と比例した電圧の出力信号(Vout)を実時間で出力する。   FIG. 1 is a block diagram showing a configuration of a pressure measuring device using a first embodiment of the drift canceling device of the present invention. A charge generating pressure sensor 11 using a single crystal piezoelectric element is mounted on a cylinder 10 of the engine. The signal processing circuit 12 processes a signal output from the pressure sensor 11 and outputs an output signal (Vout) of a voltage proportional to the pressure in the cylinder 10 in real time.

タイミングパルス発生回路13は、例えばエンジンのクランク軸あるいはカム軸に永久磁石を装着し、その回転位置をコイルやホール効果素子によって検出することによって、エンジンのクランク軸あるいはカム軸が所定の回転位相位置、例えばエンジンの排気工程にきたことを検出し、パルスを発生する。   The timing pulse generation circuit 13 is provided, for example, by mounting a permanent magnet on the crankshaft or camshaft of the engine, and detecting the rotational position by a coil or a Hall effect element, so that the crankshaft or camshaft of the engine has a predetermined rotational phase position. For example, a pulse is detected by detecting that the engine has come to an exhaust process.

図2は、本発明のドリフトキャンセル装置(信号処理回路12)の第1実施例の構成を示す回路図である。公知のチャージアンプ回路A1(電荷電圧変換アンプまたはそれらの信号を扱うアンプ等の電圧を出力するもの)は、センサ11から出力される電荷量を電圧信号に変換する。   FIG. 2 is a circuit diagram showing the configuration of the first embodiment of the drift canceling device (signal processing circuit 12) of the present invention. A well-known charge amplifier circuit A1 (charge-voltage conversion amplifier or a circuit that outputs a voltage such as an amplifier that handles those signals) converts a charge amount output from the sensor 11 into a voltage signal.

公知のサンプルホールド回路SHは、タイミングパルス入力端子(S/H)に入力されるタイミングパルス発生回路13の出力パルスに基づき、入力端子(IN)の電圧をコンデンサC1に蓄える(更新する)と共に、コンデンサC1の電圧を出力端子(OUT)から出力する。   The known sample-and-hold circuit SH stores (updates) the voltage of the input terminal (IN) in the capacitor C1 based on the output pulse of the timing pulse generation circuit 13 input to the timing pulse input terminal (S / H), and The voltage of the capacitor C1 is output from an output terminal (OUT).

オペアンプA2および抵抗R1〜R4は作動増幅器を構成する。この回路はチャージアンプ回路A1の出力信号からサンプルホールド回路SHの出力信号を減算して出力する。   The operational amplifier A2 and the resistors R1 to R4 constitute an operational amplifier. This circuit subtracts the output signal of the sample hold circuit SH from the output signal of the charge amplifier circuit A1, and outputs the result.

図4は、本発明のドリフトキャンセル装置の第1実施例の主要部の波形を示す波形図である。なお、図4、図7においては、例えばドリフト値が時間と共に増加する場合を示すが、ドリフト値の変化は誇張して表現されており、実際のドリフト値の変化はもっと少ない。   FIG. 4 is a waveform diagram showing waveforms of main parts of the first embodiment of the drift cancellation device of the present invention. FIGS. 4 and 7 show, for example, the case where the drift value increases with time. However, the change in the drift value is exaggerated and the actual change in the drift value is smaller.

チャージアンプ回路A1の出力信号の示すエンジンの燃焼圧は爆発工程において数十気圧まで上昇するが、その他の工程においては概ね大気圧(1気圧)程度の圧力である。そして、燃焼圧の測定において必要な波形は爆発工程における波形データであり、気圧の低い部分の波形の形状はそれほど重要ではない。   The combustion pressure of the engine indicated by the output signal of the charge amplifier circuit A1 rises to several tens of atmospheres in the explosion process, but is approximately equal to the atmospheric pressure (1 atm) in the other processes. The waveform required for measuring the combustion pressure is the waveform data in the explosion process, and the shape of the waveform in the low air pressure portion is not so important.

タイミングパルスは、前述したように、エンジンのクランク軸あるいはカム軸が所定の回転位相位置、例えばエンジンの排気工程にきた時にタイミングパルス発生回路13によって発生される。サンプルホールド回路SHは、このタイミングパルスに基づきチャージアンプ回路A1の出力信号をサンプリングし、保持、出力する。   As described above, the timing pulse is generated by the timing pulse generation circuit 13 when the crankshaft or camshaft of the engine reaches a predetermined rotational phase position, for example, when the engine is in an exhaust process. The sample hold circuit SH samples, holds, and outputs the output signal of the charge amplifier circuit A1 based on the timing pulse.

この結果、出力信号(Vout)は、図示するように、各排気サイクル毎に出力信号が0に修正された信号が出力される。なおドリフト値が減少している場合も同様に、各排気サイクル毎に出力信号が0に修正された信号が出力される。   As a result, as the output signal (Vout), a signal in which the output signal is corrected to 0 for each exhaust cycle is output as shown in the figure. Similarly, when the drift value is decreasing, a signal in which the output signal is corrected to 0 for each exhaust cycle is output.

図6は、本発明のドリフトキャンセル装置の第2実施例の構成を示す回路図である。また、図7は、本発明のドリフトキャンセル装置の第2実施例の主要部の波形を示す波形図である。この実施例は、各エンジンサイクルにおいて圧力の最小値を保持する手段を設け、保持された最小値を元の信号から減算する方式を採用し、更にチャージアンプA1のコンデンサに蓄積されたドリフト電荷の放電手段も備えている。   FIG. 6 is a circuit diagram showing the configuration of the second embodiment of the drift canceling device of the present invention. FIG. 7 is a waveform chart showing waveforms of main parts of a second embodiment of the drift canceling device of the present invention. In this embodiment, means for holding the minimum value of the pressure in each engine cycle is provided, a method of subtracting the held minimum value from the original signal is employed, and further, the drift charge accumulated in the capacitor of the charge amplifier A1 is adopted. Discharge means is also provided.

図6において、サンプルホールド回路SH、オペアンプA2および抵抗R1〜R4からなる作動増幅器は、図2の第1実施例と同一の回路である。なお、アンプ等の演算増幅器は±15Vの電源で動作し、論理回路は+15Vの単電源(高=1=+15V、低=0=0V)で動作している。
チャージアンプA1は、コンデンサC2に蓄積された不要なドリフト電荷を放電してリセットするための手段であるリレーRLを備えている。駆動については後述する。
6, the operational amplifier including the sample-and-hold circuit SH, the operational amplifier A2, and the resistors R1 to R4 is the same circuit as that of the first embodiment in FIG. An operational amplifier such as an amplifier operates with a power supply of ± 15 V, and the logic circuit operates with a single power supply of +15 V (high = 1 = + 15 V, low = 0 = 0 V).
The charge amplifier A1 includes a relay RL that is a means for discharging and resetting unnecessary drift charges accumulated in the capacitor C2. The driving will be described later.

バッファアンプA3は利得がほぼ1のバッファアンプであり、半固定抵抗器VRおよび着脱可能な抵抗Rsを備えている。半固定抵抗器VRは、コンデンサC2の容量補正用に使用される。また、抵抗Rsはセンサ11と対に用意されたセンサ感度調整用の抵抗であり、これによってセンサ11の感度が補正される。   The buffer amplifier A3 is a buffer amplifier having a gain of almost 1, and includes a semi-fixed resistor VR and a detachable resistor Rs. The semi-fixed resistor VR is used for correcting the capacitance of the capacitor C2. The resistance Rs is a resistance for adjusting the sensor sensitivity prepared in pairs with the sensor 11, and the sensitivity of the sensor 11 is corrected by this.

第1の比較器CP1は、第2の比較器CP2の出力が0(-15V)の時には、バッファアンプA3の出力信号とサンプルホールド回路SHの保持電圧とを比較し、バッファアンプA3の出力信号の方が電圧が低い場合には、レベル変換を兼ねたOR回路1のダイオードD4を介してワンショットマルチバイブレータ回路(以下OM回路と記す)1を起動し、オアゲート回路OR2を介してサンプルホールド回路SHに数マイクロ秒のサンプリングパルスを出力する。OM回路1を設けた理由は、サンプルホールド回路SHに入力するサンプリングパルスに所定幅以上の長さが必要なためである。なお、抵抗R29、R30はレベル変換用の抵抗である。この動作によって、バッファアンプA3の出力信号の最小値がサンプルホールド回路SHに保持される。   When the output of the second comparator CP2 is 0 (−15 V), the first comparator CP1 compares the output signal of the buffer amplifier A3 with the holding voltage of the sample and hold circuit SH, and outputs the output signal of the buffer amplifier A3. When the voltage is lower, the one-shot multivibrator circuit (hereinafter referred to as OM circuit) 1 is activated via the diode D4 of the OR circuit 1 which also performs level conversion, and the sample-and-hold circuit is activated via the OR gate circuit OR2. A sampling pulse of several microseconds is output to SH. The reason why the OM circuit 1 is provided is that the sampling pulse input to the sample-and-hold circuit SH needs to be longer than a predetermined width. The resistors R29 and R30 are resistors for level conversion. With this operation, the minimum value of the output signal of the buffer amplifier A3 is held in the sample hold circuit SH.

なお、サンプルホールド回路SHにサンプリングパルスが印加されている間はサンプルホールド回路SHはスルー状態となり、第1の比較器CP1の入力端子の双方に入力信号が印加されることになるが、この場合に第1の比較器CP1の出力が低状態になるように、サンプルホールド回路SHあるいは第1の比較器CP1のオフセットを調整する。   Note that while the sampling pulse is applied to the sample hold circuit SH, the sample hold circuit SH is in a through state, and an input signal is applied to both of the input terminals of the first comparator CP1. The offset of the sample and hold circuit SH or the first comparator CP1 is adjusted so that the output of the first comparator CP1 becomes low.

但し、この動作だけでは、例えばドリフト値が上昇していった場合にはサンプルホールド回路SHの保持値が更新されず、ドリフト値が減算されなくなってしまう。そこで、第2の比較器CP2を設けて、ドリフト値が上昇していった場合でも各エンジンサイクル毎にサンプルホールド回路SHの保持値が更新されるようにする。   However, with this operation alone, for example, when the drift value increases, the held value of the sample-and-hold circuit SH is not updated, and the drift value is not subtracted. Therefore, a second comparator CP2 is provided so that the held value of the sample and hold circuit SH is updated every engine cycle even when the drift value increases.

即ち、サンプリングパルスが出力されることによって第2の比較器CP2のホールド状態が解除された状態の時には、第2の比較器CP2の+端子にはバッファアンプA3の出力信号が、−端子にはR23の作用によってサンプルホールド回路SHの保持値よりも若干、即ち図7のxだけ高い電圧が印加されている。xの値については、出力波形に影響を与えるものではないので、ノイズ等を考慮して最適値を選定すればよい。   That is, when the hold state of the second comparator CP2 is released by the output of the sampling pulse, the output signal of the buffer amplifier A3 is supplied to the + terminal of the second comparator CP2, and Due to the action of R23, a voltage slightly higher than the held value of the sample and hold circuit SH, that is, a voltage higher by x in FIG. 7 is applied. Since the value of x does not affect the output waveform, an optimum value may be selected in consideration of noise and the like.

前記した状態において、時刻t0においてバッファアンプA3の出力信号の方が高くなると、第2の比較器CP2の出力が高状態(+15V)となり、ダイオードD3および抵抗R25によって正帰還がかかっているので高状態がホールドされる。   In the state described above, when the output signal of the buffer amplifier A3 becomes higher at time t0, the output of the second comparator CP2 becomes high (+15 V), and positive feedback is applied by the diode D3 and the resistor R25. The high state is held.

ホールド状態においては、ダイオードD1および抵抗R21の作用により、第1の比較器CP1の+端子にはサンプルホールド回路SHの保持値よりも若干、即ち図7のyだけ高い電圧が印加される。yの値は、例えば1エンジンサイクル時間において予想されるドリフトの時間的変化量の最大値より大きい値とする。但し、この値が大きいほど出力信号の誤差が大きくなるので、前記条件を満たす範囲で小さな値を採用する。   In the hold state, a voltage slightly higher than the hold value of the sample hold circuit SH, that is, a voltage higher by y in FIG. 7 is applied to the + terminal of the first comparator CP1 by the action of the diode D1 and the resistor R21. The value of y is, for example, a value larger than the maximum value of the temporal change amount of the drift expected in one engine cycle time. However, the larger this value is, the larger the error of the output signal becomes. Therefore, a small value is adopted within a range satisfying the above condition.

第2の比較器CP2の出力が高状態の時に、バッファアンプA3の出力信号値が低下してくると、時刻t1において第1の比較器CP1の出力が高状態となり、OM1、OR2を介してサンプリングパルスが出力される。このサンプリングパルスによってサンプルホールド回路SHの保持値が更新されると共に、ダイオードD2の作用によって第2の比較器CP2のホールド状態が解除され、更にOM回路2がリセットされる。   If the output signal value of the buffer amplifier A3 decreases while the output of the second comparator CP2 is high, the output of the first comparator CP1 becomes high at time t1, and is output via the OM1 and OR2. A sampling pulse is output. The held value of the sample hold circuit SH is updated by the sampling pulse, the hold state of the second comparator CP2 is released by the action of the diode D2, and the OM circuit 2 is reset.

このOM回路2は、所定時間(例えばエンジンサイクルの最長時間よりわずかに長い程度)以上サンプリングパルスが発生しない場合に高信号を出力する回路であり、サンプルホールド回路SHの初期値が低すぎてサンプリングパルスが発生しない状態となった場合に、ダイオードD5を介してOM回路1を起動して強制的にサンプリングパルスを発生させる。また、OR2、OM回路3、NOT回路、RLを介してチャージアンプA1のチャージリセット信号を発生させて正常な状態に移行させる機能を有する。なお、正常な状態においては、各エンジンサイクル毎にサンプリングパルスによりリセットがかかるのでOM回路2の高状態は発生しない。   The OM circuit 2 is a circuit that outputs a high signal when a sampling pulse is not generated for a predetermined time (for example, slightly longer than the longest time of the engine cycle), and the sampling value is low because the initial value of the sample and hold circuit SH is too low. When no pulse is generated, the OM circuit 1 is activated via the diode D5 to forcibly generate a sampling pulse. Further, it has a function of generating a charge reset signal of the charge amplifier A1 via the OR2, the OM circuit 3, the NOT circuit, and the RL to shift to a normal state. In a normal state, a reset is applied by a sampling pulse every engine cycle, so that the high state of the OM circuit 2 does not occur.

時刻t1においてサンプルホールド回路SHの保持値が更新されると、時刻t2においてバッファアンプA3の出力信号値が最小値となるまで、連続あるいは断続してサンプルホールド回路SHの保持値が更新される。この結果、時刻t2以降においてはバッファアンプA3の出力信号値の最小値がサンプルホールド回路SHに保持される。以上のような動作の結果、出力波形は図7下段に示すようなものとなる。   When the held value of the sample hold circuit SH is updated at time t1, the held value of the sample hold circuit SH is updated continuously or intermittently until the output signal value of the buffer amplifier A3 reaches the minimum value at time t2. As a result, after time t2, the minimum value of the output signal value of the buffer amplifier A3 is held in the sample hold circuit SH. As a result of the above operation, the output waveform is as shown in the lower part of FIG.

次に、チャージアンプA1のコンデンサC2に蓄積されたドリフト電荷の放電動作について説明する。コンパレータCP3はバッファアンプA3の出力信号が上限値を超えた場合に高信号を出力し、コンパレータCP4はバッファアンプA3の出力信号が下限値を下回った場合に高信号を出力する。上限値、下限値はそれぞれドリフトがない場合の信号の最高値、最低値より所定の値だけ外側に設定される。   Next, the operation of discharging the drift charge accumulated in the capacitor C2 of the charge amplifier A1 will be described. The comparator CP3 outputs a high signal when the output signal of the buffer amplifier A3 exceeds the upper limit, and the comparator CP4 outputs a high signal when the output signal of the buffer amplifier A3 falls below the lower limit. The upper limit value and the lower limit value are respectively set outside the maximum value and the minimum value of the signal when there is no drift by a predetermined value.

この高信号は、ダイオードD6、D7、R46からなるレベル変換を兼ねたOR回路3を介してFFをセットする。その後、OM1からサンプリングパルスが発生すると、OR2、AND、OR4を介してOM回路3が起動され、リレーRLの駆動に必要な長さ、例えば1ミリ秒のパルスを発生する。このパルスはオープンコレクタのNOT回路を介してリレーRLを駆動し、チャージアンプのコンデンサC2をショートして蓄積されている電荷を放電させる。リレーRLとしては例えば高速で動作するリードリレーを採用可能である。   This high signal sets the FF through the OR circuit 3 which also includes diodes D6, D7 and R46 and also performs level conversion. Thereafter, when a sampling pulse is generated from OM1, the OM circuit 3 is activated via OR2, AND, and OR4, and generates a pulse having a length necessary for driving the relay RL, for example, 1 millisecond. This pulse drives the relay RL via the open-collector NOT circuit to short-circuit the capacitor C2 of the charge amplifier to discharge the accumulated charge. As the relay RL, for example, a reed relay operating at high speed can be adopted.

この動作によってチャージアンプA1の出力は0となり、サンプルホールド値も更新されて0となる。また、FFもリセットされる。なお、OM2からリセットパルスが発生した場合にもOR4を介してOM3が起動され、電荷がリセットされる。   With this operation, the output of the charge amplifier A1 becomes 0, and the sample hold value is updated to 0. Also, the FF is reset. Note that even when a reset pulse is generated from the OM2, the OM3 is started via the OR4 and the charge is reset.

図7において、時刻t3においてバッファアンプA3の出力信号が上限値を超えるとOR3を介してFFがセットされる。次に、時刻t4においてCP1が高になると、OM1からサンプリングパルスが発生し、AND回路を介してOM3が起動される。するとリレーRLが動作してチャージアンプA1の電荷が放電され、A1の出力が0になると共にサンプルホールド値も更新されて0となる。下限値を下回った場合の動作も同様である。以上のような動作によって、ドリフトによってチャージアンプの出力値が飽和することを防止する。   In FIG. 7, when the output signal of the buffer amplifier A3 exceeds the upper limit value at time t3, FF is set via OR3. Next, when CP1 becomes high at time t4, a sampling pulse is generated from OM1, and OM3 is activated via the AND circuit. Then, the relay RL operates to discharge the charge of the charge amplifier A1, the output of A1 becomes 0, and the sample hold value is updated to 0. The same applies to the operation when the value falls below the lower limit. The above operation prevents the output value of the charge amplifier from being saturated due to the drift.

図3は、本発明のドリフトキャンセル装置の第3実施例の構成を示すブロック図である。この実施例は、チャージアンプA1の出力信号をA/D変換器20によってデジタル信号に変換し、例えばCPU等からなるデジタル処理回路21によってドリフトキャンセル処理を実時間で行い、デジタルあるいはアナログの波形信号を出力する。   FIG. 3 is a block diagram showing the configuration of a third embodiment of the drift canceling device of the present invention. In this embodiment, an output signal of a charge amplifier A1 is converted into a digital signal by an A / D converter 20, and a drift cancellation process is performed in real time by a digital processing circuit 21 including, for example, a CPU, and a digital or analog waveform signal is output. Is output.

デジタル信号処理回路21においては、誤動作防止のためのローパスフィルタ手段からなるノイズ除去手段22、1つ前の値との差分の極性が負から正に変化したことによって極小値(タイミング)を検出する極小値検出手段23、極小値が検出されたタイミングでドリフト値(入力信号値)を記憶するサンプルホールド手段、入力信号からドリフト値を減算する加算手段25をプログラムにより実現する。なお、入力信号値が所定値以上の場合には極小値検出手段23が動作しないようにしてもよい。また、図6に示したようなチャージアンプA1のコンデンサに蓄積されたドリフト電荷の放電手段を備えてもよい。   The digital signal processing circuit 21 detects a minimum value (timing) based on the fact that the polarity of the difference from the immediately preceding value has changed from negative to positive from the noise removing unit 22 composed of a low-pass filter for preventing malfunction. The minimum value detecting means 23, the sample and hold means for storing the drift value (input signal value) at the timing when the minimum value is detected, and the adding means 25 for subtracting the drift value from the input signal are realized by a program. When the input signal value is equal to or more than the predetermined value, the minimum value detecting means 23 may not be operated. Further, a means for discharging the drift charge accumulated in the capacitor of the charge amplifier A1 as shown in FIG. 6 may be provided.

図8は、本発明のドリフトキャンセル装置の第4実施例の構成を示す回路図である。また、図9は、本発明のドリフトキャンセル装置の第4実施例の主要部の波形を示す波形図である。第4実施例は、図6に示した第2実施例の一部を改良した変形例であるので、第2実施例と異なる構成について説明する。   FIG. 8 is a circuit diagram showing a configuration of a fourth embodiment of the drift canceling device of the present invention. FIG. 9 is a waveform diagram showing waveforms of main parts of a fourth embodiment of the drift canceling device of the present invention. The fourth embodiment is a modified example in which a part of the second embodiment shown in FIG. 6 is improved, and therefore, a configuration different from the second embodiment will be described.

第4実施例において第2実施例と異なる点は、比較器CP1、CP2に関連する回路である。第2実施例においては、それぞれの比較器CP1、CP2において、サンプルホールド回路の出力信号に基づく信号と入力信号とを比較することによってタイミング信号を生成しているが、第4実施例においては、サンプルホールド回路の出力信号を使用せず、所定の電圧とオペアンプA2の出力信号とを比較することによってタイミング信号を生成する。   The fourth embodiment differs from the second embodiment in circuits related to the comparators CP1 and CP2. In the second embodiment, each of the comparators CP1 and CP2 generates a timing signal by comparing a signal based on the output signal of the sample-and-hold circuit with an input signal. In the fourth embodiment, The timing signal is generated by comparing a predetermined voltage with the output signal of the operational amplifier A2 without using the output signal of the sample and hold circuit.

2個のボリュームVR2、VR3およびバッファアンプBUF1、BUF2により、第1の所定の電圧XおよびXより低い第2の所定の電圧Yが発生する。第2の比較器CP2はオペアンプA2の出力電圧とXとを比較し、Xの方が低い場合にRSFFがセットされる。MOSFETを使用したアナログスイッチSWはRSFFの出力Qが1になるとオンとなり、電圧Yが比較器CP1に供給される。   The two volumes VR2, VR3 and the buffer amplifiers BUF1, BUF2 generate a first predetermined voltage X and a second predetermined voltage Y lower than X. The second comparator CP2 compares the output voltage of the operational amplifier A2 with X, and when X is lower, RSFF is set. The analog switch SW using the MOSFET is turned on when the output Q of the RSFF becomes 1, and the voltage Y is supplied to the comparator CP1.

比較器CP1はオペアンプA2の出力電圧とYとを比較し、Yの方が高くなると第1の比較器CP1の出力が高状態となり、OM1、OR2を介してサンプリングパルスが出力される。このサンプリングパルスによってサンプルホールド回路SHの保持値が更新されると共に、RSFFがリセットされる。この結果、SWがオフとなり、抵抗R50により比較器CP1の+入力端子の電圧は0となる。   The comparator CP1 compares the output voltage of the operational amplifier A2 with Y. When Y becomes higher, the output of the first comparator CP1 becomes high, and a sampling pulse is output via OM1 and OR2. The value held by the sample hold circuit SH is updated by this sampling pulse, and the RSFF is reset. As a result, SW is turned off, and the voltage of the + input terminal of the comparator CP1 becomes 0 by the resistor R50.

なお、サンプリングパルスが発生している状態ではサンプルホールド回路はスルー状態であり、作動増幅器A2の両方の端子共に入力信号が印加され、出力信号は0となる。従って、比較器CP1の入力端子は双方とも0となるが、この場合に、第1の比較器CP1の出力が低状態になるように、サンプルホールド回路SH、作動増幅器A2あるいは第1の比較器CP1のオフセットを調整する。この結果、サンプリングパルスが発生している状態ではCP1は低状態となり、OM1から発生するパルスの立ち下がりでサンプリングパルスがオフとなる。そして、サンプルホールド回路はホールド状態となる。   When the sampling pulse is generated, the sample hold circuit is in the through state, the input signal is applied to both terminals of the operational amplifier A2, and the output signal becomes 0. Therefore, the input terminals of the comparator CP1 are both 0. In this case, the sample-and-hold circuit SH, the operational amplifier A2, or the first comparator CP1 is set so that the output of the first comparator CP1 becomes low. Adjust the offset of CP1. As a result, when a sampling pulse is being generated, CP1 is in a low state, and the sampling pulse is turned off at the fall of the pulse generated from OM1. Then, the sample and hold circuit enters a hold state.

しかし、入力信号の電圧が更に低下した場合には作動増幅器A2の出力信号が再び負になるので、CP1が再び高状態となる。この振動状態は入力信号の電圧が低下し続けるかぎり繰り返され、入力電圧が上昇し始めると終了する。従って、サンプルホールド回路には最低電圧がホールドされることになる。
第4実施例においては以上のような回路構成によって、2個のボリュームVR2、VR3によって、XよりYの方が低いという条件を満たしながら容易に回路の動作調整を行うことができる。
However, if the voltage of the input signal further decreases, the output signal of the operational amplifier A2 becomes negative again, so that CP1 goes high again. This oscillation state is repeated as long as the voltage of the input signal continues to decrease, and ends when the input voltage starts increasing. Therefore, the lowest voltage is held in the sample and hold circuit.
In the fourth embodiment, with the above circuit configuration, the operation of the circuit can be easily adjusted by the two volumes VR2 and VR3 while satisfying the condition that Y is lower than X.

以上、本発明の実施例を開示したが、本発明には下記のような変形例も考えられる。実施例においてはセンサ信号の入力回路としてチャージアンプを使用する例を開示したが、コンデンサを使用したセンサ信号入力回路も考えられる。図5は、センサ信号入力回路の第2実施例の構成を示す回路図である。この回路においては、センサ11の出力電荷をコンデンサC4によって電圧に変換し、高入力インピーダンスのバッファアンプA4を介して出力する。   Although the embodiments of the present invention have been disclosed above, the present invention may have the following modifications. In the embodiment, the example in which the charge amplifier is used as the sensor signal input circuit is disclosed. However, a sensor signal input circuit using a capacitor is also conceivable. FIG. 5 is a circuit diagram showing a configuration of the second embodiment of the sensor signal input circuit. In this circuit, the output charge of the sensor 11 is converted into a voltage by a capacitor C4 and output through a buffer amplifier A4 having a high input impedance.

実施例においてはエンジンの燃焼圧の測定装置の例を開示したが、本発明のドリフトキャンセル装置および圧力測定装置は、被測定対象が周期的に既知の圧力状態になるようなものであれば任意の測定対象の圧力測定に適用可能である。   In the embodiment, the example of the measuring device of the combustion pressure of the engine is disclosed. However, the drift canceling device and the pressure measuring device of the present invention may be any device as long as the measured object periodically becomes a known pressure state. The present invention can be applied to the measurement of the pressure of the measurement target.

本発明のドリフトキャンセル装置の第1実施例を使用した圧力測定装置の構成を示すブロック図である。It is a block diagram showing composition of a pressure measuring device using a 1st example of a drift cancellation device of the present invention. 本発明のドリフトキャンセル装置の第1実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a drift cancellation device of the present invention. 本発明のドリフトキャンセル装置の第3実施例の構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration of a third embodiment of the drift cancellation device of the present invention. 本発明のドリフトキャンセル装置の第1実施例の主要部の波形を示す波形図である。FIG. 3 is a waveform chart showing waveforms of main parts of the first embodiment of the drift cancel device of the present invention. センサ信号入力回路の第2実施例の構成を示す回路図である。FIG. 9 is a circuit diagram illustrating a configuration of a sensor signal input circuit according to a second embodiment. 本発明のドリフトキャンセル装置の第2実施例の構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a second embodiment of the drift canceling device of the present invention. 本発明のドリフトキャンセル装置の第2実施例の主要部の波形を示す波形図である。FIG. 6 is a waveform chart showing waveforms of main parts of a second embodiment of the drift cancel device of the present invention. 本発明のドリフトキャンセル装置の第4実施例の構成を示す回路図である。FIG. 9 is a circuit diagram showing a configuration of a fourth embodiment of the drift cancel device of the present invention. 本発明のドリフトキャンセル装置の第4実施例の主要部の波形を示す波形図である。FIG. 13 is a waveform chart showing waveforms of main parts of a fourth embodiment of the drift canceling device of the present invention.

符号の説明Explanation of reference numerals

10…シリンダ、11…圧電圧力センサ、12…信号処理回路、13…タイミングパルス発生回路、20…A/D変換器、21…デジタル処理回路   Reference Signs List 10: cylinder, 11: piezoelectric pressure sensor, 12: signal processing circuit, 13: timing pulse generation circuit, 20: A / D converter, 21: digital processing circuit

Claims (4)

被測定対象装置が所定の状態となるタイミングでパルスを発生するタイミングパルス発生手段と、
前記タイミングパルス発生手段の出力パルスに基づいて、圧力センサから出力される信号に基づく圧力と対応した入力信号をサンプリングして保持するサンプルホールド手段と、
前記入力信号から、前記サンプルホールド手段から出力される電圧値を減算する差動増幅手段と
を備えたことを特徴とするドリフトキャンセル装置。
Timing pulse generating means for generating a pulse at a timing when the device under test enters a predetermined state,
A sample and hold unit that samples and holds an input signal corresponding to a pressure based on a signal output from the pressure sensor based on an output pulse of the timing pulse generation unit,
A drift canceling device comprising: a differential amplifying means for subtracting a voltage value output from the sample and hold means from the input signal.
圧力センサから出力される信号に基づく圧力と対応した入力信号をサンプリングして保持するサンプルホールド手段と、
前記サンプルホールド手段の出力値と前記入力信号とを比較し、前記入力信号の方が低い場合にサンプルホールド手段へサンプリング信号を出力する第1の比較手段と、
前記サンプルホールド手段の出力値より第1の所定値だけ高い値と前記入力信号とを比較し、前記入力信号の方が高い場合に出力が高状態にホールドされ、ホールド中には前記第1の比較手段に入力される前記サンプルホールド手段の出力値を第2の所定値だけ高くすると共に、前記サンプリング信号によってホールド状態が解除される第2の比較手段と、
前記入力信号から、前記サンプルホールド手段から出力される電圧値を減算する差動増幅手段と
を備えたことを特徴とするドリフトキャンセル装置。
Sample and hold means for sampling and holding an input signal corresponding to a pressure based on a signal output from the pressure sensor,
First comparing means for comparing an output value of the sample and hold means with the input signal, and outputting a sampling signal to the sample and hold means when the input signal is lower;
The input signal is compared with a value higher than the output value of the sample and hold means by a first predetermined value. If the input signal is higher, the output is held in a high state. A second comparing means for increasing the output value of the sample and hold means input to the comparing means by a second predetermined value and releasing the hold state by the sampling signal;
And a differential amplifying unit for subtracting a voltage value output from the sample and hold unit from the input signal.
サンプリング信号に基づき、圧力センサから出力される信号に基づく圧力と対応した入力信号をサンプリングして保持するサンプルホールド手段と、
前記入力信号から前記サンプルホールド手段から出力される電圧値を減算する差動増幅手段と
第1の所定電圧と前記入力信号とを比較し、前記入力信号の方が高い場合に出力信号を発生する第2の比較手段と、
前記第2の比較手段の出力信号によりセットされ、サンプリング信号によってリセットするフリップフロップ手段と、
前記フリップフロップ手段の出力に基づき、前記第1の所定電圧より低い第2の所定電圧を出力するスイッチ手段と、
前記スイッチ手段からの出力電圧と前記入力信号とを比較し、前記入力信号の方が低い場合にサンプリング信号を出力する第1の比較手段と、
を備えたことを特徴とするドリフトキャンセル装置。
Sample and hold means for sampling and holding an input signal corresponding to a pressure based on a signal output from the pressure sensor based on the sampling signal;
A differential amplifier for subtracting a voltage value output from the sample-and-hold unit from the input signal, a first predetermined voltage is compared with the input signal, and an output signal is generated when the input signal is higher. Second comparing means;
Flip-flop means set by an output signal of the second comparing means and reset by a sampling signal;
Switch means for outputting a second predetermined voltage lower than the first predetermined voltage based on an output of the flip-flop means;
First comparing means for comparing an output voltage from the switch means with the input signal and outputting a sampling signal when the input signal is lower;
A drift cancellation device comprising:
圧電素子を使用した電荷発生型圧力センサ手段と、
圧電圧力センサの出力信号を圧力と対応した電圧信号に変換するチャージアンプ手段と、
請求項2あるいは3に記載したドリフトキャンセル装置と
を備えたことを特徴とする圧力測定装置。
Charge generation type pressure sensor means using a piezoelectric element,
Charge amplifier means for converting an output signal of the piezoelectric pressure sensor into a voltage signal corresponding to pressure,
A pressure measuring device comprising: the drift canceling device according to claim 2.
JP2003371403A 2003-03-20 2003-10-31 Drift cancellation device, and pressure measuring instrument Pending JP2004301823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003371403A JP2004301823A (en) 2003-03-20 2003-10-31 Drift cancellation device, and pressure measuring instrument

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003077118 2003-03-20
JP2003371403A JP2004301823A (en) 2003-03-20 2003-10-31 Drift cancellation device, and pressure measuring instrument

Publications (1)

Publication Number Publication Date
JP2004301823A true JP2004301823A (en) 2004-10-28

Family

ID=33421912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003371403A Pending JP2004301823A (en) 2003-03-20 2003-10-31 Drift cancellation device, and pressure measuring instrument

Country Status (1)

Country Link
JP (1) JP2004301823A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194836A (en) * 2005-01-17 2006-07-27 Toyota Central Res & Dev Lab Inc Circuit for processing sensor voltage
JP2006258483A (en) * 2005-03-15 2006-09-28 Toyota Central Res & Dev Lab Inc Integrating circuit and sensor voltage processing circuit using it
JP2009229329A (en) * 2008-03-25 2009-10-08 Ngk Spark Plug Co Ltd Output correction device for cylinder pressure sensor and cylinder pressure detecting device provided therewith
US9523621B2 (en) 2012-04-12 2016-12-20 Denso Corporation Electronic control system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194836A (en) * 2005-01-17 2006-07-27 Toyota Central Res & Dev Lab Inc Circuit for processing sensor voltage
JP2006258483A (en) * 2005-03-15 2006-09-28 Toyota Central Res & Dev Lab Inc Integrating circuit and sensor voltage processing circuit using it
JP2009229329A (en) * 2008-03-25 2009-10-08 Ngk Spark Plug Co Ltd Output correction device for cylinder pressure sensor and cylinder pressure detecting device provided therewith
US9523621B2 (en) 2012-04-12 2016-12-20 Denso Corporation Electronic control system

Similar Documents

Publication Publication Date Title
EP1158789B1 (en) Photodetector device
KR102553580B1 (en) Oversampling noise-shaping successive approximation adc
JPH01223808A (en) Charge amplifier
JP2008145269A (en) Sensor system
JP2014153090A (en) Insulation state detection device
JP2009224949A (en) Sensor module and method for correcting sense output signal therefrom
JP2999468B2 (en) Method and apparatus for discrete time measurement of reactance
US6307494B2 (en) Device and method for the rapid digital/analog conversion of pulse width modulated signals
JP2004301823A (en) Drift cancellation device, and pressure measuring instrument
JP2004340914A (en) Controller unit of gas concentration sensor
JP2001223586A (en) Multi-channel analog/digital conversion method and device
JP2006177838A (en) Capacitance type proximity sensor and its output calibration method
JP2007208984A (en) Measuring and correcting non-linearity of internal multi-bit analog-to-digital converter in delta-sigma analog-to-digital converter
CN113228516A (en) Sensor device and method for dark count elimination
JP2006234407A (en) Signal processing circuit
JP2002152043A (en) Sigma delta form analog/digital converter
RU2307360C1 (en) Device for measuring accelerations
JP2005331260A (en) Capacitive type physical quantity sensor
JP4510349B2 (en) Configuration for determining the complex transfer function of an instrument
JP2007333422A (en) Capacitive physical quantity sensor
JPS60197016A (en) Analog-digital converting circuit device
JP3945389B2 (en) Time-voltage converter and method
JP3267195B2 (en) Photoelectric smoke detector
JP2004510987A (en) RF power measurement
US8890510B2 (en) Battery wake-up