【０００１】
【発明の属する技術分野】
この発明は、高周波トランスを備えた直流電圧入力−直流電圧出力のＤＣ／ＤＣコンバータ、特に直流入力電圧が大きく変動した場合でも直流電圧をほぼ一定に保つ機能を備えたハーフブリッジ形ＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】
図６，図７にＤＣ／ＤＣコンバータ回路の従来例（非特許文献１，特許文献１等参照）を示す。
図６では、電解コンデンサ１ａ，１ｂとＦＥＴ（電界効果トランジスタ）３，４で構成されるハーフブリッジ形変換回路２の直流入力部は直流入力端子Ｐ，Ｎに接続され、交流端子部は高周波トランス７の一次側巻線に接続されている。高周波トランス７の二次側巻線はダイオード８１，８２からなる半導体整流回路８の交流入力部に接続され、半導体整流回路８の直流出力部はフィルタリアクトル９を介して直流出力端子Ｐ，Ｎに接続され出力となっている。
また、図７はＦＥＴ３〜６のドレイン−ソース間にコンデンサ３１〜６１を接続した構成とすることで、ＦＥＴ３〜６のターンオフをゼロボルトスイッチング（ＺＶＳ）化し、低損失化を図ったフルブリッジ形変換回路が示されている。
【０００３】
【非特許文献１】
社団法人 電気学会編、（株）オーム社、１９８７年３月３１日発行、
「半導体電力変換回路」ｐ．２９７、１３章２．１．５項、ハーフブリッジ形変換回路
【特許文献１】
特開２００１−２５８２５０号公報（第２−３頁、図１）
【０００４】
【発明が解決しようとする課題】
図６の回路では、ＦＥＴ３，４のターンオフ動作は全て一般的なハードスイッチングとなるため、大きなスイッチング損失が発生する。出力電圧を調整可能な機能を持たせ、かつ、スイッチング損失を低減させるためのソフトスイッチングを、図６のようなハーフブリッジの回路で実現するのは従来困難であった。スイッチング損失を低減させる方法としては、図７のようなフルブリッジ回路でのソフトスイッチングとして、以下に説明するような位相シフト方式を採用するものがある。
【０００５】
図７の回路では、コンデンサ３１，４１，５１，６１の効果により、ＦＥＴ３〜６のターンオフ動作はＺＶＳ（ゼロボルトスイッチング）のソフトスイッチングとなり、スイッチング損失は低減される。しかし、入力電圧が大きく変動した場合でも出力電圧を一定値に制御する必要がある場合は、ＦＥＴ３〜６の制御方式で位相シフト方式が必要となる。このとき、位相シフト期間において一次側ではＦＥＴ５→トランス７→ＦＥＴ３→ＦＥＴ５の経路、またはＦＥＴ６→ＦＥＴ４→トランス７→ＦＥＴ６の経路で電流が還流するため、ＦＥＴ３〜６の通流損失が発生する。特に、入力電圧の変動が大きい装置や出力電圧設定幅が大きい装置など、その位相シフト量を大きくする必要がある場合は、その還流電流による通流損失が増大する。
【０００６】
つまり、図６や図７の回路では、入力電圧が大きく変動した場合に出力電圧を一定値に制御する必要がある場合は、損失が増大して低効率となり、ひいては大型化や高価格化を招くと言う問題がある。
したがって、この発明の課題は、損失が少なく小形・高効率・低価格の出力電圧調整可能なＤＣ／ＤＣコンバータを提供することにある。
【０００７】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、トランスの一次側には、入力直流電源に対しコンデンサブリッジと半導体素子ブリッジとを接続したハーフブリッジ形変換回路を設け、トランスの二次側には、整流回路と平滑回路とを設けて整流・平滑した直流出力電圧を得るハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、
前記各半導体素子に対してコンデンサと２つのダイオードとからなるスナバ回路を個別に設け、各半導体素子に対して一方のスナバ回路のコンデンサが充電経路を形成するときは、他方のスナバ回路のコンデンサは放電経路を形成するように構成し、かつ、いずれの充電経路も前記コンデンサブリッジの交流出力点を介して形成し、いずれの放電経路も前記半導体素子を介して形成することを特徴とする。
【０００８】
また、請求項２の発明では、トランスの一次側には、入力直流電源に対しコンデンサブリッジと半導体素子ブリッジとを接続したハーフブリッジ形変換回路を設け、トランスの二次側には、整流回路と平滑回路とを設けて整流・平滑した直流出力電圧を得るハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、
前記各半導体素子に対し、その両端に少なくとも２つのコンデンサからなるスナバ回路を直接かつ個別に設け、各スナバ回路の２つのコンデンサは充電時には直列接続され、放電時には並列接続されることを特徴とする。
【０００９】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す回路図である。
この回路の図６との相違点は、ＦＥＴ３，４のスナバ回路として充放電形スナバ３１，４１を設けた点である。充放電形スナバ３１はスナバ用コンデンサ３１ａとダイオード３１ｂ，３１ｃで構成され、スナバ用コンデンサ３１ａの一端はＦＥＴ３のソースに、スナバ用コンデンサ３１ａの他端はダイオード３１ｂのアノードと３１ｃのカソードに、ダイオード３１ｂのカソードはＦＥＴ３のドレインに、ダイオード３１ｃのアノードはコンデンサブリッジの交流出力点にそれぞれ接続されている。
【００１０】
同様に、充放電形スナバ４１はスナバ用コンデンサ４１ａとダイオード４１ｂ，４１ｃで構成され、スナバ用コンデンサ４１ａの一端はＦＥＴ４のドレインに、スナバ用コンデンサ４１ａの他端はダイオード４１ｂのカソードと４１ｃのアノードに、ダイオード４１ｂのアノードはＦＥＴ４のソースに、ダイオード４１ｃのカソードはコンデンサブリッジの交流出力点にそれぞれ接続されている。
【００１１】
図１の動作について、図４を参照して説明する。
まず、ＦＥＴ３がオンしている状態では、一次側の電流は直流入力端子Ｐ→ＦＥＴ３→トランス７→電解コンデンサ１ｂ→直流入力端子Ｎの経路で流れ、トランス７の二次側では、トランス７→整流ダイオード８２→フィルタリアクトル９→負荷１１→トランス７の経路で流れる「駆動モード」となる。このとき、フィルタリアクトル９には、流れる電流の二乗に比例するエネルギーが蓄積されて行く。
【００１２】
次に、ＦＥＴ３がターンオフすると、「スイッチングモード」となり、ＦＥＴ３はスナバ用コンデンサ３１ａの効果で準ソフトスイッチングとなり、少ないスイッチング損失でターンオフする。このとき、一次側の電流はＦＥＴ３を流れる経路から一旦、電解コンデンサ１ａ→ダイオード３１ｃ→スナバ用コンデンサ３１ａの経路と、電解コンデンサ１ａ→電解コンデンサ１ｂ→ダイオード４１ｂ→スナバ用コンデンサ４１ａの経路に転流し、スナバ用コンデンサ３１ａの充電とスナバ用コンデンサ４１ａの放電が行なわれる。
【００１３】
スナバ用コンデンサ３１ａ，４１ａの充放電が完了すると、還流用ダイオード４ｂの経路に転流して「回収モード」となり、トランス７の漏れインダクタンス７ａに蓄えられていた漏れエネルギーは、ほとんど損失無く直流入力側に帰還回収される。この漏れエネルギーの回収が終了すると「停止モード」となり、トランス７の一次側では電流は流れなくなる。トランス７の二次側では「回収モード」と「停止モード」の期間、フィルタリアクトル９に蓄えられていたエネルギーにより、電流はフィルタリアクトル９→負荷１１→トランス７→整流ダイオード８１，８２に分流→フィルタリアクトル９の経路で流れ、負荷１１へのエネルギー供給は継続される。
【００１４】
次に、ＦＥＴ４をターンオンすると、直流入力端子Ｐ→電解コンデンサ１ａ→トランス７→ＦＥＴ４→直流入力端子Ｎの経路で電流が流れ始める。このとき、トランス７の一次側漏れインダクタンス７ａによりその電流の変化量ｄｉ／ｄｔが抑制されるため、ＦＥＴ４のターンオンはＺＣＳ（ゼロ電流スイッチング）となり、損失は殆ど発生しない。二次側では、整流ダイオード８１，８２の両方に分流していた電流が全て整流ダイオード８１に転流し、トランス７→整流ダイオード８１→フィルタリアクトル９→負荷１１→トランス７の経路で電流が流れ出し、再び「駆動モード」となる。
【００１５】
ＦＥＴ４のターンオフはＦＥＴ３の場合と同様に行なわれ、このときにスナバ用コンデンサ４１ａの充電とスナバ用コンデンサ３１ａの放電が行なわれることになる。
すなわち、図１の回路では、上記「駆動モード」，「スイッチングモード」，「回収モード」，「停止モード」を交互に繰り返すことでＤＣ／ＤＣ変換をしている。その中で、ＦＥＴ３，４のターンオンはソフトスイッチングのＺＣＳ、ターンオフは準ソフトスイッチングとなっているため低損失となる。
【００１６】
図２はこの発明の第２の実施の形態を示す回路図である。
図１との相違点は、充放電形スナバ回路３１，４１の構成にある。すなわち、充放電形スナバ回路３１はスナバ用コンデンサ３１ａ，３１ｄとダイオード３１ｂ，３１ｅ，３１ｆとで構成され、スナバ用コンデンサ３１ｄの一端とダイオード３１ｂのカソードはＦＥＴ３のドレインに、スナバ用コンデンサ３１ｄの他端はダイオード３１ｅのカソードとダイオード３１ｆのアノードに、スナバ用コンデンサ３１ａの一端とダイオード３１ｅのアノードはＦＥＴ３のソースに、スナバ用コンデンサ３１ａの他端はダイオード３１ｆのカソードとダイオード３１ｂのアノードにそれぞれ接続されている。
【００１７】
同様に、充放電形スナバ回路４１はスナバ用コンデンサ４１ａ，４１ｄとダイオード４１ｂ，４１ｅ，４１ｆとで構成され、スナバ用コンデンサ４１ｄの一端とダイオード４１ｂのアノードはＦＥＴ４のソースに、スナバ用コンデンサ４１ｄの他端はダイオード４１ｅのアノードとダイオード４１ｆのカソードに、スナバ用コンデンサ４１ａの一端とダイオード４１ｅのカソードはＦＥＴ４のドレインに、スナバ用コンデンサ４１ａの他端はダイオード４１ｆのアノードとダイオード４１ｂのカソードにそれぞれ接続されている。
【００１８】
図２の動作について、図５を参照して説明する。
まず、ＦＥＴ３がオンしている状態では、一次側の電流は直流入力端子Ｐ→ＦＥＴ３→トランス７→電解コンデンサ１ｂ→直流入力端子Ｎの経路で流れ、トランス７の二次側では、トランス７→整流ダイオード８２→フィルタリアクトル９→負荷１１→トランス７の経路で流れる「駆動モード」になる。このとき、フィルタリアクトル９では、流れる電流の二乗に比例するエネルギーが蓄積されて行く。
【００１９】
次に、ＦＥＴ３がターンオフすると「スイッチングモード」となり、ＦＥＴ３はスナバ用コンデンサ３１ａ，３１ｄの効果で、ＺＶＳのソフトスイッチングとなり、少ないスイッチング損失でターンオフする。このとき、一次側の電流は、ＦＥＴ３を流れる経路から一旦、スナバ用コンデンサ３１ｄ→ダイオード３１ｆ→スナバ用コンデンサ３１ａの経路と、電解コンデンサ１ａ→電解コンデンサ１ｂ→ダイオード４１ｂ→スナバ用コンデンサ４１ａの経路と、電解コンデンサ１ａ→電解コンデンサ１ｂ→スナバ用コンデンサ４１ｄ→ダイオード４１ｅの経路とに転流し、スナバ用コンデンサ３１ａ，３１ｄの充電とスナバ用コンデンサ４１ａ，４１ｄの放電が行なわれる。つまり、スナバ用コンデンサ３１ａ，３１ｄは直列に充電され、スナバ用コンデンサ４１ａ，４１ｄは並列で放電される。
【００２０】
スナバ用コンデンサ３１ａ，３１ｄ，４１ａ，４１ｄの充放電が完了すると、還流用ダイオード４ｂの経路に転流して「回収モード」となり、トランス７の漏れインダクタンス７ａに蓄えられていた漏れエネルギーは、ほとんど損失無く直流入力側に帰還回収される。この漏れエネルギーの回収が終了すると「停止モード」となり、トランス７の一次側では電流は流れなくなる。トランス７の二次側では「回収モード」と「停止モード」の期間、フィルタリアクトル９に蓄えられていたエネルギーにより、電流はフィルタリアクトル９→負荷１１→トランス７→整流ダイオード８１，８２に分流→フィルタリアクトル９の経路で流れ、負荷１１へのエネルギー供給は継続される。
【００２１】
次に、ＦＥＴ４をターンオンすると、直流入力端子Ｐ→電解コンデンサ１ａ→トランス７→ＦＥＴ４→直流入力端子Ｎの経路で電流が流れ始める。このとき、トランス７の一次側漏れインダクタンス７ａによりその電流の変化量ｄｉ／ｄｔが抑制されるため、ＦＥＴ４のターンオンはＺＣＳ（ゼロ電流スイッチング）となり、損失は殆ど発生しない。二次側では、整流ダイオード８１，８２の両方に分流していた電流が全て整流ダイオード８１に転流し、トランス７→整流ダイオード８１→フィルタリアクトル９→負荷１１→トランス７の経路で電流が流れ出し、再び「駆動モード」となる。
すなわち、図２の回路では、上記「駆動モード」，「スイッチングモード」，「回収モード」，「停止モード」を交互に繰り返すことでＤＣ／ＤＣ変換をしている。その中で、ＦＥＴ３，４のターンオンはソフトスイッチングのＺＣＳ、ターンオフはソフトスイッチングのＺＶＳとなっているため低損失となる。
【００２２】
図３に図２の変形例を示す。
これは、図２の充放電形スナバ回路３１，４１にそれぞれダイオード３１ｃ，４１ｃを付加した点が特徴である。理想的な動作を実現するために、図２の構成ではスナバ用コンデンサ３１ａ，３１ｄ，４１ａ，４１ｄの全てを同一の静電容量とする必要があるのに対し、図３の回路では、（３１ａ，４１ａ）≧（３１ｄ，４１ｄ）の関係が成立すれば、図２と同等の効果を期待し得るものである。
【００２３】
【発明の効果】
この発明によれば、ハーフブリッジ変換回路にダイオードとコンデンサを組み合わせた充放電式スナバ回路を設けることにより、トランス一次側でのスイッチングをソフトスイッチングにするのと同時に、一次側での還流電流がない出力電圧調節可能なＤＣ／ＤＣコンバータを実現することができる。その結果、特に入力電圧が大きく変動した場合でも、出力電圧を一定に制御する必要のある用途においては、従来よりも大幅な低損失化が可能となり、装置の小形，低価格化が可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路図
【図２】この発明の第２の実施の形態を示す回路図
【図３】図２の変形例を示す回路図
【図４】図１の動作を説明するための説明図
【図５】図２の動作を説明するための説明図
【図６】第１の従来例を示す回路図
【図７】第２の従来例を示す回路図
【符号の説明】
１…電解コンデンサ、２…ハーフブリッジ形変換回路、３，４…ＭＯＳＦＥＴ、３ｂ，４ｂ…還流ダイオード、７…トランス、７ａ…漏れインダクタンス、８…半導体整流回路、８１，８２…整流ダイオード、９…フィルタリアクトル、１０…フィルタコンデンサ、１１…負荷、２０…ブリッジ形変換回路、３１，４１…充放電式スナバ回路、３１ａ，３１ｄ，４１ａ，４１ｄ…スナバ用コンデンサ、３１ｂ，３１ｃ，３１ｅ，３１ｆ，４１ｂ，４１ｃ，４１ｅ，４１ｆ…ダイオード。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a DC / DC converter having a DC voltage input and a DC voltage output provided with a high-frequency transformer, and in particular, a half-bridge DC / DC converter having a function of keeping a DC voltage substantially constant even when the DC input voltage fluctuates greatly. About.
[0002]
[Prior art]
6 and 7 show conventional examples of DC / DC converter circuits (see Non-Patent Document 1, Patent Document 1, etc.).
In FIG. 6, a DC input part of a half-bridge type conversion circuit 2 composed of electrolytic capacitors 1a and 1b and FETs (field effect transistors) 3 and 4 is connected to DC input terminals P and N, and an AC terminal part is a high-frequency transformer. 7 is connected to the primary winding. The secondary winding of the high-frequency transformer 7 is connected to an AC input of a semiconductor rectifier 8 composed of diodes 81 and 82, and a DC output of the semiconductor rectifier 8 is connected to DC output terminals P and N via a filter reactor 9. Connected and output.
FIG. 7 shows a configuration in which capacitors 31 to 61 are connected between the drains and sources of the FETs 3 to 6, so that the turn-off of the FETs 3 to 6 is reduced to zero volt switching (ZVS), thereby achieving a full bridge type conversion with low loss. The circuit is shown.
[0003]
[Non-patent document 1]
The Institute of Electrical Engineers of Japan, Ohmsha Co., Ltd., issued on March 31, 1987,
“Semiconductor power conversion circuit” p. 297, Chapter 13, Section 2.1.5, Half-bridge type conversion circuit [Patent Document 1]
JP 2001-258250 A (page 2-3, FIG. 1)
[0004]
[Problems to be solved by the invention]
In the circuit of FIG. 6, since all the turn-off operations of the FETs 3 and 4 are general hard switching, a large switching loss occurs. Conventionally, it has been difficult to realize soft switching for providing an output voltage adjustable function and reducing switching loss by a half-bridge circuit as shown in FIG. As a method of reducing the switching loss, there is a method that employs a phase shift method as described below as soft switching in a full bridge circuit as shown in FIG.
[0005]
In the circuit of FIG. 7, due to the effects of the capacitors 31, 41, 51, 61, the turn-off operation of the FETs 3 to 6 becomes soft switching of ZVS (zero volt switching), and the switching loss is reduced. However, when it is necessary to control the output voltage to a constant value even when the input voltage greatly fluctuates, a phase shift method is required in the control method of the FETs 3 to 6. At this time, during the phase shift period, on the primary side, current flows through the path of FET5 → transformer 7 → FET3 → FET5 or the path of FET6 → FET4 → transformer 7 → FET6, so that conduction loss of FETs 3 to 6 occurs. In particular, when it is necessary to increase the phase shift amount in a device having a large input voltage fluctuation or a large output voltage setting width, the conduction loss due to the return current increases.
[0006]
In other words, in the circuits shown in FIGS. 6 and 7, when it is necessary to control the output voltage to a constant value when the input voltage fluctuates greatly, the loss increases and the efficiency becomes low, which leads to a large size and a high price. There is a problem of inviting.
Therefore, an object of the present invention is to provide a small-sized, high-efficiency, low-cost DC / DC converter capable of adjusting the output voltage with a small loss.
[0007]
[Means for Solving the Problems]
In order to solve such a problem, in the invention of claim 1, a half-bridge type conversion circuit in which a capacitor bridge and a semiconductor element bridge are connected to an input DC power supply is provided on the primary side of the transformer, and the secondary side of the transformer is provided. The half-bridge type DC / DC converter which obtains a rectified and smoothed DC output voltage by providing a rectifying circuit and a smoothing circuit on the side,
A snubber circuit including a capacitor and two diodes is separately provided for each of the semiconductor elements. When the capacitor of one snubber circuit forms a charging path for each semiconductor element, the capacitor of the other snubber circuit is A discharge path is formed, and any charging path is formed via an AC output point of the capacitor bridge, and any discharging path is formed via the semiconductor element.
[0008]
In the invention of claim 2, a half-bridge type conversion circuit in which a capacitor bridge and a semiconductor element bridge are connected to an input DC power supply is provided on the primary side of the transformer, and a rectifier circuit is provided on the secondary side of the transformer. In a half-bridge DC / DC converter that obtains a rectified and smoothed DC output voltage by providing a smoothing circuit,
A snubber circuit including at least two capacitors is directly and individually provided at both ends of each of the semiconductor elements, and the two capacitors of each snubber circuit are connected in series at the time of charging and connected in parallel at the time of discharging. .
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
This circuit differs from FIG. 6 in that charge / discharge type snubbers 31 and 41 are provided as snubber circuits for FETs 3 and 4. The charge / discharge type snubber 31 includes a snubber capacitor 31a and diodes 31b and 31c. One end of the snubber capacitor 31a is connected to the source of the FET 3, the other end of the snubber capacitor 31a is connected to the anode of the diode 31b and the cathode of the diode 31c. The cathode of 31b is connected to the drain of FET3, and the anode of diode 31c is connected to the AC output point of the capacitor bridge.
[0010]
Similarly, the charge / discharge type snubber 41 is composed of a snubber capacitor 41a and diodes 41b and 41c. One end of the snubber capacitor 41a is connected to the drain of the FET 4, and the other end of the snubber capacitor 41a is connected to the cathode of the diode 41b and the anode of 41c. The anode of the diode 41b is connected to the source of the FET 4, and the cathode of the diode 41c is connected to the AC output point of the capacitor bridge.
[0011]
The operation of FIG. 1 will be described with reference to FIG.
First, when the FET 3 is on, the current on the primary side flows through the path of the DC input terminal P → FET 3 → transformer 7 → electrolytic capacitor 1b → DC input terminal N. On the secondary side of the transformer 7, the transformer 7 → The “drive mode” flows through the route of the rectifier diode 82 → the filter reactor 9 → the load 11 → the transformer 7. At this time, energy proportional to the square of the flowing current is accumulated in the filter reactor 9.
[0012]
Next, when the FET 3 is turned off, the switching mode is set, and the FET 3 is turned into quasi-soft switching by the effect of the snubber capacitor 31a, and is turned off with a small switching loss. At this time, the current on the primary side is once commutated from the path flowing through the FET 3 to the path of the electrolytic capacitor 1a → the diode 31c → the capacitor 31a for the snubber and the path of the electrolytic capacitor 1a → the electrolytic capacitor 1b → the diode 41b → the capacitor 41a for the snubber. The charging of the snubber capacitor 31a and the discharging of the snubber capacitor 41a are performed.
[0013]
When the charging and discharging of the snubber capacitors 31a and 41a are completed, the current is commutated to the path of the freewheeling diode 4b to be in the "recovery mode", and the leakage energy stored in the leakage inductance 7a of the transformer 7 is almost lost without any loss. Will be returned and collected. When the recovery of the leakage energy is completed, the “stop mode” is set, and no current flows on the primary side of the transformer 7. On the secondary side of the transformer 7, during the “recovery mode” and the “stop mode”, due to the energy stored in the filter reactor 9, the current is diverted to the filter reactor 9 → load 11 → transformer 7 → rectifier diodes 81 and 82 → It flows on the path of the filter reactor 9 and the energy supply to the load 11 is continued.
[0014]
Next, when the FET 4 is turned on, a current starts to flow through a path of the DC input terminal P → the electrolytic capacitor 1a → the transformer 7 → the FET 4 → the DC input terminal N. At this time, the change amount di / dt of the current is suppressed by the primary side leakage inductance 7a of the transformer 7, so that the turn-on of the FET 4 becomes ZCS (zero current switching), and almost no loss occurs. On the secondary side, all the current shunted to both the rectifier diodes 81 and 82 is diverted to the rectifier diode 81, and the current flows out in the path of the transformer 7 → the rectifier diode 81 → the filter reactor 9 → the load 11 → the transformer 7; The "drive mode" is again set.
[0015]
The turn-off of the FET 4 is performed in the same manner as in the case of the FET 3, and at this time, the charging of the snubber capacitor 41a and the discharging of the snubber capacitor 31a are performed.
That is, in the circuit of FIG. 1, the DC / DC conversion is performed by alternately repeating the “drive mode”, “switching mode”, “recovery mode”, and “stop mode”. Among them, the FETs 3 and 4 are turned on by ZCS of soft switching and turned off by quasi-soft switching, resulting in low loss.
[0016]
FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
The difference from FIG. 1 lies in the configuration of the charge / discharge type snubber circuits 31, 41. That is, the charging / discharging type snubber circuit 31 is composed of snubber capacitors 31a and 31d and diodes 31b, 31e and 31f. One end of the snubber capacitor 31d and the cathode of the diode 31b are connected to the drain of the FET 3 and the other of the snubber capacitor 31d. The end is connected to the cathode of the diode 31e and the anode of the diode 31f, one end of the snubber capacitor 31a and the anode of the diode 31e are connected to the source of the FET 3, and the other end of the snubber capacitor 31a is connected to the cathode of the diode 31f and the anode of the diode 31b. Have been.
[0017]
Similarly, the charge / discharge type snubber circuit 41 includes snubber capacitors 41a and 41d and diodes 41b, 41e and 41f. One end of the snubber capacitor 41d and the anode of the diode 41b are connected to the source of the FET 4 and the snubber capacitor 41d. The other end is connected to the anode of the diode 41e and the cathode of the diode 41f, one end of the snubber capacitor 41a and the cathode of the diode 41e are connected to the drain of the FET 4, and the other end of the snubber capacitor 41a is connected to the anode of the diode 41f and the cathode of the diode 41b. It is connected.
[0018]
The operation of FIG. 2 will be described with reference to FIG.
First, when the FET 3 is on, the current on the primary side flows through the path of the DC input terminal P → FET 3 → transformer 7 → electrolytic capacitor 1b → DC input terminal N. On the secondary side of the transformer 7, the transformer 7 → The “drive mode” that flows through the route of the rectifier diode 82 → the filter reactor 9 → the load 11 → the transformer 7 is set. At this time, energy proportional to the square of the flowing current is accumulated in the filter reactor 9.
[0019]
Next, when the FET 3 is turned off, the switching mode is set, and the FET 3 is soft-switched in the ZVS by the effect of the snubber capacitors 31a and 31d, and is turned off with a small switching loss. At this time, the current on the primary side temporarily changes from the path flowing through the FET 3 to the path of the snubber capacitor 31d → the diode 31f → the snubber capacitor 31a and the path of the electrolytic capacitor 1a → the electrolytic capacitor 1b → the diode 41b → the snubber capacitor 41a. Then, the current flows to the path of the electrolytic capacitor 1a → the electrolytic capacitor 1b → the snubber capacitor 41d → the diode 41e to charge the snubber capacitors 31a and 31d and discharge the snubber capacitors 41a and 41d. That is, the snubber capacitors 31a and 31d are charged in series, and the snubber capacitors 41a and 41d are discharged in parallel.
[0020]
When charging / discharging of the snubber capacitors 31a, 31d, 41a, 41d is completed, commutation to the path of the freewheeling diode 4b is performed, so that the "collection mode" is reached, and the leakage energy stored in the leakage inductance 7a of the transformer 7 is almost lost. Without being returned to the DC input side. When the recovery of the leakage energy is completed, the “stop mode” is set, and no current flows on the primary side of the transformer 7. On the secondary side of the transformer 7, during the “recovery mode” and the “stop mode”, due to the energy stored in the filter reactor 9, the current is diverted to the filter reactor 9 → load 11 → transformer 7 → rectifier diodes 81 and 82 → It flows on the path of the filter reactor 9 and the energy supply to the load 11 is continued.
[0021]
Next, when the FET 4 is turned on, a current starts to flow through a path of the DC input terminal P → the electrolytic capacitor 1a → the transformer 7 → the FET 4 → the DC input terminal N. At this time, the change amount di / dt of the current is suppressed by the primary side leakage inductance 7a of the transformer 7, so that the turn-on of the FET 4 becomes ZCS (zero current switching), and almost no loss occurs. On the secondary side, all the current shunted to both the rectifier diodes 81 and 82 is diverted to the rectifier diode 81, and the current flows out in the path of the transformer 7 → the rectifier diode 81 → the filter reactor 9 → the load 11 → the transformer 7; The "drive mode" is again set.
That is, in the circuit of FIG. 2, the DC / DC conversion is performed by alternately repeating the “drive mode”, “switching mode”, “recovery mode”, and “stop mode”. Among them, the FETs 3 and 4 are turned on by soft switching ZCS and turned off by soft switching ZVS, resulting in low loss.
[0022]
FIG. 3 shows a modification of FIG.
This is characterized in that diodes 31c and 41c are added to the charge / discharge type snubber circuits 31 and 41 of FIG. In order to realize an ideal operation, in the configuration of FIG. 2, all of the snubber capacitors 31a, 31d, 41a, 41d need to have the same capacitance, whereas in the circuit of FIG. 3, (31a , 41a) ≧ (31d, 41d), an effect equivalent to that of FIG. 2 can be expected.
[0023]
【The invention's effect】
According to the present invention, by providing a charging / discharging type snubber circuit combining a diode and a capacitor in the half-bridge conversion circuit, switching on the primary side of the transformer is made soft switching, and at the same time, there is no return current on the primary side. A DC / DC converter whose output voltage can be adjusted can be realized. As a result, even in the case where the output voltage needs to be controlled to be constant even when the input voltage fluctuates greatly, the loss can be significantly reduced as compared with the related art, and the device can be reduced in size and cost. .
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of the present invention. FIG. 2 is a circuit diagram showing a second embodiment of the present invention. FIG. 3 is a circuit diagram showing a modification of FIG. FIG. 5 is an explanatory diagram for explaining the operation of FIG. 1. FIG. 5 is an explanatory diagram for explaining the operation of FIG. 2. FIG. 6 is a circuit diagram showing a first conventional example. Circuit diagram shown [Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Electrolytic capacitor, 2 ... Half bridge type conversion circuit, 3, 4 ... MOSFET, 3b, 4b ... Reflux diode, 7 ... Transformer, 7a ... Leakage inductance, 8 ... Semiconductor rectifier circuit, 81, 82 ... Rectifier diode, 9 ... Filter reactor, 10: filter capacitor, 11: load, 20: bridge type conversion circuit, 31, 41: charge / discharge type snubber circuit, 31a, 31d, 41a, 41d: snubber capacitor, 31b, 31c, 31e, 31f, 41b , 41c, 41e, 41f... Diodes.
