JP2004282696A - クロスポイント・スイッチ・ファブリックおよびスイッチ・ファブリック・スライス - Google Patents
クロスポイント・スイッチ・ファブリックおよびスイッチ・ファブリック・スライス Download PDFInfo
- Publication number
- JP2004282696A JP2004282696A JP2003361400A JP2003361400A JP2004282696A JP 2004282696 A JP2004282696 A JP 2004282696A JP 2003361400 A JP2003361400 A JP 2003361400A JP 2003361400 A JP2003361400 A JP 2003361400A JP 2004282696 A JP2004282696 A JP 2004282696A
- Authority
- JP
- Japan
- Prior art keywords
- gate buffer
- stage
- gate
- switch fabric
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004744 fabric Substances 0.000 title claims abstract description 97
- 239000000872 buffer Substances 0.000 claims abstract description 300
- 230000004044 response Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 15
- 230000003213 activating effect Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/68—Grouping or interlacing selector groups or stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13003—Constructional details of switching devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1334—Configuration within the switch
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Logic Circuits (AREA)
Abstract
【課題】 データ転送速度が制限されないクロスポイントスイッチを提供する。
【解決手段】 クロスポイントスイッチファブリックスライス100は、少なくとも第1および第2の直列接続されたゲートバッファ段136、138を組込んだ多段ゲートバッファツリー135を有する。第1のゲートバッファ段136の事前選択されたゲートバッファ146〜160に、N個の入力102〜116が接続する。多段ゲートバッファツリーは、第1のゲートバッファ段136に対するゲートバッファ段制御信号と第2のゲートバッファ段138に対するゲートバッファ段制御信号とに応答して、N個の入力のいずれかから少なくとも1つのスイッチ出力118への信号経路を提供する。ゲートバッファの数は前段の数より減少し、入力信号がスライス100を伝搬する際、内部接続が長いほどそれを駆動するバッファの能力が高くなる。
【選択図】 図1
【解決手段】 クロスポイントスイッチファブリックスライス100は、少なくとも第1および第2の直列接続されたゲートバッファ段136、138を組込んだ多段ゲートバッファツリー135を有する。第1のゲートバッファ段136の事前選択されたゲートバッファ146〜160に、N個の入力102〜116が接続する。多段ゲートバッファツリーは、第1のゲートバッファ段136に対するゲートバッファ段制御信号と第2のゲートバッファ段138に対するゲートバッファ段制御信号とに応答して、N個の入力のいずれかから少なくとも1つのスイッチ出力118への信号経路を提供する。ゲートバッファの数は前段の数より減少し、入力信号がスライス100を伝搬する際、内部接続が長いほどそれを駆動するバッファの能力が高くなる。
【選択図】 図1
Description
クロスポイントスイッチは、現代の通信ネットワークにおいて重大な要素である。概括的には、クロスポイントスイッチにより、N個の入力ポートのうちのいずれかに存在する信号をM個の出力ポートのいずれかに転送することができる。結果として、クロスポイントスイッチは、高度通信ネットワークによるデータフローの基礎となる高精度なルーティング機能を提供する。
しかしながら、クロスポイントスイッチの性能は、クロスポイントスイッチ入力に存在する信号品質と、信号がスイッチを通過する際のクロスポイントスイッチ自体の信号に対する影響と、によって制限される。特に、先のクロスポイントスイッチの設計および構成により、クロスポイントスイッチのコアスイッチファブリックを確実に通過することができる信号のデータ転送速度に対し、いくつかの制限が課されていた。このため、たとえば、スイッチ内のバッファ、マルチプレクサおよび信号トレースの寄生効果が、特に入力信号がクロスポイントスイッチへの長い同軸入力接続を通って伝送されることによってすでに減衰されることにより、しばしばデータ転送速度を制限する要因であった。
しかしながら、確立された光ネットワーキング技術に幾分促進され、データ転送速度および信号周波数は上昇している。潜在的に利用可能なデータ転送速度を満たすことができるネットワークは、スループットが向上すること、および最終的には収入が増加することにより利益をもたらすことになる。しかしながら、上述したように、従来のクロスポイントスイッチは、クロスポイントスイッチを通過することができる信号のデータ転送速度が過度に制限されていた。
本業界において、上述した問題および先に経験した他の問題に対処するクロスポイントスイッチが長く必要とされてきた。
本発明の好ましい実施形態は、クロスポイントスイッチファブリックスライスを提供する。このクロスポイントスイッチファブリックスライスは、少なくとも第1および第2の直列接続されたゲートバッファ段を組込んだ多段ゲートバッファツリーを有する。第1のゲートバッファ段の事前選択されたゲートバッファには、N個の入力が接続する。多段ゲートバッファツリーは、各ゲートバッファ段に対するゲートバッファ段制御信号に応じて、N個の入力のいずれかから少なくとも1つのスイッチ出力への信号経路を提供する。
多段ゲートバッファツリーは、クロスポイントスイッチファブリックスライスから構築されるスイッチファブリックのサイズ次第で、追加の直列接続されたゲートバッファ段(たとえば、第1、第2および第3の直列接続されたゲートバッファ段)を含むことができる。概括的に言えば、後続するゲートバッファ段の各々におけるゲートバッファの数は、前の段の数より減少する。また、各バッファのサイズは、追加の電流駆動能力を提供するように増大することが可能である。このため、入力信号がクロスポイントスイッチファブリックスライスを通って伝搬する際、内部接続が長いほどそれを駆動するバッファの能力が高くなる。
クロスポイントスイッチファブリックスライスは、多段デコーディング(復号)を使用してもよい。そのために、各ゲートバッファ段を、入力から出力への所望の信号経路を作動させる1つまたは複数のゲートバッファ制御信号によって個々に制御してもよい。さらに、単一段におけるゲートバッファ間でゲートバッファ制御信号を共有してもよい。このため、たとえば、第1のゲートバッファ段(ステージ)を、いくつかのゲートバッファ段制御信号を共有する第1の下位段(サブステージ)と第2のサブステージとに分割してもよい。その結果、1つまたは複数の後続するゲートバッファ段で追加の選択を実行することにより、各サブステージにおける対応するゲートバッファを同時に作動させてもよい。
本発明の別の好ましい実施形態は、クロスポイントスイッチファブリックを介して信号をルーティングする方法を提供する。本方法は、N個の入力のうちの1つに信号を印加すること、少なくとも第1および第2の直列接続されたゲートバッファ段を備える第1の多段ゲートバッファツリーを通る信号経路を作動させること、および多段ゲートバッファツリーに結合されたスイッチ出力において信号を出力すること、を含む。
N×Mクロスポイントスイッチファブリックを、複数のクロスポイントスイッチファブリックスライスから形成する。このため、概括的には、本方法は、クロスポイントスイッチファブリックを形成する多くの多段ゲートバッファツリーのうちの1つを通る信号経路を作動させる。上述したように、各ゲートバッファ段またはサブステージを個々に制御するように多段デコーディングを使用することが可能である。
図1を参照すると、クロスポイントスイッチファブリックスライス100は、8つのスイッチ入力102、104、106、108、110、112、114および116とスイッチ出力118とを有する。入力102〜116を、インピーダンス整合抵抗120、122、124、126、128、130、132および134で終端するように示す。インピーダンス整合抵抗120〜134は、スイッチファブリックスライス100の動作には必須ではないが、スイッチファブリックスライスが一緒に接続されてスイッチファブリックを形成する場合に含めることが望ましい。
スイッチファブリックスライス100を、第1のゲートバッファ段136と、第2のゲートバッファ段138と、第3のゲートバッファ段140と、を含む多段ゲートバッファツリー135として形成する。内部信号レベルを外部信号レベルにマップする出力バッファ141もまた設けられる。
第1のゲートバッファ段136を、第1のサブステージ(下位段)142と第2のサブステージ144とから形成する。第1のサブステージ142は、ゲートバッファ146、148、150および152を含む。第2のサブステージ144は、ゲートバッファ154、156、158および160を含む。第2のゲートバッファ段138を、第1のサブステージ142に接続されたゲートバッファ162と第2のサブステージ144に接続されたゲートバッファ164とから形成する。
各ゲートバッファは、信号入力と、信号出力と、制御入力と、を含む。たとえば、図1では、ゲートバッファ160を、信号入力166と、信号出力168と、制御入力170と、を備えるように示す。制御入力の各々を、後により詳細に説明するように、たとえば制御バス172によって提供されるゲートバッファ段制御信号により駆動してもよい。制御バス172を、たとえば、1つまたは複数のクロスポイントスイッチファブリックスライスを介して信号経路を作動させるゲートバッファ制御信号をアサートするように、アドレスデコーダにより駆動してもよい。
ゲートバッファ制御信号は、概括的には、クロスポイントスイッチファブリックスライス100のための多段デコーディングプロセスを実施する。たとえば、図1において、制御信号を、第1の段142と第2の段144との間で共有してもよい。このため、第1の段142において第2のゲートバッファ148(スイッチ入力104に接続されている)を選択することで、第2の段144において対応するゲートバッファ156(スイッチ入力112に接続されている)も選択する。しかしながら、その後、別の制御信号が、2つのゲートバッファ162および164のうちの一方を介してスイッチ入力104、112の最終選択を提供してもよい。そして、出力バッファ141は、選択されたスイッチ入力に存在する入力信号を、スイッチ出力118上に駆動する。
なお、後続するゲートバッファ段のゲートバッファの数は減少する。後続する段毎にゲートバッファの数が減少するため、通常は、後続する段毎に、ゲートバッファに利用可能なチップ面積(real estate)が広くなる。その結果、特定の段におけるゲートバッファのサイズを増大させることにより、前の段のゲートバッファより高い駆動能力を提供するようにすることが可能である。従って、後続段において相互接続線が長くなる場合、ゲートバッファをそれらの相互接続線を駆動するように設計することができる。概括的には、チップ面積が付加されることにより、上述したように、ゲートバッファの性能を駆動能力を含む多くの異なる基準に一致させることができる。
なお、第1のゲートバッファ段136は、第2のゲートバッファ段138に直列接続されている。言換えれば、第2のゲートバッファ段138は、第1のゲートバッファ段136の後で、アクティブな1つまたは複数のバッファをさらに狭い範囲で選択する。スイッチファブリックスライス100は、8個の入力のいずれをスイッチ出力118に接続してもよいので、8対1選択機能を提供する。出力バッファ141は、スイッチ出力118において予測される負荷を駆動する駆動能力を提供する。
次に図2を参照すると、この図は、クロスポイントスイッチファブリックスライス202、204、206、208、210、212、214および216で実施される8×8クロスポイントスイッチファブリック200を示す。入力には、スイッチ入力218、220、222、224、226、228、230および232とラベル付けし、一方出力には、スイッチ出力234、236、238、240、242、244、246および248とラベル付けする。制御バス250は、スイッチ入力をスイッチ出力に接続するために、各クロスポイントスイッチファブリックスライス202〜216においてゲートバッファツリーを介して信号経路を作動させる、ゲートバッファ段制御信号を提供する。
デコーディングロジック252は、たとえば、スイッチ出力接続に対する所望のスイッチ入力を特定するマルチビット制御ワードを受取る。デコーディングロジック252は、ゲートバッファ段制御信号を出力することにより、スイッチ入力からスイッチ出力へクロスポイントスイッチファブリック200を通る信号経路を起動する。
なお、概括的には、各クロスポイントスイッチファブリックスライス202〜216は、その第1のゲートバッファ段を介してスイッチ入力218〜232の各々に接続する。上述したクロスポイントスイッチファブリックスライス100の特性を、要求に応じてクロスポイントスイッチファブリックスライス202〜216のうちの1つまたは複数に組込んでもよい。このため、例として、概括的には、各クロスポイントスイッチファブリックスライス202〜216にわたって、後続するゲートバッファ段毎にゲートバッファが少なくなり、また後続するゲートバッファ段毎にゲートバッファを、駆動能力を向上させるようにサイズを増大させるかまたは他の方法で整合させてもよい。
8×8クロスポイントスイッチファブリック200の場合、アドレスバス250は、一例として、ゲートバッファ段制御信号の以下の編成を提供する。すなわち、3制御信号は、各クロスポイントスイッチファブリックスライス202〜216における第1のゲートバッファ段に接続され、2制御信号は、各クロスポイントスイッチファブリックスライス202〜216における第2のゲートバッファ段に接続され、1制御信号は、各クロスポイントスイッチファブリックスライス202〜216における第3のゲートバッファ段に接続される。
クロスポイントスイッチファブリック200では、各第1のゲートバッファ段におけるゲートバッファを、各々が制御信号を共有する、4つからなる2つのセットにグループ化する。このため、第1のゲートバッファ段における2つのゲートバッファがアクティブとなるが、1つのみが後に第2のゲートバッファ段において選択され、入力からいずれか特定のクロスポイントスイッチファブリックスライスの出力への1つの経路が起動される。
次に図3を参照すると、この図は、クロスポイントスイッチファブリックを介して信号をルーティングする方法300を要約している。ステップ302において、クロスポイントスイッチファブリック入力に入力信号を印加する。次に、ステップ304において、アドレスデコーディングロジックはゲートバッファ段制御信号を生成することにより、クロスポイントスイッチファブリックを形成する1つまたは複数の多段ゲートバッファツリーを通る信号経路を作動させる。
上述したように、デコーディングロジックは、多段デコーディングを使用して信号経路を起動してもよい。さらに、同様に上述したように、ゲートバッファ段制御信号を、ゲートバッファ段のサブステージ間で共有してもよい。ステップ306において、入力信号を、起動された信号経路に従ってM個のスイッチ出力のうちの1つに出力する。
次に、図4を参照すると、この図は、128×Mクロスポイントスイッチファブリックの第1のゲートバッファ段において使用するゲートバッファ400の一実施態様を示す。ゲートバッファ400は、差動入力402と、差動出力404と、ゲートバッファ段制御信号入力(「制御入力」)406、408、410および412と、を含む。また、電源接続414および接地接続416も示す。
ゲートバッファ400を作動させるためには、制御入力406〜412がすべてアクティブでなければならない。言換えれば、制御入力406〜412のすべてがアクティブである場合、差動入力402は差動出力404まで接続される。
以下の表1は、図4の回路素子の例示的な物理的パラメータを提示する。
図5を参照すると、この図は、128×Mクロスポイントスイッチファブリックの第2のゲートバッファ段において使用するゲートバッファ500の一実施態様を示す。ゲートバッファ500は、差動入力502と、差動出力504と、ゲートバッファ段制御信号入力(「制御入力」)506、508および510を含む。電源接続512および接地接続514も示す。
ゲートバッファ500を作動させるためには、制御入力506〜510がすべてアクティブでなければならない。言換えれば、すべての制御入力506〜510がアクティブである場合、差動入力502は差動出力504まで接続される。
以下の表2は、図5における回路素子の例示的な物理的パラメータを提示する。
図6は、128×Mクロスポイントスイッチファブリックの第3のゲートバッファ段において使用するゲートバッファ600の一実施態様を示す。ゲートバッファ600は、差動入力602と、差動出力604と、ゲートバッファ段制御信号入力(「制御入力」)606および608と、を含む。電源接続610および接地接続612も示す。
ゲートバッファ600を作動させるためには、制御入力606〜608がすべてアクティブでなければならない。言換えれば、すべての制御入力606〜608がアクティブである場合、差動入力602は差動出力604まで接続される。
以下の表3は、図6における回路素子の例示的な物理的パラメータを提示する。
次に図7を参照すると、この図は、128×Mクロスポイントスイッチファブリックの第4のゲートバッファ段において使用するゲートバッファ700の一実施態様を示す。ゲートバッファ700は、差動入力702と、差動出力704と、ゲートバッファ段制御信号入力(「制御入力」)706と、を含む。電源接続708および接地接続710も示す。
ゲートバッファ700を作動させるためには、制御入力706がアクティブでなければならない。言換えれば、制御入力706がアクティブである場合、差動入力702は差動出力704まで接続される。
以下の表4は、図7における回路素子の例示的な物理的パラメータを提示する。
図8を参照すると、この図は、クロスポイントスイッチファブリックのスイッチ出力を駆動するために使用してもよい出力バッファ800の一実施態様を示す。出力バッファ800は、差動入力802と、差動出力804と、出力バッファ制御信号入力(「制御入力」)806と、を含む。電源接続808および接地接続810も示す。
出力バッファ800を作動させるためには、制御入力806がアクティブでなければならない。言換えれば、制御入力806がアクティブである場合、出力バッファ800は、差動入力802に存在する信号レベルを差動出力804において望まれる信号レベルに変換する。
以下の表5は、図8における回路素子の例示的な物理的パラメータを提示する。
上述したように、ゲートバッファ段をともに直列に接続することにより大型のスイッチファブリックを形成してもよい。ゲートバッファを、後述するようにたとえば128×128スイッチファブリックになるように編成してもよい。4つのゲートバッファ段を使用して、128×1クロスポイントスイッチファブリックスライスを形成する。そして、スイッチファブリックを128のクロスポイントスイッチファブリックスライスから形成する。
128×1スイッチファブリックスライスを形成するために、ゲートバッファ400は、4つのゲートバッファ400からなる32のサブステージとして編成される第1のゲートバッファ段を形成する。このため、各第1のゲートバッファ段に合計128のゲートバッファ400がある。各サブステージは4つの制御信号を共有し、そのうちの3つは32のサブステージのうちの1つを特定し、残りの1つは4つのバッファのうちの1つを特定する。
また、128×1スイッチファブリックスライスは、第1のゲートバッファ段と直列接続された第2のゲートバッファ段も含む。ゲートバッファ500は、4つのゲートバッファ500からなる8つのサブステージとして編成される第2のゲートバッファ段を形成する。このため、各第2のゲートバッファ段には合計32のゲートバッファ500がある。各サブステージは3つの制御信号を共有し、そのうちの2つは8つのサブステージのうちの1つを特定し、残りの1つは4つのバッファのうちの1つを特定する。
第3のゲートバッファ段は、第2のゲートバッファ段と直列接続されている。ゲートバッファ600は、4つのゲートバッファ600からなる2つのサブステージとして編成される第3のゲートバッファ段を形成する。このため、各第3のゲートバッファ段には合計8つのゲートバッファ600がある。各サブステージは2つの制御信号を共有し、そのうちの1つは2つのサブステージのうちの1つを特定し、残りの1つは4つのバッファのうちの1つを特定する。
第4のゲートバッファ段は、第3のゲートバッファ段と直列接続されている。ゲートバッファ700は、2つのゲートバッファ700からなる1つのサブステージとして編成される第4のゲートバッファ段を形成する。このため、各第2のゲートバッファ段には合計2つのゲートバッファ700がある。各サブステージは、2つのバッファのうちの1つを特定する1つの制御信号を共有する。
出力バッファ800を使用して、内部信号レベルを128×128クロスポイントスイッチに対する所望の外部信号レベルに変換してもよい。
多段デコーディングの一実施態様では、ゲートバッファ段「n」を作動させる制御信号を、前段のゲートバッファ段1…(n−1)の各々と共有する。このため、たとえば、図4ないし図7に示すように、制御信号CTRL1を、第4の段のゲートバッファ700と、第3の段のゲートバッファ600と、第2の段のゲートバッファ500と、第1の段のゲートバッファ400と、の間で共有する。
多段デコーディングの一実施態様では、ゲートバッファ段「n」を作動させる制御信号を、前段のゲートバッファ段1…(n−1)の各々と共有する。このため、たとえば、図4ないし図7に示すように、制御信号CTRL1を、第4の段のゲートバッファ700と、第3の段のゲートバッファ600と、第2の段のゲートバッファ500と、第1の段のゲートバッファ400と、の間で共有する。
ゲートバッファ段制御信号を、たとえば所望のスイッチ入力からスイッチ出力への接続を特定するマルチビット制御ワードを受るデコーディングロジックによって生成してもよい。デコーディングロジックは、128の信号入力のうちの1つから単一出力への接続、単一入力から複数出力への接続等を起動するゲートバッファ段制御信号を出力する。
クロスポイントスイッチファブリック200は、差動シグナリング(信号方式)と、ゲートバッファと、分散入力受信機と、多段ゲートバッファツリーと、多段デコーディングと、を提供する。差動シグナリングは、より低い電圧のスイング即ち揺れ(およびそれに応じてより低い時定数)を使用してもよいため、帯域幅を向上させ、(より低い電圧および電流により)電力を低減し、(ジッタとクロストークおよびグラウンドバウンスに対する感度を低減し、コモンモード(同相)クロストーク除去を提供し、閾値頑強性(ロバスト性)を提供することにより)信号忠実度を大幅に向上させる。ゲートバッファは、さらに、帯域幅を向上させ(各バッファは、各バッファに対して最大化された電力で最小ファンアウトを有することができる)、設計サイズを最小化し、電力消費を低減し(アクティブな信号経路のバッファのみが電力を消費するため)、信号忠実度を向上させる(ジッタとクロストークおよびグラウンドバウンスに対する感度を低減することにより、および内部干渉信号を除去してクロストークを低減することにより)。
さらに、分散された入力受信機を提供するように、クロスポイントスイッチファブリックにわたってゲートバッファのサイズを決め、それらの間隔を空けてもよい、ということに留意されたい。その結果、高ファンアウト入力バッファを除去することができ、それにより帯域幅が高くなりサイズが低減される結果となる。信号忠実度に対する影響を最小にして高ファンアウト入力バッファを除去することにより、入力受信機を分散して電力消費を低減する。
さらに、多段ゲートバッファツリー実施態様により、各ゲートバッファ段を、サイズ、配置、駆動能力等において個々に最適化し、帯域幅を最大化し、電力消費を低減し、サイズを最小化することができる。さらに、ゲートバッファツリー実施態様は、最小クロストークでより高いインピーダンス信号ノードを局所化することができることにより、信号忠実度を向上させ、同時に、最終出力ノードは、より低いインピーダンスとより高いクロストーク耐性とを有することができる。
多段デコーディングにより、クロスポイントスイッチファブリックサイズが最小化し、それによって寄生容量(キャパシタンス)が低減するため、帯域幅が向上し、サイズが低減する。上述したように、帯域幅が高いほど、ジッタとクロストークおよびグラウンドバウンスに対する感度とが低減する。
本発明を1つまたは複数の好ましい実施形態に関して説明したが、本発明の範囲から逸脱することなく変更を行ってもよく等価物で代用してもよい、ということを当業者は理解するであろう。さらに、本発明の教示に対し、その範囲から逸脱することなく、特定のステップ、構造または材料を適合させるように多くの変更を行うことが可能である。したがって、本発明は開示した特定の実施形態に限定されるものではなく、特許請求の範囲内にあるすべての実施形態を含むことを意図するものである。
Claims (30)
- クロスポイントスイッチファブリックスライスにおいて、
少なくとも第1および第2の直列接続されたゲートバッファ段を備えた多段ゲートバッファツリーと、
前記第1のゲートバッファ段における事前選択されたゲートバッファに結合されたN個の入力と、を具備し、
前記多段ゲートバッファツリーは、ゲートバッファ段制御信号に応答して前記N個の入力のうちのいずれかから少なくとも1つのスイッチ出力への信号経路を提供する、
クロスポイントスイッチファブリックスライス。 - 前記N個の入力はN個の差動入力を備える、請求項1に記載のクロスポイントスイッチファブリックスライス。
- 前記多段ゲートバッファツリーは、少なくとも第1、第2および第3の直列接続されたゲートバッファ段を備える、請求項1に記載のクロスポイントスイッチファブリックスライス。
- 前記多段ゲートバッファツリーは、前記ゲートバッファ段制御信号に応答して、前記N個の入力のいずれかから第3のゲートバッファ段スイッチ出力への信号経路を提供する、請求項3に記載のクロスポイントスイッチファブリックスライス。
- 前記多段ゲートバッファツリーはN対1多段ゲートバッファツリーである、請求項3に記載のクロスポイントスイッチファブリックスライス。
- 前記多段ゲートバッファツリーはN対1多段ゲートバッファツリーである、請求項1に記載のクロスポイントスイッチファブリックスライス。
- 前記第2のゲートバッファ段におけるゲートバッファは、前記第1のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、請求項1に記載のクロスポイントスイッチファブリックスライス。
- クロスポイントスイッチファブリックスライスにおいて、
少なくとも第1、第2および第3の直列接続されたゲートバッファ段を備えた多段ゲートバッファツリーであって、前記第2のゲートバッファ段におけるゲートバッファは前記第1のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とし、前記第3のゲートバッファ段におけるゲートバッファは前記第2のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、多段ゲートバッファツリーと、
前記第1のゲートバッファ段における事前選択されたゲートバッファに結合されたN個の入力と、を具備し、
前記多段ゲートバッファツリーは、ゲートバッファ段制御信号に応答して前記N個の入力のうちのいずれかから少なくとも1つのスイッチ出力への信号経路を提供する、
クロスポイントスイッチファブリックスライス。 - クロスポイントスイッチファブリックスライスにおいて、
少なくとも第1および第2の直列接続されたゲートバッファ段を備えた多段ゲートバッファツリーと、
前記第1のゲートバッファ段における事前選択されたゲートバッファに結合されたN個の入力と、を具備し、
前記多段ゲートバッファツリーは、ゲートバッファ段制御信号に応答して前記N個の入力のうちのいずれかから少なくとも1つのスイッチ出力への信号経路を提供し、
前記第1のゲートバッファ段は、第1のサブステージと第2のサブステージとに分割され、前記ゲートバッファ段制御信号のうちの少なくとも1つは、前記第1のサブステージと前記第2のサブステージとの間で共有される、
クロスポイントスイッチファブリックスライス。 - 第1のゲートバッファ段制御信号は、前記第1のサブステージにおける第1のゲートバッファを作動させ、前記第1のゲートバッファ段制御信号は、前記第2のサブステージにおける対応するゲートバッファを作動させる、請求項9に記載のクロスポイントスイッチファブリックスライス。
- クロスポイントスイッチファブリックスライスにおいて、
N個の入力と、
第1のクロスポイントスイッチファブリックスライスであって、
前記N個の入力に結合され、該N個の入力に結合された第1のゲートバッファ段と該第1のゲートバッファ段と直列接続された第2のゲートバッファ段とを備えた、第1の多段ゲートバッファツリーを備え、
該第1の多段ゲートバッファツリーは、第1のゲートバッファ段制御信号に応答して前記N個の入力のうちのいずれかから第1のスイッチ出力への信号経路を提供する、第1のクロスポイントスイッチファブリックスライスと、
第2のクロスポイントスイッチファブリックスライスであって、
前記N個の入力に結合され、該N個の入力に結合された第3のゲートバッファ段と該第3のゲートバッファ段と直列接続された第4のゲートバッファ段とを備えた、第2の多段ゲートバッファツリーを備え、
該第2の多段ゲートバッファツリーは、第2のゲートバッファ段制御信号に応答して前記N個の入力のうちのいずれかから第2のスイッチ出力への信号経路を提供する、第2のクロスポイントスイッチファブリックスライスと、
を具備するクロスポイントスイッチファブリックスライス。 - 前記N個の入力に結合された少なくとも1つの付加的多段ゲートバッファツリークロスポイントスイッチファブリックスライスと、少なくとも1つの付加的スイッチ出力と、をさらに具備する請求項11に記載のクロスポイントスイッチファブリックスライス。
- 前記第2のゲートバッファ段におけるゲートバッファは、前記第1のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、請求項11に記載のクロスポイントスイッチファブリックスライス。
- 前記第2のゲートバッファ段は、前記第1のゲートバッファ段より少ないゲートバッファを備える、請求項11に記載のクロスポイントスイッチファブリックスライス。
- 前記第4のゲートバッファ段におけるゲートバッファは、前記第3のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、請求項11に記載のクロスポイントスイッチファブリックスライス。
- 前記第4のゲートバッファ段は、前記第3のゲートバッファ段より少ないゲートバッファを備える、請求項11に記載のクロスポイントスイッチファブリックスライス。
- クロスポイントスイッチファブリックスライスにおいて、
N個の入力と、
第1のクロスポイントスイッチファブリックスライスであって、
前記N個の入力に結合され、該N個の入力に結合された第1のゲートバッファ段と該第1のゲートバッファ段と直列接続された第2のゲートバッファ段とを備えた、第1の多段ゲートバッファツリーを備え、
該第1の多段ゲートバッファツリーは、第1のゲートバッファ段制御信号に応答して前記N個の入力のうちのいずれかから第1のスイッチ出力への信号経路を提供する、第1のクロスポイントスイッチファブリックスライスと、
第2のクロスポイントスイッチファブリックスライスであって、
前記N個の入力に結合され、該N個の入力に結合された第3のゲートバッファ段と該第3のゲートバッファ段と直列接続された第4のゲートバッファ段とを備えた、第2の多段ゲートバッファツリーを備え、
該第2の多段ゲートバッファツリーは、第2のゲートバッファ段制御信号に応答して前記N個の入力のうちのいずれかから第2のスイッチ出力への信号経路を提供する、第2のクロスポイントスイッチファブリックスライスと、を具備し、
前記第1および第2の多段ゲートバッファツリーのうちの少なくとも1つは、前記第2のゲートバッファ段のうちの1つと直列接続された付加的ゲートバッファ段を備える、
クロスポイントスイッチファブリックスライス。 - 前記付加的ゲートバッファ段におけるゲートバッファは、前記第2のゲートバッファ段における前記直列接続されたゲートバッファより駆動能力が大きいことを特徴とする、請求項17に記載のクロスポイントスイッチファブリックスライス。
- 前記付加的ゲートバッファ段におけるゲートバッファは、前記第2のゲートバッファ段における前記直列接続されたゲートバッファより数が少ない、請求項17に記載のクロスポイントスイッチファブリックスライス。
- N×Nスイッチとして構成され、前記N個の入力に結合された少なくとも1つの付加的多段ゲートバッファツリークロスポイントスイッチファブリックスライスと、少なくとも1つの付加的スイッチ出力と、をさらに具備する請求項11に記載のクロスポイントスイッチファブリックスライス。
- 前記第1および第3のゲートバッファ段のうちの少なくとも1つは、第1のサブステージと第2のサブステージとに分割され、前記第1のサブステージと前記第2のサブステージとの間でゲートバッファ段制御信号が共有される、請求項11に記載のクロスポイントスイッチファブリックスライス。
- 第1のゲートバッファ段制御信号は、前記第1のサブステージにおける第1のゲートバッファを作動させ、前記第1のゲートバッファ段制御信号は、前記第2のサブステージにおける対応するゲートバッファを作動させる、請求項21に記載のクロスポイントスイッチファブリックスライス。
- クロスポイントスイッチファブリックを通して信号をルーティングする方法であって、
N個の入力のうちの1つに信号を印加し、
少なくとも第1および第2の直列接続されたゲートバッファ段を備えた第1の多段ゲートバッファツリーを通る信号経路を作動させ、および
前記多段ゲートバッファツリーに結合されたスイッチ出力において前記信号を出力する、
ことを含む方法。 - 作動は、複数の多段ゲートバッファツリーのうちの1つを通る信号経路を作動させることをさらに含む、請求項23記載の方法。
- 出力は、前記複数の多段ゲートバッファツリーによって提供されるM個のスイッチ出力のうちの1つにおいて前記信号を出力することを含む、請求項24記載の方法。
- N=Mである請求項25記載の方法。
- 前記第1のゲートバッファ段にわたり前記第2のゲートバッファ段における駆動能力を増大させることをさらに含む、請求項23記載の方法。
- 作動は多段デコーディングを含む、請求項23記載の方法。
- 多段デコーディングは、第1のゲートバッファ段制御信号を使用して、前記第1のゲートバッファ段の第1および第2のサブステージの両方における対応するゲートバッファを作動させることを含む、請求項28記載の方法。
- 多段デコーディングは、第2のゲートバッファ段制御信号を使用して、前記第1のゲートバッファ段の1つの作動されたゲートバッファを選択するように前記第2のゲートバッファ段におけるゲートバッファを作動させることをさらに含む、請求項29記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/278,501 US7385969B2 (en) | 2002-10-23 | 2002-10-23 | Cross-point switch fabric and switch fabric slice |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004282696A true JP2004282696A (ja) | 2004-10-07 |
Family
ID=32069335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003361400A Pending JP2004282696A (ja) | 2002-10-23 | 2003-10-22 | クロスポイント・スイッチ・ファブリックおよびスイッチ・ファブリック・スライス |
Country Status (3)
Country | Link |
---|---|
US (1) | US7385969B2 (ja) |
EP (1) | EP1414252A3 (ja) |
JP (1) | JP2004282696A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8198878B2 (en) * | 2008-11-14 | 2012-06-12 | International Business Machines Corporation | Workload balancing among power switching components in a multiphase switching power supply |
US8352669B2 (en) * | 2009-04-27 | 2013-01-08 | Lsi Corporation | Buffered crossbar switch system |
US8923069B2 (en) | 2012-06-01 | 2014-12-30 | Lsi Corporation | Memory having self-timed edge-detection write tracking |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394541A (en) | 1981-01-02 | 1983-07-19 | Seiden Lewis J | Three stage minimum configuration conditionally non-blocking matrix |
US4660178A (en) * | 1983-09-21 | 1987-04-21 | Inmos Corporation | Multistage decoding |
US4821034A (en) | 1987-02-06 | 1989-04-11 | Ancor Communications, Inc. | Digital exchange switch element and network |
US4849751A (en) * | 1987-06-08 | 1989-07-18 | American Telephone And Telegraph Company, At&T Bell Laboratories | CMOS Integrated circuit digital crossbar switching arrangement |
CA2015809A1 (en) * | 1989-05-04 | 1990-11-04 | Richard W. Sieber | Broadband switch using deactivated crosspoints for establishing switching paths |
US5170160A (en) * | 1989-05-09 | 1992-12-08 | Gte Laboratories Incorporated | Broadband tree switch architecture for reducing pulse width narrowing and power dissipation |
JP3410042B2 (ja) * | 1999-04-26 | 2003-05-26 | 日本電気株式会社 | 固体撮像装置およびその駆動方法 |
AU2001233317A1 (en) * | 2000-02-22 | 2001-09-03 | Trilithic, Inc. | One-by-n switch matrix |
US6907041B1 (en) * | 2000-03-07 | 2005-06-14 | Cisco Technology, Inc. | Communications interconnection network with distributed resequencing |
-
2002
- 2002-10-23 US US10/278,501 patent/US7385969B2/en active Active
-
2003
- 2003-10-21 EP EP03023900A patent/EP1414252A3/en not_active Withdrawn
- 2003-10-22 JP JP2003361400A patent/JP2004282696A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1414252A2 (en) | 2004-04-28 |
US7385969B2 (en) | 2008-06-10 |
US20040081182A1 (en) | 2004-04-29 |
EP1414252A3 (en) | 2005-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6160419A (en) | Programmable logic architecture incorporating a content addressable embedded array block | |
US7193437B2 (en) | Architecture for a connection block in reconfigurable gate arrays | |
US10554583B2 (en) | VLSI layouts of fully connected generalized and pyramid networks with locality exploitation | |
US6404225B1 (en) | Integrated circuit incorporating a programmable cross-bar switch | |
US20120269190A1 (en) | VLSI Layouts of Fully Connected Generalized and Pyramid Networks with Locality Exploitation | |
JPH06224394A (ja) | 論理関数回路と入出力モジュールとの直接相互接続を含むfpgaアーキテクチャ | |
GB2346240A (en) | Programmable device | |
WO2008109756A1 (en) | Fully connected generalized multi-stage networks | |
US7924052B1 (en) | Field programmable gate array architecture having Clos network-based input interconnect | |
US6605959B1 (en) | Structure and method for implementing wide multiplexers | |
US6060903A (en) | Programmable logic device architecture incorporating a dedicated cross-bar switch | |
US20020053938A1 (en) | Digital electronic circuit for use in implementing digital logic functions | |
JP2004282696A (ja) | クロスポイント・スイッチ・ファブリックおよびスイッチ・ファブリック・スライス | |
EP0396119B1 (en) | Broadband switch using deactivated crosspoints for establishing switching paths | |
US20130257478A1 (en) | Permutable switching network with enhanced interconnectivity for multicasting signals | |
US6430179B1 (en) | Three stage router for broadcast application | |
US7777519B2 (en) | Permutable switching network with enhanced multicasting signals routing for interconnection fabric | |
US6580359B1 (en) | Selectable input buffer control system | |
US7928764B2 (en) | Programmable interconnect network for logic array | |
US6636077B1 (en) | High isolation, low power high speed multiplexer circuit | |
US8694711B2 (en) | Crosspoint switch for use in video and other applications | |
US7719449B2 (en) | System and method for flexible physical layout in a heterogeneous configurable integrated circuit | |
EP0186595B1 (en) | Routing technique | |
US7443846B1 (en) | Implementation of a multiplexer in integrated circuitry | |
Chao et al. | An ATM routing and concentration chip for a scalable multicast ATM switch |