JP2004274624A - Sampling rate converter and method thereof, and audio apparatus - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sampling rate converter and a method thereof wherein a linear phase finite impulse response filter with a high cut-off frequency can easily be designed, the number of taps can be decreased and the memory capacity can be reduced and to provide an audio apparatus. <P>SOLUTION: A first conversion section 110 executing polyphase decomposition at a pre-stage and a second conversion section 120 carrying out linear interpolation at a post-stage are connected in cascade to realize sampling rate conversion carried out in two stages, sampling rate conversion from 32 kHz into 44.1 kHz is realized through the prescribed equation modification (320/441)=(320/440)×(440/441)=(8/11)×(440/441), the first half part of 8/11 is realized by the sampling rate conversion executing the polyphase decomposition in the first conversion section 110, and the latter half part of 440/441 is realized by the linear interpolation in the second conversion section 120 wherein one sample is decreased. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【００１０】
このＦＩＲフィルタのカットオフ周波数ω_Ｃ は次のようになる。
【００１１】
【数２】

【００１２】
図１の構成は、ポリフェーズ構成により図２のように等価表現することができる。式（１）のフィルタの伝達関数Ｈ（ｚ）とポリフェーズフィルタの伝達関数Ｒｉ（ｚ）は、次のような関係で表される。
【００１３】
【数３】

【００１４】
【数４】

【００１５】
ただし、ＮはＵの整数倍にするか、またはＮＵタップに足りない場合は０の係数が存在するとして計算する。
【００１６】
図２で示されるインタポレータの入出力関係は、ポリフェーズフィルタ（伝達関数Ｒｉ（ｚ））のインパルス応答をｒｉ（ｎ）と表すと、畳み込みとアップサンプラの処理により次のようになる。
【００１７】
【数５】

【００１８】
ただし、ｋは整数であり、ｘｉ（ｍ）は次のようになる。
【００１９】
【数６】

【００２０】
式（１）より、インタポレータは、ｍに対して周期Ｕの異なる入出力特性を持ち、周期的な時変性を持つことがわかる。
【００２１】
図２のサンプリングレート変換装置２０は、サンプリング周波数Ｆｓのサンプル信号が入力される入力端子２１、入力されたサンプルとポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う積和演算器２２−１〜２２−Ｕ、サンプル信号間に（Ｕ−１）の零点を挿入し，サンプリング周波数をＵ倍にするアップサンプラ２３−１〜２３−Ｕ、複数のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する遅延器２４−１〜２４−Ｕ−１ および加算器２５−１〜２５−Ｕ−１ 、並びに、Ｄサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げるダウンサンプラ２６により構成される。
【００２２】
このサンプリングレート変換装置２０から出力されるｙ（ｍ）は、ダウンサンプラ２６の間引きＤで決まるサンプルのみが出力される。
【００２３】
図３にサンプリングレートを３２ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置１０Ａを、図４にサンプリングレートを４８ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置１０Ｂを、図５にサンプリングレートを４４．１ｋＨｚから３２ｋＨｚへのサンプリング変換装置１０Ｃを、図６にサンプリングレートを４４．１ｋＨｚから４８ｋＨｚへのサンプリング変換装置１０Ｄを示す。
図３のサンプリング変換装置１０Ａにおいて、Ｕは３２０、Ｄは４４１に設定される。同様に、図４のサンプリング変換装置１０Ｂにおいて、Ｕは４８０、Ｄは４４１に設定され、図５のサンプリング変換装置１０Ｃにおいて、Ｕは４４１、Ｄは３２０に設定され、図６のサンプリング変換装置１０Ｄにおいて、Ｕは４４１、Ｄは４８０に設定される。
【００２４】
また、図７〜図１０に、ポリフェーズ分解したサンプリング変換装置を示す。具体的には、図７にサンプリングレートを３２ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置２０Ａを、図８にサンプリングレートを４８ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置２０Ｂを、図９にサンプリングレートを４４．１ｋＨｚから３２ｋＨｚへのサンプリング変換装置２０Ｃを、図１０にサンプリングレートを４４．１ｋＨｚから４８ｋＨｚへのサンプリング変換装置２０Ｄを示す。
図７のサンプリング変換装置２０Ａにおいて、Ｕは３２０、Ｄは４４１に設定される。同様に、図８のサンプリング変換装置２０Ｂにおいて、Ｕは４８０、Ｄは４４１に設定され、図９のサンプリング変換装置２０Ｃにおいて、Ｕは４４１、Ｄは３２０に設定され、図１０のサンプリング変換装置２０Ｄにおいて、Ｕは４４１、Ｄは４８０に設定される。
【００２５】
【発明が解決しようとする課題】
ところで、上述したサンプリングレート変換装置１０Ａ〜１０Ｄ（２０Ａ〜２０Ｂ）に使用するＦＩＲフィルタは、カットオフ周波数ω_Ｃ がそれぞれ以下のようになる。
【００２６】
（１）３２ｋＨｚから４４．１ｋＨｚへの変換： ω_Ｃ ＝π／４４１、
（２）４８ｋＨｚから４４．１ｋＨｚへの変換： ω_Ｃ ＝π／４８０、
（３）４４．１ｋＨｚから３２ｋＨｚへの変換： ω_Ｃ ＝π／４４１、
（４）４４．１ｋＨｚから４８ｋＨｚへの変換： ω_Ｃ ＝π／４４０。
【００２７】
すなわち、サンプリングレート変換装置１０Ａ〜１０Ｄ（２０Ａ〜２０Ｂ）に使用するＦＩＲフィルタは、カットオフ周波数ω_Ｃ が非常に小さい。
【００２８】
また、上記カットオフ周波数ω_Ｃ を実現するためのタップ数は、各ポリフェーズのタップ数を１１タップ数だと仮定すると、それぞれ以下のようになる。
【００２９】
（１）３２ｋＨｚから４４．１ｋＨｚへの変換： １１×３２３＝３５２０タップ、
（２）４８ｋＨｚから４４．１ｋＨｚへの変換： １１×４８０＝５２８０タップ、
（３）４４．１ｋＨｚから３２ｋＨｚへの変換： １１×４４１＝４８５１タップ、
（４）４４．１ｋＨｚから４８ｋＨｚへの変換： １１×４４１＝４８５１タップ。
【００３０】
ところが、このようにカットオフ周波数ω_Ｃ が小さいＦＩＲフィルタは、タップ数をいくら増やしても実現することは困難である。
各ポリフェーズのタップ数は１１タップと少ないので演算量は変わらないが、フィルタ係数を保存しておくメモリを非常に多く必要とする。
【００３１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、カットオフ周波数を大きくでき、直線位相ＦＩＲフィルタが設計可能であり、また、タップ数も少なくでき、メモリの容量を削減できるサンプリングレート変換装置およびその方法、並びに、オーディオ装置を提供することにある。
【００３２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３３】
本発明の第２の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする複数の第２のアップサンプラと、上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、上記第２の加算手段による信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３４】
本発明の第３の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００３５】
好適には、上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝ ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１ ＝ ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝ Ｄｏｗｎ なる関係を満足する。
また、上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝ ＣｏｅｆＣｏｕｎｔ２％４４０ 、ＩｎｐｕｔＯｆｆｓｅｔ２ ＝ ＣｏｅｆＣｏｕｎｔ２／４４０ 、ＣｏｅｆＣｏｕｎｔ２＋＝４４１ なる関係を満足する。
【００３６】
好適には、上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている。
好適には、上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う。
【００３７】
本発明の第４の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３８】
本発明の第５の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、対応する上記第１の積和演算器の出力信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする複数の第２のアップサンプラと、上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、上記第２の加算手段による信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３９】
本発明の第６の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００４０】
好適には、上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝ ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１ ＝ ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝ Ｄｏｗｎ なる関係を満足する。
また、上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝ ＣｏｅｆＣｏｕｎｔ２％４４１ 、ＩｎｐｕｔＯｆｆｓｅｔ２ ＝ ＣｏｅｆＣｏｕｎｔ２／４４１ 、ＣｏｅｆＣｏｕｎｔ２＋＝４４０ なる関係を満足する。
【００４１】
好適には、上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている。
好適には、上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う。
【００４２】
本発明の第７の観点に係るサンプリングレート変換方法は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍する第１のステップと、上記サンプリング周波数がＵ倍されたサンプル信号とＦＩＲフィルタとの畳み込み演算を行う第２のステップと、上記畳み込み演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第３のステップと、上記サンプリング周波数がＵ／Ｄ倍されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第４のステップと、上記サンプリング周波数が４４０倍されたサンプル信号に対して線形補間を行う第５のステップと、線形補間後のサンプル信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第６のステップとを有する。
【００４３】
本発明の第８の観点に係るサンプリングレート変換方法は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含む複数の第１の積和演算器により、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う第１のステップと、対応する上記積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第２のステップと、上記サンプリング周波数がＵ倍された複数の信号の伝播時間を調整して全ての信号を加算した信号を生成する第３のステップと、上記第３のステップによる信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第４のステップと、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタを含む複数の第２の積和演算器で、上記サンプリング周波数がＵ／Ｄ倍されサンプル信号に対して線形補間を行う第５のステップと、対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第６のステップと、上記第６のステップによるサンプル信号の伝播時間を調整して全ての信号を加算した信号を生成する第７のステップと、上記第７のステップによる信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第８のステップとを有す。
【００４４】
本発明の第９の観点に係るサンプリングレート変換方法は、出力サンプルに対応するポリフェーズフィルタの係数を選択する第１のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号を生成する第２のステップと、出力サンプルに対応するポリフェーズフィルタの係数を選択する第３のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、上記第２のステップによるサンプル信号に対して選択された係数のポリフェーズフィルタで線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第４のステップとを有する。
【００４５】
本発明の第１０の観点に係るサンプリングレート変換方法は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍する第１のステップと、上記サンプリング周波数がＵ倍されたサンプル信号とＦＩＲフィルタとの畳み込み演算を行う第２のステップと、上記畳み込み演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第３のステップと、上記サンプリング周波数がＵ／Ｄ倍されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第４のステップと、上記サンプリング周波数が４４１倍されたサンプル信号に対して線形補間を行う第５のステップと、線形補間後のサンプル信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第６のステップとを有する。
【００４６】
本発明の第１１の観点に係るサンプリングレート変換方法は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含む複数の第１の積和演算器により、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う第１のステップと、対応する上記積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第２のステップと、上記サンプリング周波数がＵ倍された複数の信号の伝播時間を調整して全ての信号を加算した信号を生成する第３のステップと、上記第３のステップによる信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第４のステップと、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタを含む複数の第２の積和演算器で、上記サンプリング周波数がＵ／Ｄ倍されサンプル信号に対して線形補間を行う第５のステップと、対応する上記第２の積和演算器の出力信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第６のステップと、上記第６のステップによるサンプル信号の伝播時間を調整して全ての信号を加算した信号を生成する第７のステップと、上記第７のステップによる信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第８のステップとを有する。
【００４７】
本発明の第１２の観点に係るサンプリングレート変換方法は、出力サンプルに対応するポリフェーズフィルタの係数を選択する第１のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号を生成する第２のステップと、出力サンプルに対応するポリフェーズフィルタの係数を選択する第３のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、上記第２のステップによるサンプル信号に対して選択された係数のポリフェーズフィルタで線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第４のステップとを有する。
【００４８】
本発明の第１３の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００４９】
本発明の第１４の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする複数の第２のアップサンプラと、上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、上記第２の加算手段による信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００５０】
本発明の第１５の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００５１】
本発明の第１６の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００５２】
本発明の第１７の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００５３】
本発明の第１８の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００５４】
本発明によれば、たとえば第１の変換部の第１のアップサンプラにおいて、入力されたサンプル信号間にＵ−１の零点が挿入され、サンプリング周波数がＵ倍にされて第１の積和演算器に出力される。
第１の積和演算器においては、第１のアップサンプラの出力信号とＦＩＲフィルタとで所定の畳み込み演算が行われ、第１のダウンサンプラに出力される。
第１のダウンサンプラでは、第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げられ、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号が第２の変換部の第２のアップサンプラに出力される。
第２の変換部の第２のアップサンプラにおいて、第１の変換部でサンプリング周波数がＵ／Ｄ倍され第１のダウンサンプラから出力されたサンプル信号間に４３９の零点が挿入され、サンプリング周波数が４４０倍にされて第２の積和演算器に出力される。
第２の積和演算器では、第２のアップサンプラの出力信号に対して線形補間が行われ、その結果が第２のダウンサンプラに出力される。
そして、第２のダウンサンプラにおいて、第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数が１／４４１に下げられる。これにより、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力される。
【００５５】
また、本発明によれば、たとえば第１の変換部の第１のアップサンプラにおいて、入力されたサンプル信号間にＵ−１の零点が挿入され、サンプリング周波数がＵ倍にされて第１の積和演算器に出力される。
第１の積和演算器においては、第１のアップサンプラの出力信号とＦＩＲフィルタとで所定の畳み込み演算が行われ、第１のダウンサンプラに出力される。
第１のダウンサンプラでは、第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げられ、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号が第２の変換部の第２のアップサンプラに出力される。
第２の変換部の第２のアップサンプラにおいて、第１の変換部でサンプリング周波数がＵ／Ｄ倍され第１のダウンサンプラから出力されたサンプル信号間に４４０の零点が挿入され、サンプリング周波数が４４１倍にされて第２の積和演算器に出力される。
第２の積和演算器では、第２のアップサンプラの出力信号に対して線形補間が行われ、その結果が第２のダウンサンプラに出力される。
そして、第２のダウンサンプラにおいて、第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数が１／４４０に下げられる。これにより、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力される。
【００５６】
このようなサンプリングレート変換装置において、ＦＩＲフィルタのカットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計される。
また、タップ数も少なくてすむのでメモリをそれほど必要としない。
また、カットオフ周波数が大きくなるので、少ないタップ数でＦＩＲフィルタを設計できることから、演算量も少なくなる。
【００５７】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて詳細に説明する。
【００５８】
第１実施形態
図１１は、本発明の第１の実施形態に係る３２ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【００５９】
図１１において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【００６０】
本サンプリング変換装置１００は、前段のポリフェーズ分解による第１の変換部１１０と、後段の線形補間による第２の変換部１２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置１００において、第１の変換部１１０と第２の変換部１２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【００６１】
具体的には、本第１の実施形態に係る３２ｋＨｚから４４．１ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の８／１１の部分を第１の変換部１１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行う。
【００６２】
【数７】

【００６３】
本第１の実施形態において、第１の変換部１１０は、図１１に示すように、入力端子１１１、第１のアップサンプラ１１２、第１の積和演算器１１３、第１のダウンサンプラ１１４、および中間端子１１５を有している。
また、第２の変換部１２０は、第２のアップサンプラ１２１、第２の積和演算器１２２、第２のダウンサンプラ１２３、および出力端子１２４を有している。
【００６４】
入力端子１１１には、サンプリング周波数Ｆｓ（第１の実施形態では３２ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【００６５】
第１のアップサンプラ１１２は、入力端子１１１から入力されたサンプリング周波数Ｆｓのサンプルデータｘ（ｎ）を受けて、Ｕ−１（第１の実施形態では７個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（第１の実施形態では８倍）に上げ、サンプリング周波数Ｕ１Ｆｓのサンプル信号を第１の積和演算器１１３に出力する。
【００６６】
第１の積和演算器１１３は、後述するレムズ交換アルゴリズムに基づいて設計された低域通過ＦＩＲフィルタを含み、次式で示す畳み込み演算を行い（帯域制限を行い）、演算結果を次段の第１のダウンサンプラ１１４に出力する。
【００６７】
【数８】

【００６８】
ここで、ｈ（ｎ）はＦＩＲフィルタのインパルス応答をであり、畳み込みの出力（ダウンサンプラ前） は、アップサンプラで零点を挿入されたサンプルである。
【００６９】
第１のダウンサンプラ１１４は、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器１１３の出力信号を、Ｄサンプル（第１の実施形態では１１サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ１／Ｄ１）に変換し、サンプリング周波数（Ｕ１／Ｄ１）のサンプル信号ｚ（ｎ）として中間端子１１５を介して第２の変換部１２０の第２のアップサンプラ１２１に出力する。
【００７０】
第２のアップサンプラ１２１は、中間端子１１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）を受けて、４３９個の零点を挿入し、サンプリング周波数Ｆｓを４４０倍に上げ、サンプリング周波数Ｕ２Ｆｓのサンプル信号を第２の積和演算器１２２に出力する。
【００７１】
第２の積和演算器１２２は、たとえば第１の積和演算器１１３と同様に、後述するレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタを含み、所定の線形補間処理を行い、処理結果を次段の第２のダウンサンプラ１２３に出力する。
【００７２】
第２のダウンサンプラ１２３は、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器１２２の出力信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリングレートを（４４０Ｕ／４４１Ｄ）倍に変換し、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子１２４から出力する。
【００７３】
以下に、第１の積和演算器１１３（または／および第２の積和演算器１２２）のＦＩＲフィルタの設計方法について詳述する。
【００７４】
本実施形態に係る直線位相ＦＩＲフィルタは、等価的にはたとえば図１２に示すようなトランスバーサル型回路構成をとることが可能である。
この直線位相ＦＩＲフィルタ１３０は、図１２に示すように、入力端子ＴＩＮに対して縦続接続されたシフトレジスタを構成する（ｎ−１）個の遅延器１３１−１〜１３１−ｎ−１ と、入力端子ＴＩＮに入力された信号および各遅延器１３１−１〜１３１−ｎ−１ の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器１３２−１〜１３２−ｎ−１ と、ｎ個の乗算器１３２−１〜１３２−ｎ−１ の出力信号を加算し出力端子ＴＯＵＴ に出力する加算器１３３とにより構成される。
ただし、フィルタ係数ｈは、以下に詳述するように、レムズ交換（Ｒｅｍｅｚ Ｅｘｃｈａｎｇｅ）アルゴリズムを拡張し、通過させたい周波数点を指定でき、かつ、プリフィルタの周波数応答を考慮した上で所望の振幅特性をチェビシェフ近似し、近似された振幅特性から求められる。
【００７５】
以下、本発明に係る直線位相ＦＩＲフィルタの係数設定の具体的な方法について、図面に関連付けて順を追って説明する。
【００７６】
式（９）のように、Ｎタップの直線位相ＦＩＲフィルタの伝達関数Ｈ（ｚ）は、プリフィルタの伝達関数Ｚ（ｚ）とイコライザの伝達関数Ｋ（ｚ）の積から成り立つようなフィルタである。
【００７７】
【数９】
Ｈ（ｚ）＝Ｚ（ｚ）・Ｋ（ｚ） …（９）
【００７８】
ここで、プリフィルタとイコライザは、それぞれＵタップ、Ｎ−（Ｕ−１）タップの直線位相ＦＩＲフィルタであり、プリフィルタの伝達関数はあらかじめ与えられているものとする。
また、周波数領域でＮｐ個の任意の周波数点を通過させる。したがって、ここでの伝達関数Ｈ（ｚ）のフィルタ設計とは、指定した任意の周波数点を通過し、かつ、振幅特性Ｈ（ｅ^ｊｗ）を所望の振幅特性Ｄ（ｅ^ｊｗ）に近づけるように、Ｎ−（Ｕ−１）タップのイコライザの伝達関数Ｋ（ｚ）を決定することである。
【００７９】
伝達関数Ｋ（ｚ）のイコライザに割り当てられるタップ数をＬ＝Ｎ−（Ｕ−１）とおく。
直線位相ＦＩＲフィルタの伝達関数Ｋ（ｚ）は、図１３に示すように、直線位相を持つために４つの場合に分類される。
具体的には、図１３（Ａ）に示す奇数タップ、偶対称の場合１、図１３（Ｂ）に示す偶数タップ、偶対称の場合２、図１３（Ｃ）に示す奇数タップ、奇対称の場合３、および図１３（Ｄ）に示す偶数タップ、奇対称の場合４の４つ場合に分類される。
【００８０】
そして、その振幅特性関数Ｋ（ｅ^ｊｗ）を場合１はそのままにして、場合２〜４を次のように書き直す。
【００８１】
【数１０】

【００８２】
すなわち、振幅特性関数Ｋ（ｅ^ｊｗ）は、図１４に示した固定パラメータの関数Ｑ（ｅ^ｊｗ）と設計パラメータを含む余弦級数Ｐ（ｅ^ｊｗ）との積で表される。以後、各式（１０−１）〜（式１０−４）の和の上限をＲ−１＋２×Ｎｐと表すことにする。すなわち、Ｒは図６のように計算される。また、ａ（ｎ）； ￣ ｂ（ｎ）；￣ｃ（ｎ）； ￣ ｄ（ｎ） をｐ（ｎ）と総称する。
【００８３】
所望の振幅特性Ｄ（ｅ^ｊｗ）とし、各周波数に対する重みをＷ（ｅ^ｊｗ）とするとき、重みつき近似誤差は次のように定義される。
【００８４】
【数１１】

【００８５】
【数１２】

【００８６】
式（１１）に式（１２）を代入すると次のようになる。
【００８７】
【数１３】

【００８８】
ただし、＾Ｗ（ｅ^ｊｗ）、＾Ｄ（ｅ^ｊｗ）は下記のようであるとする。
【００８９】
【数１４】

【００９０】
【数１５】

【００９１】
式（１３）は、場合１〜場合４の４つの場合の直線位相ＦＩＲフィルタの重みつき近似誤差を表している。
重みつきチェビシェフ近似問題は、式（１１）において指定周波数帯域内での｜Ｅ（ｅ^ｊｗ）｜の最大値を最小にするような式（１０−１）〜（１０−４）のａ（ｎ）； ￣ ｂ（ｎ）；￣ ｃ（ｎ）；￣ ｄ（ｎ） を決定することである。
【００９２】
以下、具体例に関連付けて説明する。
ここでは、下記および図１５に示すように、振幅特性Ｄ（ｅ^ｊｗ）を定義する。
【００９３】
【数１６】

【００９４】
ただし、Ｒが与えられると、δ１ ，δ２ の値は任意に指定できないが、その比率を指定することができる。
Ｗ（ｅ^ｊｗ）は通過域では一定値Ｗ１ 、阻止域ではＷ２ とし、Ｗ１ δ１ ＝Ｗ２ δ２ が成立するように選ぶ。たとえば、Ｗ１ ＝１、Ｗ２ ＝δ１ ／δ２ と選ぶ。このとき、次の交番定理が成り立つ。
【００９５】
定理
（Ｒ−１）次の余弦級数Ｐ（ｅ^ｊｗ）がｗの区間（０，π）で目的特性に対する最良重みつきチェビシェフ近似であるための必要十分条件は、
（１） Ｅ（ｅ^ｊｗ）は区間（０，π）で少なくとも（Ｒ＋１）回、極値をとること。そのときの極値をとる周波数をｗ０ ＜ｗ１ ＜ｗ２ ＜・・＜ｗＲ−１ ＜ｗＲ とする。
（２） 隣り合う極値の符号は異なり、かつすべての極値の絶対値は等しいこと。すなわち、次の条件を満足する。
【００９６】
【数１７】

【００９７】
したがって、｜Ｅ（ｅ^ｊｗｉ ）｜は区間内での｜Ｅ（ｅ^ｊｗ）｜の最大値に等しい。
【００９８】
最良なチェビシェフ近似を得る手法に交番定理に基づいたレムズ交換アルゴリズム（Ｒｅｍｅｚ Ｅｘｃｈａｎｇｅ Ａｌｇｏｒｉｔｈｍ）がある（Ｒａｂｉｎｅｒ， Ｌ．Ｒ．， ＭｃＣｌｅｌｌａｎ， Ｊ．Ｈ． ａｎｄ Ｐａｒｋｓ， Ｔ．Ｗ．： ”ＦＩＲ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒ Ｄｅｓｉｇｎ Ｔｅｃｈｎｉｑｕｅｓ Ｕｓｉｎｇ Ｗｅｉｇｈｔｅｄ Ｃｈｅｂｙｓｈｅｖ Ａｐｐｒｏｘｉｍａｔｉｏｎ”， Ｐｒｏｃ． ＩＥＥＥ， Ｖｏｌ ６３，Ａｐｒｉｌ， ｐｐ．５９５−６１０， １９７５ 参照）。
レムズ交換アルゴリズムは、周波数領域で所望の振幅特性をチェビシェフ近似し、近似された振幅特性から直線位相ＦＩＲフィルタの係数を求めるものである。
【００９９】
図１６は、本発明に係る任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換アルゴリズムのフローチャートである。
具体的なプリフィルタの周波数応答を考慮したレムズ交換アルゴリズムは以下のようになる。
【０１００】
ｓｔｅｐ０
図１６に示すように、まず、初期設定を行う（Ｆ１０１）。この初期設定では、直線位相ＦＩＲフィルタの設定、バンドの設定、プリフィルタの係数の設定、通過させたい任意の周波数点の入力、初期極値点の設定を行う。
具体的に設定する項目は以下の通りである。
・タップ数、
・直線位相ＦＩＲフィルタは、偶対称あるいは奇対称、
・バンドの数、
・各バンドの両端の周波数、
・各バンドの所望の振幅値、
・各バンドに対する重みづけ、
・プリフィルタの係数、
・通過させたい点の周波数と振幅値（ｗ_Ｒ＋ｉ ，Ｄ（ｅ^{ｊｗＲ＋１} ），ｉ＝１，・・，Ｎｐ）、
・近似帯域で極値となる周波数ｗ^（０） ＝ｗ_ｋ ^（０） （ｋ＝０，・・，Ｒ）
ただし、右肩文字（ｉ） は繰り返しの回数を表している。
【０１０１】
ｓｔｅｐ１
次に、現在の極値点から振幅特性を補間するラグランジュ補間多項式を生成する（Ｆ１０２）。
上記式（１１）で示すチェビシェフ近似の目的関数が最小になる必要十分条件は交番定理により示されている。そこで、交番定理をもとにして、各周波数点で所望の振幅特性からの重みつき近似誤差δ^（ｉ） が等しく、符号が交番するように、次式のパラメータｐ（ｎ）を求める。
【０１０２】
【数１８】

【０１０３】
すなわち、周波数点ｗ^（ｉ） ＝ｗ_ｋ ^（ｉ） （ｋ＝０，・・，Ｒ）における式（７）の重みつき近似誤差が次式を満足する。
【０１０４】
【数１９】

【０１０５】
以下、簡略化のために右肩文字（ｉ） は省略する。式（１９）を変形すると次のようになる。
【０１０６】
【数２０】

【０１０７】
そして、式（２０）に制約として周波数領域で通過させたい点の等式が加わる。
【０１０８】
【数２１】

【０１０９】
式（２０）と式（２１）を行列表現すると、次のようになる。
【０１１０】
【数２２】

【０１１１】
しかし、この式を解くのは非常に計算量が多いので、まずδを解析的に求める。
【０１１２】
【数２３】

【０１１３】
【数２４】

【０１１４】
【数２５】

【０１１５】
αｋ は行列Ｆのｋ行（Ｒ＋１）列の要素の余因子である。ただし、＾Ｗ（ｅ^ｊｗ），＾Ｄ（ｅ^ｊｗ）は、それぞれ式（１４）、式（１５）を使う。
次にこのδを用いて次式のようにおく。
【０１１６】
【数２６】

【０１１７】
【数２７】

【０１１８】
極値点以外の周波数の振幅特性を求めるために、極値点と通過させたい周波数点を用いて補間する補間多項式として、今回はラグランジュ補間多項式を用いることにする。すなわち、Ｐ（ｅ^ｊｗ）は、ラグランジュ補間多項式を用いて、ｗｋ（ｋ＝０，・・，Ｒ＋Ｎｐ） で値Ｃｋ をとるような補間をすることで計算される。
【０１１９】
【数２８】

【０１２０】
【数２９】

【０１２１】
【数３０】

【０１２２】
この結果は、式（２２）を解いたことに相当する。
【０１２３】
ｓｔｅｐ２
補間多項式から求められた振幅特性から新しい極値点を求めることと（Ｆ１０３）、最適近似が得られた否かを繰り返し判断する（Ｆ１０４）。
上記したｓｔｅｐ１の結果の各極値点ｗｋ は必ずしも重みつき誤差関数Ｅ（ｅ^ｊｗ）の極値になっておらず、｜Ｅ（ｅ^ｊｗ）｜＞δ^（ｉ） となる点が存在することがある。そこで新しい極値点ｗ^{（ｉ＋１）} を全点同時入れ替え法から決定する。
全点同時入れ替え法：
次式に基づいて、補間に用いた極値点から計算される重みつき近似誤差の極値を近似帯域全体にわたり探し求め、それを新しい極値点ｗ^{（ｉ＋１）} ＝ｗ_ｋ ^{（ｉ＋１）} （ｋ＝０，１， ・・，Ｒ） とし、ｓｔｅｐ１の処理に戻る。
【０１２４】
【数３１】

【０１２５】
極値の位置が変化しなくなったとき最適近似が得られたとする。これが繰り返しの終了条件であり、次のｓｔｅｐ３の処理へ進む。
【０１２６】
図１７（Ａ）〜（Ｃ）は、全点入れ替え法の概念図である。
簡単に説明すると、図１７（Ａ）〜（Ｃ）中の黒丸が補間に用いた極値点を表し、この極値点から求めた重みつき近似誤差Ｅ（ｅ^ｊｗ）が実線に相当する。
図１７（Ａ）に示すように、黒丸の極値点での重みつき近似誤差の値は白丸となるが、実際の極値は四角で示す周波数である。そこで、四角で示す周波数を新しい極値点として、ｓｔｅｐ１の処理に戻る。
また、図１７（Ｂ）に示すように、補間に用いた極値点と実際の極値の周波数がずれているので、四角で示す周波数を新しい極値点として、ｓｔｅｐ１の処理に戻る。
そして、図１７（Ｃ）に示すように、補間に用いた極値点と、実際の重みつき近似誤差の極値点（ 白丸） が同じになったときに、繰り返しは終了する。
【０１２７】
ｓｔｅｐ３
近似された振幅特性から直線位相ＦＩＲフィルタの係数を求める（Ｆ１０５）。
最適近似関数Ｐ（ｅ^ｊｗ）からＮタップのインパルス応答ｈ（ｎ）を求める際に、ｐ（ｎ）から求める代わりに、次式から求める。
【０１２８】
【数３２】

【０１２９】
【数３３】

【０１３０】
【数３４】

【０１３１】
【数３５】

【０１３２】
【数３６】

【０１３３】
また、Ｌ＝Ｎ−（Ｕ−１）タップのイコライザのインパルス応答ｋ（ｎ）を求めるときは、次式から計算する。
【０１３４】
【数３７】

【０１３５】
【数３８】

【０１３６】
【数３９】

【０１３７】
【数４０】

【０１３８】
【数４１】

【０１３９】
もし、プリフィルタが、次式で示すように伝達関数Ｚ（ｚ）が１のときは、任意の周波数点を通過するレムズ交換アルゴリズムと同じである。
【０１４０】
【数４２】
Ｚ（ｚ）＝１ …（４２）
【０１４１】
また、もし、プリフィルタが通過させたい任意の周波数点がない場合Ｎｐ＝０のときは、プリフィルタの周波数応答を考慮したレムズ交換アルゴリズムと同じである。
【０１４２】
さらに、もし、プリフィルタが、次式で示すように伝達関数Ｚ（ｚ）が１であり、かつ、通過させたい任意の周波数点がない場合Ｎｐ＝０のときは、通常のレムズ交換アルゴリズムと同じである。
【０１４３】
【数４３】
Ｚ（ｚ）＝１ …（４３）
【０１４４】
図１８（Ａ）〜（Ｄ）は、以下の仕様に対して、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮できるように拡張したレムズ交換アルゴリズムで設計された低域通過フィルタの周波数応答を示す図である。
なお、以降の説明では、チェス盤歪みを回避するための零点をプリフィルタとして扱うことにする。
プリフィルタの周波数応答は、次のように表される。
【０１４５】
【数４４】

【０１４６】
以下に、仕様を示す。
【０１４７】
直線位相ＦＩＲフィルタ
・２４タップ
・偶対称
・Ｕ＝３（直流利得がＵとなるように調節する）
設計方法
・任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換アルゴリズムで設計した。
【０１４８】
【表１】

【０１４９】
【表２】

【０１５０】
図１８（Ａ）デシベルで表示した周波数応答を示す図、図１８（Ｂ）はそのままの値で表示シタ周波数応答を示す図、図１８（Ｃ）は利得３付近を拡大した図、図１８（Ｄ）は利得０付近を拡大した図である。
図１８（Ａ）〜（Ｄ）中、点線はプリフィルタの周波数特性（Ｐｒｅ−ｆｉｌｔｅｒ）およびイコライザの周波数特性（Ｅｑｕａｌｉｚｅｒ） を示し、実曲線は最終的に得られた周波数特性（Ｐｒｏｐｏｓｅｄ Ｈ（ｚ）） 、および縦実線はチェス盤歪みを回避するためにＨ（ｚ） ＝ ０とならなければならない周波数（Ｚｅｒｏ Ｐｏｉｎｔ）、および黒丸はバンドの区切りを示している。
【０１５１】
図１８（Ａ）から通過域の利得が一定値を保っており、チェス盤歪みを回避する零点を通過していることが確認できる。
また、図１８（Ｃ）から指定した周波数点を通過していることが確認できる。さらに、図１８（Ｃ），（Ｄ）から、等リップルを保っていることが確認できる。
【０１５２】
すなわち、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮できるように拡張したレムズ交換アルゴリズムで設計された低域通過フィルタは、良好な周波数応答特性を得ることができる。
【０１５３】
次に、上記構成を有するサンプリングレート変換装置の動作を説明する。
【０１５４】
第１の変換部１１０において、入力端子１１１から入力されたサンプリング周波数Ｆｓ（３２ｋＨｚ）のサンプル信号ｘ（ｎ）が第１のアップサンプラ１１２に入力される。
第１のアップサンプラ１１２では、各信号間にＵ−１（７個）の零点が挿入され、サンプリング周波数ＦｓをＵ倍（８倍）に上げられ、サンプリング周波数Ｕ１Ｆｓのサンプル信号が第１の積和演算器１１３に出力される。
第１の積和演算器１１３においては、式（８）に基づく畳み込み演算が行われ、帯域制限が行われて、次段の第１のダウンサンプラ１１４に供給される。
このとき、畳み込みの出力（ダウンサンプラ前） は、アップサンプラで零点を挿入され、畳み込み演算で補間されたサンプルである。
次に、第１のダウンサンプラ１１４において、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器１１３の出力信号を、Ｄサンプル（１１サンプル）の間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（Ｕ１／Ｄ１）倍に変換され、サンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプル信号ｚ（ｎ）として中間端子１１５を介して第２の変換部１２０の第２のアップサンプラ１２１に出力される。
【０１５５】
第２の変換部１２０の第２のアップサンプラ１２１において、中間端子１１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）に４３９個の零点が挿入され、サンプリング周波数Ｆｓが４４０倍に上げられる。そして、第２のアップサンプラ１２１からサンプリング周波数Ｕ２Ｆｓのサンプル信号が第２の積和演算器１２２に出力される。
第２の積和演算器１２２においては、第２のアップサンプラ１２１の出力信号に対して所定の線形補間処理が行われ、処理結果が次段の第２のダウンサンプラ１２３に出力される。
第２のダウンサンプラ１２３では、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器１２２の出力信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数が１／４４１に下げられる。
これにより、サンプリングレートが（４４０Ｕ／４４１Ｄ）倍に変換され、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子１２４から出力される。
【０１５６】
以上説明したように、本第１の実施形態によれば、前段のポリフェーズ分解による第１の変換部１１０と、後段の線形補間による第２の変換部１２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、３２ｋＨｚから４４．１ｋＨｚへのサンプリングレートを所定の式変形（３２０／４４１）＝（３２０／４４０）・（４４０／４４１）＝（８／１１）・（４４０／４４１）を行い、前半の８／１１の部分を第１の変換部１１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行うようにしたことから、以下の効果を得ることができる。
【０１５７】
すなわち、３２ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置１００において、前半部の第１の変換部１１０のポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ω_Ｃ は、（π／１１）となり、従来の（π／４４１）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ω_Ｃ を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×８＝８８タップとなる。
この程度のカットオフ周波数ω_Ｃ ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第１の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１５８】
また、サンプリングレート変換装置１００において、積和演算器のＦＩＲフィルタは、インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）およびイコライザの伝達関数Ｋ（ｚ）に関連付けられ、通過させたい周波数点およびプリフィルタの周波数応答に関連付けられている直線位相ＦＩＲフィルタであり、フィルタ係数が、通過させたい周波数点およびプリフィルタの周波数応答に関連付けて、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて所望の特性に対して重みつき近似を行うことにより得られたイコライザの振幅特性に基づいて設定されていることから、本サンプリングレート変換装置は、以下の利点を有する。
すなわち、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１５９】
第２実施形態
図１９は、本発明の第２の実施形態に係る４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１６０】
図１９において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０１６１】
本サンプリング変換装置１００Ａは、前段のポリフェーズ分解による第１の変換部１１０Ａと、後段の線形補間による第２の変換部１２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置１００Ａにおいて、第１の変換部１１０Ａと第２の変換部１２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【０１６２】
具体的には、本第１の実施形態に係る４８ｋＨｚから４４．１ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の１２／１１の部分を第１の変換部１１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行う。
【０１６３】
【数４５】

【０１６４】
本第２の実施形態において、第１の変換部１１０Ａおよび第２の変換部１２０の構成で上述した第１の実施形態と異なる点は、第１の変換部１１０Ａの第１のアップサンプラ１１２Ａのアップサンプリング動作にある。
すなわち、図１９の第１のアップサンプラ１１２Ａは、入力端子１１１から入力されたサンプリング周波数Ｆｓのサンプルデータｘ（ｎ）を受けて、Ｕ−１、すなわち、第１の実施形態の７個と異なり、１１個の零点を挿入し、サンプリング周波数ＦｓをＵ倍、すなわち、第１の実施形態の８倍と異なり、１２倍に上げ、サンプリング周波数Ｕ１Ｆｓのサンプル信号を第１の積和演算器１１３に出力する。
【０１６５】
その他の構成は第１の実施形態と同様であり、全体の詳細な動作についても第１の実施形態と同様に行われる。したがって、ここでは詳細な動作の説明は省略する。
【０１６６】
以上説明したように、本第２の実施形態によれば、前段のポリフェーズ分解による第１の変換部１１０Ａと、後段の線形補間による第２の変換部１２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、４８ｋＨｚから４４．１ｋＨｚへのサンプリングレートを所定の式変形（４８０／４４１）＝（４８０／４４０）・（４４０／４４１）＝（１２／１１）・（４４０／４４１）を行い、前半の１２／１１の部分を第１の変換部１１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行うようにしたことから、以下の効果を得ることができる。
【０１６７】
すなわち、４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置１００Ａにおいて、前半部の第１の変換部１１０のポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ω_Ｃ は、（π／１２）となり、従来の（π／４８０）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ω_Ｃ を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×１２＝１３２タップとなる。
この程度のカットオフ周波数ω_Ｃ ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第２の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１６８】
また、サンプリングレート変換装置１００Ａによれば、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１６９】
第３実施形態
図２０は、本発明の第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１７０】
図２０において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０１７１】
本サンプリング変換装置２００は、前段のポリフェーズ分解による第１の変換部２１０と、後段の線形補間による第２の変換部２２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置２００において、第１の変換部２１０と第２の変換部２２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【０１７２】
具体的には、本第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の１１／８の部分を第１の変換部２１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部２２０における線形補間で１サンプル増やす操作を行う。
【０１７３】
【数４６】

【０１７４】
本第３の実施形態において、第１の変換部２１０は、図２０に示すように、入力端子２１１、第１のアップサンプラ２１２、第１の積和演算器２１３、第１のダウンサンプラ２１４、および中間端子２１５を有している。
また、第２の変換部２２０は、第２のアップサンプラ２２１、第２の積和演算器２２２、第２のダウンサンプラ２２３、および出力端子２２４を有している。
【０１７５】
入力端子２１１には、サンプリング周波数Ｆｓ（第３の実施形態では４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【０１７６】
第１のアップサンプラ２１２は、入力端子２１１から入力されたサンプリング周波数Ｆｓのサンプルデータｘ（ｎ）を受けて、Ｕ−１（第３の実施形態では１０個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（第３の実施形態では１１倍）に上げ、サンプリング周波数Ｕ１Ｆｓのサンプル信号を第１の積和演算器２１３に出力する。
【０１７７】
第１の積和演算器２１３は、第１の実施形態において説明したレムズ交換アルゴリズムに基づいて設計された低域通過ＦＩＲフィルタを含み、前記式（８）で示す畳み込み演算を行い（帯域制限を行い）、演算結果を次段の第１のダウンサンプラ２１４に出力する。
【０１７８】
第１のダウンサンプラ２１４は、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器２１３の出力信号を、Ｄサンプル（第３の実施形態では８サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ１／Ｄ１）に変換し、サンプリング周波数（Ｕ１／Ｄ１）のサンプル信号ｚ（ｎ）として中間端子２１５を介して第２の変換部２２０の第２のアップサンプラ２２１に出力する。
【０１７９】
第２のアップサンプラ２２１は、中間端子２１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）を受けて、４４０個の零点を挿入し、サンプリング周波数Ｆｓを４４１倍に上げ、サンプリング周波数Ｕ２Ｆｓのサンプル信号を第２の積和演算器２２２に出力する。
【０１８０】
第２の積和演算器１２２は、たとえば第１の積和演算器２１３と同様に、第１の実施形態において説明したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタを含み、所定の線形補間処理を行い、処理結果を次段の第２のダウンサンプラ２２３に出力する。
【０１８１】
第２のダウンサンプラ２２３は、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器２２２の出力信号を、４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリングレートを（４４１Ｕ／４４０Ｄ）倍に変換し、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子２２４から出力する。
【０１８２】
次に、上記構成を有するサンプリングレート変換装置の動作を説明する。
【０１８３】
第１の変換部２１０において、入力端子２１１から入力されたサンプリング周波数Ｆｓ（４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）が第１のアップサンプラ２１２に入力される。
第１のアップサンプラ２１２では、各信号間にＵ−１（１０個）の零点が挿入され、サンプリング周波数ＦｓをＵ倍（１１倍）に上げられ、サンプリング周波数Ｕ１Ｆｓのサンプル信号が第１の積和演算器２１３に出力される。
第１の積和演算器２１３においては、式（８）に基づく畳み込み演算が行われ、帯域制限が行われて、次段の第１のダウンサンプラ２１４に供給される。
次に、第１のダウンサンプラ２１４において、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器２１３の出力信号を、Ｄサンプル（８サンプル）の間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（Ｕ１／Ｄ１）倍に変換され、サンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプル信号ｚ（ｎ）として中間端子２１５を介して第２の変換部２２０の第２のアップサンプラ２２１に出力される。
【０１８４】
第２の変換部１２０の第２のアップサンプラ２２１において、中間端子２１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）に４４０個の零点が挿入され、サンプリング周波数Ｆｓが４４１倍に上げられる。そして、第２のアップサンプラ２２１からサンプリング周波数Ｕ２Ｆｓのサンプル信号が第２の積和演算器２２２に出力される。
第２の積和演算器２２２においては、第２のアップサンプラ２２１の出力信号に対して所定の線形補間処理が行われ、処理結果が次段の第２のダウンサンプラ２２３に出力される。
第２のダウンサンプラ２２３では、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器２２２の出力信号を、４４０サンプルの間隔で間引いていくことでサンプリング周波数が１／４４０に下げられる。
これにより、サンプリングレートが（４４１Ｕ／４４０Ｄ）倍に変換され、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子２２４から出力される。
【０１８５】
以上説明したように、本第３の実施形態によれば、前段のポリフェーズ分解による第１の変換部２１０と、後段の線形補間による第２の変換部２２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、４４．１ｋＨｚから３２ｋＨｚへのサンプリングレートを所定の式変形（４４１／３２０）＝（４４０／３２０）・（４４１／４４０）＝（１１／８）・（４４１／４４０）を行い、前半の１１／８の部分を第１の変換部２１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部１２０における線形補間で１サンプル増やす操作を行うようにしたことから、以下の効果を得ることができる。
【０１８６】
すなわち、４４．１ｋＨｚから３２ｋＨｚへのサンプリングレート変換装置２００において、前半部の第１の変換部２１０のポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ω_Ｃ は、（π／１１）となり、従来の（π／４４１）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ω_Ｃ を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×１１＝１２１タップとなる。
この程度のカットオフ周波数ω_Ｃ ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第３の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１８７】
また、サンプリングレート変換装置２００において、積和演算器のＦＩＲフィルタは、インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）およびイコライザの伝達関数Ｋ（ｚ）に関連付けられ、通過させたい周波数点およびプリフィルタの周波数応答に関連付けられている直線位相ＦＩＲフィルタであり、フィルタ係数が、通過させたい周波数点およびプリフィルタの周波数応答に関連付けて、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて所望の特性に対して重みつき近似を行うことにより得られたイコライザの振幅特性に基づいて設定されていることから、本サンプリングレート変換装置は、以下の利点を有する。
すなわち、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１８８】
第４実施形態
図２１は、本発明の第４の実施形態に係る４４．１ｋＨｚから４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１８９】
図２１において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０１９０】
本サンプリング変換装置２００Ａは、前段のポリフェーズ分解による第１の変換部２１０Ａと、後段の線形補間による第２の変換部２２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置２００Ａにおいて、第１の変換部２１０Ａと第２の変換部２２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【０１９１】
具体的には、本第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の１１／１２の部分を第１の変換部２１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部２２０における線形補間で１サンプル増やす操作を行う。
【０１９２】
【数４７】

【０１９３】
本第４の実施形態において、第１の変換部２１０Ａおよび第２の変換部２２０の構成で上述した第３の実施形態と異なる点は、第１の変換部２１０Ａの第１のダウンサンプラ２１４Ａのダウンサンプリング動作にある。
すなわち、図２１の第１のダウンサンプラ２１４Ａは、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器２１３の出力信号を、Ｄサンプル、すなわ第３の実施形態の８サンプルと異なり、１２サンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ１／Ｄ１）に変換し、サンプリング周波数（Ｕ１／Ｄ１）のサンプル信号ｚ（ｎ）として中間端子２１５を介して第２の変換部２２０の第２のアップサンプラ２２１に出力する。
【０１９４】
その他の構成は第３の実施形態と同様であり、全体の詳細な動作についても第１の実施形態と同様に行われる。したがって、ここでは詳細な動作の説明は省略する。
【０１９５】
以上説明したように、本第４の実施形態によれば、前段のポリフェーズ分解による第１の変換部２１０Ａと、後段の線形補間による第２の変換部２２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、４４．１ｋＨｚから４８ｋＨｚへのサンプリングレートを所定の式変形（４４１／４８０）＝（４４０／４８０）・（４４１／４４０）＝（１１／１２）・（４４１／４４０）を行い、前半の１１／１２の部分を第１の変換部２１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部２２０における線形補間で１サンプル増やす操作を行うようにしたことから、以下の効果を得ることができる。
【０１９６】
すなわち、４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置２００Ａにおいて、前半部の第１の変換部２１０Ａのポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ω_Ｃ は、（π／１２）となり、従来の（π／４８０）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ω_Ｃ を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×１１＝１２１タップとなる。
この程度のカットオフ周波数ω_Ｃ ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第２の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１９７】
また、サンプリングレート変換装置２００Ａによれば、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１９８】
第５実施形態
図２２は、本発明の第５の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１９９】
なお、図２２において、ＵおよびＤは互いに素な正整数であり、Ｑ（ｚ）はポリフェーズフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０２００】
本第５の実施形態が上述した第１および第２の実施形態と異なる点は、ＦＩＲフィルタをｎ個にいわゆるポリフェーズ（Ｐｏｌｙｐｈａｓｅ）分解してポリフェーズ構成をとるようにしたことにある。
【０２０１】
すなわち、４４．１ｋＨｚへのサンプリング変換装置３００は、前段のポリフェーズ分解による第１の変換部３１０と、後段の線形補間による第２の変換部２２０とを縦続接続して構成されている。
換言すれば、本第５の実施形態においては、４４．１ｋＨｚへのサンプリングレート変換装置３００の前半部をポリフェーズに分解し、後半部もポリフェーズフィルタのタップ数が２の線形補間フィルタに分解している。
【０２０２】
ここで、ポリフェーズ分解について再度説明する。
【０２０３】
ポリフェーズ分解
サンプリングレート変換装置は、（Ｎ−１）次のＦＩＲフィルタ（伝達関数Ｈ（ｚ））を用いて帯域制限し、零点部分のサンプルを補間する。
【０２０４】
【数４８】

【０２０５】
このＦＩＲフィルタのカットオフ周波数ω_Ｃ は次のようになる。
【０２０６】
【数４９】

【０２０７】
図１１または図１９の構成は、ポリフェーズ構成により図２２のように等価表現することができる。式（４８）のフィルタの伝達関数Ｈ（ｚ）とポリフェーズフィルタの伝達関数Ｑｉ （ｚ）は、次のような関係で表される。
【０２０８】
【数５０】

【０２０９】
【数５１】

【０２１０】
ただし、ＮはＵの整数倍にするか、または、ＮＵタップに足りない場合は０の係数が存在するとして計算する。
【０２１１】
図２２で示されるインタポレータの入出力関係は、ポリフェーズフィルタＱｉ（ｚ）のインパルス応答をｑｉ （ｎ）と表すと畳み込みとアップサンプラの処理により次のようになる。
【０２１２】
【数５２】

【０２１３】
ただし、ｋは整数であり、ｘｉ（ｍ）は次のようになる。
【０２１４】
【数５３】

【０２１５】
本第５の実施形態において、サンプリングレート変換装置３００の第１の変換部３１０は、図２２に示すように、入力端子３１１、第１の積和演算器３１２−１〜３１２−Ｕ、第１のアップサンプラ３１３−１〜３１３−Ｕ、第１の遅延器３１４−１〜３１４−Ｕ−１ 、第１の加算器３１５−１〜３１５−Ｕ−１ 、第１のダウンサンプラ３１６、および中間端子３１７を有する。
これらの構成要素のうち、第１の遅延器３１４−１〜３１４−Ｕ−１ 、および第２の加算器３１５−１〜３１５−Ｕ−１ により第１の加算手段が構成される。
【０２１６】
また、第２の変換部３２０は、図２２に示すように、第２の積和演算器３２１−１〜３２１−４４０ 、第２のアップサンプラ３２２−１〜３２２−４４０ 、第２の遅延器３２３−１〜３２３−４３９ 、第２の加算器３２４−１〜３２４−４３９ 、第１のダウンサンプラ３２５、および出力端子３２６を有する。
これらの構成要素のうち、第２の遅延器３２３−１〜３２３−４３９ 、および第２の加算器３２４−１〜３２４−４３９ により第２の加算手段が構成される。
【０２１７】
入力端子３１１には、サンプリング周波数Ｆｓ（３２ｋＨｚまたは４８ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【０２１８】
第１の積和演算器３１２−１〜３１２−Ｕは、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＱ_０ （ｚ）〜Ｑ_Ｕ−１ （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算を上記式（５３）に基づいて行い、演算結果を次段の第１のアップサンプラ３１３−１〜３１３−Ｕに出力する。
【０２１９】
第１のアップサンプラ３１３−１〜３１３−Ｕは、第１の積和演算器３１２−１〜３１２−Ｕの出力サンプル信号を受けて、それぞれＵ−１（７個または１１個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（８倍または１２倍）に上げ、サンプリング周波数ＵＦｓのサンプル信号を出力する。
【０２２０】
第１の遅延器３１４−１は、第１のアップサンプラ３１３−１によるサンプリング周波数ＵＦｓのサンプル信号を所定時間遅延させて第１の加算器３１５−１に出力する。
また、第１の遅延器３１４−２〜３１４−Ｕ−１ は、それぞれ第１の加算器３１５−１〜３１５−Ｕ−２ の出力信号を所定時間遅延させて第１の加算器３１５−２〜３１５−Ｕ−１ に出力する。
【０２２１】
第１の加算器３１５−１は、第１のアップサンプラ３１３−２によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器３１４−１により遅延されたサンプル信号を加算して第１の遅延器３１４−２に出力する。
第１の加算器３１５−２は、第１のアップサンプラ３１３−３によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器３１４−２により遅延されたサンプル信号を加算して第１の遅延器３１３−３に出力する。
同様にして、第１の加算器３１５−Ｕ−１ は、第１のアップサンプラ３１３−Ｕによるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器３１４−Ｕ−１ により遅延されたサンプル信号を加算して第１のダウンサンプラ３１６に出力する。
【０２２２】
第１のダウンサンプラ３１６は、第１の加算器３１５−Ｕ−１ の出力信号、すなわち、各アップサンプラ３１３−１〜３１３−Ｕ−１ によりサンプリング周波数がＵ倍されたサンプル信号を加算した信号を、Ｄサンプル（たとえば１１サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ／Ｄ）倍に変換し、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）として中間端子３１７を介して第２の変換部３２０の第２の積和演算器３２１−１〜３２１−４４０ に出力する。
【０２２３】
第２の積和演算器３２１−１〜３２１−４４０ は、たとえば、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＲ_０ （ｚ）〜Ｒ_４３９ （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号をポリフェーズフィルタで構成された係数を持つフィルタで線形補間を行い、その結果を次段の第２のアップサンプラ３２２−１〜３２２−４４０ に出力する。
なお、伝達関数Ｒ_０ （ｚ）〜Ｒ_４３９ （ｚ）、Ｈ（ｎ）は次のような値をとる。
【０２２４】
【数５４】

【０２２５】
第２のアップサンプラ３２２−１〜３２２−４４０ は、第２の積和演算器３２１−１〜３２１−４４０ の出力サンプル信号を受けて、それぞれ４３９の零点を挿入し、サンプリング周波数Ｆｓを４４０倍に上げ、サンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号を出力する。
【０２２６】
第２の遅延器３２３−１は、第２のアップサンプラ３２２−１によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号を所定時間遅延させて第２の加算器３２４−１に出力する。
また、第２の遅延器３２３−２〜３２３−４３９ は、それぞれ第２の加算器３２４−１〜３２４−４３８ の出力信号を所定時間遅延させて第２の加算器３２４−２〜３２４−４３９ に出力する。
【０２２７】
第２の加算器３２４−１は、第２のアップサンプラ３２２−２によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器３２３−１により遅延されたサンプル信号を加算して第２の遅延器３２４−２に出力する。
第２の加算器３２４−２は、第２のアップサンプラ３２２−３によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器３２３−２により遅延されたサンプル信号を加算して第２の遅延器３２３−３に出力する。
同様にして、第２の加算器３２４−４３９ は、第２のアップサンプラ３２２−４４０ によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器３２３−４３９ により遅延されたサンプル信号を加算して第２のダウンサンプラ３２５に出力する。
【０２２８】
第２のダウンサンプラ３２５は、第２の加算器３２４−４３９ の出力信号、すなわち、各アップサンプラ３２２−１〜３２２−４３９ によりサンプリング周波数が４４０倍されたサンプル信号を加算した信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリングレートを（４４０Ｕ／４４１Ｄ）倍に変換し、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子３２６から出力する。
【０２２９】
サンプリングレート変換装置３００においては、第１の変換部３１０の入力端子３１１から入力された周波数Ｆｓ（３２ｋＨｚまたは４８ｋＨｚ）のサンプル信号ｘ（ｎ）がポリフェーズフィルタを含む第１の積和演算器３１２−１〜３１２−Ｕに並列的に入力される。
【０２３０】
各積和演算器３１２−１〜３１２−Ｕにおいて、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算が行われ、演算結果が次段の第１のアップサンプラ３１３−１〜３１３−Ｕに供給される。
第１のアップサンプラ３１３−１〜３１３−Ｕにおいては、第１の積和演算器３１２−１〜３１２−ｎの出力サンプル信号間にＵ−１の零点が挿入され、サンプリング周波数ＦｓがＵ倍に上げられ、サンプリング周波数ＵＦｓのサンプル信号が出力される。
第１のアップサンプラ３１３−１〜３１３−Ｕの出力信号は、第１の遅延器３１４−１〜３１４−Ｕ−１ および第１の加算器３１５−１〜３１５−Ｕ−１ により遅延され、かつ累積的に加算されて、第１のダウンサンプラ３１６に供給される。
そして、第１のダウンサンプラ３１６おいて、サンプリング周波数ＵＦｓの加算器３１５−Ｕ−１ の出力信号を、Ｄサンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が中間端子３１７を介して第２の変換部３２０の第２の積和演算器３２１−１〜３２１−４４０ に出力される。
【０２３１】
第２の積和演算器３２１−１〜３２１−４４０ においては、第１の変換部３１０から入力されたサンプル信号が、ポリフェーズフィルタで構成された係数を持つフィルタで線形補間され、その結果が次段の第２のアップサンプラ３２２−１〜３２２−４４０ に出力される。
第２のアップサンプラ３２２−１〜３２２−４４０ においては、第２の積和演算器３２１−１〜３２１−４４０ の出力サンプル信号間に４３９の零点が挿入され、サンプリング周波数Ｆｓが４４０倍に上げられ、サンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号が出力される。
第２のアップサンプラ３２２−１〜３２２−４４０ の出力信号は、第２の遅延器３２３−１〜３２３−４３９ および第２の加算器３２４−１〜３２４−４３９ により遅延され、かつ累積的に加算されて、第２のダウンサンプラ３２５に供給される。
そして、第２のダウンサンプラ３２５おいて、サンプリング周波数（４４０Ｕ／Ｄ）Ｆｓの加算器３２４−４３９ の出力信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（４４０Ｕ／４４１Ｄ）倍に変換され、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）が出力端子３２６から出力される。
【０２３２】
本第５の実施形態によれば、上述した第１および第２の実施形態の効果に加えて、演算量を必要最小限に抑えることが可能で、処理速度の向上を図ることができる利点がある。
【０２３３】
第６実施形態
図２３は、本発明の第６の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【０２３４】
本第６の実施形態が上述した第５の実施形態と異なる点は、第１の変換部３１０Ａにおいてダウンサンプラをセレクタ３１８と見立てて、セレクタ３１８により出力されるサンプルに対応するポリフェーズフィルタを選択して、上記式（５３）に基づくポリフェーズの畳み込み計算を行い、第２の変換部３２０Ａにおいても、ダウンサンプラをセレクタ３２７と見立てて、セレクタ３２７により出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間を行うように構成したことにある。
【０２３５】
上記式（５２）より、インタポレータはｍに対して周期Ｕの異なる入出力特性を持ち、周期的な時変性を持つことがわかる。
サンプリングレート変換装置の第１の変換部３１０Ａから出力される信号ｚ（ｎ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２３に示すように、ダウンサンプラをセレクタ３１８と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、式（５３）のポリフェーズの畳み込み計算のみを行えばよい。
同様に、第２の変換部３２０Ａから出力される信号ｙ（ｍ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２３に示すように、ダウンサンプラをセレクタ３２７と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間のみを行えばよい。
【０２３６】
こうすることで、不必要な計算をする必要がなくなる。
第１の変換部３１０Ａにおいて、出力するサンプルの計算はｎ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（５５）〜（５７）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ１、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１としている。
【０２３７】
【数５５】
ＣｏｅｆＯｆｆｓｅｔ１ ＝ ＣｏｅｆＣｏｕｎｔ１ ％Ｕｐ （５５）
【０２３８】
【数５６】
ＩｎｐｕｔＯｆｆｓｅｔ１＝ ＣｏｅｆＣｏｕｎｔ１ ／Ｕｐ （５６）
【０２３９】
【数５７】
ＣｏｅｆＣｏｕｎｔ１＋＝ Ｄｏｗｎ （５７）
【０２４０】
この場合の第１の変換部３１０Ａの構成は、基本的には、図２３に示すように、サンプリング周波数Ｆｓのサンプル信号ｘ（ｎ）が入力される入力端子３１１、入力されたサンプルとポリフェーズに分解されたポリフェーズフィルタとの畳み込み計算（式（５３））を行う積和演算器３１２（−１〜−Ｕ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ３１８、およびサンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）を出力するための中間端子３１７を有する。
【０２４１】
そして、セレクタ３１８が、上記式（５５）〜（５７）に基づいて次に出力するサンプルを選択する。
【０２４２】
同様に、第２の変換部３２０Ａにおいて、出力するサンプルの計算はｍ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（５８）〜（６０）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ２、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２としている。
【０２４３】
【数５８】
ＣｏｅｆＯｆｆｓｅｔ２ ＝ ＣｏｅｆＣｏｕｎｔ２ ％４４０ （５８）
【０２４４】
【数５９】
ＩｎｐｕｔＯｆｆｓｅｔ２＝ ＣｏｅｆＣｏｕｎｔ２ ／４４０ （５９）
【０２４５】
【数６０】
ＣｏｅｆＣｏｕｎｔ２＋＝４４１ （６０）
【０２４６】
この場合の第２の変換部３２０Ａの構成は、基本的には、図２３に示すように、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が入力され、入力されたサンプルをポリフェーズフィルタで構成された係数を持つフィルタで線形補間する積和演算器３１２（−１〜−４４０ ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ３２７、およびサンプリングレートが（４４０Ｕ／４４１Ｄ）倍に変換され、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）を出力するための出力端子３２６を有する。
【０２４７】
そして、セレクタ３２７が、上記式（５８）〜（６０）に基づいて次に出力するサンプルを選択する。
【０２４８】
図２４は、図２３の概念的に示すサンプリングレート変換装置３００Ａの第１の変換部３１０Ｂ（および第２の変換部３２０Ｂ）をより具体的に示す図である。
なお、図２４では第１の変換部３１０Ｂを例に示しているが、第２の変換部３２０Ｂも第１の変換部３１０Ｂと同様の構成を有する。
【０２４９】
この第１の変換部３１０Ｂは、図２４に示すように、上述した図１６のアルゴリズムに基づいて係数が設定されたＦＩＲフィルタをポリフェーズに分解する分解装置３１０１と、分解されたポリフェーズフィルタの係数を記憶する係数メモリ３１０２と、出力サンプルに対応するポリフェーズフィルタの係数を係数メモリ３１０２から選択して読み出すセレクタ３１０３と、係数メモリ３１０２から読み出された係数を保持する係数レジスタ３１０４と、入力サンプル信号ｘ（ｎ）を保持する入力レジスタ３１０５と、係数レジスタ３１０４に保持された係数と入力レジスタ３１０５に保持されたサンプル信号の積和演算を行い積和演算器３１０６により構成されている。
【０２５０】
以下、本実施形態に係るサンプリングレート変換装置の実装法について説明する。
なお、ここでは、第１の変換部を例に説明するが、第２の変換部において同様に行われる。
【０２５１】
第１の変換部（第２の変換部）の実装法
たとえば図１１に示すサンプリングレート変換装置を実現する際には、図２３に示すポリフェーズ構成を用いて実現する。以下で説明する実現法では、出力に対して必要な入力とポリフェーズフィルタを選択することで必要最小限の計算で済むようにしている。
【０２５２】
図２５は、本実施形態に係るサンプリングレート変換装置の第１の変換部の実装法を説明するためのフローチャートである。
具体的な処理は以下のようになる。
【０２５３】
ｓｔｅｐ１０
図２５に示すように、まず、初期設定を行う（Ｆ２０１）。この初期設定では、入力データ数、出力データ数、タップ数、ポリフェーズフィルタのタップ数の設定を行う。
具体的には以下の通りである。
・入力データ数： Ｗｉｄｔｈ 、
・出力データ数： ＤｓｔＷｉｄｔｈ ＝ Ｗｉｄｔｈ１×Ｕｐ／Ｄｏｗｎ、
・タップ数： Ｔａｐ 、
・ポリフェーズフィルタのタップ数： ＰｏｌｙＴａｐ ＝ （Ｔａｐ ＋ Ｕｐ−１）／Ｕｐ。
【０２５４】
ｓｔｅｐ１１
次に、たとえば既に図１６等に関連付けて説明したレムズ交換（Ｒｅｍｅｚ Ｅｘｃｈａｎｇｅ）アルゴリズムにより低域通過ＦＩＲフィルタを設計する（Ｆ２０２）。
ここでは、その詳細は省略する。
【０２５５】
ｓｔｅｐ１２
次に、ポリフェーズフィルタを準備する（Ｆ２０３）。すなわち、ＦＩＲフィルタの伝達関数Ｈ（ｚ）から、上記式（５０）の展開式を用いてポリフェーズフィルタの伝達関数Ｑｉ（ｚ）を求める。
次式のように、各ポリフェーズの正規化係数Ｑ_{ｉＮｏｒｍａｌ} を求めておく。
【０２５６】
【数６１】

【０２５７】
そして、畳み込みのための係数反転を行う。すなわち、上記式（５３）の畳み込みを行うために，各ポリフェーズフィルタの係数を逆順に並び替える。
【０２５８】
ｓｔｅｐ１３
次に、ポリフェーズフィルタと入力の中心を決定する（Ｆ２０４）。
すべてのポリフェーズに対して畳み込みをする必要はなく、ダウンサンプラによって残される部分のみ畳み込みをすればよい。
ここで、上述したように、カウンタをＣｏｅｆＣｏｕｎｔ１、使うポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１ ，入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とし、以下の関係を満足する。
【０２５９】
【数６２】
ＣｏｅｆＯｆｆｓｅｔ１ ＝ ＣｏｅｆＣｏｕｎｔ１ Ｕｐ （６２）
【０２６０】
【数６３】
ＩｎｐｕｔＯｆｆｓｅｔ１＝ ＣｏｅｆＣｏｕｎｔ１ ／Ｕｐ （６３）
【０２６１】
【数６４】
ＣｏｅｆＣｏｕｎｔ１＋＝ Ｄｏｗｎ （６４）
【０２６２】
ｓｔｅｐ１４
次に、上記式（５３）の畳み込みを行う。
具体的には、式（６５）のように畳み込みを行い、次に、式（６６）のように四捨五入した後、式（６７）のように正規化した後、式（６８）のようにクリッピングを行う。
【０２６３】
【数６５】

【０２６４】
【数６６】

【０２６５】
【数６７】

【０２６６】
【数６８】

【０２６７】
たとえば１６ビットの場合は、ＣＬＩＰ ＭＡＸ＝３２７６７、ＣＬＩＰ ＭＩＮ＝−３２７６８となる。
符号化８ビット（ｓｉｇｎｅｄ ８ｂｉｔ ）の場合は、ＣＬＩＰ ＭＡＸ＝１２７、ＣＬＩＰ ＭＩＮ＝−１２８となる。
非符号化８ビット（ｕｎｓｉｇｎｅｄ ８ｂｉｔ ）の場合は、ＣＬＩＰ ＭＡＸ＝２５５、ＣＬＩＰ ＭＩＮ＝０となる。
【０２６８】
ｓｔｅｐ１５
ここで、終了条件を満足しているか否かの判定を行う（Ｆ２０６）。条件を満足している場合は、処理を終了する。満足していない場合には、Ｆ２０４の処理に戻る。
【０２６９】
次に、３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について、図２６に関連付けて説明する。
【０２７０】
本実施形態では、Ｕ＝４４０であることから、入力ｘ（ｎ）に対して各サンプル間に４３９個の零点を挿入した状態を生成する。
生成されたサンプルのうち、Ｄ＝４４１であることから、４４１サンプルごとに間引いて出力される（破線で示すサンプル）。
破線で示す部分のポリフェーズフィルタの畳み込みの係数が上部の数値である。線形補間なので、出力されるサンプルに対する両端の入力サンプルに係数をかけることで求められる。
【０２７１】
ｍ＝０の位置は、畳み込みｙ（０）＝４４０×ｘ（０）＋０×ｘ（１）で計算される。
【０２７２】
ｍ＝１の位置は、畳み込みｙ（１）＝４３９×ｘ（１）＋１×ｘ（２）で計算される。
【０２７３】
ｍ＝２の位置は、畳み込みｙ（２）＝４３８×ｘ（２）＋２×ｘ（３）で計算される。
【０２７４】
ｍ＝３の位置は、畳み込みｙ（３）＝４３７×ｘ（３）＋３×ｘ（４）で計算される。
【０２７５】
ｍ＝４の位置は、畳み込みｙ（４）＝４３６×ｘ（４）＋４×ｘ（５）で計算される。
【０２７６】
ｍ＝５の位置は、畳み込みｙ（５）＝４３５×ｘ（５）＋５×ｘ（６）で計算される。
【０２７７】
第７実施形態
図２７は、本発明の第７の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０２７８】
なお、図２７において、ＵおよびＤは互いに素な正整数であり、Ｑ（ｚ）はポリフェーズフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０２７９】
本第７の実施形態が上述した第３および第４の実施形態と異なる点は、ＦＩＲフィルタをｎ個にいわゆるポリフェーズ（Ｐｏｌｙｐｈａｓｅ）分解してポリフェーズ構成をとるようにしたことにある。
【０２８０】
すなわち、４４．１ｋＨｚからのンプリング変換装置４００は、前段のポリフェーズ分解による第１の変換部４１０と、後段の線形補間による第２の変換部４２０とを縦続接続して構成されている。
換言すれば、本第７の実施形態においては、４４．１ｋＨｚからのサンプリングレート変換装置４００の前半部をポリフェーズに分解し、後半部もポリフェーズフィルタのタップ数が２の線形補間フィルタに分解している。
【０２８１】
本第７の実施形態において、サンプリングレート変換装置４００の第１の変換部４１０は、図２７に示すように、入力端子４１１、第１の積和演算器４１２−１〜４１２−Ｕ、第１のアップサンプラ４１３−１〜４１３−Ｕ、第１の遅延器４１４−１〜３１４−Ｕ−１ 、第１の加算器４１５−１〜４１５−Ｕ−１ 、第１のダウンサンプラ４１６、および中間端子４１７を有する。
これらの構成要素のうち、第１の遅延器４１４−１〜４１４−Ｕ−１ 、および第１の加算器４１５−１〜４１５−Ｕ−１ により第１の加算手段が構成される。
【０２８２】
また、第２の変換部４２０は、図２７に示すように、第２の積和演算器４２１−１〜４２１−４４０ 、第２のアップサンプラ４２２−１〜４２２−４４０ 、第２の遅延器４２３−１〜４２３−４３９ 、第２の加算器４２４−１〜４２４−４３９ 、第２のダウンサンプラ４２５、および出力端子４２６を有する。
これらの構成要素のうち、第２の遅延器４２３−１〜４２３−４３９ 、および第２の加算器４２４−１〜４２４−４３９ により第２の加算手段が構成される。
【０２８３】
入力端子４１１には、サンプリング周波数Ｆｓ（４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【０２８４】
第１の積和演算器４１２−１〜４１２−Ｕは、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＱ_０ （ｚ）〜Ｑ_Ｕ−１ （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算を上記式（５３）に基づいて行い、演算結果を次段の第１のアップサンプラ４１３−１〜４１３−Ｕに出力する。
【０２８５】
第１のアップサンプラ４１３−１〜４１３−Ｕは、第１の積和演算器４１２−１〜４１２−Ｕの出力サンプル信号を受けて、それぞれＵ−１（たとえば１０個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（１１倍）に上げ、サンプリング周波数ＵＦｓのサンプル信号を出力する。
【０２８６】
第１の遅延器４１４−１は、第１のアップサンプラ４１３−１によるサンプリング周波数ＵＦｓのサンプル信号を所定時間遅延させて第１の加算器４１５−１に出力する。
また、第１の遅延器４１４−２〜４１４−Ｕ−１ は、それぞれ第１の加算器４１５−１〜４１５−Ｕ−２ の出力信号を所定時間遅延させて第１の加算器４１５−２〜４１５−Ｕ−１ に出力する。
【０２８７】
第１の加算器４１５−１は、第１のアップサンプラ４１３−２によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器４１４−１により遅延されたサンプル信号を加算して第１の遅延器４１４−２に出力する。
第１の加算器４１５−２は、第１のアップサンプラ４１３−３によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器４１４−２により遅延されたサンプル信号を加算して第１の遅延器４１３−３に出力する。
同様にして、第１の加算器４１５−Ｕ−１ は、第１のアップサンプラ４１３−Ｕによるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器４１４−Ｕ−１ により遅延されたサンプル信号を加算して第１のダウンサンプラ４１６に出力する。
【０２８８】
第１のダウンサンプラ４１６は、第１の加算器４１５−Ｕ−１ の出力信号、すなわち、各アップサンプラ４１３−１〜４１３−Ｕ−１ によりサンプリング周波数がＵ倍されたサンプル信号を加算した信号を、Ｄサンプル（たとえば８サンプルまたは１２サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ／Ｄ）倍に変換し、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）として中間端子４１７を介して第２の変換部４２０の第２の積和演算器４２１−１〜４２１−４４０ に出力する。
【０２８９】
第２の積和演算器４２１−１〜４２１−４４０ は、たとえば、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＲ_０ （ｚ）〜Ｒ_４３９ （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号をポリフェーズフィルタで構成された係数を持つフィルタで線形補間を行い、その結果を次段の第２のアップサンプラ４２２−１〜４２２−４４０ に出力する。
なお、伝達関数Ｒ_０ （ｚ）〜Ｒ_４３９ （ｚ）、Ｈ（ｎ）は次のような値をとる。
【０２９０】
【数６９】

【０２９１】
第２のアップサンプラ４２２−１〜４２２−４４０ は、第２の積和演算器４２１−１〜４２１−４４０ の出力サンプル信号を受けて、それぞれ４４０の零点を挿入し、サンプリング周波数Ｆｓを４４１倍に上げ、サンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号を出力する。
【０２９２】
第２の遅延器４２３−１は、第２のアップサンプラ４２２−１によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号を所定時間遅延させて第２の加算器４２４−１に出力する。
また、第２の遅延器４２３−２〜４２３−４３９ は、それぞれ第２の加算器４２４−１〜４２４−４３８ の出力信号を所定時間遅延させて第２の加算器４２４−２〜４２４−４３９ に出力する。
【０２９３】
第２の加算器４２４−１は、第２のアップサンプラ４２２−２によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器４２３−１により遅延されたサンプル信号を加算して第２の遅延器４２４−２に出力する。
第２の加算器４２４−２は、第２のアップサンプラ４２２−３によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器４２３−２により遅延されたサンプル信号を加算して第２の遅延器４２３−３に出力する。
同様にして、第２の加算器４２４−４３９ は、第２のアップサンプラ４２２−４４０ によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器４２３−４３９ により遅延されたサンプル信号を加算して第２のダウンサンプラ４２５に出力する。
【０２９４】
第２のダウンサンプラ４２５は、第２の加算器４２４−４３９ の出力信号、すなわち、各アップサンプラ４２２−１〜４２２−４３９ によりサンプリング周波数が４４１倍されたサンプル信号を加算した信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリングレートを（４４１Ｕ／４４０Ｄ）倍に変換し、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子３２６から出力する。
【０２９５】
サンプリングレート変換装置４００においては、第１の変換部４１０の入力端子３１１から入力された周波数Ｆｓ（４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）がポリフェーズフィルタを含む第１の積和演算器４１２−１〜４１２−Ｕに並列的に入力される。
【０２９６】
各積和演算器４１２−１〜４１２−Ｕにおいて、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算が行われ、演算結果が次段の第１のアップサンプラ４１３−１〜４１３−Ｕに供給される。
第１のアップサンプラ４１３−１〜４１３−Ｕにおいては、第１の積和演算器４１２−１〜４１２−ｎの出力サンプル信号間にＵ−１の零点が挿入され、サンプリング周波数ＦｓがＵ倍に上げられ、サンプリング周波数ＵＦｓのサンプル信号が出力される。
第１のアップサンプラ４１３−１〜４１３−Ｕの出力信号は、第１の遅延器４１４−１〜４１４−Ｕ−１ および第１の加算器４１５−１〜４１５−Ｕ−１ により遅延され、かつ累積的に加算されて、第１のダウンサンプラ４１６に供給される。
そして、第１のダウンサンプラ４１６おいて、サンプリング周波数ＵＦｓの加算器４１５−Ｕ−１ の出力信号を、Ｄサンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が中間端子４１７を介して第２の変換部３２０の第２の積和演算器４２１−１〜４２１−４４０ に出力される。
【０２９７】
第２の積和演算器４２１−１〜４２１−４４０ においては、第１の変換部４１０から入力されたサンプル信号が、ポリフェーズフィルタで構成された係数を持つフィルタで線形補間され、その結果が次段の第２のアップサンプラ４２２−１〜４２２−４４０ に出力される。
第２のアップサンプラ４２２−１〜４２２−４４０ においては、第２の積和演算器４２１−１〜４２１−４４０ の出力サンプル信号間に４４０の零点が挿入され、サンプリング周波数Ｆｓが４４１倍に上げられ、サンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号が出力される。
第２のアップサンプラ４２２−１〜４２２−４４０ の出力信号は、第２の遅延器４２３−１〜４２３−４３９ および第２の加算器４２４−１〜４２４−４３９ により遅延され、かつ累積的に加算されて、第２のダウンサンプラ４２５に供給される。
そして、第２のダウンサンプラ４２５おいて、サンプリング周波数（４４１Ｕ／Ｄ）Ｆｓの加算器４２４−４３９ の出力信号を、４４０サンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（４４１Ｕ／４４０Ｄ）倍に変換され、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）が出力端子４２６から出力される。
【０２９８】
本第７の実施形態によれば、上述した第３および第４の実施形態の効果に加えて、演算量を必要最小限に抑えることが可能で、処理速度の向上を図ることができる利点がある。
【０２９９】
第８実施形態
図２８は、本発明の第６の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【０３００】
本第８の実施形態が上述した第７の実施形態と異なる点は、第１の変換部４１０Ａにおいてダウンサンプラをセレクタ４１８と見立てて、セレクタ４１８により出力されるサンプルに対応するポリフェーズフィルタを選択して、上記式（５３）に基づくポリフェーズの畳み込み計算を行い、第２の変換部４２０Ａにおいても、ダウンサンプラをセレクタ４２７と見立てて、セレクタ４２７により出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間を行うように構成したことにある。
【０３０１】
上記式（５２）より、インタポレータはｍに対して周期Ｕの異なる入出力特性を持ち、周期的な時変性を持つことがわかる。
サンプリングレート変換装置の第１の変換部４１０Ａから出力される信号ｚ（ｎ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２８に示すように、ダウンサンプラをセレクタ４１８と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、式（５３）のポリフェーズの畳み込み計算のみを行えばよい。
同様に、第２の変換部４２０Ａから出力される信号ｙ（ｍ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２８に示すように、ダウンサンプラをセレクタ４２７と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間のみを行えばよい。
【０３０２】
こうすることで、不必要な計算をする必要がなくなる。
第１の変換部４１０Ａにおいて、出力するサンプルの計算はｎ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（７０）〜（７２）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ１、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１としている。
【０３０３】
【数７０】
ＣｏｅｆＯｆｆｓｅｔ１ ＝ ＣｏｅｆＣｏｕｎｔ１ ％Ｕｐ （７０）
【０３０４】
【数７１】
ＩｎｐｕｔＯｆｆｓｅｔ１＝ ＣｏｅｆＣｏｕｎｔ１ ／Ｕｐ （７１）
【０３０５】
【数７２】
ＣｏｅｆＣｏｕｎｔ１＋＝ Ｄｏｗｎ （７２）
【０３０６】
この場合の第１の変換部３４０Ａの構成は、基本的には、図２８に示すように、サンプリング周波数Ｆｓのサンプル信号ｘ（ｎ）が入力される入力端子４１１、入力されたサンプルとポリフェーズに分解されたポリフェーズフィルタとの畳み込み計算（式（５３））を行う積和演算器４１２（−１〜−Ｕ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ４１８、およびサンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）を出力するための中間端子４１７を有する。
【０３０７】
そして、セレクタ３１８が、上記式（７０）〜（７２）に基づいて次に出力するサンプルを選択する。
【０３０８】
同様に、第２の変換部４２０Ａにおいて、出力するサンプルの計算はｍ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（７３）〜（７５）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ２、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２ 、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２としている。
【０３０９】
【数７３】
ＣｏｅｆＯｆｆｓｅｔ２ ＝ ＣｏｅｆＣｏｕｎｔ２ ％４４１ （７３）
【０３１０】
【数７４】
ＩｎｐｕｔＯｆｆｓｅｔ２＝ ＣｏｅｆＣｏｕｎｔ２ ／４４１ （７４）
【０３１１】
【数７５】
ＣｏｅｆＣｏｕｎｔ２＋＝４４０ （７５）
【０３１２】
この場合の第２の変換部４２０Ａの構成は、基本的には、図２８に示すように、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が入力され、入力されたサンプルをポリフェーズフィルタで構成された係数を持つフィルタで線形補間する積和演算器４１２（−１〜−４４０ ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ４２７、およびサンプリングレートが（４４１Ｕ／４４０Ｄ）倍に変換され、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）を出力するための出力端子４２６を有する。
【０３１３】
そして、セレクタ３２７が、上記式（７３）〜（７５）に基づいて次に出力するサンプルを選択する。
【０３１４】
図２８の概念的に示すサンプリングレート変換装置４００Ａの第１の変換部４１０Ｂ（および第２の変換部４２０Ｂ）は、第６の実施形態で説明したように、図２４に示すような具体的な構成をとり得る。また、サンプリングレート変換装置４００Ａの第１の変換部４１０Ｂ（および第２の変換部４２０Ｂ）は、第６の実施形態で説明したような実装方法で実装可能である。したがって、ここでは、その詳細な説明は省略する。
【０３１５】
次に、本実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について、図２９に関連付けて説明する。
【０３１６】
本実施形態では、Ｕ＝４４１であることから、入力ｘ（ｎ）に対して各サンプル間に４４０個の零点を挿入した状態を生成する。
生成されたサンプルのうち、Ｄ＝４４０であることから、４４０サンプルごとに間引いて出力される（破線で示すサンプル）。
破線で示す部分のポリフェーズフィルタの畳み込みの係数が上部の数値である。線形補間なので、出力されるサンプルに対する両端の入力サンプルに係数をかけることで求められる。
【０３１７】
ｍ＝０の位置は、畳み込みｙ（０）＝４４１×ｘ（０）＋０×ｘ（１）で計算される。
【０３１８】
ｍ＝１の位置は、畳み込みｙ（１）＝１×ｘ（０）＋４４０×ｘ（１）で計算される。
【０３１９】
ｍ＝２の位置は、畳み込みｙ（２）＝２×ｘ（１）＋４３９×ｘ（２）で計算される。
【０３２０】
ｍ＝３の位置は、畳み込みｙ（３）＝３×ｘ（２）＋４３８×ｘ（３）で計算される。
【０３２１】
ｍ＝４の位置は、畳み込みｙ（４）＝４×ｘ（３）＋４３７×ｘ（４）で計算される。
【０３２２】
ｍ＝５の位置は、畳み込みｙ（５）＝５×ｘ（４）＋４３６×ｘ（５）で計算される。
【０３２３】
第９実施形態
第９の実施形態として、上述した各サンプリングレート変換装置を採用したオーディオ装置について説明する。
【０３２４】
図３０は、本発明に係るサンプリングレート変換装置を採用したオーディオ装置の構成例を示すブロック図である。
【０３２５】
本オーディオ装置５００は、入力端子５０１、ＬＲ分離回路（ＤＳＢ）５０２、サンプリングレート変換装置（ＳＲＣ）５０３、アッテネータ（ＡＴＴ）５０４、ミュート回路（ＭＵＴＥ）５０５、および出力端子５０６を有している。
【０３２６】
そして、サンプリングレート変換装置（ＳＲＣ）５０３が、上述した第１〜第８の実施形態として図１１、図１９〜図２３、図２７および図２８に関連付けて説明したサンプリングレート変換装置１００，１００Ａ，２００，２００Ａ，３００，３００Ａ，４００，４４０Ａが適用される。
【０３２７】
この場合、上述した説明の例外処理として、以下の処理を行う。
【０３２８】
端点処理を行う。すなわち、初めのフィルタ演算をするときＴａｐ／２ サンプル分足らない。そのＴａｐ／２ サンプル分、０を補っておく。
また、前データの保持処理を行う。オーディオ特有の処理として，以下のように、Ｗｉｄｔｈ に対してフィルタをかけ終わった後、次のフィルタ演算用に入力データをコピーしておく必要がある。
【０３２９】
【数７６】

【０３３０】
このオーディオ装置５００においては、たとえば入力端子５０１から入力された４８ｋＨｚのＰＣＭデジタル信号が分離回路５０２で所定の分離処理が施された後、サンプリングレート変換装置５０３でサンプリングレートが変換され、たとえば４４．１ｋＨｚの信号として出力される。
そして、アッテネータ５０４で減衰処理を受け、さらにミュート回路５０５を介して、出力端子５０６からＰＣＭデジタル音声信号が出力される。
【０３３１】
本オーディオ装置５００によれば、サンプリングレート変換装置５０３のＦＩＲフィルタのカットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
また、チェス盤歪みが回避され、また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能で、演算量を必要最小限に抑えることが可能なサンプリングレート変換装置を有することから、ノイズ耐性が向上し、また、直線利得のずれを回避でき、また、処理速度の向上を図ることができる利点がある。
【０３３２】
【発明の効果】
以上説明したように、本発明によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０３３３】
また、本発明によれば、チェス盤ひずみを回避可能である。
また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
また、演算量を必要最小限に抑えることが可能で、処理速度の向上を図ることができる。
【図面の簡単な説明】
【図１】サンプリングレート変換装置の構成例を示すブロック図である。
【図２】ポリフェーズ構成のサンプリングレート変換装置の構成例を示すブロック図である。
【図３】図１の装置に係る３２ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図４】図１の装置に係る４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図５】図１の装置に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図６】図１の装置に係る４４．１ｋＨｚから４８ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図７】図２の装置に係る３２ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図８】図２の装置に係る４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図９】図２の装置に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図１０】図２の装置に係る４４．１ｋＨｚから４８ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図１１】本発明の第１の実施形態に係る３２ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図１２】ＦＩＲフィルタのトランスバーサル型回路構成を示す図である。
【図１３】ＦＩＲフィルタが直線位相を持つ４つの場合のインパルス応答を示す図である。
【図１４】直線位相ＦＩＲフィルタの４つの場合に対するＱ（ｅ^ｊｗ）とＲを示す図である。
【図１５】重みつきチェビシェフ近似の例を示す図である。
【図１６】本発明に係るプリフィルタの周波数応答を考慮したレムズ交換アルゴリズムのフローチャートである。
【図１７】重みつき近似誤差Ｅ（ｅ^ｊｗ）の新しい極値の決定法を説明するための図である。
【図１８】本発明の任意の周波数点を指定したときの周波数応答とその拡大図を示す図である。
【図１９】本発明の第２の実施形態に係る４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２０】本発明の第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２１】本発明の第４の実施形態に係る４４．１ｋＨｚから４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２２】本発明の第５の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２３】本発明の第６の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【図２４】図２３の概念的に示すサンプリングレート変換装置を、より具体的に示す図である。
【図２５】本実施形態に係るサンプリングレート変換装置の第１および第２の変換部の実装法を説明するためのフローチャートである。
【図２６】本実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について説明するための図である。
【図２７】本発明の第７の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２８】本発明の第８の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【図２９】本実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について説明するための図である。
【図３０】本発明に係るサンプリングレート変換装置を採用したオーディオ装置の構成例を示すブロック図である。
【符号の説明】
１００，１００Ａ，２００，２００Ａ…サンプリングレート変換装置、１１０，１１０Ａ，２１０，２１０Ａ…第１の変換部、１１１，２１１…入力端子、１１２，１１２Ａ，２１２…第１のアップサンプラ、１１３，２１３…第１の積和演算器、１１４，２１４Ａ…第１のダウンサンプラ、１１５，２１５…中間端子、１２０，２２０…第１の変換部、１２１，２２１…第２のアップサンプラ、１２２，２２２…第２の積和演算器、１２３，２２３…第２のダウンサンプラ、１２４，２２４…出力端子、３００，３００Ａ，４００，４４０Ａ…サンプリングレート変換装置、３１０，３１０Ａ，４１０，４１０Ａ…第１の変換部、３２０，３２０Ａ，４２０，４２０Ａ…第２の変換部、３１１，４１１…入力端子、３１２−１〜３１２−Ｕ，４１２−１〜４１２−Ｕ…第１の積和演算器、３１３−１〜３１３−Ｕ，４１３−１〜４１３−Ｕ…第１のアップサンプラ、３１４−１〜３１４−Ｕ−１ ，４１４−１〜４１４−Ｕ−１ …第１の遅延器、３１５−１〜３１５−Ｕ−１ ，４１５−１〜４１５−Ｕ−１ …第１の加算器、３１６，４１６…第１のダウンサンプラ、３１７，４１７…中間端子、３１８，４１８…セレクタ、３２１−１〜３２１−４４０ ，４２１−１〜４２１−４４０ …第２の積和演算器、３２２−１〜３２２−４４０ ，４２２−１〜４２２−４４０ …第２のアップサンプラ、３２３−１〜３２３−４３９ ，４２３−１〜４２３−４３９ …第２の遅延器、３２４−１〜３２４−４３９ ，４２４−１〜４２４−４３９ …第２の加算器、３２５，４２５…第２のダウンサンプラ、３１６，４１６…出力端子、３２７，４２７…セレクタ、３１０１…分解装置、３１０２…係数メモリ、３１０３…セレクタ、３１０４…係数レジスタ、３１０５…入力レジスタ、３１０６…積和演算器、５００…オーディオ装置、５０１…入力端子、５０２…ＬＲ分離回路（ＤＳＢ）、５０３…サンプリングレート変換装置（ＳＲＣ）、５０４…アッテネータ（ＡＴＴ）、５０５…ミュート回路（ＭＵＴＥ）、５０６…出力端子。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a sampling rate conversion device and method applicable to conversion of a sampling frequency of audio, for example, and an audio device.
[0002]
[Prior art]
With the spread of the Internet, there is an increasing demand for converting audio sampling frequencies. For example, the sampling frequency of CD (Compact Disk) is converted from 44.1 kHz to MP3 of 32 kHz.
[0003]
A sampling rate converter for converting the sampling rate from 44.1 kHz to 32 kHz or 48 kHz or from 32 kHz or 48 kHz to 44.1 kHz can be realized by, for example, an upsampler U and a downsampler D as shown in FIG.
[0004]
FIG. 1 is a block diagram illustrating a configuration example of a sampling rate conversion device.
In FIG. 1, U and D are relatively prime positive integers, and H (z) indicates a transfer function of a FIR (Finite Impulse Response) filter. The upward arrow indicates upsampling for inserting (U-1) zeros between signals, and the downward arrow indicates downsampling for thinning out signals at D intervals.
[0005]
As shown in FIG. 1, the sampling rate conversion device 10 has an input terminal 11, an upsampler 12, a product-sum operation unit 13, a downsampler 14, and an output terminal 15.
[0006]
The sampling rate converter 10 increases the sampling rate of the signal input from the input terminal 11 by the upsampler 12 to U times, and limits the band by the filter of the product-sum calculator 13. Finally, the down-sampler 14 performs an operation of reducing the sampling rate to 1 / D.
Thereby, the sampling rate can be converted to U / D times.
[0007]
The sampling rate conversion device 10 of FIG. 1 can decompose the FIR filter into U pieces, so-called polyphase, to obtain a polyphase configuration as shown in FIG.
Here, the polyphase decomposition will be described first.
[0008]
Polyphase decomposition
The sampling rate converter uses the (N-1) -order FIR filter (transfer function H (z)) to limit the band, and interpolates the sample at the zero point.
[0009]
(Equation 1)

[0010]
The cutoff frequency ω of this FIR filter_C  Is as follows.
[0011]
(Equation 2)

[0012]
The configuration in FIG. 1 can be equivalently expressed as in FIG. 2 by a polyphase configuration. The transfer function H (z) of the filter of Equation (1) and the transfer function Ri (z) of the polyphase filter are expressed by the following relationship.
[0013]
(Equation 3)

[0014]
(Equation 4)

[0015]
However, N is set to an integral multiple of U, or when there are not enough NU taps, calculation is performed assuming that a coefficient of 0 exists.
[0016]
When the impulse response of the polyphase filter (transfer function Ri (z)) is represented as ri (n), the input / output relationship of the interpolator shown in FIG. 2 is as follows by convolution and upsampler processing.
[0017]
(Equation 5)

[0018]
Here, k is an integer, and xi (m) is as follows.
[0019]
(Equation 6)

[0020]
From equation (1), it can be seen that the interpolator has different input / output characteristics with a period U with respect to m, and has a periodic time-varying property.
[0021]
The sampling rate converter 20 shown in FIG. 2 includes an input terminal 21 to which a sample signal of a sampling frequency Fs is input, a product-sum calculator 22 which performs a convolution operation of the input sample and a polyphase filter decomposed into polyphase. Upsamplers 23-1 to 23-U for inserting a zero point of (U-1) between sample signals to increase the sampling frequency by a factor of U, and adjusting the propagation times of output signals of a plurality of upsamplers. 24-1 to 24-U-1 and adders 25-1 to 25-U-1 for generating signals obtained by adding all the signals, and the sampling frequency by thinning out at intervals of D samples. Is down-converted to 1 / D.
[0022]
As for y (m) output from the sampling rate converter 20, only samples determined by the thinning-out D of the downsampler 26 are output.
[0023]
3 shows a sampling converter 10A for changing the sampling rate from 32 kHz to 44.1 kHz, FIG. 4 shows a sampling converter 10B for changing the sampling rate from 48 kHz to 44.1 kHz, and FIG. 5 changes the sampling rate from 44.1 kHz to 32 kHz. FIG. 6 shows a sampling converter 10D for changing the sampling rate from 44.1 kHz to 48 kHz.
In the sampling converter 10A of FIG. 3, U is set to 320 and D is set to 441. Similarly, in the sampling converter 10B of FIG. 4, U is set to 480 and D is set to 441, in the sampling converter 10C of FIG. 5, U is set to 441 and D is set to 320, and the sampling converter 10D of FIG. In, U is set to 441 and D is set to 480.
[0024]
7 to 10 show a polyphase-decomposed sampling converter. Specifically, FIG. 7 shows a sampling converter 20A for changing the sampling rate from 32 kHz to 44.1 kHz, FIG. 8 shows a sampling converter 20B for changing the sampling rate from 48 kHz to 44.1 kHz, and FIG. FIG. 10 shows a sampling converter 20C from .1 kHz to 32 kHz, and FIG. 10 shows a sampling converter 20D from 44.1 kHz to 48 kHz.
In the sampling conversion device 20A of FIG. 7, U is set to 320 and D is set to 441. Similarly, in the sampling converter 20B of FIG. 8, U is set to 480 and D is set to 441, in the sampling converter 20C of FIG. 9, U is set to 441 and D is set to 320, and the sampling converter 20D of FIG. In, U is set to 441 and D is set to 480.
[0025]
[Problems to be solved by the invention]
By the way, the FIR filter used in the sampling rate converters 10A to 10D (20A to 20B) has a cutoff frequency ω_C  Are as follows, respectively.
[0026]
(1) Conversion from 32 kHz to 44.1 kHz: ω_C  = Π / 441,
(2) Conversion from 48 kHz to 44.1 kHz: ω_C  = Π / 480,
(3) Conversion from 44.1 kHz to 32 kHz: ω_C  = Π / 441,
(4) Conversion from 44.1 kHz to 48 kHz: ω_C  = Π / 440.
[0027]
That is, the FIR filter used in the sampling rate converters 10A to 10D (20A to 20B) has a cutoff frequency ω_C  Is very small.
[0028]
Further, the cutoff frequency ω_C  Are as follows, assuming that the number of taps in each polyphase is 11 taps.
[0029]
(1) Conversion from 32 kHz to 44.1 kHz: 11 × 323 = 3520 taps,
(2) Conversion from 48 kHz to 44.1 kHz: 11 × 480 = 5280 taps,
(3) Conversion from 44.1 kHz to 32 kHz: 11 × 441 = 4851 taps,
(4) Conversion from 44.1 kHz to 48 kHz: 11 × 441 = 4851 taps.
[0030]
However, the cutoff frequency ω_C  However, it is difficult to realize an FIR filter with a small number of taps regardless of the number of taps.
Since the number of taps in each polyphase is as small as 11 taps, the amount of calculation does not change, but a very large memory for storing filter coefficients is required.
[0031]
The present invention has been made in view of such circumstances, and has as its object the purpose of increasing the cutoff frequency, designing a linear phase FIR filter, reducing the number of taps, and reducing the memory capacity. An object of the present invention is to provide a sampling rate conversion device and method, and an audio device.
[0032]
[Means for Solving the Problems]
In order to achieve the above object, a sampling rate conversion device according to a first aspect of the present invention has a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. Includes a first upsampler that inserts a zero point of U-1 between sample signals to increase the sampling frequency by a factor of U, and an FIR filter, and performs a predetermined operation on the output signal of the first upsampler. A first sum-of-products arithmetic unit for performing convolution operation of the above, and a first down-sampling operation for reducing the sampling frequency to 1 / D by thinning out the operation results of the first sum-of-products arithmetic unit at intervals of D samples. And a second sampler, wherein the second converter inserts a 439 zero between sample signals output from the first downsampler after the sampling frequency is multiplied by U / D in the first converter, Sump Second sum-of-products calculator that includes a second upsampler for increasing the sampling frequency by 440 times, an FIR filter, and performs linear interpolation on an output signal of the second upsampler, and a second sum-of-products A second downsampler that reduces the sampling frequency to 1/441 by thinning out the output signal of the arithmetic unit at an interval of 441 samples, and outputs a sample signal whose sampling frequency is multiplied by (440U / 441D); including.
[0033]
A sampling rate conversion device according to a second aspect of the present invention includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. A plurality of first sum-of-products calculators for performing a convolution operation of an input sample signal and a polyphase filter decomposed into the polyphase, including a polyphase filter obtained by polyphase decomposition of an FIR filter; A plurality of first upsamplers for inserting a zero point of U-1 between output signals of the product-sum operation unit of 1 to increase the sampling frequency by a factor of U, and a propagation time of output signals of the plurality of first upsamplers. A first adding means for generating a signal obtained by adding all the signals by adjusting the sampling frequency, and a sampling frequency by thinning the signal by the first adding means at intervals of D samples. A first down-sampler for reducing the frequency to 1 / D, wherein the second conversion unit is a filter having a coefficient composed of a polyphase filter obtained by performing polyphase decomposition on a predetermined FIR filter, and A plurality of second sum-of-products units for performing a linear interpolation on a sample signal output from the first downsampler after multiplying the sampling frequency by U / D, and a corresponding second sum-of-products arithmetic unit A plurality of second upsamplers for inserting a 439 zero point between the output signals of the above, and increasing the sampling frequency by 440 times, and adjusting the propagation times of the output signals of the plurality of second upsamplers to convert all the signals. A second adding means for generating an added signal, and a sampling frequency is reduced to 1/441 by thinning out the signal by the second adding means at intervals of 441 samples. Sampling frequency comprises a second down sampler for outputting (440U / 441D) multiplied sample signal.
[0034]
A sampling rate conversion device according to a third aspect of the present invention has a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. A polyphase filter that can set different filter coefficients obtained by polyphase decomposition of an FIR filter is included, and a convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed, and the sampling frequency is multiplied by (U / D). A first sum-of-products unit for outputting the obtained sample, and a first selector for selecting a coefficient of the polyphase filter corresponding to the output sample, wherein the second conversion unit is configured to output a predetermined FIR A polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a filter. A second sum-of-products unit that performs linear interpolation and outputs a sample signal whose sampling frequency is multiplied by (440U / 441D), and a second selector that selects a coefficient of a polyphase filter corresponding to the output sample. ,including.
[0035]
Preferably, the first selector has a counter, CoefCount1 for the counter, CoeffOffset1 for the polyphase filter used for the calculation, and InputOffset1 for the center of the input data. Up, CoefCount1 + = Down.
The second selector has a counter, CoefCount2 for the counter, CoeffOffset2 for the polyphase filter used for the calculation, and InputOffset2 for the center of the input data. CoefCount2 + = 441 is satisfied.
[0036]
Preferably, in the FIR filter of the first product-sum operation unit and / or the second product-sum operation unit, the impulse response is represented by a finite time length, and the impulse response is a filter coefficient. A FIR filter wherein the function H (z) is associated with a transfer function Z (z) of the pre-filter, wherein said filter coefficients are associated with a frequency point to be passed and / or a frequency response of said pre-filter, Are set by performing a weighted approximation to the characteristic.
Preferably, the weighted approximation is performed on the desired characteristics by passing through any frequency point and / or using a Remez Exchange algorithm that takes into account the frequency response of the pre-filter.
[0037]
A sampling rate conversion device according to a fourth aspect of the present invention has a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation, and the first conversion unit includes a sample signal. A first upsampler that inserts a zero point between U-1 to increase the sampling frequency by a factor of U, and a first upsampler that includes an FIR filter and performs a predetermined convolution operation on the output signal of the first upsampler And a first downsampler that reduces the sampling frequency to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples. The second conversion unit inserts 440 zeros between the sample signals output from the first downsampler by multiplying the sampling frequency by U / D in the first conversion unit, and increasing the sampling frequency by 441 times. A second sum-of-products unit that includes a second up-sampler, an FIR filter, and performs linear interpolation on the output signal of the second up-sampler; On the other hand, a second downsampler that reduces the sampling frequency to 1/440 by thinning out at an interval of 440 samples and outputs a sample signal whose sampling frequency is multiplied by (441U / 440D).
[0038]
A sampling rate conversion device according to a fifth aspect of the present invention includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. A plurality of first multiply-accumulate operators for performing a convolution operation of the input sample signal and the polyphase filter decomposed into the polyphase filter, the polyphase filter including a polyphase filter obtained by polyphase decomposition of the FIR filter; A plurality of first upsamplers for inserting a zero point of U-1 between output signals of the product-sum operation unit of 1 to increase the sampling frequency by a factor of U, and a propagation time of output signals of the plurality of first upsamplers. A first adding means for generating a signal obtained by adding all the signals by adjusting the sampling frequency, and a sampling frequency by thinning the signal by the first adding means at intervals of D samples. A first down-sampler for reducing the frequency to 1 / D, wherein the second conversion unit is a filter having a coefficient composed of a polyphase filter obtained by performing polyphase decomposition on a predetermined FIR filter, and A plurality of second sum-of-products arithmetic units that perform a linear interpolation on the sample signal output from the first downsampler after multiplying the sampling frequency by U / D, and a corresponding first sum-of-products arithmetic unit A plurality of second upsamplers for inserting a 440 zero point between the output signals of, and increasing the sampling frequency by 441 times, and adjusting the propagation times of the output signals of the plurality of second upsamplers to convert all the signals A second adding means for generating an added signal, and a sampling frequency is reduced to 1/440 by thinning out the signal by the second adding means at intervals of 440 samples. Sampling frequency comprises a second down sampler for outputting (441U / 440D) multiplied sample signal.
[0039]
A sampling rate conversion device according to a sixth aspect of the present invention includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. A polyphase filter that can set different filter coefficients obtained by polyphase decomposition of an FIR filter is included, and a convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed, and the sampling frequency is multiplied by (U / D). A first sum-of-products unit for outputting the obtained sample, and a first selector for selecting a coefficient of the polyphase filter corresponding to the output sample, wherein the second conversion unit is configured to output a predetermined FIR A polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a filter. A second sum-of-products unit that performs linear interpolation and outputs a sample signal whose sampling frequency is multiplied by (441U / 440D), and a second selector that selects a coefficient of a polyphase filter corresponding to the output sample. ,including.
[0040]
Preferably, the first selector has a counter, CoefCount1 for the counter, CoeffOffset1 for the polyphase filter used for the calculation, and InputOffset1 for the center of the input data. Up, CoefCount1 + = Down.
The second selector has a counter, CoefCount2 for the counter, CoeffOffset2 for the polyphase filter used for the calculation, and InputOffset2 for the center of the input data. CoefCount2 + = 440 is satisfied.
[0041]
Preferably, in the FIR filter of the first product-sum operation unit and / or the second product-sum operation unit, the impulse response is represented by a finite time length, and the impulse response is a filter coefficient. A FIR filter wherein the function H (z) is associated with a transfer function Z (z) of the pre-filter, wherein said filter coefficients are associated with a frequency point to be passed and / or a frequency response of said pre-filter, Are set by performing a weighted approximation to the characteristic.
Preferably, the weighted approximation is performed on the desired characteristics by passing through any frequency point and / or using a Remez Exchange algorithm that takes into account the frequency response of the pre-filter.
[0042]
In a sampling rate conversion method according to a seventh aspect of the present invention, a first step of inserting a zero of U-1 between sample signals and increasing the sampling frequency by U, A second step of performing a convolution operation with the FIR filter, a third step of reducing the sampling frequency to 1 / D by thinning out the result of the convolution operation at intervals of D samples, and A fourth step of inserting a 439 zero between the U / D-multiplied sample signals to increase the sampling frequency by 440 times, and a fifth step of performing linear interpolation on the sample signal having the sampling frequency multiplied by 440 times The sampling frequency is reduced by thinning out the sample signal after the linear interpolation at intervals of 441 samples. / 441 lowered, and a sixth step of generating a sampling frequency (440U / 441D) multiplied sample signal.
[0043]
In the sampling rate conversion method according to an eighth aspect of the present invention, a plurality of first multiply-accumulation units including a polyphase filter obtained by performing polyphase decomposition on a predetermined FIR filter converts the input sample signal and the polyphase. A first step of performing a convolution operation with the decomposed polyphase filter, and a second step of inserting a zero of U-1 between the corresponding output signals of the product-sum operation unit and increasing the sampling frequency by a factor of U A third step of adjusting the propagation times of the plurality of signals whose sampling frequency is multiplied by U to generate a signal obtained by adding all the signals, and an interval of D samples with respect to the signal obtained in the third step. A fourth step of lowering the sampling frequency to 1 / D by thinning out, and a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter. A fifth step of performing a linear interpolation on the sample signal by multiplying the sampling frequency by U / D with a plurality of second sum-of-products including a filter having a coefficient constituted by a filter; A sixth step of inserting 439 zeros between the output signals of the product-sum operation unit of 2 to increase the sampling frequency by 440 times, and adjusting the propagation time of the sample signal in the sixth step to adjust all signals. A seventh step of generating the added signal, and the sampling frequency is reduced to 1/441 by thinning out the signal of the seventh step at an interval of 441 samples, thereby increasing the sampling frequency by (440U / 441D) times. An eighth step of generating a sampled signal.
[0044]
In the sampling rate conversion method according to the ninth aspect of the present invention, a first step of selecting a coefficient of a polyphase filter corresponding to an output sample, and different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter can be set. A second product that performs a convolution operation of an input sample signal and a polyphase filter of a selected coefficient by a product-sum calculator including a polyphase filter to generate a sample signal whose sampling frequency is multiplied by (U / D). And a third step of selecting a coefficient of the polyphase filter corresponding to the output sample; and a product-sum calculator including a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, A polyf of the coefficients selected for the sample signal from the second step. Performs linear interpolation in Zufiruta, and a fourth step of generating the sampling frequency is the (440U / 441D) multiplied sample signal.
[0045]
A sampling rate conversion method according to a tenth aspect of the present invention includes a first step of inserting a zero of U-1 between sample signals and increasing the sampling frequency by U, A second step of performing a convolution operation with the FIR filter, a third step of reducing the sampling frequency to 1 / D by thinning out the convolution operation result at intervals of D samples, and A fourth step of inserting 440 zeros between the U / D-multiplied sample signals to increase the sampling frequency by 441 times, and a fifth step of performing linear interpolation on the sample signal having the sampling frequency multiplied by 441 times The sampling frequency is reduced by thinning out the sample signal after the linear interpolation at the intervals of 440 samples. Reduced to 1/440, and a sixth step of generating the sampling frequency is the (441U / 440D) multiplied sample signal.
[0046]
A sampling rate conversion method according to an eleventh aspect of the present invention is characterized in that a plurality of first multiply-accumulators including a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter converts the input sample signal and the polyphase A first step of performing a convolution operation with the decomposed polyphase filter, and a second step of inserting a zero of U-1 between the corresponding output signals of the product-sum operation unit and increasing the sampling frequency by a factor of U A third step of adjusting the propagation times of the plurality of signals whose sampling frequency is multiplied by U to generate a signal obtained by adding all the signals, and an interval of D samples with respect to the signal obtained in the third step. A fourth step of lowering the sampling frequency to 1 / D by thinning out, and a polyphase obtained by polyphase decomposition of a predetermined FIR filter. A fifth step of performing a linear interpolation on the sample signal by multiplying the sampling frequency by U / D with a plurality of second sum-of-products including a filter having a coefficient constituted by a filter; A sixth step of inserting 440 zeros between the output signals of the product-sum operation unit of 2 to increase the sampling frequency by 441 times, and adjusting the propagation time of the sample signal in the sixth step to adjust all signals. A seventh step of generating the added signal, and the sampling frequency is reduced to 1/440 by thinning out the signal obtained in the seventh step at intervals of 440 samples, thereby increasing the sampling frequency by (441U / 440D). And an eighth step of generating the sampled signal.
[0047]
In the sampling rate conversion method according to the twelfth aspect of the present invention, a first step of selecting a coefficient of a polyphase filter corresponding to an output sample, and different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter can be set. A second product that performs a convolution operation of an input sample signal and a polyphase filter of a selected coefficient by a product-sum calculator including a polyphase filter to generate a sample signal whose sampling frequency is multiplied by (U / D). And a third step of selecting a coefficient of the polyphase filter corresponding to the output sample; and a product-sum calculator including a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, The poly of the coefficient selected for the sample signal according to the second step. Performs linear interpolation in Ezufiruta, and a fourth step of generating the sampling frequency is the (441U / 440D) multiplied sample signal.
[0048]
A thirteenth aspect of the present invention is an audio device including a sampling rate conversion device, wherein the sampling rate conversion device includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. The first conversion unit includes a first upsampler that inserts a zero point of U-1 between sample signals to increase the sampling frequency by a factor of U, and an FIR filter; A first product-sum operation unit for performing a predetermined convolution operation on the output signal; and a sampling frequency of 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples. A first downsampler that reduces the sampling frequency to U / D multiplied by the first conversion unit and output from the first downsampler. A second up-sampler that inserts 439 zeros between the symbols and increases the sampling frequency by 440 times, and a second product-sum including a FIR filter and performing linear interpolation on the output signal of the second up-sampler The sampling frequency is reduced to 1/441 by thinning out the output signal of the arithmetic unit and the output signal of the second product-sum arithmetic unit at intervals of 441 samples, and the sampling signal whose sampling frequency is multiplied by (440U / 441D) And a second downsampler that outputs the second downsampler.
[0049]
A fourteenth aspect of the present invention is an audio device including a sampling rate conversion device, wherein the sampling rate conversion device includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. The first conversion unit includes a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter, and performs a plurality of convolution operations on the input sample signal and the polyphase filter decomposed into the polyphase. A first sum-of-products unit, a plurality of first upsamplers for inserting a zero of U-1 between the corresponding output signals of the first sum-of-products units to increase the sampling frequency by a factor of U, First adding means for adjusting the propagation times of the output signals of the plurality of first upsamplers to generate a signal obtained by adding all the signals; A first downsampler that reduces the sampling frequency to 1 / D by thinning out at intervals of D samples, and wherein the second conversion unit performs a polyphase decomposition of a predetermined FIR filter. And a plurality of second products for performing linear interpolation on the sample signal output from the first downsampler, the sampling frequency of which is U / D times in the first conversion unit. A sum operator, a plurality of second upsamplers for inserting a 439 zero between the corresponding output signals of the second product-sum operator to increase the sampling frequency by 440 times, and a plurality of the second upsamplers. A second adding means for adjusting the propagation time of the output signal of the sampler to generate a signal obtained by adding all the signals, and 441 samples from the signal by the second adding means. Lowering the sampling frequency 1/441 by going thinning in includes a second down-sampler output sampling frequency is the (440U / 441D) multiplied sample signal.
[0050]
A fifteenth aspect of the present invention is an audio device including a sampling rate conversion device, wherein the sampling rate conversion device includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. The first conversion unit includes a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, and convolves an input sample signal with a polyphase filter of a selected coefficient. A first sum-of-products unit that performs a calculation and outputs a sample whose sampling frequency is multiplied by (U / D); and a first selector that selects a coefficient of a polyphase filter corresponding to the output sample. The second conversion unit includes a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter. A second product-sum calculator for performing linear interpolation on the sample signal output from the first conversion unit and outputting a sample signal whose sampling frequency is multiplied by (440U / 441D); A second selector for selecting a coefficient of the polyphase filter corresponding to the sample.
[0051]
A sixteenth aspect of the present invention is an audio device including a sampling rate conversion device, wherein the sampling rate conversion device includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. The first conversion unit includes a first upsampler that inserts a zero point of U-1 between sample signals to increase the sampling frequency by a factor of U, and an FIR filter; A first product-sum operation unit for performing a predetermined convolution operation on the output signal; and a sampling frequency of 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples. A first downsampler that reduces the sampling frequency to U / D multiplied by the first conversion unit and output from the first downsampler. A second upsampler that inserts 440 zeros between the symbols and increases the sampling frequency by 441 times, and a second sum of products including an FIR filter and performing linear interpolation on the output signal of the second upsampler The sampling signal is reduced to 1/440 by thinning out the output signal of the arithmetic unit and the output signal of the second product-sum arithmetic unit at an interval of 440 samples, and the sampling signal whose sampling frequency is multiplied by (441U / 440D) And a second downsampler that outputs the second downsampler.
[0052]
A seventeenth aspect of the present invention is an audio device including a sampling rate conversion device, wherein the sampling rate conversion device includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. The first conversion unit includes a first upsampler that inserts a zero point of U-1 between sample signals to increase the sampling frequency by a factor of U, and an FIR filter; A first product-sum operation unit for performing a predetermined convolution operation on the output signal; and a sampling frequency of 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples. A first downsampler that reduces the sampling frequency to U / D multiplied by the first conversion unit and output from the first downsampler. A second upsampler that inserts 440 zeros between the symbols and increases the sampling frequency by 441 times, and a second sum of products including an FIR filter and performing linear interpolation on the output signal of the second upsampler The sampling signal is reduced to 1/440 by thinning out the output signal of the arithmetic unit and the output signal of the second product-sum arithmetic unit at an interval of 440 samples, and the sampling signal whose sampling frequency is multiplied by (441U / 440D) And a second downsampler that outputs the second downsampler.
[0053]
An eighteenth aspect of the present invention is an audio device including a sampling rate conversion device, wherein the sampling rate conversion device includes a first conversion unit based on polyphase decomposition and a second conversion unit based on linear interpolation. The first conversion unit includes a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, and convolves an input sample signal with a polyphase filter of a selected coefficient. A first sum-of-products unit that performs a calculation and outputs a sample whose sampling frequency is multiplied by (U / D); and a first selector that selects a coefficient of a polyphase filter corresponding to the output sample. The second conversion unit includes a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter. A second product-sum calculator that performs linear interpolation on the sample signal output from the first converter and outputs a sample signal whose sampling frequency is multiplied by (441U / 440D); A second selector for selecting a coefficient of the polyphase filter corresponding to the sample.
[0054]
According to the present invention, for example, in the first upsampler of the first converter, the zero point of U-1 is inserted between the input sample signals, the sampling frequency is multiplied by U, and the first product-sum operation is performed. Output to the container.
In the first product-sum operation unit, a predetermined convolution operation is performed between the output signal of the first upsampler and the FIR filter, and the result is output to the first downsampler.
In the first downsampler, the sampling frequency is reduced to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples, and the sampling frequency is multiplied by (U / D). The sampled signal is output to the second upsampler of the second converter.
In the second upsampler of the second conversion unit, the sampling frequency is multiplied by U / D in the first conversion unit, and a zero point of 439 is inserted between the sample signals output from the first downsampler. It is multiplied by 440 and output to the second product-sum calculator.
In the second product-sum operation unit, linear interpolation is performed on the output signal of the second upsampler, and the result is output to the second downsampler.
In the second downsampler, the sampling frequency is reduced to 1/441 by thinning out the output signal of the second product-sum operation unit at intervals of 441 samples. As a result, a sample signal whose sampling frequency is multiplied by (440U / 441D) is output.
[0055]
Further, according to the present invention, for example, in the first upsampler of the first converter, the zero point of U-1 is inserted between the input sample signals, and the sampling frequency is increased by U times to obtain the first product. Output to the sum operator.
In the first product-sum operation unit, a predetermined convolution operation is performed between the output signal of the first upsampler and the FIR filter, and the result is output to the first downsampler.
In the first downsampler, the sampling frequency is reduced to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples, and the sampling frequency is multiplied by (U / D). The sampled signal is output to the second upsampler of the second converter.
In the second upsampler of the second conversion unit, the sampling frequency is multiplied by U / D in the first conversion unit, and 440 zeros are inserted between the sample signals output from the first downsampler. It is multiplied by 441 and output to the second product-sum calculator.
In the second product-sum operation unit, linear interpolation is performed on the output signal of the second upsampler, and the result is output to the second downsampler.
Then, in the second downsampler, the sampling frequency is reduced to 1/440 by thinning out the output signal of the second product-sum calculator at intervals of 440 samples. As a result, a sample signal whose sampling frequency is multiplied by (441U / 440D) is output.
[0056]
In such a sampling rate converter, the cut-off frequency of the FIR filter is increased, so that a linear phase FIR filter is easily designed.
Also, since the number of taps is small, a memory is not so required.
Further, since the cutoff frequency is increased, the FIR filter can be designed with a small number of taps, so that the calculation amount is reduced.
[0057]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0058]
First embodiment
FIG. 11 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 32 kHz to 44.1 kHz according to the first embodiment of the present invention.
[0059]
In FIG. 11, U and D are positive integers that are relatively prime, and H (z) indicates a transfer function of the FIR filter. The upward arrow indicates upsampling in which (U-1) zero points are inserted between signals, and the downward arrow indicates downsampling in which D signals are thinned out at intervals of D signals.
[0060]
The sampling conversion apparatus 100 is configured by cascade-connecting a first conversion unit 110 based on polyphase decomposition at a preceding stage and a second conversion unit 120 based on linear interpolation at a subsequent stage.
That is, in the sampling conversion device 100, the first conversion unit 110 and the second conversion unit 120 are separated to realize sampling rate conversion divided into two stages.
[0061]
Specifically, at the sampling rate from 32 kHz to 44.1 kHz according to the first embodiment, the following equation transformation is performed, and the first 8/11 portion is converted into a polyphase signal by the first conversion unit 110. This is realized by sampling rate conversion by decomposition, and the second half of 440/441 performs an operation of reducing one sample by linear interpolation in the second conversion unit 120.
[0062]
(Equation 7)

[0063]
In the first embodiment, as shown in FIG. 11, the first conversion unit 110 includes an input terminal 111, a first upsampler 112, a first product-sum calculator 113, a first downsampler 114, And an intermediate terminal 115.
Further, the second converter 120 has a second upsampler 121, a second product-sum calculator 122, a second downsampler 123, and an output terminal 124.
[0064]
To the input terminal 111, a sample signal x (n) having a sampling frequency Fs (32 kHz in the first embodiment) is input.
[0065]
The first upsampler 112 receives the sample data x (n) of the sampling frequency Fs input from the input terminal 111, inserts zero points of U-1 (seven in the first embodiment), and Fs is increased by U times (8 times in the first embodiment), and a sample signal of the sampling frequency U1Fs is output to the first sum-of-products arithmetic unit 113.
[0066]
The first sum-of-products arithmetic unit 113 includes a low-pass FIR filter designed based on a Rems exchange algorithm described later, performs a convolution operation represented by the following expression (performs band limitation), and outputs the operation result to the next stage. Output to the first down sampler 114.
[0067]
(Equation 8)

[0068]
Here, h (n) is the impulse response of the FIR filter, and the output of the convolution (before the downsampler) is a sample in which a zero is inserted by the upsampler.
[0069]
The first downsampler 114 thins the output signal of the first sum-of-products arithmetic unit 113 at the sampling frequency U1Fs at intervals of D samples (11 samples in the first embodiment), thereby reducing the sampling frequency to 1 /. D, the sampling rate is converted to (U1 / D1), and the second upsampler 121 of the second converter 120 is converted via the intermediate terminal 115 as a sample signal z (n) of the sampling frequency (U1 / D1). Output to
[0070]
The second upsampler 121 receives the sample data x (n) of the sampling frequency (U1 / D1) Fs input from the intermediate terminal 115, inserts 439 zeros, and increases the sampling frequency Fs to 440 times. , And outputs a sample signal of the sampling frequency U2Fs to the second product-sum calculator 122.
[0071]
The second product-sum calculator 122 includes, for example, an FIR filter designed based on a Rems exchange algorithm described later, performs a predetermined linear interpolation process, and performs processing on the processed result, like the first product-sum calculator 113, for example. The signal is output to the second downsampler 123 at the next stage.
[0072]
The second downsampler 123 lowers the sampling frequency to 1/441 by thinning out the output signal of the second product-sum calculator 122 at the sampling frequency U2Fs at an interval of 441 samples, and lowers the sampling rate to (440U / 441D), and output from the output terminal 124 as a sample signal y (m) of the sampling frequency (440U / 441D) Fs.
[0073]
Hereinafter, a method of designing the FIR filter of the first product-sum calculator 113 (and / or the second product-sum calculator 122) will be described in detail.
[0074]
The linear phase FIR filter according to the present embodiment can equivalently have a transversal type circuit configuration as shown in FIG. 12, for example.
As shown in FIG. 12, the linear phase FIR filter 130 includes (n-1) delay units 131-1 to 131-n-1 forming a shift register cascaded to the input terminal TIN; N multipliers 132 for multiplying a signal input to the input terminal TIN and an output signal of each of the delay units 131-1 to 131-n-1 by filter coefficients h (0) to h (n-1), respectively -1 to 132-n-1 and an adder 133 that adds the output signals of the n multipliers 132-1 to 132-n-1 and outputs the result to the output terminal TOUT.
However, as will be described in detail below, the filter coefficient h can be obtained by expanding the Remez Exchange algorithm, specifying the frequency point to be passed, and having a desired amplitude in consideration of the frequency response of the pre-filter. The characteristic is Chebyshev-approximately obtained, and is obtained from the approximated amplitude characteristic.
[0075]
Hereinafter, a specific method of setting the coefficient of the linear phase FIR filter according to the present invention will be described step by step with reference to the drawings.
[0076]
As shown in Expression (9), the transfer function H (z) of the N-tap linear phase FIR filter is a filter that is formed by the product of the transfer function Z (z) of the pre-filter and the transfer function K (z) of the equalizer. is there.
[0077]
(Equation 9)
H (z) = Z (z) · K (z) (9)
[0078]
Here, the pre-filter and the equalizer are U-tap and N- (U-1) -tap linear phase FIR filters, respectively, and the transfer function of the pre-filter is given in advance.
Further, Np arbitrary frequency points are passed in the frequency domain. Therefore, the filter design of the transfer function H (z) here means that the signal passes through any specified frequency point and has the amplitude characteristic H (e^jw) To the desired amplitude characteristic D (e^jw) To determine the transfer function K (z) of the N- (U-1) tap equalizer.
[0079]
The number of taps assigned to the equalizer of the transfer function K (z) is set to L = N− (U−1).
As shown in FIG. 13, the transfer function K (z) of the linear phase FIR filter is classified into four cases because it has a linear phase.
Specifically, odd taps shown in FIG. 13A, 1 for even symmetry, even taps shown in FIG. 13B, 2 for even symmetry, odd taps shown in FIG. Case 3 is classified into four cases, that is, even taps shown in FIG.
[0080]
Then, the amplitude characteristic function K (e^jw) Is rewritten as follows while cases 1 are left as they are.
[0081]
(Equation 10)

[0082]
That is, the amplitude characteristic function K (e^jw) Is a fixed parameter function Q (e) shown in FIG.^jw) And the cosine series P (e^jw). Hereinafter, the upper limit of the sum of Expressions (10-1) to (Equation 10-4) is represented as R-1 + 2 × Np. That is, R is calculated as shown in FIG. A (n); ｂb (n); ￣c (n); d (n) are collectively referred to as p (n).
[0083]
The desired amplitude characteristic D (e^jw), And the weight for each frequency is W (e^jw), The weighted approximation error is defined as follows:
[0084]
(Equation 11)

[0085]
(Equation 12)

[0086]
Substituting equation (12) into equation (11) gives the following.
[0087]
(Equation 13)

[0088]
However, ＾ W (e^jw), ＾ D (e^jw) Is as follows.
[0089]
[Equation 14]

[0090]
[Equation 15]

[0091]
Equation (13) represents the weighted approximation error of the linear phase FIR filter in four cases, case 1 to case 4.
The weighted Chebyshev approximation problem is expressed by | E (e) within the specified frequency band in Expression (11).^jw) | A (n); 式 b (n); ￣ c (n); ｄ d (n) in equations (10-1) to (10-4) so as to minimize the maximum value of | It is.
[0092]
Hereinafter, a description will be given in connection with a specific example.
Here, as shown below and as shown in FIG. 15, the amplitude characteristic D (e^jw) Is defined.
[0093]
(Equation 16)

[0094]
However, when R is given, the values of δ1 and δ2 cannot be arbitrarily specified, but the ratio can be specified.
W (e^jw) Is a constant value W1 in the pass band and W2 in the stop band, and is selected so that W1 δ1 = W2 δ2 holds. For example, W1 = 1 and W2 = δ1 / δ2 are selected. At this time, the following alternating theorem holds.
[0095]
theorem
(R-1) next cosine series P (e^jw) Is the best weighted Chebyshev approximation to the target property in the interval (0, π) of w.
(1) E (e^jw) Takes an extreme value at least (R + 1) times in the interval (0, π). The frequency at which the extremum takes place is w0 <w1 <w2 <... <wR-1 <wR.
(2) Neighboring extrema have different signs, and the absolute values of all extrema are equal. That is, the following condition is satisfied.
[0096]
[Equation 17]

[0097]
Therefore, | E (e^jwi  ) | Is | E (e^jw) |
[0098]
As a technique for obtaining the best Chebyshev approximation, there is a Remez Exchange Algorithm based on the alternating theorem (Rabiner, LR, McClellan, JH and Parks, TW: "FIR Digital Filter"). Techniques Using Weighed Chebyshev Application ", Proc. IEEE, Vol 63, April, pp. 595-610, 1975).
The Remms exchange algorithm performs Chebyshev approximation of a desired amplitude characteristic in a frequency domain, and obtains a coefficient of a linear phase FIR filter from the approximated amplitude characteristic.
[0099]
FIG. 16 is a flowchart of a Remms exchange algorithm according to the present invention, which passes an arbitrary frequency point and considers the frequency response of a prefilter.
The Reems exchange algorithm considering the frequency response of a specific prefilter is as follows.
[0100]
step0
As shown in FIG. 16, first, initialization is performed (F101). In this initial setting, setting of a linear phase FIR filter, setting of a band, setting of a coefficient of a pre-filter, input of an arbitrary frequency point to be passed, and setting of an initial extreme point are performed.
The specific items to be set are as follows.
・ Number of taps,
A linear phase FIR filter having even or odd symmetry;
・ Number of bands,
・ Frequencies at both ends of each band,
A desired amplitude value for each band,
Weighting for each band,
・ Prefilter coefficient,
・ Frequency and amplitude value (w_{R + i}  , D (e^{jwR + 1}  ), I = 1,..., Np),
-Extreme frequency w in the approximate band⁽⁰⁾  = W_k  ⁽⁰⁾  (K = 0, ..., R)
Here, the right superscript (i) represents the number of repetitions.
[0101]
step1
Next, a Lagrangian interpolation polynomial for interpolating the amplitude characteristic from the current extreme point is generated (F102).
The necessary and sufficient condition for minimizing the objective function of the Chebyshev approximation expressed by the above equation (11) is shown by the alternating theorem. Therefore, based on the alternating theorem, a weighted approximation error δ from the desired amplitude characteristic at each frequency point^(I)  Are equal and the signs are alternated, the parameter p (n) in the following equation is obtained.
[0102]
(Equation 18)

[0103]
That is, the frequency point w^(I)  = W_k  ^(I)  The weighted approximation error of Expression (7) in (k = 0,..., R) satisfies the following expression.
[0104]
[Equation 19]

[0105]
Hereinafter, the right superscript (i) is omitted for simplification. Transforming equation (19) gives the following.
[0106]
(Equation 20)

[0107]
Then, an equation of a point to be passed in the frequency domain is added as a constraint to equation (20).
[0108]
(Equation 21)

[0109]
Expressions (20) and (21) are expressed as a matrix as follows.
[0110]
(Equation 22)

[0111]
However, solving this equation requires a great deal of calculation, so δ is first determined analytically.
[0112]
(Equation 23)

[0113]
[Equation 24]

[0114]
(Equation 25)

[0115]
αk is the cofactor of the element in the k-th row (R + 1) column of the matrix F. However, ＾ W (e^jw), ＾ D (e^jw) Uses equations (14) and (15), respectively.
Next, the following equation is set using this δ.
[0116]
(Equation 26)

[0117]
[Equation 27]

[0118]
In this case, a Lagrangian interpolation polynomial is used as an interpolation polynomial for interpolating using an extreme point and a frequency point to be passed in order to obtain an amplitude characteristic of a frequency other than the extreme point. That is, P (e^jw) Is calculated by performing a value Ck with wk (k = 0,..., R + Np) using a Lagrange interpolation polynomial.
[0119]
[Equation 28]

[0120]
(Equation 29)

[0121]
[Equation 30]

[0122]
This result corresponds to solving equation (22).
[0123]
step2
A new extreme point is obtained from the amplitude characteristic obtained from the interpolation polynomial (F103), and it is repeatedly determined whether or not the optimal approximation has been obtained (F104).
Each extreme value point wk resulting from the above-described step 1 is not necessarily a weighted error function E (e^jw), And | E (e^jw) |> Δ^(I)  May exist. So the new extreme point w^{(I + 1)}  Is determined from the simultaneous replacement method for all points.
All points simultaneous replacement method:
Based on the following equation, the extremum of the weighted approximation error calculated from the extremal point used for the interpolation is searched for over the entire approximation band, and is searched for a new extremal point w^{(I + 1)}  = W_k  ^{(I + 1)}  (K = 0, 1,..., R), and the process returns to step 1.
[0124]
[Equation 31]

[0125]
It is assumed that the optimum approximation is obtained when the position of the extremum does not change. This is the condition for ending the repetition, and the process proceeds to the next step 3.
[0126]
FIGS. 17A to 17C are conceptual diagrams of the all-points swapping method.
Briefly, the black circles in FIGS. 17A to 17C represent the extreme points used for interpolation, and the weighted approximation error E (e) obtained from the extreme points^jw) Corresponds to the solid line.
As shown in FIG. 17A, the value of the weighted approximation error at the extreme point of the black circle is a white circle, but the actual extreme value is the frequency indicated by the square. Therefore, the frequency indicated by the square is set as a new extreme point, and the process returns to step 1.
Also, as shown in FIG. 17B, since the frequency of the extreme point used for interpolation and the frequency of the actual extreme value are shifted, the frequency indicated by the square is set as a new extreme point, and the process returns to step 1.
Then, as shown in FIG. 17C, the repetition ends when the extremum point used for the interpolation becomes the same as the extremum point (white circle) of the actual weighted approximation error.
[0127]
step3
The coefficient of the linear phase FIR filter is obtained from the approximated amplitude characteristic (F105).
The optimal approximation function P (e^jw)), An N-tap impulse response h (n) is obtained from the following equation instead of p (n).
[0128]
(Equation 32)

[0129]
[Equation 33]

[0130]
[Equation 34]

[0131]
(Equation 35)

[0132]
[Equation 36]

[0133]
Further, when obtaining an impulse response k (n) of an equalizer having L = N- (U-1) taps, it is calculated from the following equation.
[0134]
(37)

[0135]
[Equation 38]

[0136]
[Equation 39]

[0137]
(Equation 40)

[0138]
(Equation 41)

[0139]
If the transfer function Z (z) of the pre-filter is 1 as shown by the following equation, it is the same as the Remms exchange algorithm that passes an arbitrary frequency point.
[0140]
(Equation 42)
Z (z) = 1 (42)
[0141]
Also, if there is no arbitrary frequency point to be passed by the pre-filter and Np = 0, it is the same as the Reems exchange algorithm considering the frequency response of the pre-filter.
[0142]
Further, if the pre-filter has a transfer function Z (z) of 1 as shown in the following equation and has no arbitrary frequency point to be passed, and Np = 0, a normal Remes exchange algorithm is used. Is the same.
[0143]
[Equation 43]
Z (z) = 1 (43)
[0144]
FIGS. 18 (A) to 18 (D) show low-pass designed with a Remms exchange algorithm that passes an arbitrary frequency point and is extended so that the frequency response of a pre-filter can be considered with respect to the following specifications. FIG. 3 is a diagram illustrating a frequency response of a filter.
In the following description, a zero point for avoiding chessboard distortion will be treated as a prefilter.
The frequency response of the prefilter is expressed as:
[0145]
[Equation 44]

[0146]
The specifications are shown below.
[0147]
Linear phase FIR filter
・ 24 taps
・ Even symmetric
U = 3 (adjust so that the DC gain becomes U)
Design method
-Designed with a Remms exchange algorithm that passes an arbitrary frequency point and considers the frequency response of the prefilter.
[0148]
[Table 1]

[0149]
[Table 2]

[0150]
FIG. 18 (A) is a diagram showing the frequency response displayed in decibels, FIG. 18 (B) is a diagram showing the displayed jitter frequency response as it is, FIG. 18 (C) is an enlarged view of the vicinity of gain 3, and FIG. D) is an enlarged view around the gain 0.
In FIGS. 18A to 18D, the dotted lines indicate the frequency characteristics of the pre-filter (Pre-filter) and the frequency characteristics of the equalizer (Equalizer), and the solid curves indicate the finally obtained frequency characteristics (Proposed H (z )), And the vertical solid line indicates the frequency (Zero Point) at which H (z) = 0 must be set in order to avoid chessboard distortion, and the black circle indicates a band break.
[0151]
From FIG. 18 (A), it can be confirmed that the gain in the pass band is maintained at a constant value and passes through the zero point for avoiding chessboard distortion.
Also, it can be confirmed from FIG. 18C that the signal passes through the designated frequency point. Further, from FIGS. 18C and 18D, it can be confirmed that the equiripple is maintained.
[0152]
In other words, a low-pass filter that passes an arbitrary frequency point and is designed with a Remms exchange algorithm extended so as to take into account the frequency response of the prefilter can obtain good frequency response characteristics.
[0153]
Next, the operation of the sampling rate converter having the above configuration will be described.
[0154]
In the first converter 110, a sample signal x (n) having a sampling frequency Fs (32 kHz) input from the input terminal 111 is input to the first upsampler 112.
In the first upsampler 112, U-1 (seven) zeros are inserted between the signals, the sampling frequency Fs is increased by a factor of U (8 times), and the sample signal of the sampling frequency U1Fs is converted to the first product. It is output to the sum calculator 113.
In the first product-sum operation unit 113, a convolution operation based on Expression (8) is performed, the band is limited, and the resultant is supplied to the first downsampler 114 in the next stage.
At this time, the output of the convolution (before the downsampler) is a sample in which zeros are inserted by the upsampler and interpolated by the convolution operation.
Next, in the first downsampler 114, the sampling frequency is reduced to 1 / D by thinning out the output signal of the first sum-of-products calculator 113 at the sampling frequency U1Fs at intervals of D samples (11 samples). Can be
As a result, the sampling rate is converted to (U1 / D1) times, and the second upsampler of the second converter 120 via the intermediate terminal 115 as the sample signal z (n) of the sampling frequency (U1 / D1) Fs. It is output to 121.
[0155]
In the second upsampler 121 of the second converter 120, 439 zeros are inserted into the sample data x (n) of the sampling frequency (U1 / D1) Fs input from the intermediate terminal 115, and the sampling frequency Fs It is raised to 440 times. Then, a sample signal of the sampling frequency U2Fs is output from the second upsampler 121 to the second product-sum calculator 122.
In the second product-sum operation unit 122, a predetermined linear interpolation process is performed on the output signal of the second upsampler 121, and the processing result is output to the second downsampler 123 in the next stage.
In the second downsampler 123, the sampling frequency is reduced to 1/441 by thinning out the output signal of the second product-sum calculator 122 at the sampling frequency U2Fs at intervals of 441 samples.
As a result, the sampling rate is converted to (440U / 441D) times, and output from the output terminal 124 as a sample signal y (m) of the sampling frequency (440U / 441D) Fs.
[0156]
As described above, according to the first embodiment, the first conversion unit 110 based on the polyphase decomposition in the preceding stage and the second conversion unit 120 based on the linear interpolation in the subsequent stage are cascade-connected to each other. And the sampling rate from 32 kHz to 44.1 kHz is converted into a predetermined equation (320/441) = (320/440) · (440/441) = (8/11) · (440 / 441), the first half of 8/11 is realized by sampling rate conversion by polyphase decomposition in the first converter 110, and the latter half of 440/441 is realized by linear interpolation in the second converter 120. , The following effect can be obtained.
[0157]
That is, in the sampling rate converter 100 from 32 kHz to 44.1 kHz, the cutoff frequency ω of the FIR filter used for the polyphase decomposition of the first converter 110 in the first half._C  Is (π / 11), which is a cutoff frequency sufficiently higher than the conventional (π / 441).
Further, the cutoff frequency ω_C  Assuming that the number of taps in the polyphase is 11, the number of taps for realizing is 11 × 8 = 88 taps.
This degree of cutoff frequency ω_C  Then, the number of taps of this level can be sufficiently realized, and the level can be designed even with a smaller number of taps.
As described above, according to the first embodiment, since the cutoff frequency increases, a linear phase FIR filter can be easily designed.
Further, since the number of taps is small, the memory capacity is not so much required, the memory capacity can be reduced, and the cost can be reduced.
Further, since the cutoff frequency is increased, the FIR filter can be designed with a small number of taps, and as a result, there is an advantage that the amount of calculation is reduced.
[0158]
In the sampling rate converter 100, the FIR filter of the product-sum calculator has an impulse response as a filter coefficient, and the transfer function H (z) is the transfer function Z (z) of the prefilter and the transfer function K of the equalizer. A linear phase FIR filter associated with (z) and associated with the frequency point to be passed and the frequency response of the pre-filter, wherein the filter coefficient is arbitrary with respect to the frequency point to be passed and the frequency response of the pre-filter. Based on the amplitude characteristic of the equalizer obtained by performing weighted approximation to a desired characteristic by using a Remes Exchange algorithm that passes through the frequency points of Because of this setting, this sampling rate converter It has the advantage.
That is, chessboard distortion can be avoided. Also, an arbitrary pre-filter can be considered, and an arbitrary frequency point can be passed.
[0159]
Second embodiment
FIG. 19 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 48 kHz to 44.1 kHz according to the second embodiment of the present invention.
[0160]
In FIG. 19, U and D are relatively prime positive integers, and H (z) indicates a transfer function of the FIR filter. The upward arrow indicates upsampling in which (U-1) zero points are inserted between signals, and the downward arrow indicates downsampling in which D signals are thinned out at intervals of D signals.
[0161]
The sampling conversion apparatus 100A is configured by cascade-connecting a first conversion unit 110A based on a polyphase decomposition in a preceding stage and a second conversion unit 120 based on a linear interpolation in a subsequent stage.
That is, in the sampling conversion device 100A, the first conversion unit 110A and the second conversion unit 120 are separated to realize sampling rate conversion in two stages.
[0162]
Specifically, at the sampling rate from 48 kHz to 44.1 kHz according to the first embodiment, the following equation transformation is performed, and the first 12/11 portion is converted into the polyphase in the first conversion unit 110A. This is realized by sampling rate conversion by decomposition, and the second half of 440/441 performs an operation of reducing one sample by linear interpolation in the second conversion unit 120.
[0163]
[Equation 45]

[0164]
In the second embodiment, the configuration of the first conversion unit 110A and the second conversion unit 120 is different from that of the first embodiment described above in that the configuration of the first upsampler 112A of the first conversion unit 110A is different from that of the first embodiment. In upsampling operation.
That is, the first upsampler 112A of FIG. 19 receives the sample data x (n) of the sampling frequency Fs input from the input terminal 111, and is different from U−1, that is, the seven in the first embodiment. , 11 zeros are inserted, and the sampling frequency Fs is increased by a factor of U, that is, by a factor of 12, unlike the eight times of the first embodiment, and the sample signal of the sampling frequency U1Fs is supplied to the first product-sum calculator 113. Output.
[0165]
Other configurations are the same as those of the first embodiment, and the entire detailed operation is performed in the same manner as in the first embodiment. Therefore, a detailed description of the operation is omitted here.
[0166]
As described above, according to the present second embodiment, the first conversion unit 110A based on the polyphase decomposition in the preceding stage and the second conversion unit 120 based on the linear interpolation in the subsequent stage are cascade-connected to form two stages. Is realized, and the sampling rate from 48 kHz to 44.1 kHz is converted to a predetermined formula (480/441) = (480/440) · (440/441) = (12/11) · (440 / 441), the first half of 12/11 is realized by sampling rate conversion by polyphase decomposition in the first conversion unit 110A, and the second half of 440/441 is linear interpolation in the second conversion unit 120. , The following effect can be obtained.
[0167]
That is, in the sampling rate converter 100A from 48 kHz to 44.1 kHz, the cutoff frequency ω of the FIR filter used for the polyphase decomposition of the first converter 110 in the first half._C  Is (π / 12), which is a cutoff frequency sufficiently higher than the conventional (π / 480).
Further, the cutoff frequency ω_C  Assuming that the number of taps in the polyphase is 11, the number of taps for realizing is 11.times.12 = 132 taps.
This degree of cutoff frequency ω_C  Then, the number of taps of this level can be sufficiently realized, and the level can be designed even with a smaller number of taps.
As described above, according to the second embodiment, since the cutoff frequency increases, a linear phase FIR filter can be easily designed.
Further, since the number of taps is small, the memory capacity is not so much required, the memory capacity can be reduced, and the cost can be reduced.
Further, since the cutoff frequency is increased, the FIR filter can be designed with a small number of taps, and as a result, there is an advantage that the amount of calculation is reduced.
[0168]
According to the sampling rate conversion device 100A, chessboard distortion can be avoided. Also, an arbitrary pre-filter can be considered, and an arbitrary frequency point can be passed.
[0169]
Third embodiment
FIG. 20 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 44.1 kHz to 32 kHz according to the third embodiment of the present invention.
[0170]
20, U and D are relatively prime positive integers, and H (z) indicates a transfer function of the FIR filter. The upward arrow indicates upsampling in which (U-1) zero points are inserted between signals, and the downward arrow indicates downsampling in which D signals are thinned out at intervals of D signals.
[0171]
The sampling conversion device 200 is configured by cascade-connecting a first conversion unit 210 based on a polyphase decomposition at a preceding stage and a second conversion unit 220 based on a linear interpolation at a subsequent stage.
That is, in the sampling conversion device 200, the first conversion unit 210 and the second conversion unit 220 are separated to realize sampling rate conversion divided into two stages.
[0172]
Specifically, at the sampling rate from 44.1 kHz to 32 kHz according to the third embodiment, the following equation transformation is performed, and the 11/8 portion of the first half is converted into a polyphase in the first conversion section 210. This is realized by sampling rate conversion by decomposition, and the second half of 441/440 performs an operation of increasing one sample by linear interpolation in the second conversion unit 220.
[0173]
[Equation 46]

[0174]
In the third embodiment, as shown in FIG. 20, the first conversion unit 210 includes an input terminal 211, a first upsampler 212, a first product-sum calculator 213, a first downsampler 214, And an intermediate terminal 215.
Further, the second converter 220 has a second upsampler 221, a second product-sum calculator 222, a second downsampler 223, and an output terminal 224.
[0175]
A sample signal x (n) having a sampling frequency Fs (44.1 kHz in the third embodiment) is input to the input terminal 211.
[0176]
The first upsampler 212 receives the sample data x (n) of the sampling frequency Fs input from the input terminal 211, inserts zeros of U-1 (10 in the third embodiment), and Fs is increased by U times (11 times in the third embodiment), and a sample signal of the sampling frequency U1Fs is output to the first product-sum calculator 213.
[0177]
The first sum-of-products calculator 213 includes a low-pass FIR filter designed based on the Remm's exchange algorithm described in the first embodiment, and performs the convolution operation represented by the above equation (8) (with the band limitation). And outputs the calculation result to the first downsampler 214 at the next stage.
[0178]
The first downsampler 214 thins the output signal of the first product-sum calculator 213 at the sampling frequency U1Fs at intervals of D samples (8 samples in the third embodiment) to reduce the sampling frequency by 1 /. D, the sampling rate is converted to (U1 / D1), and the second upsampler 221 of the second conversion unit 220 via the intermediate terminal 215 as the sample signal z (n) of the sampling frequency (U1 / D1). Output to
[0179]
The second upsampler 221 receives the sample data x (n) of the sampling frequency (U1 / D1) Fs input from the intermediate terminal 215, inserts 440 zeros, and increases the sampling frequency Fs to 441 times. , And outputs a sample signal of the sampling frequency U2Fs to the second product-sum calculator 222.
[0180]
The second product-sum calculator 122 includes an FIR filter designed based on the Remms exchange algorithm described in the first embodiment, for example, like the first product-sum calculator 213, and performs a predetermined linear interpolation process. And outputs the processing result to the second downsampler 223 at the next stage.
[0181]
The second downsampler 223 reduces the sampling frequency to 1/440 by thinning out the output signal of the second product-sum calculator 222 at the sampling frequency U2Fs at intervals of 440 samples, and reduces the sampling rate to (441U / 440D) and output from the output terminal 224 as a sample signal y (m) having a sampling frequency (441U / 440D) Fs.
[0182]
Next, the operation of the sampling rate converter having the above configuration will be described.
[0183]
In the first converter 210, a sample signal x (n) having a sampling frequency Fs (44.1 kHz) input from the input terminal 211 is input to the first upsampler 212.
In the first upsampler 212, U-1 (10) zeros are inserted between the signals, the sampling frequency Fs is increased by U times (11 times), and the sample signal of the sampling frequency U1Fs is converted to the first product. It is output to the sum calculator 213.
In the first product-sum operation unit 213, a convolution operation based on Expression (8) is performed, the band is limited, and the resultant is supplied to the first downsampler 214 in the next stage.
Next, in the first down sampler 214, the sampling frequency is reduced to 1 / D by thinning out the output signal of the first sum-of-products calculator 213 at the sampling frequency U1Fs at intervals of D samples (8 samples). Can be
Thereby, the sampling rate is converted to (U1 / D1) times, and the second upsampler of the second converter 220 via the intermediate terminal 215 as the sample signal z (n) of the sampling frequency (U1 / D1) Fs. 221 is output.
[0184]
In the second upsampler 221 of the second converter 120, 440 zeros are inserted into the sample data x (n) of the sampling frequency (U1 / D1) Fs input from the intermediate terminal 215, and the sampling frequency Fs is reduced. It is increased by 441 times. Then, a sample signal of the sampling frequency U2Fs is output from the second upsampler 221 to the second product-sum calculator 222.
In the second product-sum calculator 222, a predetermined linear interpolation process is performed on the output signal of the second upsampler 221, and the processing result is output to the second downsampler 223 in the next stage.
In the second downsampler 223, the sampling frequency is reduced to 1/440 by thinning out the output signal of the second product-sum calculator 222 at the sampling frequency U2Fs at an interval of 440 samples.
As a result, the sampling rate is converted to (441U / 440D) times, and output from the output terminal 224 as a sample signal y (m) of the sampling frequency (441U / 440D) Fs.
[0185]
As described above, according to the third embodiment, the first conversion unit 210 based on the polyphase decomposition at the preceding stage and the second conversion unit 220 based on the linear interpolation at the subsequent stage are cascade-connected, and the two-stage The sampling rate conversion from 44.1 kHz to 32 kHz is realized by a predetermined formula modification (441/320) = (440/320) · (441/440) = (11/8) · (441 / 440), the first 11/8 part is realized by sampling rate conversion by polyphase decomposition in the first conversion unit 210, and the second half 441/440 is realized by linear interpolation in the second conversion unit 120. The following effect can be obtained by performing the operation of increasing the number of samples by 1.
[0186]
That is, in the sampling rate converter 200 from 44.1 kHz to 32 kHz, the cutoff frequency ω of the FIR filter used for the polyphase decomposition of the first converter 210 in the first half._C  Is (π / 11), which is a cutoff frequency sufficiently higher than the conventional (π / 441).
Further, the cutoff frequency ω_C  Is assumed to be 11 × 11 = 121 taps, assuming that the number of taps in the polyphase is 11.
This degree of cutoff frequency ω_C  Then, the number of taps of this level can be sufficiently realized, and the level can be designed even with a smaller number of taps.
As described above, according to the third embodiment, since the cutoff frequency increases, a linear phase FIR filter can be easily designed.
Further, since the number of taps is small, the memory capacity is not so much required, the memory capacity can be reduced, and the cost can be reduced.
Further, since the cutoff frequency is increased, the FIR filter can be designed with a small number of taps, and as a result, there is an advantage that the amount of calculation is reduced.
[0187]
In the sampling rate converter 200, the FIR filter of the product-sum calculator has an impulse response as a filter coefficient, and the transfer function H (z) is the transfer function Z (z) of the pre-filter and the transfer function K of the equalizer. A linear phase FIR filter associated with (z) and associated with the frequency point to be passed and the frequency response of the pre-filter, wherein the filter coefficient is arbitrary with respect to the frequency point to be passed and the frequency response of the pre-filter. Based on the amplitude characteristic of the equalizer obtained by performing weighted approximation to a desired characteristic by using a Remes Exchange algorithm that passes through the frequency points of Because of this setting, this sampling rate converter It has the advantage.
That is, chessboard distortion can be avoided. Also, an arbitrary pre-filter can be considered, and an arbitrary frequency point can be passed.
[0188]
Fourth embodiment
FIG. 21 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 44.1 kHz to 48 kHz according to the fourth embodiment of the present invention.
[0189]
In FIG. 21, U and D are positive integers that are relatively prime, and H (z) indicates a transfer function of the FIR filter. The upward arrow indicates upsampling in which (U-1) zero points are inserted between signals, and the downward arrow indicates downsampling in which D signals are thinned out at intervals of D signals.
[0190]
The sampling conversion device 200A is configured by cascade-connecting a first conversion unit 210A based on polyphase decomposition at a preceding stage and a second conversion unit 220 based on linear interpolation at a subsequent stage.
That is, in the sampling conversion apparatus 200A, the first conversion unit 210A and the second conversion unit 220 are separated to realize sampling rate conversion divided into two stages.
[0191]
Specifically, at the sampling rate from 44.1 kHz to 32 kHz according to the third embodiment, the following equation transformation is performed, and the 11/12 portion of the first half is converted into the polyphase in the first conversion section 210A. This is realized by sampling rate conversion by decomposition, and the second half of 441/440 performs an operation of increasing one sample by linear interpolation in the second conversion unit 220.
[0192]
[Equation 47]

[0193]
The fourth embodiment differs from the above-described third embodiment in the configuration of the first conversion unit 210A and the second conversion unit 220, in that the configuration of the first downsampler 214A of the first conversion unit 210A is different from that of the third embodiment. It is in downsampling operation.
That is, the first downsampler 214A in FIG. 21 converts the output signal of the first sum-of-products calculator 213 at the sampling frequency U1Fs into D samples, that is, different from the eight samples of the third embodiment, at intervals of 12 samples. , The sampling frequency is reduced to 1 / D and the sampling rate is converted to (U1 / D1). Is output to the second upsampler 221 of the conversion unit 220.
[0194]
Other configurations are the same as those of the third embodiment, and the entire detailed operation is performed in the same manner as in the first embodiment. Therefore, a detailed description of the operation is omitted here.
[0195]
As described above, according to the fourth embodiment, the first conversion unit 210A based on the polyphase decomposition at the preceding stage and the second conversion unit 220 based on the linear interpolation at the subsequent stage are cascade-connected to form two stages. Is realized, and the sampling rate from 44.1 kHz to 48 kHz is converted into a predetermined equation (441/480) = (440/480) · (441/440) = (11/12) · (441 / 440), the first half of 11/12 is realized by sampling rate conversion by polyphase decomposition in the first conversion unit 210A, and the second half of 441/440 is realized by linear interpolation in the second conversion unit 220. The following effect can be obtained because the operation for increasing one sample is performed in step (1).
[0196]
That is, in the sampling rate converter 200A from 48 kHz to 44.1 kHz, the cutoff frequency ω of the FIR filter used for the polyphase decomposition of the first converter 210A in the first half._C  Is (π / 12), which is a cutoff frequency sufficiently higher than the conventional (π / 480).
Further, the cutoff frequency ω_C  Is 11 × 11 = 121 taps, assuming that the number of taps in the polyphase is 11.
This degree of cutoff frequency ω_C  Then, the number of taps of this level can be sufficiently realized, and the level can be designed even with a smaller number of taps.
As described above, according to the second embodiment, since the cutoff frequency is increased, a linear phase FIR filter can be easily designed.
Further, since the number of taps is small, the memory capacity is not so much required, the memory capacity can be reduced, and the cost can be reduced.
Further, since the cutoff frequency is increased, the FIR filter can be designed with a small number of taps, and as a result, there is an advantage that the amount of calculation is reduced.
[0197]
According to the sampling rate conversion device 200A, chessboard distortion can be avoided. Also, an arbitrary pre-filter can be considered, and an arbitrary frequency point can be passed.
[0198]
Fifth embodiment
FIG. 22 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 32 kHz or 48 kHz to 44.1 kHz according to the fifth embodiment of the present invention.
[0199]
In FIG. 22, U and D are relatively prime positive integers, and Q (z) indicates a transfer function of the polyphase filter. The upward arrow indicates upsampling in which (U-1) zero points are inserted between signals, and the downward arrow indicates downsampling in which D signals are thinned out at intervals of D signals.
[0200]
The fifth embodiment is different from the first and second embodiments in that a so-called polyphase (Polyphase) decomposition of an FIR filter is performed into n pieces to form a polyphase.
[0201]
In other words, the sampling converter 300 for converting to 44.1 kHz is configured by cascade-connecting a first converter 310 based on polyphase decomposition at the preceding stage and a second converter 220 based on linear interpolation at the subsequent stage.
In other words, in the fifth embodiment, the first half of the sampling rate converter 300 to 44.1 kHz is decomposed into a polyphase, and the second half is also decomposed into a linear interpolation filter having two taps of the polyphase filter. are doing.
[0202]
Here, the polyphase decomposition will be described again.
[0203]
Polyphase decomposition
The sampling rate converter uses the (N-1) -order FIR filter (transfer function H (z)) to limit the band, and interpolates the sample at the zero point.
[0204]
[Equation 48]

[0205]
The cutoff frequency ω of this FIR filter_C  Is as follows.
[0206]
[Equation 49]

[0207]
The configuration of FIG. 11 or FIG. 19 can be equivalently expressed as shown in FIG. 22 by the polyphase configuration. The transfer function H (z) of the filter of Equation (48) and the transfer function Qi (z) of the polyphase filter are expressed by the following relationship.
[0208]
[Equation 50]

[0209]
(Equation 51)

[0210]
However, N is set to be an integral multiple of U, or when there are not enough NU taps, calculation is performed assuming that a coefficient of 0 exists.
[0211]
The input / output relationship of the interpolator shown in FIG. 22 is as follows by the convolution and upsampler processing when the impulse response of the polyphase filter Qi (z) is represented by qi (n).
[0212]
(Equation 52)

[0213]
Here, k is an integer, and xi (m) is as follows.
[0214]
(Equation 53)

[0215]
In the fifth embodiment, as shown in FIG. 22, the first conversion unit 310 of the sampling rate conversion device 300 includes an input terminal 311, first product-sum calculators 312-1 to 312-U, Up samplers 313-1 to 313-U, first delay units 314-1 to 314-U-1, first adders 315-1 to 315-U-1, a first down sampler 316, and an intermediate unit. It has a terminal 317.
Among these components, the first delay units 314-1 to 314-U-1 and the second adders 315-1 to 315-U-1 constitute a first adding unit.
[0216]
In addition, as shown in FIG. 22, the second conversion unit 320 includes second product-sum calculators 321-1 to 321-440, second upsamplers 322-1 to 322-440, and a second delay unit. 323-1 to 323-439, second adders 324-1 to 324-439, a first downsampler 325, and an output terminal 326.
Among these constituent elements, the second delay means 323-1 to 323-439 and the second adders 324-1 to 324-439 constitute a second adding means.
[0217]
The input terminal 311 receives a sample signal x (n) having a sampling frequency Fs (32 kHz or 48 kHz).
[0218]
The first multiply-accumulate units 312-1 to 312-U each have a transfer function obtained by polyphase decomposition of an FIR filter designed based on the above-described Remms exchange algorithm.₀  (Z) to Q_U-1  Including the polyphase filter of (z), the convolution operation of the input sample signal and the polyphase filter is performed based on the above equation (53), and the operation result is converted to the first upsamplers 313-1 to 313 of the next stage. Output to -U.
[0219]
The first upsamplers 313-1 to 313-U receive the output sample signals of the first sum-of-products calculators 312-1 to 312-U, and respectively determine the zero points of U-1 (7 or 11). Then, the sampling frequency Fs is increased to U times (8 times or 12 times), and a sample signal of the sampling frequency UFs is output.
[0220]
The first delay unit 314-1 delays the sample signal of the sampling frequency UFs by the first upsampler 313-1 by a predetermined time and outputs the result to the first adder 315-1.
Further, the first delay units 314-2 to 314-U-1 delay the output signals of the first adders 315-1 to 315-U-2 by a predetermined time, and make the first adders 315-2. To 315-U-1.
[0221]
The first adder 315-1 adds the sample signal of the sampling frequency UFs by the first upsampler 313-2 and the sample signal delayed by the first delay unit 314-1 to add a first delay unit 314. -2.
The first adder 315-2 adds the sample signal of the sampling frequency UFs by the first upsampler 313-3 and the sample signal delayed by the first delay unit 314-2, and adds a first delay unit 313. -3.
Similarly, the first adder 315-U-1 adds the sample signal of the sampling frequency UFs by the first upsampler 313-U and the sample signal delayed by the first delay unit 314-U-1. Then, the data is output to the first downsampler 316.
[0222]
The first down sampler 316 outputs the output signal of the first adder 315-U-1, that is, the signal obtained by adding the sample signal whose sampling frequency has been multiplied by U by each of the up samplers 313-1 to 313-U-1. Is thinned out at intervals of D samples (for example, 11 samples), the sampling frequency is reduced to 1 / D, the sampling rate is converted to (U / D) times, and the sampling signal of the sampling frequency (U / D) Fs is obtained. The signal is output as z (n) to the second product-sum calculators 321-1 to 321-440 of the second converter 320 via the intermediate terminal 317.
[0223]
The second sum-of-products calculators 321-1 to 321-440 have, for example, a transfer function obtained by polyphase decomposition of an FIR filter designed based on the above-described Remms exchange algorithm.₀  (Z) -R₄₃₉  Including the polyphase filter of (z), the input sample signal is linearly interpolated by a filter having a coefficient constituted by the polyphase filter, and the result is converted into second upsamplers 322-1 to 322- at the next stage. 440.
Note that the transfer function R₀  (Z) -R₄₃₉  (Z) and H (n) take the following values.
[0224]
(Equation 54)

[0225]
The second upsamplers 322-1 to 322-440 receive the output sample signals of the second sum-of-products calculators 321-1 to 321-440, insert zero points of 439, respectively, and increase the sampling frequency Fs by 440 times. To output a sample signal of a sampling frequency (440 U / D) Fs.
[0226]
The second delay unit 323-1 delays the sample signal of the sampling frequency (440 U / D) Fs by the second upsampler 322-1 by a predetermined time and outputs the delayed signal to the second adder 324-1.
The second delay units 323-2 to 323-439 delay the output signals of the second adders 324-1 to 324-438 by a predetermined time, respectively, and add the second adders 324-2 to 324-439. Output to
[0227]
The second adder 324-1 adds the sample signal of the sampling frequency (440 U / D) Fs by the second upsampler 322-2 and the sample signal delayed by the second delay unit 323-1 to form a second adder 324-1. 2 to the delay unit 324-2.
The second adder 324-2 adds the sample signal of the sampling frequency (440 U / D) Fs by the second upsampler 322-3 and the sample signal delayed by the second delay unit 323-2 to generate a second signal. 2 to the second delay unit 323-3.
Similarly, the second adder 324-439 converts the sample signal of the sampling frequency (440 U / D) Fs by the second upsampler 322-440 and the sample signal delayed by the second delay unit 323-439. The sum is added and output to the second downsampler 325.
[0228]
The second downsampler 325 converts the output signal of the second adder 324-439, that is, the signal obtained by adding the sample signal whose sampling frequency is multiplied by 440 by each of the upsamplers 322-1 to 322-439 into 441 samples. , The sampling frequency is reduced to 1/441, the sampling rate is converted to (440U / 441D) times, and the sampling signal y (m) of the sampling frequency (440U / 441D) Fs is output from the output terminal 326. Output.
[0229]
In the sampling rate converter 300, the sample signal x (n) of the frequency Fs (32 kHz or 48 kHz) input from the input terminal 311 of the first converter 310 is converted to a first product-sum calculator 312 including a polyphase filter. -1 to 312-U are input in parallel.
[0230]
In each of the product-sum calculators 312-1 to 312-U, a convolution operation of the input sample signal and the polyphase filter is performed, and the operation result is sent to first upsamplers 313-1 to 313-U at the next stage. Supplied.
In the first upsamplers 313-1 to 313-U, the zero point of U-1 is inserted between the output sample signals of the first product-sum operators 312-1 to 312-n, and the sampling frequency Fs is increased by a factor of U. And a sample signal of the sampling frequency UFs is output.
Output signals of the first upsamplers 313-1 to 313-U are delayed by first delay units 314-1 to 314-U-1 and first adders 315-1 to 315-U-1, Then, they are cumulatively added and supplied to the first downsampler 316.
Then, in the first down sampler 316, the sampling frequency is reduced to 1 / D by thinning out the output signal of the adder 315-U-1 of the sampling frequency UFs at intervals of D samples.
As a result, the sampling rate is converted to U / D times, and the sample signal z (n) of the sampling frequency (U / D) Fs is supplied to the second product-sum calculator of the second converter 320 via the intermediate terminal 317. 321-1 to 321-440.
[0231]
In the second sum-of-products calculators 321-1 to 321-440, the sample signal input from the first conversion unit 310 is linearly interpolated by a filter having a coefficient constituted by a polyphase filter, and the result is obtained. The signals are output to the second upsamplers 322-1 to 322-440 at the next stage.
In the second upsamplers 322-1 to 322-440, a zero point of 439 is inserted between the output sample signals of the second product-sum calculators 321-1 to 321-440, and the sampling frequency Fs is increased by 440 times. Then, a sample signal having a sampling frequency (440 U / D) Fs is output.
The output signals of the second upsamplers 322-1 to 322-440 are delayed by the second delay units 323-1 to 323-439 and the second adders 324-1 to 324-439, and are accumulated. The sum is supplied to the second downsampler 325.
Then, in the second downsampler 325, the sampling frequency (440 U / D) Fs output signal from the adders 324 to 439 is thinned out at intervals of 441 samples, whereby the sampling frequency is reduced to 1 / D.
Thereby, the sampling rate is converted to (440U / 441D) times, and the sample signal y (m) of the sampling frequency (440U / 441D) Fs is output from the output terminal 326.
[0232]
According to the fifth embodiment, in addition to the effects of the above-described first and second embodiments, there is an advantage that the amount of calculation can be minimized and the processing speed can be improved. is there.
[0233]
Sixth embodiment
FIG. 23 is a diagram conceptually showing a sampling rate conversion device for converting a sampling rate from 32 kHz or 48 kHz to 44.1 kHz according to the sixth embodiment of the present invention.
[0234]
The sixth embodiment is different from the above-described fifth embodiment in that the first converter 310A treats a downsampler as a selector 318 and selects a polyphase filter corresponding to a sample output from the selector 318. Then, the convolution calculation of the polyphase based on the above equation (53) is performed, and also in the second conversion unit 320A, the downsampler is regarded as the selector 327, and the polyphase filter corresponding to the sample output by the selector 327 is generated. That is, it is configured to select and perform linear interpolation.
[0235]
From the above equation (52), it can be seen that the interpolator has input / output characteristics having different periods U with respect to m, and has a periodic time-varying property.
As the signal z (n) output from the first conversion unit 310A of the sampling rate conversion device, only the sample determined by the downsampled value D is output.
That is, as shown in FIG. 23, the downsampler may be regarded as a selector 318, a polyphase filter corresponding to the output sample may be selected, and only the convolution calculation of the polyphase of Expression (53) may be performed.
Similarly, as the signal y (m) output from the second conversion unit 320A, only a sample determined by the downsampler thinning value D is output.
That is, as shown in FIG. 23, the downsampler may be regarded as a selector 327, a polyphase filter corresponding to an output sample may be selected, and only linear interpolation may be performed.
[0236]
This eliminates the need for unnecessary calculations.
In the first conversion section 310A, the calculation of the output sample is such that the sample of n = 0 is always output, and the next output sample is determined by the following equations (55) to (57). Here, the counter is CoeffCount1, the polyphase filter used for calculation is CoeffOffset1, and the center of the input data is InputOffset1.
[0237]
[Equation 55]
CoefOffset1 = CoefCount1% Up (55)
[0238]
[Equation 56]
InputOffset1 = CoefCount1 / Up (56)
[0239]
[Equation 57]
CoefCount1 + = Down (57)
[0240]
The configuration of the first conversion unit 310A in this case basically includes, as shown in FIG. 23, an input terminal 311 to which a sample signal x (n) having a sampling frequency Fs is input, and an input sample and a polyphase signal. Sum-of-products calculator 312 (-1 to -U) for performing a convolution calculation (Equation (53)) with a polyphase filter decomposed into a matrix, a selector 318 for selecting a polyphase filter corresponding to an output sample, and sampling It has an intermediate terminal 317 for outputting the sample signal z (n) of the sampling frequency (U / D) Fs whose rate is converted to U / D times.
[0241]
Then, the selector 318 selects the next sample to be output based on the above equations (55) to (57).
[0242]
Similarly, in the calculation of the sample to be output in the second conversion unit 320A, it is assumed that the sample of m = 0 is always output, and the sample to be output next is determined by the following equations (58) to (60). Here, the counter is CoeffCount2, the polyphase filter used for calculation is CoeffOffset2, and the center of the input data is InputOffset2.
[0243]
[Equation 58]
CoefOffset2 = CoefCount2% 440 (58)
[0244]
[Equation 59]
InputOffset2 = CoefCount2 / 440 (59)
[0245]
[Equation 60]
CoefCount2 + = 441 (60)
[0246]
In this case, the configuration of the second conversion unit 320A basically includes, as shown in FIG. 23, a sample signal z (n) of a sampling frequency (U / D) Fs input, and A product-sum calculator 312 (-1 to -440) that performs linear interpolation with a filter having a coefficient constituted by a phase filter, a selector 327 for selecting a polyphase filter corresponding to an output sample, and a sampling rate of (440 U / 441D), and has an output terminal 326 for outputting a sample signal y (m) having a sampling frequency (440U / 441D) Fs.
[0247]
Then, the selector 327 selects the next sample to be output based on the above equations (58) to (60).
[0248]
FIG. 24 is a diagram more specifically showing the first converter 310B (and the second converter 320B) of the sampling rate converter 300A conceptually shown in FIG.
Although FIG. 24 illustrates the first conversion unit 310B as an example, the second conversion unit 320B has the same configuration as the first conversion unit 310B.
[0249]
As shown in FIG. 24, the first conversion unit 310B includes a decomposing device 3101 that decomposes an FIR filter in which coefficients are set based on the algorithm of FIG. A coefficient memory 3102 for storing coefficients, a selector 3103 for selecting and reading out the coefficients of the polyphase filter corresponding to the output sample from the coefficient memory 3102, a coefficient register 3104 for holding the coefficients read from the coefficient memory 3102, An input register 3105 for holding the sample signal x (n) and a product-sum operation unit 3106 for performing a product-sum operation of the coefficient held in the coefficient register 3104 and the sample signal held in the input register 3105.
[0250]
Hereinafter, a mounting method of the sampling rate conversion device according to the present embodiment will be described.
Here, the first conversion unit will be described as an example, but the same operation is performed in the second conversion unit.
[0251]
Implementation method of first conversion unit (second conversion unit)
For example, when the sampling rate converter shown in FIG. 11 is realized, it is realized using a polyphase configuration shown in FIG. In the realization method described below, a necessary minimum calculation is required by selecting an input and a polyphase filter required for an output.
[0252]
FIG. 25 is a flowchart for explaining a mounting method of the first conversion unit of the sampling rate conversion device according to the present embodiment.
The specific processing is as follows.
[0253]
step10
As shown in FIG. 25, first, initialization is performed (F201). In this initial setting, the number of input data, the number of output data, the number of taps, and the number of taps of the polyphase filter are set.
Specifically, it is as follows.
-Number of input data: Width,
-Number of output data: DstWidth = Width1 x Up / Down,
・ Number of taps: Tap,
The number of taps of the polyphase filter: PolyTap = (Tap + Up−1) / Up.
[0254]
step11
Next, a low-pass FIR filter is designed by, for example, the Remes Exchange algorithm already described with reference to FIG. 16 and the like (F202).
Here, the details are omitted.
[0255]
step12
Next, a polyphase filter is prepared (F203). That is, the transfer function Qi (z) of the polyphase filter is obtained from the transfer function H (z) of the FIR filter using the expansion equation of the above equation (50).
As shown in the following equation, the normalization coefficient Q of each polyphase_iNormal  Ask for.
[0256]
[Equation 61]

[0257]
Then, coefficient inversion for convolution is performed. That is, in order to perform the convolution of Expression (53), the coefficients of each polyphase filter are rearranged in reverse order.
[0258]
step13
Next, the polyphase filter and the center of the input are determined (F204).
It is not necessary to convolve all polyphases, but only the part left by the downsampler.
Here, as described above, the counter is CoeffCount1, the polyphase filter to be used is CoeffOffset1, and the center of the input data is InputOffset1, and the following relationship is satisfied.
[0259]
(Equation 62)
CoefOffset1 = CoefCount1 Up (62)
[0260]
[Equation 63]
InputOffset1 = CoefCount1 / Up (63)
[0261]
[Equation 64]
CoefCount1 + = Down (64)
[0262]
step14
Next, convolution of the above equation (53) is performed.
Specifically, convolution is performed as in equation (65), rounded off as in equation (66), normalized as in equation (67), and then clipped as in equation (68). I do.
[0263]
[Equation 65]

[0264]
[Equation 66]

[0265]
[Equation 67]

[0266]
[Equation 68]

[0267]
For example, in the case of 16 bits, CLIP MAX = 32767, CLIP MIN = −32768.
In the case of coded 8 bits (signed 8 bits), CLIP MAX = 127, CLIP MIN = −128.
In the case of uncoded 8 bits (unsigned 8 bits), CLIP MAX = 255, CLIP MIN = 0.
[0268]
step15
Here, it is determined whether or not the termination condition is satisfied (F206). If the condition is satisfied, the process ends. If not, the process returns to F204.
[0269]
Next, the operation of the second conversion unit by linear interpolation of the sampling rate conversion device that converts the sampling rate from 32 kHz or 48 kHz to 44.1 kHz will be described with reference to FIG.
[0270]
In this embodiment, since U = 440, a state is generated in which 439 zeros are inserted between each sample for the input x (n).
Since D = 441 out of the generated samples, it is thinned out every 441 samples and output (samples indicated by broken lines).
The convolution coefficient of the polyphase filter indicated by the broken line is the upper numerical value. Since it is linear interpolation, it can be obtained by multiplying the input samples at both ends with respect to the output sample by a coefficient.
[0271]
The position of m = 0 is calculated by convolution y (0) = 440 × x (0) + 0 × x (1).
[0272]
The position of m = 1 is calculated by convolution y (1) = 439 × x (1) + 1 × x (2).
[0273]
The position of m = 2 is calculated by convolution y (2) = 438 × x (2) + 2 × x (3).
[0274]
The position of m = 3 is calculated by convolution y (3) = 437 × x (3) + 3 × x (4).
[0275]
The position of m = 4 is calculated by convolution y (4) = 436 × x (4) + 4 × x (5).
[0276]
The position of m = 5 is calculated by convolution y (5) = 435 × x (5) + 5 × x (6).
[0277]
Seventh embodiment
FIG. 27 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 44.1 kHz to 32 kHz or 48 kHz according to the seventh embodiment of the present invention.
[0278]
In FIG. 27, U and D are relatively prime positive integers, and Q (z) indicates a transfer function of the polyphase filter. The upward arrow indicates upsampling in which (U-1) zero points are inserted between signals, and the downward arrow indicates downsampling in which D signals are thinned out at intervals of D signals.
[0279]
The seventh embodiment is different from the third and fourth embodiments in that a so-called polyphase (Polyphase) decomposition of the FIR filter is performed to obtain a polyphase configuration.
[0280]
That is, the sampling converter 400 from 44.1 kHz is configured by cascade-connecting a first conversion unit 410 based on a polyphase decomposition in a preceding stage and a second conversion unit 420 based on a linear interpolation in a subsequent stage.
In other words, in the seventh embodiment, the first half of the sampling rate converter 400 from 44.1 kHz is decomposed into a polyphase, and the second half is also decomposed into a linear interpolation filter having two taps of the polyphase filter. are doing.
[0281]
In the seventh embodiment, as shown in FIG. 27, the first conversion unit 410 of the sampling rate conversion device 400 includes an input terminal 411, first product-sum operators 412-1 to 412-U, Up samplers 413-1 to 413-U, first delay units 414-1 to 314-U-1, first adders 415-1 to 415-U-1, a first down sampler 416, and an intermediate unit. It has a terminal 417.
Among these components, the first delay units 414-1 to 414-U-1 and the first adders 415-1 to 415-U-1 form a first adding unit.
[0282]
Further, as shown in FIG. 27, the second conversion unit 420 includes second product-sum calculators 421-1 to 421-440, second upsamplers 422-1 to 422-440, and a second delay unit. 423-1 to 423-439, second adders 424-1 to 424-439, a second downsampler 425, and an output terminal 426.
Among these constituent elements, the second delay units 423-1 to 423-439 and the second adders 424-1 to 424-439 constitute a second adding unit.
[0283]
The input terminal 411 receives a sample signal x (n) having a sampling frequency Fs (44.1 kHz).
[0284]
The first product-sum calculators 412-1 to 412-U each have a transfer function obtained by polyphase decomposition of an FIR filter designed based on the above-described Remms exchange algorithm.₀  (Z) to Q_U-1  Including the polyphase filter of (z), the convolution operation of the input sample signal and the polyphase filter is performed based on the above equation (53), and the operation result is obtained by the first upsamplers 413-1 to 413 in the next stage Output to -U.
[0285]
The first upsamplers 413-1 to 413-U receive the output sample signals of the first multiply-accumulate units 412-1 to 412-U, and insert U-1 (for example, 10) zeros. , The sampling frequency Fs is increased by U times (11 times), and a sample signal of the sampling frequency UFs is output.
[0286]
The first delay unit 414-1 delays the sample signal of the sampling frequency UFs by the first upsampler 413-1 by a predetermined time and outputs the result to the first adder 415-1.
Also, the first delay units 414-2 to 414-U-1 delay the output signals of the first adders 415-1 to 415-U-2 by a predetermined time, respectively, and make the first adders 415-2. To 415-U-1.
[0287]
The first adder 415-1 adds the sample signal of the sampling frequency UFs by the first upsampler 413-2 and the sample signal delayed by the first delay unit 414-1 to add a first delay unit 414. -2.
The first adder 415-2 adds the sample signal of the sampling frequency UFs by the first upsampler 413-3 and the sample signal delayed by the first delay device 414-2, and adds the first delay device 413 -3.
Similarly, the first adder 415-U-1 adds the sample signal of the sampling frequency UFs by the first upsampler 413-U and the sample signal delayed by the first delay unit 414-U-1. Then, the data is output to the first downsampler 416.
[0288]
The first down sampler 416 outputs the output signal of the first adder 415-U-1, that is, the signal obtained by adding the sample signal whose sampling frequency is multiplied by U by each of the up samplers 413-1 to 413-U-1. Is thinned at intervals of D samples (for example, 8 samples or 12 samples), the sampling frequency is reduced to 1 / D, the sampling rate is converted to (U / D) times, and the sampling frequency (U / D) Fs As the sample signal z (n) of the second conversion unit 420 via the intermediate terminal 417 to the second sum-of-products calculators 421-1 to 421-440.
[0289]
The second multiply-accumulate units 421-1 to 421-440 have, for example, a transfer function obtained by polyphase decomposition of an FIR filter designed based on the above-described Rems exchange algorithm is R₀  (Z) -R₄₃₉  Including the polyphase filter of (z), the input sample signal is subjected to linear interpolation with a filter having a coefficient constituted by the polyphase filter, and the result is converted into second upsamplers 422-1 to 422-2 of the next stage. 440.
Note that the transfer function R₀  (Z) -R₄₃₉  (Z) and H (n) take the following values.
[0290]
[Equation 69]

[0291]
The second upsamplers 422-1 to 422-440 receive the output sample signals of the second sum-of-products calculators 421-1 to 421-440, respectively, insert 440 zero points, and increase the sampling frequency Fs by 441 times. And outputs a sample signal having a sampling frequency (441 U / D) Fs.
[0292]
The second delay unit 423-1 delays the sample signal of the sampling frequency (441 U / D) Fs by the second upsampler 422-1 by a predetermined time and outputs the result to the second adder 424-1.
The second delay units 423-2 to 423-439 delay the output signals of the second adders 424-1 to 424-438 for a predetermined time, respectively. Output to
[0293]
The second adder 424-1 adds the sample signal of the sampling frequency (441 U / D) Fs by the second upsampler 422-2 and the sample signal delayed by the second delay unit 423-1 to form a second adder. 2 to the delay unit 424-2.
The second adder 424-2 adds the sample signal of the sampling frequency (441 U / D) Fs by the second upsampler 422-3 and the sample signal delayed by the second delay unit 423-2 to generate a second signal. 2 to the second delay unit 423-3.
Similarly, the second adders 424-439 combine the sample signal of the sampling frequency (441 U / D) Fs by the second upsampler 422-440 and the sample signal delayed by the second delay units 423-439. The sum is added and output to the second downsampler 425.
[0294]
The second downsampler 425 outputs 441 samples of the output signal of the second adder 424-439, that is, the signal obtained by adding the sample signal whose sampling frequency has been multiplied by 441 by each of the upsamplers 422-1 to 422-439. , The sampling frequency is reduced to 1/440, the sampling rate is converted to (441U / 440D) times, and the sampling signal y (m) of the sampling frequency (441U / 440D) Fs is output from the output terminal 326. Output.
[0295]
In the sampling rate conversion device 400, the sample signal x (n) of the frequency Fs (44.1 kHz) input from the input terminal 311 of the first conversion unit 410 is converted to a first product-sum calculator 412 including a polyphase filter. -1 to 412-U are input in parallel.
[0296]
In each of the product-sum calculators 412-1 to 412-U, a convolution operation of the input sample signal and the polyphase filter is performed, and the operation result is sent to the first upsamplers 413-1 to 413-U at the next stage. Supplied.
In the first upsamplers 413-1 to 413-U, the zero point of U-1 is inserted between the output sample signals of the first product-sum operators 412-1 to 412-n, and the sampling frequency Fs is increased by a factor of U. And a sample signal of the sampling frequency UFs is output.
Output signals of the first upsamplers 413-1 to 413-U are delayed by the first delay units 414-1 to 414-U-1 and the first adders 415-1 to 415-U-1, Then, they are cumulatively added and supplied to the first downsampler 416.
Then, in the first downsampler 416, the sampling frequency is reduced to 1 / D by thinning out the output signal of the adder 415-U-1 of the sampling frequency UFs at intervals of D samples.
As a result, the sampling rate is converted to U / D times, and the sample signal z (n) of the sampling frequency (U / D) Fs is supplied via the intermediate terminal 417 to the second product-sum calculator of the second converter 320. 421-1 to 421-440.
[0297]
In the second sum-of-products calculators 421-1 to 421-440, the sample signal input from the first conversion unit 410 is linearly interpolated by a filter having a coefficient constituted by a polyphase filter, and the result is The signals are output to the second upsamplers 422-1 to 422-440 at the next stage.
In the second upsamplers 422-1 to 422-440, zero points of 440 are inserted between the output sample signals of the second sum-of-products calculators 421-1 to 421-440, and the sampling frequency Fs is increased to 441 times. Then, a sample signal having a sampling frequency (441 U / D) Fs is output.
The output signals of the second upsamplers 422-1 to 422-440 are delayed by the second delay units 423-1 to 423-439 and the second adders 424-1 to 424-439 and accumulated. The sum is supplied to the second downsampler 425.
Then, in the second downsampler 425, the sampling frequency is reduced to 1 / D by thinning out the output signals of the adders 424-439 of the sampling frequency (441U / D) Fs at intervals of 440 samples.
As a result, the sampling rate is converted to (441U / 440D) times, and the sample signal y (m) of the sampling frequency (441U / 440D) Fs is output from the output terminal 426.
[0298]
According to the seventh embodiment, in addition to the effects of the third and fourth embodiments described above, there is an advantage that the amount of calculation can be minimized and the processing speed can be improved. is there.
[0299]
Eighth embodiment
FIG. 28 is a diagram conceptually showing a sampling rate conversion device for converting a sampling rate from 44.1 kHz to 32 kHz or 48 kHz according to the sixth embodiment of the present invention.
[0300]
The eighth embodiment is different from the above-described seventh embodiment in that the first conversion section 410A treats a downsampler as a selector 418 and selects a polyphase filter corresponding to a sample output by the selector 418. Then, the convolution calculation of the polyphase based on the above equation (53) is performed, and also in the second conversion unit 420A, the downsampler is regarded as the selector 427, and the polyphase filter corresponding to the sample output by the selector 427 is generated. That is, it is configured to select and perform linear interpolation.
[0301]
From the above equation (52), it can be seen that the interpolator has input / output characteristics having different periods U with respect to m, and has a periodic time-varying property.
As the signal z (n) output from the first conversion unit 410A of the sampling rate conversion device, only the sample determined by the downsampled value D is output.
That is, as shown in FIG. 28, the downsampler may be regarded as a selector 418, a polyphase filter corresponding to the output sample may be selected, and only the convolution calculation of the polyphase of Expression (53) may be performed.
Similarly, as the signal y (m) output from the second conversion unit 420A, only a sample determined by the downsampled value D is output.
That is, as shown in FIG. 28, the downsampler may be regarded as a selector 427, a polyphase filter corresponding to an output sample may be selected, and only linear interpolation may be performed.
[0302]
This eliminates the need for unnecessary calculations.
In the calculation of the output sample in the first conversion unit 410A, it is assumed that the sample of n = 0 is always output, and the next output sample is determined by the following equations (70) to (72). Here, the counter is CoeffCount1, the polyphase filter used for calculation is CoeffOffset1, and the center of the input data is InputOffset1.
[0303]
[Equation 70]
CoefOffset1 = CoefCount1% Up (70)
[0304]
[Equation 71]
InputOffset1 = CoefCount1 / Up (71)
[0305]
[Equation 72]
CoefCount1 + = Down (72)
[0306]
The configuration of the first conversion unit 340A in this case basically includes, as shown in FIG. 28, an input terminal 411 to which a sample signal x (n) having a sampling frequency Fs is input, and an input sample and a polyphase signal. Sum-of-products calculator 412 (-1 to -U) for performing convolution calculation (Equation (53)) with a polyphase filter decomposed into a matrix, a selector 418 for selecting a polyphase filter corresponding to an output sample, and sampling It has an intermediate terminal 417 for outputting the sample signal z (n) of the sampling frequency (U / D) Fs whose rate is converted to U / D times.
[0307]
Then, the selector 318 selects the next sample to be output based on the above equations (70) to (72).
[0308]
Similarly, in the calculation of the output sample in the second conversion unit 420A, it is assumed that the sample of m = 0 is always output, and the next output sample is determined by the following equations (73) to (75). Here, the counter is CoeffCount2, the polyphase filter used for calculation is CoeffOffset2, and the center of the input data is InputOffset2.
[0309]
[Equation 73]
CoefOffset2 = CoefCount2% 441 (73)
[0310]
[Equation 74]
InputOffset2 = CoefCount2 / 441 (74)
[0311]
[Equation 75]
CoefCount2 + = 440 (75)
[0312]
In this case, the configuration of the second conversion unit 420A basically includes, as shown in FIG. 28, a sample signal z (n) having a sampling frequency (U / D) Fs input, and A product-sum calculator 412 (-1 to -440) for performing linear interpolation with a filter having a coefficient constituted by a phase filter, a selector 427 for selecting a polyphase filter corresponding to an output sample, and a sampling rate of (441U / It has an output terminal 426 for outputting a sample signal y (m) converted to 440D) times and having a sampling frequency (441U / 440D) Fs.
[0313]
Then, the selector 327 selects the next sample to be output based on the above equations (73) to (75).
[0314]
The first conversion unit 410B (and the second conversion unit 420B) of the sampling rate conversion device 400A conceptually shown in FIG. 28 has a specific configuration as shown in FIG. 24 as described in the sixth embodiment. Configurations are possible. The first conversion unit 410B (and the second conversion unit 420B) of the sampling rate conversion device 400A can be mounted by the mounting method as described in the sixth embodiment. Therefore, a detailed description thereof is omitted here.
[0315]
Next, the operation of the second conversion unit by linear interpolation of the sampling rate conversion device that converts the sampling rate from 44.1 kHz to 32 kHz or 48 kHz according to the present embodiment will be described with reference to FIG.
[0316]
In this embodiment, since U = 441, a state is generated in which 440 zeros are inserted between each sample with respect to the input x (n).
Since D = 440 among the generated samples, the output is thinned out every 440 samples (samples indicated by broken lines).
The convolution coefficient of the polyphase filter indicated by the broken line is the upper numerical value. Since it is linear interpolation, it can be obtained by multiplying the input samples at both ends with respect to the output sample by a coefficient.
[0317]
The position of m = 0 is calculated by convolution y (0) = 441 × x (0) + 0 × x (1).
[0318]
The position of m = 1 is calculated by convolution y (1) = 1 × x (0) + 440 × x (1).
[0319]
The position of m = 2 is calculated by convolution y (2) = 2 × x (1) + 439 × x (2).
[0320]
The position of m = 3 is calculated by convolution y (3) = 3 × x (2) + 438 × x (3).
[0321]
The position of m = 4 is calculated by convolution y (4) = 4 × x (3) + 437 × x (4).
[0322]
The position of m = 5 is calculated by convolution y (5) = 5 × x (4) + 436 × x (5).
[0323]
Ninth embodiment
As a ninth embodiment, an audio device that employs each of the above-described sampling rate converters will be described.
[0324]
FIG. 30 is a block diagram illustrating a configuration example of an audio device that employs a sampling rate conversion device according to the present invention.
[0325]
The audio device 500 has an input terminal 501, an LR separation circuit (DSB) 502, a sampling rate converter (SRC) 503, an attenuator (ATT) 504, a mute circuit (MUTE) 505, and an output terminal 506.
[0326]
Then, the sampling rate conversion device (SRC) 503 is the sampling rate conversion device 100, 100A, described with reference to FIGS. 11, 19 to 23, 27 and 28 as the first to eighth embodiments. 200, 200A, 300, 300A, 400, and 440A apply.
[0327]
In this case, the following processing is performed as the exception processing described above.
[0328]
Perform endpoint processing. That is, when performing the first filter operation, there is not enough for Tap / 2 samples. Zero is supplemented for the Tap / 2 sample.
In addition, the previous data is held. As a process specific to audio, it is necessary to copy the input data for the next filter operation after filtering the Width as described below.
[0329]
[Equation 76]

[0330]
In the audio device 500, for example, a 48 kHz PCM digital signal input from an input terminal 501 is subjected to a predetermined separation process by a separation circuit 502, and then the sampling rate is converted by a sampling rate conversion device 503. It is output as a 1 kHz signal.
The PCM digital audio signal is output from an output terminal 506 via an attenuator 504 via a mute circuit 505.
[0331]
According to the audio device 500, the cutoff frequency of the FIR filter of the sampling rate conversion device 503 is increased, so that a linear phase FIR filter can be easily designed.
Further, since the number of taps is small, the memory capacity is not so much required, the memory capacity can be reduced, and the cost can be reduced.
Further, since the cutoff frequency is increased, the FIR filter can be designed with a small number of taps, and as a result, there is an advantage that the amount of calculation is reduced.
In addition, since a chessboard distortion is avoided, an arbitrary pre-filter can be considered, an arbitrary frequency point can be passed, and a sampling rate conversion device capable of minimizing the amount of calculation is provided. There are advantages that the durability can be improved, the deviation of the linear gain can be avoided, and the processing speed can be improved.
[0332]
【The invention's effect】
As described above, according to the present invention, since the cutoff frequency is increased, a linear phase FIR filter can be easily designed.
Further, since the number of taps is small, the memory capacity is not so much required, the memory capacity can be reduced, and the cost can be reduced.
Further, since the cutoff frequency is increased, the FIR filter can be designed with a small number of taps, and as a result, there is an advantage that the amount of calculation is reduced.
[0333]
Further, according to the present invention, chessboard distortion can be avoided.
Also, an arbitrary pre-filter can be considered, and an arbitrary frequency point can be passed.
Further, the amount of calculation can be suppressed to a necessary minimum, and the processing speed can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of a sampling rate conversion device.
FIG. 2 is a block diagram illustrating a configuration example of a sampling rate conversion device having a polyphase configuration.
FIG. 3 is a block diagram showing a sampling rate conversion device from 32 kHz to 44.1 kHz according to the device of FIG. 1;
FIG. 4 is a block diagram showing a sampling rate conversion device from 48 kHz to 44.1 kHz according to the device of FIG. 1;
FIG. 5 is a block diagram showing a sampling rate conversion device from 44.1 kHz to 32 kHz according to the device of FIG. 1;
6 is a block diagram showing an apparatus for converting a sampling rate from 44.1 kHz to 48 kHz according to the apparatus shown in FIG. 1;
FIG. 7 is a block diagram illustrating a sampling rate conversion device from 32 kHz to 44.1 kHz according to the device of FIG. 2;
FIG. 8 is a block diagram showing a sampling rate conversion device from 48 kHz to 44.1 kHz according to the device of FIG. 2;
9 is a block diagram showing an apparatus for converting a sampling rate from 44.1 kHz to 32 kHz according to the apparatus shown in FIG. 2;
10 is a block diagram showing an apparatus for converting a sampling rate from 44.1 kHz to 48 kHz according to the apparatus shown in FIG. 2;
FIG. 11 is a block diagram illustrating a configuration of a sampling rate conversion device that converts a sampling rate from 32 kHz to 44.1 kHz according to the first embodiment of the present invention.
FIG. 12 is a diagram showing a transversal type circuit configuration of the FIR filter.
FIG. 13 is a diagram showing an impulse response when four FIR filters have a linear phase.
FIG. 14 shows Q (e) for four cases of a linear phase FIR filter.^jwFIG.
FIG. 15 is a diagram illustrating an example of weighted Chebyshev approximation.
FIG. 16 is a flowchart of a Remms exchange algorithm in consideration of a frequency response of a prefilter according to the present invention.
FIG. 17 shows a weighted approximation error E (e^jwFIG. 7 is a diagram for explaining a method of determining a new extreme value in ()).
FIG. 18 is a diagram showing a frequency response when an arbitrary frequency point of the present invention is designated and an enlarged view thereof.
FIG. 19 is a block diagram illustrating a configuration of a sampling rate conversion device that converts a sampling rate from 48 kHz to 44.1 kHz according to a second embodiment of the present invention.
FIG. 20 is a block diagram illustrating a configuration of a sampling rate conversion device that converts a sampling rate from 44.1 kHz to 32 kHz according to a third embodiment of the present invention.
FIG. 21 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 44.1 kHz to 48 kHz according to a fourth embodiment of the present invention.
FIG. 22 is a block diagram illustrating a configuration of a sampling rate conversion device that converts a sampling rate from 32 kHz or 48 kHz to 44.1 kHz according to a fifth embodiment of the present invention.
FIG. 23 is a diagram conceptually showing a sampling rate conversion device for converting a sampling rate from 32 kHz or 48 kHz to 44.1 kHz according to a sixth embodiment of the present invention.
24 is a diagram more specifically showing the sampling rate conversion device conceptually shown in FIG. 23;
FIG. 25 is a flowchart for explaining a method of mounting the first and second conversion units of the sampling rate conversion device according to the present embodiment.
FIG. 26 is a diagram for describing an operation of a second conversion unit by linear interpolation of a sampling rate conversion device that converts a sampling rate from 32 kHz or 48 kHz to 44.1 kHz according to the present embodiment.
FIG. 27 is a block diagram showing a configuration of a sampling rate conversion device for converting a sampling rate from 44.1 kHz to 32 kHz or 48 kHz according to a seventh embodiment of the present invention.
FIG. 28 is a diagram conceptually showing a sampling rate conversion device for converting a sampling rate from 44.1 kHz to 32 kHz or 48 kHz according to the eighth embodiment of the present invention.
FIG. 29 is a diagram for describing an operation of a second conversion unit based on linear interpolation of a sampling rate conversion device that converts a sampling rate from 44.1 kHz to 32 kHz or 48 kHz according to the present embodiment.
FIG. 30 is a block diagram illustrating a configuration example of an audio device that employs a sampling rate conversion device according to the present invention.
[Explanation of symbols]
100, 100A, 200, 200A ... sampling rate converter, 110, 110A, 210, 210A ... first converter, 111, 211 ... input terminal, 112, 112A, 212 ... first upsampler, 113, 213 ... 1st product-sum operation unit, 114, 214A ... first downsampler, 115, 215 ... intermediate terminal, 120, 220 ... first conversion unit, 121, 221 ... second upsampler, 122, 222 ... 2 sum-of-products calculators, 123, 223 second down sampler, 124, 224 output terminal, 300, 300A, 400, 440A sampling rate converter, 310, 310A, 410, 410A first converter , 320, 320A, 420, 420A... Second conversion unit, 311, 411... Input terminals, 312-1 to 312-U 412-1 to 412-U: first product-sum operation unit, 313-1 to 313-U, 413-1 to 413-U: first upsampler, 314-1 to 314-U-1, 414- 1-414-U-1 first delay unit, 315-1-315-U-1, 415-1-415-U-1 first adder, 316, 416 first downsampler, 317, 417: intermediate terminal, 318, 418: selector, 321-1 to 321-440, 421-1 to 421-440 ... second product-sum calculator, 322-1 to 322-440, 422 to 422 -440 ... second upsampler, 323-1 to 323-439, 423-1 to 423-439 ... second delay unit, 324-1 to 324-439, 424-1 to 424-439 ... second Adder, 325, 425 Second downsampler, 316, 416 output terminals, 327, 427 selector, 3101 decomposition device, 3102 coefficient memory, 3103 selector, 3104 coefficient register, 3105 input register, 3106 multiply-accumulator, 500: audio device, 501: input terminal, 502: LR separation circuit (DSB), 503: sampling rate converter (SRC), 504: attenuator (ATT), 505: mute circuit (MUTE), 506: output terminal.

Claims (36)

A first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation;
The first conversion unit includes:
A first upsampler that inserts a U-1 zero between sample signals and increases the sampling frequency by a factor of U;
A first sum-of-products unit including an FIR filter and performing a predetermined convolution operation on the output signal of the first upsampler;
A first downsampler that reduces the sampling frequency to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples,
The second conversion unit includes:
A second upsampler for increasing the sampling frequency by 440 times by inserting the zero point of 439 between the sample signals output from the first downsampler by multiplying the sampling frequency by U / D in the first conversion unit;
A second product-sum calculator including an FIR filter and performing linear interpolation on the output signal of the second upsampler;
The sampling signal is reduced to 1/441 by thinning out the output signal of the second product-sum calculator at an interval of 441 samples, and a sample signal whose sampling frequency is multiplied by (440U / 441D) is output. And a down-sampler. The first product-sum operation unit and / or the FIR filter of the second product-sum operation unit include:
An FIR filter in which an impulse response is represented by a finite time length, the impulse response is a filter coefficient, and a transfer function H (z) is associated with a transfer function Z (z) of the pre-filter,
2. The sampling rate conversion device according to claim 1, wherein the filter coefficient is set by performing weighted approximation on a desired characteristic in association with a frequency point to be passed and / or a frequency response of the prefilter. 3. The sampling rate according to claim 2, wherein the weighted approximation is performed on desired characteristics by passing through an arbitrary frequency point and / or using a Remes Exchange algorithm that takes into account the frequency response of the prefilter. Conversion device. A first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation;
The first conversion unit includes:
A plurality of first sum-of-products units including a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter and performing a convolution operation of the input sample signal and the polyphase filter decomposed into the polyphase;
A plurality of first upsamplers for inserting a zero point of U-1 between the corresponding output signals of the first sum-of-products calculator to increase the sampling frequency by a factor of U;
First adding means for adjusting the propagation time of the output signals of the plurality of first upsamplers to generate a signal obtained by adding all the signals,
A first downsampler for reducing the sampling frequency to 1 / D by thinning out the signal by the first adding means at intervals of D samples,
The second conversion unit includes:
A filter having a coefficient composed of a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter. The sampling frequency is multiplied by U / D in the first conversion unit, and the sample signal output from the first downsampler is converted to a sample signal. A plurality of second sum-of-products units that perform linear interpolation on
A plurality of second upsamplers for inserting a 439 zero between the corresponding output signals of the second product-sum operation unit and increasing the sampling frequency by 440 times;
Second adding means for adjusting the propagation time of the output signals of the plurality of second upsamplers to generate a signal obtained by adding all the signals,
The sampling frequency is reduced to 1/441 by thinning out the signal by the second adding means at an interval of 441 samples, and the second down-converting unit outputs a sample signal whose sampling frequency is multiplied by (440U / 441D). A sampling rate converter including a sampler; The first product-sum operation unit and / or the FIR filter of the second product-sum operation unit include:
An FIR filter in which an impulse response is represented by a finite time length, the impulse response is a filter coefficient, and a transfer function H (z) is associated with a transfer function Z (z) of the pre-filter,
The sampling rate conversion device according to claim 4, wherein the filter coefficient is set by performing weighted approximation on a desired characteristic in association with a frequency point to be passed and / or a frequency response of the prefilter. 6. The sampling rate according to claim 5, wherein the weighted approximation is performed for a desired characteristic by passing through an arbitrary frequency point and / or using a Remez Exchange algorithm in consideration of a frequency response of a prefilter. Conversion device. A first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation;
The first conversion unit includes:
A polyphase filter that can set different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter is included. A convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed, and the sampling frequency is (U / D A) a first sum-of-products unit that outputs the doubled sample;
A first selector for selecting coefficients of the polyphase filter corresponding to the output samples;
The second conversion unit includes:
A polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, performs linear interpolation on the sample signal output from the first conversion unit, and sets the sampling frequency to (440U / 441D). A second sum-of-products unit that outputs the doubled sample signal;
A second selector for selecting a coefficient of the polyphase filter corresponding to the output sample. The first selector has a counter, CoefCount1 as the counter, CoeffOffset1 as the polyphase filter used for the operation, and InputOffset1 as the center of the input data. The sampling rate conversion device according to claim 7, wherein a relationship of Down is satisfied. The second selector has a counter, CoefCount2 for the counter, CoeffOffset2 for the polyphase filter used for the calculation, and InputOffset2 for the center of the input data. 441. The sampling rate conversion device according to claim 7, wherein the following relationship is satisfied. The first selector has a counter, CoefCount1 for the counter, CoefOffset1 for the polyphase filter used for the operation, and InputOffset1 for the center of the input data. Satisfies the relationship of Down
The second selector has a counter, CoefCount2 for the counter, CoeffOffset2 for the polyphase filter used for the operation, and InputOffset2 for the center of the input data. 441. The sampling rate conversion device according to claim 7, wherein the following relationship is satisfied. The first product-sum operation unit and / or the FIR filter of the second product-sum operation unit include:
An FIR filter in which an impulse response is represented by a finite time length, the impulse response is a filter coefficient, and a transfer function H (z) is associated with a transfer function Z (z) of the pre-filter,
The sampling rate conversion device according to claim 7, wherein the filter coefficient is set by performing weighted approximation on a desired characteristic in association with a frequency point to be passed and / or a frequency response of the prefilter. The sampling rate according to claim 11, wherein the weighted approximation is performed on a desired characteristic by passing through an arbitrary frequency point and / or using a Remez Exchange algorithm that considers a frequency response of a prefilter. Conversion device. A first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation;
The first conversion unit includes:
A first upsampler that inserts a U-1 zero between sample signals and increases the sampling frequency by a factor of U;
A first sum-of-products unit including an FIR filter and performing a predetermined convolution operation on the output signal of the first upsampler;
A first downsampler that reduces the sampling frequency to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples,
The second conversion unit includes:
A second upsampler for increasing the sampling frequency by 441 times by inserting a zero point of 440 between the sample signals output from the first downsampler by multiplying the sampling frequency by U / D in the first conversion unit;
A second product-sum calculator including an FIR filter and performing linear interpolation on the output signal of the second upsampler;
The sampling signal is reduced to 1/440 by thinning out the output signal of the second product-sum operation unit at intervals of 440 samples, and a sample signal whose sampling frequency is multiplied by (441U / 440D) is output. And a down-sampler. The first product-sum operation unit and / or the FIR filter of the second product-sum operation unit include:
An FIR filter in which an impulse response is represented by a finite time length, the impulse response is a filter coefficient, and a transfer function H (z) is associated with a transfer function Z (z) of the pre-filter,
14. The sampling rate conversion device according to claim 13, wherein the filter coefficient is set by performing weighted approximation on a desired characteristic in association with a frequency point to be passed and / or a frequency response of the prefilter. 15. The sampling rate according to claim 14, wherein the weighted approximation is performed on desired characteristics by passing through an arbitrary frequency point and / or using a Remes Exchange algorithm that takes into account the frequency response of the pre-filter. Conversion device. A first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation;
The first conversion unit includes:
A plurality of first sum-of-products units including a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter and performing a convolution operation of the input sample signal and the polyphase filter decomposed into the polyphase;
A plurality of first upsamplers for inserting a zero point of U-1 between the corresponding output signals of the first sum-of-products calculator to increase the sampling frequency by a factor of U;
First adding means for adjusting the propagation time of the output signals of the plurality of first upsamplers to generate a signal obtained by adding all the signals,
A first downsampler for reducing the sampling frequency to 1 / D by thinning out the signal by the first adding means at intervals of D samples,
The second conversion unit includes:
A filter having a coefficient composed of a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter. The sampling frequency is multiplied by U / D in the first conversion unit, and the sample signal output from the first downsampler is converted to a sample signal. A plurality of second sum-of-products units that perform linear interpolation on
A plurality of second upsamplers for inserting 440 zeros between the corresponding output signals of the first multiply-accumulator to increase the sampling frequency by 441 times;
Second adding means for adjusting the propagation time of the output signals of the plurality of second upsamplers to generate a signal obtained by adding all the signals,
The sampling frequency is reduced to 1/440 by thinning out the signal by the second addition means at an interval of 440 samples, and the second down-converter outputs a sample signal whose sampling frequency is multiplied by (441U / 440D). A sampling rate converter including a sampler; The first product-sum operation unit and / or the FIR filter of the second product-sum operation unit include:
An FIR filter in which an impulse response is represented by a finite time length, the impulse response is a filter coefficient, and a transfer function H (z) is associated with a transfer function Z (z) of the pre-filter,
17. The sampling rate conversion device according to claim 16, wherein the filter coefficient is set by performing weighted approximation on a desired characteristic in association with a frequency point to be passed and / or a frequency response of the prefilter. 18. The sampling rate according to claim 17, wherein the weighted approximation is performed on a desired characteristic by passing through an arbitrary frequency point and / or using a Remez Exchange algorithm that considers a frequency response of a prefilter. Conversion device. A first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation;
The first conversion unit includes:
A polyphase filter that can set different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter is included. A convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed, and the sampling frequency is (U / D A) a first sum-of-products unit that outputs the doubled sample;
A first selector for selecting coefficients of the polyphase filter corresponding to the output samples;
The second conversion unit includes:
A polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, performs linear interpolation on the sample signal output from the first conversion unit, and sets a sampling frequency of (441U / 440D). A second multiply-accumulate unit for outputting the multiplied sample signal;
A second selector for selecting a coefficient of the polyphase filter corresponding to the output sample. The first selector has a counter, CoefCount1 as the counter, CoeffOffset1 as the polyphase filter used for the operation, and InputOffset1 as the center of the input data. 20. The sampling rate conversion device according to claim 19, wherein a relationship of Down is satisfied. The second selector has a counter, CoefCount2 for the counter, CoeffOffset2 for the polyphase filter used for the calculation, and InputOffset2 for the center of the input data. 440. The sampling rate conversion device according to claim 19, wherein the following relationship is satisfied. The first selector has a counter, CoefCount1 for the counter, CoefOffset1 for the polyphase filter used for the operation, and InputOffset1 for the center of the input data. Satisfies the relationship of Down
The second selector has a counter, CoefCount2 for the counter, CoefOffset2 for the polyphase filter used for the operation, and InputOffset2 for the center of the input data. 440. The sampling rate conversion device according to claim 19, wherein the following relationship is satisfied. The first product-sum operation unit and / or the FIR filter of the second product-sum operation unit include:
An FIR filter in which an impulse response is represented by a finite time length, the impulse response is a filter coefficient, and a transfer function H (z) is associated with a transfer function Z (z) of the pre-filter,
20. The sampling rate conversion device according to claim 19, wherein the filter coefficient is set by performing weighted approximation to a desired characteristic in association with a frequency point to be passed and / or a frequency response of the prefilter. 24. The sampling rate according to claim 23, wherein the weighted approximation is performed on desired characteristics by passing through an arbitrary frequency point and / or using a Remez Exchange algorithm in consideration of a frequency response of a pre-filter. Conversion device. A first step of inserting a zero of U-1 between the sampled signals and multiplying the sampling frequency by U;
A second step of performing a convolution operation on the sampled signal whose sampling frequency is multiplied by U and an FIR filter;
A third step of reducing the sampling frequency to 1 / D by thinning out the convolution operation result at intervals of D samples;
A fourth step of inserting a zero point of 439 between the sampled signals whose sampling frequency is U / D times to make the sampling frequency 440 times;
A fifth step of performing linear interpolation on the sample signal whose sampling frequency has been multiplied by 440;
A sixth step of reducing the sampling frequency to 1/441 by thinning out the sample signal after linear interpolation at intervals of 441 samples and generating a sample signal whose sampling frequency is multiplied by (440U / 441D). Having a sampling rate conversion method. A plurality of first multiply-accumulate operators including a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter performs a convolution operation of the input sample signal and the polyphase filter decomposed into the polyphase. Steps and
A second step of inserting the zero of U-1 between the corresponding output signals of the product-sum operation unit and increasing the sampling frequency by a factor of U;
A third step of adjusting the propagation times of the plurality of signals whose sampling frequency is multiplied by U to generate a signal in which all signals are added;
A fourth step of reducing the sampling frequency to 1 / D by thinning out the signal of the third step at intervals of D samples;
A plurality of second sum-of-products including a filter having a coefficient formed by a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter, the sampling frequency is multiplied by U / D, and linear interpolation is performed on the sample signal. A fifth step to perform;
A sixth step of inserting a 439 zero between the corresponding output signals of the second sum-of-products arithmetic unit to increase the sampling frequency by 440 times;
A seventh step of adjusting the propagation time of the sample signal in the sixth step to generate a signal in which all signals are added;
An eighth step of reducing the sampling frequency to 1/441 by thinning out the signal of the seventh step at an interval of 441 samples to generate a sample signal whose sampling frequency is multiplied by (440U / 441D); A sampling rate conversion method comprising: A first step of selecting the coefficients of the polyphase filter corresponding to the output samples;
A convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed by a product-sum calculator including a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, and a sampling frequency is calculated. Generating a sample signal multiplied by (U / D);
A third step of selecting the polyphase filter coefficients corresponding to the output samples;
A product-sum calculator including a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter performs linear interpolation with a polyphase filter of a coefficient selected for the sample signal in the second step. And generating a sample signal whose sampling frequency is multiplied by (440U / 441D). A first step of inserting a zero of U-1 between the sampled signals and multiplying the sampling frequency by U;
A second step of performing a convolution operation on the sampled signal whose sampling frequency is multiplied by U and an FIR filter;
A third step of reducing the sampling frequency to 1 / D by thinning out the convolution operation result at intervals of D samples;
A fourth step of inserting 440 zeros between the sampled signals whose sampling frequency is U / D times to increase the sampling frequency to 441 times;
A fifth step of performing linear interpolation on the sample signal whose sampling frequency has been multiplied by 441;
A sixth step of reducing the sampling frequency to 1/440 by thinning out the sample signal after the linear interpolation at intervals of 440 samples to generate a sample signal whose sampling frequency is multiplied by (441U / 440D). Having a sampling rate conversion method. A plurality of first multiply-accumulate operators including a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter performs a convolution operation of the input sample signal and the polyphase filter decomposed into the polyphase. Steps and
A second step of inserting the zero of U-1 between the corresponding output signals of the product-sum operation unit and increasing the sampling frequency by a factor of U;
A third step of adjusting the propagation times of the plurality of signals whose sampling frequency is multiplied by U to generate a signal in which all signals are added;
A fourth step of reducing the sampling frequency to 1 / D by thinning out the signal of the third step at intervals of D samples;
A plurality of second sum-of-products including a filter having a coefficient formed by a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter, the sampling frequency is multiplied by U / D, and linear interpolation is performed on the sample signal. A fifth step to perform;
A sixth step of inserting a 440 zero between the corresponding output signals of the second sum-of-products arithmetic unit to increase the sampling frequency by 441 times;
A seventh step of adjusting the propagation time of the sample signal in the sixth step to generate a signal in which all signals are added;
An eighth step of reducing the sampling frequency to 1/440 by thinning out the signal obtained in the seventh step at intervals of 440 samples, and generating a sample signal whose sampling frequency is multiplied by (441U / 440D); A sampling rate conversion method comprising: A first step of selecting the coefficients of the polyphase filter corresponding to the output samples;
A convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed by a product-sum calculator including a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, and a sampling frequency is calculated. Generating a sample signal multiplied by (U / D);
A third step of selecting the polyphase filter coefficients corresponding to the output samples;
A product-sum calculator including a polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter performs linear interpolation with a polyphase filter of a coefficient selected for the sample signal in the second step. And generating a sample signal whose sampling frequency is multiplied by (441U / 440D). An audio device including a sampling rate conversion device,
The sampling rate conversion device has a first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation.
The first conversion unit includes:
A first upsampler that inserts a U-1 zero between sample signals and increases the sampling frequency by a factor of U;
A first sum-of-products unit including an FIR filter and performing a predetermined convolution operation on the output signal of the first upsampler;
A first downsampler that reduces the sampling frequency to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples,
The second conversion unit includes:
A second upsampler for increasing the sampling frequency by 440 times by inserting the zero point of 439 between the sample signals output from the first downsampler by multiplying the sampling frequency by U / D in the first conversion unit;
A second product-sum calculator including an FIR filter and performing linear interpolation on the output signal of the second upsampler;
The sampling signal is reduced to 1/441 by thinning out the output signal of the second product-sum calculator at an interval of 441 samples, and a sample signal whose sampling frequency is multiplied by (440U / 441D) is output. An audio device, comprising: An audio device including a sampling rate conversion device,
The sampling rate conversion device has a first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation.
The first conversion unit includes:
A plurality of first sum-of-products units including a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter and performing a convolution operation of the input sample signal and the polyphase filter decomposed into the polyphase;
A plurality of first upsamplers for inserting a zero point of U-1 between the corresponding output signals of the first sum-of-products calculator to increase the sampling frequency by a factor of U;
First adding means for adjusting the propagation time of the output signals of the plurality of first upsamplers to generate a signal obtained by adding all the signals,
A first downsampler for reducing the sampling frequency to 1 / D by thinning out the signal by the first adding means at intervals of D samples,
The second conversion unit includes:
A filter having a coefficient composed of a polyphase filter obtained by polyphase decomposition of a predetermined FIR filter. The sampling frequency is multiplied by U / D in the first conversion unit, and the sample signal output from the first downsampler is converted to a sample signal. A plurality of second sum-of-products units that perform linear interpolation on
A plurality of second upsamplers for inserting a 439 zero between the corresponding output signals of the second product-sum operation unit and increasing the sampling frequency by 440 times;
Second adding means for adjusting the propagation time of the output signals of the plurality of second upsamplers to generate a signal obtained by adding all the signals,
The sampling frequency is reduced to 1/441 by thinning out the signal by the second adding means at an interval of 441 samples, and the second down-converting unit outputs a sample signal whose sampling frequency is multiplied by (440U / 441D). An audio device including a sampler. An audio device including a sampling rate conversion device,
The sampling rate conversion device has a first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation.
The first conversion unit includes:
A polyphase filter that can set different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter is included. A convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed, and the sampling frequency is (U / D A) a first sum-of-products unit that outputs the doubled sample;
A first selector for selecting coefficients of the polyphase filter corresponding to the output samples;
The second conversion unit includes:
A polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, performs linear interpolation on the sample signal output from the first conversion unit, and sets the sampling frequency to (440U / 441D). A second sum-of-products unit that outputs the doubled sample signal;
A second selector for selecting a coefficient of the polyphase filter corresponding to the output sample. An audio device including a sampling rate conversion device,
The sampling rate conversion device has a first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation.
The first conversion unit includes:
A first upsampler that inserts a U-1 zero between sample signals and increases the sampling frequency by a factor of U;
A first sum-of-products unit including an FIR filter and performing a predetermined convolution operation on the output signal of the first upsampler;
A first downsampler that reduces the sampling frequency to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples,
The second conversion unit includes:
A second upsampler for increasing the sampling frequency by 441 times by inserting a zero point of 440 between the sample signals output from the first downsampler by multiplying the sampling frequency by U / D in the first conversion unit;
A second product-sum calculator including an FIR filter and performing linear interpolation on the output signal of the second upsampler;
The sampling signal is reduced to 1/440 by thinning out the output signal of the second product-sum operation unit at intervals of 440 samples, and a sample signal whose sampling frequency is multiplied by (441U / 440D) is output. An audio device, comprising: An audio device including a sampling rate conversion device,
The sampling rate conversion device has a first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation.
The first conversion unit includes:
A first upsampler that inserts a U-1 zero between sample signals and increases the sampling frequency by a factor of U;
A first sum-of-products unit including an FIR filter and performing a predetermined convolution operation on the output signal of the first upsampler;
A first downsampler that reduces the sampling frequency to 1 / D by thinning out the operation result of the first product-sum operation unit at intervals of D samples,
The second conversion unit includes:
A second upsampler for increasing the sampling frequency by 441 times by inserting a zero point of 440 between the sample signals output from the first downsampler by multiplying the sampling frequency by U / D in the first conversion unit;
A second product-sum calculator including an FIR filter and performing linear interpolation on the output signal of the second upsampler;
The sampling signal is reduced to 1/440 by thinning out the output signal of the second product-sum operation unit at intervals of 440 samples, and a sample signal whose sampling frequency is multiplied by (441U / 440D) is output. An audio device, comprising: An audio device including a sampling rate conversion device,
The sampling rate conversion device has a first conversion unit based on polyphase decomposition, and a second conversion unit based on linear interpolation.
The first conversion unit includes:
A polyphase filter that can set different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter is included. A convolution operation of an input sample signal and a polyphase filter of a selected coefficient is performed, and the sampling frequency is (U / D A) a first sum-of-products unit that outputs the doubled sample;
A first selector for selecting coefficients of the polyphase filter corresponding to the output samples;
The second conversion unit includes:
A polyphase filter capable of setting different filter coefficients obtained by polyphase decomposition of a predetermined FIR filter, performs linear interpolation on the sample signal output from the first conversion unit, and sets a sampling frequency of (441U / 440D). A second multiply-accumulate unit for outputting the multiplied sample signal;
A second selector for selecting a coefficient of the polyphase filter corresponding to the output sample.

Images