JP2004273442A - Plasma display panel and its aging method - Google Patents
Plasma display panel and its aging method Download PDFInfo
- Publication number
- JP2004273442A JP2004273442A JP2004034693A JP2004034693A JP2004273442A JP 2004273442 A JP2004273442 A JP 2004273442A JP 2004034693 A JP2004034693 A JP 2004034693A JP 2004034693 A JP2004034693 A JP 2004034693A JP 2004273442 A JP2004273442 A JP 2004273442A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- electrode
- aging
- sustain
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
Abstract
Description
本発明は、AC型プラズマディスプレイパネルおよびそのエージング方法に関する。 The present invention relates to an AC type plasma display panel and an aging method thereof.
プラズマディスプレイパネル(以下、PDPあるいはパネルと略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。PDPの放電方式としてはAC型とDC型とがあり、電極構造としては3電極面放電型と対向放電型とがある。しかし現在は、高精細化に適し、しかも製造の容易なことからAC型かつ面放電型であるAC型3電極PDPが主流となっている。 2. Description of the Related Art A plasma display panel (hereinafter, abbreviated as PDP or panel) is a display device having excellent visibility, which is characterized by having a large screen, thin shape, and light weight. There are two types of PDP discharge methods: AC type and DC type. Electrode structures include three-electrode surface discharge type and opposed discharge type. However, at present, an AC type and surface discharge type AC type three-electrode PDP is mainly used because it is suitable for high definition and is easy to manufacture.
AC型3電極PDPは、一般に、対向配置された前面基板と背面基板との間に多数の放電セルを形成してなる。前面基板は、表示電極としての走査電極と維持電極とが前面ガラス板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成される。背面基板は、背面ガラス板上にデータ電極が互いに平行に複数形成され、それらを覆うように誘電体層が形成される。そしてこの誘電体層上にデータ電極と平行に隔壁が複数形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成される。そして、表示電極とデータ電極とが立体交差するように前面基板と背面基板とを対向させて密封し、その内部の放電空間に放電ガスを封入する。こうしてパネルの組み立てが完了する。 In general, an AC type three-electrode PDP is formed by forming a large number of discharge cells between a front substrate and a rear substrate which are arranged to face each other. In the front substrate, a plurality of scan electrodes and sustain electrodes as display electrodes are formed in parallel on a front glass plate, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back substrate has a plurality of data electrodes formed on a back glass plate in parallel with each other, and a dielectric layer is formed so as to cover them. A plurality of partitions are formed on the dielectric layer in parallel with the data electrodes, and phosphor layers are formed on the surface of the dielectric layer and on the side surfaces of the partitions. Then, the front substrate and the rear substrate are sealed so as to face each other so that the display electrodes and the data electrodes cross three-dimensionally, and a discharge gas is sealed in a discharge space inside the front substrate and the rear substrate. Thus, the assembly of the panel is completed.
しかし、組み立てられたばかりのパネルは一般に放電開始電圧が高く放電自体も不安定であるため、パネル製造工程においてエージングを行い放電特性を均一化かつ安定化させている。 However, since a newly assembled panel generally has a high discharge starting voltage and an unstable discharge itself, aging is performed in the panel manufacturing process to make the discharge characteristics uniform and stable.
このようなエージング方法としては、表示電極間、すなわち走査電極−維持電極間に交番電圧成分を含む電圧として逆位相の矩形波を長時間にわたり印加する方法がとられてきた。具体的には、エージング時間を短縮するためにインダクタを介して矩形波をパネルの電極に印加する方法(特許文献1参照)や、走査電極−維持電極間に極性の異なるパルス状の電圧を印加する面放電エージングの後に、連続して、走査電極および維持電極とデータ電極の間に極性の異なるパルス状の電圧を印加して対向放電する方法(特許文献2参照)等が提案されている。
このようなエージングによって保護層表面がスパッタされ膜厚が薄くなることが知られているが、必要以上のエージングによって必要以上のスパッタが行われると、パネルの寿命が短くなってしまうという問題があった。 It is known that the surface of the protective layer is sputtered by such aging and the film thickness is reduced. However, if spattering is performed more than necessary due to aging more than necessary, there is a problem that the life of the panel is shortened. Was.
本発明は、上記問題点に鑑みてなされたものであり、エージングを極力少なくすることによって寿命の長いパネルとそのエージング方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a panel having a long life by minimizing aging and a method of aging the panel.
本発明の請求項1に記載のプラズマディスプレイパネルは、表示電極として対をなす走査電極と維持電極とを覆うように誘電体層を形成し、その誘電体層上に保護層を形成したプラズマディスプレイパネルに対して、少なくとも走査電極と維持電極との間に交番電圧成分を含む電圧を印加して保護層上に放電痕を生じるエージング放電を行い、維持電極側の放電痕を走査電極側の放電痕よりも狭く形成したことを特徴とする。この構成により、エージングを極力少なくすることができ、寿命の長いプラズマディスプレイパネルを提供することが可能となる。
The plasma display panel according to
また、請求項2に記載のプラズマディスプレイパネルは、表示電極として対をなす走査電極と維持電極とを覆うように誘電体層を形成し、その誘電体層上に保護層を形成したプラズマディスプレイパネルに対して、少なくとも走査電極と維持電極との間に交番電圧成分を含む電圧を印加して保護層上に放電痕を生じるエージング放電を行い、維持電極側の放電痕のうち、表示電極として対をなす走査電極から遠い領域の放電痕を、表示電極として対をなす走査電極に近い領域の放電痕よりも浅く形成したことを特徴とする。この構成によっても、不要な領域のエージング、あるいは過剰なエージングによる保護層のスパッタが最小限に抑えられるので、長寿命のプラズマディスプレイパネルを提供することが可能となる。 The plasma display panel according to claim 2, wherein a dielectric layer is formed so as to cover a pair of a scan electrode and a sustain electrode as a display electrode, and a protective layer is formed on the dielectric layer. With respect to the sustain electrodes, an aging discharge that causes discharge marks on the protective layer is performed by applying a voltage including an alternating voltage component between at least the scan electrodes and the sustain electrodes. The discharge traces in the region far from the scan electrode forming the display electrode are formed shallower than the discharge traces in the region near the scan electrode forming the pair as the display electrode. With this configuration, too, aging of unnecessary regions or spattering of the protective layer due to excessive aging can be minimized, so that a long-life plasma display panel can be provided.
また、請求項3に記載のプラズマディスプレイパネルのエージング方法は、走査電極、維持電極、データ電極を有するプラズマディスプレイパネルに対して少なくとも走査電極と維持電極との間に交番電圧成分を含む電圧を印加してエージング放電を行うエージング工程において、少なくとも走査電極に印加する電圧波形の立ち上がりが緩やかな傾斜をもつか、あるいは維持電極に印加する電圧波形の立ち下がりが緩やかな傾斜をもつことを特徴とする。このエージング方法によって、短時間で効率よく放電を安定させ、寿命の長いプラズマディスプレイパネルを得ることができる。 According to a third aspect of the present invention, in the plasma display panel aging method, a voltage including an alternating voltage component is applied at least between the scan electrode and the sustain electrode to the plasma display panel having the scan electrode, the sustain electrode, and the data electrode. In the aging step of performing aging discharge, at least the rising of the voltage waveform applied to the scan electrode has a gentle slope, or the falling of the voltage waveform applied to the sustain electrode has a gentle slope. . By this aging method, discharge can be efficiently stabilized in a short time, and a plasma display panel having a long life can be obtained.
本発明のプラズマディスプレイパネルおよびそのエージング方法は、エージングにおいて放電痕を小さく形成しているので、寿命の長いプラズマディスプレイパネルを提供することができる。 ADVANTAGE OF THE INVENTION Since the plasma display panel of this invention and the aging method thereof form small discharge traces during aging, a plasma display panel with a long life can be provided.
以下本発明の実施の形態について、図面を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(実施の形態)
図1は本発明の実施の形態におけるパネルの構造を示す分解斜視図である。パネル1は、対向して配置された前面基板2と背面基板3とを有している。前面基板2は、前面ガラス板4上に表示電極として対をなす走査電極5と維持電極6とが互いに平行に対をなして複数対形成されている。そして、これらの走査電極5と維持電極6とを覆うように誘電体層7が形成され、この誘電体層7上にはその表面を覆うように保護層8が形成されている。後述する放電痕は保護層8の表面上にエージングによって形成される。背面基板3は、背面ガラス板9上にデータ電極10が互いに平行に複数形成され、このデータ電極10を覆うように誘電体層11が形成されている。そして、この誘電体層11上にデータ電極10と平行に隔壁12が複数形成され、誘電体層11の表面と隔壁12の側面とに蛍光体層13が形成されている。さらに、前面基板2と背面基板3とに挟まれた放電空間14には、放電ガスが封入されている。
(Embodiment)
FIG. 1 is an exploded perspective view showing the structure of the panel according to the embodiment of the present invention. The
図2は本発明の実施の形態におけるパネル1の電極配列図である。列方向にm列のデータ電極101〜10m(図1のデータ電極10)が配列され、行方向にn行の走査電極51〜5n(図1の走査電極5)とn行の維持電極61〜6n(図1の維持電極6)とが交互に配列されている。そして、1対の走査電極5i、維持電極6i(i=1〜n)と1つのデータ電極10j(j=1〜m)とを含む放電セル18が放電空間内にm×n個形成されている。ここで、各放電セル18に対して走査電極5と維持電極6とがつくるギャップを放電ギャップ20と呼び、放電セル間のギャップ、すなわち走査電極5iと1つとなりの放電セルに属する維持電極6i−1とがつくるギャップを隣接ギャップ21と呼ぶ。
FIG. 2 is an electrode array diagram of
図3(a)は、本発明の実施の形態におけるパネルのエージング処理後にパネルを割り、保護層表面において観察した放電痕(エージング時のスパッタ痕)を模式的に表した図であり、斜線部がスパッタ痕を示している。このように走査電極5側の放電痕は電極幅のほぼ全面に拡がっているのに対し、維持電極6側の放電痕は、表示電極として対をなす走査電極5に近い領域、すなわち放電ギャップ20側の領域に局在していることが特徴である。すなわち、維持電極6側の放電痕は走査電極5側の放電痕よりも狭く形成されている。
FIG. 3A is a diagram schematically showing discharge traces (sputter traces during aging) observed on the surface of the protective layer after the panel was split after the aging treatment of the panel according to the embodiment of the present invention. Indicates sputter marks. As described above, the discharge trace on the
なお、上述したようにエージングによって保護層8表面がスパッタされるがその量はごくわずかであり、したがって、エージングによって生じる放電痕を通常の光学顕微鏡で観察することは一般に難しい。これら放電痕の観察には物質の表面形状に敏感に反応する走査電子顕微鏡(SEM)が適している。SEMは、電子ビームを観察するサンプル表面上で走査し、サンプル表面から放出される2次電子像を観察する。保護層を構成するMgO膜の表面には、成膜直後に数十nm〜100nmほどの凹凸が有り、エージングによって保護層表面がスパッタされると、この微小な凹凸がなめらかになっていく。つまり、SEMでは平坦な部分よりは傾斜面や突起部分でサンプル表面より出てくる2次電子量が多くなるため、SEMによる2次電子像では、エージングで良くスパッタされた保護層表面は暗く、スパッタされていない、あるいはスパッタの弱いところは明るく見える。そのため、図3に示す放電痕は、SEMを使用することにより観察できる。ただし、保護層8は絶縁体であるため、SEM観察する際は、表面にプラチナや金の薄膜をコーティングし、チャージアップを防止する必要があることはいうまでもない。 As described above, the surface of the protective layer 8 is sputtered by aging, but the amount thereof is very small. Therefore, it is generally difficult to observe discharge traces generated by aging with a normal optical microscope. A scanning electron microscope (SEM) that responds sensitively to the surface shape of a substance is suitable for observing these discharge marks. The SEM scans an electron beam on a sample surface to be observed, and observes a secondary electron image emitted from the sample surface. Immediately after film formation, the surface of the MgO film constituting the protective layer has irregularities of about several tens nm to 100 nm. When the surface of the protective layer is sputtered by aging, these minute irregularities become smoother. That is, in the SEM, the amount of secondary electrons coming out of the sample surface is larger on the inclined surface or the projection portion than on the flat portion. Areas not sputtered or weakly sputtered appear bright. Therefore, the discharge trace shown in FIG. 3 can be observed by using SEM. However, since the protective layer 8 is an insulator, it is needless to say that when the SEM observation is performed, the surface needs to be coated with a thin film of platinum or gold to prevent charge-up.
図3に示すように、走査電極5側と維持電極6側との放電痕を非対称に形成する理由は以下の通りである。初期化放電、書き込み放電、維持放電と3電極PDPの一連の実駆動において、動作電圧と関係するのは、書き込み放電と維持放電である。先ず、図3(b)は、維持放電における放電開始電圧を低減し安定化させるために必要な放電痕を模式的に示した図である。維持放電は、走査電極5と維持電極6間に矩形電圧パルスを印加して放電を発生させるため、放電ギャップ20近傍の両電極間で放電が発生する。したがって、この部分に十分にエージングが掛かっている、つまりこの部分の保護層表面が十分スパッタされている必要がある。さもないとパネルを動作させた時の維持放電によって、エージングの時と同様に保護層表面のスパッタが行われ、このスパッタによる保護層表面の形状変化が維持放電電圧の変動として現れ、表示特性に悪影響を与えてしまうからである。このような状態を防ぐためには、走査電極5および維持電極6とも放電ギャップ20側のエージングを重点的に進め、パネル動作時の維持放電における保護層表面の形状変化がほとんど無いように放電ギャップ20側の放電痕を隣接ギャップ21側の放電痕に比べてある程度深くする必要がある。逆にいえば、隣接ギャップ21側の領域において深い放電痕が形成されるような強いエージングを行わなくても安定な維持放電が得られるといえる。
As shown in FIG. 3, the reason why the discharge traces are formed asymmetrically on the
一方、図3(c)は、書き込み放電における放電開始電圧を低減し安定化させるために必要な放電痕を模式的に示した図である。書き込み放電は走査電極5とデータ電極10間で発生する。そのため、パネル動作の中で書き込み時の駆動電圧を変動無く安定にするためには、データ電極10と対向する走査電極5側の領域全面をエージングし、走査電極5側全面を均一にスパッタした放電痕とすることが望ましい。つまり、書き込み放電に限っていえば、維持電極6側のエージング(いい換えれば、放電痕の形成)はあまり重要ではない。
On the other hand, FIG. 3C is a diagram schematically showing discharge traces necessary for reducing and stabilizing a discharge starting voltage in a write discharge. Write discharge occurs between the
したがって維持、書き込みの両方の放電を共に安定化させるためには図3(b)と図3(c)の両方を満たす領域、すなわち図3(a)に示す放電痕が望ましい。ここで、走査電極5の放電ギャップ20側の領域は維持放電と書き込み放電との両方の放電にかかわるが、この領域の放電痕を隣接ギャップ21側の放電痕より深く形成する必要はなく、エージングは走査電極5側全面で一様に行えばよい。むしろ、放電ギャップ20側の領域について必要以上にエージングを行うことはパネルの寿命を縮めるだけでなく不要な電力も増えるので望ましくない。
Therefore, in order to stabilize both the sustaining and writing discharges, a region satisfying both FIGS. 3B and 3C, that is, a discharge mark shown in FIG. 3A is desirable. Here, the region on the
なお、図3(d)は本発明の実施の形態におけるパネルの放電痕の深さの分布の一例を模式的に示した図である。エージング放電に伴う放電痕の深さは、図3(a)のような2値的な分布をとるのではなく、図3(d)に示すように連続的に分布する。このように、維持電極6側の放電痕のうち、表示電極として対をなす走査電極5から遠い領域の放電痕は、表示電極として対をなす走査電極5に近い領域の放電痕よりも浅く形成されている。
FIG. 3D is a diagram schematically illustrating an example of the distribution of the depth of the discharge trace of the panel according to the embodiment of the present invention. The depth of the discharge trace due to the aging discharge does not have a binary distribution as shown in FIG. 3A, but is continuously distributed as shown in FIG. 3D. As described above, of the discharge traces on the sustain
以上のように、必要な領域について最小限のエージングを行うことで、保護層8のスパッタを最小限にとどめるのでパネルの寿命を延ばすことができ、加えて、エージングに要する時間を短縮し、電力効率を上げることもできる。 As described above, by performing the minimum aging in the necessary area, the spatter of the protective layer 8 can be minimized, so that the life of the panel can be extended. In addition, the time required for the aging can be shortened, It can also increase efficiency.
図4(a)、(b)は本発明の実施の形態における非対称な放電痕を形成するためのエージング波形の一例を示す図であり、走査電極5と維持電極6との間に交番電圧成分を含む電圧を印加する。図4(a)に示すように、走査電極5に印加される電圧波形の立ち下がりは急峻であり立ち上がりは緩やかな傾斜をもっている。また、維持電極6に印加される電圧波形は、図4(b)に示すように立ち上がりは急峻であり立ち下がりは緩やかな傾斜をもっている。なお、走査電極5に印加される電圧波形の立ち上がり、および維持電極6に印加される電圧波形の立ち下がりの双方が緩やかな傾斜をもっているが、どちらか一方が緩やかな傾斜を有していてもよい。また、データ電極10に印加される電圧波形は図示していないが、開放のままでもよく、接地電位としてもよい。
FIGS. 4A and 4B are diagrams showing an example of an aging waveform for forming an asymmetric discharge trace according to the embodiment of the present invention, in which an alternating voltage component is applied between
図4(c)は本発明の実施の形態におけるパネルの発光をフォトセンサで検出した波形を模式的に示す図である。このように、電圧変化の急峻なタイミングでは強い放電が発生し、電圧変化の緩やかなタイミングでは弱い放電が発生することがわかる。このエージング波形において、強い放電のタイミングでは走査電極5側が陰極となるので正イオンが飛来し保護層8表面を強くスパッタし、一方、維持電極6側では電子が飛来するが、電子は軽いので維持電極6側の保護層8を強くスパッタすることはない。続く弱い放電は放電ギャップ20周辺に局在した放電であり、維持電極6の放電ギャップ20側に正イオンが飛来し保護層8表面をスパッタする。これが繰り返されて、図3(a)に示した放電痕が形成されると考えられる。
FIG. 4C is a diagram schematically showing a waveform of light emitted from the panel detected by the photosensor in the embodiment of the present invention. As described above, it can be seen that a strong discharge occurs at a steep timing of a voltage change, and a weak discharge occurs at a timing of a gentle voltage change. In this aging waveform, at the timing of strong discharge, the
このように、走査電極5側が立ち下がる(陰極となる)タイミングにおいては比較的強い放電を発生させ、維持電極6側が立ち下がる(陰極となる)タイミングにおいては比較的弱い放電を発生させることにより、図3で模式的に示した放電痕を形成することができる。ただし、電極印加電圧を大きくして強すぎるエージング放電を発生させると隣接ギャップ21側の放電痕が放電ギャップ20側の放電痕より深くなり望ましくない。本実施の形態においては実験的に最適電圧としてV=210Vを得た。この値は、パネルの電極構造や材料により大きく依存するためその都度実験的に最適化する必要がある。
In this manner, a relatively strong discharge is generated at the timing when the
以上説明したように、AC型3電極PDPは大きく2つの放電モードである維持放電、書き込み放電に対してエージングを行う必要があるが、最小限のエージングを行うことによって図3(a)に示すような理想的な放電痕が保護層8上に形成される。逆に図3(a)に示すような放電痕を形成するようにエージング波形、エージング装置を設計することによって寿命の長いパネルを提供することができる。 As described above, in the AC type three-electrode PDP, it is necessary to perform aging for the sustain discharge and the write discharge, which are two main discharge modes. However, by performing the minimum aging, it is shown in FIG. Such ideal discharge marks are formed on the protective layer 8. Conversely, by designing an aging waveform and an aging device so as to form discharge marks as shown in FIG. 3A, a panel with a long life can be provided.
本発明のパネルおよびそのエージング方法は、エージングにおいて放電痕を小さく形成しているので、寿命の長いパネルを提供することができ、AC型プラズマディスプレイパネルおよびそのエージング方法等として有用である。 INDUSTRIAL APPLICABILITY The panel and its aging method of the present invention have a small discharge mark during aging, so that a long-life panel can be provided, and are useful as an AC plasma display panel and its aging method.
1 パネル
2 前面基板
3 背面基板
4 前面ガラス板
5,51〜5n 走査電極
6,61〜6n 維持電極
7 誘電体層
8 保護層
9 背面ガラス板
10,101〜10m データ電極
11 誘電体層
12 隔壁
13 蛍光体層
14 放電空間
18 放電セル
20 放電ギャップ
21 隣接ギャップ
REFERENCE SIGNS
Claims (3)
前記維持電極側の放電痕を前記走査電極側の放電痕よりも狭く形成したことを特徴とするプラズマディスプレイパネル。 A dielectric layer is formed so as to cover a pair of a scan electrode and a sustain electrode as a display electrode, and at least the scan electrode and the sustain electrode are formed on a plasma display panel having a protective layer formed on the dielectric layer. Applying a voltage including an alternating voltage component during the aging discharge to generate a discharge mark on the protective layer,
The discharge trace on the sustain electrode side is formed narrower than the discharge trace on the scan electrode side.
前記維持電極側の放電痕のうち、前記表示電極として対をなす前記走査電極から遠い領域の放電痕を、前記表示電極として対をなす前記走査電極に近い領域の放電痕よりも浅く形成したことを特徴とするプラズマディスプレイパネル。 A dielectric layer is formed so as to cover a pair of a scan electrode and a sustain electrode as a display electrode, and at least the scan electrode and the sustain electrode are formed on a plasma display panel having a protective layer formed on the dielectric layer. Applying a voltage including an alternating voltage component during the aging discharge to generate a discharge mark on the protective layer,
Of the discharge traces on the sustain electrode side, discharge traces in a region far from the scan electrode forming a pair as the display electrode are formed shallower than discharge traces in a region near the scan electrode forming a pair as the display electrode. A plasma display panel characterized by the following.
少なくとも前記走査電極に印加する電圧波形の立ち上がりが緩やかな傾斜をもつか、あるいは前記維持電極に印加する電圧波形の立ち下がりが緩やかな傾斜をもつことを特徴とするプラズマディスプレイパネルのエージング方法。 In the aging step of performing aging discharge by applying a voltage including an alternating voltage component between at least the scan electrode and the sustain electrode to the plasma display panel having the scan electrode, the sustain electrode, and the data electrode,
An aging method for a plasma display panel, wherein at least a rising edge of a voltage waveform applied to the scan electrode has a gentle slope, or a falling edge of a voltage waveform applied to the sustain electrode has a gentle slope.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004034693A JP4367162B2 (en) | 2003-02-19 | 2004-02-12 | Plasma display panel and aging method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003041126 | 2003-02-19 | ||
JP2004034693A JP4367162B2 (en) | 2003-02-19 | 2004-02-12 | Plasma display panel and aging method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273442A true JP2004273442A (en) | 2004-09-30 |
JP4367162B2 JP4367162B2 (en) | 2009-11-18 |
Family
ID=33134144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004034693A Expired - Fee Related JP4367162B2 (en) | 2003-02-19 | 2004-02-12 | Plasma display panel and aging method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4367162B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101027825B1 (en) | 2003-09-11 | 2011-04-07 | 파나소닉 주식회사 | Visual processing device, visual processing method, visual processing program, and semiconductor device |
WO2005027043A1 (en) | 2003-09-11 | 2005-03-24 | Matsushita Electric Industrial Co., Ltd. | Visual processing device, visual processing method, visual processing program, integrated circuit, display device, imaging device, and mobile information terminal |
-
2004
- 2004-02-12 JP JP2004034693A patent/JP4367162B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4367162B2 (en) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1196921A (en) | Plasma display panel | |
JP4339740B2 (en) | Plasma display panel and plasma display device | |
JP4285039B2 (en) | Plasma display panel | |
KR100522684B1 (en) | Flat display device comprising material layers for electron amplification having carbon nanotube layer and method for manufacturing the same | |
JPH0127432B2 (en) | ||
KR100741096B1 (en) | Display device | |
JP4367162B2 (en) | Plasma display panel and aging method thereof | |
JP2003317631A (en) | Plasma display panel | |
US7303456B2 (en) | Plasma display panel and method of aging the same | |
JP2004296313A (en) | Plasma display panel | |
KR100351846B1 (en) | Plasma display panel | |
KR20050071268A (en) | Plasma display panel and methode of making thereof | |
KR20050016415A (en) | Plasma display panel and its aging method | |
KR100493919B1 (en) | Method of driving plasma display panel | |
KR100293516B1 (en) | Plasma display device and its driving method | |
JP2006234912A (en) | Plasma display device | |
KR100288801B1 (en) | Driving Method of Plasma Display Panel | |
JP2011060528A (en) | Plasma display panel | |
KR20010091638A (en) | Plasma Display Panel and Discharging Method of The Same | |
KR100658313B1 (en) | Plasma Display Panel of in-bus structure | |
KR100757571B1 (en) | Plasma Display Panel | |
KR100533722B1 (en) | Method of driving plasma display panel | |
JP2004273441A (en) | Aging method of plasma display panel | |
KR20040088756A (en) | Plasma display panel | |
JP2005100738A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090817 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120904 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20130904 |
|
LAPS | Cancellation because of no payment of annual fees |