JP2004266233A - Printed circuit board design method and printed circuit board - Google Patents
Printed circuit board design method and printed circuit board Download PDFInfo
- Publication number
- JP2004266233A JP2004266233A JP2003057704A JP2003057704A JP2004266233A JP 2004266233 A JP2004266233 A JP 2004266233A JP 2003057704 A JP2003057704 A JP 2003057704A JP 2003057704 A JP2003057704 A JP 2003057704A JP 2004266233 A JP2004266233 A JP 2004266233A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- loop
- ringing noise
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチング電源を実装するプリント基板設計法およびプリント基板に関する。
【0002】
【従来の技術】
スイッチング電源は、直流電圧を高周波スイッチングして整流することにより所望の直流電圧を得る構造であるため、原理的にスイッチング時のノイズが発生する。そのため、スイッチング電源には、そのようなノイズを抑制するための回路を備えている。
【0003】
図10は従来のノイズ抑制方法を例示したスイッチング電源の第1の回路図、図11は従来のノイズ抑制方法を例示したスイッチング電源の第2の回路図である。
【0004】
これらのスイッチング電源において、入力電圧VINを受けるコンバータ入力に入力コンデンサCinが並列に接続され、この入力コンデンサCinには主スイッチQ1および同期整流スイッチQ2の直列回路が並列に接続されている。主スイッチQ1と同期整流スイッチQ2との接続点にはチョークコイルCHを介して出力コンデンサCoutが接続されている。チョークコイルCHと出力コンデンサCoutとの接続点は、図10の回路では、フィルタFを介して負荷抵抗Rに接続され、図11の回路では、低ドロップアウトレギュレータLDOを介して負荷抵抗Rに接続されている。
【0005】
これらのスイッチング電源の回路は、主スイッチQ1および同期整流スイッチQ2がスイッチング動作することにより出力コンデンサCoutの両端に入力電圧VINより低い直流電圧を出力する降圧型DC/DCコンバータを構成している。
【0006】
以上の構成のスイッチング電源は、主スイッチQ1および同期整流スイッチQ2のオン/オフ動作に起因するリンギングノイズが出力コンデンサCoutの両端に生じるので、図10の回路では、受動素子を用いたフィルタFによってスイッチング電源の出力ノイズの負荷への伝達を回避し、図11の回路では、低ドロップアウトレギュレータLDOを用いて整流することによりスイッチング電源の出力ノイズの負荷への伝達を回避している。
【0007】
また、リンギングノイズをプリント基板の材料で低減させる技術も知られている(たとえば、特許文献1参照。)。この技術は、プリント基板の材料に関し誘電損失が大きいもの、すなわち基板に関するインピーダンスのうち抵抗成分が大きいものを用い、わざと伝送損失を大きくして高周波成分を減衰させて波形をなまらせ、リンギングノイズを低減させるようにしている。
【0008】
【特許文献1】
特開平6−177612号公報(段落番号〔0021〕〜〔0032〕,図4)
【0009】
【発明が解決しようとする課題】
しかしながら、出力コンデンサの両端に生じるリンギングノイズはその周波数が100MHz〜数100MHzであり、この周波数帯域のノイズを低減するには、受動素子を用いたフィルタでは、その素子の寄生インピーダンスの影響によりフィルタの効果が低減する。また、低ドロップアウトレギュレータを用いた場合では、一般に低ドロップアウトレギュレータのフィルタ効果は、最大数MHz程度であり、リンギングノイズの低減には効果がない。しかも、出力ノイズの低減のためにフィルタや低ドロップアウトレギュレータを用いることは、スイッチング電源回路以外の部品点数が増加することになり、外付け部品を増加させないためには、スイッチング電源のグランドを理想グランドにすることが望ましいが、これは高周波になるに従い困難となる。
【0010】
また、誘電損失が大きい材料のプリント基板を使用してリンギングノイズを低減させる方法は、伝送損失を大きくして高周波を減衰させて波形をなまらせる方式であるので、高周波化とは逆行し、速い応答が欲しいライン信号までなまってしまい、さらには、プリント基板の材料が限定されてしまうという問題点があった。
【0011】
本発明はこのような点に鑑みてなされたものであり、部品点数を増加させることなく、また、伝送損失を大きくすることなくリンギングノイズを低減させるようにしたプリント基板設計法およびプリント基板を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明では上記問題を解決するために、スイッチング電源を実装するプリント基板のプリント基板設計法において、前記スイッチング電源によって出力されるリンギングノイズの周波数を、前記リンギングノイズが伝達するループ内のプリントパターンのラインのインダクタンスおよび寄生キャパシタンスから算出したループの固有周波数から求める手法を用い、前記ラインのインダクタンスを調整することによって、前記リンギングノイズを所望の周波数に設定していくことを特徴とするプリント基板設計法が提供される。
【0013】
このようなプリント基板設計法によれば、リンギングノイズが伝達するループ内のプリントパターンのラインのインダクタンスを、ループの固有周波数から求めたリンギングノイズの周波数を見ながら調節することにより、リンギングノイズが所望の周波数まで抑制されたプリント基板を設計することができる。このリンギングノイズの周波数は、プリントパターンのラインのインダクタンスの調整で行うため、部品点数を増やすことなくリンギングノイズを低減させることができる。
【0014】
また、本発明では、スイッチング電源を実装するプリント基板において、前記スイッチング電源のグランド端子と出力コンデンサとを接続する配線パターンが、その寄生インダクタンスと寄生キャパシタンスとによりローパスフィルタを構成していることを特徴とするプリント基板が提供される。
【0015】
このプリント基板によれば、配線パターンの寄生インダクタンスと寄生キャパシタンスとによりローパスフィルタを構成したので、ノイズ低減用の部品点数を設けることなくリンギングノイズを低減させることができ、安価なスイッチング電源を構成することができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を、降圧型DC/DCコンバータに適用した場合を例にしてリンギングを低減するためのプリント基板設計について説明する。
【0017】
図1はプリント基板の各部ラインを想定して示した降圧型DC/DCコンバータの主回路を示す図である。
降圧型DC/DCコンバータの主回路は、基本的に入力コンデンサCinと、主スイッチQ1と、同期整流スイッチQ2と、チョークコイルCHと、出力コンデンサCoutと、負荷抵抗Rの要素で構成される。
【0018】
ここで、コンバータ入力と入力コンデンサCinとの間のプリントパターンはp1で示し、入力コンデンサCinの配線パターンはp2およびp3で示している。主スイッチQ1のソース端子と入力コンデンサCin間のプリントパターンはp4で示し、主スイッチQ1および同期整流スイッチQ2の配線パターン、モールド内の配線およびボンディングワイヤを含む配線パターンはそれぞれp5,p6,p7で示している。チョークコイルCHの配線パターンはp8およびp9で示している。同期整流スイッチQ2のソース端子と出力コンデンサCoutとの間のプリントパターンはp10、出力コンデンサCoutの配線パターンはp11およびp12で示している。プリントパターンp10および配線パターンp12とべたグランドGNDとの間のプリントパターンはp13、負荷抵抗Rの配線パターンはp14およびp15で示している。
【0019】
プリント基板の設計において、まず、図1の回路よりリンギングノイズを生じるループを決定する。ここで、リンギングノイズは出力コンデンサCoutの両端で生じるため、この出力コンデンサCoutを含むループを考える。バッテリなどの大容量素子、チョークコイルCHなどの高インダクタンス素子を含むループの固有周波数は低く、たとえばチョークコイルCHと出力コンデンサCoutを含むループでは、仮にループ内の他の要素を無視すると、チョークコイルCHが1μH、出力コンデンサCoutが1μFの場合に、固有周波数fは、
【0020】
【数1】
f=1/2π√(LC)=159kHz・・・(1)
であり、リンギングノイズのMHzオーダーの周波数には至らない。よって、バッテリ、チョークコイルCHを含まないループを考える。
【0021】
図2はリンギングノイズの通過するループを示す図である。
以上の説明により、図1の回路において、リンギングノイズが通過するループとして、チョークコイルCHを含まないループ1が決定され、このループ1がリンギングノイズに関与する最も重要なループとなる。
【0022】
次に、このループ1の固有周波数の見積もりを行う。このループ1の固有周波数を低減したいノイズ周波数より低く設定することにより、固有周波数を超える周波数のリンギングを抑制することが可能となる。
【0023】
図3は図1の回路の各部ラインをインダクタンスと想定した場合の回路を示す図である。
この図において、プリントパターンp1,p4,p10およびp13のインダクタンスをそれぞれL1,L4,L10およびL13で示し,配線パターンp2,p3,p5,p6,p7,p8,p9,p11,p12,p14およびp15のインダクタンスをそれぞれL2,L3,L5,L6,L7,L8,L9,L11,L12,L14およびL15で示している。
【0024】
ここで、主スイッチQ1および同期整流スイッチQ2は、いずれもオンの場合に短絡、オフの場合にコンデンサとみなすことができるので、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合と、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合との等価回路を図4および図5に示す。
【0025】
図4は主スイッチがオン、同期整流スイッチがオフの場合の等価回路図、図5は主スイッチがオフ、同期整流スイッチがオンの場合の等価回路図である。
ここでは、主スイッチQ1、同期整流スイッチQ2のオン抵抗を無視している。また、これらの等価回路において、オフ時における主スイッチQ1の出力キャパシタンスをCDS1、同期整流スイッチQ2の出力キャパシタンスをCDS2で示している。
【0026】
この回路において、図2に示すループ1の固有周波数fは、
【0027】
【数2】
f=1/2π√(LC)・・・(2)
で求められる。ここで、ループ1のインダクタンスLは、
【0028】
【数3】
L=L2+L3+L4+L5+L7+L10+L11+L12+L14+L15・・・(3)
で求められ、キャパシタンスCは、図4に示した主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、
【0029】
【数4】
【0030】
で求められ、図5に示した主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合には、
【0031】
【数5】
【0032】
で求められる。なお、式4および式5において、Ciは入力コンデンサCinのキャパシタンス、Coは出力コンデンサCoutのキャパシタンスである。
次に、プリントパターンのインダクタンスを決定する。上記の固有周波数fを低周波化するためには、式4および式5のL,Cを大きくすればよい。しかし、Cの値は、それを構成するキャパシタンスの内、最も小さいものによって制限される。通常、入力コンデンサCinのキャパシタンスCiおよび出力コンデンサCoutのキャパシタンスCoは数μF以上、主スイッチQ1および同期整流スイッチQ2の出力キャパシタンスCDS1,CDS2は数nF以下であり、したがって、Cは実質的に主スイッチQ1または同期整流スイッチQ2の出力キャパシタンスCDS1,CDS2で決まり、入力コンデンサCinおよび出力コンデンサCoutを大きくしても、Cを大きくすることは困難である。これに対し、Lは、プリントパターンのインダクタンスにより構成されており、プリントパターンの幅および長さにより容易に増加することが可能である。
【0033】
ここで、リンギングノイズは、出力コンデンサCoutに流れる電流をIcoとすると、(L11+L12)dIco/dt[V]で表される。よって、出力コンデンサCoutの配線パターンp11,p12のインダクタンスL11,L12は大きくはできない。また、入力コンデンサCinに流れる電流をIciとすると、入力帰還ノイズとして(L2+L3)dIci/dt[V]のノイズが発生する。よって、入力コンデンサCinの配線パターンp2,p3のインダクタンスL2,L3も大きくはできない。したがって、Lの設定は、プリントパターンp4,p10および配線パターンp5,p7,p14,p15のインダクタンスL4,L10,L5,L7,L14,L15で行うことになる。
【0034】
図6はLを調節することによるリンギング波形の比較を示す図である。
ここで、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、C=34pF、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合、C=91pF、DC/DCコンバータの入力電圧VIN=4V、出力電圧=2V、スイッチング周波数=2MHz、チョークコイルCHのインダクタンス=1μH、Ci=Co=1μFとしている。
【0035】
たとえば、プリントパターンp4,p10および配線パターンp5,p7,p14,p15のインダクタンスL4,L10,L5,L7,L14,L15を調整しないときのLがL=25nHである場合、上記計算では、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、ループ1の固有周波数f=173MHzであり、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合、ループ1の固有周波数f=106MHzである。
【0036】
この条件での測定では、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、リンギングノイズの周波数fは約170MHz、リンギングノイズの電圧幅Vppは40mVであった。一方、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合には、リンギングノイズの周波数fは約100MHz、リンギングノイズの電圧幅Vppは50mVであった。
【0037】
ここで、90MHz以上のリンギングノイズを抑制するために、上記計算を用いて、L=100nHに調整すると、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、ループ1の固有周波数f=86MHzであり、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合、ループ1の固有周波数f=53MHzである。
【0038】
この条件による測定では、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、リンギングノイズの周波数fは約80MHz、リンギングノイズの電圧幅Vppは20mVであった。一方、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合には、リンギングノイズの周波数fは約50MHz、リンギングノイズの電圧幅Vppは20mVであった。
【0039】
図7はLの調節によるリンギングの低減効果を示す図である。
この図において、横軸にループ1のインダクタンス、縦軸にリンギングノイズの電圧幅を示している。この図7によれば、ループ1のインダクタンスLがL=25nHの場合、リンギングノイズの電圧幅が最大50mVであったが、プリントパターンのインダクタンスを上記計算により算出し、調節することにより、L=100nHにおいては、約20mVと、半分以下に抑制されていることがわかる。
【0040】
上記計算法は、昇圧型コンバータや昇降圧型コンバータにおいても、バッテリとチョークコイルを含まないループにおいて、その固有周波数を計算し、調節することにより、各部プリントパターンのラインインダクタンスを最適値に決定することが可能である。
【0041】
次に、リンギングノイズを低減するラインパターンの具体例について説明する。
図8はラインのインダクタンスとキャパシタンスによりローパスフィルタを構成した回路を示す図である。
【0042】
リンギングノイズは主スイッチQ1、同期整流スイッチQ2のスイッチング動作により図1の配線パターンp7およびプリントパターンp10のラインを介して出力コンデンサCoutに到達する。そこで、この回路では、プリントパターンp10のインダクタンスL10と、インダクタンスL10とべたグランドGNDとの間の寄生キャパシタンスCpとを大きくし、インダクタンスL10とべたグランドGNDとの間の交流インピーダンスを小さくすることにより、ローパスフィルタが構成され、リンギングノイズの低減を図っている。
【0043】
図9はローパスフィルタの基板上の構成例を示す図である。
プリント基板2上には、コンバータ出力を構成するプリントパターン3、チョークコイルCHと主スイッチQ1および同期整流スイッチQ2の接続点との間を接続するプリントパターン4と、同期整流スイッチQ2のソース端子と出力コンデンサCoutとの間を接続するプリントパターン5とが形成され、主スイッチQ1および同期整流スイッチQ2を有する集積回路IC、チョークコイルCHおよび出力コンデンサCoutが実装されている。
【0044】
ここで、プリントパターン5はスパイラル構造を有し、その一端はボンディングワイヤ6によって集積回路ICと接続され、他端はポイント7にてべたグランドGNDに接続されている。スパイラル構造にすることで、プリントパターン5の長さが長くなって同期整流スイッチQ2のソース端子と出力コンデンサCoutとの間の寄生インダクタンスを大きくし、べたグランドGNDとの間の寄生キャパシタンスCpを大きくして、ローパスフィルタを構成している。このローパスフィルタにより、リンギングノイズを低減している。具体的には、図6の場合と同じ動作条件で測定して、リンギングノイズを1/3まで低減できた。
【0045】
なお、以上の説明では、スイッチング電源として、降圧型DC/DCコンバータを例に説明したが、昇圧型、昇降圧型DC/DCコンバータにおいても、同じように適用できることは言うまでもない。
【0046】
【発明の効果】
以上説明したように、本発明によれば、スイッチング電源においてそれを実装するプリント基板のリンギングノイズに寄与するループの固有周波数をプリントパターンのインダクタンスにより調節すること、またはリンギングノイズ成分が通過するラインの寄生インダクタンスと寄生キャパシタンスによりローパスフィルタを構成するようにした。これにより、スイッチング電源より出力されるリンギングノイズを低減することができる。
【0047】
また、本発明によれば、リンギングノイズに寄与するループの固有周波数をプリントパターンのインダクタンスにより調節するようにしたことで、プリント基板の材料に制約がなく、配線パターンで対策したので、特別な部品を付加する必要がなく、しかもリンギングに特化した対策が施せるので、入力帰還ノイズ等の他のパラメータに悪影響を与えることがない。
【図面の簡単な説明】
【図1】プリント基板の各部ラインを想定して示した降圧型DC/DCコンバータの主回路を示す図である。
【図2】リンギングノイズの通過するループを示す図である。
【図3】図1の回路の各部ラインをインダクタンスと想定した場合の回路を示す図である。
【図4】主スイッチがオン、同期整流スイッチがオフの場合の等価回路図である。
【図5】主スイッチがオフ、同期整流スイッチがオンの場合の等価回路図である。
【図6】Lを調節することによるリンギング波形の比較を示す図である。
【図7】Lの調節によるリンギングの低減効果を示す図である。
【図8】ラインのインダクタンスとキャパシタンスによりローパスフィルタを構成した回路を示す図である。
【図9】ローパスフィルタの基板上の構成例を示す図である。
【図10】従来のノイズ抑制方法を例示したスイッチング電源の第1の回路図である。
【図11】従来のノイズ抑制方法を例示したスイッチング電源の第2の回路図である。
【符号の説明】
1 ループ
2 プリント基板
3 プリントパターン
4 プリントパターン
5 プリントパターン
6 ボンディングワイヤ
7 グランドGNDに接続されるポイント
Q1 主スイッチ
Q2 同期整流スイッチ
Cin 入力コンデンサ
Cout 出力コンデンサ
CH チョークコイル[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a printed circuit board design method for mounting a switching power supply and a printed circuit board.
[0002]
[Prior art]
The switching power supply has a structure in which a desired DC voltage is obtained by rectifying the DC voltage by performing high-frequency switching and generates noise during switching in principle. Therefore, the switching power supply is provided with a circuit for suppressing such noise.
[0003]
FIG. 10 is a first circuit diagram of a switching power supply illustrating a conventional noise suppression method, and FIG. 11 is a second circuit diagram of a switching power supply illustrating a conventional noise suppression method.
[0004]
In these switching power supplies, an input capacitor Cin is connected in parallel to a converter input receiving the input voltage VIN, and a series circuit of a main switch Q1 and a synchronous rectification switch Q2 is connected in parallel to the input capacitor Cin. An output capacitor Cout is connected to a connection point between the main switch Q1 and the synchronous rectification switch Q2 via a choke coil CH. The connection point between the choke coil CH and the output capacitor Cout is connected to the load resistance R via the filter F in the circuit of FIG. 10, and to the load resistance R via the low dropout regulator LDO in the circuit of FIG. Have been.
[0005]
These switching power supply circuits constitute a step-down DC / DC converter that outputs a DC voltage lower than the input voltage VIN across the output capacitor Cout by the switching operation of the main switch Q1 and the synchronous rectification switch Q2.
[0006]
In the switching power supply having the above-described configuration, ringing noise caused by the on / off operation of the main switch Q1 and the synchronous rectification switch Q2 is generated at both ends of the output capacitor Cout. Therefore, in the circuit of FIG. Transmission of the output noise of the switching power supply to the load is avoided, and in the circuit of FIG. 11, transmission of the output noise of the switching power supply to the load is avoided by rectification using the low dropout regulator LDO.
[0007]
Further, a technique for reducing ringing noise by using a material for a printed circuit board is also known (for example, see Patent Document 1). This technology uses printed circuit board materials that have a large dielectric loss, that is, those that have a large resistance component among the board impedances, intentionally increase transmission loss and attenuate high-frequency components to smooth the waveform and reduce ringing noise. I try to reduce it.
[0008]
[Patent Document 1]
JP-A-6-177612 (paragraph numbers [0021] to [0032], FIG. 4)
[0009]
[Problems to be solved by the invention]
However, the ringing noise generated at both ends of the output capacitor has a frequency of 100 MHz to several hundred MHz. To reduce the noise in this frequency band, a filter using a passive element is affected by the parasitic impedance of the element. The effect is reduced. In addition, when a low dropout regulator is used, the filter effect of the low dropout regulator is generally up to about several MHz, and there is no effect in reducing ringing noise. Moreover, the use of filters and low dropout regulators to reduce output noise increases the number of components other than the switching power supply circuit. It is desirable to use a ground, but this becomes more difficult as the frequency increases.
[0010]
In addition, the method of reducing ringing noise using a printed circuit board made of a material having a large dielectric loss is a method of increasing transmission loss and attenuating a high frequency to blunt a waveform. There is a problem that a line signal for which a response is desired is dulled, and further, a material of a printed circuit board is limited.
[0011]
The present invention has been made in view of the above points, and provides a printed circuit board design method and a printed circuit board that reduce ringing noise without increasing the number of components and without increasing transmission loss. The purpose is to do.
[0012]
[Means for Solving the Problems]
In the present invention, in order to solve the above-mentioned problem, in a printed circuit board design method of a printed circuit board on which a switching power supply is mounted, a frequency of a ringing noise output by the switching power supply is changed to a print pattern in a loop through which the ringing noise transmits. A method of designing a printed circuit board, wherein the ringing noise is set to a desired frequency by adjusting the line inductance by using a method obtained from a loop natural frequency calculated from a line inductance and a parasitic capacitance. Is provided.
[0013]
According to such a printed circuit board design method, by adjusting the inductance of the line of the printed pattern in the loop to which the ringing noise is transmitted while adjusting the frequency of the ringing noise obtained from the natural frequency of the loop, the ringing noise can be reduced. It is possible to design a printed circuit board in which the frequency is suppressed up to the above frequency. Since the frequency of the ringing noise is adjusted by adjusting the inductance of the line of the print pattern, the ringing noise can be reduced without increasing the number of components.
[0014]
Further, according to the present invention, in a printed circuit board on which a switching power supply is mounted, a wiring pattern for connecting a ground terminal of the switching power supply and an output capacitor forms a low-pass filter by its parasitic inductance and parasitic capacitance. Is provided.
[0015]
According to this printed circuit board, a low-pass filter is formed by the parasitic inductance and the parasitic capacitance of the wiring pattern, so that ringing noise can be reduced without providing a number of components for noise reduction, and an inexpensive switching power supply is formed. be able to.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a printed circuit board design for reducing ringing will be described with reference to an example in which an embodiment of the present invention is applied to a step-down DC / DC converter.
[0017]
FIG. 1 is a diagram showing a main circuit of a step-down DC / DC converter shown assuming each line of a printed circuit board.
The main circuit of the step-down DC / DC converter basically includes an input capacitor Cin, a main switch Q1, a synchronous rectification switch Q2, a choke coil CH, an output capacitor Cout, and a load resistor R.
[0018]
Here, a print pattern between the converter input and the input capacitor Cin is indicated by p1, and a wiring pattern of the input capacitor Cin is indicated by p2 and p3. The printed pattern between the source terminal of the main switch Q1 and the input capacitor Cin is indicated by p4, and the wiring patterns of the main switch Q1 and the synchronous rectification switch Q2, and the wiring patterns including the wiring in the mold and the bonding wires are p5, p6 and p7, respectively. Is shown. The wiring patterns of the choke coil CH are indicated by p8 and p9. The print pattern between the source terminal of the synchronous rectification switch Q2 and the output capacitor Cout is indicated by p10, and the wiring pattern of the output capacitor Cout is indicated by p11 and p12. The printed pattern between the printed pattern p10 and the wiring pattern p12 and the solid ground GND is denoted by p13, and the wiring pattern of the load resistor R is denoted by p14 and p15.
[0019]
In designing a printed circuit board, first, a loop that generates ringing noise is determined from the circuit of FIG. Here, since the ringing noise occurs at both ends of the output capacitor Cout, a loop including the output capacitor Cout is considered. The natural frequency of a loop including a large capacity element such as a battery and a high inductance element such as a choke coil CH is low. For example, in a loop including the choke coil CH and the output capacitor Cout, if the other elements in the loop are ignored, the choke coil When CH is 1 μH and output capacitor Cout is 1 μF, the natural frequency f is
[0020]
(Equation 1)
f = 1 / 2π√ (LC) = 159 kHz (1)
And does not reach the frequency of the order of MHz of the ringing noise. Therefore, a loop that does not include the battery and the choke coil CH is considered.
[0021]
FIG. 2 is a diagram showing a loop through which ringing noise passes.
As described above, in the circuit of FIG. 1, the
[0022]
Next, the natural frequency of the
[0023]
FIG. 3 is a diagram showing a circuit when each line of the circuit of FIG. 1 is assumed to be an inductance.
In this figure, the inductances of the printed patterns p1, p4, p10 and p13 are indicated by L1, L4, L10 and L13, respectively, and the wiring patterns p2, p3, p5, p6, p7, p8, p9, p11, p12, p14 and p15. Are denoted by L2, L3, L5, L6, L7, L8, L9, L11, L12, L14 and L15, respectively.
[0024]
Here, the main switch Q1 and the synchronous rectification switch Q2 can be regarded as short-circuited when both are on, and as a capacitor when off, so that the main switch Q1 is on and the synchronous rectification switch Q2 is off. FIGS. 4 and 5 show equivalent circuits when the switch Q1 is off and the synchronous rectification switch Q2 is on.
[0025]
FIG. 4 is an equivalent circuit diagram when the main switch is on and the synchronous rectification switch is off, and FIG. 5 is an equivalent circuit diagram when the main switch is off and the synchronous rectification switch is on.
Here, the on-resistances of the main switch Q1 and the synchronous rectification switch Q2 are ignored. In these equivalent circuits, the output capacitance of the main switch Q1 when turned off is indicated by CDS1, and the output capacitance of the synchronous rectification switch Q2 is indicated by CDS2.
[0026]
In this circuit, the natural frequency f of the
[0027]
(Equation 2)
f = 1 / 2π√ (LC) (2)
Is required. Here, the inductance L of the
[0028]
[Equation 3]
L = L2 + L3 + L4 + L5 + L7 + L10 + L11 + L12 + L14 + L15 (3)
When the main switch Q1 shown in FIG. 4 is on and the synchronous rectification switch Q2 is off,
[0029]
(Equation 4)
[0030]
When the main switch Q1 shown in FIG. 5 is off and the synchronous rectification switch Q2 is on,
[0031]
(Equation 5)
[0032]
Is required. In
Next, the inductance of the printed pattern is determined. In order to lower the natural frequency f, L and C in
[0033]
Here, the ringing noise is represented by (L11 + L12) dIco / dt [V], where Ico is the current flowing through the output capacitor Cout. Therefore, the inductances L11 and L12 of the wiring patterns p11 and p12 of the output capacitor Cout cannot be increased. When the current flowing through the input capacitor Cin is Ici, noise of (L2 + L3) dIci / dt [V] is generated as input feedback noise. Therefore, the inductances L2 and L3 of the wiring patterns p2 and p3 of the input capacitor Cin cannot be increased. Therefore, L is set by the inductances L4, L10, L5, L7, L14, L15 of the print patterns p4, p10 and the wiring patterns p5, p7, p14, p15.
[0034]
FIG. 6 is a diagram showing a comparison of ringing waveforms by adjusting L.
Here, when the main switch Q1 is on and the synchronous rectification switch Q2 is off, C = 34 pF, when the main switch Q1 is off and the synchronous rectification switch Q2 is on, C = 91 pF, and the input voltage VIN of the DC / DC converter = 4 V, output voltage = 2 V, switching frequency = 2 MHz, inductance of the choke coil CH = 1 μH, and Ci = Co = 1 μF.
[0035]
For example, if L when the inductances L4, L10, L5, L7, L14, and L15 of the printed patterns p4, p10 and the wiring patterns p5, p7, p14, and p15 are not adjusted is L = 25 nH, the above calculation will be used. When Q1 is on and the synchronous rectifier switch Q2 is off, the natural frequency f of the
[0036]
In the measurement under these conditions, when the main switch Q1 was on and the synchronous rectification switch Q2 was off, the frequency f of the ringing noise was about 170 MHz and the voltage width Vpp of the ringing noise was 40 mV. On the other hand, when the main switch Q1 was off and the synchronous rectification switch Q2 was on, the frequency f of the ringing noise was about 100 MHz, and the voltage width Vpp of the ringing noise was 50 mV.
[0037]
Here, if L is adjusted to 100 nH using the above calculation in order to suppress the ringing noise of 90 MHz or more, when the main switch Q1 is on and the synchronous rectification switch Q2 is off, the natural frequency f of the
[0038]
In the measurement under these conditions, when the main switch Q1 was on and the synchronous rectification switch Q2 was off, the frequency f of the ringing noise was about 80 MHz, and the voltage width Vpp of the ringing noise was 20 mV. On the other hand, when the main switch Q1 was off and the synchronous rectification switch Q2 was on, the frequency f of the ringing noise was about 50 MHz, and the voltage width Vpp of the ringing noise was 20 mV.
[0039]
FIG. 7 is a diagram showing the effect of reducing ringing by adjusting L.
In this figure, the horizontal axis shows the inductance of the
[0040]
The above calculation method is to determine the line inductance of the printed pattern of each part to an optimum value by calculating and adjusting the natural frequency in a loop that does not include a battery and a choke coil even in a boost converter or a buck-boost converter. Is possible.
[0041]
Next, a specific example of a line pattern for reducing ringing noise will be described.
FIG. 8 is a diagram showing a circuit in which a low-pass filter is constituted by the inductance and capacitance of a line.
[0042]
The ringing noise reaches the output capacitor Cout via the lines of the wiring pattern p7 and the print pattern p10 in FIG. 1 by the switching operation of the main switch Q1 and the synchronous rectification switch Q2. Therefore, in this circuit, the inductance L10 of the printed pattern p10 and the parasitic capacitance Cp between the inductance L10 and the solid ground GND are increased, and the AC impedance between the inductance L10 and the solid ground GND is reduced. A low-pass filter is configured to reduce ringing noise.
[0043]
FIG. 9 is a diagram illustrating a configuration example of a low-pass filter on a substrate.
On the printed
[0044]
Here, the printed
[0045]
In the above description, a step-down DC / DC converter has been described as an example of a switching power supply. However, it is needless to say that the same can be applied to a step-up type or step-up / step-down DC / DC converter.
[0046]
【The invention's effect】
As described above, according to the present invention, in the switching power supply, the natural frequency of the loop contributing to the ringing noise of the printed circuit board on which the switching power supply is mounted is adjusted by the inductance of the printed pattern, or the line passing the ringing noise component is adjusted. A low-pass filter is constituted by the parasitic inductance and the parasitic capacitance. Thereby, ringing noise output from the switching power supply can be reduced.
[0047]
Further, according to the present invention, the natural frequency of the loop contributing to ringing noise is adjusted by the inductance of the printed pattern, so that there is no restriction on the material of the printed circuit board, and measures are taken with the wiring pattern. Need not be added, and a measure specific to ringing can be taken, so that other parameters such as input feedback noise are not adversely affected.
[Brief description of the drawings]
FIG. 1 is a diagram showing a main circuit of a step-down DC / DC converter shown assuming each line of a printed circuit board.
FIG. 2 is a diagram showing a loop through which ringing noise passes.
FIG. 3 is a diagram showing a circuit when each line of the circuit of FIG. 1 is assumed to be an inductance.
FIG. 4 is an equivalent circuit diagram when a main switch is on and a synchronous rectification switch is off.
FIG. 5 is an equivalent circuit diagram when a main switch is off and a synchronous rectification switch is on.
FIG. 6 is a diagram showing a comparison of ringing waveforms by adjusting L.
FIG. 7 is a diagram showing an effect of reducing ringing by adjusting L.
FIG. 8 is a diagram showing a circuit in which a low-pass filter is configured by the inductance and the capacitance of a line.
FIG. 9 is a diagram illustrating a configuration example of a low-pass filter on a substrate.
FIG. 10 is a first circuit diagram of a switching power supply illustrating a conventional noise suppression method.
FIG. 11 is a second circuit diagram of a switching power supply illustrating a conventional noise suppression method.
[Explanation of symbols]
1
Claims (7)
前記スイッチング電源によって出力されるリンギングノイズの周波数を、前記リンギングノイズが伝達するループ内のプリントパターンのラインのインダクタンスおよび寄生キャパシタンスから算出したループの固有周波数から求める手法を用い、前記ラインのインダクタンスを調整することによって、前記リンギングノイズを所望の周波数に設定していくことを特徴とするプリント基板設計法。In the printed circuit board design method of the printed circuit board mounting the switching power supply,
The inductance of the line is adjusted by using a method of obtaining the frequency of the ringing noise output from the switching power supply from the natural frequency of the loop calculated from the inductance and the parasitic capacitance of the line of the printed pattern in the loop to which the ringing noise is transmitted. Thereby setting the ringing noise to a desired frequency.
前記スイッチング電源のグランド端子と出力コンデンサとを接続する配線パターンが、その寄生インダクタンスと寄生キャパシタンスとによりローパスフィルタを構成していることを特徴とするプリント基板。On a printed circuit board on which a switching power supply is mounted,
A printed circuit board, wherein a wiring pattern for connecting a ground terminal of the switching power supply and an output capacitor forms a low-pass filter by its parasitic inductance and parasitic capacitance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057704A JP4348969B2 (en) | 2003-03-04 | 2003-03-04 | Printed circuit board design method and printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057704A JP4348969B2 (en) | 2003-03-04 | 2003-03-04 | Printed circuit board design method and printed circuit board |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009134753A Division JP2009207350A (en) | 2009-06-04 | 2009-06-04 | Printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004266233A true JP2004266233A (en) | 2004-09-24 |
JP4348969B2 JP4348969B2 (en) | 2009-10-21 |
Family
ID=33121037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003057704A Expired - Fee Related JP4348969B2 (en) | 2003-03-04 | 2003-03-04 | Printed circuit board design method and printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4348969B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008087781A1 (en) * | 2007-01-19 | 2008-07-24 | Murata Manufacturing Co., Ltd. | Dc-dc converter module |
JP2008537467A (en) * | 2005-04-20 | 2008-09-11 | エヌエックスピー ビー ヴィ | Parallel arranged linear amplifier and DC-DC converter |
JP2013046509A (en) * | 2011-08-25 | 2013-03-04 | Murata Mfg Co Ltd | Dc-dc converter |
JP2013223256A (en) * | 2012-04-12 | 2013-10-28 | Denso Corp | Circuit board and manufacturing method therefor |
JP2014180206A (en) * | 2007-12-04 | 2014-09-25 | California Power Research Inc | Sepic fed buck converter |
-
2003
- 2003-03-04 JP JP2003057704A patent/JP4348969B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008537467A (en) * | 2005-04-20 | 2008-09-11 | エヌエックスピー ビー ヴィ | Parallel arranged linear amplifier and DC-DC converter |
WO2008087781A1 (en) * | 2007-01-19 | 2008-07-24 | Murata Manufacturing Co., Ltd. | Dc-dc converter module |
US7791906B2 (en) | 2007-01-19 | 2010-09-07 | Murata Manufacturing Co., Ltd. | DC to DC converter module |
US7973633B2 (en) | 2007-01-19 | 2011-07-05 | Murata Manufacturing Co., Ltd. | DC to DC converter module |
JP2014180206A (en) * | 2007-12-04 | 2014-09-25 | California Power Research Inc | Sepic fed buck converter |
JP2013046509A (en) * | 2011-08-25 | 2013-03-04 | Murata Mfg Co Ltd | Dc-dc converter |
JP2013223256A (en) * | 2012-04-12 | 2013-10-28 | Denso Corp | Circuit board and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP4348969B2 (en) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9190905B2 (en) | Switching power supply device for noise reduction | |
US6414469B1 (en) | Current sensing and current sharing | |
US8963525B2 (en) | DC/DC converter and game machine using it | |
US7804281B2 (en) | Reducing common mode noise of power factor correction converters using general balance concept | |
US20070114981A1 (en) | Switching power supply system with pre-regulator for circuit or personnel protection devices | |
KR102439713B1 (en) | Switching Regulator Synchronous Node Snubber Circuit | |
JP2004064994A (en) | Switching power supply and switching power supply system | |
US11243249B2 (en) | Time and frequency domain signal conditioning device for switching noise jitter (SNJ) reduction, and methods of making the same | |
JP6888736B2 (en) | Voltage converter | |
CN111464026B (en) | Control circuit and switching converter using same | |
US7352161B2 (en) | Burst-mode switching voltage regulator with ESR compensation | |
US20230179090A1 (en) | Active electromagnetic interference filter with damping network | |
JP4348969B2 (en) | Printed circuit board design method and printed circuit board | |
JP5683438B2 (en) | Switching power supply | |
US7309963B2 (en) | Smoothing circuit for improving EMC | |
CN103004069A (en) | Power source circuit | |
US20090039856A1 (en) | Stability enhancement apparatus and method for a self-clocking PWM buck converter | |
JP2009207350A (en) | Printed circuit board | |
JP3765026B2 (en) | Discharge lamp dimming lighting device | |
WO2001082459A1 (en) | Ac-dc converter | |
KR101122940B1 (en) | Device for supplying an integrated circuit with power | |
JP2000197351A (en) | Power supply having improved power factor | |
CN212323997U (en) | Peripheral circuit for realizing ultra-wide input voltage range based on UCC28070 | |
US20230327545A1 (en) | Power factor correction switching power supply device | |
US20200412245A1 (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |