【０００１】
【発明の属する技術分野】
本発明は、セラミックスから成る絶縁基板の内部に容量素子を内蔵し、表層および内部に配線層を具備した、混成集積回路基板等に適したセラミック配線基板に関するものである。
【０００２】
【従来の技術】
近年、ＩＴ（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）産業の中核をなす半導体分野では、半導体素子の性能向上が著しく、大型コンピュータ・パーソナルコンピュータ・移動通信端末等に代表される情報処理装置の、高速化・装置の小型化・多機能化等を支えている。これに伴って、容量素子をセラミック配線基板の内部に形成した容量素子内蔵セラミック配線基板が開発され、これを用いた電子回路モジュールも、小型化・高機能化・高容量化が望まれている。
【０００３】
このような容量素子内蔵セラミック配線基板は、所定の回路配線が形成された絶縁層となるセラミックグリーンシートに配線導体用ペーストをスクリーン印刷法等によって塗布することにより容量素子電極パターンを形成し、その上に誘電体ペーストをスクリーン印刷法により塗布したり、誘電体グリーンシートを配置したりして誘電体層を形成し、さらにその上に配線導体用ペーストをスクリーン印刷法により塗布して容量素子電極パターンを形成した後、所定の回路配線が形成された絶縁層となるセラミックグリーンシートを順次積層してグリーンシート積層体を作製し、しかる後、これを焼成することにより得られる。
【０００４】
【特許文献１】
特開２０００−２２６２５５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のようにして所定の容量の容量素子を得ようとする場合は、その容量素子の容量と誘電体層の比誘電率や電極とは、
Ｃ＝ε０・εｒ・Ｓ／ｄ
（Ｃ：容量素子の容量、ε０：空気の誘電率、εｒ：誘電体層の材料の比誘電率、Ｓ：容量素子電極の電極面積、ｄ：容量素子電極の電極間距離）
の関係にある。ここで電極面積とは、上側の容量素子電極と下側の容量素子電極との重なった部分の面積を指すので、理想的には上側の容量素子電極と下側の容量素子電極との形状が等しく、Ｚ軸方向（積層方向）に正確に重なって配置されていることが望ましい。
【０００６】
しかしながら、スクリーン印刷によってセラミックグリーンシートに下側の容量素子電極を、誘電体層に上側の容量素子電極を印刷して積層して容量素子を形成していく場合は、印刷精度や積層精度上の問題から、上側の容量素子電極を、誘電体層を挟んで下側の容量素子電極とちょうど同じ位置に配置することは困難であり、下側の容量素子電極に対して上側の容量素子電極が積層面内でＸ軸方向にずれたもの、Ｙ軸方向にずれたもの、そしてこれら両方向にずれたもの、回転方向にずれたもの等、様々な位置にずれて配置されたものとなってしまうという問題点がある。
【０００７】
通常、セラミック配線基板は、パターン配線の引き回し設計の容易さや、搭載されるチップ部品が通常は直方体をしている関係上、上下の容量素子電極の形状は、長方形や正方形として形成される。この場合、上側の容量素子電極が下側の容量素子電極に対して同じ距離だけずれたとしても、上述したずれの方向によって、容量素子の容量値の減少する割合が異なってしまうことから、容量値とずれ量との相関をとらえて容量値のばらつきを管理することが困難であるという問題点がある。特に、電極面積が小さく絶縁層が高誘電体材料から成る容量素子の場合は、電極面積に対するずれ量の割合が大きくなり、容量値のばらつきが大きくなってしまう。また、セラミックグリーンシート上に下側の容量素子電極、誘電体ペースト、そして配線導体用ペーストを順次印刷して容量素子を得る場合においても、スクリーン印刷法の印刷精度上の問題から同様な傾向がある。
【０００８】
このような容量素子電極のずれによる容量値のばらつきを防止するために、下側の容量素子電極の面積を広くして、上側の容量素子電極の位置ずれに対して下側の容量素子電極にマージンをもたせ若干大きくする手法も考えられているが、この場合は容量素子全体の面積が大きくなってしまい、配線パターンの設計上の制約となり、容量素子および回路配線の小型化を阻害してしまい、また、下部の容量素子電極と他の配線との間で発生する浮遊容量も無視できなくなってしまうという問題点がある。従って、従来の容量素子内蔵セラミック配線基板によっては、容量のばらつきが小さく小型でかつ損失の少ない容量素子を内蔵したセラミック配線基板を作ることが困難であるという問題点があった。
【０００９】
また近年、容量素子内蔵セラミック配線基板への更なる小型化・高機能化・高容量化の要求から、ＡｇやＣｕ等の低抵抗の導体によって高密度配線を実現し、高容量の容量素子をセラミック配線基板に内蔵させるため、セラミック絶縁層がガラスセラミックスから成り、容量素子電極に挟まれるセラミック絶縁層が鉛系複合ペロブスカイトやチタン酸バリウムを主成分とする高誘電率材料である異種材料の積層基板が造られている。
【００１０】
しかしながら、このようなセラミック配線基板は、ガラスセラミックスと高誘電率材料との材料組成が異なるので、両者の熱膨張率が一致せず、特に、高誘電率材料から成る絶縁層の形状が長方形や正方形の場合には、ガラスセラミックスと高誘電率材料とが接合して、かつ両者の熱膨張差が著しいことから、高誘電率材料から成る絶縁層のコーナー付近に応力が集中し、焼成時に焼結温度から室温へ冷却される際に接合不良やクラックが発生したり、焼成後に温度サイクル試験に投入した際にクラックが成長して絶縁性が劣化したり、容量値が安定しなかったりするという問題点があった。従って、従来の容量素子内蔵セラミック配線基板では、信頼性の高い容量素子を内蔵したセラミック配線基板を作ることが困難であるという問題点があった。
【００１１】
本発明は上記問題点に鑑み完成されたものであり、その目的は、容量のばらつきが小さく小型でかつ損失が小さな容量素子を内蔵したセラミック配線基板を提供することにある。また、セラミック絶縁層と高誘電率材料から成る絶縁層との異種材料から成る積層体を焼結させて得られるセラミック配線基板において、クラックの発生が無い信頼性の高い容量素子を内蔵したセラミック配線基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明者は、上述の問題点を解決するために鋭意検討を重ねた結果、上下の容量素子電極の位置による容量ばらつきの発生に対し、容量素子電極の形状に着目することにより、容量値のばらつきを効果的に抑え、セラミック配線基板を小型化し、損失を少なくすることが可能となることを見出し、本発明を完成するに至った。また同時に、セラミック絶縁層と高誘電率材料から成る絶縁層との異種材料から成る積層体を焼結させて得られるセラミック配線基板の、従来の容量素子のコーナー部分に起因する信頼性の低下に対しても、高誘電率材料から成る絶縁層の形状に着目することにより、信頼性の低下を効果的に抑えることが可能となることを見出し、本発明を完成するに至った。
【００１３】
すなわち、本発明のセラミック配線基板は、複数のセラミック絶縁層を積層して成る絶縁基板の内部に一対の容量素子電極を絶縁層を挟んで対向配置した容量素子を内蔵しており、前記一対の容量素子電極の形状が同一の円形であることを特徴とするものである。
【００１４】
また本発明のセラミック配線基板は、上記構成において、前記セラミック絶縁層がガラスセラミックスから成り、前記一対の容量素子電極に挟まれる前記絶縁層が鉛系複合ペロブスカイトまたはチタン酸バリウムを主成分とする高誘電率材料から成り、この高誘電率材料から成る絶縁層の形状が円形であることを特徴とするものである。
【００１５】
本発明のセラミック配線基板によれば、複数のセラミック絶縁層を積層して成る絶縁基板の内部に一対の容量素子電極を絶縁層を挟んで対向配置した容量素子を内蔵しており、一対の容量素子電極の形状が同一の円形であることとしたことにより、下側の容量素子電極に対して上側の容量素子電極の位置がずれて、その方向が様々であっても、ずれ量と容量素子の容量値との間に常に一定の関係があるものとすることができるため、容量値を一定の範囲内に管理することができ、ばらつきを抑えることが可能となる。このため、下側の容量素子電極を、上側の容量素子電極のずれを考慮して大きくする必要がなく、他の配線との間で浮遊容量も発生しないものとなる。従って、容量値のばらつきが小さく小型でかつ損失の小さな容量素子を内蔵するセラミック配線基板を得ることが可能となる。
【００１６】
また、本発明のセラミック配線基板において、セラミック絶縁層がガラスセラミックスから成り、一対の容量素子電極に挟まれる絶縁層が鉛系複合ペロブスカイトまたはチタン酸バリウムを主成分とする高誘電率材料から成り、高誘電率材料から成る絶縁層の形状が円形であることとしたときには、ガラスセラミックスと高誘電率材料との熱膨張率が異なり、これら二つの材料が接合する容量素子の外周部において熱膨張率の差による応力が発生しても、高誘電率材料から成る絶縁層の形状が容量素子電極と同様の円形をしているので、容量素子の外周において局所的に応力が集中することがなく、応力を高誘電率材料から成る絶縁層の全外周にわたって分散させることができる。従って、焼成時に焼結温度から室温へ冷却される際に接合不良やクラックが発生したり、焼成後に温度サイクル試験に投入した際にクラックが成長して絶縁性が劣化したりすることがなく、信頼性の高い容量素子を内蔵するセラミック配線基板を得ることが可能となる。
【００１７】
従って、本発明のセラミック配線基板によれば、容量値のばらつきが小さく小型で、かつ損失の少ない容量素子を内蔵したセラミック配線基板を提供することができる。また、セラミック絶縁層と高誘電率材料から成る絶縁層との異種材料から成る積層体を焼結させて得られるセラミック配線基板において、クラックの発生が無い信頼性の高い容量素子を内蔵したセラミック配線基板を提供することができる。
【００１８】
【発明の実施の形態】
本発明のセラミック配線基板を添付図面に基づき以下に詳細に説明する。
【００１９】
図１は本発明のセラミック配線基板の実施の形態の一例を示す断面図であり、図２はその内部の容量素子電極の様子を示す要部平面図である。この例における本発明のセラミック配線基板１は、複数のセラミック絶縁層２ａ〜２ｃを積層して成る絶縁基板２と、絶縁層としてセラミック絶縁層２ｂを挟んで対向配置した下側の容量素子電極３および上側の容量素子電極４と、メタライズ導体から成る配線層５と、容量素子電極４と絶縁基板２の表面に形成された配線層５とを接続し、これらとともに配線を構成する貫通導体６とを具備する。
【００２０】
本発明のセラミック配線基板１におけるセラミック絶縁層２ａ〜２ｃは、ガラスとセラミック粉末とから成る。このガラスとしては、例えばＳｉＯ２−Ｂ２Ｏ３系・ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系・ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−ＭＯ系（但し、ＭはＣａ，Ｓｒ，Ｍｇ，ＢａまたはＺｎを示す）・ＳｉＯ２−Ａｌ２Ｏ３−Ｍ１Ｏ−Ｍ２Ｏ系（但し、Ｍ１およびＭ２は同一または異なってＣａ，Ｓｒ，Ｍｇ，ＢａまたはＺｎを示す）・ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−Ｍ１Ｏ−Ｍ２Ｏ系（但し、Ｍ１およびＭ２は前記と同じである）・ＳｉＯ２−Ｂ２Ｏ３−Ｍ３ ２Ｏ系（但し、Ｍ３はＬｉ，ＮａまたはＫを示す）・ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−Ｍ３ ２Ｏ系（但し、Ｍ３は前記と同じである）・Ｐｂ系ガラス・Ｂｉ系ガラス等が挙げられる。
【００２１】
また、セラミック粉末としては、例えばＡｌ２Ｏ３，ＳｉＯ２，ＺｒＯ２とアルカリ土類金属酸化物との複合酸化物・ＴｉＯ２とアルカリ土類金属酸化物との複合酸化物・Ａｌ２Ｏ３およびＳｉＯ２から選ばれる少なくとも１種を含む複合酸化物（例えばスピネル，ムライト，コージェライト）等が挙げられる。
【００２２】
このセラミック絶縁層２ａ〜２ｃの焼成前の生シートであるセラミックグリーンシートは、ガラス粉末およびセラミック粉末と、有機バインダ・有機溶剤・可塑剤等とを添加混合してスラリーとするとともに、そのスラリーにドクターブレード法やカレンダロール法を採用することによって成形する。
【００２３】
このガラス粉末およびセラミック粉末に添加混合される有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系（アクリル酸，メタクリル酸またはそれらのエステルの単独重合体または共重合体、具体的にはアクリル酸エステル共重合体，メタクリル酸エステル共重合体，アクリル酸エステル−メタクリル酸エステル共重合体等）・ポリビニルブチラール系・ポリビニルアルコール系・アクリル−スチレン系・ポリプロピレンカーボネート系・セルロース系等の単独重合体または共重合体が挙げられる。
【００２４】
セラミックグリーンシートを成形するためのスラリーに用いられる有機溶剤としては、ガラス粉末とセラミック粉末、および有機バインダを分散させ、セラミックグリーンシート成形に適した粘度のスラリーが得られるように、例えば炭化水素類・エーテル類・エステル類・ケトン類・アルコール類等の有機溶剤が挙げられる。
【００２５】
以上のようにして作製したセラミックグリーンシートに、必要に応じて金型加工等により貫通孔を形成し、この貫通孔にタングステン・モリブデン・金・銀・銅等の金属粉末に適当な有機バインダ・溶剤を添加混合した貫通導体用ペーストをスクリーン印刷等により充填して、貫通導体６となる貫通導体パターンを形成する。
【００２６】
次に、これらのグリーンシートの表面に、タングステン・モリブデン・金・銀・銅等の金属粉末に適当な有機バインダ・溶剤を添加混合した配線導体用ペーストをスクリーン印刷等により塗布し、所定形状の配線層５や下側の容量素子電極３や上側の容量素子電極４等となる配線層パターンおよび容量素子電極パターンを形成する。
【００２７】
この、配線層パターンや容量素子電極パターンを形成した複数のセラミックグリ−ンシートを、３〜２０ＭＰａの圧力および３０〜８０℃の温度で加熱圧着する等して積層体を作製し、一対の容量素子電極３・４をその間の絶縁層としてセラミック絶縁層２ｂを挟んで対向配置した容量素子を形成する。
【００２８】
ここで、本発明のセラミック配線基板１においては、一対の容量素子電極３・４の形状が同一の円形であるものとすることが重要である。
【００２９】
これは、図３に本発明のセラミック配線基板の容量素子電極の位置関係を平面図で示すように、一対の容量素子電極３−１と４−１１・４−１２・４−１３とが重なる部分の面積が、下側の容量素子電極３−１に対する上側の容量素子電極４−１１・４−１２・４−１３のずれの方向には影響されず、ずれの距離だけで計算することができるものとなるからである。これは、円が中心に対して完全に点対称な図形なので、一対の容量素子電極３−１と４−１１・４−１２・４−１３とがどのように配置されていようとも、相対位置は変らないためである。
【００３０】
ここで、ずれとは、下側の容量素子電極３−１のちょうど真上に誘電体材料から成る絶縁層を介して上側の容量素子電極４−１１・４−１２・４−１３が配置されているときを０とし、一対の容量素子電極３−１と４−１１・４−１２・４−１３との中心を結ぶ直線の平面の成分（絶縁層面に投影した成分）を指している。一対の容量素子電極３−１と４−１１・４−１２・４−１３とが重なる部分の面積と、容量素子の容量値とは比例するので、このずれの値から容量素子の容量値を簡単に算出することができる。
【００３１】
例えば、上側の容量素子電極４−１１・４−１２・４−１３の中心と、下側の容量素子電極３−１の中心との距離を光学顕微鏡で測定することにより、一対の容量素子電極３−１と４−１１・４−１２・４−１３との相対位置と重なる部分の面積とが算出され、容量素子の容量値も算出される。従って、一対の容量素子電極３−１と４−１１・４−１２・４−１３とのずれによる容量素子の容量値の設計値に対する変化量が印刷・積層後に簡単に計算できて、その後の工程で絶縁層となるセラミックグリーンシートに圧力を加えて一対の容量素子電極３−１と４−１１・４−１２・４−１３との電極間距離を短くしたり、積層体の焼成条件を変更したりして、容量値を設計値に合わせ込むことが可能となる。このため、容量値が安定した容量素子を形成することが可能となる。
【００３２】
また、下側の容量素子電極３−１を、上側の容量素子電極４−１１・４−１２・４−１３のずれを考慮して大きくする必要がないので、容量素子自体を小型にすることができる他、下側の容量素子電極３−１と他の配線との浮遊容量も発生せず、容量値のばらつきが小さく、小型で、かつ損失が小さな容量素子を形成してこれを内蔵したセラミック配線基板を得ることが可能となる。
【００３３】
これに対して、従来の容量素子を内蔵したセラミック配線基板のように、容量素子電極が長方形の場合は、図４に従来のセラミック配線基板の容量素子電極の位置関係を平面図で示すように、下側の容量素子電極３−２と、上側の容量素子電極４−２１・４−２２・４−２３・４−２４が重なる部分の面積は、ずれの方向とずれの距離との両方に影響を受けることになる。例えば４−２１のように上側の容量素子電極のずれの方向がその形状の長方形の長辺と平行な場合は、ずれ量と重なる部分の面積は一次関数的に減少する関係となる。一方、４−２２のようにずれの方向が長方形の短辺と平行な場合も、ずれ量と重なる部分の面積低下は一次関数的に減少する関係となるが、その傾きは前述した長方形の長辺と平行な場合に較べて急峻となる。
【００３４】
また、４−２３のようにずれの方向が長方形の対角線と平行になる場合は、容量素子電極４のずれ量および対向する容量素子電極３と重なる部分の面積は２次関数的に減少する関係となる。この他にも、４−２４のような回転等も考慮すると、ずれの方向は無限に存在し、対向する容量素子電極３と重なる部分の面積は、ずれ方向によって様々に変化することになる。従って、ずれ量を計測しただけでは、重なる部分の面積を算出することができず、容量素子の容量値も正確に算出することができないようになる。従って、その後の絶縁層となるセラミックグリーンシートに圧力を加えて電極間距離を短くしたり、積層体の焼成条件を変更したりして容量値を設計値に合わせ込むことができず、容量値が安定した容量素子を形成することができないようになる。このため下側の容量素子電極３−２を、上側の容量素子電極の４−２１・４−２２・４−２３・４−２４のような様々な方向のずれを考慮して大きくする必要があり、下側の容量素子電極３−２と他の配線との間で浮遊容量が発生し、容量ばらつきが大きく寸法も大型で、かつ損失が大きな容量素子になってしまう。
【００３５】
次に、図５は本発明のセラミック配線基板の実施の形態の他の例を示す図１と同様の断面図であり、図６はその内部の容量素子電極の様子を示す図２と同様の要部平面図である。なお、これらの図において図１および図２に示す例と同様の箇所には同じ符号を付してある。
【００３６】
この例の本発明のセラミック配線基板１’は、複数の絶縁層２ａ〜２ｃを積層して成る絶縁基板２と、高誘電率材料から成る絶縁層７と、この高誘電率材料から成る絶縁層７を挟んで対向配置した下側の容量素子電極３および上側の容量素子電極４と、メタライズ導体から成る配線層５と、容量素子電極４と配線層５とを接続し、これらとともに配線を構成する貫通導体６とを具備する。
【００３７】
このセラミック配線基板１’において内蔵された容量素子を構成する高誘電率材料から成る絶縁層７は、ガラスと誘電体粉末とから成る。好適なガラスとしては、例えばＳｉＯ２−Ｂ２Ｏ３系・ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系・ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−ＭＯ系（但し、ＭはＣａ，Ｓｒ，Ｍｇ，ＢａまたはＺｎを示す）ＳｉＯ２−Ｂ２Ｏ３−Ｍ３ ２Ｏ系（但し、Ｍ３はＬｉ，ＮａまたはＫを示す）・ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−Ｍ３ ２Ｏ系（但し、Ｍ３は前記と同じである）・Ｐｂ系ガラス・Ｂｉ系ガラス等を用いることができる。
【００３８】
また誘電体粉末としては、セラミック配線基板１に内蔵される容量素子の誘電体層が得られる、絶縁層２ａ〜２ｃとの同時焼成が可能で、そのセラミック粉末よりも高い比誘電率を有するものであれば、特に制限されるものではないが、特に本発明のセラミック配線基板１’に好適な高誘電率の材料として、鉛系複合ペロブスカイト（ＰＭＮ，ＰＮＮ，ＰＭＷ等）またはチタン酸バリウムを主成分とする高誘電率材料を用いることが好ましく、これらにチタン酸ストロンチウム・ジルコン酸バリウム・酸化チタン等を添加した高誘電率の誘電体粉末が使用可能である。その粒径については、誘電体ペーストにしたりそれをスクリーン印刷したりする際の分散性およびパターン形成の容易性の点から、０．０５〜３μｍであることが好ましい。
【００３９】
これらのガラス粉末および誘電体粉末と、有機バインダ・有機溶剤・可塑剤等とを添加混合してスラリーとする。この誘電体ペーストに用いられる有機バインダおよび有機溶剤としては、ガラスセラミックス焼結体から成る絶縁層２ａ〜２ｃとの同時焼成が可能であれば特に制限されるものではなく、例えばセラミックグリーンシートに配合される有機バインダ・有機溶剤と同様のものが使用可能である。
【００４０】
スクリーン印刷によってセラミックグリーンシート上に形成された円形の下側の容量素子電極３となる容量素子電極パターンの上に、円形で所定の厚みを持つ絶縁層７となる誘電体パターンを、前述の誘電体ペーストをスクリーン印刷することで形成し、さらに、この誘電体パターンの上に円形の上側の容量素子電極４となる容量素子電極パターンを印刷して容量素子を形成する。
【００４１】
ここで本発明のセラミック配線基板１’においては、一対の容量素子電極３・４に挟まれる絶縁層７が、鉛系複合ペロブスカイトまたはチタン酸バリウムを主成分とする高誘電率材料から成り、その形状が円形であることが好ましい。
【００４２】
これは、高誘電率材料から成る絶縁層７のパターンが円形をしているときには、セラミック絶縁層２ａ〜２ｃのガラスセラミックスの熱膨張率と絶縁層７の高誘電率材料の熱膨張率とが異なっていても、絶縁層７への応力をその全外周にわたって分散させることができ、これら異種材料から成る層を強固に接合させることができるからである。従って、焼成時に焼結温度から室温へ冷却される際に接合不良やクラックが発生することもなく、焼成後に温度サイクル試験に投入した際にクラックが成長して絶縁性が劣化することもない、信頼性の高い容量素子を形成することが可能となるからである。
【００４３】
これに対して、高誘電率材料から成る絶縁層の形状が正方形や長方形をしている場合は、高誘電率材料から成る絶縁層のコーナー付近に応力が集中し、焼成時に焼結温度から室温へ冷却される際に接合不良やクラックが発生したり、焼成後に温度サイクル試験に投入した際にクラックが成長して絶縁性が劣化したり、容量値が安定しなかったりする傾向がある。従って、信頼性の高い容量素子を内蔵したセラミック配線基板を作ることが困難となる傾向にある。
【００４４】
この容量素子電極パターンを備えたセラミックグリーンシートと、配線層パターンを形成したセラミックグリ−ンシートとを、３〜２０ＭＰａの圧力および３０〜８０℃の温度で加熱圧着する等して積層体を作製する。この積層体中におけるセラミックグリーンシートの位置や数や大きさには特に制限はなく、所望の内蔵容量素子を有する配線基板の構成となるように配設して積層すればよい。
【００４５】
その後、例えば導体ペーストの金属粉末がＡｇ粉末である場合は、大気中において８００〜１０００℃の温度で積層体を焼成することにより、本発明のセラミック配線基板１’が得られる。
【００４６】
なお、積層体を焼成する際に、セラミックグリーンシートや誘電体ペーストあるいは誘電体グリーンシートが焼結する温度では実質的に焼結収縮しない無機成分、例えばアルミナから成る拘束グリーンシートを積層体の両面に積層して焼成すると、この拘束グリーンシートによって積層体の主面方向の焼成時の収縮が拘束されて抑制されるためにセラミック配線基板１・１’の寸法精度が向上し、セラミック配線基板１・１’に内蔵させる容量素子の容量値のばらつきをより小さくすることが可能となる。また、このような方法で焼成した場合は、通常の方法で焼成した場合に比較して厚み方向の焼成収縮が大きくなるので、絶縁層としてのセラミック絶縁層２ｂあるいは高誘電率材料から成る絶縁層７等の一対の容量素子電極３・４間に配置される絶縁層の厚みをより薄くすることが可能となり、内蔵容量素子の高容量化も容易となる。
【００４７】
また、セラミック配線基板１・１’の表面に位置する配線層６には、その表面に電子部品を実装する際の半田濡れ性の向上や配線層６の腐食防止のために、ニッケル・銅・金等のめっきを施してもよい。
【００４８】
【実施例】
以下、本発明のセラミック配線基板を具体例によって詳細に説明するが、本発明は以下の具体例に限定されるものではない。
【００４９】
セラミック絶縁層となるセラミックグリーンシートを得るために、ガラスとしてＳｉＯ２−ＣａＯ−ＭｇＯ系ガラス粉末５０質量部と、セラミック粉末としてＡｌ２Ｏ３粉末５０質量部とを混合し、この無機粉末１００質量部に有機バインダとしてアクリル樹脂１２質量部・フタル酸系可塑剤６質量部および溶剤としてトルエン３０質量部を加え、ボールミル法により混合しスラリーとした。
【００５０】
このスラリーを用いてドクターブレード法により厚さ２００μｍのセラミックグリーンシートを成形した。
【００５１】
このセラミックグリーンシートにパンチングマシーンを用いて所定の位置に貫通孔を形成し、この貫通孔にスクリーン印刷法にて貫通導体用ペーストを充填した。
【００５２】
貫通導体用ペーストとしては、銅の粉末（平均粒径３μｍ）１００質量部に対してＡｌ２Ｏ３粉末１質量部および上記のガラスと同組成のガラス粉末５質量部を加え、さらにビヒクル成分として所定量のエチルセルロース系樹脂およびテルピネオールを加えて、３本ロールにより適度な粘度になるように混合したものを用いた。
【００５３】
次に、充填した貫通導体用ペースト中の有機溶剤分の重量が減少するまで、６０℃の温風により乾燥した
次に、このセラミックグリーンシート上に、配線導体用ペーストをスクリーン印刷により塗布し、下側の容量素子電極を形成した。このとき、表１に示すように３種類の円形パターン（Ｎｏ．１〜３）と３種類の長方形パターン（Ｎｏ．４〜６）とを厚み１５μｍでｎ＝１０個ずつそれぞれ形成した。ここでＮｏ．１とＮｏ．４、Ｎｏ．２とＮｏ．５、Ｎｏ．３とＮｏ．６はそれぞれ面積が等しくなるようにした。
【００５４】
配線導体用ペーストとしては、銅の粉末（平均粒径３μｍ）１００質量部に対してＡｌ２Ｏ３粉末１質量部および上記のガラスと同組成のガラス粉末２質量部を加え、さらにビヒクル成分として所定量のエチルセルロース系樹脂およびテルピネオールを加えて、３本ロールにより適度な粘度になるように混合したものを用いた。
【００５５】
次に、印刷した配線導体用ペースト中の有機溶剤分の重量が減少するまで、６０℃の温風により乾燥した。
【００５６】
次に、このセラミックグリーンシート上に形成された下側の容量素子電極の上に、高誘電率材料から成る絶縁層を形成するために誘電体ペーストをスクリーン印刷により塗布し、表１に示すように３種類の円形パターン（Ｎｏ．１〜３）と３種類の長方形パターン（Ｎｏ．４〜６）とを、それぞれ厚み４０μｍで、下側の容量素子電極パターンの中心に誘電体ペーストのパターンの中心が重なるようにして配置した。
【００５７】
誘電体ペーストはガラスとチタン酸バリウム（ＢａＴｉＯ３）とから成り、ガラス粉末とＢａＴｉＯ３粉末との合計量を１００質量部とし、これに対して、アクリル樹脂１２質量部と、リン酸エステル系分散剤０．５質量部と、有機溶剤としてα−テルピネオールとを加え、攪拌脱泡機により混合した後に、さらに３本ロールを用いて混練して調製した。
【００５８】
次に、塗布した誘電体ペースト中の有機溶剤分の重量が減少するまで、６０℃の温風により乾燥した。
【００５９】
次に、このセラミックグリーンシート上に印刷された誘電体ペーストのパターンを覆うように、配線導体用ペーストをスクリーン印刷により塗布し、上側の容量素子電極パターンを配置した。上側の容量素子電極パターンは、下側の容量素子電極パターンと同一のものを使用したが、ここでは印刷の位置を微妙にずらして配置した。
【００６０】
次に、塗布した配線導体用ペースト中の有機溶剤分の重量が減少するまで、６０℃の温風により乾燥した。
【００６１】
このようにして得られたグリーンシート積層体を、５００℃で３時間のバインダの燃焼行程と９００℃で１時間のセラミックスの焼結工程とを含む窒素雰囲気中の焼成条件下で焼成し、緻密なガラスセラミックス焼結体から成るセラミック絶縁層の内部および表面に同時焼成により形成された配線層、一対の容量素子電極およびこの一対の容量素子電極に挟まれた高誘電率材料から成る絶縁層を配設して成るセラミック配線基板を得た。
【００６２】
このようにして得られたセラミック配線基板に対して、容量素子電極のずれ量と、それに対する容量素子の容量値とを測定した。
【００６３】
ここで、ずれ量は、下側の容量素子電極の中心と、上側の容量素子電極の中心との距離を光学顕微鏡で測って求めた。
【００６４】
また、容量値は、測定周波数が１ＭＨｚ、測定温度が２５℃の条件で、アジレント・テクノロジー株式会社製インピーダンス測定器（型式：４２９４Ａプレシジョン・インピーダンス・アナライザ、測定精度：±０．０８％）を用いて測定した。
【００６５】
そして、Ｎｏ．１〜６のｎ＝１０個についてそれぞれのずれ量と容量素子の容量値との相関を測定し、相関係数が０．８以上を「○」、０．８未満を「×」とした。
【００６６】
また、これらの試料を、−４０℃を３０分、１２５℃を３０分の温度サイクル試験槽に１０００サイクルまで投入して温度サイクル試験を行ない、試験前後の容量値の変化率の平均が３％未満のものを「○」、３％以上のものを「×」とした。
【００６７】
【表１】
【００６８】
表１に示す結果から明らかなように、本発明のセラミック配線基板の実施例であるＮｏ．１〜３の容量素子電極の形状が同一の円形である場合は、容量値は下側の容量素子電極と上側の容量素子電極とのずれの方向には影響されないため、判定欄に「○」で示すように、ずれ量と容量値との相間がそれぞれ０．８５・０．８９・０．９３と０．８を上回った。
【００６９】
また、判定欄に「○」で示すように、試験前後の容量値の変化率の平均もそれぞれ０．３％・０．６％・１．５％といずれも３％を下回った。
【００７０】
これに対し、比較例であるＮｏ．４〜６の容量素子電極の形状が長方形である場合は、下側の容量素子電極と上側の容量素子電極との重なる部分の面積が、ずれの方向とずれの距離との両方に影響を受けるため、判定欄に「×」で示すように、ずれ量と容量値との相間がそれぞれ０．５１・０．６８・０．７８といずれも０．８に満たなかった。
【００７１】
さらに容量素子電極の形状が長方形で、面積が大きなＮｏ．６は、判定欄に「×」で示すように、試験前後の容量値の変化率の平均が３．２％となり、３％を上回った。
【００７２】
以上の結果より、本発明のセラミック配線基板によれば、いずれも良好な特性を有する容量素子を内蔵するものであることが確認できた。
【００７３】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００７４】
例えば、上述の実施の形態の例では、配線層は配線導体用ペーストをセラミックグリーンシートに塗布することにより形成したが、配線層のパターン形状の銅等の金属箔を転写して形成してもよい。配線層を金属箔を転写することによって形成すると、配線層の寸法精度をより向上させることができ、内蔵させる容量素子の容量値のばらつきもより小さくすることができる。
【００７５】
【発明の効果】
本発明のセラミック配線基板によれば、複数のセラミック絶縁層を積層して成る絶縁基板の内部に一対の容量素子電極を絶縁層を挟んで対向配置した容量素子を内蔵しており、一対の容量素子電極の形状が同一の円形であることとしたことにより、下側の容量素子電極に対して上側の容量素子電極の位置がずれて、その方向が様々であっても、ずれ量と容量素子の容量値との間に常に一定の関係があるものとすることができるため、容量値を一定の範囲内に管理することができ、ばらつきを抑えることが可能となる。このため、下側の容量素子電極を、上側の容量素子電極のずれを考慮して大きくする必要がなく、他の配線との間で浮遊容量も発生しないものとなる。従って、容量値のばらつきが小さく小型でかつ損失の小さな容量素子を内蔵するセラミック配線基板を得ることが可能となる。
【００７６】
また、本発明のセラミック配線基板において、セラミック絶縁層がガラスセラミックスから成り、一対の容量素子電極に挟まれる絶縁層が鉛系複合ペロブスカイトまたはチタン酸バリウムを主成分とする高誘電率材料から成り、高誘電率材料から成る絶縁層の形状が円形であることとしたときには、ガラスセラミックスと高誘電率材料との熱膨張率が異なり、これら二つの材料が接合する容量素子の外周部において熱膨張率の差による応力が発生しても、高誘電率材料から成る絶縁層の形状が容量素子電極と同様の円形をしているので、容量素子の外周において局所的に応力が集中することがなく、応力を高誘電率材料から成る絶縁層の全外周にわたって分散させることができる。従って、焼成時に焼結温度から室温へ冷却される際に接合不良やクラックが発生したり、焼成後に温度サイクル試験に投入した際にクラックが成長して絶縁性が劣化したりすることがなく、信頼性の高い容量素子を内蔵するセラミック配線基板を得ることが可能となる。
【００７７】
従って、本発明のセラミック配線基板によれば、容量値のばらつきが小さく小型で、かつ損失の小さな容量素子を内蔵したセラミック配線基板を提供することができる。また、セラミック絶縁層と高誘電率材料から成る絶縁層との異種材料から成る積層体を焼結させて得られるセラミック配線基板において、クラックの発生が無く信頼性の高い容量素子を内蔵したセラミック配線基板を提供することができる。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板の実施の形態の一例を示す断面図である。
【図２】本発明のセラミック配線基板の実施の形態の一例におけるその内部の容量素子電極の様子を示す要部平面図である。
【図３】本発明のセラミック配線基板の容量素子電極の位置関係を示す平面図である。
【図４】従来のセラミック配線基板の容量素子電極の位置関係を示す平面図である。
【図５】本発明のセラミック配線基板の実施の形態の他の例を示す断面図である。
【図６】本発明のセラミック配線基板の実施の形態の他の例におけるその内部の容量素子電極の様子を示す要部平面図である。
【符号の説明】
１、１’・・・・・セラミック配線基板
２・・・・・絶縁基板
２ａ〜２ｃ・・・・・セラミック絶縁層
３、３−１、３−２・・・・・下側の容量素子電極
４、４−１１、４−１２、４−１３・・・・・上側の容量素子電極
５・・・・・配線層
６・・・・・貫通導体
７・・・・・絶縁層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic wiring board suitable for a hybrid integrated circuit board or the like, having a built-in capacitive element inside an insulating substrate made of ceramics and having a wiring layer on the surface and inside.
[0002]
[Prior art]
2. Description of the Related Art In recent years, in the semiconductor field, which is the core of the IT (Information Technology) industry, the performance of semiconductor elements has been remarkably improved, and speeding up and downsizing of information processing apparatuses typified by large computers, personal computers, mobile communication terminals, and the like.・ Supports multi-functionalization. Along with this, a ceramic wiring board with a built-in capacitive element, in which the capacitive element is formed inside the ceramic wiring board, has been developed, and electronic circuit modules using the same have been demanded to be smaller, more functional, and have higher capacitance. .
[0003]
Such a ceramic wiring board with a built-in capacitive element forms a capacitive element electrode pattern by applying a paste for a wiring conductor to a ceramic green sheet to be an insulating layer on which predetermined circuit wiring is formed by a screen printing method or the like. A dielectric paste is applied thereon by a screen printing method or a dielectric green sheet is arranged to form a dielectric layer, and a wiring conductor paste is further applied thereon by a screen printing method to form a capacitor element electrode. After a pattern is formed, ceramic green sheets to be an insulating layer on which predetermined circuit wiring is formed are sequentially laminated to produce a green sheet laminate, which is then fired.
[0004]
[Patent Document 1]
JP 2000-226255 A
[0005]
[Problems to be solved by the invention]
However, when trying to obtain a capacitance element having a predetermined capacitance as described above, the capacitance of the capacitance element, the relative permittivity of the dielectric layer and the electrode are:
C = ε0・ Εr・ S / d
(C: capacitance of the capacitor, ε0: Dielectric constant of air, εr: Relative permittivity of the material of the dielectric layer, S: electrode area of the capacitor electrode, d: distance between the electrodes of the capacitor electrode)
In a relationship. Here, the electrode area refers to the area of the overlapping portion between the upper capacitive element electrode and the lower capacitive element electrode. Therefore, ideally, the shapes of the upper capacitive element electrode and the lower capacitive element electrode are equal to each other. It is desirable that they are arranged equally and exactly overlap in the Z-axis direction (stacking direction).
[0006]
However, in the case where the lower capacitive element electrode is printed on the ceramic green sheet by screen printing and the upper capacitive element electrode is printed on the dielectric layer and laminated to form the capacitive element, the printing accuracy and the laminating accuracy are reduced. Due to the problem, it is difficult to arrange the upper capacitive element electrode at the same position as the lower capacitive element electrode with the dielectric layer interposed therebetween, and the upper capacitive element electrode is inferior to the lower capacitive element electrode. In the laminating plane, there are misaligned in various directions, such as one shifted in the X-axis direction, one shifted in the Y-axis direction, one shifted in both directions, and one shifted in the rotation direction. There is a problem.
[0007]
Normally, the shape of the upper and lower capacitive element electrodes is formed as a rectangle or a square in the ceramic wiring board because of the ease of designing the wiring of the pattern wiring and the fact that the mounted chip component is usually a rectangular parallelepiped. In this case, even if the upper capacitive element electrode is displaced from the lower capacitive element electrode by the same distance, the rate of decrease in the capacitance value of the capacitive element differs depending on the direction of the above-described displacement. There is a problem that it is difficult to manage the variation of the capacitance value by grasping the correlation between the value and the deviation amount. In particular, in the case of a capacitance element having a small electrode area and an insulating layer made of a high-dielectric material, the ratio of the amount of displacement to the electrode area increases, and the variation in capacitance value increases. Also, in the case where the lower capacitive element electrode, the dielectric paste, and the wiring conductor paste are sequentially printed on the ceramic green sheet to obtain the capacitive element, the same tendency is likely due to the printing accuracy problem of the screen printing method. is there.
[0008]
In order to prevent such a variation in the capacitance value due to the displacement of the capacitive element electrode, the area of the lower capacitive element electrode is increased, and the lower capacitive element electrode is shifted with respect to the positional displacement of the upper capacitive element electrode. A method of providing a margin and slightly increasing the margin has been considered, but in this case, the area of the entire capacitive element becomes large, which restricts the design of the wiring pattern and hinders the miniaturization of the capacitive element and circuit wiring. In addition, there is a problem that the stray capacitance generated between the lower capacitive element electrode and another wiring cannot be ignored. Therefore, with the conventional ceramic wiring board with a built-in capacitive element, there is a problem that it is difficult to produce a ceramic wiring board having a small-sized, low-loss built-in capacitive element with small variations in capacitance.
[0009]
In recent years, with demands for further miniaturization, higher functionality, and higher capacity of ceramic wiring boards with built-in capacitive elements, high-density wiring has been realized with low-resistance conductors such as Ag and Cu, and high-capacity capacitive elements have been developed. In order to be embedded in the ceramic wiring board, the ceramic insulating layer is made of glass ceramic, and the ceramic insulating layer sandwiched between the capacitor electrodes is a stack of different materials with a high dielectric constant material mainly composed of lead-based composite perovskite or barium titanate. A substrate is being made.
[0010]
However, in such a ceramic wiring board, since the material compositions of the glass ceramic and the high dielectric constant material are different, the thermal expansion coefficients of the two do not match, and particularly, the shape of the insulating layer made of the high dielectric constant material is rectangular or rectangular. In the case of a square, since the glass ceramic and the high dielectric constant material are joined and the thermal expansion difference between the two is remarkable, stress concentrates near the corner of the insulating layer made of the high dielectric constant material, and the firing occurs during firing. Insufficient bonding and cracks occur when cooled from the sintering temperature to room temperature, cracks grow when injected into a temperature cycle test after firing, insulation properties deteriorate, and capacitance values are not stable There was a problem. Therefore, the conventional ceramic wiring board with a built-in capacitance element has a problem that it is difficult to produce a ceramic wiring board with a built-in high-reliability capacitance element.
[0011]
The present invention has been completed in view of the above problems, and an object of the present invention is to provide a ceramic wiring board having a small-sized and small-loss capacitor element with small variation in capacitance. Further, in a ceramic wiring board obtained by sintering a laminated body made of a different material of a ceramic insulating layer and an insulating layer made of a high dielectric constant material, a ceramic wiring having a highly reliable capacitive element free from cracks is provided. It is to provide a substrate.
[0012]
[Means for Solving the Problems]
The present inventor has conducted intensive studies in order to solve the above-mentioned problems, and as a result, with respect to occurrence of capacitance variation due to the position of the upper and lower capacitive element electrodes, focusing on the shape of the capacitive element electrodes, The present inventors have found that it is possible to effectively suppress the variation, reduce the size of the ceramic wiring board, and reduce the loss, and have completed the present invention. At the same time, the reliability of the ceramic wiring board obtained by sintering a laminate made of a different material of a ceramic insulating layer and an insulating layer made of a high dielectric constant material due to the corner portion of the conventional capacitive element is reduced. On the other hand, it has been found that by focusing on the shape of the insulating layer made of a high dielectric constant material, it is possible to effectively suppress a decrease in reliability, and the present invention has been completed.
[0013]
That is, the ceramic wiring board of the present invention has a built-in capacitive element in which a pair of capacitive element electrodes are opposed to each other with an insulating layer interposed therebetween inside an insulating substrate formed by laminating a plurality of ceramic insulating layers. It is characterized in that the shape of the capacitance element electrode is the same circle.
[0014]
Further, in the ceramic wiring board according to the present invention, in the above-described structure, the ceramic insulating layer is made of glass ceramic, and the insulating layer sandwiched between the pair of capacitive element electrodes is made of a lead-based composite perovskite or barium titanate. The dielectric layer is made of a dielectric material, and the shape of the insulating layer made of the high dielectric material is circular.
[0015]
According to the ceramic wiring board of the present invention, a capacitive element in which a pair of capacitive element electrodes are opposed to each other with an insulating layer interposed therebetween is built in an insulating substrate formed by laminating a plurality of ceramic insulating layers. Since the shape of the element electrodes is the same circle, the position of the upper capacitive element electrode is shifted with respect to the lower capacitive element electrode, and even if the direction is various, the shift amount and the capacitive element Therefore, it is possible to manage the capacitance value within a certain range, and it is possible to suppress variations. Therefore, it is not necessary to increase the size of the lower capacitive element electrode in consideration of the displacement of the upper capacitive element electrode, and no stray capacitance is generated between the lower capacitive element electrode and another wiring. Therefore, it is possible to obtain a ceramic wiring board which has a small capacitance value and small size and a small loss built-in capacitive element.
[0016]
In the ceramic wiring board of the present invention, the ceramic insulating layer is made of glass ceramic, and the insulating layer sandwiched between the pair of capacitor electrodes is made of a high-permittivity material containing lead-based composite perovskite or barium titanate as a main component, Assuming that the shape of the insulating layer made of the high dielectric constant material is circular, the thermal expansion coefficients of the glass ceramic and the high dielectric constant material are different. Even if stress due to the difference occurs, since the shape of the insulating layer made of a high dielectric constant material has the same circular shape as the capacitor element electrode, stress is not locally concentrated on the outer periphery of the capacitor element, Stress can be distributed over the entire outer periphery of the insulating layer made of a high dielectric constant material. Therefore, bonding defects and cracks do not occur when cooled from the sintering temperature to room temperature during firing, and the cracks do not grow and deteriorate the insulation when put into a temperature cycle test after firing. It is possible to obtain a ceramic wiring board incorporating a highly reliable capacitive element.
[0017]
Therefore, according to the ceramic wiring board of the present invention, it is possible to provide a ceramic wiring board that has a small capacitance value variation and a built-in capacitive element with low loss. Further, in a ceramic wiring board obtained by sintering a laminated body made of a different material of a ceramic insulating layer and an insulating layer made of a high dielectric constant material, a ceramic wiring having a highly reliable capacitive element free from cracks is provided. A substrate can be provided.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
The ceramic wiring board of the present invention will be described in detail below with reference to the accompanying drawings.
[0019]
FIG. 1 is a sectional view showing an example of an embodiment of a ceramic wiring board according to the present invention, and FIG. 2 is a plan view of a main part showing a state of a capacitor element electrode therein. In this example, a ceramic wiring board 1 of the present invention includes an insulating substrate 2 formed by laminating a plurality of ceramic insulating layers 2a to 2c, and a lower capacitive element electrode 3 opposed to the ceramic insulating layer 2b as an insulating layer. And an upper capacitive element electrode 4, a wiring layer 5 made of a metallized conductor, and a through conductor 6 which connects the capacitive element electrode 4 to the wiring layer 5 formed on the surface of the insulating substrate 2 and forms a wiring together therewith. Is provided.
[0020]
The ceramic insulating layers 2a to 2c in the ceramic wiring board 1 of the present invention are made of glass and ceramic powder. As this glass, for example, SiO2-B2O3System / SiO2-B2O3-Al2O3System / SiO2-B2O3-Al2O3-MO system (where M represents Ca, Sr, Mg, Ba or Zn) -SiO2-Al2O3-M1OM2O type (however, M1And M2Are the same or different and represent Ca, Sr, Mg, Ba or Zn) .SiO2-B2O3-Al2O3-M1OM2O type (however, M1And M2Is the same as above.) ・ SiO2-B2O3-M3 2O type (however, M3Represents Li, Na or K) .SiO2-B2O3-Al2O3-M3 2O type (however, M3Is the same as described above). Pb-based glass, Bi-based glass and the like.
[0021]
As the ceramic powder, for example, Al2O3, SiO2, ZrO2Oxide / TiO2 with TiO2 and alkaline earth metal oxide2Oxides / Al with alkaline earth metal oxides2O3And SiO2And complex oxides containing at least one selected from the group consisting of spinel, mullite, cordierite, and the like.
[0022]
The ceramic green sheet, which is a raw sheet before firing the ceramic insulating layers 2a to 2c, is obtained by adding and mixing glass powder and ceramic powder, an organic binder, an organic solvent, a plasticizer, and the like to form a slurry. It is formed by employing a doctor blade method or a calendar roll method.
[0023]
As the organic binder to be added to and mixed with the glass powder and the ceramic powder, those conventionally used for ceramic green sheets can be used. For example, an acrylic binder (a homopolymer of acrylic acid, methacrylic acid or an ester thereof) can be used. Or copolymers, specifically, acrylate copolymers, methacrylate copolymers, acrylate-methacrylate copolymers, etc.), polyvinyl butyral, polyvinyl alcohol, acrylic-styrene, polypropylene Homopolymers or copolymers such as carbonates and celluloses are exemplified.
[0024]
As the organic solvent used in the slurry for forming the ceramic green sheet, a glass powder and a ceramic powder, and an organic binder are dispersed so that a slurry having a viscosity suitable for forming the ceramic green sheet is obtained. -Organic solvents such as ethers, esters, ketones, and alcohols.
[0025]
In the ceramic green sheet prepared as described above, a through hole is formed by mold processing or the like as necessary, and an appropriate organic binder for a metal powder such as tungsten, molybdenum, gold, silver, and copper is formed in the through hole. The paste for the through conductor to which the solvent is added and mixed is filled by screen printing or the like to form a through conductor pattern to be the through conductor 6.
[0026]
Next, a paste for a wiring conductor obtained by adding a suitable organic binder and a solvent to a metal powder of tungsten, molybdenum, gold, silver, copper, or the like is applied to the surface of these green sheets by screen printing or the like. A wiring layer pattern and a capacitor electrode pattern to be the wiring layer 5, the lower capacitor electrode 3, the upper capacitor electrode 4, and the like are formed.
[0027]
A plurality of ceramic green sheets on which the wiring layer pattern and the capacitor element electrode pattern are formed are heat-pressed at a pressure of 3 to 20 MPa and a temperature of 30 to 80 ° C. to form a laminate. Capacitors are formed with the electrodes 3 and 4 facing each other with the ceramic insulating layer 2b interposed therebetween as an insulating layer therebetween.
[0028]
Here, in the ceramic wiring board 1 of the present invention, it is important that the pair of capacitive element electrodes 3 and 4 have the same circular shape.
[0029]
This is because a pair of capacitive element electrodes 3-1 and 4-11, 4-12, and 4-13 overlap as shown in FIG. 3 in a plan view showing the positional relationship of the capacitive element electrodes of the ceramic wiring board of the present invention. The area of the portion is not affected by the direction of displacement of the upper capacitive element electrodes 4-11, 4-12, and 4-13 with respect to the lower capacitive element electrode 3-1, and can be calculated only by the displacement distance. This is because it can be done. Since this is a figure in which a circle is completely symmetrical with respect to the center, no matter how the pair of capacitive element electrodes 3-1 and 4-11, 4-12, and 4-13 are arranged, the relative position is determined. Is not changed.
[0030]
Here, the displacement means that the upper capacitive element electrodes 4-11, 4-12, and 4-13 are disposed just above the lower capacitive element electrode 3-1 via an insulating layer made of a dielectric material. Is 0, and indicates a component of a plane (a component projected on the insulating layer surface) of a straight line connecting the centers of the pair of capacitive element electrodes 3-1 and 4-11, 4-12, 4-13. Since the area of the portion where the pair of capacitance element electrodes 3-1 and 4-11, 4-12, and 4-13 overlaps is proportional to the capacitance value of the capacitance element, the capacitance value of the capacitance element is determined from the value of this shift. It can be easily calculated.
[0031]
For example, by measuring the distance between the center of the upper capacitive element electrode 4-11, 4-12, and 4-13 and the center of the lower capacitive element electrode 3-1 by an optical microscope, a pair of capacitive element electrodes is obtained. The area of the overlapping portion with the relative position between 3-1 and 4-11, 4-12, 4-13 is calculated, and the capacitance value of the capacitor is also calculated. Therefore, the amount of change in the capacitance value of the capacitance element with respect to the design value due to the displacement between the pair of capacitance element electrodes 3-1 and 4-11, 4-12, 4-13 can be easily calculated after printing and lamination, and Pressure is applied to the ceramic green sheet to be the insulating layer in the process to shorten the distance between the pair of capacitive element electrodes 3-1 and 4-11.4-12.4-13, and to set the firing conditions of the laminate. For example, the capacitance value can be adjusted to the design value by changing it. For this reason, it is possible to form a capacitance element having a stable capacitance value.
[0032]
In addition, since it is not necessary to increase the size of the lower capacitive element electrode 3-1 in consideration of the displacement of the upper capacitive element electrodes 4-11, 4-12, and 4-13, the size of the capacitive element itself can be reduced. In addition to the above, a stray capacitance between the lower capacitor element electrode 3-1 and other wiring does not occur, a variation in capacitance value is small, and a small and small loss capacitive element is formed and built therein. A ceramic wiring board can be obtained.
[0033]
On the other hand, when the capacitance element electrode is rectangular, as in a ceramic wiring board having a built-in conventional capacitance element, FIG. 4 is a plan view showing the positional relationship between the capacitance element electrodes of the conventional ceramic wiring board. The area of the portion where the lower capacitive element electrode 3-2 and the upper capacitive element electrodes 4-21, 4-22, 4-23, and 4-24 overlap depends on both the direction of the shift and the distance of the shift. You will be affected. For example, when the displacement direction of the upper capacitive element electrode is parallel to the long side of the rectangular shape as in 4-21, the area of the portion overlapping the displacement amount has a linear function. On the other hand, when the direction of the displacement is parallel to the short side of the rectangle as in 4-22, the decrease in the area of the portion overlapping with the displacement amount has a linear function, but the inclination is the same as the length of the rectangle described above. It is steeper than when it is parallel to the side.
[0034]
When the direction of the displacement is parallel to the diagonal line of the rectangle as in 4-23, the displacement amount of the capacitor element electrode 4 and the area of the portion overlapping the opposing capacitor element electrode 3 decrease quadratically. It becomes. In addition, in consideration of rotation such as 4-24, the direction of displacement is infinite, and the area of a portion overlapping the opposing capacitive element electrode 3 varies variously depending on the direction of displacement. Therefore, the area of the overlapping portion cannot be calculated only by measuring the amount of displacement, and the capacitance value of the capacitor cannot be calculated accurately. Therefore, it is not possible to adjust the capacitance value to the design value by applying pressure to the subsequent ceramic green sheet to be an insulating layer to shorten the distance between the electrodes or changing the firing conditions of the laminate. However, a stable capacitance element cannot be formed. Therefore, it is necessary to increase the size of the lower capacitive element electrode 3-2 in consideration of displacements in various directions such as 4-21, 4-22, 4-23, and 4-24 of the upper capacitive element electrode. In addition, a stray capacitance is generated between the lower capacitive element electrode 3-2 and another wiring, resulting in a capacitive element having large capacitance variation, large dimensions, and large loss.
[0035]
Next, FIG. 5 is a sectional view similar to FIG. 1 showing another embodiment of the ceramic wiring board of the present invention, and FIG. 6 is a view similar to FIG. It is a principal part top view. In these figures, the same parts as those in the examples shown in FIGS. 1 and 2 are denoted by the same reference numerals.
[0036]
The ceramic wiring board 1 'of this embodiment of the present invention includes an insulating substrate 2 formed by laminating a plurality of insulating layers 2a to 2c, an insulating layer 7 made of a high dielectric material, and an insulating layer made of the high dielectric material. 7, the lower capacitive element electrode 3 and the upper capacitive element electrode 4 opposed to each other, the wiring layer 5 made of a metallized conductor, and the capacitive element electrode 4 and the wiring layer 5 are connected to form a wiring together with them. And a through conductor 6 which is formed.
[0037]
The insulating layer 7 made of a high-dielectric-constant material constituting the capacitive element built in the ceramic wiring board 1 'is made of glass and dielectric powder. Suitable glass is, for example, SiO 22-B2O3System / SiO2-B2O3-Al2O3System / SiO2-B2O3-Al2O3-MO-based (where M represents Ca, Sr, Mg, Ba or Zn) SiO2-B2O3-M3 2O type (however, M3Represents Li, Na or K) .SiO2-B2O3-Al2O3-M3 2O type (however, M3Is the same as described above). Pb-based glass, Bi-based glass, or the like can be used.
[0038]
As the dielectric powder, a dielectric layer of a capacitive element built in the ceramic wiring substrate 1 is obtained, and can be simultaneously fired with the insulating layers 2a to 2c, and has a higher dielectric constant than the ceramic powder. The material is not particularly limited as long as it is a high-permittivity material suitable for the ceramic wiring board 1 'of the present invention, and mainly includes lead-based composite perovskite (PMN, PNN, PMW, etc.) or barium titanate. It is preferable to use a high dielectric constant material as a component, and a dielectric powder having a high dielectric constant obtained by adding strontium titanate / barium zirconate / titanium oxide to these materials can be used. The particle size is preferably 0.05 to 3 μm from the viewpoints of dispersibility and ease of pattern formation when forming a dielectric paste or screen printing the same.
[0039]
These glass powder and dielectric powder, and an organic binder, an organic solvent, a plasticizer and the like are added and mixed to form a slurry. The organic binder and the organic solvent used in the dielectric paste are not particularly limited as long as they can be simultaneously fired with the insulating layers 2a to 2c made of a glass ceramic sintered body. The same organic binders and organic solvents used can be used.
[0040]
A dielectric pattern to be a circular insulating layer 7 having a predetermined thickness is formed on the capacitive element electrode pattern to be the lower capacitive element electrode 3 formed on the ceramic green sheet by screen printing. A body paste is formed by screen printing, and a capacitor element electrode pattern to be the upper capacitor element electrode 4 in a circle is printed on the dielectric pattern to form a capacitor.
[0041]
Here, in the ceramic wiring board 1 'of the present invention, the insulating layer 7 sandwiched between the pair of capacitive element electrodes 3 and 4 is made of a lead-based composite perovskite or a high dielectric constant material containing barium titanate as a main component. Preferably, the shape is circular.
[0042]
This is because when the pattern of the insulating layer 7 made of a high dielectric material is circular, the thermal expansion coefficients of the glass ceramics of the ceramic insulating layers 2a to 2c and the thermal expansion coefficient of the high dielectric material of the insulating layer 7 are different. Even if they are different, the stress on the insulating layer 7 can be dispersed over the entire outer periphery thereof, and the layers made of these different materials can be firmly joined. Therefore, there is no occurrence of bonding failure and cracks when the temperature is cooled from the sintering temperature to room temperature during firing, and the cracks do not grow and the insulating property is not deteriorated when put into a temperature cycle test after firing. This is because a highly reliable capacitor can be formed.
[0043]
On the other hand, when the shape of the insulating layer made of a high dielectric constant material is square or rectangular, stress concentrates near the corners of the insulating layer made of the high dielectric constant material, and the firing temperature decreases from the sintering temperature to room temperature. There is a tendency that bonding failures and cracks occur during cooling to a temperature, cracks grow when subjected to a temperature cycle test after firing, and the insulating property deteriorates, and the capacitance value becomes unstable. Therefore, it tends to be difficult to manufacture a ceramic wiring board having a highly reliable capacitive element.
[0044]
The ceramic green sheet having the capacitor element electrode pattern and the ceramic green sheet having the wiring layer pattern formed thereon are heat-pressed at a pressure of 3 to 20 MPa and a temperature of 30 to 80 ° C. to form a laminate. . There are no particular restrictions on the position, number, or size of the ceramic green sheets in the laminate, and the ceramic green sheets may be arranged and laminated so as to form a wiring board having a desired built-in capacitance element.
[0045]
Thereafter, for example, when the metal powder of the conductor paste is Ag powder, the ceramic wiring board 1 'of the present invention is obtained by firing the laminate at a temperature of 800 to 1000C in the air.
[0046]
When the laminate is fired, a ceramic green sheet, a dielectric paste or an inorganic component which does not substantially shrink at the temperature at which the dielectric green sheet sinters, for example, a constrained green sheet made of alumina, is coated on both sides of the laminate. When firing is performed, the shrinkage during firing in the main surface direction of the laminate is restrained and suppressed by the restrained green sheet, so that the dimensional accuracy of the ceramic wiring boards 1 and 1 ′ is improved, and -It is possible to further reduce the variation of the capacitance value of the capacitance element built in 1 '. Further, when firing is performed by such a method, firing shrinkage in the thickness direction is greater than when firing is performed by a normal method. Therefore, the ceramic insulating layer 2b as an insulating layer or an insulating layer made of a high dielectric constant material is used. 7, the thickness of the insulating layer disposed between the pair of capacitive element electrodes 3 and 4 can be reduced, and the capacity of the built-in capacitive element can be easily increased.
[0047]
Further, the wiring layer 6 located on the surface of the ceramic wiring boards 1 and 1 ′ is formed of nickel, copper, or the like in order to improve solder wettability when electronic components are mounted on the surface and to prevent corrosion of the wiring layer 6. It may be plated with gold or the like.
[0048]
【Example】
Hereinafter, the ceramic wiring board of the present invention will be described in detail with reference to specific examples, but the present invention is not limited to the following specific examples.
[0049]
In order to obtain a ceramic green sheet serving as a ceramic insulating layer, SiO 2 is used as glass.2-50 parts by mass of CaO-MgO-based glass powder and Al as a ceramic powder2O350 parts by mass of a powder, and 100 parts by mass of the inorganic powder, 12 parts by mass of an acrylic resin, 6 parts by mass of a phthalic acid-based plasticizer and 30 parts by mass of a toluene as a solvent were added to 100 parts by mass of the inorganic powder, and mixed by a ball mill method to obtain a slurry. did.
[0050]
Using the slurry, a ceramic green sheet having a thickness of 200 μm was formed by a doctor blade method.
[0051]
A through-hole was formed at a predetermined position in the ceramic green sheet using a punching machine, and the through-hole was filled with a paste for a through conductor by a screen printing method.
[0052]
As the paste for the through conductor, 100 parts by mass of copper powder (average particle size: 3 μm)2O3One part by mass of powder and 5 parts by mass of glass powder having the same composition as the above glass were added, and a predetermined amount of ethylcellulose-based resin and terpineol were further added as vehicle components, and the mixture was mixed with a three-roll mill so as to have an appropriate viscosity. Was used.
[0053]
Next, it was dried with hot air at 60 ° C. until the weight of the organic solvent component in the filled paste for through conductor was reduced.
Next, on the ceramic green sheet, a paste for wiring conductor was applied by screen printing to form a lower capacitor element electrode. At this time, as shown in Table 1, three types of circular patterns (Nos. 1 to 3) and three types of rectangular patterns (Nos. 4 to 6) were formed with a thickness of 15 μm and n = 10 each. Here, No. 1 and No. 4, no. 2 and No. 5, no. 3 and No. No. 6 had the same area.
[0054]
As the wiring conductor paste, 100 parts by mass of copper powder (average particle size: 3 μm)2O3One part by mass of powder and 2 parts by mass of glass powder having the same composition as the above glass, and a predetermined amount of an ethylcellulose-based resin and terpineol as a vehicle component are further added and mixed with a three-roll mill so as to have an appropriate viscosity. Was used.
[0055]
Next, the printed wiring conductor paste was dried with warm air at 60 ° C. until the weight of the organic solvent component in the paste decreased.
[0056]
Next, a dielectric paste was applied by screen printing on the lower capacitive element electrode formed on the ceramic green sheet to form an insulating layer made of a high dielectric constant material, as shown in Table 1. And three types of circular patterns (Nos. 1 to 3) and three types of rectangular patterns (Nos. 4 to 6), each having a thickness of 40 μm, and a dielectric paste pattern at the center of the lower capacitive element electrode pattern. They were arranged so that their centers overlapped.
[0057]
The dielectric paste is made of glass and barium titanate (BaTiO3).3), Glass powder and BaTiO3The total amount of the powder was 100 parts by mass, and 12 parts by mass of an acrylic resin, 0.5 parts by mass of a phosphate dispersant, and α-terpineol as an organic solvent were added thereto, and the mixture was stirred and defoamed. And then kneaded using three rolls to prepare the mixture.
[0058]
Next, it was dried with hot air at 60 ° C. until the weight of the organic solvent component in the applied dielectric paste was reduced.
[0059]
Next, a wiring conductor paste was applied by screen printing so as to cover the dielectric paste pattern printed on the ceramic green sheet, and the upper capacitor element electrode pattern was arranged. The upper capacitive element electrode pattern used was the same as the lower capacitive element electrode pattern, but here the printing position was slightly shifted.
[0060]
Next, it was dried with hot air at 60 ° C. until the weight of the organic solvent in the applied wiring conductor paste was reduced.
[0061]
The green sheet laminate thus obtained is fired under a firing condition in a nitrogen atmosphere including a binder burning process at 500 ° C. for 3 hours and a ceramic sintering process at 900 ° C. for 1 hour. A wiring layer formed by simultaneous firing on the inside and the surface of a ceramic insulating layer composed of a transparent glass ceramic sintered body, a pair of capacitive element electrodes, and an insulating layer composed of a high dielectric constant material sandwiched between the pair of capacitive element electrodes. Thus, a ceramic wiring board was obtained.
[0062]
With respect to the ceramic wiring board thus obtained, the amount of displacement of the capacitor electrode and the capacitance value of the capacitor with respect to the displacement were measured.
[0063]
Here, the shift amount was obtained by measuring the distance between the center of the lower capacitive element electrode and the center of the upper capacitive element electrode using an optical microscope.
[0064]
The capacitance value was measured using an impedance measuring instrument (Model: 4294A Precision Impedance Analyzer, measurement accuracy: ± 0.08%) manufactured by Agilent Technologies, Ltd. under the conditions of a measurement frequency of 1 MHz and a measurement temperature of 25 ° C. Measured.
[0065]
And No. The correlation between each shift amount and the capacitance value of the capacitive element was measured for n = 10 of 1 to 6, and a correlation coefficient of 0.8 or more was evaluated as “「 ”, and a correlation coefficient of less than 0.8 was evaluated as“ x ”.
[0066]
Further, these samples were put into a temperature cycle test tank at −40 ° C. for 30 minutes and 125 ° C. for 30 minutes up to 1000 cycles to perform a temperature cycle test, and the average change rate of the capacitance value before and after the test was 3%. A sample with less than 3% was rated as “○”, and a sample with 3% or more was rated as “x”.
[0067]
[Table 1]
[0068]
As is clear from the results shown in Table 1, the ceramic wiring board according to the embodiment of the present invention, No. 1 was manufactured. When the shape of the capacitive element electrodes 1 to 3 is the same circle, the capacitance value is not affected by the direction of the shift between the lower capacitive element electrode and the upper capacitive element electrode, and therefore, “判定” is displayed in the judgment column. As shown by, the phase difference between the displacement amount and the capacitance value exceeded 0.85, 0.89, 0.93, and 0.8, respectively.
[0069]
Further, as indicated by “O” in the judgment column, the average of the rate of change of the capacitance value before and after the test was 0.3%, 0.6%, and 1.5%, each of which was less than 3%.
[0070]
On the other hand, in Comparative Example No. When the shape of the capacitance element electrodes 4 to 6 is rectangular, the area of the overlapping portion between the lower capacitance element electrode and the upper capacitance element electrode is affected by both the direction of the displacement and the distance of the displacement. Therefore, as shown by "x" in the judgment column, the phase difference between the displacement amount and the capacitance value was 0.51, 0.68, 0.78, respectively, which was less than 0.8.
[0071]
Furthermore, the capacitor element electrode was rectangular and had a large area. In the case of No. 6, as indicated by "x" in the judgment column, the average change rate of the capacitance value before and after the test was 3.2%, which exceeded 3%.
[0072]
From the above results, it was confirmed that each of the ceramic wiring boards of the present invention incorporates a capacitive element having good characteristics.
[0073]
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
[0074]
For example, in the example of the above-described embodiment, the wiring layer is formed by applying the wiring conductor paste to the ceramic green sheet. However, the wiring layer may be formed by transferring a metal foil such as copper having a pattern shape of the wiring layer. Good. When the wiring layer is formed by transferring a metal foil, the dimensional accuracy of the wiring layer can be further improved, and the variation in the capacitance value of the built-in capacitance element can be further reduced.
[0075]
【The invention's effect】
According to the ceramic wiring board of the present invention, a capacitive element in which a pair of capacitive element electrodes are opposed to each other with an insulating layer interposed therebetween is built in an insulating substrate formed by laminating a plurality of ceramic insulating layers. Since the shape of the element electrodes is the same circle, the position of the upper capacitive element electrode is shifted with respect to the lower capacitive element electrode, and even if the direction is various, the shift amount and the capacitive element Therefore, it is possible to manage the capacitance value within a certain range, and it is possible to suppress variations. Therefore, it is not necessary to increase the size of the lower capacitive element electrode in consideration of the displacement of the upper capacitive element electrode, and no stray capacitance is generated between the lower capacitive element electrode and another wiring. Therefore, it is possible to obtain a ceramic wiring board which has a small capacitance value and small size and a small loss built-in capacitive element.
[0076]
In the ceramic wiring board of the present invention, the ceramic insulating layer is made of glass ceramic, and the insulating layer sandwiched between the pair of capacitor electrodes is made of a high-permittivity material containing lead-based composite perovskite or barium titanate as a main component, Assuming that the shape of the insulating layer made of the high dielectric constant material is circular, the thermal expansion coefficients of the glass ceramic and the high dielectric constant material are different. Even if stress due to the difference occurs, since the shape of the insulating layer made of a high dielectric constant material has the same circular shape as the capacitor element electrode, stress is not locally concentrated on the outer periphery of the capacitor element, Stress can be distributed over the entire outer periphery of the insulating layer made of a high dielectric constant material. Therefore, bonding defects and cracks do not occur when cooled from the sintering temperature to room temperature during firing, and the cracks do not grow and deteriorate the insulation when put into a temperature cycle test after firing. It is possible to obtain a ceramic wiring board incorporating a highly reliable capacitive element.
[0077]
Therefore, according to the ceramic wiring board of the present invention, it is possible to provide a ceramic wiring board which has a small capacitance value variation and a small-capacity built-in capacitive element. Further, in a ceramic wiring board obtained by sintering a laminated body made of a different material of a ceramic insulating layer and an insulating layer made of a high dielectric constant material, a ceramic wiring having a built-in capacitive element which is free from cracks and has high reliability is provided. A substrate can be provided.
[Brief description of the drawings]
FIG. 1 is a sectional view showing an example of an embodiment of a ceramic wiring board of the present invention.
FIG. 2 is a plan view of a principal part showing a state of a capacitor electrode inside the ceramic wiring board according to an embodiment of the present invention;
FIG. 3 is a plan view showing a positional relationship between capacitive element electrodes of the ceramic wiring board of the present invention.
FIG. 4 is a plan view showing a positional relationship between capacitance element electrodes of a conventional ceramic wiring board.
FIG. 5 is a sectional view showing another example of the embodiment of the ceramic wiring board of the present invention.
FIG. 6 is a plan view of a principal part showing a state of a capacitor element electrode in another example of the embodiment of the ceramic wiring board of the present invention;
[Explanation of symbols]
1, 1 '... ceramic wiring board
2 ... Insulated substrate
2a to 2c ······ Ceramic insulating layer
3, 3-1, 3-2,..., Lower capacitive element electrode
4, 4-11, 4-12, 4-13 ... Upper electrode of capacitive element
5 Wiring layer
6 ······ Through conductor
7 ... Insulating layer
