JP2004248452A - Overcurrent protection circuit - Google Patents
Overcurrent protection circuit Download PDFInfo
- Publication number
- JP2004248452A JP2004248452A JP2003037222A JP2003037222A JP2004248452A JP 2004248452 A JP2004248452 A JP 2004248452A JP 2003037222 A JP2003037222 A JP 2003037222A JP 2003037222 A JP2003037222 A JP 2003037222A JP 2004248452 A JP2004248452 A JP 2004248452A
- Authority
- JP
- Japan
- Prior art keywords
- current
- overcurrent
- circuit
- fet
- shunt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、負荷に接続されて過電流を防止する過電流保護回路に関する。
【0002】
【従来の技術】
自動車には、エンジン系、車体電動系または情報系等の様々な車載負荷が搭載されており、特に近年の電子技術の発展により、車載負荷としての各種電子ユニット等が数多く搭載されてきている。
【0003】
ところで従来、図3の如く、負荷1と電源2とを結ぶ電流経路3にフューズ4を設置することで、各種の過電流保護を行ってきた(従来技術1)。尚、図3中の符合5はメカニカルリレーである。
【0004】
しかしながら、過電流保護のために上記のようなフューズ4を使用する場合、このフューズ4が頻繁に切れると、それを交換する作業も頻繁になる。また、一般に、複数のフューズ4をひとまとめにユニット化したフューズボックスが使用されるが、このフューズボックスの体積が大きく、他の車載電装品の搭載スペースが少なくなる。さらに、フューズ4の交換作業を考慮すると、フューズボックスの搭載位置が限定される。
【0005】
これらに鑑みて、フューズボックスに代えて半導体リレーを用いた過電流保護回路を設置することも行われている。
【0006】
具体的には以下の2つの方法がある。
【0007】
ひとつには、過電流をシャント抵抗またはセンスまたはMOS−FETで検出し、マイクロコンピュータまたは外部回路で過電流の判定をするもの(従来技術2)がある。この場合、突入電流は外部回路の基準電圧変更かマイクロコンピュータのソフトウェアプログラムにより対応することになる。
【0008】
あるいは、図4に示すように、電流検出機能と判定機能を有する自己保護型のIPD(インテリジェントパワーデバイス)6を使用するもの(従来技術3)もある。
【0009】
この従来技術3のIPD6は、図5の如く、過電流保護回路自身に過電流が流れたり過温度となった場合に、その旨を検出して電流を遮断する自己保護型の過電流保護機能を有するものである。この場合は、図4におけるフューズ4を省略することも可能である。
【0010】
このIPD6は、図5の如く、基本的には、負荷11に対する駆動のオンオフ切替えをパワーMOS−FETからなる第1のスイッチング素子(駆動スイッチ)12で行う構成となっている。
【0011】
具体的には、操作者が操作スイッチ13でオンオフ切替操作を行ったときに、その操作スイッチ13のオンオフ状態を入力インターフェース回路15が検知する。入力インターフェース回路15が操作スイッチ13のオン状態を検知したときには、FETとしての第2のスイッチング素子17がオン状態となり、保護用論理回路21及びチャージポンプ23に電源(+B)19が投入されて動作する。
【0012】
この場合、チャージポンプ23は、第1のスイッチング素子12のゲートをそのソースよりも高電位に保つためNチャネルFET及び発振用コンデンサ等を用いて電源(+B)19の電圧を昇圧(例えば2倍)する。
【0013】
この際、電流制限部25は、第1のスイッチング素子(駆動スイッチ)12のドレイン−ソース間の電圧降下が所定のしきい値を超えたか否かを判断し、第1のスイッチング素子12のドレイン−ソース間の電圧降下が所定のしきい値を超えた場合に、そのゲート−ソース間を間欠断続的に短絡させて(過電流チョッピング制御)当該ゲートへの入力電圧を低減させ、第1のスイッチング素子12に流れる電流を低減させる。
【0014】
そして、このIPD6には、過電流を検知してその旨を保護用論理回路21に報知する過電流検知回路29と、過温度を検出して保護用論理回路21に報知する過温度検出回路31とが設けられており、保護用論理回路21は、過電流検知回路29が過電流を検知し、または過温度検出回路31が過温度を検出したときに、チャージポンプ23を介して、第1のスイッチング素子12のゲート電圧の供給を遮断または間欠断続的に停止(チョッピング制御)することで電流及び温度を調整する。
【0015】
ただし、負荷11に対してサージ電流が発生した場合に、負荷11に対する電流供給の遮断を行った場合に負サージにより電圧の過低下を抑制するため、ダイナミッククランプ回路27は、負サージが発生している間だけ、第1のスイッチング素子12をオンにして過電流保護回路内の各部位を保護するよう機能する。
【0016】
そして、過電流検知回路29が過電流を検知し、または過温度検出回路31が過温度を検出したときに、その出力の論理和を論理和回路33が論理判断し、FETである第3のスイッチング素子37をオン切り換えして、プルアップ抵抗35を利用して例えば警告ランプ等の外部の警告装置等(図示省略)にその旨を報知する。
【0017】
また、この従来技術3では、負荷の短絡時に第1のスイッチング素子12をチョッピング制御(以下「負荷短絡チョッピング」と称す)することも可能である。具体的には、第1のスイッチング素子12のソース電圧Vsを監視し、第1のスイッチング素子12がオン状態であるにも拘わらず一定電圧以下になった場合に、負荷11が短絡していると判断する。この場合において、第1のスイッチング素子12のソース電圧Vsの監視する機能は、電流制限部25または過電流検知回路29を兼用して実行してもよいし、あるいは電流制限部25または過電流検知回路29とは別の負荷短絡検知回路(図示省略)により実行するようにし、第1のスイッチング素子12のソース電圧Vsが一定電圧以下になったと判断した場合に、保護用論理回路21がチャージポンプ23を制御することで、第1のスイッチング素子12を一定周期で間欠断続的にオンオフ切り換えしてチョッピング制御することが可能である。このようにして負荷11の短絡を検出した場合、特に過電流保護回路において発熱が大きく破壊しやすいことから、チョッピング制御のための第1のスイッチング素子12のゲート電圧波形のデューティ比を、例えば上述の電流制限部25による通常の過電流チョッピング制御などよりも小さく設定することが望ましい。
【0018】
これらの従来技術2,3によると、それまで必要であったフューズ4の交換回数が大幅に低減し、その分の手間が必要なくなる。さらに、フューズボックス自体を省略することも可能であり、この場合には、必要となる搭載スペースを縮小することができる。
【0019】
参考のために、この発明に関連する分野についての先行技術文献を以下に示しておく。
【0020】
【特許文献1】
特開2000−312433公報
【0021】
【発明が解決しようとする課題】
上記従来技術2の方式では、外部回路やマイクロコンピュータについてコスト上昇及び体積上昇を招いてしまい、実質的に普及するには至っていない。
【0022】
この点、上記従来技術3の方式だと、使用される要素がIPD6として集約されて構成できるため、体積効率が極めてよく、しかもコストが安価であるという利点がある。
【0023】
しかしながら、従来技術3の負荷短絡チョッピングの方式では、負荷11が短絡等によって過負荷状態となった場合に、その過負荷を確実に検出しIPSを完全に保護するまでには至っていなかった。
【0024】
具体的に、従来技術3の負荷短絡チョッピングでは、第1のスイッチング素子12のソース電圧Vsにより負荷短絡を検出しても、第1のスイッチング素子12のチョッピング制御時に、デューティ比分の一定時間は第1のスイッチング素子12がオン状態となって、結局はその時間において短絡している負荷11に対して駆動電流を流すことになってしまい、このデューティ比分の僅かな期間中に第1のスイッチング素子12等が過電流によって破壊されるおそれがあった。
【0025】
そこで、この発明の課題は、負荷の短絡によって過電流が生じて素子破壊が生じる事態を確実に防止し得る過電流保護回路を提供することにある。
【0026】
【課題を解決するための手段】
上記課題を解決すべく、請求項1に記載の発明は、駆動スイッチとしてのパワーMOS−FETのオンオフ動作により所定の負荷に対する駆動電流をオンとオフとの間で切り換えるとともに、当該パワーMOS−FETを駆動し且つ過電流を保護する主機能部と、電源側から前記駆動スイッチに与えられる電流を分流して過電流を検出するための分流検出部とを備え、前記主機能部が、前記分流検出部で検出された過電流に基づいて、当該過電流が前記負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、前記パワーMOS−FETをオフ状態に切り換える機能を有せしめられたものである。
【0027】
請求項2に記載の発明は、請求項1に記載の過電流保護回路であって、前記分流検出部が、電源側から前記駆動スイッチに与えられる電流を所定の分流比で分流する分流回路と、一方の経路に、前記分流回路で分流された分流電流が流れるとともに、他方の経路において、前記分流電流に対する所定のミラー比のミラー電流を得るカレントミラー回路と、前記ミラー電流が流れる経路に設置される定電流源とを備え、前記分流回路が、前記駆動スイッチに対してゲート及びドレインがそれぞれ共通に接続されたセンスMOS−FETと、前記センスMOS−FETのソース電圧及び前記駆動スイッチのソース電圧が入力される差動アンプとを備え、前記分流検出部における前記過電流の検出点が、定電流源とカレントミラー回路との接続中間点に設定されたものである。
【0028】
請求項3に記載の発明は、請求項1または請求項2に記載の過電流保護回路であって、前記主機能部が、前記パワーMOS−FETの両端の電圧が前記所定のしきい値を越える場合に、当該パワーMOS−FETに流れる電流を制限する電流制限部と、前記駆動スイッチを遮断またはチョッピングすることで前記パワーMOS−FETに流れる電流を制限する保護用論理回路とを備え、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部によって、前記パワーMOS−FETをオフ状態に切り換える機能を有せしめられたものである。
【0029】
請求項4に記載の発明は、請求項1ないし請求項3のいずれかに記載の過電流保護回路であって、前記パワーMOS−FETがオフ状態となった後に、タイマーでの計時に基づいて一定時間後に前記パワーMOS−FETを自動復帰するための自動復帰手段を備え、前記パワーMOS−FETオフ状態となった後に、前記タイマーにより一定時間後に自動復帰されるまでオフ状態が保持されるものである。
【0030】
請求項5に記載の発明は、請求項1ないし請求項3のいずれかに記載の過電流保護回路であって、前記パワーMOS−FETが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されるものである。
【0031】
【発明の実施の形態】
<構成>
図1はこの発明の一の実施の形態に係る過電流保護回路を示すブロック図である。尚、この実施の形態においては、図5に示した従来技術3内の各要素と同等の機能を有する要素については同一符合を付している。
【0032】
この過電流保護回路は、図1の如く、第1のスイッチング素子(駆動スイッチ)12のドレイン側の電流を、この第1のスイッチング素子12に並列に接続される分流回路45に分流させ、この分流した電流について、カレントミラー回路43によって、別の定電流源44からの定電流経路47に対してミラー比分だけ正確に流すようにし、さらにこの定電流経路47側の電圧降下の状態に応じて第1のスイッチング素子12をオフ状態に切り換えるようにしている。
【0033】
具体的に、この過電流保護回路は、従来技術3で説明した自己保護型の過電流保護機能部(以下「主機能部」と称す)40に加えて、第1のスイッチング素子12に並列に接続される分流回路45と、この分流回路45の下流側に接続されるカレントミラー回路43と、カレントミラー回路43の一端側を定電流経路47として当該定電流経路47に定電流を与える定電流源44と、を備える。
【0034】
主機能部40は、当該主機能部40自身の内部における過電流及び過温度を検知して負荷11に対する駆動電流を調整するもので、従来技術3と同様、第1のスイッチング素子(駆動スイッチ)12と、入力インターフェース回路15と、第2のスイッチング素子17と、保護用論理回路21と、チャージポンプ23と、電流制限部25と、ダイナミッククランプ回路27と、過電流検知回路29と、過温度検出回路31と、論理和回路33と、第3のスイッチング素子37と、第1のスイッチング素子12のソース電圧Vsと所定の基準電圧Vrefとを比較する比較器39を備える。
【0035】
第1のスイッチング素子(駆動スイッチ)12は、パワーMOS−FET(電界効果型トランジスタ)が使用されて負荷11に対する駆動のオンオフ切替えを行うものである。
【0036】
入力インターフェース回路15は、負荷11の駆動について操作者がオンオフ切替操作を行うための操作スイッチ13のオンオフ状態を検知するものである。
【0037】
第2のスイッチング素子17は、MOS−FET(MOS型電界効果型トランジスタ)が使用されて入力インターフェース回路15が操作スイッチ13のオン状態を検知したときにオン状態となるものである。
【0038】
保護用論理回路21は、電源(+B)19からの給電を受けて動作するようになっており、過電流検知回路29が過電流を検知し、または過温度検出回路31が過温度を検出したときに、これらの各回路29,31からの間欠断続的な信号に基づいてチャージポンプ23を介し第1のスイッチング素子12のゲート電圧の供給を間欠断続的に停止(チョッピング)して、負荷11に対する駆動電流Id及び温度を調整するものである。
【0039】
そして、この保護用論理回路21は、後述する分流検出部41から与えられた報知信号に基づいて、負荷11の短絡により駆動電流Idに異常が発生したときに、チャージポンプ23をオフ状態に切り換えることで第1のスイッチング素子12をオフ状態に切り換えるようになっている。
【0040】
ここで、保護用論理回路21が第1のスイッチング素子12をオフ状態に切り換えた後の復帰については、例えば保護用論理回路21内または外部(図示省略)のタイマーにより一定時間後に自動復帰させても良い(この場合は、保護用論理回路21が自動復帰手段となる)し、あるいは、操作スイッチ13を一旦オフ状態にして再度オン操作される時点までラッチ(即ち、主機能部40の全体が再起動されるまでオフ状態が保持される:この場合も保護用論理回路21が復帰手段となる)してもよい。
【0041】
チャージポンプ23は、第1のスイッチング素子12のゲートをそのソースよりも高電位に保つためNチャネルFET及び発振用コンデンサ等を用いて電源(+B)19の電圧を昇圧(例えば2倍)するものである。このチャージポンプ23は、上述のように、保護用論理回路21によってオンオフ制御が行われる。
【0042】
電流制限部25は、第1のスイッチング素子12のドレイン−ソース間の電圧降下Vdsが所定の電圧しきい値を超えた場合に、ゲート−ソース間を間欠断続的に短絡させて、当該ゲートへの入力電圧を低減させ、第1のスイッチング素子12に流れる駆動電流Idを低減させるものである。
【0043】
そして、電流制限部25は、後述する分流検出部41から与えられた報知信号に基づいて、負荷11の短絡により駆動電流Idに異常が発生したときに、第1のスイッチング素子12のゲート−ソース間を短絡させることで当該第1のスイッチング素子12をオフ状態に切り換えるようになっている。
【0044】
ここで、電流制限部25が第1のスイッチング素子12をオフ状態に切り換えた後の復帰については、例えば電流制限部25内または外部(図示省略)のタイマーにより一定時間後に自動復帰させても良い(この場合は電流制限部25が自動復帰手段となる)し、あるいは、操作スイッチ13を一旦オフ状態にして再度オン操作される時点までラッチ(即ち、主機能部40の全体が再起動されるまでオフ状態が保持される:この場合も電流制限部25が復帰手段となる)してもよい。
【0045】
ダイナミッククランプ回路27は、サージ電流の発生時に負荷11に対する電流供給のチョッピングを行った場合に負サージにより電圧の過低下を抑制するために第1のスイッチング素子12をオンにして過電流保護回路内の各部位を保護するためのものである。
【0046】
過電流検知回路29は、第1のスイッチング素子12に流れる駆動電流Idの過電流を検知してその過電流が持続する間は保護用論理回路21に所定の信号を間欠断続的に送信し続けるものである。
【0047】
そして、過電流検知回路29は、第1のスイッチング素子12のソース電圧Vsと所定の基準電圧Vrefとの比較器39における比較結果に応じて、図2の如く、駆動電流Idが過電流であるかどうかの電流しきい値Ith1,Ith2を多段階(例えば図2においては2段階)に変更するようになっている。即ち、比較器39において、第1のスイッチング素子12のソース電圧Vsが所定の基準電圧Vrefより低い旨を検出したときには、図2のように、相対的に高い電流しきい値Ith1を採用する一方、比較器39において、第1のスイッチング素子12のソース電圧Vsが所定の基準電圧Vrefより高いまたは以上である旨を検出したときには、比較的低い電流しきい値Ith2を採用する。この場合、相対的に高い電流しきい値Ith1は、通常の安定動作時における負荷11の駆動電流Idの状態(図2中のA点)よりも高く設定する必要があるが、負荷11の短絡時に対応する電流しきい値Ith2については、通常の安定動作時における負荷11の駆動電流Idの状態(図2中のA点)よりも低く設定されている。
【0048】
尚、比較器39及び過電流検知回路29は、負荷11の短絡状態の有無によって電流しきい値Ith1,Ith2を切り換える負荷短絡過電流検知手段として機能する。
【0049】
過温度検出回路31は、過温度を検出してその過温度が持続する間は保護用論理回路21に所定の信号を間欠断続的に送信し続けるものである。尚、この過温度検出回路31としては、過温度が解除された際の復帰にリセット信号が必要なラッチ型と、温度が低下した場合に再オン切り換えを行う自動復帰型とがあるが、いずれが適用されても差し支えない。
【0050】
論理和回路33は、過電流検知回路29が過電流を検知し、または過温度検出回路31が過温度を検出したときに、その出力の論理和をとるものである。
【0051】
第3のスイッチング素子37は、具体的にはMOS−FET(MOS型電界効果型トランジスタ)が使用され、過電流検知回路29が過電流を検知しまたは過温度検出回路31が過温度を検出したときに、論理和回路33からの出力に基づいてオン状態となって、プルアップ抵抗35を利用して警告ランプ等の外部の警報装置(図示省略)にその旨を報知するものである。
【0052】
分流回路45は、第1のスイッチング素子12のソース側から所定の分流比の電流を分流させるものであり、負荷11の駆動スイッチとしての第1のスイッチング素子12に並列に接続されるセンスMOS−FET51と、このセンスMOS−FET51のソースと第1のスイッチング素子12のソースとが入力される差動アンプ(電圧調整手段)52と、この差動アンプ52からの出力をゲート電圧としてセンスMOS−FET51のソースからの電流をカレントミラー回路43に供給する電流調整用MOS−FET53とを備える。
【0053】
センスMOS−FET51は、各スイッチング素子12,17,37を構成するためのパワーMOS−FETの一部を区切って領域が割り当てられており、センスMOS−FET51の領域の第1のスイッチング素子12に対する面積比を所定の値に設定することにより、第1のスイッチング素子12に対するセンスMOS−FET51の分流比(例えば、1万分の1など)で、当該第1のスイッチング素子12のドレイン側の電流を分流するものである。また、センスMOS−FET51のドレインに接続される電源(+B)19は、第1のスイッチング素子(駆動スイッチ)12のドレインに接続される電源(+B)19と同一とされる。したがって、第1のスイッチング素子12に流れる駆動電流Idが増減変化したときには、センスMOS−FET51に流れる電流(分流電流)I1も同等の比率で増減するようになっている。
【0054】
差動アンプ52は、センスMOS−FET51のソース電圧と、第1のスイッチング素子12のソース電圧との差分に応じて出力電圧を変化させるようになっており、第1のスイッチング素子12からの分流比が不安定に変化した場合に、電流調整用MOS−FET53のゲート電圧を調整することで、分流電流I1を調整するように機能する。
【0055】
電流調整用MOS−FET53は、上述のように、差動アンプ52からの出力がゲート電圧として与えられ、そのゲート電圧に応じて、センスMOS−FET51から入力される分流電流I1を調整するよう機能する。
【0056】
カレントミラー回路43は、互いに対称に形成された一対のMOS−FET(電界効果型トランジスタ)55a,55bに所定のミラー比(例えば1対1)の電流が流れることを利用して、分流回路45から流れ出た電流I1に対するミラー比分のミラー電流I2をMOS−FET55bに流すようになっている。
【0057】
定電流源44は、トランジスタを用いた吸い込み定電流方式または流し出し定電流方式や、定電流ダイオードを用いた方式や、あるいは3端子レギュレータによる方式など、一般に適用される既存の定電流源であれば、どのようなものが使用されても差し支えない。
【0058】
そして、カレントミラー回路43の定電流経路47側のMOS−FET55bのドレイン(P点)の電圧を検出して、第1のスイッチング素子12に流れる駆動電流Idが負荷11の短絡に相当する所定の過電流の値(例えば定電流源44から与えられる電圧Vccの半分)以上である旨が検出された場合に、第1のスイッチング素子12をオフ状態に切り換えるようになっている。具体的には、MOS−FET55bのドレイン(P点)の電圧を、保護用論理回路21や電流制限部25に入力し、保護用論理回路21からチャージポンプ23をオフ状態に切り換えることで第1のスイッチング素子12を停止させたり、電流制限部25で第1のスイッチング素子12のゲート−ソース間を短絡させたりすることで、第1のスイッチング素子12をオフ状態に切り換えるようになっている。
【0059】
このように、分流回路45、カレントミラー回路43及び定電流源44は、第1のスイッチング素子(駆動スイッチ)12に流れる駆動電流Idを分流して過電流を検出するための分流検出部として機能するものである。
【0060】
<動作>
次に、この過電流保護回路の動作を説明する。
【0061】
まず、操作者が操作スイッチ13でオンオフ切替操作を行ったときに、その操作スイッチ13のオンオフ状態を入力インターフェース回路15が検知する。入力インターフェース回路15が操作スイッチ13のオン状態を検知したときには、MOS−FETとしての第2のスイッチング素子17がオン状態となり、保護用論理回路21及びチャージポンプ23に電源(+B)19が投入されて動作する。
【0062】
この場合、チャージポンプ23は、第1のスイッチング素子12のゲートをそのソースよりも高電位に保つために電源(+B)19の電圧を昇圧(例えば2倍)する。
【0063】
この際、電流制限部25は、第1のスイッチング素子12のドレイン−ソース間の電圧降下(図2中の横軸Vds)が所定の電圧しきい値Th1を超えたか否かを判断し、第1のスイッチング素子12のドレイン−ソース間の電圧降下がその電圧しきい値Th1を超えた場合に、その第1のスイッチング素子12のゲート−ソース間を間欠断続的に短絡させて、当該ゲートへの入力電圧を低減させ、図2中の第1の電流しきい値Ith1に示すように、第1のスイッチング素子12に流れる電流Idを低減させる。
【0064】
そして、過電流検知回路29は、所定の電流しきい値に基づいて所定の基準に従って過電流を検知し、過電流であった場合に、その旨の信号を保護用論理回路21に出力する。
【0065】
これと併行して、過温度検出回路31は、過温度か否かを検出し、過温度であった場合にその旨の信号を保護用論理回路21に出力する。
【0066】
保護用論理回路21は、過電流検知回路29が過電流を検知し、または過温度検出回路31が過温度を検出したときに、チャージポンプ23を介して第1のスイッチング素子12のゲート電圧の供給を間欠断続的に停止することで電流及び温度を調整する。
【0067】
ただし、負荷11に対してサージ電流が発生した場合に、負荷11に対する電流供給のチョッピングを行った場合に負サージにより電圧の過低下を抑制するため、ダイナミッククランプ回路27は、負サージが発生している間だけ、第1のスイッチング素子12をオンにして過電流保護回路内の各部位を保護するよう機能する。
【0068】
そして、過電流検知回路29が過電流を検知し、または過温度検出回路31が過温度を検出したときに、その出力の論理和を論理和回路33が論理判断し、第3のスイッチング素子37をオン切り換えして、プルアップ抵抗35を利用して例えば警告ランプ等の外部の警告装置等(図示省略)にその旨を報知する。
【0069】
ところで、上述した動作において、第1のスイッチング素子12の間欠断続的な停止(チョッピング)を行う場合、従来技術3においては、チョッピング動作のデューティ比分の一定時間は第1のスイッチング素子12がオン状態となって、結局はその時間において短絡している負荷11に対して駆動電流を流すことになってしまい、このデューティ比分の僅かな期間中に第1のスイッチング素子12等が過電流によって破壊されるおそれがあった。
【0070】
そこで、この実施の形態では、負荷11が短絡した場合に相当する過電流Idが第1のスイッチング素子12に流れていると考えられる場合に、その旨を、分流回路45、定電流源44及びカレントミラー回路43によって検出される図1中のP点の電圧(定電流経路47側のMOS−FET55bのドレイン電圧)にに基づいて検出し、この検出結果に基づいて、例えば定電流源44から与えられる電圧Vccの半分以上であるかどうかなどの判断により、第1のスイッチング素子12の駆動電流Idが負荷11の短絡に相当する所定の過電流の値以上であると判断した場合に、保護用論理回路21からチャージポンプ23をオフ状態に切り換えたり、電流制限部25で第1のスイッチング素子12のゲート−ソース間を短絡させたりすることで、第1のスイッチング素子12をオフ状態に切り換える。
【0071】
具体的に、第1のスイッチング素子12に流れる駆動電流Idに応じて、所定の分流比に応じた分流電流I1がセンスMOS−FET51に流れる。この際、差動アンプ52は、センスMOS−FET51のソース電圧と、第1のスイッチング素子12のソース電圧との差分に応じて出力電圧を変化させながら、第1のスイッチング素子12からの分流比が不安定に変化した場合に、電流調整用MOS−FET53のゲート電圧を調整する。そして、電流調整用MOS−FET53は、差動アンプ52からの出力がゲート電圧として与えられ、そのゲート電圧に応じて、センスMOS−FET51から入力される分流電流I1を調整する。
【0072】
この分流電流I1は、カレントミラー回路43の一方のMOS−FET55aに与えられる。
【0073】
このとき、定電流経路47側の他方のMOS−FET55bには、分流電流I1に対して予め設定されたミラー比分のミラー電流I2が流れる。
【0074】
ところで、定電流経路47の上流の定電流源44は、一定電流容量しかないため、仮にミラー電流I2が過電流であった場合、この過電流状態で他方のMOS−FET55bが大きなミラー電流I2を流そうとすると、他方のMOS−FET55bのドレイン電圧(P点の電圧)は+B電圧から降下することになる。
【0075】
このため、他方のMOS−FET55bのドレイン電圧を観測していれば、分流電流I1の過電流状態を検出することができ、ひいては第1のスイッチング素子12及び負荷11に流れる過電流Idを検出することが可能である。
【0076】
このP点の電圧を用いて、第1のスイッチング素子12に流れる駆動電流Idが負荷11の短絡に相当するほどの過電流であるか否かを判断することにより、第1のスイッチング素子12の負荷11の短絡による過電流Idを防止することができる。具体的には、MOS−FET55bのドレイン(P点)の電圧を、保護用論理回路21や電流制限部25に入力し、保護用論理回路21からチャージポンプ23をオフ状態に切り換えたり、電流制限部25で第1のスイッチング素子12のゲート−ソース間を短絡させたりすることで、第1のスイッチング素子12をオフ状態に切り換える。
【0077】
ここで、保護用論理回路21及び電流制限部25が第1のスイッチング素子12をオフ状態に切り換えた後の復帰については、例えば保護用論理回路21及び電流制限部25の各内部または外部(図示省略)のタイマーにより一定時間後に自動復帰させても良いし、あるいは、操作スイッチ13を一旦オフ状態にして再度オン操作される時点までラッチ(即ち、主機能部40の全体が再起動されるまでオフ状態が保持される)してもよい。
【0078】
さらに、この実施の形態では、負荷11の短絡を、その負荷11に接続される第1のスイッチング素子12のソース電圧Vsを比較器39で直接検出し、その検出結果に基づいて、過電流検知回路29において過電流であるか否かの電流しきい値Ith1,Ith2を多段階(2段階)に変更する。
【0079】
具体的に、図2は、図1の回路構造における第1のスイッチング素子12のドレイン−ソース間電圧Vdsと駆動電流Idとの関係、及び過電流検知回路29における電流しきい値Ith1,Ith2について示す図である。図2において、横軸は第1のスイッチング素子12のドレイン−ソース間電圧Vdsを示しており、縦軸はそのドレイン−ソース間電圧Vdsに対する第1のスイッチング素子12に流れる駆動電流Idを示している。即ち、図2中の破線G1(負荷理想線)は、第1のスイッチング素子12及び負荷11の耐久性等を考慮した場合の当該第1のスイッチング素子12のドレイン−ソース電圧Vdsと駆動電流Idとの理想的な関係を示しており、また線G2(オン抵抗線)は、第1のスイッチング素子12のオン抵抗特性を示す線である。ここでは、基本的に、駆動電流Idが図2中のオン抵抗線G2を上回ることはないものとして説明する。
【0080】
ここで、第1のスイッチング素子12がオンした際のドレイン−ソース間電圧Vds及び駆動電流Idの安定点は、負荷理想線G1とオン抵抗線G2との交点Aとなる。即ち、第1のスイッチング素子12及び負荷11の耐久性等を考慮した場合、第1のスイッチング素子12のドレイン−ソース間電圧Vds及び駆動電流Idの値は、第1のスイッチング素子12のオン状態が維持されるのに伴って、点B(Vds=Vcc(例えば、12V),Id=0)から、負荷理想線G1に沿って矢印Qに示す方向に変化し、安定点Aに到達した時点で安定することが理想である。
【0081】
そして、上述のように、過電流検知回路29は、図2中に示された2つの電流しきい値Ith1,Ith2を、第1のスイッチング素子12のソース電圧Vsに応じて切り換えて適用する。このうちの第1の電流しきい値Ith1は、負荷11の短絡が行われていない状態での電流しきい値であり、また第2の電流しきい値Ith2は、負荷11の短絡時に対応する電流しきい値である。上述の通り、第1の電流しきい値Ith1は、通常の安定動作時における負荷11の駆動電流Idの状態(図2中のA点)よりも高く設定されており、逆に、第2の電流しきい値Ith2は、通常の安定動作時における負荷11の駆動電流Idの状態(図2中のA点)よりも低く設定されている。
【0082】
このようにすることで、第1のスイッチング素子12のソース電圧Vsと基準電圧Vrefとを比較器39において比較した結果に基づいて、負荷11の短絡時には、過電流検知回路29が第2の電流しきい値Ith2を適用して、負荷11に流される電流Idを、第1のスイッチング素子12のチョッピング制御により制限する。これにより、第1のスイッチング素子12及び負荷11に対する過電流を防止することができ、第1のスイッチング素子12等の素子破壊を防止することができる。
【0083】
以上のように、この実施の形態では、第1のスイッチング素子12のドレイン−ソース間の電圧降下Vdsによる電流制限部25での電流制限の他に、分流回路45、カレントミラー回路43及び定電流源44によって検出されたP点の電圧に基づいて第1のスイッチング素子12及び負荷11に流れる過電流Idが負荷11の短絡に相当する所定の過電流の値以上である旨を検出し、これに基づいて第1のスイッチング素子12をオフ状態に切り換えるので、負荷11の短絡に起因する第1のスイッチング素子12等の素子破壊を確実に防止できる。
【0084】
また、負荷11の短絡により第1のスイッチング素子12のソース電圧Vsが極端に低下した場合に、比較器39からの信号に基づいて過電流検知回路29が第2の電流しきい値Ith2を適用して厳格に過電流を防止するので、負荷11の短絡に起因する第1のスイッチング素子12等の素子破壊を確実に防止できる。
【0085】
尚、上記実施の形態では、保護用論理回路21からチャージポンプ23をオフ状態に切り換えることで第1のスイッチング素子12を停止させたり、電流制限部25で第1のスイッチング素子12のゲート−ソース間を短絡させたりすることで、第1のスイッチング素子12をオフ状態に切り換えるようにしていたが、例えば第1のスイッチング素子12のゲートをグランドに短絡させることで、この第1のスイッチング素子12をオフ状態に切り換えてもよい。かかる接地切り換え機能は、この場合、保護用論理回路21や電流制限部25以外に、別素子としての接地用トランジスタを追加して設け、この接地用トランジスタにより第1のスイッチング素子12のゲートをグランドに短絡させるようにすればよい。
【0086】
また、上記実施の形態では、第1のスイッチング素子12のソース電圧Vsを比較器39によって基準電圧Vrefと比較し、その比較結果により過電流検知回路29が負荷11の短絡を判断するようにしていたが、過電流検知回路29の構成において大電流を入力できる構成であれば、第1のスイッチング素子12のソース電圧Vsを直接に過電流検知回路29に入力し、その過電流検知回路29の内部で基準電圧Vrefに対する比較を行うようにしてもよい。この場合は、過電流検知回路29自体が負荷短絡過電流検知手段として機能する。
【0087】
さらに、上記実施の形態では、過電流検知回路29が2段階で電流しきい値Ith1,Ith2を切り換えていたが、3段階以上の多段階に電流しきい値を切り換えても差し支えない。
【0088】
【発明の効果】
請求項1及び請求項3に記載の発明によれば、駆動スイッチとしての電界効果型トランジスタのオンオフ動作により所定の負荷に対する駆動電流のオンオフ切替えを行うにあたって、電界効果型トランジスタの両端の電圧が所定のしきい値を越える場合に、当該電界効果型トランジスタに流れる電流が一般的な過電流とならないように制限するほか、駆動スイッチに流れる駆動電流を分流して過電流を検出し、この過電流が、負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、電界効果型トランジスタをオフ状態に切り換えるので、負荷の短絡に起因する駆動スイッチ等の素子破壊を確実に防止することができる。
【0089】
請求項2に記載の発明によれば、分流回路で分流された分流電流がカレントミラー回路の一方側に与えられると、この分流電流に対して予め設定されたミラー比分のミラー電流が他方側に流れる。この他方側の経路においては、定電流源が一定電流容量しか持たないことから、仮にミラー電流が過電流であった場合、この過電流状態で定電流源が大きなミラー電流を流そうとすると、その経路中の検出点が降下せざるを得ないため、この検出点の電圧に基づいて分流電流の過電流状態を検出することができ、ひいては駆動スイッチ及び負荷に流れる負荷の短絡に相当するような大きな過電流を容易に検出することが可能である。
【0090】
請求項4に記載の発明によれば、電界効果型トランジスタが、オフ状態となった後に、タイマーにより一定時間後に自動復帰されるまでオフ状態が保持され、あるいは、請求項5に記載の発明によれば、電界効果型トランジスタが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されるようになっているので、負荷短絡時に駆動スイッチがオフになってその負荷が停止しても、その負荷の動作を容易に復帰させることが可能である。
【図面の簡単な説明】
【図1】この発明の一の実施の形態に係る過電流保護回路を示すブロック図である。
【図2】第1のスイッチング素子のドレイン−ソース間電圧と駆動電流との関係、及び過電流検知回路における電流しきい値の切り換えについて示す図である。
【図3】従来技術1に係る過電流保護回路を示すブロック図である。
【図4】従来技術3に係る過電流保護回路を示すブロック図である。
【図5】従来技術3に係る過電流保護回路のIPDを示すブロック図である。
【符号の説明】
11 負荷
12 スイッチング素子
21 保護用論理回路
23 チャージポンプ
25 電流制限部
27 ダイナミッククランプ回路
29 過電流検知回路
31 過温度検出回路
33 論理和回路
39 比較器
40 主機能部
41 分流検出部
43 カレントミラー回路
44 定電流源
45 分流回路
47 定電流経路
I1 分流電流
I2 ミラー電流
Id 駆動電流
Vs ソース電圧
Vds ドレイン−ソース間電圧[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an overcurrent protection circuit connected to a load to prevent overcurrent.
[0002]
[Prior art]
2. Description of the Related Art Various types of on-vehicle loads such as an engine system, an electric vehicle body system, and an information system are mounted on an automobile. In particular, with the development of electronic technology in recent years, various electronic units as on-vehicle loads have been mounted.
[0003]
Conventionally, as shown in FIG. 3, various overcurrent protections have been performed by installing a fuse 4 in a
[0004]
However, when the fuse 4 as described above is used for overcurrent protection, if the fuse 4 is blown frequently, the work of replacing it is also frequent. In general, a fuse box in which a plurality of fuses 4 are unitized as a unit is used. However, the volume of the fuse box is large, and the mounting space for other in-vehicle electrical components is reduced. Further, in consideration of the work of replacing the fuse 4, the mounting position of the fuse box is limited.
[0005]
In view of these, installation of an overcurrent protection circuit using a semiconductor relay instead of a fuse box has been performed.
[0006]
Specifically, there are the following two methods.
[0007]
One is a technique in which an overcurrent is detected by a shunt resistor, a sense, or a MOS-FET, and the microcomputer or an external circuit determines the overcurrent (prior art 2). In this case, the inrush current is handled by changing the reference voltage of the external circuit or by a software program of the microcomputer.
[0008]
Alternatively, as shown in FIG. 4, there is a device using a self-protection type IPD (intelligent power device) 6 having a current detection function and a judgment function (prior art 3).
[0009]
The IPD 6 of the
[0010]
As shown in FIG. 5, the IPD 6 basically has a configuration in which the switching of the driving of the load 11 is performed by a first switching element (drive switch) 12 composed of a power MOS-FET.
[0011]
Specifically, when the operator performs an on / off switching operation with the
[0012]
In this case, the
[0013]
At this time, the current limiting
[0014]
The IPD 6 includes an
[0015]
However, when a surge current is generated in the load 11 and the current supply to the load 11 is cut off, the dynamic clamp circuit 27 suppresses the voltage from excessively lowering due to the negative surge. Only during this period, the
[0016]
Then, when the
[0017]
Further, according to the
[0018]
According to these
[0019]
Prior art documents on fields related to the present invention are shown below for reference.
[0020]
[Patent Document 1]
JP-A-2000-313433
[0021]
[Problems to be solved by the invention]
In the method of the above-described
[0022]
In this respect, the method of the above-mentioned
[0023]
However, in the load short-circuit chopping method of the
[0024]
Specifically, in the load short-circuit chopping of the
[0025]
SUMMARY OF THE INVENTION It is an object of the present invention to provide an overcurrent protection circuit capable of reliably preventing an element from being destroyed due to an overcurrent caused by a load short circuit.
[0026]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to
[0027]
The invention according to
[0028]
A third aspect of the present invention is the overcurrent protection circuit according to the first or second aspect, wherein the main function unit determines that a voltage across the power MOS-FET is lower than the predetermined threshold value. A current limiting unit that limits a current flowing through the power MOS-FET when the current exceeds the power MOS-FET; and a protection logic circuit that limits the current flowing through the power MOS-FET by interrupting or chopping the drive switch. When the shunt detection unit detects the overcurrent, the protection logic circuit or the current limiting unit has a function of turning off the power MOS-FET based on the detection result. .
[0029]
According to a fourth aspect of the present invention, in the overcurrent protection circuit according to any one of the first to third aspects, after the power MOS-FET is turned off, based on time measurement by a timer. Automatic return means for automatically returning the power MOS-FET after a predetermined time, and after the power MOS-FET is turned off, the off state is maintained until the power MOS-FET is automatically returned after a predetermined time by the timer. It is.
[0030]
According to a fifth aspect of the present invention, in the overcurrent protection circuit according to any one of the first to third aspects, after the power MOS-FET is turned off, the entirety of the main functional unit is turned off. The off state is maintained until restarted.
[0031]
BEST MODE FOR CARRYING OUT THE INVENTION
<Structure>
FIG. 1 is a block diagram showing an overcurrent protection circuit according to one embodiment of the present invention. In this embodiment, the same reference numerals are given to the elements having the same functions as those in the
[0032]
As shown in FIG. 1, the overcurrent protection circuit shunts the current on the drain side of the first switching element (drive switch) 12 to a
[0033]
More specifically, this overcurrent protection circuit is provided in parallel with the
[0034]
The
[0035]
The first switching element (drive switch) 12 switches on and off the driving of the load 11 using a power MOS-FET (field effect transistor).
[0036]
The input interface circuit 15 detects an on / off state of an
[0037]
The
[0038]
The
[0039]
The
[0040]
Here, the return after the
[0041]
The
[0042]
When the voltage drop Vds between the drain and the source of the
[0043]
Then, based on a notification signal given from the shunt detecting unit 41 described later, the current limiting
[0044]
Here, the return after the current limiting
[0045]
The dynamic clamp circuit 27 turns on the
[0046]
The
[0047]
Then, the
[0048]
The
[0049]
The over-temperature detecting
[0050]
The OR
[0051]
As the
[0052]
The
[0053]
The sense MOS-
[0054]
The
[0055]
As described above, the current adjusting MOS-
[0056]
The
[0057]
The constant
[0058]
Then, the voltage of the drain (point P) of the MOS-
[0059]
As described above, the
[0060]
<Operation>
Next, the operation of the overcurrent protection circuit will be described.
[0061]
First, when the operator performs an on / off switching operation with the
[0062]
In this case, the
[0063]
At this time, the
[0064]
Then, the
[0065]
At the same time, the
[0066]
When the
[0067]
However, when a surge current is generated in the load 11 and the current supply to the load 11 is chopped, the dynamic clamp circuit 27 suppresses the voltage from excessively lowering due to the negative surge. Only during this period, the
[0068]
Then, when the
[0069]
By the way, in the above-described operation, when the
[0070]
Therefore, in this embodiment, when it is considered that the overcurrent Id corresponding to the case where the load 11 is short-circuited is flowing to the
[0071]
Specifically, a shunt current I1 corresponding to a predetermined shunt ratio flows through the sense MOS-
[0072]
This shunt current I1 is given to one MOS-
[0073]
At this time, a mirror current I2 corresponding to a preset mirror ratio with respect to the shunt current I1 flows through the other MOS-
[0074]
By the way, since the constant
[0075]
For this reason, if the drain voltage of the other MOS-
[0076]
Using the voltage at the point P, it is determined whether or not the drive current Id flowing through the
[0077]
Here, the return after the
[0078]
Further, in this embodiment, the short circuit of the load 11 is directly detected by the
[0079]
Specifically, FIG. 2 shows the relationship between the drain-source voltage Vds of the
[0080]
Here, the stable point of the drain-source voltage Vds and the drive current Id when the
[0081]
Then, as described above, the
[0082]
In this way, based on the result of comparison between the source voltage Vs of the
[0083]
As described above, in the present embodiment, in addition to the current limiting in the current limiting
[0084]
When the source voltage Vs of the
[0085]
In the above embodiment, the
[0086]
In the above embodiment, the source voltage Vs of the
[0087]
Further, in the above embodiment, the
[0088]
【The invention's effect】
According to the first and third aspects of the present invention, when the on / off operation of the field effect transistor as the drive switch is used to switch on / off the drive current for a predetermined load, the voltage across the field effect transistor becomes a predetermined value. When the threshold value is exceeded, the current flowing through the field-effect transistor is limited so as not to be a general overcurrent, and the overcurrent is detected by shunting the drive current flowing through the drive switch. However, when it is determined that the value is equal to or greater than a predetermined overcurrent value corresponding to a load short circuit, the field effect transistor is switched to the off state, so that the destruction of elements such as a drive switch due to the load short circuit is reliably prevented. can do.
[0089]
According to the second aspect of the present invention, when the shunt current divided by the shunt circuit is applied to one side of the current mirror circuit, a mirror current corresponding to a mirror ratio set in advance to the shunt current is applied to the other side. Flows. On the other side of the path, since the constant current source has only a constant current capacity, if the mirror current is an overcurrent, if the constant current source tries to flow a large mirror current in this overcurrent state, Since the detection point in the path has to drop, the overcurrent state of the shunt current can be detected based on the voltage at this detection point, so that it corresponds to a short circuit of the load flowing through the drive switch and the load. A very large overcurrent can be easily detected.
[0090]
According to the invention as set forth in claim 4, after the field-effect transistor is turned off, the off-state is maintained until the field-effect transistor is automatically reset after a predetermined time by a timer. According to this, after the field-effect transistor is turned off, the off state is maintained until the entire main function unit is restarted, so that the drive switch is turned off when the load is short-circuited. Even if the load stops, the operation of the load can be easily restored.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overcurrent protection circuit according to one embodiment of the present invention.
FIG. 2 is a diagram illustrating a relationship between a drain-source voltage of a first switching element and a driving current, and switching of a current threshold in an overcurrent detection circuit.
FIG. 3 is a block diagram showing an overcurrent protection circuit according to the
FIG. 4 is a block diagram showing an overcurrent protection circuit according to the
FIG. 5 is a block diagram showing an IPD of the overcurrent protection circuit according to the
[Explanation of symbols]
11 Load
12 Switching element
21 Protective logic circuit
23 charge pump
25 Current limiter
27 Dynamic Clamp Circuit
29 Overcurrent detection circuit
31 Over temperature detection circuit
33 OR circuit
39 comparator
40 Main Function Unit
41 Shunt detector
43 Current mirror circuit
44 constant current source
45 shunt circuit
47 Constant current path
I1 Shunt current
I2 mirror current
Id drive current
Vs source voltage
Vds Drain-source voltage
Claims (5)
電源側から前記駆動スイッチに与えられる電流を分流して過電流を検出するための分流検出部と
を備え、
前記主機能部が、前記分流検出部で検出された過電流に基づいて、当該過電流が前記負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、前記パワーMOS−FETをオフ状態に切り換える機能を有せしめられた過電流保護回路。A main function unit that switches a drive current for a predetermined load between on and off by an on / off operation of a power MOS-FET as a drive switch, drives the power MOS-FET, and protects an overcurrent;
A shunt detection unit for shunting a current supplied from the power supply to the drive switch to detect an overcurrent,
When the main function unit determines that the overcurrent is equal to or greater than a predetermined overcurrent value corresponding to the short circuit of the load, based on the overcurrent detected by the shunt detection unit, the power MOS- An overcurrent protection circuit that has the function of switching the FET off.
前記分流検出部が、
電源側から前記駆動スイッチに与えられる電流を所定の分流比で分流する分流回路と、
一方の経路に、前記分流回路で分流された分流電流が流れるとともに、他方の経路において、前記分流電流に対する所定のミラー比のミラー電流を得るカレントミラー回路と、
前記ミラー電流が流れる経路に設置される定電流源と
を備え、
前記分流回路が、
前記駆動スイッチに対してゲート及びドレインがそれぞれ共通に接続されたセンスMOS−FETと、
前記センスMOS−FETのソース電圧及び前記駆動スイッチのソース電圧が入力される差動アンプと
を備え、
前記分流検出部における前記過電流の検出点が、定電流源とカレントミラー回路との接続中間点に設定されたことを特徴とする過電流保護回路。The overcurrent protection circuit according to claim 1,
The shunt detection unit,
A shunt circuit that shunts a current supplied from the power supply to the drive switch at a predetermined shunt ratio;
A current mirror circuit for obtaining a mirror current having a predetermined mirror ratio with respect to the shunt current in the other path while the shunt current shunted by the shunt circuit flows in one path;
A constant current source installed in a path through which the mirror current flows,
The shunt circuit,
A sense MOS-FET having a gate and a drain commonly connected to the drive switch,
A differential amplifier to which a source voltage of the sense MOS-FET and a source voltage of the drive switch are input,
An overcurrent protection circuit, wherein a detection point of the overcurrent in the shunt detection unit is set at a connection intermediate point between a constant current source and a current mirror circuit.
前記主機能部が、
前記パワーMOS−FETの両端の電圧が前記所定のしきい値を越える場合に、当該パワーMOS−FETに流れる電流を制限する電流制限部と、
前記駆動スイッチを遮断またはチョッピングすることで前記パワーMOS−FETに流れる電流を制限する保護用論理回路と
を備え、
前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部によって、前記パワーMOS−FETをオフ状態に切り換える機能を有せしめられた過電流保護回路。The overcurrent protection circuit according to claim 1 or 2,
The main function unit,
A current limiting unit that limits a current flowing through the power MOS-FET when a voltage across the power MOS-FET exceeds the predetermined threshold value;
A protection logic circuit for limiting a current flowing through the power MOS-FET by interrupting or chopping the drive switch;
When the shunt detection unit detects the overcurrent, based on the detection result, the overcurrent provided with a function of switching the power MOS-FET to an off state by the protection logic circuit or the current limiting unit. Protection circuit.
前記パワーMOS−FETがオフ状態となった後に、タイマーでの計時に基づいて一定時間後に前記パワーMOS−FETを自動復帰するための自動復帰手段を備え、
前記パワーMOS−FETオフ状態となった後に、前記タイマーにより一定時間後に自動復帰されるまでオフ状態が保持されることを特徴とする過電流保護回路。The overcurrent protection circuit according to any one of claims 1 to 3,
After the power MOS-FET is turned off, an automatic return means for automatically returning the power MOS-FET after a predetermined time based on time counting by a timer,
An overcurrent protection circuit, wherein after the power MOS-FET is turned off, the off state is maintained until the power MOS-FET is automatically reset after a predetermined time by the timer.
前記パワーMOS−FETが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されることを特徴とする過電流保護回路。The overcurrent protection circuit according to any one of claims 1 to 3,
An overcurrent protection circuit, wherein after the power MOS-FET is turned off, the off state is maintained until the entire main function unit is restarted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003037222A JP2004248452A (en) | 2003-02-14 | 2003-02-14 | Overcurrent protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003037222A JP2004248452A (en) | 2003-02-14 | 2003-02-14 | Overcurrent protection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004248452A true JP2004248452A (en) | 2004-09-02 |
Family
ID=33022102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003037222A Pending JP2004248452A (en) | 2003-02-14 | 2003-02-14 | Overcurrent protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004248452A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102214908A (en) * | 2011-05-09 | 2011-10-12 | 中国振华集团群英无线电器材厂 | Overcurrent protection relay of three-phase source |
US8078331B2 (en) | 2007-09-26 | 2011-12-13 | Denso Corporation | Power supply control system and method of controlling power supply |
JP2015171224A (en) * | 2014-03-06 | 2015-09-28 | 株式会社オートネットワーク技術研究所 | power supply device |
WO2019197922A1 (en) * | 2018-04-12 | 2019-10-17 | Silanna Asia Pte Ltd | Programmable overcurrent protection for a switch |
CN110460013A (en) * | 2019-09-17 | 2019-11-15 | 河南理工大学 | A kind of intrinsic safety electric source overcurrent and short-circuit protection circuit |
WO2021125269A1 (en) * | 2019-12-20 | 2021-06-24 | ローム株式会社 | Overcurrent protection circuit |
-
2003
- 2003-02-14 JP JP2003037222A patent/JP2004248452A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8078331B2 (en) | 2007-09-26 | 2011-12-13 | Denso Corporation | Power supply control system and method of controlling power supply |
CN102214908A (en) * | 2011-05-09 | 2011-10-12 | 中国振华集团群英无线电器材厂 | Overcurrent protection relay of three-phase source |
JP2015171224A (en) * | 2014-03-06 | 2015-09-28 | 株式会社オートネットワーク技術研究所 | power supply device |
WO2019197922A1 (en) * | 2018-04-12 | 2019-10-17 | Silanna Asia Pte Ltd | Programmable overcurrent protection for a switch |
US10938199B2 (en) | 2018-04-12 | 2021-03-02 | Silanna Asia Pte Ltd | Programmable overcurrent protection for a switch |
US11374392B2 (en) | 2018-04-12 | 2022-06-28 | Silanna Asia Pte Ltd | Programmable overcurrent protection for a switch |
US11664648B2 (en) | 2018-04-12 | 2023-05-30 | Silanna Asia Pte Ltd | Programmable overcurrent protection for a switch |
CN110460013A (en) * | 2019-09-17 | 2019-11-15 | 河南理工大学 | A kind of intrinsic safety electric source overcurrent and short-circuit protection circuit |
WO2021125269A1 (en) * | 2019-12-20 | 2021-06-24 | ローム株式会社 | Overcurrent protection circuit |
JPWO2021125269A1 (en) * | 2019-12-20 | 2021-06-24 | ||
JP7385678B2 (en) | 2019-12-20 | 2023-11-22 | ローム株式会社 | Overcurrent protection circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4473927B2 (en) | Short circuit protection device | |
US7224150B2 (en) | Redundancy circuit for series-connected diodes | |
US7933103B2 (en) | Overcurrent detection device | |
US7885048B2 (en) | Semiconductor device and an electronic apparatus incorporating the semiconductor device | |
JP2000299922A (en) | Device and method for power supply control | |
JP4398312B2 (en) | Semiconductor switch control device | |
JP2010158109A (en) | Load circuit protection device | |
JP2007159159A (en) | Protection device of semiconductor device | |
JPH10150354A (en) | Switch device having power fet and short-circuit recognition part | |
JP2004248454A (en) | Overcurrent limiting circuit | |
WO2008023221A1 (en) | Protection circuit apparatus | |
US7768759B2 (en) | Control circuit of semiconductor device having over-heat protecting function | |
JP3964833B2 (en) | Intelligent power device and load short circuit protection method thereof | |
JP2004248093A (en) | Load drive circuit | |
JP3585105B2 (en) | Control circuit for semiconductor device with overheat protection function | |
JP2010104079A (en) | Load driver | |
JP2004248452A (en) | Overcurrent protection circuit | |
JP2004236405A (en) | Overcurrent protective circuit | |
JP2000308253A (en) | Controller and method for power supply | |
JP2000312142A (en) | Intelligent power switch | |
JPH05267580A (en) | Semiconductor device | |
JP2004248415A (en) | Switching circuit | |
JP2005312099A (en) | Intelligent power device and its load short circuit protection method | |
JP3679524B2 (en) | Transistor overcurrent protection circuit | |
KR100453849B1 (en) | Apparatus for protection of SMPS |