【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタからなる画素スイッチング素子（以下、画素ＴＦＴ）を画素電極毎に配置したアクティブマトリクス型の液晶表示装置に関し、とくに、アレイ基板側における遮光対策に関する。
【０００２】
【従来の技術】
近年、平面表示装置の分野では、高コントラストでクロストークが小さく、また透過型表示や大面積化が可能などの理由から、アクティブマトリクス型の液晶表示装置が主流になりつつある。
【０００３】
この種の液晶表示装置では、画素間からのバックライト光の光漏れを防ぐために、隣接する画素電極間に遮光帯（ブラックマトリクス：以下、ＢＭという）を設けている。また、光漏れを防ぐための他の方式として、アレイ基板の開口部分と配線上に有機絶縁膜を形成し、その上層に端部がマトリクス状に配置された配線と平面的に重なるように画素電極を形成した、配線ＢＭと呼ばれる方式も提案されている。
【０００４】
【特許文献１】
特開平９−１５２５９３号公報
【０００５】
【発明が解決しようとする課題】
図１０（ａ）は、信号線を遮光に用いた配線ＢＭの一例を示す概略平面図、図１０（ｂ）は、対向基板側に形成したＢＭで遮光した場合の一例を示す概略平面図である。
【０００６】
ここで、液晶表示装置の断面構造を図１０（ａ）のＡ−Ｂ−Ｃ断面に相当する図１１を用いて説明する。
【０００７】
液晶表示装置は、大別すると、アレイ基板１００と対向基板２００とからなり、両基板間に液晶層３００を保持している。これら２枚の基板間の距離は図示しないスペーサにより規定され、さらに両基板の外周を囲むように形成された図示しないシール部材により封止されている。
【０００８】
アレイ基板１００は、ガラス基板１０５上に走査線１０２、この走査線１０２と平面的に並行して配置された補助容量配線１３０、及び絶縁膜１６０を介してこれらの配線と平面的に直交するように配置された信号線１０１を備えている。また、信号線１０１と走査線１０２の交差部分には画素ＴＦＴ１１０が形成されている。この画素ＴＦＴ１１０を覆うように保護膜１７０が形成され、さらに信号線１０１と補助容量配線１３０とで囲まれる領域内には、カラーフィルタ１８０と画素電極１２０（図中、太線で示す領域）とが形成されている。画素ＴＦＴ１１０は、半導体層１１１、走査線１０２と接続されたゲート電極１１２、信号線１０１と接続されたドレイン電極１１３、及び画素電極１２０と接続されたソース電極１１４とから構成されている。
【０００９】
なお図１１において、符号１４０は画素ＴＦＴ１１０のドレイン電極１１３と画素電極１２０とを接続する引き出し配線、符号１５０はゲート絶縁膜、符号１６０は絶縁膜、符号１９０は画素電極１２０の表面に形成された配向膜である。対向基板２００は、ガラス基板２２０上に対向電極２１０、配向膜２３０が順に形成されている。また、上記２枚のガラス基板の外側には偏光板１９５が貼り付けられている。
【００１０】
図１０（ａ）、（ｂ）に示す液晶表示装置では、信号線１０１、補助容量配線１３０、走査線１０２、画素電極１２０はすべて同じ構造である。次に構造上の相違点と、その課題について説明する。
【００１１】
図１２は、図１０（ａ）のＤ−Ｅ断面に相当する概略断面図である。なお図１２では、説明に必要な部分のみを図示している。
【００１２】
本例では、隣接する画素電極１２０の端部と平面的に重なるように信号線１０１が配置されており、この信号線１０１が画素間の光漏れを防ぐ配線ＢＭとして機能している。ここでは信号線１０１の幅が画素の開口率を平面的に規定している。図１２においてｌｐｉｘは画素電極１２０の幅長さと、本来の位置を示している。δ１は合わせ精度を表し、信号線１０１に対して画素電極１２０の位置の合わせずれが最大に生じた場合の範囲を示している。
【００１３】
信号線１０１の幅ｌｓｉｇは、アレイ基板１００に対して斜めから入射するバックライト光Ｌ１、Ｌ２の光漏れを防ぐため、ａ０の長さにａ１、ａ２を足した長さが必要となる。この場合、信号線１０１の幅ｌｓｉｇを決定するａ１、ａ２の長さは、合わせ精度（δ１×２）＋配向不良領域（ｄ）＋光漏れ対策分（ａ１−δ１）＋（ａ２−δ１−ｄ）を確保する必要がある。
【００１４】
ここで、配向不良域ｄとは、ＴＮ型液晶に電圧を印加したときに、画素電極１２０の端部に生じる斜め電界により配向膜１９０のラビング方向と逆方向に液晶分子が立とうとするために、例えばノーマリーホワイト型のパネルで黒を表示しても光が透過してしまう領域を示す。また上記ａ１は隣画素電極と信号線との横方向の距離、ａ２は自画素電極と信号線の横方向の距離をそれぞれ示している。ただし、自画素電極とは、ある信号線に対して、その信号線から電力（ビデオ信号）を供給される画素電極を指し、隣画素電極とは、その逆に位置する画素電極を指している。図１２では、右側に位置する画素電極１２０が自画素電極となり、左側に位置する画素電極１２０が隣画素電極となる。
【００１５】
このように、信号線１０１にのみ遮光機能をもたせた場合は、信号線１０１の幅を上記式を満たす長さにする必要がある。したがって、視角特性を上げるために上記光漏れ対策分を多く取るほど信号線１０１と画素電極１２０間に生じる静電容量が増加して信号線の電位変動による画質劣化を生じたり、開口率が悪くなるという問題を生じる。
【００１６】
図１３は、図１０（ｂ）のＦ−Ｇ断面に相当する概略断面図である。図１３においても、説明に必要な部分のみを図示している。
【００１７】
本例では、隣接する画素電極１２０の端部と平面的に重なるように、対向基板２００側にＢＭ２５０が形成されており、このＢＭ２５０により画素間の光漏れを防いでいる。また信号線１０１の幅が画素の開口率を平面的に規定している。図１３においてｌｂｍはＢＭ２５０の幅長さと、本来の位置を示している。δ２は合わせ精度を表し、信号線１０１に対して対向基板２００の位置の合わせずれが最大に生じた場合の範囲を示している。
【００１８】
ＢＭ２５０の幅長さｌｂｍは、アレイ基板１００に対して斜めから入射するバックライト光Ｌ１、Ｌ２の光漏れを防ぐため、ｌ０の長さにｌ１ 、ｌ２を足した長さが必要となる。この場合、ＢＭ２５０の幅長さをｌｂｍを決定するｌ１ 、ｌ２ の長さは、アレイ基板１００側に形成された画素電極１２０の幅長さに応じて設定される。すなわち、ｌ１はδ１＋δ２＋δ３の長さが必要であり、ｌ２はδ１＋ｄ＋δ２＋δ３の長さがそれぞれ必要となる。したがって、ＢＭ２５０の幅長さｌｂｍは、ｌ０に上記ｌ１ 、ｌ２の長さを加えた寸法となる。なお、δ３は斜めから入射したバックライト光Ｌ２が画素電極１２０からＢＭ２５０に到達するまでに図中の横方向に進む距離を示している。
【００１９】
このように、対向基板側に形成したＢＭ２５０で遮光した場合は、図１２に示す配線ＢＭのように信号線１０１と画素電極１２０との間の平面的な重なりが少なくなるために静電容量を減らすことができる。しかし、十分な遮光機能を得るためにはＢＭ２５０の幅長さを大きくする必要があるため、配線ＢＭに比べて開口率が悪くなるという問題を生じる。
【００２０】
本発明の目的は、開口率の低下や、信号線−画素電極間の静電容量を増加させることなしに、画素電極間の光漏れを防止することができる液晶表示装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、マトリクス状に配置された複数の走査線及び複数の信号線、このマトリクスの各格子毎に配置された複数の画素スイッチング素子、前記各画素スイッチング素子に対応して前記各格子毎に配置された複数の画素電極を有するアレイ基板と、前記各画素電極と相対する共通の対向電極、平面的に前記各信号線と並行し且つ隣接する２つの前記画素電極間に配置されたストライプ状の複数の遮光帯を有する対向基板と、前記両基板間に保持された液晶層とを備え、バックライト光を透過して画像を表示する液晶表示装置であって、隣接する２つの前記画素電極のうちの一方の画素電極の端縁は当該画素電極へ電力を供給する信号線の側縁と平面的に重畳し、他方の画素電極の端縁は前記遮光帯の側縁と平面的に重畳することを特徴とする。
【００２２】
請求項２の発明は、請求項１において、前記遮光帯の両側縁は平面的に前記信号線の両側縁よりも外側に位置することを特徴とする。
【００２３】
請求項３の発明は、請求項１において、前記遮光帯の一方の側縁は平面的に前記信号線と重畳し、且つ前記信号線の一方の側縁は当該信号線の一方の側縁から斜めに入射する光を遮る位置まで延ばされていることを特徴とする。
【００２４】
請求項４の発明は、請求項２又は３において、前記一方の画素電極の端縁と当該画素電極へ電力を供給する信号線の側縁とが平面的に重畳し、前記他方の画素電極の端縁と前記遮光帯の側縁とが平面的に重畳する配置が、１画素内において、前記一方の画素電極の端縁と前記遮光帯の側縁とが平面的に重畳し、前記他方の画素電極の端縁と当該画素電極へ電力を供給しない信号線の側縁とが平面的に重畳する配置に、少なくとも１回入れ替わることを特徴とする。
【００２５】
請求項５の発明は、請求項１において、前記信号線の両側縁は、当該信号線を挟んで隣接する２つの前記画素電極のそれぞれの端縁と平面的に重畳し、且つ前記信号線の両側縁の外側まで両側縁が延ばされた前記遮光帯が前記信号線と平面的に重畳する位置に配置されることを特徴とする。
【００２６】
上記構成において、信号線の側縁とは、アレイ基板上に一定間隔で配置された信号線の長手方向に沿った辺の縁部分を指している。遮光帯の側縁とは、アレイ基板上にストライプ状に配置された遮光帯の長手方向に沿った辺の縁部分を指している。画素電極の端縁とは、矩形状に形成された画素電極のうち、前記信号線と並行する辺の縁部分を指している。
【００２７】
【発明の実施の形態】
以下、本発明に係わる液晶表示装置の実施の形態について図面を参照しながら説明する。なお、実施の形態を示す各図においては、図１０〜図１３と同等部分に同一符号を付している。
【００２８】
［実施の形態１］
図５は実施の形態１に係わる液晶表示装置の全体構成を示す説明図であり、（ａ）は上下基板の構成を示す説明図、（ｂ）はアレイ基板の構成を示す説明図である。
【００２９】
アレイ基板１００上には、表示領域となる画素エリア１９６と、外部からビデオ信号や制御信号などを入力するためのＯＬＢパッド１９７と、信号線１０１にビデオ信号を供給するＸドライバ１９８と、走査線１０２にゲート信号を供給するＹドライバ１９９とが形成されている。
【００３０】
画素エリア１９６には、複数の信号線１０１と複数の走査線１０２（いずれも一つを図示）がマトリクス状に配置されると共に、走査線１０２と並行に補助容量配線１３０が配置されている。また、前記マトリクスの各格子毎に画素ＴＦＴ１１０と、この画素ＴＦＴ１１０と対応する画素電極１２０が配置されている（図中、破線で示す領域が画素となる）。
【００３１】
画素ＴＦＴ１１０のゲートは行毎に走査線１０２に接続され、ソースは列毎に信号線１０１に接続され、さらにドレインは画素電極１２０、補助容量素子１３１に接続されている。補助容量素子１３１は、画素電極１２０と補助容量配線１３０との間に補助容量（Ｃｓ）を形成している。補助容量配線１３０には、図示しない外部回路から所定の補助容量電圧が供給されている。
【００３２】
一方、画素電極１２０と相対する対向電極２１０は対向基板２００側に配置されており、図示しない外部回路から所定の対向電圧が供給されている。また、図示していないが、対向基板２００側には、平面的に各信号線１０１と並行し且つ隣接する画素電極１２０間にストライプ状の複数のＢＭ（２５０）が配置されている。
【００３３】
上記アレイ基板１００と対向基板２００とを対向配置し、その周囲をシール材４００により封止することにより液晶セルが完成し、その内部に液晶層３００を封入することで液晶表示装置を完成することができる。なお、画素ＴＦＴ１１０とＸドライバ１９８、Ｙドライバ１９９の図示しないスイッチング素子は、ともにポリシリコンＴＦＴにより同一プロセスでアレイ基板１００上に形成されている。
【００３４】
次に、各画素の電極構造について説明する。ただし、以下の説明に使用する図面では、実施の形態の説明に必要な部分のみを図示している。
【００３５】
図２は実施の形態１に係わる液晶表示装置の一画素当たりの構成を示す概略平面図、図１は図２のＨ−Ｉ断面に相当する概略断面図である。ここでは、説明の都合上、隣接する２つの画素電極１２０のうち、左側を１２０ａ、右側を１２０ｂと呼ぶ。
【００３６】
本実施の形態では、隣接する２つの画素電極１２０のうちの画素電極１２０ａの端縁１２１ａが、この画素電極１２０ａへ電力を供給する信号線１０１の側縁１０１ａと平面的に重畳し、また画素電極１２０ｂの端縁１２１ｂがＢＭ２５０側縁２５０ｂと平面的に重畳するように構成されている。また、信号線１０１から画素ＴＦＴ１１０への配線の引き出し方向が図１０に示す従来例と逆になっている。すなわち、本実施の形態における信号線１０１は、自信号線の左隣りにある画素ＴＦＴ１１０のドレイン電極１１３と配線が接続され、その画素ＴＦＴ１１０と接続する画素電極１２０ａへ電力が供給されるように構成されている。このように、信号線１０１から画素ＴＦＴ１１０への配線の引き出し方向を逆にすることにより、画素を２Ｈ２Ｖ反転で駆動した場合に、信号線１０１と隣接画素間（ここでは画素電極１２０ｂ）との間の静電容量による画素電位差を低くすることができる。
【００３７】
ここで、同じく対向基板側にＢＭを配置した従来例の図１３と本実施の形態の図１とを比較してみると、ＢＭ２５０のｌ２ の長さはいずれもδ１＋ｄ＋δ２＋δ３の長さが必要となるが、ｌ１ の長さは図１３がδ１＋δ２＋δ３であるのに対し、図１ではδ１＋δ２−δ３となり、δ３の分だけ少なくすることができる。またＢＭ２５０の幅長さも図１３がｌ０ ＋ｌ２ ＋ａ２＋ｌｓｉｇ＋ａ１＋δ１＋δ３＋δ２であるのに対し、図１ではｌ０ ＋ｌ２ ＋ａ１＋ｌｓｉｇ−ａ２＋δ１＋δ２−δ３となり、−ａ２、−δ３の分だけ少なくすることができる。
【００３８】
本実施の形態の電極構成によれば、ＢＭ２５０の幅長さを少なくしても十分な遮光機能を得ることができるため、従来の配線ＢＭに比べて開口率の大きな画素を作ることができる。また、信号線１０１から画素ＴＦＴ１１０への配線の引き出し方向を逆にしたため、信号線−画素電極間の静電容量を増加させることがない。したがって、開口率の低下や、信号線１０１の電位変動による画質劣化を生じることなしに、画素電極間の光漏れを防止することができる。
【００３９】
また、本実施の形態に示す電極構造は、図３に示すように、１画素内において画素電極１２０ａと信号線１０１との配置と、画素電極１２０ｂとＢＭ２５０との配置を入れ替えることもできる。図４は、図３のＨ′−Ｉ′断面に相当する概略断面図である。ここでは、隣接する２つの画素電極１２０のうちの画素電極１２０ａの端縁１２１ａは、ＢＭ２５０側縁２５０ａと平面的に重畳し、また画素電極１２０ｂの端縁１２１ｂは、画素電極１２０ｂへ電力を供給していない信号線１０１の側縁１０１ｂと平面的に重畳するように配置されている。
【００４０】
上記構成によれば、信号線１０１とＢＭ２５０との間で合わせずれが生じたとして、Ｈ−Ｉ断面の領域とＨ′−Ｉ′断面の領域でずれ方向が反対となるため、１画素全体としては開口率が変わることはなく、合わせずれによる開口率の低下を防ぐことができる。また、配置を入れ替える位置を適宜に設定することにより、信号線−自画素電極間及び信号線−隣画素電極間の静電容量の比率を任意に調整することができる。
【００４１】
［実施の形態２］
図６は実施の形態２に係わる液晶表示装置の一画素当たりの構成を示す概略平面図、図７は図６のＪ−Ｋ断面に相当する概略断面図である。
【００４２】
本実施の形態では、信号線１０１のａ１の長さが、その信号線１０１の側縁１０１ａから入射するバックライト光Ｌ１を遮る位置まで十分に長く設定されている。また、ＢＭ２５０の側縁２５０ａが信号線１０１上で重畳するように配置されている。また、先に説明した実施の形態１の図３と同じく、１画素内において画素電極１２０ａと信号線１０１との配置と、画素電極１２０ｂとＢＭ２５０との配置を入れ替えている（入れ替えた部分の断面構造は省略する）。
【００４３】
本実施の形態は、通常のＶライン反転等の駆動を行う場合の構成を示しており、信号線１０１から画素ＴＦＴ１１０への配線の引き出し方向が図１０に示す従来例と同じ方向となっている。すなわち、自信号線の右隣りにある画素ＴＦＴ１１０のドレイン電極１１３と配線が接続され、その画素ＴＦＴ１１０と接続する画素電極１２０ｂへ電力が供給されるように構成されている。
【００４４】
上記構成によれば、ＢＭ２５０の合わせ精度δ２がδ２＜（ａ１−ｌ１ ）の範囲にある限りは、信号線１０１とＢＭ２５０との間で合わせずれが生じたとしても、Ｊ−Ｋ断面の領域と図示しない入れ替えた部分の断面の領域でずれ方向が反対となるため、１画素全体としては開口率が変わることはなく、合わせずれによる開口率の低下を防ぐことができる。また、配置を入れ替える位置を適宜に設定することにより、信号線−自画素電極間及び信号線−隣画素電極間の静電容量の比率を任意に調整することができる。
【００４５】
さらに、本実施の形態においては、画素をＶライン反転、Ｈライン反転、ＨＶライン反転等で駆動した場合に、信号線−自画素電極間及び信号線−隣画素電極間の静電容量を等しくすることができる。
【００４６】
［実施の形態３］
図８は実施の形態３に係わる液晶表示装置の一画素当たりの構成を示す概略平面図、図９は図８のＬ−Ｍ断面に相当する概略断面図である。
【００４７】
本実施の形態では、信号線１０１の側縁１０１ａ、１０１ｂと、この信号線１０１を挟んで隣接する２つの画素電極１２０ａ、１２０ｂのそれぞれの端縁１２１ａ、１２１ｂとが平面的に重畳している。また、信号線１０１の側縁１０１ａ、１０１ｂの外側まで両側縁が延ばされたＢＭ２５０が、信号線１０１と平面的に重畳する位置に配置されている。ＢＭ２５０の幅長さは、信号線１０１の幅長さよりもそれぞれの側縁でｂ１、ｂ２の分だけ延ばされている。
【００４８】
上記構成によれば、信号線１０１の幅長さを少なくしても信号線１０１の側縁から入射するバックライト光Ｌ１、Ｌ２を遮光することができるため、従来例（図１２）で示した配線ＢＭに比べて開口率の大きな画素を作ることができる。また、同じ開口率であれば、信号線−画素電極間の静電容量を増加させることなしに、画素電極間の光漏れを防止することができる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、アクティブマトリクス型の液晶表示装置において、開口率の低下や、信号線−画素電極間の静電容量を増加させることなしに、素間からのバックライト光の光漏れを防止することができる。
【図面の簡単な説明】
【図１】図２のＨ−Ｉ断面に相当する概略断面図。
【図２】実施の形態１に係わる液晶表示装置の一画素当たりの構成を示す概略平面図。
【図３】１画素内で画素電極と信号線、画素電極とＢＭとの配置を入れ替えた場合の構成を示す概略平面図。
【図４】図３のＨ′−Ｉ′断面に相当する概略断面図。
【図５】実施の形態１に係わる液晶表示装置の全体構成を示す説明図。（ａ）は上下基板の構成を示す説明図。（ｂ）はアレイ基板の構成を示す説明図。
【図６】実施の形態２に係わる液晶表示装置の一画素当たりの構成を示す概略平面図。
【図７】図６のＪ−Ｋ断面に相当する概略断面図。
【図８】実施の形態３に係わる液晶表示装置の一画素当たりの構成を示す概略平面図。
【図９】図８のＬ−Ｍ断面に相当する概略断面図。
【図１０】従来例の構成を示す概略平面図。（ａ）は信号線を遮光に用いた配線ＢＭの一例を示す概略平面図。（ｂ）は対向基板側に形成したＢＭで遮光した場合の一例を示す概略平面図。
【図１１】図１０（ａ）のＡ−Ｂ−Ｃ断面に相当する概略断面図。
【図１２】図１０（ａ）のＤ−Ｅ断面に相当する概略断面図。
【図１３】図１０（ｂ）のＦ−Ｇ断面に相当する概略断面図。
【符号の説明】
１００…アレイ基板
１０１…信号線
１０２…走査線
１１０…画素ＴＦＴ
１１１…半導体層
１２０…画素電極
１３０…補助容量配線
１９６…画素エリア
１９７…ＯＬＢパッド
１９８…Ｘドライバ
１９９…Ｙドライバ
２００…対向基板
２１０…対向電極
２５０…ＢＭ
３００…液晶層
４００…シール材[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an active matrix type liquid crystal display device in which pixel switching elements (hereinafter, referred to as pixel TFTs) each composed of a thin film transistor are arranged for each pixel electrode, and particularly to a light shielding measure on an array substrate side.
[0002]
[Prior art]
2. Description of the Related Art In recent years, in the field of flat display devices, active matrix liquid crystal display devices are becoming mainstream because of high contrast, low crosstalk, transmission type display, and large area.
[0003]
In this type of liquid crystal display device, a light-shielding band (black matrix: hereinafter, referred to as BM) is provided between adjacent pixel electrodes in order to prevent backlight light from leaking between pixels. As another method for preventing light leakage, an organic insulating film is formed on the opening portion of the array substrate and the wiring, and the pixels are formed so that the ends overlap the wiring arranged in a matrix on the upper layer in a planar manner. A method called wiring BM in which electrodes are formed has also been proposed.
[0004]
[Patent Document 1]
JP-A-9-152593
[Problems to be solved by the invention]
FIG. 10A is a schematic plan view illustrating an example of a wiring BM that uses signal lines for light shielding, and FIG. 10B is a schematic plan view illustrating an example of a case where light is shielded by a BM formed on the counter substrate side. is there.
[0006]
Here, a cross-sectional structure of the liquid crystal display device will be described with reference to FIG. 11 corresponding to a cross section taken along the line ABC in FIG.
[0007]
The liquid crystal display device roughly includes an array substrate 100 and a counter substrate 200, and holds a liquid crystal layer 300 between the two substrates. The distance between these two substrates is defined by a spacer (not shown), and is further sealed by a sealing member (not shown) formed so as to surround the outer periphery of both substrates.
[0008]
The array substrate 100 is arranged so as to be orthogonal to the scanning lines 102 on the glass substrate 105, the auxiliary capacitance wirings 130 arranged in parallel with the scanning lines 102 in a plane, and the wirings via the insulating film 160. , And a signal line 101 disposed at the same position. Further, a pixel TFT 110 is formed at an intersection of the signal line 101 and the scanning line 102. A protective film 170 is formed so as to cover the pixel TFT 110, and a color filter 180 and a pixel electrode 120 (a region shown by a thick line in the drawing) are formed in a region surrounded by the signal line 101 and the auxiliary capacitance line 130. Is formed. The pixel TFT 110 includes a semiconductor layer 111, a gate electrode 112 connected to the scanning line 102, a drain electrode 113 connected to the signal line 101, and a source electrode 114 connected to the pixel electrode 120.
[0009]
In FIG. 11, reference numeral 140 denotes a lead-out line connecting the drain electrode 113 of the pixel TFT 110 to the pixel electrode 120, reference numeral 150 denotes a gate insulating film, reference numeral 160 denotes an insulating film, and reference numeral 190 denotes a surface formed on the surface of the pixel electrode 120. An alignment film. In the counter substrate 200, a counter electrode 210 and an alignment film 230 are sequentially formed on a glass substrate 220. A polarizing plate 195 is attached to the outside of the two glass substrates.
[0010]
In the liquid crystal display device shown in FIGS. 10A and 10B, the signal line 101, the auxiliary capacitance line 130, the scanning line 102, and the pixel electrode 120 all have the same structure. Next, structural differences and their problems will be described.
[0011]
FIG. 12 is a schematic cross-sectional view corresponding to the D-E cross section in FIG. Note that FIG. 12 shows only those parts necessary for the description.
[0012]
In this example, the signal line 101 is arranged so as to overlap the end of the adjacent pixel electrode 120 in a plane, and the signal line 101 functions as a wiring BM for preventing light leakage between pixels. Here, the width of the signal line 101 defines the aperture ratio of the pixel in a planar manner. In FIG. 12, lpix indicates the width length of the pixel electrode 120 and the original position. δ1 represents the alignment accuracy, and indicates a range in which the positional deviation of the pixel electrode 120 with respect to the signal line 101 is maximized.
[0013]
The width lsig of the signal line 101 requires a length obtained by adding a1 and a2 to the length of a0 in order to prevent light leakage of the backlight lights L1 and L2 obliquely incident on the array substrate 100. In this case, the lengths of a1 and a2 that determine the width lsig of the signal line 101 are: alignment accuracy (δ1 × 2) + poor alignment region (d) + light leakage countermeasures (a1-δ1) + (a2-δ1- It is necessary to secure d).
[0014]
Here, the misalignment region d means that when a voltage is applied to the TN type liquid crystal, liquid crystal molecules are caused to stand in a direction opposite to the rubbing direction of the alignment film 190 due to an oblique electric field generated at an end of the pixel electrode 120. For example, an area where light is transmitted even when black is displayed on a normally white panel is shown. A1 indicates the horizontal distance between the adjacent pixel electrode and the signal line, and a2 indicates the horizontal distance between the own pixel electrode and the signal line. However, the own pixel electrode refers to a pixel electrode to which power (video signal) is supplied from a signal line to a certain signal line, and the adjacent pixel electrode refers to a pixel electrode positioned opposite thereto. . In FIG. 12, the pixel electrode 120 located on the right side is the own pixel electrode, and the pixel electrode 120 located on the left side is an adjacent pixel electrode.
[0015]
As described above, when only the signal line 101 has the light blocking function, the width of the signal line 101 needs to be a length satisfying the above expression. Therefore, the more the light leakage countermeasures are taken in order to improve the viewing angle characteristics, the more the capacitance generated between the signal line 101 and the pixel electrode 120 increases, resulting in a deterioration in image quality due to a fluctuation in the potential of the signal line and a poor aperture ratio. Problem arises.
[0016]
FIG. 13 is a schematic sectional view corresponding to the FG section in FIG. FIG. 13 also shows only those parts necessary for explanation.
[0017]
In this example, a BM 250 is formed on the counter substrate 200 side so as to overlap the end of the adjacent pixel electrode 120 in a plane, and this BM 250 prevents light leakage between pixels. The width of the signal line 101 defines the aperture ratio of the pixel in a planar manner. In FIG. 13, lbm indicates the width of the BM 250 and the original position. δ2 represents the alignment accuracy, and indicates the range in which the positional deviation of the counter substrate 200 with respect to the signal line 101 is maximized.
[0018]
Width Length of BM250 lbm in order to prevent light leakage of the backlight light L1, L2 incident from obliquely relative to the array substrate 100, a required length plus l 1, l 2 the length of l 0 Become. In this case, l 1 and l 2 that determine the width and length of the BM 250 are lbm. Is set according to the width of the pixel electrode 120 formed on the array substrate 100 side. That, l 1 is the required length of δ1 + δ2 + δ3, l 2 is the length of δ1 + d + δ2 + δ3 are required respectively. Accordingly, the width length lbm of the BM 250 is a size obtained by adding the lengths l 1 and l 2 to l 0 . Note that δ3 indicates a distance traveled in the horizontal direction in the drawing until the backlight L2 obliquely incident reaches the BM 250 from the pixel electrode 120.
[0019]
As described above, when the light is shielded by the BM 250 formed on the counter substrate side, the planar overlap between the signal line 101 and the pixel electrode 120 is reduced as in the wiring BM illustrated in FIG. Can be reduced. However, in order to obtain a sufficient light shielding function, it is necessary to increase the width of the BM 250, which causes a problem that the aperture ratio is worse than that of the wiring BM.
[0020]
An object of the present invention is to provide a liquid crystal display device capable of preventing light leakage between pixel electrodes without reducing the aperture ratio or increasing the capacitance between a signal line and a pixel electrode. .
[0021]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 includes a plurality of scanning lines and a plurality of signal lines arranged in a matrix, a plurality of pixel switching elements arranged for each lattice of the matrix, An array substrate having a plurality of pixel electrodes arranged for each of the lattices corresponding to the elements, a common counter electrode opposed to the pixel electrodes, and two planar electrodes parallel to and adjacent to the signal lines; A liquid crystal display device comprising a counter substrate having a plurality of stripe-shaped light-shielding bands arranged between the pixel electrodes, and a liquid crystal layer held between the two substrates, and displaying an image by transmitting backlight light. The edge of one of the two adjacent pixel electrodes overlaps in plan with the side edge of a signal line that supplies power to the pixel electrode, and the edge of the other pixel electrode is Side edge of shading band Characterized by superimposing a plane manner.
[0022]
According to a second aspect of the present invention, in the first aspect, both side edges of the light-shielding band are located outside the both side edges of the signal line in a plane.
[0023]
According to a third aspect of the present invention, in the first aspect, one side edge of the light-shielding band is superimposed on the signal line in a plane, and one side edge of the signal line is from one side edge of the signal line. It is characterized by being extended to a position where obliquely incident light is blocked.
[0024]
According to a fourth aspect of the present invention, in the second or third aspect, an edge of the one pixel electrode and a side edge of a signal line for supplying power to the pixel electrode overlap in a plane, and the other pixel electrode In an arrangement in which an edge and a side edge of the light-shielding band overlap in a plane, an edge of the one pixel electrode and a side edge of the light-shielding band overlap in a plane within one pixel, and The arrangement is characterized in that the edge of the pixel electrode and the side edge of the signal line that does not supply power to the pixel electrode are replaced at least once in an arrangement in which the edge overlaps in a plane.
[0025]
According to a fifth aspect of the present invention, in the first aspect, both side edges of the signal line are planarly overlapped with respective edges of two pixel electrodes adjacent to each other with the signal line interposed therebetween. The light-shielding band having both sides extended to the outside of both sides is disposed at a position overlapping the signal line in a plane.
[0026]
In the above configuration, the side edge of the signal line refers to an edge portion of a side along the longitudinal direction of the signal line arranged at a constant interval on the array substrate. The side edge of the light-shielding band indicates an edge portion of a side along the longitudinal direction of the light-shielding band arranged in a stripe on the array substrate. The edge of the pixel electrode refers to an edge of a side parallel to the signal line in the pixel electrode formed in a rectangular shape.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a liquid crystal display device according to the present invention will be described with reference to the drawings. In the drawings showing the embodiments, the same parts as those in FIGS. 10 to 13 are denoted by the same reference numerals.
[0028]
[Embodiment 1]
5A and 5B are explanatory diagrams showing the overall configuration of the liquid crystal display device according to the first embodiment, wherein FIG. 5A is an explanatory diagram showing the configuration of upper and lower substrates, and FIG. 5B is an explanatory diagram showing the configuration of an array substrate.
[0029]
On the array substrate 100, a pixel area 196 serving as a display area, an OLB pad 197 for inputting a video signal and a control signal from the outside, an X driver 198 for supplying a video signal to the signal line 101, a scanning line A Y driver 199 for supplying a gate signal to the gate 102 is formed.
[0030]
In the pixel area 196, a plurality of signal lines 101 and a plurality of scanning lines 102 (one of them is shown) are arranged in a matrix, and an auxiliary capacitance line 130 is arranged in parallel with the scanning lines 102. Further, a pixel TFT 110 and a pixel electrode 120 corresponding to the pixel TFT 110 are arranged for each lattice of the matrix (a region indicated by a broken line in the drawing is a pixel).
[0031]
The gate of the pixel TFT 110 is connected to the scanning line 102 for each row, the source is connected to the signal line 101 for each column, and the drain is connected to the pixel electrode 120 and the auxiliary capacitance element 131. The auxiliary capacitance element 131 forms an auxiliary capacitance (Cs) between the pixel electrode 120 and the auxiliary capacitance line 130. A predetermined auxiliary capacitance voltage is supplied to the auxiliary capacitance line 130 from an external circuit (not shown).
[0032]
On the other hand, the counter electrode 210 facing the pixel electrode 120 is arranged on the counter substrate 200 side, and a predetermined counter voltage is supplied from an external circuit (not shown). Although not shown, a plurality of stripe-shaped BMs (250) are arranged on the counter substrate 200 side between the pixel electrodes 120 that are parallel to the respective signal lines 101 and are adjacent to each other.
[0033]
The liquid crystal cell is completed by disposing the array substrate 100 and the opposing substrate 200 to face each other and sealing the periphery thereof with a sealing material 400, and completing the liquid crystal display device by enclosing the liquid crystal layer 300 therein. Can be. The pixel TFT 110 and the switching elements (not shown) of the X driver 198 and the Y driver 199 are formed on the array substrate 100 by polysilicon TFTs in the same process.
[0034]
Next, the electrode structure of each pixel will be described. However, in the drawings used in the following description, only parts necessary for the description of the embodiments are shown.
[0035]
FIG. 2 is a schematic plan view showing a configuration per pixel of the liquid crystal display device according to the first embodiment, and FIG. 1 is a schematic sectional view corresponding to the HI section in FIG. Here, for convenience of description, of the two adjacent pixel electrodes 120, the left side is referred to as 120a and the right side is referred to as 120b.
[0036]
In the present embodiment, the edge 121a of the pixel electrode 120a of the two adjacent pixel electrodes 120 is planarly overlapped with the side edge 101a of the signal line 101 that supplies power to the pixel electrode 120a. The edge 121b of the electrode 120b is configured to overlap the BM 250 side edge 250b in a plane. Further, the direction in which the wiring is drawn from the signal line 101 to the pixel TFT 110 is opposite to that of the conventional example shown in FIG. That is, the signal line 101 in this embodiment is configured such that the wiring is connected to the drain electrode 113 of the pixel TFT 110 on the left of the own signal line, and power is supplied to the pixel electrode 120a connected to the pixel TFT 110. ing. In this way, by reversing the direction in which the wiring is drawn from the signal line 101 to the pixel TFT 110, when the pixel is driven by 2H2V inversion, the distance between the signal line 101 and the adjacent pixel (here, the pixel electrode 120b) is increased. , The pixel potential difference due to the capacitance can be reduced.
[0037]
Here, comparing FIG. 13 of the conventional example in which the BM is similarly arranged on the counter substrate side with FIG. 1 of the present embodiment, the l 2 of the BM 250 is compared. Requires a length of δ1 + d + δ2 + δ3, but l 1 13 is δ1 + δ2 + δ3 in FIG. 13, while in FIG. 1, it is δ1 + δ2-δ3, which can be reduced by δ3. The width length of BM250 also FIG. 13 l 0 + L 2 + A2 + lsig + a1 + δ1 + δ3 + a is whereas .delta.2, in FIG. 1 l 0 + L 2 + A1 + lsig-a2 + δ1 + δ2-δ3, which can be reduced by -a2 and -δ3.
[0038]
According to the electrode configuration of the present embodiment, a sufficient light shielding function can be obtained even if the width of the BM 250 is reduced, so that a pixel having a larger aperture ratio than the conventional wiring BM can be manufactured. Further, since the direction in which the wiring is drawn from the signal line 101 to the pixel TFT 110 is reversed, the capacitance between the signal line and the pixel electrode does not increase. Therefore, light leakage between pixel electrodes can be prevented without lowering the aperture ratio or deteriorating image quality due to fluctuations in the potential of the signal line 101.
[0039]
Further, in the electrode structure described in this embodiment, as shown in FIG. 3, the arrangement of the pixel electrode 120a and the signal line 101 and the arrangement of the pixel electrode 120b and the BM 250 can be exchanged in one pixel. FIG. 4 is a schematic cross-sectional view corresponding to the H′-I ′ cross section of FIG. Here, of the two adjacent pixel electrodes 120, the edge 121a of the pixel electrode 120a overlaps the BM 250 side edge 250a in a plane, and the edge 121b of the pixel electrode 120b supplies power to the pixel electrode 120b. The signal lines 101 are arranged so as to overlap in a plane with the side edges 101b of the signal lines 101 which are not provided.
[0040]
According to the above configuration, assuming that a misalignment occurs between the signal line 101 and the BM 250, the misalignment directions are opposite in the HI cross-sectional area and the H′-I ′ cross-sectional area, so that one pixel as a whole The aperture ratio does not change, and a decrease in the aperture ratio due to misalignment can be prevented. In addition, by appropriately setting the positions where the arrangement is switched, the ratio of the capacitance between the signal line and the own pixel electrode and between the signal line and the adjacent pixel electrode can be arbitrarily adjusted.
[0041]
[Embodiment 2]
FIG. 6 is a schematic plan view showing a configuration per pixel of the liquid crystal display device according to the second embodiment, and FIG. 7 is a schematic sectional view corresponding to a JK section in FIG.
[0042]
In the present embodiment, the length of a1 of the signal line 101 is set to be sufficiently long to a position where the backlight light L1 incident from the side edge 101a of the signal line 101 is blocked. Further, the BM 250 is arranged such that the side edge 250 a overlaps on the signal line 101. Further, similarly to FIG. 3 of the first embodiment described above, the arrangement of the pixel electrode 120a and the signal line 101 and the arrangement of the pixel electrode 120b and the BM 250 are exchanged in one pixel (cross section of the exchanged part). The structure is omitted).
[0043]
This embodiment shows a configuration in the case of performing a drive such as a normal V-line inversion, and the lead-out direction of the wiring from the signal line 101 to the pixel TFT 110 is the same as the conventional example shown in FIG. . That is, the wiring is connected to the drain electrode 113 of the pixel TFT 110 on the right side of the own signal line, and power is supplied to the pixel electrode 120b connected to the pixel TFT 110.
[0044]
According to the above configuration, the alignment accuracy δ2 of the BM 250 is δ2 <(a1-l 1). ), The misalignment between the signal line 101 and the BM 250 causes the direction of the misalignment to be opposite in the region of the JK cross section and the region of the cross section of the replaced portion (not shown). The aperture ratio does not change for one pixel as a whole, and a decrease in aperture ratio due to misalignment can be prevented. In addition, by appropriately setting the positions where the arrangement is switched, the ratio of the capacitance between the signal line and the own pixel electrode and between the signal line and the adjacent pixel electrode can be arbitrarily adjusted.
[0045]
Further, in the present embodiment, when the pixel is driven by V line inversion, H line inversion, HV line inversion, or the like, the capacitance between the signal line and the own pixel electrode and between the signal line and the adjacent pixel electrode are made equal. can do.
[0046]
[Embodiment 3]
FIG. 8 is a schematic plan view showing a configuration per pixel of the liquid crystal display device according to the third embodiment, and FIG. 9 is a schematic sectional view corresponding to the LM section in FIG.
[0047]
In the present embodiment, the side edges 101a and 101b of the signal line 101 and the respective edges 121a and 121b of two pixel electrodes 120a and 120b adjacent to each other with the signal line 101 interposed therebetween are planarly overlapped. . Further, the BM 250 having both side edges extending to the outside of the side edges 101a and 101b of the signal line 101 is disposed at a position overlapping the signal line 101 in a plane. The width of the BM 250 is longer than the width of the signal line 101 by b1 and b2 at each side edge.
[0048]
According to the above configuration, even if the width and length of the signal line 101 are reduced, the backlight light L1 and L2 incident from the side edge of the signal line 101 can be shielded. A pixel having a larger aperture ratio than the wiring BM can be formed. Further, with the same aperture ratio, light leakage between pixel electrodes can be prevented without increasing the capacitance between the signal line and the pixel electrode.
[0049]
【The invention's effect】
As described above, according to the present invention, in an active matrix type liquid crystal display device, a backlight from an element can be provided without reducing the aperture ratio or increasing the capacitance between a signal line and a pixel electrode. Light leakage can be prevented.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view corresponding to the HI section in FIG. 2;
FIG. 2 is a schematic plan view showing a configuration per pixel of the liquid crystal display device according to the first embodiment.
FIG. 3 is a schematic plan view showing a configuration in which the arrangement of a pixel electrode and a signal line and the arrangement of a pixel electrode and a BM are exchanged within one pixel.
FIG. 4 is a schematic cross-sectional view corresponding to the H′-I ′ cross section of FIG. 3;
FIG. 5 is an explanatory diagram showing an overall configuration of a liquid crystal display device according to Embodiment 1. (A) is an explanatory view showing a configuration of upper and lower substrates. (B) is an explanatory view showing a configuration of an array substrate.
FIG. 6 is a schematic plan view showing a configuration per pixel of a liquid crystal display device according to a second embodiment.
FIG. 7 is a schematic sectional view corresponding to the JK section in FIG. 6;
FIG. 8 is a schematic plan view showing a configuration per pixel of a liquid crystal display device according to a third embodiment.
FIG. 9 is a schematic sectional view corresponding to the LM section in FIG. 8;
FIG. 10 is a schematic plan view showing a configuration of a conventional example. (A) is a schematic plan view showing an example of a wiring BM using a signal line for shielding light. (B) is a schematic plan view showing an example of a case where light is shielded by a BM formed on the counter substrate side.
FIG. 11 is a schematic sectional view corresponding to a section taken along the line ABC of FIG.
FIG. 12 is a schematic cross-sectional view corresponding to a D-E cross section in FIG.
FIG. 13 is a schematic sectional view corresponding to the FG section in FIG. 10 (b).
[Explanation of symbols]
100: array substrate 101: signal line 102: scanning line 110: pixel TFT
111 semiconductor layer 120 pixel electrode 130 auxiliary capacitance wiring 196 pixel area 197 OLB pad 198 X driver 199 Y driver 200 counter substrate 210 counter electrode 250 BM
300: liquid crystal layer 400: sealing material
