JP2004240427A

JP2004240427A - 移動通信システムにおける最適の暗号化関数を設計する方法及び最適の暗号化装置

Info

Publication number: JP2004240427A
Application number: JP2004028523A
Authority: JP
Inventors: Won-Seok Heo; 原碩許; Seok-Chan Kim; 錫燦金; Dong-Wook Park; 東▲ウク▼ 朴
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-02-05
Filing date: 2004-02-04
Publication date: 2004-08-26
Also published as: KR20040070956A; CN1523810A; GB2398213B; US7447311B2; GB0402313D0; US20040156499A1; KR100516548B1; CN100382485C; GB2398213A

Abstract

【課題】本発明は、移動通信システムに関し、特に、ハードウェア具現のための最適の暗号化関数を設計するための方法及び最適の暗号化装置に関する。
【解決手段】暗号化装置において、第１入力ビット列を入力してキースケジューラーから提供される長さが４ｎである暗号化コードによって暗号化することにより、長さが２ｎである第１暗号化ビット列を出力する暗号化部と、制御信号に従ってメモリから長さがｍである第２入力ビット列を出力して第１暗号化ビット列と暗号化演算を遂行して長さがｍである第２暗号化ビット列を出力し、制御信号に従ってメモリに第２暗号化ビット列をさらに貯蔵するように制御する制御器と、から構成される。
【選択図】図７

Description

本発明は、移動通信システムに関し、特に、ハードウェア具現のための最適の暗号化関数を設計するための方法及び最適の暗号化装置に関する。

アナログ第１世代通信システムからディジタル第２世代通信システムへ変化していきつつ、移動通信サービス加入者は、さらに多い容量のデータを高速に安定して送受信しようとする。従って、サービス提供者は、より安定し、進歩した暗号化方法を使用して前記加入者の要求を満足させようと努力している。このように、高度の情報化社会で要求している音声信号及び映像信号などのマルチメディアサービスを提供する第３世代システムでは、使用者に関する情報はもちろん、音声信号及びマルチメディアサービスの提供に従う信号の機密性、安定性、及び信頼性を検証するための暗号化アルゴリズムの開発と標準化が要求されている。従って、ＧＳＭ(Global System For Mobile Communication)核心網に基づいた３ＧＰＰ(The 3^rd Generation Project Partnership)の第３世代システム(Universal Mobile Telecommunication System；ＵＭＴＳ)において、保安構造は、ｆ０〜ｆ１０と呼ばれる１１個の暗号化アルゴリズムの使用に関する論議が進行中にある。そのうち、国際的なローミングに必要な暗号化アルゴリズムｆ８及びインテグリティ(integrity)アルゴリズムｆ９は、すでに標準化されている。このような暗号化アルゴリズムｆ８及びインテグリティアルゴリズムｆ９は、日本の三菱電機会社(MITSUBISHI ELECTRONIC CORPORATION)の暗号アルゴリズムＭＩＳＴＹに基づいてＫＡＳＵＭＩ(ＭＩＳＴＹの日本語)という新たなブロック暗号化システムの核心アルゴリズムとして定義されている。

このようなＫＡＳＵＭＩアルゴリズムは、８−ラウンドFeistel構造を有するブロック暗号化システムであって、６４ビットの平文信号(plaintext)を入力して８回の暗号化ステップを経て６４ビットの暗号化信号(ciphertext)を出力する。ここで、平文信号とは、送信側から受信側に伝送しようとする普通の通信文を意味し、暗号化信号とは、普通の通信文を暗号化キーの値によって暗号化演算を遂行して一般的に確認できない機密性が保証された通信文を意味する。

図１は、従来技術によるＫＡＳＵＭＩ暗号化ブロックのハードウェア構成を示す。図１を参照すると、ＫＡＳＵＭＩ暗号化ブロックは、複数の多重化器(multiplexer；ＭＵＸ)(ＭＵＸ１１０１、ＭＵＸ２１０２、ＭＵＸ３１０７)、逆多重化器(demultiplexer；ＤＥＭＵＸ)(ＤＥＭＵＸ１０９)、複数のレジスタ(レジスタＡ１１０２、レジスタＡ２１０４)及び暗号化キー値によって暗号化演算を遂行する暗号化ブロック(ＦＬ１暗号化部１０６、ＦＬ２暗号化部１１０、ＦＯ暗号化部１０８)と、前記ＫＡＳＵＭＩ暗号化ブロックの構成要素を制御するための制御器１００と、前記暗号化キー値を提供するキースケジューラー１０５とから構成される。

入力された６４ビットの平文信号は、３２ビットの信号Ｌ_０と３２ビットの信号Ｒ_０に分割されてＭＵＸ１１０１及びＭＵＸ２１０３にそれぞれ入力される。前記ＭＵＸ１１０１に入力された前記３２ビットの信号Ｌ_０は、制御器１００から印加された制御信号によってレジスタＡ１１０２に出力される。また、前記ＭＵＸ２１０３に入力された前記３２ビットの信号Ｒ_０は、制御器１００から印加された制御信号によってレジスタＡ２１０４に出力される。レジスタＡ１１０２で前記ＭＵＸ１１０１から伝送された前記３２ビットの信号Ｌ_０は、臨時に貯蔵される。レジスタＡ２１０４で前記ＭＵＸ２１０３から伝送された前記３２ビットの信号Ｒ_０は、臨時に貯蔵される。このとき、制御器１００がレジスタＡ１１０２とレジスタＡ２１０４に制御信号を印加すると、前記レジスタＡ１１０２とレジスタＡ２１０４に臨時に貯蔵されているそれぞれの３２ビットの信号Ｌ_０及び信号Ｒ_０は次のステップに進行する。

このとき、前記ＫＡＳＵＭＩ暗号化ブロックは、奇数ラウンドである場合と偶数ラウンドである場合に、暗号化ブロックに従う暗号化演算順序が異なる。まず、奇数ラウンドの演算を説明すれば、下記のようである。前記レジスタＡ１１０２から信号Ｌ_０を受信したＦＬ１暗号化部１０６は、キースケジューラー１０５から提供される第１暗号化キーＫＬ_ｉ、ｌ及びＫＬ_ｉ、２によって信号Ｌ_０の暗号化演算を遂行して暗号化信号Ｌ_０１をＭＵＸ３１０７に出力する。ＭＵＸ３１０７は、前記３２ビットの暗号化信号Ｌ_０１を入力する。前記ＭＵＸ３１０７は、前記制御器１００から印加される制御信号によって前記暗号化信号Ｌ_０１をＦＯ暗号化部１０８に出力する。前記３２ビットの暗号化信号Ｌ_０１を受信した前記ＦＯ暗号化部１０８は、キースケジューラー１０５から提供される第２暗号化キーＫＩ_ｉ、ｊ及び第３暗号化キーＫＯ_ｉ、ｊによって前記３２ビットの信号Ｌ_０１の暗号化演算を遂行して暗号化信号Ｌ_０２をＤＥＭＵＸ１０９に出力する。ＤＥＭＵＸ１０９は、前記３２ビットの暗号化信号Ｌ_０２を受信して前記制御器１００から印加される制御信号に従って暗号化信号Ｌ_０２を出力する。前記信号Ｌ_０２は、前記レジスタＡ２１０４から出力された信号Ｒ_０と排他的論理和の演算を遂行した後に、最終的に、暗号化信号Ｒ_１を出力する。前記信号Ｒ_１は、ＭＵＸ２１０３にフィードバックされて入力される。

一方、偶数ラウンドの演算を説明すれば、下記のようである。前記レジスタＡ２１０４から出力された信号Ｒ_０は、ＭＵＸ３１０７に入力される。前記ＭＵＸ３１０７は、前記制御器から印加される制御信号に従って前記信号Ｒ_０をまずＦＯ暗号化部１０８に出力する。前記３２ビットの信号Ｒ_０を受信したＦＯ暗号化部１０８は、キースケジューラー１０５から提供される第２暗号化キーＫＩ_ｉ、ｊ及び第３暗号化キーＫＯ_ｉ、ｊによって３２ビットの信号Ｒ_０の暗号化演算を遂行して暗号化信号Ｒ_０１をＤＥＭＵＸ１０９に出力する。ＤＥＭＵＸ１０９は、前記３２ビットの暗号化信号Ｒ_０１を入力する。前記逆多重化器１０９は、前記制御器１００から印加される制御信号に従って前記暗号化信号Ｒ_０１をＦＬ２暗号化部１１０に出力する。前記３２ビットの暗号化信号Ｒ_０１を受信したＦＬ２暗号化部１１０は、前記キースケジューラー１０５から受信された第１暗号化キーＫＬ_ｉ、ｊによって暗号化演算を遂行して暗号化信号Ｒ_０２を出力する。前記暗号化信号Ｒ_０２は、前記レジスタＡ１１０２から出力された信号Ｌ_０と排他的論理和の演算を遂行した後に、最終的に、暗号化信号Ｌ_１を出力する。前記信号Ｌ_１は、ＭＵＸ１１０１にフィードバックされて入力される。ここで、第１暗号化キーＫＬ_ｉ、ｊ、第２暗号化キーＫＩ_ｉ、ｊ、及び第３暗号化キーＫＯ_ｉ、ｊは、暗号化演算に従うラウンドが増加するほど前記ｉ及びｊも増加するようになる。

前述したように、従来のＫＡＳＵＭＩ暗号化ブロックは、２個のＦＬ暗号化部１０６及び１１０を備えて同一の暗号化演算を遂行する。従って、前記ＫＡＳＵＭＩ暗号化ブロックをハードウェアで具現するにおいて、複数の同一の素子を使用することによって素子使用の効率性が減少し、また、付加的な素子使用による消費電力が増加する問題点がある。

図２は、従来技術によるＫＡＳＵＭＩ暗号化ブロック及びメモリ構造に従って暗号化関数を示す。
図２を参照すると、複数のＫＡＳＵＭＩ暗号化ブロックで暗号化演算を遂行する暗号化関数ｆ８を示すもので、前記暗号化関数ｆ８は、受信側から伝送しようとする平文信号を受信して入力メモリ２７０に貯蔵し、ＫＡＳＵＭＩ暗号化ブロックを通じて暗号化演算を遂行した後に、出力された暗号化信号をさらに出力メモリ２８０に貯蔵する。ここで、前記複数のＫＡＳＵＭＩ暗号化ブロックを示すことは、前記ＫＡＳＵＭＩ暗号化ブロックを通じて暗号化演算が反復して行われることを示すためである。また、前記暗号化関数ｆ８で、レジスタＣ２２０は、入力されたデータを臨時に貯蔵する６４ビットのレジスタとして制御器２００の制御信号に従って動作する。また、ＢＬＫＣＮＴ(以下、“ブロックカウンタ”と称する。)は、６４ビットの入力されたデータを処理するブロックカウンタを示し、ＣＫ(Confidentiality Key；以下、“暗号化キー値”と称する。)は１２８ビットの暗号化キー値を示し、ＫＭ(Key Modifier；以下、“キー変更子”であると称する。)は１２８ビットの常数であるキー変更子を示す。このとき、前記ＫＡＳＵＭＩ暗号化ブロックは、最大５１１４ビットのデータを処理する暗号化ブロックシステムである。従って、最大８０回のＫＡＳＵＭＩ暗号化演算を遂行する。ここで、制御器２００は、前記入力メモリ２６０及び出力メモリ２８０のそれぞれに制御信号を印加して前記入力メモリ２６０及び前記出力メモリ２８０の動作を制御する。前記制御信号は、前記入力メモリ２６０及び出力メモリ２８０にアドレスを割り当てるアドレス信号と、前記入力メモリ２６０及び出力メモリ２８０の動作を制御するイネーブル／ディスエーブル信号と、前記メモリ２６０及び２８０のそれぞれに貯蔵されているデータを読み出すか、暗号化されたデータを貯蔵する読出し／書込み(WRITE/READ)信号と、割り当てられたアドレスに単位大きさのデータを貯蔵するデータ信号と、を含む。従って、前記メモリ２６０、２８０のそれぞれは、割り当てられたアドレスに単位データを貯蔵するかまたは出力する。

ＫＡＳＵＭＩ暗号化ブロック２３０は、６４ビットの初期入力値を受信して１２８ビットの暗号化キー値と１２８ビットのキー変更子の値である常数を排他的論理和の演算を遂行した式(1)の値によって暗号化演算が遂行されて出力される。このとき、前記暗号化演算を遂行した値は初期暗号化信号Ｋ_００であり、前記信号Ｋ_００は、レジスタＣ２２０に臨時に貯蔵される。前記レジスタＣ２２０は、暗号化ブロック制御器(図示せず)から印加される制御信号に従って前記信号Ｋ_００を次のステップに出力する。前記信号Ｋ_００は、ブロックカウンタを通じて出力されたブロックカウント値０(ＢＬＫＣＮＴ０)と排他的論理和の演算が遂行されて次回のＫＡＳＵＭＩ暗号化ブロック２３０に入力される。ＫＡＳＵＭＩ暗号化ブロック２３０で前記初期値信号Ｋ_００は、キースケジューラーから提供される暗号化キー値(ＣＫ)によって暗号化演算を遂行して６４ビットの暗号化信号Ｋ_０１を出力する。このとき、制御器２００は、前記入力メモリ２７０に制御信号を印加して第１アドレスに貯蔵されている平文信号Ｄ_１を読み出す。前記信号Ｄ_１は、前記信号Ｋ_０１と排他的論理和の演算を遂行して暗号化信号Ｋ_１を出力する。前記出力メモリ２８０は、前記制御器２００から印加される制御信号に従って、第１アドレスに前記最終的な暗号化信号Ｋ_１を貯蔵する。前記暗号化関数ｆ８は、平文信号のデータの長さに従って前記暗号化過程を反復して遂行する。

前述したように、前記暗号化関数ｆ８で、制御器２００は、入力メモリ２７０に制御信号を印加してそれぞれのアドレスに割り当てられている平文信号を読み出し、前記平文信号にＫＡＳＵＭＩ暗号化ブロックを通じて出力された信号と暗号化演算を遂行する。このとき、前記出力メモリ２８０に制御信号を印加して、最終的に出力される暗号化信号をさらに貯蔵する。従って、入力メモリ及び出力メモリを別途に使用することは、ハードウェアの構成のときにメモリを非効率的に使用するようになり、非効率的なメモリの使用に従う消費電力も増加する短所がある。

上記背景に鑑みて、本発明の目的は、長さが２ｎである入力ビット列を長さがｎである第１及び第２サブビット列に分割して暗号化手順によって暗号化演算を遂行して、最終的に長さが２ｎである暗号化ビット列を出力する暗号化装置を提供することにある。

本発明の他の目的は、長さが２ｎである第１入力ビット列を長さがｎである第１及び第２サブビット列に分割して暗号化手順によって暗号化演算を遂行して、最終的に、長さが２ｎである暗号化ビット列に出力する暗号化方法を提供することにある。

本発明のまた他の目的は、長さが２ｎである第１入力ビット列を入力して第１暗号化演算を遂行して長さが２ｎである第１暗号化ビット列を出力し、長さがｍである第２入力ビット列と第２暗号化演算を遂行して、最終的に長さがｍである第２暗号化ビット列を出力する装置を提供することにある。

本発明のさらに他の目的は、長さが２ｎである第１入力ビット列を入力して第１暗号化演算を遂行して長さが２ｎである第１暗号化ビット列を出力し、長さがｍである第２入力ビット列と第２暗号化演算を遂行して、最終的に長さがｍである第２暗号化ビット列を出力する方法を提供することにある。

このような目的を達成するために、本発明の第１実施例によれば、長さが２ｎである入力ビット列を長さがｎである第１及び第２サブビット列に分割して暗号化手順によって暗号化演算を遂行して、最終的に長さが２ｎである暗号化ビット列を出力する暗号化装置において、制御信号に従って前記第１サブビット列を入力して第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第１暗号化ビット列を出力するか、第２暗号化ビット列を入力して前記第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第３暗号化ビット列を出力する第１暗号化部と、前記制御信号に従って前記第１暗号化ビット列を入力して第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び第３暗号化コードＫＬ_１，１、ＫＬ_１，２、ＫＬ_１，３により暗号化することによって長さがｎである前記第４暗号化ビット列を出力するか、前記第１サブビット列を入力して前記第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び前記第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３により暗号化することによって長さがｎである前記第２暗号化ビット列を出力する第２暗号化部と、前記第１サブビット列、前記第１暗号化ビット列、及び前記第２暗号化ビット列に同一のサイズの長さがｎである所定の第１暗号化コードＫＬ_１，１、ＫＬ_１，２と第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３と第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３とを提供するキースケジューラーと、前記制御信号に従って複数の多重化器が前記第１サブビット列を出力して前記第１暗号化部に入力されるか、前記第２暗号化部に入力されて前記キースケジューラーから提供される前記第１暗号化コードＫＬ_１，１、ＫＬ_１，２、第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３、及び第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３によって暗号化演算を遂行するように制御する制御器と、から構成されることを特徴とする。

また、本発明の第２実施例によれば、長さが２ｎである第１入力ビット列を長さがｎである第１及び第２サブビット列に分割して暗号化手順によって暗号化演算を遂行して、最終的に長さが２ｎである暗号化ビット列を出力する暗号化方法において、制御器から印加される制御信号に従って第１暗号化部が前記長さがｎである第１サブビット列を入力してキースケジューラーから提供される第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第１暗号化ビット列を出力するか、第２暗号化部から出力される長さがｎである第２暗号化ビット列を入力して前記第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第３暗号化ビット列を出力するステップと、前記制御器から印加される制御信号によって第２暗号化部が前記長さｎである前記第１暗号化ビット列を入力して前記キースケジューラーから提供される第２暗号化コードＫＯ_１,１、ＫＯ_１,２、ＫＯ_１,３及び第３暗号化コードＫＩ_１,１、ＫＩ_１,２、ＫＩ_１,３により暗号化することによって長さがｎである前記第４暗号化ビット列を出力するか、前記長さがｎである前記第１サブビット列を入力して前記第２暗号化コードＫＯ_１,１、ＫＯ_１,２、ＫＯ_１,３及び第３暗号化コードＫＩ_１,１、ＫＩ_１,２、ＫＩ_１,３により暗号化することによって長さがｎである前記第２暗号化ビット列を出力するステップと、から構成されることを特徴とする。

さらに、本発明の第３実施例によれば、長さが２ｎである第１入力ビット列を入力して第１暗号化演算を遂行して長さが２ｎである第１暗号化ビット列を出力して長さがｍである第２入力ビット列と第２暗号化演算を遂行して、最終的に長さがｍである第２暗号化ビット列を出力する暗号化装置において、前記第１入力ビット列を入力してキースケジューラーから提供される長さが４ｎである暗号化コードによって暗号化することにより、長さが２ｎである第１暗号化ビット列を出力する暗号化部と、制御信号に従ってメモリから前記長さがｍである第２入力ビット列を出力して前記第１暗号化ビット列と暗号化演算を遂行して長さがｍである第２暗号化ビット列を出力し、前記制御信号に従って前記メモリに前記第２暗号化ビット列をさらに貯蔵するように制御する制御器と、から構成されることを特徴とする。

なお、本発明の第４実施例によれば、長さが２ｎである第１入力ビット列を入力して第１暗号化演算を遂行して長さが２ｎである第１暗号化ビット列を出力して長さがｍである第２入力ビット列と第２暗号化演算を遂行して、最終的に長さがｍである第２暗号化ビット列を出力する暗号化方法において、暗号化部が前記第１入力ビット列を入力してキースケジューラーから提供される長さが４ｎである暗号化コードによって第１暗号化することにより、長さが２ｎである第１暗号化ビット列を出力するステップと、制御器がメモリに制御信号を印加して前記長さがｍである第２入力ビット列を出力し、前記第１暗号化ビット列と暗号化演算を遂行した後に、長さがｍである第２暗号化ビット列を出力して前記メモリに制御信号を印加して前記第２暗号化ビット列をさらに貯蔵するステップと、から構成されることを特徴とする。

本発明は、暗号化アルゴリズムのハードウェアの具現のときに同一の暗号化演算を遂行する素子の使用を簡略化し、入力メモリ及び出力メモリを共有することによってメモリの使用を最大化する。従って、暗号化システムの全体的な消費電力を減少させる長所がある。

以下、本発明の好適な実施形態について添付図を参照しつつ詳細に説明する。下記説明において、本発明の要旨のみを明瞭するために公知の機能又は構成に対する詳細な説明は省略する。なお、図面中、同一な構成要素及び部分には、可能な限り同一な符号及び番号を共通使用するものとする。
図３は、本発明の実施例が適用されるＫＡＳＵＭＩ暗号化アルゴリズムを示す。
図３を参照すると、ＫＡＳＵＭＩ暗号化ブロックは、６４ビットの平文信号(plaintext)を入力して８回の暗号化ステップを経て６４ビットの暗号化信号(ciphertext)を出力する８−ラウンドFeistel構造を有する暗号化ブロックシステムである。ここで、Feistel構造とは、入力された２ｎビットの入力信号をそれぞれｎビットの信号Ｌ_０及びＲ_０に分割してそれぞれの暗号化ブロックを通じてｍ回のラウンド演算を通じて暗号化及び復号化を遂行するシステムであって、二回のラウンド演算を通じて完全拡散が行われる。従って、暗号化アルゴリズムの遂行速度が速い長所を有する。さらに詳細に説明すると、前記ＫＡＳＵＭＩ暗号化ブロックで前記６４ビットの入力信号は、それぞれ３２ビットの信号Ｌ_０と３２ビットの信号Ｒ_０とに分割されて暗号化演算が遂行される。前記３２ビットの信号Ｌ_０と前記３２ビットの信号Ｒ_０は、複数のＦＬｉ暗号化部(１≦ｉ≦８)３１０、３２０、３３０、３４０、３５０、３６０、３７０、３８０及び複数のＦ０ｉ暗号化部(１≦ｉ≦８)４１０、４２０、４３０、４４０、４５０、４６０、４７０、４８０でキースケジューラー(図示せず)を通じて提供される暗号化キーＫＩ_ｉ(１≦ｉ≦８)、ＫＬ_ｉ(１≦ｉ≦８)、及びＫＯ_ｉ(１≦ｉ≦８)によって暗号化演算が遂行されて６４ビットの暗号化信号になる。
まず、一番目奇数ラウンド暗号化演算を例に挙げて説明する。入力された３２ビットの信号Ｌ_０は、ＦＬ１暗号化部３１０でキースケジューラーを通じて提供される第１暗号化キーＫＬ_１によって暗号化演算が遂行されて暗号化信号Ｌ_０１になる。前記暗号化信号Ｌ_０１は、Ｆ０１暗号化部４１０でキースケジューラーを通じて提供される第２暗号化キーＫＯ_１と第３暗号化キーＫＩ_１によって暗号化演算が遂行されて３２ビットの信号Ｌ_０２になる。前記信号Ｌ_０２は、前記３２ビットの信号Ｒ_０と排他的論理和の演算が遂行されて暗号化信号Ｒ_１になる。

一方、一番目偶数ラウンド暗号化演算(＝二番目のラウンド暗号化演算)で、前記入力された３２ビットの暗号化された信号Ｒ_１(＝Ｌ_１)は、ＦＯ２暗号化部４２０でキースケジューラーを通じて提供される第２暗号化キーＫＯ_２と第３暗号化キーＫＩ_２によって暗号化演算が遂行されて３２ビットの信号Ｌ_１１になる。前記信号Ｌ_１１は、ＦＬ２暗号化部３２０でキースケジューラーを通じて提供される第１暗号化キー値ＫＬ_２によって暗号化演算が遂行されて暗号化信号Ｌ_１２を出力する。前記暗号化信号Ｌ_１２は、初期入力信号Ｌ_０との排他的論理和の演算が遂行されて暗号化信号Ｒ_２になる。残りのラウンド暗号化演算も、図３に示すように、適切な暗号化部及び暗号化キーを使用して同一の方式にて遂行される。従って、前記ＫＡＳＵＭＩ暗号化ブロックは、６４ビットの信号を入力して全体的に８ラウンド暗号化演算を反復的に遂行して、最終的に６４ビットの暗号化信号を出力する。
図４は、図３に示したＦＬ暗号化部の詳細な構成を示す。

図４を参照して、ＦＬ１暗号化部３１０を例にあげて説明する。ＦＬ１暗号化部３１０は、複数のＡＮＤゲート３０１と、シフトレジスタ３０２及び３０４と、ＯＲゲート３０３とから構成される。３２ビットの入力信号は、それぞれ１６ビットの信号Ｌ_０と１６ビットの信号Ｒ_０に分割されて伝送される。ＡＮＤゲート３０１は、前記１６ビットの信号Ｌ_０を１６ビットのサブ暗号化キーＫＬ_１、１をもって論理積演算を遂行して１６ビットの信号ＡＬ_１を出力する。シフトレジスタ３０２は、信号ＡＬ_１を１ビットずつ左側に遷移して信号ＳＡＬ_１を出力する。このとき、前記１６ビットの信号ＳＡＬ_１は、１６ビットの信号Ｒ_０と排他的論理和の演算が遂行されてサブ暗号化信号Ｒ_１になる。ＯＲゲート３０３は、前記信号Ｒ_１を１６ビットのサブ暗号化キーＫＬ_１、２をもって論理和演算を遂行して１６ビットの信号ＯＲ_１を出力する。シフトレジスタ３０４は、信号ＯＲ_１を１ビットずつ左側に遷移して信号ＳＯＲ_１を出力する。前記信号ＳＯＲ_１は、前記１６ビットの入力信号Ｌ_０と排他的論理和の演算が遂行されてサブ暗号化信号Ｌ_１になる。従って、前記ＦＬ１暗号化部３１０は、前記サブ暗号化信号Ｒ_１と前記サブ暗号化信号Ｌ_１を演算して３２ビットの暗号化信号Ｌ_１‖Ｒ_１(＝Ｌ_０１(図３))を出力する。

図５は、図３に示したＦＯ暗号化部の詳細な構成を示す。
図５を参照して、ＦＯ１暗号化部４１０を例にあげて説明する。ＦＯ１暗号化部４１０は、複数のＦＩ_ｉ、ｊサブ暗号化部(１≦ｉ≦３、１≦ｊ≦３)で構成されて暗号化過程が３つのステップでなされる。図３での３２ビットの入力信号Ｌ_０１は、それぞれ１６ビットの信号Ｌ_０と１６ビットの信号Ｒ_０に分割されて伝送される。

第１ステップを説明すると、１６ビットの信号Ｌ_０は、１６ビットのサブ暗号化キーＫＯ_１、１と排他的論理和の演算が遂行されて信号Ｌ_１になる。ＦＩ_１、１サブ暗号化部４０１は、前記信号Ｌ_１を１６ビットのサブ暗号化キーＫＩ_１、１と暗号化して遅延信号Ｌ_１Ｄを出力する。一方、１６ビットの信号Ｒ_０(＝Ｒ_１)は、遅延器(Ｄ１)４１１を通過しつつ遅延信号Ｒ_１Ｄになる。すなわち、前記遅延器(Ｄ１)４１１は、前記信号Ｒ_１Ｄを任意に遅延させることによって前記信号Ｌ_１Ｄとの出力同期を合わせる機能を行う。第２ステップを説明すると、１６ビットの信号Ｒ_１Ｄは、１６ビットのサブ暗号化キーＫＯ_１、２と排他的論理和の演算が遂行されて信号Ｌ_２になる。前記信号Ｌ_２は、ＦＩ_１、２サブ暗号化部４０３によって１６ビットのサブ暗号化キーＫＩ_１、２と暗号化されて遅延信号Ｌ_２Ｄになる。一方、１６ビットの信号Ｒ_１Ｄは、前記信号Ｌ_１Ｄと排他的論理和の演算が遂行されて信号Ｒ_２になる。前記信号Ｒ_２は、遅延器(Ｄ２)４１２を通過しつつ遅延信号Ｒ_２Ｄになる。すなわち、前記遅延器(Ｄ２)４１２は、前記信号Ｒ_２を任意に遅延させることによって前記信号Ｌ_２Ｄとの出力同期を合わせる機能を行う。ステップ３を説明すると、１６ビットの信号Ｒ_２Ｄは、１６ビットのサブ暗号化キーＫＯ_１、３と排他的論理和の演算が遂行されて信号Ｌ_３になる。前記信号Ｌ_３は、ＦＩ_１、３サブ暗号化部４０５によって１６ビットのサブ暗号化キーＫＩ_１、３と暗号化されて遅延信号Ｌ_３Ｄになる。一方、１６ビットの信号Ｒ_２Ｄは、前記信号Ｌ_２Ｄと排他的論理和の演算が遂行されて信号Ｒ_３になる。前記信号Ｒ_３は、遅延器(Ｄ３)４１３を通過しつつ遅延信号Ｒ_３Ｄになる。すなわち、前記遅延器(Ｄ３)４１３は、前記信号Ｒ_３を任意に遅延させることによって前記信号Ｌ_２Ｄとの出力同期を合わせる機能を行う。前記信号Ｒ_３Ｄは、前記信号Ｌ_３Ｄと排他的論理和の演算が遂行されて信号Ｒ_４になる。従って、１６ビットの信号Ｒ_４と１６ビットのＲ_３Ｄ(＝Ｌ_４)が演算されて３２ビットの暗号化信号(Ｌ_４‖Ｒ_４(＝Ｌ_０２(図３))が出力される。

図６は、図５に示したＦＩサブ暗号化部の詳細な構成例を示す。
図６を参照して、ＦＬ_１、１サブ暗号化部を例にあげて説明する。１６ビットの入力信号(図５で信号Ｌ_１)は、９ビットの信号ＲＬ_０と７ビットの信号ＲＲ_０に分割される。ＳＢｏｘ９１演算器(以下、‘Ｓ９１’と称する。)６１０は、９ビットの入力信号ＲＬ_０を入力して下記式(2)に適用することによって９ビットの信号ｙ０、ｙ１、．．．、ｙ８を出力する。

ＺＥ１部６２０は、７ビットの信号ＲＲ_０を受信して信号ＲＲ_０の最上位ビット(Most Significant Bit；以下、‘ＭＳＢ’と称する。)に２個のＺＥＲＯ(０)ビットを追加して９ビットの信号を出力する。前記Ｓ９１演算器６１０の９ビットの出力信号と前記ＺＥ１部６２０の９ビットの出力信号は、排他的論理和の演算が遂行されて９ビットの信号ＲＬ_１になる。前記信号ＲＬ_１は、９ビットのサブ暗号化キーＫＩ_{１、１、２}と排他的論理和の演算が遂行されて９ビットの信号ＲＬ_２になる。

一方、ＴＲ１部６３０は、前記９ビットの信号ＲＬ１のＭＳＢビットのうち、ＺＥＲＯ(０)ビットに位置した２個の信号を除去して７ビットの信号を出力する。ＳＢｏｘ７１演算器(以下、‘Ｓ７１’と称する。)６４０は、７ビットの入力信号ＲＲ_０(＝ＲＲ_１)を入力して下記式(2)に適用することによって７ビットの信号ｙ０、ｙ１、，，，、ｙ６を出力する。

前記ＴＲ１部６３０の７ビットの出力信号及び前記Ｓ７１演算器６４０の７ビットの出力信号は、サブ暗号化キーＫＩ_{１、１、１}と排他的論理和の演算が遂行されて７ビットの信号ＲＲ_２になる。

ＳＢｏｘ９２演算器(以下、‘Ｓ９２’と称する。)６５０は、９ビットの入力信号ＲＬ_２を入力して前記式(2)に適用することによって９ビットの信号ｙ０、ｙ１、．．．、ｙ８を出力する。ＺＥ２部６６０は、７ビットの信号ＲＲ_１を受信してＭＳＢに２個のＺＥＲＯ(０)ビットを追加して９ビットの信号を出力する。前記Ｓ９２演算器６５０の９ビットの出力信号と前記ＺＥ２部６６０の９ビットの出力信号は、排他的論理和の演算が遂行されて９ビットの信号ＲＬ_３になる。ＴＲ２部６７０は、前記９ビット信号ＲＬ_３のＭＳＢビットのうち、ＺＥＲＯ(０)ビットに位置した２個の信号を除去して７ビットの信号を出力する。ＳＢｏｘ７２演算器(以下、‘Ｓ７２’と称する。)６８０は、７ビットの入力信号ＲＲ_２(＝ＲＲ_３)を入力して前記式２に適用することによって７ビットの信号ｙ０、ｙ１、，，，、ｙ６を出力する。前記ＴＲ２部６７０の７ビットの出力信号及び前記Ｓ７２演算器３８０の７ビットの出力信号は、排他的論理和の演算が遂行されて７ビットの信号ＲＲ_４になる。
従って、１６ビットの暗号化された信号ＲＬ_４‖ＲＲ_４は、前記９ビットの信号ＲＬ_３(＝ＲＬ_４)と７ビットの信号ＲＲ_４が演算されて生成される。

図７は、本発明の実施例によるＫＡＳＵＭＩハードウェアの構成を示す。
図７を参照すると、ＫＡＳＵＭＩ暗号化ブロックは、複数の多重化器(ＭＵＸ１７０１、ＭＵＸ２７０３、ＭＵＸ３７０６、ＭＵＸ４７０８、ＭＵＸ５７１０)と、複数のレジスタ(レジスタＢ１７０２、レジスタＢ２７０４)と、複数の暗号化部(ＦＬ暗号化部７０７、ＦＯ暗号化部７０９)と、ＫＡＳＵＭＩ暗号化ブロックの構成要素を制御する制御器７００と、暗号化キー値を提供するキースケジューラー７１１とから構成される。ここで、制御器７００は、前記複数のＭＵＸ７０１、７０３、７０６、７０８、及び７１０に制御信号を印加して奇数ラウンド暗号化演算及び偶数ラウンド暗号化演算が遂行されるときにＦＬ暗号化部７０７、ＦＯ暗号化部７０９の演算手順を異なるように制御する。これをさらに具体的に説明すると、下記のようである。

まず、奇数ラウンド暗号化演算において、６４ビットの平文信号は、３２ビットの信号Ｌ_０と３２ビットの信号Ｒ_０に分割されてＭＵＸ１７０１及びＭＵＸ２７０３のそれぞれに入力される。前記ＭＵＸ１７０１は、前記３２ビットの信号Ｌ_０を制御器７００から印加された制御信号に従ってレジスタＢ１７０２に出力する。また、前記ＭＵＸ２７０３は、前記３２ビットの信号Ｒ_０を制御器７００から印加された制御信号に従ってレジスタＢ２７０４に出力する。レジスタＢ１７０２は、ＭＵＸ１７０１から受信された前記３２ビットの信号Ｌ_０を臨時に貯蔵する。レジスタＢ２７０４は、ＭＵＸ２１０３から受信された前記３２ビットの信号Ｒ_０を臨時に貯蔵する。このとき、制御器７００からレジスタＢ１７０２及びレジスタＢ２７０４に制御信号が印加されると、前記レジスタＢ１７０２及びレジスタＢ２７０４は、それぞれ臨時に貯蔵された３２ビットの信号Ｌ_０と信号Ｒ_０を出力する。制御器７００は、ＭＵＸ３７０６、ＭＵＸ４７０８、ＭＵＸ５７１０に制御信号を印加して、前記ＭＵＸ７０６、ＭＵＸ７０８、ＭＵＸ７１０が“０の経路”で動作するように制御する。従って、奇数ラウンド暗号化演算は、実線で示されたように暗号化演算を遂行する。ＭＵＸ３７０６は、前記信号Ｌ_０を“０の経路”を通じてＦＬ暗号化部７０７に出力する。前記ＦＬ暗号化部７０７は、前記信号Ｌ_０をキースケジューラー７１１から提供される奇数番目の第１暗号化キーＫＬ_ｉ、ｊ(前記ｉ及びｊは、０＜ｉ≦８、０＜ｊ≦２の値を有する。)によって暗号化演算を遂行した後に、暗号化された信号Ｌ_０１をＭＵＸ４７０８に出力する。ＭＵＸ４７０８は、信号Ｌ_０１を“０の経路”を通じてＦＯ暗号化部７０９に出力する。Ｆ０暗号化部７０９は、前記暗号化信号Ｌ_０１をキースケジューラー７１１から提供される奇数番目の第２暗号化キーＫＩ_ｉ、ｊと奇数番目の第３暗号化キーＫＯ_ｉ、ｊ(前記ｉ及びｊは、０＜ｉ≦８、０＜ｊ≦３の値を有する。)によって暗号化演算を遂行した後に、暗号化された信号Ｌ_０２をＭＵＸ５７１０に出力する。ＭＵＸ５７１０は、前記信号Ｌ_０２を“０の経路”を通じて出力する。前記信号Ｌ_０２は、前記レジスタＢ２７０４から出力された信号Ｒ_０と排他的論理和の演算が遂行されて暗号化信号Ｒ_１になる。前記信号Ｒ_１(＝信号Ｌ_１)は、ＭＵＸ１７０１にフィードバックされる。

一方、偶数ラウンド暗号化演算でフィードバックされた３２ビットの信号Ｒ_１は、ＭＵＸ１７０１に入力され、３２ビットの信号Ｌ_０は、ＭＵＸ２７０３に入力される。前記ＭＵＸ１７０１に入力された前記３２ビットの信号Ｒ_１は、制御器７００から印加された制御信号に従ってレジスタＢ１７０２に出力される。また、前記ＭＵＸ２７０３に入力された前記３２ビットの信号Ｌ_０は、制御器７００から印加された制御信号に従ってレジスタＢ２７０４に出力される。レジスタＢ１７０２は、ＭＵＸ１７０１から受信された前記３２ビットの信号Ｒ_１を臨時に貯蔵する。レジスタＢ２７０４は、ＭＵＸ２１０３から受信された前記３２ビットの信号Ｌ_０を臨時に貯蔵する。このとき、制御器７００からレジスタＢ１７０２とレジスタＢ２７０４に制御信号が印加されると、前記レジスタＢ１７０２及びレジスタＢ２７０４は、それぞれ臨時に貯蔵された３２ビットの信号Ｒ_１及び信号Ｌ_０を出力する。制御器７００は、複数のＭＵＸ７０６、ＭＵＸ７０８、ＭＵＸ７１０に制御信号を印加して入力された信号を“１の経路”にパスするように制御する。すなわち、偶数ラウンド暗号化演算は、点線で示されたように、暗号化演算を遂行する。ＭＵＸ４７０８は、前記信号Ｒ_１を制御器７００から印加される制御信号に従って受信し、信号Ｒ_１を１の経路を通じてＦＯ暗号化部７０９に出力する。Ｆ０暗号化部７０９は、前記入力された３２ビットの暗号化信号Ｒ_１をキースケジューラー７１１から提供される偶数番目の第２暗号化キーＫＩ_ｉ、ｊ及び偶数番目の第３暗号化キーＫＯ_ｉ、ｊ(前記ｉ及びｊは、０＜ｉ≦８、０＜ｊ≦３を有する。)によって暗号化演算を遂行した後に、暗号化された信号Ｒ_１１を出力する。前記信号Ｒ_１１は、ＭＵＸ３７０６に入力される。前記ＭＵＸ３７０６は、前記信号Ｒ_１１を“１の経路”を通じてＦＬ暗号化部７０７に出力する。前記ＦＬ暗号化部７０７は、前記信号Ｒ_１１をキースケジューラー７１１から提供される偶数番目の第１暗号化キーＫＬ_ｉ、ｊ(前記ｉ及びｊは、０＜ｉ≦８、０＜ｊ≦２の値を有する)によって暗号化演算を遂行した後に、暗号化された信号Ｒ_１２をＭＵＸ５７１０に出力する。ＭＵＸ５７１０は、前記信号Ｒ_１２を１の経路を通じて出力する。前記信号Ｒ_１２は、前記レジスタＢ２７０４から出力された信号Ｌ_０と排他的論理和の演算が遂行されて暗号化信号Ｒ_２(＝Ｌ_２)になる。前記暗号化信号Ｒ_２(＝Ｌ_２)は、ＭＵＸ１７０１にフィードバックされる。

前述したように、奇数ラウンド暗号化演算のときに、制御器７００は、ＭＵＸ７０６、ＭＵＸ７０８、ＭＵＸ７１０に制御信号を印加して前記ＭＵＸ７０６、ＭＵＸ７０８、ＭＵＸ７１０の動作を“０の経路”で制御する。すなわち、ＦＬ暗号化部７０７でまず暗号化演算を遂行した後に、ＦＯ暗号化部７０９で暗号化演算を遂行する。従って、偶数ラウンド暗号化演算のときに、前記制御器７００は、ＭＵＸ７０６、ＭＵＸ７０８、ＭＵＸ７１０に制御信号を印加して前記ＭＵＸ７０６、ＭＵＸ７０８、ＭＵＸ７１０の動作をすべて“１の経路”で制御する。従って、奇数ラウンド暗号化演算である場合に、入力された３２ビットの信号は、ＦＬ暗号化部７０７でキースケジューラー１０５から提供される奇数番目の第１暗号化キーＫＬ_ｉ、ｊ及びＫＬ_ｉ、ｊによって暗号化された後に、ＦＯ暗号化部７０９で奇数番目の第２暗号化キーＫＩ_ｉ、ｊ及び奇数番目の第３暗号化キーＫＯ_ｉ、ｊによって暗号化演算が遂行される。一方、偶数ラウンド暗号化演算である場合に、入力された３２ビットの信号は、ＦＯ暗号化部７０９で偶数番目の第２暗号化キーＫＩ_ｉ、ｊ及び偶数番目の第３暗号化キーＫＯ_ｉ、ｊによって暗号化演算が遂行された後に、ＦＬ暗号化部７０７で偶数番目の第１暗号化キーＫＬ_ｉ、ｊによって暗号化演算が遂行される。

従って、前記ＫＡＳＵＭＩ暗号化ブロックは、１つのＦＬ暗号化部７０７及びＦＯ暗号化部７０９を備えて、従来と同一の暗号化演算を遂行する効果がある。また、ハードウェアの具現のときに、素子の使用を最小化して暗号化演算に従う消費電力を減少させる効果がある。

図８は、本発明の実施例によるＫＡＳＵＭＩ動作で従来の暗号化アルゴリズムを示す。
図８を参照すると、複数のＫＡＳＵＭＩアルゴリズムブロックで構成された暗号化アルゴリズムｆ８を具現するもので、受信側から伝送しようとする平文信号が入力されたメモリ８７０から前記平文信号をロードして暗号化演算を反復的に遂行した後に、最終的に、暗号化された信号を同一のメモリ８７０に貯蔵するステップを示す。

前記暗号化アルゴリズムｆ８は、最大５１１４ビットのデータの暗号化演算を遂行するブロック暗号化システムである。従って、前記暗号化アルゴリズムｆ８は、最大８０回のＫＡＳＵＭＩ暗号化演算を遂行できる。このとき、暗号化しようとするデータの長さ(平文信号)に従ってＫＡＳＵＭＩ暗号化ブロックの演算の数は可変され、前記暗号化アルゴリズムｆ８は、ブロックカウンタを備えてＫＡＳＵＭＩ暗号化演算の回数をカウントする。図８では、複数のＫＡＳＵＭＩ暗号化ブロックを示したが、これは、１つのＫＡＳＵＭＩ暗号化ブロックが入力された信号の暗号化演算を遂行して暗号化信号を出力し、前記出力された暗号化信号をフィードバックしてさらに暗号化演算を遂行することを示すためである。また、前記暗号化アルゴリズムｆ８において、ＣＫ及びＫＭは、キースケジューラー(図示せず)から提供されるもので、それぞれ１２８ビットを有する。また、前記制御器８００は、メモリ８７０に制御信号を印加して前記メモリ８７０の動作を制御する。前記制御信号は、前記メモリ８７０に入力された平文信号のアドレスを割り当てるアドレス信号と、前記メモリ８７０の動作を制御するイネーブル／ディスエーブル制御信号と、前記メモリ８７０に貯蔵されている平文信号を読み出す(READ)ための動作と前記平文信号の暗号化演算を遂行した後に、前記メモリ８７０に書き込む(WRITE)ための動作を制御する読出し／書込み信号と、割り当てられたアドレスに単位大きさの平文信号及び暗号化信号を示すデータ信号とを含む。

ＫＡＳＵＭＩ暗号化ブロック８１０で、６４ビットの暗号化初期値は、キースケジューラー(図示せず)から提供される１２８ビットの暗号化キー値と１２８ビットの常数との排他的論理和を行った値(式(4))によって暗号化演算を遂行して初期ＫＡＳＵＭＩ暗号化信号Ｋ_００を出力する。前記出力された信号Ｋ_００は、レジスタＤ８２０に臨時に貯蔵される。前記レジスタ８２０は、暗号化ブロック制御器(図示せず)から印加される制御信号に従って信号Ｋ_００を出力する。ここまでは、ＫＡＳＵＭＩ暗号化演算を遂行するための初期の演算ステップを説明したものである。

第１暗号化演算過程において、前記初期信号Ｋ_００は、制御器８００の制御信号によってブロックカウントされたブロックカウンタ値０(ＢＬＫＣＮＴ０)と排他的論理和の演算が遂行された後にＫＡＳＵＭＩ暗号化ブロック８３０に入力される。ＫＡＳＵＭＩ暗号化ブロック８３０で、前記初期暗号化信号Ｋ_００は、キースケジューラーから受信した暗号化キー値ＣＫによって暗号化演算が遂行されてビット０からビット６３までの大きさを有するキーストリームを有する６４ビットの暗号化信号Ｋ_０１になる。制御器８００は、メモリ８７０に制御信号を印加して第１アドレスに割り当てられている平文信号Ｄ_１を読み出す。前記信号Ｄ_１は、前記信号Ｋ_０１と排他的論理和の演算が遂行されて暗号化信号Ｋ_１になる。前記制御器８００は、メモリ２７０に制御信号を印加して第１暗号化信号Ｋ_１を第１アドレスに割り当てる。すなわち、平文信号Ｄ_１の割り当てられたアドレスに前記暗号化された信号Ｋ１を貯蔵する。

第２暗号化演算過程において、前記初期暗号化信号Ｋ_００は、制御器８００の制御信号によってブロックカウントされたブロックカウンタ１(ＢＬＫＣＮＴ１)と排他的論理和の演算が遂行されて信号Ｋ_１０になる。前記信号Ｋ_１０は、前記ＫＡＳＵＭＩ暗号化ブロック８３０から出力された信号Ｋ_０１と排他的論理和の演算が遂行されて信号Ｋ_１１になる。ＫＡＳＵＭＩ暗号化ブロック８４０で、前記初期ＫＡＳＵＭＩ暗号化信号Ｋ_１１は、キースケジューラーから提供される暗号化キー値(ＣＫ)によって暗号化演算が遂行されてビット６４からビット１２７までの大きさを有するキーストリームを有する６４ビットの暗号化信号Ｋ_０２になる。制御器８００は、メモリ８７０で第２アドレスに割り当てられている平文信号Ｄ_２を読み出す。前記信号Ｄ_２は、前記信号Ｋ_０２と排他的論理和の演算が遂行されて暗号化信号Ｋ_２になる。前記メモリ８７０は、第２暗号化信号Ｋ_２を第２アドレスに貯蔵する。すなわち、平文信号Ｄ_２に割り当てられているアドレスに暗号化信号Ｋ_２を貯蔵する。

ｆ８関数において、入力される平文信号の大きさに従ってブロックカウンタの数が定められ、前記のようなＫＡＳＵＭＩ暗号化演算が遂行される。このとき、制御器８００は、メモリ８７０に制御信号を印加して任意のアドレスに割り当てられている平文信号をロードしてＫＡＳＵＭＩ暗号化演算を遂行した後に、暗号化された信号を前記アドレスと同一の位置にさらに貯蔵する。すなわち、入力メモリ及び出力メモリを共有してハードウェア構成を簡略にする。

以上、本発明の詳細について具体的な実施形態に基づき説明してきたが、本発明の範囲を逸脱しない限り、各種の変形が可能なのは明らかである。従って、本発明の範囲は、上記実施形態に限るものでなく、特許請求の範囲のみならず、その範囲と均等なものにより定められるべきである。

従来技術によるＫＡＳＵＭＩ暗号化ブロックのハードウェア構成を示す図。従来技術によるＫＡＳＵＭＩ暗号化ブロック及びメモリ構造に従って暗号化アルゴリズムを示す図。本発明の実施例が適用されるＫＡＳＵＭＩ暗号化アルゴリズムを示す図。図３に示したＦＬ暗号化部の詳細な構造を示す図。図３に示したＦＯ暗号化部の詳細な構造を示す図。図５に示したＦＩ暗号化部の詳細な構造を示す図。本発明の実施例によるＫＡＳＵＭＩハードウェアの構成を示す図。本発明の実施例によるＫＡＳＵＭＩ動作で従来の暗号化アルゴリズムを示す図。

符号の説明

３０１ＡＮＤゲート
３０２、３０４シフトレジスタ
３０３ＯＲゲート
３１０〜３８０ＦＬｉ暗号化部（１≦ｉ≦８）
４１０〜４８０Ｆ０ｉ暗号化部（１≦ｉ≦８）

Claims

長さが２ｎである入力ビット列を長さがｎである第１及び第２サブビット列に分割して暗号化手順によって暗号化演算を遂行して、最終的に長さが２ｎである暗号化ビット列を出力する暗号化装置において、
制御信号に従って前記第１サブビット列を入力して第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第１暗号化ビット列を出力するか、第２暗号化ビット列を入力して前記第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第３暗号化ビット列を出力する第１暗号化部と、
前記制御信号に従って前記第１暗号化ビット列を入力して第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び第３暗号化コードＫＬ_１，１、ＫＬ_１，２、ＫＬ_１，３により暗号化することによって長さがｎである前記第４暗号化ビット列を出力するか、前記第１サブビット列を入力して前記第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び前記第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３により暗号化することによって長さがｎである前記第２暗号化ビット列を出力する第２暗号化部と、
前記第１サブビット列、前記第１暗号化ビット列、及び前記第２暗号化ビット列に同一のサイズの長さがｎである所定の第１暗号化コードＫＬ_１，１、ＫＬ_１，２と第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３と第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３とを提供するキースケジューラーと、
前記制御信号に従って複数の多重化器が前記第１サブビット列を出力して前記第１暗号化部に入力されるか、前記第２暗号化部に入力されて前記キースケジューラーから提供される前記第１暗号化コードＫＬ_１，１、ＫＬ_１，２、第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３、及び第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３によって暗号化演算を遂行するように制御する制御器と、から構成されることを特徴とする暗号化装置。
前記制御器は、前記制御信号に従って前記第１サブビット列を出力して第１暗号化部で第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第１暗号化ビット列を出力し、前記第１暗号化ビット列を入力して第２暗号化部で第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３により暗号化することによって長さがｎである第４暗号化ビット列を出力し、前記第２サブビット列を出力するように制御した後に、前記第４暗号化ビット列と前記第２サブビット列との排他的論理和の演算を遂行して第５暗号化ビット列を出力するように制御する請求項１記載の暗号化装置。
前記制御器は、前記制御信号に従って前記第１サブビット列を出力して第２暗号化部で第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３により暗号化することによって長さがｎである第２暗号化ビット列を出力し、前記第２暗号化ビット列を入力して第１暗号化部を通じて第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第３暗号化ビット列を出力し、前記第２サブビット列を出力するように制御した後に、前記第３暗号化ビット列と前記第２サブビット列との排他的論理和の演算を遂行して第６暗号化ビット列を出力するように制御する請求項１記載の暗号化装置。
前記第１サブビット列と前記第２サブビット列を臨時に貯蔵し、前記制御器から印加される制御信号に従って前記第１サブビット列と前記第２サブビット列を出力する少なくとも２個以上のレジスタをさらに備える請求項１記載の暗号化装置。
前記制御器は、複数の多重化器に第１制御信号を印加して前記第１暗号化部が前記第１サブビット列を入力して第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって前記第１暗号化ビット列を出力した後に、第２暗号化部が前記第１暗号化ビット列を第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３により暗号化することによって長さがｎである第４暗号化ビット列を出力するように制御する請求項２記載の暗号化装置。
前記制御器は、複数の多重化器に第２制御信号を印加して前記第２暗号化部が前記第１サブビット列を入力して第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３により暗号化することによって前記第２暗号化ビット列を出力した後に、前記第１暗号化部で前記第２暗号化ビット列を第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって前記第３暗号化ビット列を出力するように制御する請求項３記載の暗号化装置。
長さが２ｎである第１入力ビット列を長さがｎである第１及び第２サブビット列に分割して暗号化手順によって暗号化演算を遂行して、最終的に長さが２ｎである暗号化ビット列を出力する暗号化方法において、
制御器から印加される制御信号に従って第１暗号化部が前記長さがｎである第１サブビット列を入力してキースケジューラーから提供される第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第１暗号化ビット列を出力するか、第２暗号化部から出力される長さがｎである第２暗号化ビット列を入力して前記第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第３暗号化ビット列を出力するステップと、
前記制御器から印加される制御信号によって第２暗号化部が前記長さｎである前記第１暗号化ビット列を入力して前記キースケジューラーから提供される第２暗号化コードＫＯ_１,１、ＫＯ_１,２、ＫＯ_１,３及び第３暗号化コードＫＩ_１,１、ＫＩ_１,２、ＫＩ_１,３により暗号化することによって長さがｎである前記第４暗号化ビット列を出力するか、前記長さがｎである前記第１サブビット列を入力して前記第２暗号化コードＫＯ_１,１、ＫＯ_１,２、ＫＯ_１,３及び第３暗号化コードＫＩ_１,１、ＫＩ_１,２、ＫＩ_１,３により暗号化することによって長さがｎである前記第２暗号化ビット列を出力するステップと、から構成されることを特徴とする暗号化方法。
制御信号に従って前記第１暗号化部が前記第１サブビット列を入力してキースケジューラーから提供される第１暗号化コードＫＬ_１,１、ＫＬ_１,２により暗号化することによって長さがｎである第１暗号化ビット列を出力するステップと、
前記第２暗号化部が前記第１暗号化ビット列を入力してキースケジューラーから提供される第２暗号化コードＫＯ_１,１、ＫＯ_１,２、ＫＯ_１,３及び第３暗号化コードＫＩ_１,１、ＫＩ_１,２、ＫＩ_１,３により暗号化することによって長さがｎである第４暗号化ビット列を出力するステップと、
前記第４暗号化ビット列と前記第２サブビット列との排他的論理和の演算を遂行して長さがｎである第５暗号化ビット列を出力するステップと、から構成される請求項７記載の暗号化方法。
制御信号に従って前記第２暗号化部が前記第１サブビット列を入力してキースケジューラーから提供される第２暗号化コードＫＯ_１,１、ＫＯ_１,２、ＫＯ_１,３及び第３暗号化コードＫＩ_１,１、ＫＩ_１,２、ＫＩ_１,３により暗号化することによって前記第２暗号化ビット列を出力するステップと、
前記第１暗号化部が前記第２暗号化ビット列を入力してキースケジューラーから提供される第１暗号化コードＫＬ_１,１、ＫＬ_１,２により暗号化することによって長さがｎである第３暗号化ビット列を出力するステップと、
前記第３暗号化ビット列と前記第２サブビット列を排他的論理和の演算を遂行して長さがｎである第６暗号化ビット列を出力するステップと、から構成される請求項７記載の暗号化方法。
少なくとも２個以上のレジスタが前記制御器から印加される制御信号に従って、前記第１サブビット列と前記第２サブビット列を臨時に貯蔵して出力するステップをさらに備える請求項７記載の暗号化方法。
前記制御器が複数の多重化器に第１制御信号を印加して前記第１暗号化部が長さがｎである第１サブビット列を入力して前記第１暗号化コードＫＬ_１,１、ＫＬ_１,２により暗号化することによって長さがｎである第１暗号化ビット列を出力し、前記第２暗号化部が前記第１暗号化ビット列を入力して第２暗号化コードＫＯ_１,１、ＫＯ_１,２、ＫＯ_１,３及び第３暗号化コードＫＩ_１,１、ＫＩ_１,２、ＫＩ_１,３により暗号化することによって長さがｎである第４暗号化ビット列を出力するように制御するステップである請求項８記載の暗号化方法。
前記制御器が複数の多重化器に第２制御信号を印加して第２暗号化部が前記第１サブビット列を入力して第２暗号化コードＫＯ_１，１、ＫＯ_１，２、ＫＯ_１，３及び第３暗号化コードＫＩ_１，１、ＫＩ_１，２、ＫＩ_１，３により暗号化することによって長さがｎである前記第２暗号化ビット列を出力し、第１暗号化部が前記第２暗号化ビット列を入力して第１暗号化コードＫＬ_１，１、ＫＬ_１，２により暗号化することによって長さがｎである第３暗号化ビット列を出力するように制御するステップである請求項９記載の暗号化方法。
長さが２ｎである第１入力ビット列を入力して第１暗号化演算を遂行して長さが２ｎである第１暗号化ビット列を出力して長さがｍである第２入力ビット列と第２暗号化演算を遂行して、最終的に長さがｍである第２暗号化ビット列を出力する暗号化装置において、
前記第１入力ビット列を入力してキースケジューラーから提供される長さが４ｎである暗号化コードによって暗号化することにより、長さが２ｎである第１暗号化ビット列を出力する暗号化部と、
制御信号に従ってメモリから前記長さがｍである第２入力ビット列を出力して前記第１暗号化ビット列と暗号化演算を遂行して長さがｍである第２暗号化ビット列を出力し、前記制御信号に従って前記メモリに前記第２暗号化ビット列をさらに貯蔵するように制御する制御器と、から構成されることを特徴とする暗号化装置。
前記制御器は、メモリに制御信号を印加して前記長さがｍである第２入力ビット列のうち、任意のアドレスに割り当てられている単位大きさの第１サブビット列を出力して前記第１暗号化ビット列と暗号化演算を遂行した後に、単位大きさを有する第２サブ暗号化ビット列を出力し、前記メモリに制御信号を印加して前記アドレスに前記第２サブ暗号化ビット列をさらに貯蔵するように制御する請求項１３記載の暗号化装置。
前記第１入力ビット列を入力してキースケジューラーから提供される長さが４ｎである暗号化コードによって暗号化することにより、長さが２ｎである第１暗号化ビット列を出力する暗号化部は、前記メモリに貯蔵されている前記第２入力ビット列の長さに従って前記第１暗号化演算を反復的に遂行する請求項１３記載の暗号化装置。
前記制御器は、前記メモリに読出し制御信号を印加して前記長さがｍである第２入力ビット列のうち、任意のアドレスに割り当てられている単位大きさの第１サブビット列を出力して前記第１暗号化ビット列と暗号化演算を遂行した後に、単位大きさを有する第２サブ暗号化ビット列を出力し、前記メモリに書込み制御信号を印加して前記アドレスに前記第２サブ暗号化ビット列をさらに貯蔵するように制御する請求項１４記載の暗号化装置。
前記メモリは、前記制御器の制御信号に従って読出し動作及び書込み動作を遂行するバッファメモリである請求項１６記載の暗号化装置。
長さが２ｎである第１入力ビット列を入力して第１暗号化演算を遂行して長さが２ｎである第１暗号化ビット列を出力して長さがｍである第２入力ビット列と第２暗号化演算を遂行して、最終的に長さがｍである第２暗号化ビット列を出力する暗号化方法において、
暗号化部が前記第１入力ビット列を入力してキースケジューラーから提供される長さが４ｎである暗号化コードによって第１暗号化することにより、長さが２ｎである第１暗号化ビット列を出力するステップと、
制御器がメモリに制御信号を印加して前記長さがｍである第２入力ビット列を出力し、前記第１暗号化ビット列と暗号化演算を遂行した後に、長さがｍである第２暗号化ビット列を出力して前記メモリに制御信号を印加して前記第２暗号化ビット列をさらに貯蔵するステップと、から構成されることを特徴とする暗号化方法。
前記制御器がメモリに制御信号を印加して前記長さがｍである第２入力ビット列を出力し、前記第１暗号化ビット列と暗号化演算を遂行した後に、長さがｍである第２暗号化ビット列を出力して前記メモリに制御信号を印加して前記第２暗号化ビット列をさらに貯蔵するステップは、
前記制御器が前記メモリに制御信号を印加して前記長さがｍである第２入力ビット列のうち、任意のアドレスに割り当てられている単位大きさの第１サブビット列を出力し、前記第１暗号化ビット列と第２暗号化演算を遂行した後に、単位大きさを有する第２サブ暗号化ビット列を出力し、前記制御信号に従って前記メモリの同一のアドレスに前記第２サブ暗号化ビット列をさらに貯蔵するように制御するステップである請求項１８記載の暗号化方法。
前記暗号化部が前記第１入力ビット列を入力してキースケジューラーから提供される長さが４ｎである暗号化コードによって第１暗号化することにより、長さが２ｎである第１暗号化ビット列を出力するステップは、
前記暗号化部が前記メモリに貯蔵されている前記第２入力ビットの長さに従って前記第１暗号化演算を反復的に遂行して前記第１暗号化ビット列を出力するステップである請求項１８記載の暗号化方法。
前記制御器は、前記メモリに読出し制御信号を印加して前記長さがｍである第２入力ビット列のうち、任意のアドレスに割り当てられている単位大きさの第１サブビット列を出力して前記第１暗号化ビット列と暗号化演算を遂行した後、単位大きさを有する第２サブ暗号化ビット列を出力し、前記メモリに書込み制御信号を印加して前記アドレスに前記第２サブ暗号化ビット列をさらに貯蔵するステップである請求項１９記載の暗号化方法。
前記メモリは、制御器の制御信号に従って読出し動作及び書込み動作を遂行するバッファメモリである請求項２１記載の暗号化方法。