【０００１】
【発明の属する技術分野】
この発明は、ダイオードを用いた高周波スイッチ回路に関するものである。
【０００２】
【従来の技術】
従来、ダイオードを用いたシャントスイッチによる高周波スイッチ回路が特許文献１が開示されている。図６はその特許文献１に示されている回路の高周波スイッチ回路部分について示す図である。ここでＤＳＬ２は、ポート１とポート２間に接続した１／４波長の位相線路であり、ポート２と接地との間に、ダイオードＤＤ２とキャパシタＤＣ５との直列回路を接続している。抵抗ＲｄはダイオードＤＤ２に対する直流制御信号の通電路である。
【０００３】
今、ポート１または２に制御信号として正電圧を印加すると、ダイオードＤＤ２がオンして、ＤＳＬ２のダイオードＤＤ２接続端が短絡状態となる。したがって、１／４波長位相線路ＤＳＬ２を介してポート１からＤＳＬ２側を見たインピーダンスは開放状態となる。そのため、ポート１−ポート２間は遮断状態となる。
【０００４】
上記制御信号として０［Ｖ］または負の電圧を印加すると、ダイオードＤＤ２がオフして、ダイオードＤＤ２およびキャパシタＤＣ５が存在しないことと等価となる。そのためＤＳＬ２はたとえば単なる５０Ω線路として作用し、ポート１−ポート２間が通過状態となる。
【０００５】
また、ＬＣの並列共振を利用して端子間を遮断するスルースイッチによる共振型高周波スイッチ回路が特許文献２に開示されている。これは、ポート１−ポート２間にダイオードとともにインダクタとキャパシタの並列回路を構成したものであり、ダイオードのオン状態で並列共振させてポート間を遮断状態とし、ダイオードのオフによってその並列共振状態を解除してポート間を通過状態にするものである。
【０００６】
さらにＬＣの並列共振と直列共振とを切り換えるようにした共振型高周波スイッチ回路が特許文献３に開示されている。
【０００７】
また、上述のスルースイッチとシャントスイッチの両方を備えたスイッチ回路が特許文献４に開示されている。
【０００８】
また、シャントスイッチとして利用するダイオードを複数個備えたものが特許文献５に開示されている。図７はその特許文献５に示されている回路の高周波スイッチ回路部分について示す図である。ここでＤＳＬ２，ＤＳＬ３は、ポート１とポート２間に接続した１／４波長の位相線路であり、ＤＳＬ２，ＤＳＬ３の一端と接地との間に、ダイオードＤＤ２，ＤＤ３とキャパシタＤＣ５，ＤＣ６との直列回路をそれぞれ接続している。抵抗Ｒｄ１，Ｒｄ２はそれぞれダイオードＤＤ２，ＤＤ３に対する直流制御信号の通電路である。
【０００９】
【特許文献１】
特開２０００−１６５２７４公報
【特許文献２】
特開平９−１９１２６８号公報
【特許文献３】
特開平８−１８６４６０号公報
【特許文献４】
特開平１０−９３３０２号公報
【特許文献５】
特開平８−３２３０２号公報
【００１０】
【発明が解決しようとする課題】
特許文献１に示されている高周波スイッチ回路では、ポート１−ポート２間のアイソレーションは２０〜３０ｄＢ程度であった。この高周波スイッチとともにＳＡＷフィルタを用いれば総合的なアイソレーションは高めることができる。しかし、たとえばＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ ）とＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｒｖｉｃｅ）を切り換えるようなスイッチプレクサの場合に、ＰＣＳの送信周波数帯域（１８５０〜１９１０ＭＨｚ）とＤＣＳの受信周波数帯域（１８０５〜１８８０ＭＨｚ）の周波数帯が重なっているため、ＳＡＷフィルタによってアイソレーションを確保することはできない。
【００１１】
また、特許文献２，３に示されている並列共振を利用した高周波スイッチ回路においても、たとえば４０ｄＢ以上の高いアイソレーションを実現することはできず、ダイオードオフ時の通過状態で挿入損失の低減が困難であった。
【００１２】
スルースイッチとシャントスイッチの両方を備えた特許文献４では、スルースイッチだけまたはシャントスイッチだけのものに比べて高いアイソレーションを得ることができる。しかしスイッチ素子としてＦＥＴを用いているので、制御電圧を印加するための回路が複雑になるという欠点があった。
【００１３】
さらに、特許文献５に示されているように、シャントスイッチとして利用するダイオードを複数個備えるとアイソレーションの向上はある程度図れるものの、ダイオードを駆動する消費電流が増大するという欠点があった。
【００１４】
この発明の目的は、スイッチ制御のための制御信号を与える回路を複雑化することなく、また消費電流を増大させることなく、高いアイソレーションを確保した高周波スイッチ回路を提供することにある。
【００１５】
【課題を解決するための手段】
この発明は、２つのポート間に直列に挿入されて、信号を断続するスルースイッチ部と、該スルースイッチ部の途中と接地との間を断続するシャントスイッチ部とを備え、前記スルースイッチ部の開閉部に第１のダイオードを設け、前記シャントスイッチ部の開閉部に第２のダイオードを設けたことを特徴としている。
【００１６】
このようにスルースイッチ部とシャントスイッチ部の両方にそれぞれダイオードを設けたことにより制御信号を与える回路を複雑化することなく、スルースイッチ部とシャントスイッチ部を有する高アイソレーション特性を備えた高周波スイッチ回路を構成できる。
【００１７】
また、この発明は、第１・第２のダイオード同士を制御信号の通電経路に関して同一方向に接続して、単一の制御信号で第１・第２の２つのダイオードを同一状態にオン・オフするようにしたことを特徴としている。
【００１８】
この構造により、単一の制御信号で２つのダイオードを同一状態にオン・オフ状態にでき、制御信号を与える回路を極めて単純に構成できるようになる。
【００１９】
また、この発明は、前記スルースイッチ部を、前記第１のダイオードと第１のインダクタとによる直列回路に、第１のキャパシタを並列に接続して並列回路を構成するとともに、さらにこの並列回路に第２のインダクタを直列に接続して構成し、前記シャントスイッチ部を、第２のキャパシタに前記第２のダイオードを直列に接続して構成したことを特徴としている。
【００２０】
スルースイッチ部は、第１のダイオードがオン状態の時第１のインダクタと第１のキャパシタとで並列共振して、２つのポート間が遮断する。またそれと同時に第２のダイオードのオンにより高周波信号が第２のキャパシタを介してシャントされて高アイソレーションが得られる。第１・第２のダイオードがオフ状態の時、第１のキャパシタと第２のインダクタとが直列共振して低挿入損失で２つのポート間を通過することになる。
【００２１】
【発明の実施の形態】
第１の実施形態に係る高周波スイッチ回路について、図１を基に説明する。
図１の（Ａ）に示す例では、第１のダイオードＤＤ３と第１のインダクタＤＬｒ１とによる直列回路に、第１のキャパシタＤＣｒ１を並列に接続して並列回路を構成するとともに、さらにこの並列回路に第２のインダクタＤＬｒ２を直列に接続することによって、ポート１−２間にスルースイッチ部ＳＷＴを構成している。また上記並列回路と第２のインダクタＤＬｒ２との接続点と接地との間に、第２のダイオードＤＤ２と第２のキャパシタＤＣ５との直列回路によるシャントスイッチ部ＳＷＳを設けている。
【００２２】
第２のダイオードＤＤ２と第２のキャパシタＤＣ５との接続点と制御信号入力端子Ｖｃ１との間には制御信号通電用抵抗Ｒｄを設けている。また上記並列回路の他方の端部（シャントスイッチ部ＳＷＳの接続端とは逆の端部）と制御信号入力端子Ｖｃ２との間にインダクタＬｄを設けている。さらに、この制御信号入力端子Ｖｃ２と接地との間にキャパシタＣｄを接続している。
第１のダイオードＤＤ３と第２のダイオードＤＤ２同士は、制御信号の通電経路に関して同一方向になるようにそれらの向きを定めている。したがって、Ｖｃ１→Ｒｄ→ＤＤ２→ＤＤ３→ＤＬｒ１→Ｌｄ→Ｖｃ２の経路で制御信号が通電する。
【００２３】
このようにして、抵抗Ｒｄ、インダクタＬｄ、キャパシタＣｄを設けるだけで制御信号を与えることができ、制御信号を与える回路を複雑化することがない。また２つのダイオードを直列に接続しているので消費電流は増大しない。
【００２４】
今、ダイオードＤＤ２，ＤＤ３に対して順方向に通電されるように制御信号入力端子Ｖｃ１，Ｖｃ２間に制御電圧を印加すると、第１のダイオードＤＤ３および第２のダイオードＤＤ２が共にオンする。第１のダイオードＤＤ３がオンすれば、第１のインダクタＤＬｒ１と第１のキャパシタＤＣｒ１とが並列共振する。また、これと同時に第２のダイオードＤＤ２のオンにより、並列回路ＰＣと第２のインダクタＤＬｒ２との接続点と接地との間がＤＤ２およびＤＣ５を介してシャントされる。これによりポート１−ポート２間がスルースイッチ部ＳＷＴにより遮断され、且つシャントスイッチ部ＳＷＳにより減衰される。特に上記並列共振周波数帯域の信号がスルースイッチ部ＳＷＴで大きく減衰される。
【００２５】
ダイオードＤＤ２，ＤＤ３が共に逆バイアスまたは無バイアス状態となるように、制御信号入力端子Ｖｃ１−Ｖｃ２間に対する制御電圧印加の解除または逆バイアス電圧を印加すると、ダイオードＤＤ３，ＤＤ２が共にオフする。ダイオードＤＤ３のオフにより、第１のインダクタＤＬｒ１は作用しなくなり、第１のキャパシタＤＣｒ１と第２のインダクタＤＬｒ２とが直列共振する。また、第２のダイオードＤＤ２のオフによりシャントスイッチ部ＳＷＳは開放される。これによりポート１−ポート２間が通過状態となる。この時、上記直列共振周波数帯域の信号が低挿入損失で通過することになる。
このようにして高いアイソレーション特性および低挿入損失特性が得られる。
【００２６】
図１の（Ｂ）は（Ａ）に示したダイオードＤＤ２，ＤＤ３の方向を逆にした例である。また、制御信号通電用抵抗Ｒｄの一端を接地している。なお、第１のダイオードＤＤ３と第１のインダクタＤＬｒ１は直列関係であるので、その順序は逆になっても同じ効果が得られる。この（Ｂ）に示す例で、制御信号入力端子Ｖｃに正電圧を印加するとダイオードＤＤ３，ＤＤ２がともにオンし、０Ｖまたは負の電圧を印加するとＤＤ３，ＤＤ２がともにオフする。ダイオードＤＤ２，ＤＤ３のオン・オフ状態によるポート１−ポート２間の遮断／通過状態は（Ａ）の場合と同様である。
【００２７】
次に、第２の実施形態に係るスイッチプレクサの構成を図２を基に説明する。
この例は、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と前述のＤＣＳおよびＰＣＳの３つの周波数帯域を用いる、ＧＳＭ／ＤＣＳ／ＰＣＳトリプルバンドのスイッチプレクサである。図２においてＧＳＭＴｘはＧＳＭの送信信号入力端子、ＧＳＭＲｘはＧＳＭの受信信号出力端子である。ＤＣＳ／ＰＣＳＴｘはＤＣＳおよびＰＣＳの送信信号入力端子である。ＰＣＳＲｘはＰＣＳの受信信号出力端子、ＤＣＳＲｘはＤＣＳの受信信号出力端子である。さらにＡＮＴはアンテナ接続端子である。
【００２８】
ＬＰＦ１はＧＳＭの送信信号を通過させるローパスフィルタである。このローパスフィルタＬＰＦ１はキャパシタｇＣｕ１，ｇＣｕ２，ｇＣｃ１および線路ｇＬｔ１によって構成している。ＳＷ１はＧＳＭの送信信号と受信信号の切り換えを行う高周波スイッチ回路である。この高周波スイッチ回路ＳＷ１は、ダイオードｇＤ１，ｇＤ２とキャパシタｇＣ５とで構成している。インダクタｇＳＬ１と抵抗Ｒｇは制御信号の通電経路を構成している。
【００２９】
ＬＰＦ２はＤＣＳ／ＰＣＳ信号の送信信号を通過させるローパスフィルタである。このローパスフィルタＬＰＦ２はキャパシタｄＣｕ２，ｄＣｕ３，ｄＣｃ２および線路ｄＬｔ２によって構成している。
【００３０】
ＴＳ１はＤＣＳ／ＰＣＳＴｘについてのスルースイッチ部である。このスルースイッチ部ＴＳ１はキャパシタｄｐＳＣｃとインダクタｄｐＳＬｔの直列回路とダイオードＤＤ１との並列回路によって構成している。インダクタｄｐＳＬ１はダイオードＤＤ１，ＤＤ３，ＤＤ２に対する制御信号の通電のために設けたチョークコイルである。またキャパシタｄｐＣ４はバイパスコンデンサである。
【００３１】
ＴＳ２はＰＣＳＲｘについてのスルースイッチ部である。このスルースイッチ部ＴＳ２はキャパシタｐＳＣｃとインダクタｐＳＬｔの直列回路とダイオードＤＤ４との並列回路によって構成している。インダクタｐＳＬ１はダイオードＤＤ４，ＤＤ３，ＤＤ２に対する制御信号の通電のために設けたチョークコイルである。またキャパシタｐＣ４はバイパスコンデンサである。
【００３２】
ＳＷ２はＤＣＳＲｘ信号の高周波スイッチ回路である。この高周波スイッチ回路ＳＷ２は図１に示した回路と基本的に同様の構成としている。ここでダイオードＤＤ３と線路ＤＬｒ１，ＤＬｒ２およびキャパシタＤＣｒ１によってスルースイッチ部（図１に示したＳＷＴ）を構成していて、ダイオードＤＤ２およびキャパシタＤＣ５によって図１に示したシャントスイッチ部ＳＷＳを構成している。ここでは線路ＤＬｒ１，ＤＬｒ２をいずれもインダクタとして利用している。
【００３３】
また、ＤＰＸはＧＳＭ信号とＤＣＳ／ＰＣＳ信号とのトリプルバンドでアンテナを共用するためのダイプレクサである。このダイプレクサＤＰＸ内のキャパシタＣｕ１，Ｃｔ１および線路Ｌｔ１によってＧＳＭ信号を通過させるローパスフィルタを構成している。また、キャパシタＣｃ１，Ｃｃ２，Ｃｔ２，ｄＣｕ１，ｄＣｃ１および線路Ｌｔ２，ｄＬｔ１とによって、ＤＣＳ／ＰＣＳ信号を通過させるバンドパスフィルタを構成している。
【００３４】
図２において、ＳＷ１はＶｃ３→Ｒｇ→ｇＤ２→ｇＳＬ２→ｇＤ１→ｇＳＬ１が制御信号の通電経路となる。ＧＳＭに関する制御信号入力端子Ｖｃ３に制御電圧を印加してダイオードｇＤ２，ｇＤ１をともにオンさせると、ＧＳＭＲｘ信号が遮断され、ＧＳＭＴｘ信号が通過する。ダイオードｇＤ１，ｇＤ２をともにオフさせると、ＧＳＭＴｘ信号が遮断されＧＳＭＲｘ信号が通過する。
【００３５】
一方、ＤＣＳ／ＰＣＳについては、Ｖｃ２→ｐＳＬ１→ＤＤ４→ＤＬｒ１→ＤＤ３→ＤＤ２→Ｒｄの経路がＰＣＳＲｘについての制御信号通電経路を構成している。また、Ｖｃ１→ｄｐＳＬ１→ＤＤ１→ＤＬｒ１→ＤＤ３→ＤＤ２→Ｒｄの経路がＤＣＳ／ＰＣＳＴｘ信号に関する制御信号通電経路として作用する。すなわち、ＤＣＳ／ＰＣＳＴｘ信号の送信時には、制御信号入力端子Ｖｃ１に正電圧を印加して、ダイオードＤＤ１，ＤＤ２，ＤＤ３のいずれもオンする。このことにより、ＤＣＳ／ＰＣＳＴｘ信号がＬＰＦ２およびＴＳ１を経由してダイプレクサＤＰＸへ通過する。それと同時にＳＷ２はＤＣＳ／ＰＣＳＴｘ信号を遮断する。したがって、ＤＣＳ受信回路側へＤＣＳ／ＰＣＳの送信信号が流れ込まない。
【００３６】
ＰＣＳＲｘ信号を通過させる場合には、制御信号入力端子Ｖｃ２に正電圧を印加して、ダイオードＤＤ４，ＤＤ３，ＤＤ２をともにオンさせる。これによりＰＣＳＲｘ信号がスルースイッチ部ＴＳ２を通過する。
【００３７】
制御信号入力端子Ｖｃ１，Ｖｃ２のいずれにも正電圧を印加しなければ、ダイオードＤＤ１，ＤＤ４，ＤＤ３，ＤＤ２はいずれもオフ状態となり、高周波スイッチ回路ＳＷ２のキャパシタＤＣｒ１と線路ＤＬｒ２とが直列共振する。これによりＤＣＳＲｘ信号がここを通過してＤＣＳの受信が行われる。このとき、ダイオードＤＤ２もオフ状態であるので、このＤＤ２とキャパシタＤＣ５によるシャント回路は接地から切り離された状態となり、アンテナからＤＣＳＲｘへの高周波信号に悪影響を与えない。これによりＤＣＳの受信が行われる。
【００３８】
なお、このとき、ＤＣＳの受信信号がＤＣＳ／ＰＣＳＴｘ端子側へ伝搬しないように、また、ＰＣＳＲｘ端子側へ伝搬しないように、スルースイッチ部ＴＳ１，ＴＳ２が作用する。
【００３９】
図３および図４は、図２に示したスイッチプレクサを誘電体積層基板を用いて構成した時の、各層の構成を示す平面図である。図３および図４において括弧付きの番号は層番号を表していて、値の小さなものほど下層であり、図３の（１）が最下層、図４の（１５）が最上層に相当する。図３の（１）に示す各端子の名称のうち、ＧＮＤは接地端子である。（２）の層にはほぼ全面に接地電極ＧＮＤを形成している。（３）で示す層には、その接地電極との間でそれぞれキャパシタを構成する電極パターンを形成している。（４）〜（８）で示す各層にはそれぞれインダクタとして作用させる線路を形成している。これらの図中の記号は図２に示した各回路素子の記号に対応している。
【００４０】
図４の（９）〜（１４）で示す層にはキャパシタ用電極をそれぞれ形成している。また（１５）で示す最上層には、ダイオードＤＤ１，ＤＤ２，ＤＤ３，ＤＤ４，ｇＤ１，ｇＤ２、チップキャパシタｐＣ４，ｐＳＣｃ，ｄｐＳＣｃ，ｄｐＣ４，ｇＣ５，ｄＣ５、チップインダクタｐＳＬ１，ｐＳＬｔ，ｄｐＳＬｔ，ｄｐＳＬ１，ｇＳＬ１、チップ抵抗Ｒｇ，Ｒｄをそれぞれ搭載している。
【００４１】
このようにして誘電体積層基板内に各種キャパシタおよびインダクタを構成し、その他のダイオードを含む個別部品を誘電体積層基板上に搭載することによって、全体に小型のスイッチプレクサを構成できる。
【００４２】
次に、第３の実施形態に係るスイッチプレクサの構成を図５を基に説明する。
第２の実施形態ではＤＣＳＲｘとＰＣＳＴｘとの周波数の重なりによる、ＰＣＳ送信時のＤＣＳ受信回路への回り込みを抑えるようにした例を示したが、ＧＳＭ９００とＧＳＭ８００のシステムを共に用いる場合に、ＧＳＭ９００のＴｘ帯（８８０〜９１５ＭＨｚ）とＧＳＭ８００のＲｘ帯（８６９〜８９４ＭＨｚ）が重なっているため、同様の問題が生じる。そこで、図５に示す例では、ＧＳＭ８００Ｒｘ端子にこの発明に係る高周波スイッチ回路を適用する。
【００４３】
図５において、ＧＳＭ８００ＲｘはＧＳＭ８００の受信信号出力端子、ＧＳＭ９００ＲｘはＧＳＭ９００の受信信号出力端子、ＧＳＭ８００／ＧＳＭ９００ＴｘはＧＳＭ８００とＧＳＭ９００の送信信号入力端子である。ＳＷ３はＧＳＭ８００Ｒｘについての高周波スイッチ回路である。この部分の構成は図２におけるＳＷ２と同様である。この図５に示す回路の作用は次のとおりである。
【００４４】
まず、ＧＳＭ８００／ＧＳＭ９００送信時には、Ｖｃ１に正の電圧を印加する。これによりＶｃ１→ｇＳＬ１→ｇＤ１→ｇＳＬ３→ｇＤ３→ｇＤ２→Ｒｄが制御信号通電経路となって、ダイオードｇＤ１がオンする。これにより、ＧＳＭ８００／ＧＳＭ９００の送信信号がダイプレクサＤＰＸ側へ通過される。また、このときｇＤ３，ｇＤ２もオンするので、高周波スイッチ回路ＳＷ３においてｇＣｒ１とｇＳＬ３が並列共振し、且つｇＤ２およびｇＣ５によりシャントされるので、送信信号がＧＳＭ８００Ｒｘ端子側へ通過しない。
【００４５】
ＧＳＭ９００の受信時には、Ｖｃ２に正の電圧を印加する。これにより、Ｖｃ２→ｇＳＬ２→ｇＤ４→ｇＳＬ３→ｇＤ３→ｇＤ２→Ｒｄが制御信号通電経路となって、ダイオードｇＤ４がオンする。これにより、ＧＳＭ９００の受信信号がダイプレクサＤＰＸからＧＳＭ９００Ｒｘ端子側へ通過する。また、このときダイオードｇＤ３，ｇＤ２もオンするので、高周波スイッチ回路ＳＷ３が遮断状態となり、ＧＳＭ９００の受信信号がＧＳＭ８００Ｒｘ端子側へ通過することはない。
【００４６】
図５では省略した高域側のＤＣＳ／ＰＣＳ回路については、ＤＣＳ周波数帯とＰＣＳ周波数帯とを分離したクワッドバンドスイッチプレクサであってもよいし、図２に示したとおりトリプルバンドスイッチプレクサであってもよい。
【００４７】
なお、以上に示した例はトリプルバンドやクワッドバンドのスイッチプレクサであったが、同様にデュアルバンドのスイッチプレクサにも適用できる。たとえば図２においてＰＣＳＲｘ部分の回路を除けば、ＧＳＭの送受信とＤＣＳの送受信を行うデュアルバンドスイッチプレクサとして構成できる。
【００４８】
【発明の効果】
この発明によれば、スルースイッチ部とシャントスイッチ部の両方にそれぞれダイオードを設けたことにより制御信号を与える回路を複雑化することなく、スルースイッチ部とシャントスイッチ部を有する高アイソレーション特性を備えた高周波スイッチ回路を構成できる。
【００４９】
また、この発明によれば、第１・第２のダイオード同士を制御信号の通電経路に関して直列に接続して、単一の制御信号で第１・第２の２つのダイオードを同一状態にオン・オフするようにしたことにより、単一の制御信号で２つのダイオードを同一状態にオン・オフ状態にでき、制御信号を与える回路を極めて単純に構成できるようになる。
【００５０】
また、この発明によれば、前記スルースイッチ部を、第１のダイオードと第１のインダクタとによる直列回路に、第１のキャパシタを並列に接続するとともに、その並列回路に第２のインダクタを直列接続して構成し、シャントスイッチ部を、第２のキャパシタに前記第２のダイオードを直列接続して構成したことにより、遮断時に高アイソレーション特性が得られ、通過時に低挿入損失特性が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る高周波スイッチ回路の２つの例を示す図
【図２】第２の実施形態に係るスイッチプレクサの回路図
【図３】同スイッチプレクサの誘電体積層基板を用いた場合の各層の構成を示す平面図
【図４】図３に続く各層の構成を示す平面図
【図５】第３の実施形態に係るスイッチプレクサの主要部を示す回路図
【図６】従来の高周波スイッチ回路の例を示す図
【図７】従来のシャントスイッチ部を２つ備えた高周波スイッチ回路部の構成を示す図
【符号の説明】
ＳＷＴ−スルースイッチ部
ＳＷＳ−シャントスイッチ部
ＤＤ３−第１のダイオード
ＤＤ２−第２のダイオード
ＤＬｒ１−第１のインダクタ
ＤＬｒ２−第２のインダクタ
ＤＣｒ１−第１のキャパシタ
ＤＣ５−第２のキャパシタ
Ｒｄ−制御信号通電用抵抗
Ｖｃ−制御信号入力端子
ＰＣ−並列回路
ＤＰＸ−ダイプレクサ
ＬＰＦ−ローパスフィルタ
ＳＷ−高周波スイッチ回路
ＴＳ−スルースイッチ部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high-frequency switch circuit using a diode.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, Japanese Patent Application Laid-Open Publication No. H11-163873 discloses a high frequency switch circuit using a shunt switch using a diode. FIG. 6 is a diagram showing a high-frequency switch circuit portion of the circuit disclosed in Patent Document 1. Here, DSL2 is a 1/4 wavelength phase line connected between port 1 and port 2, and a series circuit of diode DD2 and capacitor DC5 is connected between port 2 and ground. The resistor Rd is a path for supplying a DC control signal to the diode DD2.
[0003]
Now, when a positive voltage is applied to the port 1 or 2 as a control signal, the diode DD2 turns on, and the connection end of the DSL2 to the diode DD2 is short-circuited. Therefore, the impedance when the DSL2 side is viewed from the port 1 through the 波長 wavelength phase line DSL2 is open. Therefore, the port 1 and the port 2 are cut off.
[0004]
When 0 [V] or a negative voltage is applied as the control signal, the diode DD2 is turned off, which is equivalent to the absence of the diode DD2 and the capacitor DC5. Therefore, the DSL2 acts as, for example, a simple 50Ω line, and the portion between the port 1 and the port 2 is in a passing state.
[0005]
Patent Document 2 discloses a resonant high-frequency switch circuit using a through switch that cuts off between terminals by using parallel resonance of LC. In this configuration, a parallel circuit of an inductor and a capacitor is formed together with a diode between port 1 and port 2, and a parallel resonance occurs when the diode is turned on to shut off between the ports. It is released to make it pass between ports.
[0006]
Further, Patent Document 3 discloses a resonance type high-frequency switch circuit that switches between LC parallel resonance and series resonance.
[0007]
Patent Document 4 discloses a switch circuit including both the through switch and the shunt switch described above.
[0008]
Patent Document 5 discloses a device provided with a plurality of diodes used as shunt switches. FIG. 7 is a diagram showing a high-frequency switch circuit portion of the circuit disclosed in Patent Document 5. Here, DSL2 and DSL3 are quarter-wave phase lines connected between port 1 and port 2, and a series connection of diodes DD2 and DD3 and capacitors DC5 and DC6 between one end of DSL2 and DSL3 and ground. Each circuit is connected. The resistors Rd1 and Rd2 are current paths for DC control signals to the diodes DD2 and DD3, respectively.
[0009]
[Patent Document 1]
JP 2000-165274 A [Patent Document 2]
JP-A-9-191268 [Patent Document 3]
JP-A-8-186460 [Patent Document 4]
JP-A-10-93302 [Patent Document 5]
JP-A-8-32302
[Problems to be solved by the invention]
In the high-frequency switch circuit disclosed in Patent Document 1, the isolation between the port 1 and the port 2 is about 20 to 30 dB. If a SAW filter is used together with this high frequency switch, the overall isolation can be increased. However, for example, in the case of a switchplexer that switches between a DCS (Digital Cellular System) and a PCS (Personal Communication Service), the frequencies of the PCS transmission frequency band (1850 to 1910 MHz) and the DCS reception frequency band (1805 to 1880 MHz) are used. Because the bands overlap, isolation cannot be ensured by the SAW filter.
[0011]
Further, even in the high-frequency switch circuit using parallel resonance disclosed in Patent Documents 2 and 3, high isolation of, for example, 40 dB or more cannot be realized, and insertion loss is reduced in a passing state when the diode is off. It was difficult.
[0012]
In Patent Literature 4 including both the through switch and the shunt switch, higher isolation can be obtained as compared with the case of using only the through switch or only the shunt switch. However, since the FET is used as the switch element, there is a disadvantage that a circuit for applying the control voltage becomes complicated.
[0013]
Further, as shown in Patent Document 5, when a plurality of diodes used as shunt switches are provided, the isolation can be improved to some extent, but there is a disadvantage that the current consumption for driving the diodes increases.
[0014]
An object of the present invention is to provide a high-frequency switch circuit that ensures high isolation without complicating a circuit that supplies a control signal for switch control and without increasing current consumption.
[0015]
[Means for Solving the Problems]
The present invention includes a through switch unit inserted in series between two ports to interrupt a signal, and a shunt switch unit interrupted between the middle of the through switch unit and ground. The switch is provided with a first diode and the switch of the shunt switch is provided with a second diode.
[0016]
By providing diodes in both the through switch section and the shunt switch section as described above, a high-frequency switch having a high isolation characteristic having the through switch section and the shunt switch section without complicating a circuit for providing a control signal. A circuit can be configured.
[0017]
Further, according to the present invention, the first and second diodes are connected in the same direction with respect to the conduction path of the control signal, and the first and second two diodes are turned on / off in the same state by a single control signal. It is characterized by doing.
[0018]
With this structure, two diodes can be turned on / off in the same state by a single control signal, and a circuit for providing a control signal can be configured extremely simply.
[0019]
In addition, the present invention provides a parallel circuit by connecting the through switch unit to a series circuit including the first diode and the first inductor and connecting a first capacitor in parallel, and further includes a parallel circuit. A second inductor is connected in series, and the shunt switch is formed by connecting a second capacitor in series with a second diode.
[0020]
When the first diode is on, the through switch resonates in parallel with the first inductor and the first capacitor, and cuts off between the two ports. At the same time, when the second diode is turned on, a high-frequency signal is shunted through the second capacitor to obtain high isolation. When the first and second diodes are off, the first capacitor and the second inductor undergo series resonance and pass between the two ports with low insertion loss.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
A high-frequency switch circuit according to the first embodiment will be described with reference to FIG.
In the example shown in FIG. 1A, a parallel circuit is formed by connecting a first capacitor DCr1 in parallel to a series circuit including a first diode DD3 and a first inductor DLr1, and furthermore, this parallel circuit And a second inductor DLr2 connected in series to form a through switch SWT between the ports 1-2. Further, a shunt switch section SWS is provided between the connection point of the parallel circuit and the second inductor DLr2 and the ground, which is a series circuit of the second diode DD2 and the second capacitor DC5.
[0022]
A control signal conduction resistor Rd is provided between a connection point between the second diode DD2 and the second capacitor DC5 and the control signal input terminal Vc1. An inductor Ld is provided between the other end of the parallel circuit (the end opposite to the connection end of the shunt switch SWS) and the control signal input terminal Vc2. Further, a capacitor Cd is connected between the control signal input terminal Vc2 and the ground.
The directions of the first diode DD3 and the second diode DD2 are determined so that they are in the same direction with respect to the control signal conduction path. Therefore, the control signal is conducted through the route of Vc1, Rd, DD2, DD3, DLr1, Ld, and Vc2.
[0023]
In this manner, a control signal can be provided only by providing the resistor Rd, the inductor Ld, and the capacitor Cd, and the circuit for providing the control signal is not complicated. Also, the current consumption does not increase because the two diodes are connected in series.
[0024]
When a control voltage is applied between the control signal input terminals Vc1 and Vc2 so that the diodes DD2 and DD3 are energized in the forward direction, both the first diode DD3 and the second diode DD2 are turned on. When the first diode DD3 turns on, the first inductor DLr1 and the first capacitor DCr1 resonate in parallel. At the same time, when the second diode DD2 is turned on, the connection point between the parallel circuit PC and the second inductor DLr2 and the ground are shunted via the DD2 and the DC5. As a result, the port 1 and the port 2 are cut off by the through switch SWT and attenuated by the shunt switch SWS. In particular, the signal in the parallel resonance frequency band is greatly attenuated by the through switch SWT.
[0025]
When the application of the control voltage between the control signal input terminals Vc1 and Vc2 or the application of the reverse bias voltage is performed so that the diodes DD2 and DD3 are both in a reverse bias or no bias state, both the diodes DD3 and DD2 are turned off. When the diode DD3 is turned off, the first inductor DLr1 does not operate, and the first capacitor DCr1 and the second inductor DLr2 resonate in series. In addition, the shunt switch SWS is opened by turning off the second diode DD2. As a result, a passage state is established between the port 1 and the port 2. At this time, the signal in the series resonance frequency band passes with low insertion loss.
Thus, high isolation characteristics and low insertion loss characteristics can be obtained.
[0026]
FIG. 1B is an example in which the directions of the diodes DD2 and DD3 shown in FIG. 1A are reversed. One end of the control signal energizing resistor Rd is grounded. Since the first diode DD3 and the first inductor DLr1 are in a serial relationship, the same effect can be obtained even if the order is reversed. In the example shown in (B), when a positive voltage is applied to the control signal input terminal Vc, both the diodes DD3 and DD2 are turned on, and when 0 V or a negative voltage is applied, both the diodes DD3 and DD2 are turned off. The blocking / passing state between port 1 and port 2 due to the on / off state of the diodes DD2 and DD3 is the same as in the case of (A).
[0027]
Next, a configuration of a switchplexer according to a second embodiment will be described with reference to FIG.
This example is a GSM / DCS / PCS triple band switchplexer that uses GSM (Global System for Mobile Communication) and the aforementioned three frequency bands of DCS and PCS. In FIG. 2, GSMTx is a GSM transmission signal input terminal, and GSMRx is a GSM reception signal output terminal. DCS / PCSTx is a DCS and PCS transmission signal input terminal. PCSRx is a PCS reception signal output terminal, and DCSRx is a DCS reception signal output terminal. ANT is an antenna connection terminal.
[0028]
The LPF 1 is a low-pass filter that passes a GSM transmission signal. This low-pass filter LPF1 is composed of capacitors gCu1, gCu2, gCc1 and a line gLt1. SW1 is a high-frequency switch circuit that switches between a GSM transmission signal and a reception signal. This high-frequency switch circuit SW1 includes diodes gD1 and gD2 and a capacitor gC5. The inductor gSL1 and the resistor Rg form an energizing path for the control signal.
[0029]
The LPF 2 is a low-pass filter that passes a DCS / PCS signal transmission signal. This low-pass filter LPF2 is composed of capacitors dCu2, dCu3, dCc2 and a line dLt2.
[0030]
TS1 is a through switch for DCS / PCSTx. The through switch unit TS1 is configured by a parallel circuit of a series circuit of a capacitor dpSCc and an inductor dpSLt and a diode DD1. The inductor dpSL1 is a choke coil provided to supply a control signal to the diodes DD1, DD3, and DD2. The capacitor dpC4 is a bypass capacitor.
[0031]
TS2 is a through switch unit for PCSRx. This through switch unit TS2 is configured by a parallel circuit of a series circuit of a capacitor pSCc and an inductor pSLt and a diode DD4. The inductor pSL1 is a choke coil provided for supplying a control signal to the diodes DD4, DD3, and DD2. The capacitor pC4 is a bypass capacitor.
[0032]
SW2 is a high frequency switch circuit for the DCSRx signal. This high-frequency switch circuit SW2 has basically the same configuration as the circuit shown in FIG. Here, the diode DD3, the lines DLr1, DLr2, and the capacitor DCr1 form a through switch unit (SWT shown in FIG. 1), and the diode DD2 and the capacitor DC5 form the shunt switch unit SWS shown in FIG. . Here, both the lines DLr1 and DLr2 are used as inductors.
[0033]
DPX is a diplexer for sharing an antenna in a triple band of a GSM signal and a DCS / PCS signal. The capacitors Cu1 and Ct1 in the diplexer DPX and the line Lt1 constitute a low-pass filter that passes a GSM signal. The capacitors Cc1, Cc2, Ct2, dCu1, dCc1 and the lines Lt2, dLt1 form a bandpass filter that allows a DCS / PCS signal to pass.
[0034]
In FIG. 2, SW1 is a control signal conduction path from Vc3 → Rg → gD2 → gSL2 → gD1 → gSL1. When a control voltage is applied to the control signal input terminal Vc3 relating to GSM to turn on both the diodes gD2 and gD1, the GSMRx signal is cut off and the GSMTx signal passes. When the diodes gD1 and gD2 are both turned off, the GSMTx signal is cut off and the GSMRx signal passes.
[0035]
On the other hand, for DCS / PCS, the path of Vc2 → pSL1 → DD4 → DLr1 → DD3 → DD2 → Rd constitutes the control signal conduction path for PCSRx. Further, the path of Vc1, dpSL1, DD1, DLr1, DD3, DD2, and Rd functions as a control signal conduction path for the DCS / PCSTx signal. That is, when transmitting the DCS / PCSTx signal, a positive voltage is applied to the control signal input terminal Vc1, and all of the diodes DD1, DD2, and DD3 are turned on. As a result, the DCS / PCSTx signal passes through LPF2 and TS1 to the diplexer DPX. At the same time, SW2 cuts off the DCS / PCSTx signal. Therefore, the DCS / PCS transmission signal does not flow into the DCS receiving circuit.
[0036]
When passing the PCSRx signal, a positive voltage is applied to the control signal input terminal Vc2 to turn on all the diodes DD4, DD3, and DD2. As a result, the PCSRx signal passes through the through switch unit TS2.
[0037]
Unless a positive voltage is applied to any of the control signal input terminals Vc1 and Vc2, all of the diodes DD1, DD4, DD3, and DD2 are turned off, and the capacitor DCr1 of the high-frequency switch circuit SW2 and the line DLr2 resonate in series. As a result, the DCSRx signal passes therethrough and the DCS is received. At this time, since the diode DD2 is also in the OFF state, the shunt circuit including the DD2 and the capacitor DC5 is disconnected from the ground, and does not adversely affect the high frequency signal from the antenna to the DCSRx. As a result, the DCS is received.
[0038]
At this time, the through switches TS1 and TS2 operate so that the received signal of the DCS does not propagate to the DCS / PCSTx terminal side and does not propagate to the PCSRx terminal side.
[0039]
FIGS. 3 and 4 are plan views showing the configuration of each layer when the switchplexer shown in FIG. 2 is configured using a dielectric laminated substrate. 3 and 4, the numbers in parentheses represent the layer numbers. The smaller the value, the lower the layer. The lower layer corresponds to (1) in FIG. 3, and the upper layer corresponds to (15) in FIG. In the names of the terminals shown in (1) of FIG. 3, GND is a ground terminal. The ground electrode GND is formed on almost the entire surface of the layer (2). In the layer indicated by (3), an electrode pattern forming a capacitor is formed between the layer and the ground electrode. Lines that act as inductors are formed in each layer shown in (4) to (8). The symbols in these figures correspond to the symbols of each circuit element shown in FIG.
[0040]
Electrodes for capacitors are formed on the layers indicated by (9) to (14) in FIG. In the uppermost layer shown by (15), diodes DD1, DD2, DD3, DD4, gD1, gD2, chip capacitors pC4, pSCc, dpSCc, dpC4, gC5, dC5, chip inductors pSL1, pSLt, dpSLt, dpSL1, gSL1, Chip resistors Rg and Rd are mounted respectively.
[0041]
In this manner, various capacitors and inductors are formed in the dielectric laminate substrate, and other individual components including diodes are mounted on the dielectric laminate substrate, whereby a small-sized switchplexer can be formed as a whole.
[0042]
Next, a configuration of a switchplexer according to a third embodiment will be described with reference to FIG.
In the second embodiment, an example has been described in which wraparound to the DCS receiving circuit at the time of PCS transmission due to overlapping of the frequency of DCSRx and PCSTx is suppressed. However, when both the GSM900 and GSM800 systems are used, the GSM900 The same problem occurs because the Tx band (880 to 915 MHz) and the Rx band (869 to 894 MHz) of GSM800 overlap. Therefore, in the example shown in FIG. 5, the high-frequency switch circuit according to the present invention is applied to the GSM800Rx terminal.
[0043]
In FIG. 5, GSM800Rx is a GSM800 reception signal output terminal, GSM900Rx is a GSM900 reception signal output terminal, and GSM800 / GSM900Tx is a GSM800 and GSM900 transmission signal input terminal. SW3 is a high frequency switch circuit for GSM800Rx. The configuration of this part is the same as SW2 in FIG. The operation of the circuit shown in FIG. 5 is as follows.
[0044]
First, when transmitting GSM800 / GSM900, a positive voltage is applied to Vc1. As a result, Vc1, gSL1, gD1, gSL3, gD3, gD2, and Rd become control signal conduction paths, and the diode gD1 turns on. Thereby, the transmission signal of GSM800 / GSM900 is passed to the diplexer DPX side. At this time, since gD3 and gD2 are also turned on, gCr1 and gSL3 resonate in parallel in the high-frequency switch circuit SW3 and are shunted by gD2 and gC5, so that the transmission signal does not pass to the GSM800Rx terminal side.
[0045]
When receiving GSM900, a positive voltage is applied to Vc2. Thus, Vc2 → gSL2 → gD4 → gSL3 → gD3 → gD2 → Rd becomes a control signal conduction path, and the diode gD4 is turned on. As a result, the GSM900 reception signal passes from the diplexer DPX to the GSM900Rx terminal side. At this time, since the diodes gD3 and gD2 are also turned on, the high-frequency switch circuit SW3 is turned off, and the reception signal of GSM900 does not pass to the GSM800Rx terminal side.
[0046]
The DCS / PCS circuit on the high frequency side omitted in FIG. 5 may be a quad-band switchplexer in which the DCS frequency band and the PCS frequency band are separated, or a triple-band switchplexer as shown in FIG. It may be.
[0047]
Although the above example is a triple-band or quad-band switchplexer, the present invention can be similarly applied to a dual-band switchplexer. For example, except for the circuit of the PCSRx part in FIG. 2, it can be configured as a dual band switchplexer for transmitting and receiving GSM and transmitting and receiving DCS.
[0048]
【The invention's effect】
According to the present invention, a high isolation characteristic having a through switch section and a shunt switch section is provided without complicating a circuit for providing a control signal by providing diodes in both the through switch section and the shunt switch section. A high frequency switch circuit.
[0049]
Further, according to the present invention, the first and second diodes are connected in series with respect to the control signal conduction path, and the first and second diodes are turned on in the same state by a single control signal. By turning off, two diodes can be turned on / off in the same state by a single control signal, and a circuit for providing a control signal can be configured very simply.
[0050]
Further, according to the present invention, the through switch is connected to a series circuit including a first diode and a first inductor with a first capacitor connected in parallel, and a second inductor is connected in series with the parallel circuit. By connecting and configuring the shunt switch unit, the second diode is connected in series to the second capacitor, so that a high isolation characteristic is obtained at the time of interruption and a low insertion loss characteristic is obtained at the time of passing. .
[Brief description of the drawings]
FIG. 1 is a diagram showing two examples of a high-frequency switch circuit according to a first embodiment. FIG. 2 is a circuit diagram of a switchplexer according to a second embodiment. FIG. 3 is a dielectric laminate of the switchplexer. FIG. 4 is a plan view showing a configuration of each layer when a substrate is used. FIG. 4 is a plan view showing a configuration of each layer following FIG. 3; FIG. 5 is a circuit diagram showing a main part of a switchplexer according to a third embodiment; FIG. 6 is a diagram illustrating an example of a conventional high-frequency switch circuit. FIG. 7 is a diagram illustrating a configuration of a conventional high-frequency switch circuit unit including two shunt switch units.
SWT-through switch section SWS-shunt switch section DD3-first diode DD2-second diode DLr1-first inductor DLr2-second inductor DCr1-first capacitor DC5-second capacitor Rd-control signal Current-carrying resistor Vc-control signal input terminal PC-parallel circuit DPX-diplexer LPF-low-pass filter SW-high frequency switch circuit TS-through switch section
