JP2004228295A - Semiconductor device and its manufacturing process - Google Patents

Semiconductor device and its manufacturing process Download PDF

Info

Publication number
JP2004228295A
JP2004228295A JP2003013484A JP2003013484A JP2004228295A JP 2004228295 A JP2004228295 A JP 2004228295A JP 2003013484 A JP2003013484 A JP 2003013484A JP 2003013484 A JP2003013484 A JP 2003013484A JP 2004228295 A JP2004228295 A JP 2004228295A
Authority
JP
Japan
Prior art keywords
metal layer
base metal
bump
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003013484A
Other languages
Japanese (ja)
Inventor
Michinari Tetani
道成 手谷
Tetsumasa Maruo
哲正 丸尾
Hideyuki Kaneko
英之 金子
Koichi Nagao
浩一 長尾
Yoshihiro Matsushima
芳宏 松島
Keiji Miki
啓司 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003013484A priority Critical patent/JP2004228295A/en
Publication of JP2004228295A publication Critical patent/JP2004228295A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem that, when a high voltage is applied to a bump, a cell reaction occurs remarkably in a first underlying metal layer 3 and a second underlying metal layer 4 under the bump, and the bump 5 may be detached due to corrosion of metal. <P>SOLUTION: A pad member 1 to be an electrode having an electric connection area formed on a substrate, and an insulating layer 2 formed at the peripheral part of the pad member 1, are opened at an opening 6. The first underlying metal layer 3 and the second underlying metal layer 4 formed on the pad member 1, the bump 5 formed on the underlying metal layers 3 and 4, and the underlying metal layers 3 and 4, are arranged even on the outside of the area of the bump 5. Since the area of the underlying metal layers 3 and 4 can be increased because they are arranged on the outside of the bump 5, the underlying metal layers 3 and 4 can be prevented from being corroded entirely and the bump 5 can be prevented from being detached. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。特に、外部接続端子の腐食による不良発生を防止でき、信頼性に優れる半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、集積回路の高集積化、半導体チップの縮小に伴い、微細ピッチの端子接続に対応可能な実装技術が要求されている。この要求に対応しやすい実装技術として、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等に利用されるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装が挙げられる。その他の実装技術としては、異方性導電膜、すなわちＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を利用したＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ ＦｉｌｍまたはＦｌｅｘｉｂｌｅ）といった実装が知られている。
【０００３】
図５は、一般的な半導体装置に置いて、パッド部材上に設けられたバンプ電極の構成を示す断面図である。１は基板上に形成された内部回路との電気的接続領域を有する電極となるパッド部材、２は基板表面を保護するための第一絶縁層、３はパッド部材材料とバンプ材料の相互拡散を防ぎ、めっき時は電流の供給を行う役割の第一下地用金属層、４はパッド部材材料とバンプ材料の相互拡散を防ぎ、かつ電解めっき時は電流の供給を行う役割でかつ比抵抗が低い特性を持つ第二下地用金属層、５は外部との電気的接続を取る突起形状をしたバンプ、６はパッド部材１とバンプ５を電気的につなぐためにパッド部材中央の第一絶縁層が開口している第一絶縁層開口部で構成されている。
【０００４】
次に製造方法について説明する。例えば、ＡＬなどの材料から形成される、パッド部材１上に例えば窒化珪素からなる、第一絶縁層２があり、第一絶縁層開口部６により、パッド部材１が露出している。露出したパッド部材１上に不必要な絶縁層が残らないように、不必要な絶縁層を例えばエッチングにてクリーニングする。露出したパッド部材１と第一絶縁層２上に例えば、Ｔｉなどの高融点金属を使用し第一下地用金属層３、Ａｕなどの高融点金属高融点金属で比抵抗が小さい第二下地用金属層４を例えばスパッタ法などにより形成する。次に、バンプ５を形成する以外の部分にフォトレジストを用いマスクを行う。電解めっき法などにより、第二下地用金属層４に電流を供給しバンプ５を析出し形成した後、フォトレジストを除去する。第二下地用金属層４と第一下地用金属層３をバンプ５をマスクにしそれぞれのエッチャントを用いエッチングを行う。
【０００５】
以上のように構成された、半導体装置について、以下その動作を説明する。
【０００６】
このようにして得られた、図５のバンプ構造を利用し、図６に示すように、バンプ５表面に、ＴＣＰ、ＣＯＦ実装を行うインナーリード１１を重ね、インナーリード１１の材料とバンプ５の材料を、例えば合金化し接続する。このインナーリード１１を利用し、半導体装置外部との電気信号のやり取りを行う。
【０００７】
また、図５のバンプ構造を利用し、異方性接着剤１５（ＡＣＦ）を使うことにより、図７に示すようにガラス基板１２上に形成されたガラス基板上配線１３にバンプ５が接続されるＣＯＧ実装を行う。異方性接着剤１５中の導電性ボール１４を通じて、半導体装置外部との電気信号のやり取りを行う。
【０００８】
【特許文献１】
特開２０００−３１２０３（第６頁、図１）
【特許文献２】
特開２００１−２３７２６１（第８頁、図１）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、半導体装置は、ＴＣＰ、ＣＯＦ、ＣＯＧ形態で実施した後、実装後の封じ材料中に水分や不純物があった場合、高電圧をバンプ５に印加したとき、バンプ５下において、第一下地用金属層３、第二下地用金属層４において電池反応が著しく起こり、金属に酸化反応が起き、腐食する事により、バンプ５が剥離する現象が起きる問題があった。
【００１０】
本発明は上記従来の問題点を解決するもので、バンプの剥離を防止することができる半導体装置とその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１記載の半導体装置は、半導体基板と、半導体基板の電極に形成された金属層と、金属層に形成されたバンプとを備え、金属層はバンプよりも外側にはみ出して形成されていることを特徴とするものである。
【００１２】
請求項１記載の半導体装置によれば、下地用金属層がバンプより、外側に配置されることにより、下地金属層の面積を大きくする事が可能となるため、下地金属層に金属酸化反応による腐食が発生した場合でも、下地用金属層の全てが腐食することを防ぐことが可能となる。
【００１３】
請求項２記載の半導体装置は、半導体基板と、半導体基板の電極の表面の中央部および周囲に形成された第１の金属層と、第１の金属層の表面および半導体基板の電極の表面に連続して形成された第２の金属層とを備えたものである。
【００１４】
請求項２記載の半導体装置によれば、第２の金属層にバンプを設けた場合、バンプ下の下地用金属層は、バンプ下で隙間が開いているので、隙間の内側の下地用金属層は、隙間の外側の下地用金属層と隙間を埋めている第二の下地用金属層により、外界から隔離されることが可能となる。腐食の発生原因である、外界の水分や不純物からバンプ下の下地用金属層が隔離されることにより、バンプ下の下地用金属層が腐食されるのを防ぐことが可能となる。
【００１５】
また、従来の工程に対し第二の下地用金属層形成する工程が増加するが、新規に設備を準備する必要が無い利点がある。
【００１６】
請求項３記載の半導体装置は、請求項２において、半導体基板の電極の表面において、第１の金属層が形成されていない部分に絶縁層が形成されているものである。
【００１７】
請求項３記載の半導体装置によれば、バンプ下の下地用金属層に、バンプ下で隙間があいているので、隙間の内側の下地用金属層は、隙間の外側の下地用金属層と隙間を埋めている絶縁層により、外界から隔離することが可能となる。腐食の発生原因である、外界の水分や不純物にからバンプ下の金属層が隔離されることにより、バンプ下の下地用金属層が腐食されるのを防ぐことが可能となる。また、隙間に埋め込まれている物質が絶縁層であることから、下地用金属層側面に電気的ストレスが発生することを防ぐことが可能となる。
【００１８】
請求項４記載の半導体装置は、半導体基板と、半導体基板の電極に形成された第１の金属層と、第１の金属層に形成されたバンプとを備え、半導体基板の表面側において、半導体基板の電極と電気的に接続されていない領域に第２の金属層が形成されていることを特徴とするものである。
【００１９】
請求項４記載の半導体装置によれば、下地金属層に金属酸化反応による腐食が発生した場合でも、下地金属層の他に、同金属材料、同電位以上の金属層がバンプの例えば５μｍの近傍にあるため、腐食に費やされる金属酸化反応は、上記金属層でも起きるため下地用金属層の全てが腐食することを防ぐことが可能となる。さらに、上記金属層が下地用金属層より高電位であれば、下地用金属層より、金属酸化反応は金属層の方で起きやすくなり、バンプ下の下地用金属層の腐食を防ぐことが可能となる。
【００２０】
また、従来の工程よりバンプ外に下地用金属層を形成する工程が増加するが、新規に設備を準備する必要が無い利点がある。
【００２１】
請求項５記載の半導体装置の製造方法は、半導体基板の電極に金属層を形成する工程と、金属層にバンプを形成する工程とを含み、半導体基板の電極に金属層を形成する工程は、金属層をバンプよりも外側にはみ出して形成することを特徴とするものである。
【００２２】
請求項５記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００２３】
請求項６記載の半導体装置の製造方法は、半導体基板の電極の表面の中央部および周囲に第１の金属層を形成する工程と、第１の金属層の表面および半導体基板の電極の表面に第２の金属層を連続して形成する工程とを含むものである。
【００２４】
請求項６記載の半導体装置の製造方法によれば、請求項２と同様な効果がある。
【００２５】
請求項７記載の半導体装置の製造方法は、半導体基板の電極の表面の中央部および周囲に第１の金属層を形成する工程と、第１の金属層の表面および半導体基板の電極の表面に第２の金属層を連続して形成する工程との間に、半導体基板の電極の表面において、第１の金属層が形成されていない部分に絶縁層を形成する工程を設けるものである。
【００２６】
請求項７記載の半導体装置の製造方法によれば、請求項３と同様な効果がある。
【００２７】
請求項８記載の半導体装置の製造方法は、半導体基板の電極の表面、および電極と電気的に接続されていない領域に金属層を形成する工程と、電極に形成された金属層にバンプを形成する工程とを含むものである。
【００２８】
請求項８記載の半導体装置の製造方法によれば、請求項４と同様な効果がある。
【００２９】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明における第１の実施の形態における半導体装置の断面図である。図１において、図５と同じ構成要素については、同じ符号を用い、説明を省略する。図１において、電極となる、パッド部材１は窒化珪素などによる第一絶縁層２に覆われており、第一絶縁層開口部６にて、パッド部材１の表面が第一絶縁層２より開口している。パッド部材１上に、第一下地用金属層３、第二下地用金属層４、バンプ５が配置されている。この場合、第一下地用金属層３と第二下地用金属層４はバンプ５の端部より外側にはみ出して配置されている。すなわち、この半導体装置は、半導体基板上に形成された電気的接続領域を有する電極となるパッド部材１と、パッド部材１の周辺部に形成された絶縁層２と、パッド部材１上に形成された下地用金属層３、４と、下地金属層上に設けられたバンプ５とを備え、下地用金属層３、４が、バンプ５の端部よりも外側にも配置された構成を有している。
【００３０】
また製造方法は、半導体基板の電極に金属層３、４を形成する工程と、金属層３、４にバンプ５を形成する工程とを含み、金属層３、４を形成する工程において、金属層３、４をバンプ５よりも外側にはみ出して形成する。
【００３１】
バンプ５に電荷が印加されると、第一下地用金属層３と第二下地用金属層４とに電池反応が起きる。陽極反応である金属がイオン化や塩化する反応が発生すると、第一下地用金属層３と第二下地用金属層４が腐食する。腐食が発生するとバンプ５の外側より腐食が内側へ進行する、また、第一下地用金属層３と第二下地用金属層４との密着が悪くなるため、第一下地用金属３と第二下地用金属層４とが剥がれを起こす。本発明では、第一下地用金属層３と第二下地用金属層４の体積を大きくとるため、金属層の腐食は、金属層全てに起きることが無くなる。金属層全てに腐食が起きないため、第一下地用金属層３と第二下地用金属層４との密着が悪化が進行する事を防止することが可能となる。
（実施の形態２）
図２は本発明における実施の形態２における半導体装置の断面図である。図２において、図５と同じ構成要素についてについては、同じ符号を用い、説明を省略する。７はフォトレジスト、８は第三下地用金属層、１６は隙間である。
【００３２】
この半導体装置の製造方法は、半導体基板の半導体素子の電極上に下地用金属層３、４を形成する工程と、下地用金属層３、４に隙間１６の形成を実施して下地用金属層３、４を電極の表面の中央部および周囲に形成する工程と、下地用金属層３、４上および半導体基板の表面に別の下地用金属層８を連続して形成する工程と、金属層８にバンプ５を形成する工程を含む構成を有している。
【００３３】
図２において、ＡＬなどからなるパッド部材１は窒化珪素などからなる第一絶縁層２に覆われており、第一絶縁層開口部６にて、電気的接続領域を有するパッド部材１の表面が第一絶縁層２より開口している。パッド部材１、絶縁層２上に、高融点金属のＴｉからなる第一下地用金属層３を２００ｎｍから３００ｎｍ、高融点金属で比抵抗が小さいＰｄからなる第二下地用金属層４を１００から３００ｎｍの厚みをスパッタ法などにより低圧環境下にて連続で配置する。この時、パッド部材１上に絶縁物が残っているとパッド部材１と第一下地用金属層３との電気的導通が悪くなる事が懸念されるため、例えば、プレクリーン処理を行い、絶縁物除去を行う。バンプ５の下で、第一下地用金属層３と第二下地用金属層４との隙間１６を３μｍから５μｍの幅で開けるため、第二下地用金属層上にフォトレジスト７を用い、隙間１６を開ける部分のみフォトレジスト７が無い様にマスクをつける（図２（ｂ））。フォトレジスト７をマスクにし、第一下地用金属層３をフッ酸と硝酸で、第二下地用金属層４を王水により、それぞれのエッチャントを用い、エッチングを行うことにより、隙間１６を作製する（図２（ｃ））。フォトレジスト７を除去後、例えば、プレクリーン処理を実施した後、例えばスパッタ法などにより第二下地用金属層４、第一絶縁層２上に高融点金属で比抵抗が小さいＡｕからなる第三下地用金属層８を形成する（図２（ｄ））。バンプ５を例えばフォトレジスト法を用い、バンプ５を形成する部分のみフォトレジスト７′が無い様にマスクをする。マスク形成後、例えば、電解めっき法により、バンプ５の形成を行う（図２（ｅ））。バンプ５の形成に使用したフォトレジスト７′を除去した後、第三下地用金属層８は王水をエッチャントに用い、バンプ５をマスクとし、エッチングを行う（図２（ｆ））。
【００３４】
バンプ５に電荷が印加されると、第一下地用金属層３と第二下地用金属層４とに電池反応が起きる。陽極反応である金属がイオン化や塩化する反応が発生すると、第一下地用金属層３と第二下地用金属層４が腐食する。腐食が発生すると外側より腐食が内側へ進行する。また、腐食により第一下地金属層３と第二下地用金属層４との密着が悪くなるため、第一下地金属３と第二下地用金属層４との間で剥がれを起こす。本発明では、バンプ５の下で第一下地用金属層３と第二下地用金属層４に隙間１６を入れ、第三下地用金属層８で埋め込むことにより、内側の第一下地用金属層３の側面は第三下地用金属層８によって、外的雰囲気から隔離される。そのため腐食が発生するに必要な酸素や水素などの雰囲気に触れることがなくなる。隙間１６より内側の第一下地用金属層３と第二下地用金属層４の腐食は電池反応のうち、陰極反応を起こす酸素、水素に触れないため、腐食電流が流れにくくなり腐食が発生しない。また、腐食が起きないため、第一下地用金属層３と第二下地用金属層４との密着が悪化する事を防止することが可能となる。
（実施の形態３）
図３は本発明における実施の形態３における半導体装置の断面図である。図３において、図５と同じ構成要素については、同じ符号を用い、説明を省略する。７はフォトレジスト、９は第二絶縁層、１６は隙間である。
【００３５】
この半導体装置は、第２の実施の形態において、下地用金属層が形成されていない部分すなわち隙間１６が第二の絶縁層９により埋められているものである。
【００３６】
この半導体装置の製造方法は、半導体基板の半導体素子上に下地用金属層３を形成する工程と、下地用金属層３にバンプ５下になる様に隙間１６の形成を実施する工程と、下地用金属層３上に絶縁層９を形成する工程と、隙間１６中に絶縁層９を残し取り除く工程と、第二の下地用金属層４を形成する工程と、バンプ５を形成する工程を含む構成を有している。
【００３７】
図３において、ＡＬなどからなるパッド部材１は窒化珪素などからなる第一絶縁層２に覆われており、第一絶縁層開口部６にて、パッド部材１の表面が第一絶縁層２より開口している。パッド部材１、絶縁層２上に、高融点金属のＴｉからなる第一下地用金属層３を２００ｎｍから３００ｎｍの厚みでスパッタ法などにより低圧環境下で配置する（図３（ｂ））。この時、パッド部材１上に絶縁物が残っているとパッド部材１と第一下地用金属層３との電気的導通が悪くなる事が懸念されるため、例えば、プレクリーン処理を行い、絶縁物除去を行う。バンプ５の下で、第一下地用金属層３に隙間１６を開けるため、第一下地用金属層３上にフォトレジスト７を用い、隙間１６を３μｍから５μｍの幅を開ける部分のみフォトレジスト７が無いようにマスクをつける（図３（ｃ））。フォトレジスト７をマスクにし、第一下地用金属層３をフッ酸、硝酸などのエッチャントを用い、エッチングを行うことにより、隙間１６を作製する（図３（ｄ））。フォトレジスト７を除去後、例えばＣＶＤ法などにより第一絶縁層２上に酸化膜などで第二絶縁層９を形成する（図３（ｅ））。隙間１６部分に絶縁層９が残るように、第二絶縁層９を、例えばＣＭＰ法やエッチバック法により、取り除く（図３（ｆ））。その後、例えばプレクリーン処理を実施した後、例えばスパッタ法などにより第一下地用金属層３、第一絶縁層２上に高融点金属で比抵抗が小さいＰｄからなる第二下地用金属層４を１００ｎｍから３００ｎｍの厚みで形成する（図３（ｇ））。バンプ５を例えばフォトレジスト法を用い、バンプ５を形成する部分のみレジストが無い様に開口するマスクかける。例えば、電解めっき法により、バンプ５の形成を行う（図３（ｈ））。バンプ５形成に使用したフォトレジストを除去した後、第二下地用金属層４にエッチャントを用い、バンプ５をマスクとし、エッチングを行う（３（ｉ））。
【００３８】
バンプ５に電圧が印加されると、第一下地用金属層３と第二下地用金属層４とに電池反応が起きる。陽極反応である金属がイオン化や塩化する反応が発生すると、第一下地用金属層３と第二下地用金属層４が腐食する。腐食が発生すると外側より腐食が内側へ進行する。また、第一下地金属層３と第二下地用金属層４との密着が悪くなるため、第一下地金属３と第二下地用金属層４との間で剥がれが発生する。本発明では、バンプ５の下で第一下地用金属層３に隙間１６を入れ、実施の形態２では金属材料で埋込を実施していたが、さらに電気的絶縁を図るため、第二絶縁層９で埋め込む。第二絶縁層９で埋め込むことにより隙間１６より内側の第一下地用金属層３は、第二絶縁層９により、側面を外的雰囲気である、酸素や水素や電子の移動から隔離することが可能となる。隙間１６より内側の第一下地用金属層３の腐食は電池反応のうち、陰極反応を起こす酸素、窒素が無いため、腐食が発生しない。また、腐食に必要な電荷の移動する面が絶縁される。また、第二下地用金属層４には、貴金属を使用し不動態とすると腐食が起きないので、第一下地用金属層３と第二下地用金属層４との密着が悪化する事を防止することが可能となる。また、埋め込まれた第二絶縁層９により、隙間１６より内側の第一下地用金属層３と第二金属層４の側面は保護されるため、電気的ストレスが起きない。
（実施の形態４）
図４は本発明における実施の形態４における半導体装置の断面図である。図４において、図５と同じ構成要素についてについては、同じ符号を用い、説明を省略する。７はフォトレジストである。
【００３９】
この半導体装置は、第１の実施の形態と比較して、バンプ５の近傍に絶縁層２上に配置されたバンプ５より独立した下地用金属３、４と同材料の金属層を有し、下地用金属層３、４の印加電位と上記金属層が同電位以上である構成を有している。
【００４０】
また半導体装置の製造方法は、半導体素子上に下地用金属層３、４を形成する工程と、バンプ５を形成する工程と、下地用金属層３、４をバンプ５下とバンプ５外に形成する工程とを含む構成を有している。
【００４１】
図４において、ＡＬなどからなるパッド部材１は窒化珪素などからなる第一絶縁層２に覆われており、第一絶縁層開口部６、１０にて、パッド部材１の表面が第一絶縁層２より２カ所、開口している（図４（ａ））。パッド部材１、第一絶縁層２上に、高融点金属のＴｉからなる第一下地用金属層３、高融点金属で比抵抗が小さいＰｄからな第二下地用金属層４をスパッタ法などにより連続で低圧環境下で配置する（図４（ｂ））。この時、パッド部材１上に絶縁物が残っているとパッド部材１と第一下地用金属層３との電気的導通が悪くなる事が懸念されるため、例えば、プレクリーン処理を行い、絶縁物除去を行う。バンプ５を例えばフォトレジスト法を用い、バンプ５を形成する部分のみを開口するマスクかける。例えば、電解めっき法により、バンプ５の形成を行う（図４（ｃ））。バンプ５の形成に使用したフォトレジストを除去する。フォトレジスト７を用い、第一絶縁層開口部１０上の第二下地金用金属層４を覆い、バンプ５より離し、マスクをかける（図４（ｄ））。
【００４２】
第二下地用金属層４を王水により、第一下地金属層３をフッ酸と硝酸で、それぞれのエッチャントを用い、バンプ５とフォトレジスト７をマスクとし、エッチングを行う（図４（ｅ））。
【００４３】
バンプ５に電圧が印加されると、第一下地用金属層３と第二下地用金属層４とに電池反応が起きる。陽極反応である金属がイオン化や塩化する反応が発生すると、第一下地用金属層３と第二下地用金属層４が腐食する、腐食が発生するとバンプ５の外側より腐食が内側へ進行する、また、第一下地金属層３と第二下地用金属層４との密着が悪くなるため、第一下地金属３と第二下地用金属層４とが剥がれを起こす。本発明では、第一下地用金属層３と第二下地用金属層４を同電位でパンプ５と別の部分に形成することにより、バンプ５下の第一下地用金属層３と第二下地用金属層４より、体積を大きくとることができる。このため、金属層の腐食は、金属層全てに起きることが無くなる。
【００４４】
金属層３、４の全てに腐食が起きないため、バンプ５下の第一下地用金属層３と第二下地用金属層４との密着が悪化する事を防止することが可能となる。
【００４５】
また、バンプ５下の第一下地用金属層３と第二下地用金属層４とはパッド部材１に接続されていない、絶縁されている、離れた第一下地用金属層３と第二下地用金属層４とに、例えば昇圧回路により、バンプ５に印加される電位より高い電位を供給することにより、バンプ５下での腐食を防止することができる。
【００４６】
以上のように、本発明は、バンプ５下の第一下地用金属層３と第二下地用金属層４の面積を大きくとる、もしくは、外界の雰囲気から隔離することにより、バンプ５下、全ての第一下地用金属層３と第二下地用金属層４に腐食が発生するのを防止することができる、優れた半導体装置およびその製造方法を実現するものである。
【００４７】
【発明の効果】
請求項１記載の半導体装置によれば、下地用金属層がバンプより、外側に配置されることにより、下地金属層の面積を大きくする事が可能となるため、下地金属層に金属酸化反応による腐食が発生した場合でも、下地用金属層の全てが腐食することを防ぐことが可能となる。
【００４８】
請求項２記載の半導体装置によれば、第２の金属層にバンプを設けた場合、バンプ下の下地用金属層は、バンプ下で隙間が開いているので、隙間の内側の下地用金属層は、隙間の外側の下地用金属層と隙間を埋めている第二の下地用金属層により、外界から隔離されることが可能となる。腐食の発生原因である、外界の水分や不純物からバンプ下の下地用金属層が隔離されることにより、バンプ下の下地用金属層が腐食されるのを防ぐことが可能となる。
【００４９】
また、従来の工程に対し第二の下地用金属層形成する工程が増加するが、新規に設備を準備する必要が無い利点がある。
【００５０】
請求項３記載の半導体装置によれば、バンプ下の下地用金属層に、バンプ下で隙間があいているので、隙間の内側の下地用金属層は、隙間の外側の下地用金属層と隙間を埋めている絶縁層により、外界から隔離することが可能となる。腐食の発生原因である、外界の水分や不純物にからバンプ下の金属層が隔離されることにより、バンプ下の下地用金属層が腐食されるのを防ぐことが可能となる。また、隙間に埋め込まれている物質が絶縁層であることから、下地用金属層側面に電気的ストレスが発生することを防ぐことが可能となる。
【００５１】
請求項４記載の半導体装置によれば、下地金属層に金属酸化反応による腐食が発生した場合でも、下地金属層の他に、同金属材料、同電位以上の金属層がバンプの例えば５μｍの近傍にあるため、腐食に費やされる金属酸化反応は、上記金属層でも起きるため下地用金属層の全てが腐食することを防ぐことが可能となる。さらに、上記金属層が下地用金属層より高電位であれば、下地用金属層より、金属酸化反応は金属層の方で起きやすくなり、バンプ下の下地用金属層の腐食を防ぐことが可能となる。
【００５２】
また、従来の工程よりバンプ外に下地用金属層を形成する工程が増加するが、新規に設備を準備する必要が無い利点がある。
【００５３】
請求項５記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００５４】
請求項６記載の半導体装置の製造方法によれば、請求項２と同様な効果がある。
【００５５】
請求項７記載の半導体装置の製造方法によれば、請求項３と同様な効果がある。
【００５６】
請求項８記載の半導体装置の製造方法によれば、請求項４と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の断面図である。
【図２】本発明の第２の実施の形態における半導体装置の製造工程を示す断面図である。
【図３】本発明の第３の実施の形態における半導体装置の製造工程を示す断面図である。
【図４】本発明の第４の実施の形態における半導体装置の製造工程を示す断面図である。
【図５】従来の半導体装置の部分断面図である。
【図６】従来の半導体装置のＴＣＰ実装形態の断面図である。
【図７】従来の半導体装置のＣＯＧ実装形態の断面図である。
【符号の説明】
１ パッド部材
２ 第一絶縁層
３ 第一下地用金属層
４ 第二下地用金属層
５ バンプ
６ 第一絶縁層開口部
７ フォトレジスト
８ 第三下地用金属層
９ 第二絶縁層
１０ 第二絶縁層開口部
１１ インナーリード
１２ ガラス基板
１３ ガラス基板上配線
１４ 導電性ボール
１５ 異方性接着剤
１６ 隙間[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof. In particular, the present invention relates to a semiconductor device that can prevent occurrence of defects due to corrosion of external connection terminals and has excellent reliability, and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, with the high integration of integrated circuits and the reduction of semiconductor chips, there is a demand for a mounting technology that can cope with terminal connection with a fine pitch. As a mounting technology that easily meets this requirement, there is TAB (Tape Automated Bonding) mounting used for TCP (Tape Carrier Package) and the like. As other mounting technologies, there are known mounting methods such as an anisotropic conductive film, that is, COG (Chip On Glass) using COF (Anisotropic Conductive Film), COF (Chip On Film or Flexible).
[0003]
FIG. 5 is a cross-sectional view showing a configuration of a bump electrode provided on a pad member in a general semiconductor device. Reference numeral 1 denotes a pad member serving as an electrode having an electrical connection region with an internal circuit formed on the substrate, 2 denotes a first insulating layer for protecting the substrate surface, and 3 denotes mutual diffusion of the pad member material and the bump material. The first base metal layer that prevents current from being supplied during plating, prevents mutual diffusion of the pad member material and bump material, and supplies current during electrolytic plating and has a specific resistance. A second base metal layer 5 having low characteristics, 5 is a bump having a protruding shape for electrical connection with the outside, and 6 is a first insulating layer in the center of the pad member for electrically connecting the pad member 1 and the bump 5. Is formed of a first insulating layer opening having an opening.
[0004]
Next, a manufacturing method will be described. For example, the first insulating layer 2 made of, for example, silicon nitride is formed on the pad member 1 formed of a material such as AL, and the pad member 1 is exposed through the first insulating layer opening 6. The unnecessary insulating layer is cleaned by, for example, etching so that an unnecessary insulating layer does not remain on the exposed pad member 1. For example, a refractory metal such as Ti is used on the exposed pad member 1 and the first insulating layer 2, and a first base metal layer 3, a refractory metal refractory metal such as Au, and a second base having a low specific resistance. The metal layer 4 is formed by, for example, sputtering. Next, a mask is performed using a photoresist in a portion other than the bump 5 is formed. A current is supplied to the second base metal layer 4 by electrolytic plating or the like to deposit and form bumps 5, and then the photoresist is removed. Etching is performed using the etchant of the second base metal layer 4 and the first base metal layer 3 using the bumps 5 as a mask.
[0005]
The operation of the semiconductor device configured as described above will be described below.
[0006]
Using the bump structure of FIG. 5 obtained in this way, as shown in FIG. 6, the inner leads 11 for TCP and COF mounting are stacked on the surface of the bumps 5, and the material of the inner leads 11 and the bumps 5 The material is alloyed and connected, for example. The inner leads 11 are used to exchange electrical signals with the outside of the semiconductor device.
[0007]
In addition, by using the bump structure of FIG. 5 and using an anisotropic adhesive 15 (ACF), the bump 5 is connected to the glass substrate wiring 13 formed on the glass substrate 12 as shown in FIG. COG mounting is performed. Electric signals are exchanged with the outside of the semiconductor device through the conductive balls 14 in the anisotropic adhesive 15.
[0008]
[Patent Document 1]
JP2000-31203 (6th page, FIG. 1)
[Patent Document 2]
JP2001-237261 (8th page, FIG. 1)
[0009]
[Problems to be solved by the invention]
However, in the above conventional configuration, the semiconductor device is implemented in the TCP, COF, and COG forms, and when there is moisture or impurities in the sealing material after mounting, when a high voltage is applied to the bump 5, the bump 5 Below, there is a problem that a battery reaction occurs remarkably in the first base metal layer 3 and the second base metal layer 4, and an oxidation reaction occurs on the metal and a phenomenon that the bump 5 is peeled off due to corrosion. .
[0010]
SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object thereof is to provide a semiconductor device capable of preventing the peeling of bumps and a method for manufacturing the same.
[0011]
[Means for Solving the Problems]
The semiconductor device according to claim 1 includes a semiconductor substrate, a metal layer formed on an electrode of the semiconductor substrate, and a bump formed on the metal layer, and the metal layer is formed so as to protrude outward from the bump. It is characterized by this.
[0012]
According to the semiconductor device of the first aspect, since the base metal layer can be increased in area by arranging the base metal layer outside the bump, the base metal layer is subjected to a metal oxidation reaction. Even when corrosion occurs, it is possible to prevent the entire base metal layer from corroding.
[0013]
According to a second aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate; a first metal layer formed around and around a surface of the electrode of the semiconductor substrate; a surface of the first metal layer; and a surface of the electrode of the semiconductor substrate. And a second metal layer formed continuously.
[0014]
According to the semiconductor device of claim 2, when the bump is provided on the second metal layer, the base metal layer under the bump has a gap under the bump, so the base metal layer inside the gap. Can be isolated from the outside by the base metal layer outside the gap and the second base metal layer filling the gap. By isolating the base metal layer under the bump from the external moisture and impurities that are the cause of corrosion, it is possible to prevent the base metal layer under the bump from being corroded.
[0015]
Moreover, although the process of forming the 2nd base metal layer increases with respect to the conventional process, there exists an advantage which does not need to newly prepare an installation.
[0016]
A semiconductor device according to a third aspect is the semiconductor device according to the second aspect, wherein an insulating layer is formed on a surface of the electrode of the semiconductor substrate in a portion where the first metal layer is not formed.
[0017]
According to the semiconductor device of the third aspect, since the gap is formed under the bump in the base metal layer under the bump, the base metal layer inside the gap is separated from the base metal layer outside the gap. It is possible to isolate it from the outside by the insulating layer filling the surface. By isolating the metal layer under the bump from the external moisture and impurities that are the cause of the corrosion, it is possible to prevent the base metal layer under the bump from being corroded. In addition, since the substance embedded in the gap is an insulating layer, it is possible to prevent electrical stress from being generated on the side surface of the base metal layer.
[0018]
The semiconductor device according to claim 4 includes a semiconductor substrate, a first metal layer formed on an electrode of the semiconductor substrate, and a bump formed on the first metal layer, and the semiconductor device is formed on the surface side of the semiconductor substrate. The second metal layer is formed in a region that is not electrically connected to the electrode of the substrate.
[0019]
According to the semiconductor device of claim 4, even when the base metal layer is corroded by a metal oxidation reaction, in addition to the base metal layer, the metal material and the metal layer having the same potential or higher are in the vicinity of the bump, for example, about 5 μm. Therefore, since the metal oxidation reaction consumed for corrosion also occurs in the metal layer, it is possible to prevent the entire base metal layer from being corroded. Furthermore, if the metal layer has a higher potential than the base metal layer, the metal oxidation reaction is more likely to occur in the metal layer than the base metal layer, and corrosion of the base metal layer under the bumps can be prevented. It becomes.
[0020]
Further, the number of steps for forming the base metal layer outside the bumps is increased as compared with the conventional steps, but there is an advantage that it is not necessary to newly prepare equipment.
[0021]
The method for manufacturing a semiconductor device according to claim 5 includes a step of forming a metal layer on the electrode of the semiconductor substrate and a step of forming a bump on the metal layer, and the step of forming the metal layer on the electrode of the semiconductor substrate includes: The metal layer is formed so as to protrude outward from the bump.
[0022]
According to the semiconductor device manufacturing method of the fifth aspect, the same effect as that of the first aspect is obtained.
[0023]
The method of manufacturing a semiconductor device according to claim 6 includes a step of forming a first metal layer around and around the center of the surface of the electrode of the semiconductor substrate, and the surface of the first metal layer and the surface of the electrode of the semiconductor substrate. Forming a second metal layer continuously.
[0024]
According to the semiconductor device manufacturing method of the sixth aspect, the same effect as that of the second aspect is obtained.
[0025]
The method of manufacturing a semiconductor device according to claim 7 includes: forming a first metal layer around and around the center of the surface of the electrode of the semiconductor substrate; and forming the surface of the first metal layer and the surface of the electrode of the semiconductor substrate. Between the step of continuously forming the second metal layer, a step of forming an insulating layer on the surface of the electrode of the semiconductor substrate on the portion where the first metal layer is not formed is provided.
[0026]
According to the semiconductor device manufacturing method of the seventh aspect, the same effect as in the third aspect is obtained.
[0027]
9. A method of manufacturing a semiconductor device according to claim 8, wherein a step of forming a metal layer on the surface of the electrode of the semiconductor substrate and a region not electrically connected to the electrode, and a bump is formed on the metal layer formed on the electrode. The process to perform is included.
[0028]
According to the semiconductor device manufacturing method of the eighth aspect, the same effect as that of the fourth aspect is obtained.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment of the present invention. In FIG. 1, the same components as those in FIG. In FIG. 1, a pad member 1 serving as an electrode is covered with a first insulating layer 2 made of silicon nitride or the like, and the surface of the pad member 1 is opened from the first insulating layer 2 at a first insulating layer opening 6. doing. On the pad member 1, a first base metal layer 3, a second base metal layer 4, and bumps 5 are arranged. In this case, the first base metal layer 3 and the second base metal layer 4 are disposed so as to protrude outward from the ends of the bumps 5. That is, the semiconductor device is formed on the pad member 1 that is an electrode having an electrical connection region formed on the semiconductor substrate, the insulating layer 2 formed on the periphery of the pad member 1, and the pad member 1. The base metal layers 3 and 4 and the bumps 5 provided on the base metal layer are provided, and the base metal layers 3 and 4 are arranged outside the end portions of the bumps 5. ing.
[0030]
In addition, the manufacturing method includes a step of forming the metal layers 3 and 4 on the electrodes of the semiconductor substrate and a step of forming the bumps 5 on the metal layers 3 and 4. In the step of forming the metal layers 3 and 4, 3 and 4 are formed so as to protrude outside the bump 5.
[0031]
When a charge is applied to the bump 5, a battery reaction occurs between the first base metal layer 3 and the second base metal layer 4. When a metal ionization or chlorination reaction that is an anodic reaction occurs, the first base metal layer 3 and the second base metal layer 4 corrode. When the corrosion occurs, the corrosion progresses inward from the outside of the bump 5, and the adhesion between the first base metal layer 3 and the second base metal layer 4 is deteriorated. The second base metal layer 4 peels off. In the present invention, since the volume of the first base metal layer 3 and the second base metal layer 4 is increased, corrosion of the metal layer does not occur in all the metal layers. Since corrosion does not occur in all the metal layers, it is possible to prevent deterioration of the adhesion between the first base metal layer 3 and the second base metal layer 4.
(Embodiment 2)
FIG. 2 is a cross-sectional view of the semiconductor device according to the second embodiment of the present invention. 2, the same components as those in FIG. 5 are denoted by the same reference numerals and description thereof is omitted. 7 is a photoresist, 8 is a metal layer for a third base, and 16 is a gap.
[0032]
In this semiconductor device manufacturing method, a base metal layer 3, 4 is formed on an electrode of a semiconductor element on a semiconductor substrate, and a gap 16 is formed in the base metal layer 3, 4 to form a base metal layer. A step of forming 3 and 4 at the center and the periphery of the surface of the electrode, a step of continuously forming another base metal layer 8 on the base metal layers 3 and 4 and the surface of the semiconductor substrate, and a metal layer 8 includes a step of forming a bump 5.
[0033]
In FIG. 2, a pad member 1 made of AL or the like is covered with a first insulating layer 2 made of silicon nitride or the like, and the surface of the pad member 1 having an electrical connection region is formed at the first insulating layer opening 6. Opened from the first insulating layer 2. On the pad member 1 and the insulating layer 2, the first base metal layer 3 made of refractory metal Ti is formed from 200 nm to 300 nm, and the second base metal layer 4 made of Pd that is a refractory metal and has a small specific resistance is made 100. To a thickness of 300 nm is continuously arranged in a low-pressure environment by sputtering or the like. At this time, since there is a concern that the electrical continuity between the pad member 1 and the first base metal layer 3 is deteriorated if an insulator remains on the pad member 1, for example, a preclean process is performed. Perform insulation removal. Under the bump 5, in order to open a gap 16 between the first base metal layer 3 and the second base metal layer 4 with a width of 3 μm to 5 μm, a photoresist 7 is used on the second base metal layer, A mask is attached so that the photoresist 7 does not exist only in the portion where the gap 16 is opened (FIG. 2B). Using the photoresist 7 as a mask, the first base metal layer 3 is etched with hydrofluoric acid and nitric acid, the second base metal layer 4 is aqua regia, and each etchant is used for etching, thereby forming a gap 16. (FIG. 2C). After removing the photoresist 7, for example, after performing a pre-clean process, a third layer made of Au having a low specific resistance and a high melting point metal on the second base metal layer 4 and the first insulating layer 2, for example, by sputtering. A base metal layer 8 is formed (FIG. 2D). For example, a photoresist method is used for the bumps 5 so that only the portions where the bumps 5 are formed are masked so that the photoresist 7 'is not present. After the mask is formed, bumps 5 are formed by, for example, electrolytic plating (FIG. 2E). After removing the photoresist 7 'used for forming the bump 5, the third base metal layer 8 is etched using aqua regia as an etchant and the bump 5 as a mask (FIG. 2 (f)).
[0034]
When a charge is applied to the bump 5, a battery reaction occurs between the first base metal layer 3 and the second base metal layer 4. When a metal ionization or chlorination reaction that is an anodic reaction occurs, the first base metal layer 3 and the second base metal layer 4 corrode. When corrosion occurs, corrosion progresses inward from the outside. Further, since the adhesion between the first base metal layer 3 and the second base metal layer 4 is deteriorated due to corrosion, peeling occurs between the first base metal 3 and the second base metal layer 4. In the present invention, a gap 16 is formed in the first base metal layer 3 and the second base metal layer 4 under the bumps 5 and embedded with the third base metal layer 8 so that the inner base first layer The side surface of the metal layer 3 is isolated from the external atmosphere by the third base metal layer 8. For this reason, the atmosphere such as oxygen or hydrogen necessary for the occurrence of corrosion is not touched. Corrosion of the first base metal layer 3 and the second base metal layer 4 inside the gap 16 does not come into contact with oxygen and hydrogen that cause a cathodic reaction in the battery reaction. do not do. Further, since corrosion does not occur, it is possible to prevent the adhesion between the first base metal layer 3 and the second base metal layer 4 from deteriorating.
(Embodiment 3)
FIG. 3 is a cross-sectional view of the semiconductor device according to the third embodiment of the present invention. In FIG. 3, the same components as those in FIG. 7 is a photoresist, 9 is a second insulating layer, and 16 is a gap.
[0035]
In the semiconductor device according to the second embodiment, the portion where the base metal layer is not formed, that is, the gap 16 is filled with the second insulating layer 9.
[0036]
The manufacturing method of the semiconductor device includes a step of forming a base metal layer 3 on a semiconductor element of a semiconductor substrate, a step of forming a gap 16 on the base metal layer 3 so as to be under the bump 5, A step of forming the insulating layer 9 on the metal layer 3, a step of removing the insulating layer 9 from the gap 16, a step of forming the second base metal layer 4, and a step of forming the bumps 5. It has a configuration.
[0037]
In FIG. 3, a pad member 1 made of AL or the like is covered with a first insulating layer 2 made of silicon nitride or the like, and the surface of the pad member 1 is made from the first insulating layer 2 in the first insulating layer opening 6. It is open. On the pad member 1 and the insulating layer 2, a first base metal layer 3 made of refractory metal Ti is disposed with a thickness of 200 nm to 300 nm in a low pressure environment by sputtering or the like (FIG. 3B). At this time, since there is a concern that the electrical continuity between the pad member 1 and the first base metal layer 3 is deteriorated if an insulator remains on the pad member 1, for example, a preclean process is performed. Perform insulation removal. In order to open a gap 16 in the first underlayer metal layer 3 under the bumps 5, a photoresist 7 is used on the first underlayer metal layer 3, and only the portion where the gap 16 has a width of 3 μm to 5 μm is exposed. A mask is attached so that there is no resist 7 (FIG. 3C). Using the photoresist 7 as a mask, the first underlayer metal layer 3 is etched using an etchant such as hydrofluoric acid or nitric acid to form a gap 16 (FIG. 3D). After removing the photoresist 7, a second insulating layer 9 is formed on the first insulating layer 2 by an oxide film or the like, for example, by CVD (FIG. 3E). The second insulating layer 9 is removed by, for example, a CMP method or an etch back method so that the insulating layer 9 remains in the gap 16 portion (FIG. 3F). Thereafter, for example, a preclean process is performed, and then the second base metal layer 4 made of Pd having a low melting point metal and a low specific resistance on the first base metal layer 3 and the first insulating layer 2 by, for example, sputtering. Are formed with a thickness of 100 nm to 300 nm (FIG. 3G). For example, a photoresist method is used for the bump 5, and a mask is opened so that only a portion where the bump 5 is formed has no resist. For example, the bumps 5 are formed by electrolytic plating (FIG. 3 (h)). After the photoresist used for forming the bumps 5 is removed, etching is performed using an etchant for the second base metal layer 4 and the bumps 5 as a mask (3 (i)).
[0038]
When a voltage is applied to the bump 5, a battery reaction occurs between the first base metal layer 3 and the second base metal layer 4. When a metal ionization or chlorination reaction that is an anodic reaction occurs, the first base metal layer 3 and the second base metal layer 4 corrode. When corrosion occurs, corrosion progresses inward from the outside. Further, since the adhesion between the first base metal layer 3 and the second base metal layer 4 is deteriorated, peeling occurs between the first base metal 3 and the second base metal layer 4. In the present invention, the gap 16 is formed in the first base metal layer 3 under the bump 5 and the embedding is performed with the metal material in the second embodiment. It is embedded with an insulating layer 9. By embedding with the second insulating layer 9, the first base metal layer 3 inside the gap 16 is separated from the movement of oxygen, hydrogen, and electrons, which are external atmospheres, by the second insulating layer 9. Is possible. Corrosion of the first base metal layer 3 inside the gap 16 does not occur because there is no oxygen or nitrogen causing a cathode reaction in the battery reaction. In addition, the surface on which charges necessary for corrosion move is insulated. In addition, since no corrosion occurs when the precious metal is used for the second base metal layer 4, the adhesion between the first base metal layer 3 and the second base metal layer 4 is deteriorated. It becomes possible to prevent. Further, the side surfaces of the first base metal layer 3 and the second metal layer 4 inside the gap 16 are protected by the embedded second insulating layer 9, so that no electrical stress occurs.
(Embodiment 4)
FIG. 4 is a cross-sectional view of the semiconductor device according to the fourth embodiment of the present invention. In FIG. 4, the same components as those in FIG. Reference numeral 7 denotes a photoresist.
[0039]
This semiconductor device has a metal layer of the same material as the base metals 3 and 4 independent of the bump 5 disposed on the insulating layer 2 in the vicinity of the bump 5 as compared with the first embodiment. The applied potential of the base metal layers 3 and 4 and the metal layer are equal to or higher than the same potential.
[0040]
The semiconductor device manufacturing method includes a step of forming the base metal layers 3 and 4 on the semiconductor element, a step of forming the bump 5, and the base metal layers 3 and 4 are formed below the bump 5 and outside the bump 5. And a process including
[0041]
In FIG. 4, a pad member 1 made of AL or the like is covered with a first insulating layer 2 made of silicon nitride or the like, and the surface of the pad member 1 is the first insulating layer at the first insulating layer openings 6 and 10. There are two openings from 2 (FIG. 4A). On the pad member 1 and the first insulating layer 2, a first base metal layer 3 made of refractory metal Ti, a second base metal layer 4 made of Pd having a high melting point metal and low specific resistance, and the like are sputtered. Thus, they are continuously arranged in a low-pressure environment (FIG. 4B). At this time, since there is a concern that the electrical continuity between the pad member 1 and the first base metal layer 3 is deteriorated if an insulator remains on the pad member 1, for example, a preclean process is performed. Perform insulation removal. For example, a photoresist method is used for the bump 5 and a mask for opening only a portion where the bump 5 is to be formed is applied. For example, the bumps 5 are formed by electrolytic plating (FIG. 4C). The photoresist used for forming the bumps 5 is removed. The photoresist 7 is used to cover the second base metal layer 4 on the first insulating layer opening 10, away from the bumps 5 and masked (FIG. 4D).
[0042]
Etching is performed using the second base metal layer 4 with aqua regia, the first base metal layer 3 with hydrofluoric acid and nitric acid, using the respective etchants, with the bumps 5 and the photoresist 7 as masks (FIG. 4 (e)). )).
[0043]
When a voltage is applied to the bump 5, a battery reaction occurs between the first base metal layer 3 and the second base metal layer 4. When a reaction that causes ionization or chlorination of the metal, which is an anodic reaction, occurs, the first base metal layer 3 and the second base metal layer 4 corrode. When corrosion occurs, the corrosion proceeds inward from the outside of the bump 5. Moreover, since the adhesion between the first base metal layer 3 and the second base metal layer 4 is deteriorated, the first base metal 3 and the second base metal layer 4 are peeled off. In the present invention, the first base metal layer 3 and the second base metal layer 4 are formed at the same potential in a different part from the bump 5, so that the first base metal layer 3 and the second base metal layer 3 below the bump 5 are formed. The volume can be made larger than the metal layer 4 for two bases. For this reason, the corrosion of the metal layer does not occur in all the metal layers.
[0044]
Since all the metal layers 3 and 4 are not corroded, it is possible to prevent the adhesion between the first base metal layer 3 and the second base metal layer 4 under the bumps 5 from being deteriorated.
[0045]
Further, the first base metal layer 3 and the second base metal layer 4 under the bump 5 are not connected to the pad member 1 and are insulated and separated from the first base metal layer 3 and the second base metal layer 3. Corrosion under the bump 5 can be prevented by supplying a potential higher than the potential applied to the bump 5 to the second base metal layer 4 by, for example, a booster circuit.
[0046]
As described above, the present invention increases the area of the first base metal layer 3 and the second base metal layer 4 under the bump 5 or isolates it from the ambient atmosphere, An excellent semiconductor device capable of preventing the occurrence of corrosion in all of the first base metal layer 3 and the second base metal layer 4 and a manufacturing method thereof are realized.
[0047]
【The invention's effect】
According to the semiconductor device of the first aspect, since the base metal layer can be increased in area by arranging the base metal layer outside the bump, the base metal layer is subjected to a metal oxidation reaction. Even when corrosion occurs, it is possible to prevent the entire base metal layer from corroding.
[0048]
According to the semiconductor device of claim 2, when the bump is provided on the second metal layer, the base metal layer under the bump has a gap under the bump, so the base metal layer inside the gap. Can be isolated from the outside by the base metal layer outside the gap and the second base metal layer filling the gap. By isolating the base metal layer under the bump from the external moisture and impurities that are the cause of corrosion, it is possible to prevent the base metal layer under the bump from being corroded.
[0049]
Moreover, although the process of forming the 2nd base metal layer increases with respect to the conventional process, there exists an advantage which does not need to newly prepare an installation.
[0050]
According to the semiconductor device of the third aspect, since the gap is formed under the bump in the base metal layer under the bump, the base metal layer inside the gap is separated from the base metal layer outside the gap. It is possible to isolate it from the outside by the insulating layer filling the surface. By isolating the metal layer under the bump from the external moisture and impurities that are the cause of the corrosion, it is possible to prevent the base metal layer under the bump from being corroded. In addition, since the substance embedded in the gap is an insulating layer, it is possible to prevent electrical stress from being generated on the side surface of the base metal layer.
[0051]
According to the semiconductor device of claim 4, even when the base metal layer is corroded by a metal oxidation reaction, in addition to the base metal layer, the metal material and the metal layer having the same potential or higher are in the vicinity of the bump, for example, about 5 μm. Therefore, since the metal oxidation reaction consumed for corrosion also occurs in the metal layer, it is possible to prevent the entire base metal layer from being corroded. Furthermore, if the metal layer has a higher potential than the base metal layer, the metal oxidation reaction is more likely to occur in the metal layer than the base metal layer, and corrosion of the base metal layer under the bumps can be prevented. It becomes.
[0052]
In addition, the number of steps for forming the base metal layer outside the bumps is increased as compared with the conventional steps, but there is an advantage that it is not necessary to newly prepare equipment.
[0053]
According to the semiconductor device manufacturing method of the fifth aspect, the same effect as that of the first aspect is obtained.
[0054]
According to the semiconductor device manufacturing method of the sixth aspect, the same effect as that of the second aspect is obtained.
[0055]
According to the semiconductor device manufacturing method of the seventh aspect, the same effect as in the third aspect is obtained.
[0056]
According to the semiconductor device manufacturing method of the eighth aspect, the same effect as that of the fourth aspect is obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor device in a second embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a manufacturing process of a semiconductor device in a third embodiment of the invention.
FIG. 4 is a cross-sectional view showing a manufacturing process of a semiconductor device in a fourth embodiment of the invention.
FIG. 5 is a partial cross-sectional view of a conventional semiconductor device.
FIG. 6 is a cross-sectional view of a TCP mounting form of a conventional semiconductor device.
FIG. 7 is a cross-sectional view of a COG mounting form of a conventional semiconductor device.
[Explanation of symbols]
1 Pad material
2 First insulation layer
3 Metal layer for the first base
4 Second underlayer metal layer
5 Bump
6 First insulating layer opening
7 Photoresist
8 Third base metal layer
9 Second insulation layer
10 Second insulating layer opening
11 Inner lead
12 Glass substrate
13 Wiring on glass substrate
14 Conductive ball
15 Anisotropic adhesive
16 Clearance

Claims (8)

半導体基板と、前記半導体基板の電極に形成された金属層と、前記金属層に形成されたバンプとを備え、前記金属層は前記バンプよりも外側にはみ出して形成されていることを特徴とする半導体装置。A semiconductor substrate, comprising: a metal layer formed on an electrode of the semiconductor substrate; and a bump formed on the metal layer, wherein the metal layer is formed to protrude outward from the bump. Semiconductor device. 半導体基板と、前記半導体基板の電極の表面の中央部および周囲に形成された第１の金属層と、前記第１の金属層の表面および前記半導体基板の電極の表面に連続して形成された第２の金属層とを備え、前記第２の金属層上に形成されたバンプとを備えた半導体装置。A semiconductor substrate, a first metal layer formed around and around the center of the surface of the electrode of the semiconductor substrate, and formed continuously on the surface of the first metal layer and the surface of the electrode of the semiconductor substrate A semiconductor device comprising: a second metal layer; and a bump formed on the second metal layer. 半導体基板の電極の表面において、第１の金属層が形成されていない部分に絶縁層が形成されている請求項２記載の半導体装置。The semiconductor device according to claim 2, wherein an insulating layer is formed on a surface of the electrode of the semiconductor substrate in a portion where the first metal layer is not formed. 半導体基板と、前記半導体基板の電極に形成された第１の金属層と、前記第１の金属層に形成されたバンプとを備え、前記半導体基板の表面側において、前記半導体基板の電極と離れた領域に第２の金属層が形成され、前記第２の金属層の電位は、前記第１の金属層の電位以上であることを特徴とする半導体装置。A semiconductor substrate, a first metal layer formed on the electrode of the semiconductor substrate, and a bump formed on the first metal layer, and separated from the electrode of the semiconductor substrate on the surface side of the semiconductor substrate A semiconductor device, wherein a second metal layer is formed in the region, and a potential of the second metal layer is equal to or higher than a potential of the first metal layer. 半導体基板の電極に金属層を形成する工程と、前記金属層にバンプを形成する工程とを含み、前記半導体基板の電極に前記金属層を形成する工程は、前記金属層を前記バンプよりも外側にはみ出して形成することを特徴とする半導体装置の製造方法。Forming a metal layer on the electrode of the semiconductor substrate; and forming a bump on the metal layer, wherein the step of forming the metal layer on the electrode of the semiconductor substrate includes placing the metal layer outside the bump. A method for manufacturing a semiconductor device, characterized by being formed so as to protrude. 半導体基板の電極の表面の中央部および周囲に第１の金属層を形成する工程と、前記第１の金属層の表面および前記半導体基板の電極の表面に第２の金属層を連続して形成する工程と、前記第２の金属層にバンプを形成する工程を含む半導体装置の製造方法。Forming a first metal layer at a central portion and a periphery of an electrode surface of a semiconductor substrate; and continuously forming a second metal layer on the surface of the first metal layer and the electrode surface of the semiconductor substrate And a method of manufacturing a semiconductor device, including a step of forming a bump on the second metal layer. 半導体基板の電極の表面の中央部および周囲に第１の金属層を形成する工程と、前記第１の金属層の表面および前記半導体基板の電極の表面に第２の金属層を連続して形成する工程との間に、前記半導体基板の電極の表面において、前記第１の金属層が形成されていない部分に絶縁層を形成する工程を設ける請求項６記載の半導体装置の製造方法。Forming a first metal layer at a central portion and a periphery of an electrode surface of a semiconductor substrate; and continuously forming a second metal layer on the surface of the first metal layer and the electrode surface of the semiconductor substrate The method for manufacturing a semiconductor device according to claim 6, further comprising a step of forming an insulating layer in a portion where the first metal layer is not formed on the surface of the electrode of the semiconductor substrate. 半導体基板の電極の表面、および前記電極と電気的に接続されていない領域に金属層を形成する工程と、前記電極に形成された前記金属層にバンプを形成する工程とを含む半導体装置の製造方法。Manufacturing of a semiconductor device including a step of forming a metal layer on a surface of an electrode of a semiconductor substrate and a region not electrically connected to the electrode, and a step of forming a bump on the metal layer formed on the electrode Method.
JP2003013484A 2003-01-22 2003-01-22 Semiconductor device and its manufacturing process Pending JP2004228295A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003013484A JP2004228295A (en) 2003-01-22 2003-01-22 Semiconductor device and its manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003013484A JP2004228295A (en) 2003-01-22 2003-01-22 Semiconductor device and its manufacturing process

Publications (1)

Publication Number Publication Date
JP2004228295A true JP2004228295A (en) 2004-08-12

Family

ID=32901797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003013484A Pending JP2004228295A (en) 2003-01-22 2003-01-22 Semiconductor device and its manufacturing process

Country Status (1)

Country Link
JP (1) JP2004228295A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428433C (en) * 2005-06-23 2008-10-22 矽创电子股份有限公司 Structure of electric connection pad
US7728431B2 (en) 2006-06-15 2010-06-01 Sony Corporation Electronic component, semiconductor device employing same, and method for manufacturing electronic component
JP7408764B2 (en) 2017-05-30 2024-01-05 ローム株式会社 MEMS elements and MEMS modules

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428433C (en) * 2005-06-23 2008-10-22 矽创电子股份有限公司 Structure of electric connection pad
US7728431B2 (en) 2006-06-15 2010-06-01 Sony Corporation Electronic component, semiconductor device employing same, and method for manufacturing electronic component
JP7408764B2 (en) 2017-05-30 2024-01-05 ローム株式会社 MEMS elements and MEMS modules

Similar Documents

Publication Publication Date Title
US8169063B2 (en) Semiconductor component and method for producing the same
KR100658543B1 (en) Semiconductor device and manufacturing method thereof
KR100658547B1 (en) Semiconductor device and manufacturing method thereof
KR100608186B1 (en) Method of manufacturing semiconductor device
US20030102551A1 (en) Semiconductor device and method for manufacturing
JP2003045877A (en) Semiconductor device and its manufacturing method
CN101410965B (en) Method for eliminating aluminum terminal pad material in semiconductor devices
JP2003324120A (en) Connecting terminal, its manufacturing method, semiconductor device and its manufacturing method
EP3358616B1 (en) Bond pad protection for harsh media applications
US20030075804A1 (en) Wirebond structure and method to connect to a microelectronic die
JP2002231854A (en) Semiconductor device and its manufacturing method
KR20070001797A (en) Semiconductor device and method of manufacturing the same
JP2004228295A (en) Semiconductor device and its manufacturing process
WO2003105207A1 (en) Feed-through process and amplifier with feed-through
JP4686962B2 (en) Manufacturing method of semiconductor device
JP2005150440A (en) Semiconductor device
JPS62160744A (en) Manufacture of semiconductor device
JPH04217323A (en) Manufacture of bump electrode for semiconductor device
US20040115942A1 (en) Bonding pad of a semiconductor device and formation method thereof
JP3116534B2 (en) Method for manufacturing flip chip of integrated circuit device
JP2006120803A (en) Semiconductor device and manufacturing method therefor
JP3119352B2 (en) Method for forming plated structure of semiconductor device
US8716843B2 (en) Microelectronic chip, component containing such a chip and manufacturing method
US5982025A (en) Wire fixation structure
JP2929850B2 (en) Method for manufacturing semiconductor device