JP2004222010A - Router - Google Patents
Router Download PDFInfo
- Publication number
- JP2004222010A JP2004222010A JP2003007720A JP2003007720A JP2004222010A JP 2004222010 A JP2004222010 A JP 2004222010A JP 2003007720 A JP2003007720 A JP 2003007720A JP 2003007720 A JP2003007720 A JP 2003007720A JP 2004222010 A JP2004222010 A JP 2004222010A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- processing unit
- cut
- service quality
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ルータ装置に関し、特に、サービス品質処理の機能を持ったルータ装置に関する。
【0002】
【従来の技術】
従来、ネットワークとネットワークの間を結ぶ中継装置としてルータ装置が知られており、このようなルータ装置においては、IP(Internet Protocol)パケットをサービス品質(Quality Of Service:QOS)に応じてパケットの廃棄率や遅延時間を制御して(QOS処理)、ユーザの求めるサービス品質を提供できるようにしている(例えば、特許文献1、2参照)。
【0003】
なお、本願発明に関連する先行技術文献情報としては以下のものがある。
【特許文献1】
特開2001−186170号公報
【特許文献2】
特開2001−197111号公報
【0004】
【発明が解決しようとする課題】
しかしながら、このような従来のルータ装置にあっては、全てのパケットについて、前述のQOS処理を行っているため、処理負荷が増大して高速転送が要求される場合でも高速転送ができなかった。
このため、高速転送を実現するためには、高性能なプロセッサが必要となり、コストが増加するという問題があった。
【0005】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、高速転送が要求されるパケットは、QOS処理を行わないようにすることにより、高性能なプロセッサを使うことなくパケットの高速転送を実現することが可能なルータ装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、入力パケットのサービス品質に応じてサービス品質処理を行う機能を備えたルータ装置であって、入力パケットのパケット内情報を参照してサービス品質処理を行うか行わないかを判定し、所定のパケットに対するサービス品質処理をカットスルーするカットスルー処理部を備えることを特徴とする。
これにより、特定のパケットに対するサービス品質処理がカットスルーされ、パケット転送処理の処理負荷が軽減される。
【0007】
ここで、前記パケット内情報としては、シム・ヘッダのEXPビット、シム・ヘッダのラベル、IPヘッダの宛先アドレス、IPヘッダの送信元アドレス、IPv4ヘッダのTOS、IPv6ヘッダのトラヒッククラス、IPv6ヘッダのフローラベル、ATMセルヘッダのVPI/VCI、MACフレームヘッダの宛先アドレス、MACフレームヘッダの送信元アドレス、MACフレームヘッダのLength/Type、IEEE802.1Qで規定されたMACフレームヘッダのVLAN ID、IEEE802.1pで規定されたMACフレームヘッダのPriority Bit、TCPヘッダの宛先ポート番号、TCPヘッダの送信元ポート番号、TCPヘッダのフラグフィールド、HDLCフレームのDLCI、あるいは、PPPフレームのプロトコルフィールドなどを参照してサービス品質処理を行うか行わないかを判定することは好ましい。
【0008】
また、本発明は、回線に接続され、該回線から受信したパケットの転送を制御するとともに、該回線へのパケットの送信を制御する回線インターフェース部と、該回線インターフェース部から入力されたパケットをスイッチして所定の出力側の前記回線インターフェース部に出力するスイッチ部とを備え、前記回線インターフェース部と前記スイッチ部との接続を着脱可能に構成し、前記回線インターフェース部として、前記回線から受信したパケットに対するサービス品質処理を行うものと行わないものを用意し、該2種類の回線インターフェース部を前記スイッチ部に接続して回線毎にサービス品質処理を行うか行わないかを設定することを特徴とする
これにより、サービス品質処理を行わない回線インターフェース部に対するパケットに対するサービス品質処理がカットスルーされ、パケット転送処理の処理負荷が軽減される。
【0009】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施の形態1]
図1は、本発明の実施の形態1のルータ装置の概略構成を示すブロック図である。
同図に示すように、本実施の形態のルータ装置は、他のネットワークや他のルータ装置に回線を介して接続され、当該回線を介して受信したデータからパケットを抽出する入側回線終端部10と、入側回線終端部10で抽出したパケットを所望の出側回線にスイッチングされるように処理する入側パケット処理部20と、入側パケット処理部20から入力されるパケットをスイッチして出力するスイッチ部30と、スイッチ部30でスイッチされたパケットを処理する出側パケット処理部40と、出側パケット処理部40から入力されるパケットを接続されている回線を介して他のネットワークや他のルータ装置に送信する出側回線終端部50とを備えている。
本実施の形態のルータ装置は、MPLS(Multi Protocol Label Switching)プロトコルに対応しており、パケットの宛先アドレスあるいはパケットに付加されてきたシム・ヘッダに含まれるラベルに基づいて出力するパケットに付加するラベルを選択し、そのラベルを付加あるいは付け替えて出力するようになっている。
【0010】
入側回線終端部10は、光の信号を電気信号に変換する光/電気(O/E)変換部11と、O/E変換部11で変換された電気信号に物理レイヤの処理を行ってパケットを抽出する入側物理レイヤ処理部12とを備えている。
入側パケット処理部20は、入力されたパケットの宛先から出力するインターフェースの番号や付与するラベルを選択してパケットにスイッチングタグやラベルを付加する入側フォワーディング処理部21と、入側フォワーディング処理部21に接続され各種データを記憶しておくデータ記憶部22と、パケットにDiffServ(differentiated services)処理やカラーリングやポリシングなどのQOS処理を行うQOS処理部23と、スイッチ部30に出力するパケットを一時的に記憶しておくバッファ(24a,24b)と、バッファ(24a,24b)からパケットを読み出してスイッチ部30に出力する入側スイッチインターフェース部(25a,25b)とを備えている。
なお、バッファ(24a,24b)は、QOS処理部23からのパケットを記憶しておくバッファ24aと、入側フォワーディング処理部21からのパケットを記憶しておくバッファ24bが用意されており、それぞれ別の入側スイッチインターフェース部(25a,25b)により処理されるようになっている。
【0011】
スイッチ部30は、パケットに付加されたスイッチタグに従ってパケットをスイッチングしてスイッチタグで指定された出側パケット処理部40に出力するものである。
出側パケット処理部40は、スイッチ部30が出力するパケットを受信してバッファ42に出力する出側スイッチインターフェース部43と、出側スイッチインターフェース部43が受信したパケットを一時的に記憶しておくバッファ42と、バッファ42からパケットを読み出しパケットに付加されたスイッチタグを削除して出側回線終端部50に出力する出側フォワーディング処理部41とを備えている。
出側回線終端部50は、出側パケット処理部40から入力されたパケットを物理レイヤの信号に変換する出側物理レイヤ処理部52と、出側物理レイヤ処理部52が変換した信号を光信号に変換する電気/光(E/O)変換部51とを備えている。
【0012】
本実施の形態のルータ装置において、入側回線終端部10の入側物理レイヤ処理部12で抽出されたパケットは、入側パケット処理部20に入力される。
図2は、図1に示す入側フォワーディング処理部21の処理手順を示すフローチャートである。
図3は、図1に示すデータ記憶部22に格納されるフォワーディングテーブルを示す図、図4は、図1に示すデータ記憶部22に格納されるQOS処理判定テーブルを示す図である。
以下、図2〜図4を用いて図1に示す入側フォワーディング処理部21の処理手順を説明する。
入側パケット処理部20の入側フォワーディング処理部21は、入力されたパケットのパケット内情報(ヘッダも含んだ全ての情報)にMPLSのヘッダ(シム・ヘッダ)があるかどうかを判定する(ステップS11)。
【0013】
ステップS11において、入力されたパケットにシム・ヘッダがあれば、図3に示すフォワーディングテーブルを参照し、受信したパケットのシム・ヘッダのラベルが入力ラベルの欄の値と一致する行の、出力ラベルの欄の値に受信したパケットのラベルを書き替え(ステップS12)、図4に示すQOS処理判定テーブルを参照し、シム・ヘッダのEXP(Experimental)ビットの値がEXPビット欄の値に一致する行のQOS処理欄を参照する(ステップS13)。
ステップS13において、QOS処理欄が”有”であれば、図3に示すフォワーディングテーブルにおけるインターフェース欄のインターフェースにスイッチングされるようなスイッチングタグをパケットに付加し(ステップS14)、パケットをQOS処理部23へ渡す(ステップS15)。
ステップS13において、QOS処理欄が”無”であれば、QOS処理をカットスルーするため、図3に示すフォワーディングテーブルにおけるインターフェース欄のインターフェースにスイッチングされるようなスイッチングタグをパケットに付加し(ステップS16)、QOS処理部23を介さずパケットを直接バッファ24bに書き込む。
【0014】
ステップS11において、入力されたパケットにシム・ヘッダが無いときは、シム・ヘッダを追加し(ステップS17)、宛先アドレスの上位ビットが、図3に示すフォワーディングテーブルにおけるアドレスプレフィクスの欄の値と一致する行の、出力ラベルの欄の値を追加したシム・ヘッダのラベルに設定するなどしてシム・ヘッダを設定し(ステップS18)、インターフェース欄のインターフェースにスイッチングされるようなスイッチングタグをパケットに付加し(ステップS19)、パケットをQOS処理部23に渡す(ステップS20)。
QOS処理部23に渡されたパケットは、パケット内情報の設定内容によるサービス品質に応じてDiffServ処理やカラーリングやポリシングなど周知のQOS処理を施され、バッファ24aに書き込まれ、入側スイッチインターフェース部25aによりスイッチ部30に出力される。
バッファ24bに直接書き込まれたパケットは、入側スイッチインターフェース部25bにより直接スイッチ部30に出力される。
【0015】
スイッチ部30に入力されたパケットは、付加されたスイッチングタグに従って、スイッチ部30でスイッチングされて、スイッチングタグで指定された出側パケット処理部40の出側スイッチインターフェース部43に出力される。
次に、バッファ42を介して出側フォワーディング処理部41に入力され、出側フォワーディング処理部41でスイッチングタグが消去され、出側回線終端部50で物理レイヤの信号に変換され、光信号に変換されて回線に送出される。
このように本実施の形態においては、入側フォワーディング処理部21で、シム・ヘッダのEXPビットによりQOS処理をカットスルーしているので、特定のEXPビットのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
【0016】
なお、本実施の形態においては、QOS処理を施されたパケットとカットスルーのパケットとを別々のバッファ(24a,24b)に一時記憶し、別々の入側スイッチインターフェース部(25a,25b)でスイッチ部に入力するようにしたが、共通の入側スイッチインターフェース部によりカットスルー用のバッファのパケットを優先的に処理してスイッチ部に入力するようにしてもよい。
また、EXPビットに替えてシム・ヘッダのラベルによりQOS処理の有無を決めてもよい。このようにすると、特定のラベルのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてIP(Internet Protocol)ヘッダの宛先アドレスによりQOS処理の有無を決めてもよい。このようにすると、特定の宛先アドレスへのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
【0017】
また、EXPビットに替えてIPヘッダの送信元アドレスによりQOS処理の有無を決めてもよい。このようにすると、特定の送信元アドレスからのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてIPv4(Internet Protocol version 4)のヘッダのTOS(Type of Service)によりQOS処理の有無を決めてもよい。このようにすると、特定のTOSのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてIPv6(Internet Protocol version 6)のヘッダのトラヒッククラス(Traffic Class)によりQOS処理の有無を決めてもよい。このようにすると、特定のトラヒッククラスのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
【0018】
また、EXPビットに替えてIPv6のヘッダのフローラベル(flow label)によりQOS処理の有無を決めてもよい。このようにすると、特定のフローラベルのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてATM(Asynchronous Transfer Mode)セルヘッダのVPI/VCI(Virtual Path Identifier/Virtual Channel Identifier)によりQOS処理の有無を決めてもよい。このようにすると、特定のVPI/VCIのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてMAC(Media Access Control)フレームヘッダの宛先アドレスによりQOS処理の有無を決めてもよい。このようにすると、特定の宛先アドレスへのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
【0019】
また、EXPビットに替えてMACフレームヘッダの送信元アドレスによりQOS処理の有無を決めてもよい。このようにすると、特定の送信元アドレスへのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてMACフレームヘッダのLength/TypeによりQOS処理の有無を決めてもよい。このようにすると、特定のLength/Typeのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてIEEE(Institute of Electrical and Electronics Engineers)802.1Qで規定されたMACフレームヘッダのVLAN ID(Virtual Local Area Network Identification)によりQOS処理の有無を決めてもよい。このようにすると、特定のVLANのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
【0020】
また、EXPビットに替えてIEEE802.1pで規定されたMACフレームヘッダのPriority BitによりQOS処理の有無を決めてもよい。このようにすると、特定のPriority Bitのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてTCP(Transmission Control Protocol)ヘッダの宛先ポート番号によりQOS処理の有無を決めてもよい。このようにすると、特定の宛先ポート番号のパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてTCPヘッダの送信元ポート番号によりQOS処理の有無を決めてもよい。このようにすると、特定の送信元ポート番号のパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
【0021】
また、EXPビットに替えてTCPヘッダのフラグフィールドによりQOS処理の有無を決めてもよい。このようにすると、特定のフラグフィールドのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてHDLC(High level Data Link Control procedure)フレームのDLCI(Data Link Connection Identifier)によりQOS処理の有無を決めてもよい。このようにすると、特定のDLCIのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、EXPビットに替えてPPP(Point−to−Point Protocol)フレームのプロトコルフィールドによりQOS処理の有無を決めてもよい。このようにすると、特定のプロトコルフィールドのパケットに対するQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
【0022】
[実施の形態2]
図5は、本発明の実施の形態2のルータ装置の概略構成を示すブロック図である。なお、本実施の形態のルータ装置は、前述の実施の形態1のルータ装置と略同様に構成されているので、同様な構成には同一の符号を付して、前述の実施の形態1のルータ装置との相違点を中心に説明する。
本実施の形態のルータ装置は、入側回線終端部、入側パケット処理部、出側パケット処理部、並びに、出側回線終端部を、回線インターフェース部として1枚のカード上に搭載し、1物理回線を1枚のカードに収容し、スイッチ部30との接続は着脱式で自由に接続位置や接続数を変えられるようになっている。
なお、図5では、1物理回線を1枚のカードに収容したものになっているが、1枚のカードに複数の物理回線を収容することも可能である。
また、QOS処理を行わない回線インターフェース部200を用意し、物理回線毎にQOS処理を行うか行わないかを選択できるようにしている。
【0023】
図5に示すように、回線インターフェース部100は、入側回線終端部10と、入側パケット処理部20と、出側パケット処理部40と、出側回線終端部50とを備え、1物理回線を収容して、前述の実施の形態1と同様に、受信したパケット内情報によりQOS処理を行うか行わないかを決定して、所定のパケットに対するQOS処理をカットスルーするようになっている。
前述の実施の形態と同様、入側回線終端部10は、光/電気(O/E)変換部11と、入側物理レイヤ処理部12とを備える。
入側パケット処理部20は、入側フォワーディング処理部21と、データ記憶部22と、QOS処理部23と、バッファ(24a,24b)と、入側スイッチインターフェース部(25a,25b)とを備える。
出側パケット処理部40は、出側スイッチインターフェース部43と、バッファ42と、出側フォワーディング処理部41とを備える。
出側回線終端部50は、出側物理レイヤ処理部52と、電気/光(E/O)変換部51とを備える。
これらの各部の動作は、前述の実施の形態と同様であるので、その詳細な説明は省略する。
【0024】
回線インターフェース部200は、入側回線終端部10と、入側パケット処理部60と、出側パケット処理部40と、出側回線終端部50とを備える。
即ち、回線インターフェース部200は、回線インターフェース部100の入側パケット処理部20に替えて入側パケット処理部60を備え、QOS処理を行わないようになっている。
入側回線終端部10は、光/電気(O/E)変換部11と、入側物理レイヤ処理部12とを備える。
出側パケット処理部40は、出側スイッチインターフェース部43と、バッファ42と、出側フォワーディング処理部41とを備える。
出側回線終端部50は、出側物理レイヤ処理部52と、電気/光(E/O)変換部51とを備える。
これら各部の動作は、前述の実施の形態と同様であるので、その詳細な説明は省略する。
【0025】
入側パケット処理部60は、入側フォワーディング処理部61と、データ記憶部62と、バッファ24bと、入側スイッチインターフェース部25bとを備える。
図6は、図5に示す入側フォワーディング処理部61の処理手順を示すフローチャートである。
以下、図6を用いて図5に示す入側フォワーディング処理部61の処理手順を説明する。
入側フォワーディング処理部61は、パケットが入力されると、入力されたパケットのパケット内情報にシム・ヘッダがあるかどうかを判定する(ステップS31)。
ステップS31において、入力されたパケットにシム・ヘッダがあれば、データ記憶部62に記憶されている、図3に示すフォワーディングテーブルを参照し、受信したパケットのシム・ヘッダのラベルが入力ラベルの欄の値と一致する行の、出力ラベルの欄の値に受信したパケットのラベルを書き替え(ステップS32)、インターフェース欄のインターフェースにスイッチングされるようなスイッチングタグをパケットに付加する(ステップS33)。
【0026】
次いで、QOS処理をカットスルーするため、シム・ヘッダを書き替えスイッチングタグを付加したパケットを直接バッファに書き込む。
ステップS31において、入力されたパケットにシム・ヘッダが無いときは、シム・ヘッダを追加し(ステップS34)、宛先アドレスの上位ビットが、図3に示すフォワーディングテーブルのアドレスプレフィクスの欄の値と一致する行の、出力ラベルの欄の値を追加したシム・ヘッダのラベルに設定するなどしてシム・ヘッダを設定し(ステップS35)、インターフェース欄のインターフェースにスイッチングされるようなスイッチングタグをパケットに付加し(ステップS36)、パケットを直接バッファに書き込む。
バッファに直接書き込まれたパケットは、入側スイッチインターフェース部25bにより直接スイッチ部30に出力される。
【0027】
スイッチ部30に入力されたパケットは、付加されたスイッチングタグに従ってスイッチ部30でスイッチングされてスイッチングタグで指定された出側パケット処理部40の出側スイッチインターフェース部43に出力され、バッファ42を介して出側フォワーディング処理部41に入力され、出側フォワーディング処理部41でスイッチングタグを消去され、出側回線終端部50で物理レイヤの信号に変換され、光信号に変換されて回線に送出される。
このように本実施の形態においては、物理回線を収容する回線インターフェース部にQOS処理を行うものと行わないものを作成したので、物理回線単位でQOS処理をカットスルーさせて転送効率を上げることができ、QOS処理を省略して処理負荷を軽減させることができる。
また、回線インターフェース部を1枚のカードに収容し、スイッチ部との接続を着脱可能にしたので、QOS処理を行う回線インターフェース部とQOS処理を行わない回線インターフェース部を自由に組み合わせて収容することができる。
また、QOS処理を行わない回線インターフェース部は高性能なCPUを必要としないため、コストを削減することができる。
【0028】
[実施の形態3]
図7は、本発明の実施の形態3のルータ装置の概略構成を示すブロック図である。なお、本実施の形態のルータ装置は、前述の実施の形態1、2のルータ装置と略同様に構成されているので、同様な構成には同一の符号を付して、前述の実施の形態1、2のルータ装置との相違点を中心に説明する。
本実施の形態のルータ装置は、入側回線終端部、入側パケット処理部、出側回線終端部、出側パケット処理部を回線インターフェースとして1枚のカード上に搭載し、1物理回線を1枚のカードに収容し、スイッチ部30との接続は着脱式で自由に接続位置や接続数を変えられるようになっている。
今回の図では、1物理回線を1枚のカードに収容したものになっているが、1枚のカードに複数の物理回線を収容することも可能である。
また、QOS処理を出側のパケット処理部で選択的に行う回線インターフェースを用意し、出側でQOS処理を行うものと行わないものを選択できるようにしている。
【0029】
図7に示すように、回線インターフェース部100は、入側回線終端部10と、入側パケット処理部20と、出側パケット処理部40と、出側回線終端部50とを備え、1物理回線を収容して、前述の実施の形態1と同様に、受信したパケット内情報によりQOS処理を行うか行わないかを決定して、所定のパケットに対するQOS処理をカットスルーするようになっている。
前述の実施の形態と同様、入側回線終端部10は、光/電気(O/E)変換部11と、入側物理レイヤ処理部12とを備える。
入側パケット処理部20は、入側フォワーディング処理部21と、データ記憶部22と、QOS処理部23と、バッファ(24a,24b)と、入側スイッチインターフェース部(25a,25b)とを備える。
出側パケット処理部40は、出側スイッチインターフェース部43と、バッファ42と、出側回線終端部50に出力する出側フォワーディング処理部41とを備える。
出側回線終端部50は、出側物理レイヤ処理部52と、電気/光(E/O)変換部51とを備える。
これらの各部の動作は、前述の実施の形態1と同様であるので、その詳細な説明は省略する。
【0030】
回線インターフェース部200は、入側回線終端部10と、入側パケット処理部60と、出側パケット処理部40と、出側回線終端部50とを備える。
前述したように、回線インターフェース部200は、回線インターフェース部100の入側パケット処理部20に替えて入側パケット処理部60を備え、QOS処理を行わないようになっている。
入側回線終端部10は、光/電気(O/E)変換部11と、入側物理レイヤ処理部12とを備える。
入側パケット処理部60は、入側フォワーディング処理部61と、データ記憶部62と、バッファ24bと、入側スイッチインターフェース部25bとを備える。
出側パケット処理部40は、出側スイッチインターフェース部43と、バッファ42と、出側フォワーディング処理部41とを備える。
出側回線終端部50は、出側物理レイヤ処理部52と、電気/光(E/O)変換部51とを備える。
これら各部の動作は、前述の実施の形態2と同様であるので、その詳細な説明は省略する。
【0031】
回線インターフェース部300は、入側回線終端部10と、入側パケット処理部60と、出側パケット処理部70と、出側回線終端部50とを備える。
即ち、回線インターフェース部300は、回線インターフェース部100の出側パケット処理部40に代えて出側パケット処理部70を備え、パケット毎にQOS処理を行うか行わないかを選択できるようになっている。
入側回線終端部10は、光/電気(O/E)変換部11と、入側物理レイヤ処理部12とを備える。
入側パケット処理部60は、入側フォワーディング処理部61と、データ記憶部62と、バッファ24bと、入側スイッチインターフェース部25bとを備える。
出側回線終端部50は、出側物理レイヤ処理部52と、電気/光(E/O)変換部51とを備える。
これら各部の動作は、前述の実施の形態1,2と同様であるので、その詳細な説明は省略する。
【0032】
出側パケット処理部70は、出側フォワーディング処理部71と、QOS処理部72、バッファ(73,42)と、出側スイッチインターフェース部(74,43)を備えている。
図8は、図7に示す入側フォワーディング処理部61の処理手順を示すフローチャートである。
以下、図8を用いて図7に示す入側フォワーディング処理部61の処理手順を説明する。
図8に示すように、入り側パケット処理部60の入側フォワーディング処理部61では、入力されたパケットのパケット内情報(ヘッダも含んだ全ての情報)にMPLSのヘッダ(シム・ヘッダ)があるかどうかを判定する(ステップS41)。
ステップS41において、入力されたパケットにシム・ヘッダがあれば、図3に示すフォワーディングテーブルを参照し、受信したパケットのシム・ヘッダのラベルが入力ラベルの欄の値と一致する行の、出力ラベルの欄の値に受信したパケットのラベルを書き替え(ステップS42)、図4に示すQOS処理判定テーブルを参照し、シム・ヘッダのEXP(Experimental)ビットの値がEXPビット欄の値に一致する行のQOS処理欄を参照する(ステップS43)。
【0033】
ステップS43において、QOS処理欄が”有”であれば、図7に示すQOS処理部71を通るようなスイッチングタグを付加し(ステップS44)、パケットをQOS処理部72へ渡す(ステップS45)。
この場合、図7に示すQOS処理部72を通るようなスイッチングタグを付加されたパケットは、バッファ24b、および、入側スイッチインターフェース部25bを介して、スイッチ部30へ送出される。
そして、スイッチ部30において、出側スイッチインターフェース部74側にスイッチングされ、出側スイッチインターフェース部74、バッファ73を通り、QOS処理部72に入力される。
QOS処理部72において、QOS処理が施されたパケットは、出側フォワーディング処理部71を通り、出側回線終端部50を通って、送信される。
ステップS43において、QOS処理欄が”無”であれば、QOS処理をカットスルーするため、図7のQOS処理部72を通らず、出側スイッチインターフェース部43、バッファ42を通るようなスイッチングタグを付加し(ステップS46)、バッファ24b、および、入側スイッチインターフェース部25bを介して、スイッチ部30へ送信する。
そして、スイッチ部30において、出側スイッチインターフェース部43側にスイッチングされ、出側スイッチインターフェース部43、バッファ42を通り、出側フォワーディング処理部71に入力され、出側回線終端部50を通って、送信される。
【0034】
ステップS41において、入力されたパケットにシム・ヘッダが無いと判定された場合、シム・ヘッダを追加、設定し(ステップ47、ステップS48)、図7に示すQOS処理部72を通るスイッチングタグを付加し(ステップS49)、パケットをQOS処理部72へ渡す(ステップS50)。
この場合、図7に示すQOS処理部72を通るようなスイッチングタグを付加されたパケットは、バッファ24b、および、入側スイッチインターフェース部25bを介して、スイッチ部30へ送出される。
そして、スイッチ部30において、出側スイッチインターフェース部74側にスイッチングされ、出側スイッチインターフェース部74、バッファ73を通り、QOS処理部72に入力される。
QOS処理部72において、QOS処理が施されたパケットは、出側フォワーディング処理部71を通り、出側回線終端部50を通って、送信される。
なお、出側QOS処理部72は、前述の実施の形態1のQOS処理部23と同様の機能を持ち、出側フォワーディング処理部71、およびバッファ73も前述の実施の形態1と同様の機能を持つ。
このように本実施の形態においては、入力されたパケットのパケット内情報を元にQOS処理をカットスルーし、QOS処理部の処理負荷を軽減させることができる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0035】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
(1)本発明によれば、入力パケットのパケット内情報によりサービス品質処理を行うか行わないかを決定し、所定のパケットに対するサービス品質処理を行わないようにしたので、パケット転送処理の処理負荷を軽減することができ、高性能なプロセッサを使うことなくパケットの高速転送を実現することが可能となる。
(2)本発明によれば、回線インターフェース部とスイッチ部との接続を着脱可能とし、サービス品質処理を行う回線インターフェース部と行わない回線インターフェース部とを設けて回線毎にサービス品質処理を行うか行わないかを設定するようにしたので、パケット転送処理の処理負荷を軽減することができ、高性能なプロセッサを使うことなくパケットの高速転送を実現することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1のルータ装置の概略構成を示すブロック図である。
【図2】図1に示す入側フォワーディング処理部の処理手順を示すフローチャートである。
【図3】図1に示すデータ記憶部に格納されるフォワーディングテーブルを示す図である。
【図4】図1に示すデータ記憶部に格納されるQOS処理判定テーブルを示す図である。
【図5】本発明の実施の形態2のルータ装置の概略構成を示すブロック図である。
【図6】図5に示す入側フォワーディング処理部の処理手順を示すフローチャートである。
【図7】本発明の実施の形態3のルータ装置の概略構成を示すブロック図である。
【図8】図7に示す入側フォワーディング処理部の処理手順を示すフローチャートである。
【符号の説明】
10…入側回線終端部、11…光/電気(O/E)変換部、12…入側物理レイヤ処理部、20,60…入側パケット処理部、21,61…入側フォワーディング処理部、22,62…データ記憶部、23,72…QOS処理部、24a,24b,42,73…バッファ、25a,25b…入側スイッチインターフェース部、30…スイッチ部、40…出側パケット処理部、41,71…出側フォワーディング処理部、43,74…出側スイッチインターフェース部、50…出側回線終端部、51…電気/光(E/O)変換部、52…出側物理レイヤ処理部、100、200、300…回線インターフェース部。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a router device, and more particularly, to a router device having a service quality processing function.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a router device is known as a relay device that connects networks, and in such a router device, an IP (Internet Protocol) packet is discarded according to a quality of service (QOS). The rate and the delay time are controlled (QOS processing) so that the service quality required by the user can be provided (for example, see
[0003]
Prior art document information related to the present invention includes the following.
[Patent Document 1]
JP 2001-186170 A
[Patent Document 2]
JP 2001-197111 A
[0004]
[Problems to be solved by the invention]
However, in such a conventional router device, since the above-described QOS processing is performed on all packets, high-speed transfer cannot be performed even when the processing load is increased and high-speed transfer is required.
Therefore, in order to realize high-speed transfer, a high-performance processor is required, and there has been a problem that the cost increases.
[0005]
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and an object of the present invention is to prevent a packet requiring high-speed transfer from performing a QOS process to achieve a high-performance packet. An object of the present invention is to provide a router device capable of realizing high-speed packet transfer without using a processor.
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0006]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
That is, the present invention is a router device having a function of performing service quality processing according to the service quality of an input packet, and determines whether to perform service quality processing by referring to information in the packet of the input packet. And a cut-through processing unit that cuts through a service quality process for a predetermined packet.
As a result, the service quality processing for a specific packet is cut through, and the processing load of the packet transfer processing is reduced.
[0007]
Here, the information in the packet includes the EXP bit of the shim header, the label of the shim header, the destination address of the IP header, the source address of the IP header, the TOS of the IPv4 header, the traffic class of the IPv6 header, and the traffic class of the IPv6 header. Flow label, VPI / VCI of ATM cell header, destination address of MAC frame header, source address of MAC frame header, Length / Type of MAC frame header, VLAN ID of MAC frame header specified by IEEE 802.1Q, IEEE 802.1p Priority Bit of MAC frame header, destination port number of TCP header, source port number of TCP header, flag field of TCP header, DLCI of HDLC frame, or PP It is preferable to determine whether or not to perform quality of service process to reference the protocol field of the frame.
[0008]
Further, the present invention provides a line interface unit connected to a line for controlling transfer of a packet received from the line and controlling transmission of a packet to the line, and switching a packet input from the line interface unit. A switch unit for outputting to the line interface unit on a predetermined output side, the connection between the line interface unit and the switch unit is configured to be detachable, and the packet received from the line as the line interface unit And two types of line interface units are connected to the switch unit to set whether or not to perform service quality processing for each line.
As a result, the service quality processing for the packet for the line interface unit that does not perform the service quality processing is cut through, and the processing load of the packet transfer processing is reduced.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and repeated description thereof will be omitted.
[Embodiment 1]
FIG. 1 is a block diagram illustrating a schematic configuration of the router device according to the first embodiment of the present invention.
As shown in the figure, the router device of the present embodiment is connected to another network or another router device via a line, and extracts an incoming line termination unit for extracting a packet from data received via the line. 10, an incoming
The router device according to the present embodiment is compatible with the MPLS (Multi Protocol Label Switching) protocol, and adds a packet to an output packet based on a destination address of the packet or a label included in a shim header added to the packet. A label is selected, and the label is added or replaced and output.
[0010]
The incoming
The input-side
The buffers (24a, 24b) are provided with a
[0011]
The
The egress
The egress
[0012]
In the router of the present embodiment, the packet extracted by the ingress physical
FIG. 2 is a flowchart showing a processing procedure of the ingress
FIG. 3 is a diagram illustrating a forwarding table stored in the
Hereinafter, the processing procedure of the ingress
The ingress
[0013]
In step S11, if the input packet has a shim header, the forwarding label shown in FIG. 3 is referred to and the output label of the line where the label of the shim header of the received packet matches the value of the input label column Is rewritten to the value of the received packet (step S12), and the value of the EXP (Experimental) bit of the shim header matches the value of the EXP bit field with reference to the QOS processing determination table shown in FIG. The QOS processing column in the row is referred to (Step S13).
In step S13, if the QOS processing column is “Yes”, a switching tag that switches to the interface in the interface column in the forwarding table shown in FIG. 3 is added to the packet (step S14), and the packet is subjected to the
In step S13, if the QOS processing column is “absent”, a switching tag to be switched to the interface in the interface column in the forwarding table shown in FIG. 3 is added to the packet to cut through the QOS processing (step S16). ), And writes the packet directly to the
[0014]
If there is no shim header in the input packet in step S11, a shim header is added (step S17), and the upper bits of the destination address are set to the values in the address prefix column in the forwarding table shown in FIG. A shim header is set by setting the value of the output label column of the matching line to the added label of the shim header (step S18), and a switching tag that is switched to the interface of the interface column is packetized. (Step S19), and passes the packet to the QOS processing unit 23 (step S20).
The packet passed to the
The packet written directly to the
[0015]
The packet input to the
Next, the signal is input to the egress
As described above, in the present embodiment, since the QOS processing is cut-through by the EXP bit of the shim header in the incoming-side
[0016]
In this embodiment, the packet subjected to the QOS processing and the cut-through packet are temporarily stored in separate buffers (24a, 24b), and are switched by separate input-side switch interface units (25a, 25b). Although the packet is input to the switch unit, the packet in the buffer for cut-through may be preferentially processed by the common input-side switch interface unit and input to the switch unit.
Also, the presence or absence of the QOS processing may be determined by the label of the shim header instead of the EXP bit. In this way, the QOS process for a packet with a specific label can be cut through to improve the transfer efficiency, and the QOS process can be omitted to reduce the processing load.
Further, the presence or absence of the QOS processing may be determined based on the destination address of the IP (Internet Protocol) header instead of the EXP bit. In this way, the QOS process for a packet to a specific destination address can be cut through to improve the transfer efficiency, and the QOS process can be omitted to reduce the processing load.
[0017]
Also, the presence or absence of the QOS process may be determined based on the source address of the IP header instead of the EXP bit. In this way, the QOS process for a packet from a specific source address can be cut through to improve the transfer efficiency, and the QOS process can be omitted to reduce the processing load.
In addition, the presence or absence of the QOS processing may be determined by TOS (Type of Service) of the header of IPv4 (Internet Protocol version 4) instead of the EXP bit. By doing so, the transfer efficiency can be increased by cutting through the QOS processing for the packet of the specific TOS, and the processing load can be reduced by omitting the QOS processing.
In addition, the presence or absence of the QOS process may be determined based on the traffic class (Traffic Class) of the header of IPv6 (Internet Protocol version 6) instead of the EXP bit. By doing so, it is possible to cut through the QOS processing for a packet of a specific traffic class to increase the transfer efficiency, and to omit the QOS processing to reduce the processing load.
[0018]
Further, the presence or absence of the QOS processing may be determined by a flow label of an IPv6 header instead of the EXP bit. By doing so, the transfer efficiency can be improved by cutting through the QOS processing for a packet with a specific flow label, and the processing load can be reduced by omitting the QOS processing.
Also, the presence / absence of QOS processing may be determined by VPI / VCI (Virtual Path Identifier / Virtual Channel Identifier) of an ATM (Asynchronous Transfer Mode) cell header instead of the EXP bit. By doing so, it is possible to cut off the QOS processing for a packet of a specific VPI / VCI to increase the transfer efficiency, and to omit the QOS processing to reduce the processing load.
Alternatively, the presence or absence of the QOS processing may be determined based on the destination address of a MAC (Media Access Control) frame header instead of the EXP bit. In this way, the QOS process for a packet to a specific destination address can be cut through to improve the transfer efficiency, and the QOS process can be omitted to reduce the processing load.
[0019]
Further, the presence or absence of the QOS process may be determined based on the source address of the MAC frame header instead of the EXP bit. By doing so, it is possible to improve the transfer efficiency by cutting through the QOS processing for a packet to a specific source address, and to reduce the processing load by omitting the QOS processing.
Further, the presence or absence of the QOS processing may be determined based on the Length / Type of the MAC frame header instead of the EXP bit. By doing so, the QOS processing for a specific Length / Type packet can be cut through to increase the transfer efficiency, and the QOS processing can be omitted to reduce the processing load.
Also, instead of the EXP bit, the VLAN ID (Virtual Local Area Network ID of the VLAN ID (Virtual Local Area Network Identification Processing) may be determined depending on the VLAN ID (Virtual Local Area Network OS) of the MAC frame header defined by IEEE (Institute of Electrical and Electronics Engineers) 802.1Q. By doing so, the QOS processing for a packet of a specific VLAN can be cut through to improve the transfer efficiency, and the QOS processing can be omitted to reduce the processing load.
[0020]
Further, the presence or absence of the QOS processing may be determined by the Priority Bit of the MAC frame header specified by IEEE 802.1p instead of the EXP bit. By doing so, the QOS processing for a packet of a specific Priority Bit can be cut through to increase the transfer efficiency, and the QOS processing can be omitted to reduce the processing load.
Alternatively, the presence or absence of the QOS process may be determined based on the destination port number of the TCP (Transmission Control Protocol) header instead of the EXP bit. By doing so, it is possible to cut through the QOS processing for the packet of the specific destination port number to increase the transfer efficiency, and to omit the QOS processing to reduce the processing load.
Further, the presence or absence of the QOS processing may be determined based on the source port number of the TCP header instead of the EXP bit. By doing so, it is possible to cut off the QOS processing for a packet of a specific transmission source port number to increase the transfer efficiency, and to omit the QOS processing to reduce the processing load.
[0021]
Further, the presence or absence of the QOS process may be determined by the flag field of the TCP header instead of the EXP bit. By doing so, the transfer efficiency can be improved by cutting through the QOS processing for the packet in the specific flag field, and the processing load can be reduced by omitting the QOS processing.
In addition, the presence or absence of the QOS processing may be determined by a DLCI (Data Link Connection Identifier) of an HDLC (High Level Data Link Control procedure) frame instead of the EXP bit. By doing so, it is possible to cut off the QOS processing for a packet of a specific DLCI to increase the transfer efficiency, and to omit the QOS processing to reduce the processing load.
Alternatively, the presence or absence of the QOS processing may be determined by a protocol field of a PPP (Point-to-Point Protocol) frame instead of the EXP bit. In this way, the QOS process for the packet of the specific protocol field can be cut through to improve the transfer efficiency, and the QOS process can be omitted to reduce the processing load.
[0022]
[Embodiment 2]
FIG. 5 is a block diagram illustrating a schematic configuration of the router device according to the second embodiment of the present invention. It should be noted that the router device of the present embodiment is configured substantially in the same manner as the router device of the above-described first embodiment. The following description focuses on differences from the router device.
The router device according to the present embodiment has an incoming line terminating unit, an incoming packet processing unit, an outgoing packet processing unit, and an outgoing line terminating unit mounted on a single card as a line interface unit. The physical line is accommodated in one card, and the connection with the
In FIG. 5, one physical line is accommodated in one card, but one card can accommodate a plurality of physical lines.
In addition, a
[0023]
As shown in FIG. 5, the
As in the above-described embodiment, the incoming
The ingress
The egress
The egress
The operation of each of these units is the same as in the above-described embodiment, and a detailed description thereof will be omitted.
[0024]
The
That is, the
The incoming
The egress
The egress
The operation of each of these units is the same as in the above-described embodiment, and a detailed description thereof will be omitted.
[0025]
The ingress
FIG. 6 is a flowchart showing a processing procedure of the inbound
Hereinafter, the processing procedure of the incoming
When a packet is input, the incoming-side
In step S31, if the input packet has a shim header, the forwarding table shown in FIG. 3 stored in the
[0026]
Next, in order to cut through the QOS processing, the packet to which the shim header is rewritten and the switching tag is added is written directly to the buffer.
If there is no shim header in the input packet in step S31, a shim header is added (step S34), and the upper bits of the destination address are set to the values in the address prefix column of the forwarding table shown in FIG. A shim header is set by, for example, setting the value of the output label column of the matching line to the label of the added shim header (step S35), and the switching tag that is switched to the interface of the interface column is packetized. (Step S36), and writes the packet directly to the buffer.
The packet written directly to the buffer is output directly to the
[0027]
The packet input to the
As described above, in the present embodiment, a line interface unit accommodating a physical line is created with or without QOS processing, so that the QOS processing can be cut through on a physical line basis to improve transfer efficiency. It is possible to omit the QOS processing and reduce the processing load.
In addition, since the line interface unit is accommodated in one card and the connection with the switch unit is made detachable, the line interface unit that performs QOS processing and the line interface unit that does not perform QOS processing can be freely combined and accommodated. Can be.
Further, since the line interface unit that does not perform the QOS processing does not require a high-performance CPU, the cost can be reduced.
[0028]
[Embodiment 3]
FIG. 7 is a block diagram illustrating a schematic configuration of the router device according to the third embodiment of the present invention. It should be noted that the router device of the present embodiment is configured substantially similarly to the router devices of the above-described first and second embodiments. The following description focuses on differences from the first and second router devices.
The router device according to the present embodiment mounts an incoming line terminating unit, an incoming packet processing unit, an outgoing line terminating unit, and an outgoing packet processing unit on a single card as a line interface, and connects one physical line to one It is accommodated in a single card, and the connection with the
In this figure, one physical line is accommodated in one card, but it is also possible to accommodate a plurality of physical lines in one card.
In addition, a line interface for selectively performing the QOS processing by the packet processing unit on the output side is prepared, and it is possible to select whether or not to perform the QOS processing on the output side.
[0029]
As shown in FIG. 7, the
As in the above-described embodiment, the incoming
The ingress
The egress
The egress
The operation of each of these units is the same as that of the first embodiment, and a detailed description thereof will be omitted.
[0030]
The
As described above, the
The incoming
The ingress
The egress
The egress
The operation of each of these units is the same as in the above-described second embodiment, and a detailed description thereof will be omitted.
[0031]
The
That is, the
The incoming
The ingress
The egress
The operation of each of these units is the same as in the first and second embodiments, and a detailed description thereof will be omitted.
[0032]
The egress
FIG. 8 is a flowchart showing a processing procedure of the inbound
Hereinafter, the processing procedure of the incoming
As shown in FIG. 8, in the ingress-side
In step S41, if the input packet has a shim header, the forwarding label shown in FIG. 3 is referred to and the output label of the line where the label of the shim header of the received packet matches the value of the input label column Is rewritten to the value of the received packet (step S42), and the value of the EXP (Experimental) bit of the shim header matches the value of the EXP bit field with reference to the QOS processing determination table shown in FIG. The QOS processing column in the row is referred to (Step S43).
[0033]
In step S43, if the QOS processing column is “present”, a switching tag that passes through the
In this case, the packet added with the switching tag that passes through the
Then, in the
In the
In step S43, if the QOS processing column is “absent”, a switching tag that does not pass through the
Then, in the
[0034]
If it is determined in step S41 that there is no shim header in the input packet, a shim header is added and set (
In this case, the packet added with the switching tag that passes through the
Then, in the
In the
The outgoing
As described above, in the present embodiment, the QOS processing is cut-through based on the in-packet information of the input packet, and the processing load on the QOS processing unit can be reduced.
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist of the invention. Needless to say,
[0035]
【The invention's effect】
The following is a brief description of an effect obtained by a representative one of the inventions disclosed in the present application.
(1) According to the present invention, whether service quality processing is performed or not is determined based on information in a packet of an input packet, and service quality processing is not performed on a predetermined packet. , And high-speed packet transfer can be realized without using a high-performance processor.
(2) According to the present invention, whether the connection between the line interface unit and the switch unit is detachable, and a line interface unit that performs service quality processing and a line interface unit that does not perform service quality processing is provided to perform service quality processing for each line Since it is set whether or not to perform the packet transfer, the processing load of the packet transfer process can be reduced, and high-speed packet transfer can be realized without using a high-performance processor.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a schematic configuration of a router device according to a first embodiment of the present invention.
FIG. 2 is a flowchart illustrating a processing procedure of an ingress forwarding processing unit illustrated in FIG. 1;
FIG. 3 is a diagram illustrating a forwarding table stored in a data storage unit illustrated in FIG. 1;
FIG. 4 is a diagram illustrating a QOS processing determination table stored in a data storage unit illustrated in FIG. 1;
FIG. 5 is a block diagram illustrating a schematic configuration of a router device according to a second embodiment of the present invention.
FIG. 6 is a flowchart illustrating a processing procedure of an incoming forwarding processing unit illustrated in FIG. 5;
FIG. 7 is a block diagram illustrating a schematic configuration of a router device according to a third embodiment of the present invention.
8 is a flowchart illustrating a processing procedure of an incoming forwarding processing unit illustrated in FIG. 7;
[Explanation of symbols]
Reference numeral 10: incoming line termination unit, 11: optical / electrical (O / E) conversion unit, 12: incoming physical layer processing unit, 20, 60: incoming packet processing unit, 21, 61: incoming forwarding processing unit, 22, 62 ... data storage unit, 23, 72 ... QOS processing unit, 24a, 24b, 42, 73 ... buffer, 25a, 25b ... incoming switch interface unit, 30 ... switch unit, 40 ... outgoing packet processing unit, 41 , 71 ... outgoing side forwarding processing unit, 43, 74 ... outgoing side switch interface unit, 50 ... outgoing side line termination unit, 51 ... electric / optical (E / O) conversion unit, 52 ... outgoing side physical layer processing unit, 100 , 200, 300... Line interface unit.
Claims (20)
入力パケットのパケット内情報を参照してサービス品質処理を行うか行わないかを判定し、所定のパケットに対するサービス品質処理をカットスルーするカットスルー処理部を備えることを特徴とするルータ装置。A router device having a function of performing service quality processing according to the service quality of an input packet,
A router device comprising: a cut-through processing unit that determines whether to perform service quality processing by referring to information in a packet of an input packet and cuts through the service quality processing for a predetermined packet.
前記回線インターフェース部から入力されたパケットをスイッチして所定の出力側の前記回線インターフェース部に出力するスイッチ部とを備え、
前記回線インターフェース部と前記スイッチ部との接続を着脱可能に構成し、
前記回線インターフェース部として、前記回線から受信したパケットに対するサービス品質処理を行うものと行わないものを用意し、当該2種類の回線インターフェース部を前記スイッチ部に接続して回線毎にサービス品質処理を行うか行わないかを設定することを特徴とするルータ装置。A line interface unit connected to the line, for controlling transfer of a packet received from the line, and controlling transmission of a packet to the line;
A switching unit that switches a packet input from the line interface unit and outputs the packet to the line interface unit on a predetermined output side,
The connection between the line interface unit and the switch unit is configured to be detachable,
As the line interface unit, one that performs service quality processing on a packet received from the line and one that does not perform service quality processing are prepared, and the two types of line interface units are connected to the switch unit to perform service quality processing for each line. A router device for setting whether or not to do so.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007720A JP2004222010A (en) | 2003-01-16 | 2003-01-16 | Router |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007720A JP2004222010A (en) | 2003-01-16 | 2003-01-16 | Router |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004222010A true JP2004222010A (en) | 2004-08-05 |
Family
ID=32897733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003007720A Pending JP2004222010A (en) | 2003-01-16 | 2003-01-16 | Router |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004222010A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266942A (en) * | 2006-03-28 | 2007-10-11 | Nec Corp | Wireless lan system, its qos control method, and wireless lan access point |
JP2009535990A (en) * | 2006-05-02 | 2009-10-01 | ハリス コーポレイション | Proxy QoS method and system |
US7782864B2 (en) | 2005-12-06 | 2010-08-24 | Electronics And Telecommunications Research Institute | Apparatus and method for providing QoS for MPLS traffic |
US7856012B2 (en) | 2006-06-16 | 2010-12-21 | Harris Corporation | System and methods for generic data transparent rules to support quality of service |
US7908540B2 (en) | 2006-06-29 | 2011-03-15 | Samsung Electronics Co., Ltd. | Method of transmitting ethernet frame in network bridge and the bridge |
US7916626B2 (en) | 2006-06-19 | 2011-03-29 | Harris Corporation | Method and system for fault-tolerant quality of service |
US7990860B2 (en) | 2006-06-16 | 2011-08-02 | Harris Corporation | Method and system for rule-based sequencing for QoS |
US8064464B2 (en) | 2006-06-16 | 2011-11-22 | Harris Corporation | Method and system for inbound content-based QoS |
US8300653B2 (en) | 2006-07-31 | 2012-10-30 | Harris Corporation | Systems and methods for assured communications with quality of service |
US8516153B2 (en) | 2006-06-16 | 2013-08-20 | Harris Corporation | Method and system for network-independent QoS |
US8730981B2 (en) | 2006-06-20 | 2014-05-20 | Harris Corporation | Method and system for compression based quality of service |
-
2003
- 2003-01-16 JP JP2003007720A patent/JP2004222010A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7782864B2 (en) | 2005-12-06 | 2010-08-24 | Electronics And Telecommunications Research Institute | Apparatus and method for providing QoS for MPLS traffic |
JP2007266942A (en) * | 2006-03-28 | 2007-10-11 | Nec Corp | Wireless lan system, its qos control method, and wireless lan access point |
JP4659117B2 (en) * | 2006-05-02 | 2011-03-30 | ハリス コーポレイション | Proxy QoS method and system |
JP2009535990A (en) * | 2006-05-02 | 2009-10-01 | ハリス コーポレイション | Proxy QoS method and system |
US7856012B2 (en) | 2006-06-16 | 2010-12-21 | Harris Corporation | System and methods for generic data transparent rules to support quality of service |
US7990860B2 (en) | 2006-06-16 | 2011-08-02 | Harris Corporation | Method and system for rule-based sequencing for QoS |
US8064464B2 (en) | 2006-06-16 | 2011-11-22 | Harris Corporation | Method and system for inbound content-based QoS |
US8516153B2 (en) | 2006-06-16 | 2013-08-20 | Harris Corporation | Method and system for network-independent QoS |
US7916626B2 (en) | 2006-06-19 | 2011-03-29 | Harris Corporation | Method and system for fault-tolerant quality of service |
US8730981B2 (en) | 2006-06-20 | 2014-05-20 | Harris Corporation | Method and system for compression based quality of service |
US7908540B2 (en) | 2006-06-29 | 2011-03-15 | Samsung Electronics Co., Ltd. | Method of transmitting ethernet frame in network bridge and the bridge |
US8799741B2 (en) | 2006-06-29 | 2014-08-05 | Samsung Electronics Co., Ltd. | Method of transmitting ethernet frame in network bridge and the bridge |
US8300653B2 (en) | 2006-07-31 | 2012-10-30 | Harris Corporation | Systems and methods for assured communications with quality of service |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6859842B1 (en) | Method and apparatus for selection of paths on a communication network | |
US6952728B1 (en) | Providing desired service policies to subscribers accessing internet | |
US8462790B2 (en) | Label switching in fibre channel networks | |
US7499449B2 (en) | Virtual Ethernet MAC switching | |
US20030179755A1 (en) | System and method for handling prioritized data in a network | |
US20050232263A1 (en) | Communication control apparatus, communication network and method of updating packet transfer control information | |
AU774402B2 (en) | Providing desired service policies to subscribers accessing internet | |
US20020012348A1 (en) | Router device and priority control method for use in the same | |
US20070110072A1 (en) | Digital subscriber link interconnection to a virtual private network | |
JP2004222010A (en) | Router | |
US7856021B2 (en) | Packet transfer method and apparatus | |
EP1220508A1 (en) | Method for transmitting data packets in a cellular communication network | |
JPWO2004071034A1 (en) | Data transfer device and data transfer system | |
KR100411880B1 (en) | Apparatus and method for providing MPLS-VPN service | |
KR101851031B1 (en) | Pseudo-wire providing an in-band control channel using an offset | |
KR101584836B1 (en) | Network security method and apparatus | |
US8094665B1 (en) | Packet forwarding using intermediate policy information | |
KR100546757B1 (en) | ???? ??? packet processing device in packet forwarding engine using network processor | |
Chakravorty | Challenges of IPv6 flow label implementation | |
KR100684143B1 (en) | Method and apparatus for providing various L2VPN service using Simplified multi protocol Label Switching mechanism | |
Black | RFC 8100: Diffserv-Interconnection Classes and Practice | |
JP2004297351A (en) | Communication method using logical channel according to priority, and communication device for implementing the method, as well as program and recording medium therefor | |
Um et al. | A study on interworking scenarios between ATM-based MPLS network and IPOA/LANE network | |
Lowe | Evaluating technology, a comparative look at ATM and MPLS | |
JP2000286861A (en) | Router type connectionless server unit |