JP2004219938A - Method for driving liquid crystal display device and liquid crystal display device - Google Patents

Method for driving liquid crystal display device and liquid crystal display device Download PDF

Info

Publication number
JP2004219938A
JP2004219938A JP2003009912A JP2003009912A JP2004219938A JP 2004219938 A JP2004219938 A JP 2004219938A JP 2003009912 A JP2003009912 A JP 2003009912A JP 2003009912 A JP2003009912 A JP 2003009912A JP 2004219938 A JP2004219938 A JP 2004219938A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
data
period
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003009912A
Other languages
Japanese (ja)
Inventor
Tetsuya Makino
哲也 牧野
Toshiaki Yoshihara
敏明 吉原
Keiichi Betsui
圭一 別井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003009912A priority Critical patent/JP2004219938A/en
Publication of JP2004219938A publication Critical patent/JP2004219938A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for driving a ferroelectric or antiferroelectric liquid crystal display device capable of obtaining a prescribed light transmittance and enhancing the efficiency of light utilization of backlight and to provide a liquid crystal display device. <P>SOLUTION: In a data writing period, a data voltage is applied between a pixel electrode 5 and a counter electrode 2. In a data holding period, the data voltage is held and the backlight 26 is turned on. Further, in a data erasing period, a voltage which has an absolute value larger than that of the data voltage and has a different polarity is applied between the pixel electrode 5 and the counter electrode 2 and the backlight is turned off. Furthermore, in a reset period, 0V is applied between the pixel electrode 5 and the counter electrode 2. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置の駆動方法及び液晶表示装置に関し、特に、自発分極を有する強誘電性液晶（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ：ＦＬＣ）又は反強誘電性液晶（Ａｎｔｉ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ：ＡＦＬＣ）を用いた液晶表示装置の駆動方法及び液晶表示装置に関する。
【０００２】
【従来の技術】
一般的に普及しているＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶は、印加電圧に対する応答速度が十〜数十ｍｓであり、印加電圧が低い領域では応答速度が急激に遅くなり百ｍｓに近い値となる場合もある。従って、ＴＮ液晶を用いた液晶表示装置は、動画（６０画像／秒）表示する場合に、液晶分子が動作しきれず画像がぼやけてしまうため、マルチメディア等の動画表示用途には不適である。
【０００３】
そこで、自発分極を有し、印加電圧に対する応答速度が数十〜数百μｓと高速であるＦＬＣ又はＡＦＬＣを用いた液晶表示装置が実用化されている。これら高速応答可能な液晶を用いた液晶表示装置は、液晶分子の分極を短時間で完了させることにより優れた動画表示を行うことができる。
【０００４】
ところで、液晶表示装置の表示制御方式としては、単純マトリックス方式とアクティブマトリックス方式との二つの方式が一般的である。前者の単純マトリックス方式では、相互に直交させた透明ないわゆる平行電極を液晶層の両面に配置するのみでよく、構成も単純になるとともに製造コストも比較的安価になる。
【０００５】
単純マトリックス方式の駆動方法としては、選択期間の内、第１の期間にＦＬＣの一方の安定状態にする電圧を印加し、第２の期間にこの電圧を保持するか、又は他方の安定状態にする電圧を印加し、非選択期間に選択期間で生じた電荷の偏りを補償すべく、補償電圧を印加する駆動方法が提案されている（例えば、特許文献１参照。）。このような駆動方法によれば、各フレームにおける電荷の偏りがなく、表示のちらつき（フリッカ）を抑えて、安定した表示駆動を行なうことができる。
【０００６】
しかしながら、特許文献１に開示されている駆動方法は、ＦＬＣの光学的な双安定性に起因するメモリ性を利用して一方の安定状態で透光状態を、他方の安定状態で遮光状態を実現するため、原理的には２値表示は可能であるが階調（多階調）表示は困難である。
【０００７】
一方、後者のアクティブマトリックス方式では、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）又はＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）等のスイッチング素子を介して各画素に印加する電圧を制御し、印加された電圧に応じた階調表示が可能なためより精細な画像表示を行うことができる。図１２は、液晶物質における光透過率−印加電圧特性（以下、Ｔ−Ｖ特性という）を示すグラフである。図１２（ａ）に示すような光透過率が印加電圧の極性に対して対称となるＴ−Ｖ特性を有する液晶から構成される液晶パネルにおいては、ＴＮ液晶パネル用に普及している駆動方法、つまりフレーム（１フレーム＝１／６０秒）毎に正極性と負極性とを交互に印加する駆動（フレーム反転駆動（ドット反転駆動を含む））方法により、フレーム毎にデータ画像が表示される。
【０００８】
しかしながら、図１２（ｂ）に示すような光透過率が印加電圧の極性に対して片極性となるＴ−Ｖ特性を有する液晶から構成される液晶パネルにおいて、前述したフレーム反転駆動を実施すると、正極性の電圧を印加したときには、データ画像が表示されるが、負極性の電圧を印加したときには、黒画像が表示される。従って、フレーム毎にデータ画像と黒画像とが交互に表示されるため、人間の眼にはフリッカとして観察されてしまう。
【０００９】
そこで、各フレームの内、前半期間にデータ電圧を液晶に印加してデータ表示を実施し、後半期間にデータ電圧の極性を反転させた電圧を液晶に印加し、１フレーム内にて交流駆動を完結させる駆動方法を行うことにより、つまりデータ表示の周波数をあげることにより、フリッカを抑えた表示駆動を行なうことができる。また、このような駆動方法によれば、液晶物質に対して印加される電圧の極性が各フレーム内で反転されるため、液晶物質の劣化及び液晶パネルの焼付きを防止することができる。
【００１０】
【特許文献１】
特開平７−１３５２０号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、ＴＦＴは液晶駆動電圧をドライブする十分なオン電流特性を有しているとは限らず、前述したような各フレームにて交流駆動を行う駆動方法においては、書き込み時間が短時間になれば画素電極への書き込み不足が発生し、所定の電圧を液晶に印加することが困難となる。従って、電圧印加前の画素電圧値によって、画素に印加できる電圧値に差異が生じ、所定の光透過率が得られず目的の階調表示ができないという問題があった。
【００１２】
また、液晶パネルの走査方法は線順次方式であるため、データ表示に寄与しない後半期間もバックライトを点灯させなければならず、光利用効率が５０％になるという問題があった。この問題は、カラーフィルタ（以下、ＣＦ）タイプの液晶表示装置でも、ＣＦレスタイプの液晶表示装置（例えば、時間分割方式（フィールドシーケンシャル方式）の液晶表示装置）でも生じる。
【００１３】
例えば、図１３に示すように、１フレームが前半期間及び後半期間から構成され、１フレームを１６．６６ｍｓ、前半期間，後半期間を、ともに８．３３ｍｓと設定した場合について、バックライトの光利用効率について説明する。バックライトは、全期間（前半期間＋後半期間）にて点灯されるが、液晶表示装置の表示結果としては、前半期間には、走査線（例えば、７６８ライン）の走査によってデータ電圧が印加された画素により画像が表示され、後半期間には、走査線の走査によってデータ電圧の極性を反転させた電圧が印加された画素により黒が表示される。従って、各フレーム内で交流駆動を実施すると、バックライトの光利用効率は５０％となる。また、１フレーム（１６．６６ｍｓ）の内、画像表示に寄与する時間は８．３３ｍｓであり、各フレームの５０％しか画像表示に寄与しない。
【００１４】
本発明は斯かる事情に鑑みてなされたものであり、データ表示に寄与するデータ電圧を保持し、また保持されたデータ電圧を短期間で消去し、更に、次フレーム又は次サブフレームにて、全画素（全画面）に対し常に一定の状態からデータ電圧を印加することにより、各画素に印加できる電圧値の差異を減少させ、所定の光透過率が得られる液晶表示装置の駆動方法及び液晶表示装置の提供を目的とする。
【００１５】
また本発明は、データ電圧を保持している期間にバックライトを点灯させることにより、バックライトの光利用効率を向上させ、またバックライトの消費電力を低減させることができる液晶表示装置の駆動方法及び液晶表示装置の提供を目的とする。
【００１６】
また本発明は、データ保持期間をフレーム期間又はサブフレーム期間の１／２を超えるように設定することにより、フレーム（サブフレーム）の内、データ表示に寄与する時間（割合）を増大させて画面の輝度を向上させることができる液晶表示装置の駆動方法の提供を目的とする。
【００１７】
また本発明は、データ消去期間に、データ電圧と異なる極性の電圧を印加することにより、又はデータ消去期間の内、前半期間にはデータ電圧と異なる極性の電圧を印加し、後半期間にはデータ電圧と同じ極性の電圧を印加することにより、各フレーム（各サブフレーム）内にて液晶物質にかかる電圧を交流駆動とし、液晶物質内部に存在するイオン成分が、長時間駆動によって一方の電極側へ移動することによる液晶パネルの焼付き及び液晶物質の劣化を防止することができる液晶表示装置の駆動方法の提供を目的とする。
【００１８】
また本発明は、リセット期間に、外部より入力されたリセット電圧を直接印加することにより、画素電極と対向電極との間のインピーダンスを低くすることができる液晶表示装置の駆動方法の提供を目的とする。
【００１９】
また本発明は、リフレッシュ用のリセット電圧を０Ｖとすることにより、画素電極と対向電極との間の電圧を０Ｖの状態にさせ、次のフレーム又はサブフレームにて、全画素（全画面）に対し常に０Ｖの状態からデータ電圧を印加することができる液晶表示装置の駆動方法の提供を目的とする。
【００２０】
また本発明は、時間分割で発光する複数の発光体を備えたバックライトを用いることにより、バックライトの消費電力を低減させることができる液晶表示装置の提供を目的とする。
【００２１】
【課題を解決するための手段】
請求項１に係る液晶表示装置の駆動方法は、画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入され、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する液晶表示装置の駆動方法において、前記フレーム期間又は前記サブフレーム期間は、前記データ電圧を印加するデータ書込期間と、前記データ電圧を保持するデータ保持期間と、前記データ電圧の絶対値より大きい絶対値を有する電圧を印加するデータ消去期間と、リセット電圧を印加するリセット期間とを有することを特徴とする。
【００２２】
請求項２に係る液晶表示装置の駆動方法は、画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入されたパネルと、該パネルへ光を供給するバックライトとを備え、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する液晶表示装置の駆動方法において、前記フレーム期間又は前記サブフレーム期間は、前記データ電圧を印加するデータ書込期間と、前記データ電圧を保持するデータ保持期間と、前記データ電圧の絶対値より大きな絶対値を有する電圧を印加するデータ消去期間と、リセット電圧を印加するリセット期間とを有し、前記データ保持期間に、前記バックライトを点灯することを特徴とする。
【００２３】
請求項３に係る液晶表示装置の駆動方法は、前記データ保持期間が、前記フレーム期間又は前記サブフレーム期間の１／２を超えることを特徴とする。
【００２４】
請求項４に係る液晶表示装置の駆動方法は、前記データ消去期間に、前記データ電圧と異なる極性の電圧を印加することを特徴とする。
【００２５】
請求項５に係る液晶表示装置の駆動方法は、前記データ消去期間の内、前半期間には前記データ電圧と異なる極性の電圧を印加し、後半期間には前記データ電圧と同じ極性の電圧を印加することを特徴とする。
【００２６】
請求項６に係る液晶表示装置の駆動方法は、前記リセット期間に、外部より入力されたリセット電圧を直接印加することを特徴とする。
【００２７】
請求項７に係る液晶表示装置の駆動方法は、前記リセット電圧が、０Ｖであることを特徴とする。
【００２８】
請求項８に係る液晶表示装置は、画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入され、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する構成とした液晶表示装置において、前記フレーム期間又は前記サブフレーム期間に、前記データ電圧を印加する手段と、前記データ電圧を保持する手段と、前記データ電圧の絶対値より大きな絶対値を有する電圧を印加する手段と、リセット電圧を印加する手段とを備えることを特徴とする。
【００２９】
請求項９に係る液晶表示装置は、画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入されたパネルと、該パネルへ光を供給するバックライトとを備え、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する構成とした液晶表示装置において、前記フレーム期間又は前記サブフレーム期間に、前記データ電圧を印加する手段と、前記データ電圧を保持する手段と、前記データ電圧の絶対値より大きな絶対値を有する電圧を印加する手段と、リセット電圧を印加する手段と、前記データ電圧が保持されている期間に、前記バックライトを点灯する手段とを備えることを特徴とする。
【００３０】
請求項１０に係る液晶表示装置は、前記バックライトが、時間分割で発光する複数の発光体を備えることを特徴とする。
【００３１】
請求項１の液晶表示装置の駆動方法及び請求項８の液晶表示装置にあっては、画素電極と対向電極との間にデータ電圧を印加し、印加されたデータ電圧を保持することにより、このデータ電圧が保持されている期間（データ保持期間）のみがデータ表示に寄与するインパルス型駆動となる。また、データ電圧の絶対値より大きい絶対値を有する電圧を印加することにより、データ保持期間にて保持されたデータ電圧を短期間で消去する。更に、リフレッシュ用のリセット電圧を印加することにより、フレーム又はサブフレームの終了時における画素電極と対向電極との間の電圧を常に一定の状態にさせ、次のフレーム又はサブフレームにて、全画素（全画面）に対し常に一定の状態からデータ電圧を印加する。
【００３２】
請求項２の液晶表示装置の駆動方法及び請求項９の液晶表示装置にあっては、データ保持期間にバックライトを点灯させることにより、バックライトの光利用効率を向上させ、またバックライトの消費電力を低減させる。
【００３３】
請求項３の液晶表示装置の駆動方法にあっては、データ保持期間をフレーム期間又はサブフレーム期間の１／２を超えるように設定することにより、フレーム（サブフレーム）の内、データ表示に寄与する時間を増大させて画面の輝度を向上させる。
【００３４】
請求項４の液晶表示装置の駆動方法にあっては、データ消去期間に、データ電圧と異なる極性の電圧を印加することにより、各フレーム（各サブフレーム）内にて液晶物質にかかる電圧を交流駆動とし、液晶物質内部に存在するイオン成分が、長時間駆動によって一方の電極側へ移動することによる液晶パネルの焼付き及び液晶物質の劣化を防止する。
【００３５】
請求項５の液晶表示装置の駆動方法にあっては、データ消去期間の内、前半期間にはデータ電圧と異なる極性の電圧を印加し、後半期間にはデータ電圧と同じ極性の電圧を印加することにより、データ消去期間内にて液晶物質にかかる電圧を交流駆動とし、液晶物質内部に存在するイオン成分が、長時間駆動によって一方の電極側へ移動することによる液晶パネルの焼付き及び液晶物質の劣化を防止する。
【００３６】
請求項６の液晶表示装置の駆動方法にあっては、リセット期間に、外部より入力されたリセット電圧を直接印加することにより、画素電極と対向電極との間のインピーダンスを低くする。
【００３７】
請求項７の液晶表示装置の駆動方法にあっては、リフレッシュ用のリセット電圧を０Ｖとすることにより、画素電極と対向電極との間の電圧が０Ｖの状態にさせ、次のフレーム又はサブフレームにて、全画素（全画面）に対し常に０Ｖの状態からデータ電圧を印加する。
【００３８】
請求項１０の液晶表示装置にあっては、時間分割で発光する複数の発光体を備えたバックライトを用いることにより、バックライトの消費電力を低減させる。
【００３９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。図１は本発明による液晶パネルの模式的断面図、図２は液晶パネル及びバックライトの構成例を示す模式的斜視図である。なお、本発明はこれらの実施例に限定されるものではない。
【００４０】
（実施の形態１）
図１に示すように、液晶パネル１は、マトリックス状に配置されたＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）製の光透過率に優れた画素電極５（例えば、０．２４ｍｍ×０．２４ｍｍ，画素数１０２４Ｈ×７６８Ｖ，対角１２．１インチ）及び画素電極５の夫々に接続されたＴＦＴを有するガラス基板６と対向電極２及びマトリックス状に配置されたＣＦ３を有するガラス基板４とを備えている。なお、時間分割方式の液晶パネル１の場合には、ＣＦ３が必要でないことはいうまでもない。
【００４１】
画素電極５及びＣＦ３上には夫々配向膜７及び８を備え、ガラス基板６，４はこれらの配向膜７，８を対向して配置され、配向膜７，配向膜８間に面内均一のギャップ（例えば、１．６μｍ）を保持するための球状スペーサ１０を散布して形成した空隙内に、ＦＬＣを充填して液晶層９が形成されている。そして、図２に示すように、この液晶パネル１は２枚の偏光板１１及び１２で挟まれ、更にその下方にバックライト２６が配置される。
【００４２】
図３は本発明の実施の形態１による液晶表示装置の液晶パネルの模式的平面図、図４は液晶表示装置の全体構成を示すブロック図である。図３に示すように、画素電極５及びＴＦＴ２１はガラス基板６上にマトリックス（１０２４Ｈ×７６８Ｖ）配置されており、各画素電極５はＴＦＴ２１のドレイン端子と夫々接続されている。
【００４３】
ＴＦＴ２１のゲート端子は、走査線Ｌｉ （ｉ＝１，２，…，７６８）に接続され、ＴＦＴ２１のソース端子はデータ線Ｄｊ （ｊ＝１，２，…，１０２４）に接続されている。走査線Ｌｉはゲートドライバ２４の出力部に、データ線Ｄｊはソースドライバ２２の出力部に順次接続されている。
【００４４】
ＴＦＴ２１は、ゲートドライバ２４からライン順次に供給される走査信号を走査線Ｌｉに入力することによってオン／オフ制御され、オン期間にはソースドライバ２２から各データ線Ｄｊに入力される電圧を画素電極５に印加し、オフ期間にはそれまでの電圧を保持する。そしてＴＦＴ２１を介して画素電極５に印加された電圧と、対向電極２に印加された電圧とにより、液晶の電気光学特性であるＴ−Ｖ特性によって決定される液晶の光透過率を制御し画像を表示する。
【００４５】
本実施形態における液晶表示装置は、上述したようなソースドライバ２２及びゲートドライバ２４に加えて、図４に示すように、制御回路３１、画像メモリ３２、ＬＣＤ電源回路３３、並びにバックライト電源回路３４の周辺回路を備えている。
【００４６】
制御回路３１は、入力される同期信号Ｓｙｎｃから、メモリ制御信号ＲＡと、ＬＣＤ電源制御信号ＬＰと、バックライト電源制御信号ＢＰと、ゲートドライバ制御信号ＧＤと、ソースドライバ制御信号ＳＤとを生成し、生成された各制御信号を、画像メモリ３２、ＬＣＤ電源回路３３、バックライト電源回路３４、ゲートドライバ２４、及びソースドライバ２２へ夫々出力する。
【００４７】
画像メモリ３２は、入力される表示データＤａｔａを一旦記憶（蓄積）し、制御回路３１から入力されたメモリ制御信号ＲＡに同期して液晶パネル１に表示すべき画素データＰＤをソースドライバ２２へ出力する。なお、画像メモリ３２を制御回路３１に内蔵し、制御回路３１にて内部処理されるような構成であってもよいことはいうまでもない。
【００４８】
ここで、入力される同期信号Ｓｙｎｃと表示データＤａｔａとは、例えば、パーソナルコンピュータ（以下、ＰＣ）のＣＲＴ出力信号のＡ／Ｄ変換後の信号、ＤＶＩレシーバＩＣにて復元された信号、ＬＶＤＳレシーバＩＣにて復元された信号、専用ＰＣＩカードにて生成された信号、ＰＡＤ及び携帯電話等に搭載されたＣＰＵ又はＬＣＤコントロールＩＣから出力されるＬＣＤ信号、又はＰＡＤ及びＰＣ等に搭載されたビデオＲＡＭを制御回路３１が直接制御して入手した信号等に含まれている。
【００４９】
ＬＣＤ電源回路３３は、制御回路３１から入力されたＬＣＤ電源制御信号ＬＰに同期して、ソースドライバ２２用の駆動電圧ＶＤＤＨ と、ゲートドライバ２４用の駆動電圧ＶＤＤＶ と、液晶パネル１の対向電極２用の対向電圧ＶＣＯＭ とを生成し、生成された各電圧を、ソースドライバ２２、ゲートドライバ２４、及び液晶パネル１へ夫々出力する。
【００５０】
バックライト電源回路３４は、制御回路３１から入力されたバックライト電源制御信号ＢＰに同期して、バックライト２６を点灯／消灯するバックライト電圧ＶＢ を生成し、生成したバックライト電圧ＶＢ をバックライト２６に出力する。例えば、バックライト電源回路３４は、バックライト電圧ＶＢ として５Ｖ／０Ｖを適宜出力する。これにより、バックライト２６は、バックライト電圧ＶＢ が５Ｖ時に点灯し、０Ｖ時に消灯するため、バックライト電源回路３４より出力されるバックライト電圧ＶＢ によりバックライト２６のオン／オフ制御が可能となる。
【００５１】
ゲートドライバ２４は、制御回路３１から入力されたゲートドライバ制御信号ＧＤに同期して、ＴＦＴ２１をオン／オフ制御する走査電圧を出力部に順次出力し、出力された走査電圧を液晶パネル１の走査線Ｌｉ に印加する機能と、すべてのＴＦＴ２１をオン制御する電圧を出力部に一斉に出力し、出力された電圧を液晶パネル１のすべての走査線Ｌｉ に印加する機能とを有する。
【００５２】
図５はゲートドライバ２４の構成を示すブロック図である。ゲートドライバ２４は、シフトレジスタ４１、出力選択回路４２、及びバッファ回路４３を備えている。ゲートドライバ制御信号ＧＤは、ゲートドライバ２４の動作周波数を決定する動作クロック信号ＣＰＶ、走査開始タイミングを決定する走査開始信号ＳＴＶ、ゲートドライバ２４の全出力を強制的にオン電圧にする全出力オン信号ＸＯＮＶ等から構成されている。
【００５３】
シフトレジスタ４１は、例えば、複数のフリップフロップ回路（以下、ＦＦ回路）等から構成されており、動作クロック信号ＣＰＶ及び走査開始信号ＳＴＶ等が入力されている。初段のＦＦ回路は、走査開始信号ＳＴＶをデータ入力し、動作クロック信号ＣＰＶの立ち上がりエッジにて、走査開始信号ＳＴＶをデータとして取得し、動作クロック信号ＣＰＶの立ち上がりエッジ以外では取得したデータを保持し、次段以降のＦＦ回路のデータ入力とする。次段以降のＦＦ回路は、動作クロック信号ＣＰＶの立ち上がりエッジにて、前段のＦＦ回路から入力されたデータを取得し、動作クロック信号ＣＰＶの立ち上がりエッジ以外では取得したデータを保持し、次段以降のＦＦ回路のデータ入力とする。各ＦＦ回路の出力は出力選択回路４２へも出力される。
【００５４】
出力選択回路４２は、全出力オン信号ＸＯＮＶが”Ｌ”レベル時には、シフトレジスタ４１から入力されたデータをバッファ回路４３へ出力する出力モードＡと、全出力オン信号ＸＯＮＶが”Ｈ”レベル時には、その全出力オン信号ＸＯＮＶ、すなわち”Ｈ”データをバッファ回路４３へ出力する出力モードＢとを有している。
【００５５】
バッファ回路４３は、例えばレベルシフタにより、出力選択回路４２から入力されたデータをＴＦＴ２１の駆動電圧まで昇圧させる。つまり、”Ｈ”データの場合には、ＴＦＴ２１をオン状態にできる電圧を出力し、”Ｌ”データの場合には、ＴＦＴ２１をオフ状態にできる電圧を出力する。なお、バッファ回路４３の出力Ｘ１ ，Ｘ２ ，…，Ｘ７６８ は、走査線Ｌ１ ，Ｌ２ ，…，Ｌ７６８ に夫々接続されている。
【００５６】
ソースドライバ２２は、制御回路３１から入力されたソースドライバ制御信号ＳＤに同期して、画像メモリ３２から出力された画素データＰＤを取り込み、画素データＰＤに応じた電圧を液晶パネル１のデータ線Ｄｊに印加する機能と、ソースドライバ制御信号ＳＤと非同期に、外部電源より入力された外部電圧ＶＸＯＮＨを液晶パネル１のすべてのデータ線Ｄｊ に印加する機能とを有する。
【００５７】
図６はソースドライバ２２の構成を示すブロック図である。ソースドライバ２２は、コントロール回路５１、データラッチ回路５２、Ｄ／Ａ変換回路５３、出力アンプ回路５４、出力選択回路５５、及び階調電圧発生回路５６を備えており、コントロール回路５１は、入力されたソースドライバ制御信号ＳＤに基づいて各回路を制御する。ソースドライバ制御信号ＳＤは、ソースドライバ２２の動作周波数を決定する動作クロック信号ＣＬＫ、データラッチ回路５２のデータ取り込みを制御するラッチ制御信号ＥＩＯ、データラッチ回路５２に格納されたデータをＤ／Ａ変換回路５３より後段の回路に出力し、ソースドライバ２２より出力電圧を出力するために制御するコントロール信号ＣＬ、及びソースドライバ２２の全出力を強制的に外部電圧ＶＸＯＮＨにする全出力オン信号ＸＯＮＨ等から構成されている。
【００５８】
データラッチ回路５２は、ラッチ制御信号ＥＩＯが”Ｈ”レベル時に、動作クロック信号ＣＬＫの立ち上がりエッジにて、画素データＰＤを取り込む。また、コントロール信号ＣＬの立ち上がりエッジにて、データラッチ回路５２に取り込まれた画素データＰＤをＤ／Ａ変換回路５３へ出力する。
【００５９】
階調電圧発生回路５６は、外部から入力された階調基準電圧（８ビット時：ＲＥＦ１，ＲＥＦ２，…，ＲＥＦ８）から階調電圧（２５６階調）を生成し、これらの階調電圧をＤ／Ａ変換回路５３へ夫々出力する。
【００６０】
Ｄ／Ａ変換回路５３は、データラッチ回路５２から入力された画素データＰＤに基づいて、そのデータ値に対応した階調電圧となるようにアナログ変換し、出力アンプ回路５４へ出力する。
【００６１】
出力アンプ回路５４は、コントロール信号ＣＬの立ち下がりエッジにて、Ｄ／Ａ変換回路５３から入力された電圧を出力選択回路５５へ出力する。
【００６２】
出力選択回路５５は、全出力オン信号ＸＯＮＨが”Ｌ”レベル時に、出力アンプ回路５４から入力された電圧を選択して出力する出力モードＡ（図７（ａ））と、全出力オン信号ＸＯＮＨが”Ｈ”レベル時に、外部電源から入力された外部電圧ＶＸＯＮＨを選択して出力する出力モードＢ（図７（ｂ））とを有している。なお、出力選択回路５５の出力Ｙ１ ，Ｙ２ ，…，Ｙ１０２４は、データ線Ｄ１ ，Ｄ２ ，…，Ｄ１０２４に夫々接続されている。
【００６３】
図８は、本発明の実施の形態１における駆動シーケンスの一例を示す図である。前述したゲートドライバ２４とソースドライバ２２とを駆動し、図８に示す駆動シーケンスを実施する。なお、説明し易くするために対向電極２用の対向電圧ＶＣＯＭ を０Ｖとして説明するが、ＴＦＴ２１のオフ時にフィードスルー電圧が生じるため、実際には０Ｖ以下の電圧を印加する。
【００６４】
フレーム期間又はサブフレーム期間は、データ電圧を印加するデータ書込期間（同図（ａ））、データ電圧を保持するデータ保持期間（同図（ｂ））、データ電圧を消去するデータ消去期間（同図（ｃ））、及びリフレッシュ用のリセット電圧を印加するリセット期間（同図（ｄ））から構成されている。
【００６５】
（データ書込期間）
ＬＣＤ電源回路３３は、ＬＣＤ電源制御信号ＬＰに同期して、駆動電圧ＶＤＤＨ （不図示、以下同じ），ＶＤＤＶ （不図示、以下同じ）、及び対向電圧ＶＣＯＭ （０Ｖ）を生成し、ソースドライバ２２、ゲートドライバ２４、及び液晶パネル１へ夫々出力する。
【００６６】
まず、走査線Ｌｉ （ｉ＝１，２，…，７６８）のタイミングについて詳述する。ＣＰＶはＴＦＴ２１を走査するゲートドライバ２４の動作クロック信号である。ＳＴＶは、ゲートドライバ２４の走査開始信号であり、ＴＦＴ２１のオン期間を決定する”Ｈ”期間幅は動作クロック信号ＣＰＶの１クロックに略等しく、ラッチミスを防ぐために動作クロック信号ＣＰＶの立上がりより略１／２クロック前に入力されている。また、ＸＯＮＶは、ゲートドライバ２４の出力モードを決定する全出力オン信号であり、”Ｌ”レベルが入力されている（出力モードＡ）。従って、走査開始信号ＳＴＶが”Ｈ”状態で、動作クロック信号ＣＰＶが立上がったエッジを第１番目の立上がりエッジと言うことにすると、ゲートドライバ２４の出力部に接続された走査線Ｌｉ へ出力される電圧は、動作クロック信号ＣＰＶの第ｉ番目の立上がりエッジで立上がり、第ｉ＋１番目の立上がりエッジで立下がる。つまり、入力される動作クロック信号ＣＰＶ及び走査開始信号ＳＴＶに基づいて、その出力部にＴＦＴ２１を順次オンさせる電圧が出力される。例えば、走査線Ｌ１ へ出力される電圧は動作クロック信号ＣＰＶの第１番目の立上がりエッジで立上がり、第２番目の立上がりエッジで立下がる。同様に、走査線Ｌ２ へ出力される電圧は動作クロック信号ＣＰＶの第２番目の立上がりエッジで立上がり、第３番目の立上がりエッジで立下がり、走査線Ｌ７６８ へ出力される電圧は動作クロック信号ＣＰＶの第７６８番目の立上がりエッジで立上がり、第７６９番目の立上がりエッジで立下がる。
【００６７】
次に、データ線Ｄｊ （ｊ＝１，２，…，１０２４）のタイミングについて詳述する。ＸＯＮＨは、ソースドライバ２２の出力モードを決定する全出力オン信号であり、”Ｌ”レベルが入力されている（出力モードＡ）。従って、データ線Ｄｊ には、入力される画素データＰＤに基づいて、その出力部に画素データＰＤに対応した電圧が夫々出力される。なお、ＶＸＯＮＨは、ソースドライバ２２の出力モードＢ時に出力される外部電圧であり、データ書込期間では、いかなる電圧であってもよいが、本実施形態では、０Ｖが入力されているとする。そして、ゲートドライバ２４から走査線Ｌｉ に供給される電圧により、ＴＦＴ２１を順次オン状態に走査させ、走査線Ｌｉ 毎に、ソースドライバ２２からデータ線Ｄｊ に供給される電圧を画素電極５に印加する。このようにすることにより、走査線Ｌｉ 毎に、表示したい階調データに対応したデータ電圧が画素電極５，対向電極２間に印加される。
【００６８】
また、バックライト電源回路３４は、バックライト電源制御信号ＢＰに同期して、バックライト電圧ＶＢ として０Ｖをバックライト２６に出力する。つまり、バックライト２６はデータ書込期間では消灯しているため、この期間では黒の画像が表示される。
【００６９】
（データ保持期間）
ＬＣＤ電源回路３３は、データ書込期間と同様、ＬＣＤ電源制御信号ＬＰに同期して、駆動電圧ＶＤＤＨ ，ＶＤＤＶ 、及び対向電圧ＶＣＯＭ （０Ｖ）を生成し、ソースドライバ２２、ゲートドライバ２４、及び液晶パネル１へ夫々出力する。すなわち、データ書込期間の状態を継続させる。
【００７０】
ゲートドライバ２４に入力される走査開始信号ＳＴＶを”Ｌ”レベルにすることにより、ゲートドライバ２４の出力部に接続された走査線Ｌ１ 〜Ｌ７６８ へ出力される電圧は”Ｌ”レベルとなる。従って、ゲートドライバ２４から走査線Ｌ１ 〜Ｌ７６８ に供給される電圧により、すべてのＴＦＴ２１はオフ状態を維持する。このようにすることにより、データ書込期間にて、画素電極５，対向電極２間に印加されたデータ電圧を保持することができる。
【００７１】
また、バックライト電源回路３４は、バックライト電源制御信号ＢＰに同期して、バックライト電圧ＶＢ としてバックライトを発光させるのに必要な電圧（例えば、５Ｖ）をバックライト２６に出力する。つまり、バックライト２６はデータ保持期間では点灯するため、この期間では、データ書込期間にて印加されたデータ電圧に基づいて、所定の画像が表示される。
【００７２】
（データ消去期間）
ＬＣＤ電源回路３３は、ＬＣＤ電源制御信号ＬＰに同期して、駆動電圧ＶＤＤＨ ，ＶＤＤＶ 、及び対向電圧ＶＣＯＭ （例えば、５Ｖ）を生成し、ソースドライバ２２、ゲートドライバ２４、及び液晶パネル１へ夫々出力する。
【００７３】
ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｈ”レベルを入力することにより、ゲートドライバ２４の出力部に接続された走査線Ｌ１ 〜Ｌ７６８ へ出力される電圧は”Ｈ”レベルとなる。また、ソースドライバ２２に、全出力オン信号ＸＯＮＨとして”Ｈ”レベルを入力し、外部電圧ＶＸＯＮＨとして−５Ｖを入力することにより、ソースドライバ２２の出力部に接続されたデータ線Ｄ１ 〜Ｄ１０２４ へ出力される電圧は−５Ｖとなる。そして、ゲートドライバ２４から走査線Ｌ１ 〜Ｌ７６８ に供給される電圧により、すべてのＴＦＴ２１をオン状態にさせ、ソースドライバ２２からデータ線Ｄ１ 〜Ｄ１０２４に供給される電圧（−５Ｖ）を画素電極５に印加する。このようにすることにより、画素電極５，対向電極２間には−１０Ｖが印加され、データ書込期間にて印加され、データ保持期間にて保持した電圧を消去することができる。
【００７４】
また、バックライト電源回路３４は、バックライト電源制御信号ＢＰに同期して、バックライト電圧ＶＢ として０Ｖをバックライト２６に出力する。つまり、バックライト２６はデータ消去期間では消灯しているため、この期間では黒の画像が表示される。
【００７５】
（リセット期間）
ＬＣＤ電源回路３３は、ＬＣＤ電源制御信号ＬＰに同期して、駆動電圧ＶＤＤＨ ，ＶＤＤＶ 、及び対向電圧ＶＣＯＭ （０Ｖ）を生成し、ソースドライバ２２、ゲートドライバ２４、及び液晶パネル１へ夫々出力する。
【００７６】
ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｈ”レベルを入力することにより、ゲートドライバ２４の出力部に接続された走査線Ｌ１ 〜Ｌ７６８ へ出力される電圧を”Ｈ”レベルとする。また、ソースドライバ２２に、全出力オン信号ＸＯＮＨとして”Ｈ”レベルを入力し、外部電圧ＶＸＯＮＨとして０Ｖを入力することにより、ソースドライバ２２の出力部に接続されたデータ線Ｄ１ 〜Ｄ１０２４へ出力される電圧を０Ｖとする。そして、ゲートドライバ２４から走査線Ｌ１ 〜Ｌ７６８ に供給される電圧により、すべてのＴＦＴ２１をオン状態にさせ、ソースドライバ２２からデータ線Ｄ１ 〜Ｄ１０２４に供給される電圧（０Ｖ）を画素電極５に印加する。このようにすることにより、画素電極５，対向電極２間には０Ｖが印加される。すなわち、画素電極５と対向電極２とを同電位、かつ低インピーダンスにすることで、次フレーム期間又は次サブフレーム期間にて常に一定の状態で駆動させることができる。
【００７７】
また、バックライト電源回路３４は、バックライト電源制御信号ＢＰに同期して、バックライト電圧ＶＢ として０Ｖをバックライト２６に出力する。つまり、バックライト２６はリセット期間では消灯しているため、この期間では黒の画像が表示される。
【００７８】
上述した一連の動作により、液晶に対して電荷の偏りを解消することにより、液晶物質の劣化及び液晶パネルの焼付きを防止することができ、また、１フレーム内の一部期間が表示に寄与するインパルス型駆動となるため、従来の１フレーム内の全期間が表示に寄与するホールド型駆動に比較して動画特性が向上する。
【００７９】
図９は、本発明の実施の形態１における駆動シーケンスの他の一例を示す図である。図９に示すように、データ書込期間にて走査線Ｌ７６８ のオン信号がオフ信号となり、時間ｔ１を経過した後にバックライト２６を点灯させるようにすれば、走査線Ｌ７６８ に接続されたＴＦＴ２１の電圧降下（フィードスルー電圧）により液晶が応答する時間を考慮することで、表示品質を高めることができるため好ましい。
【００８０】
また、データ消去期間の開始シーケンスとして、ソースドライバ２２に、外部電圧ＶＸＯＮＨ（−５Ｖ）を入力し、時間ｔ２が経過した後に、全出力オン信号ＸＯＮＨとして”Ｈ”レベルを入力し、時間ｔ３が経過した後に、ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｈ”レベルを入力し、かつＬＣＤ電源回路３３から対向電圧ＶＣＯＭ （０Ｖ）を液晶パネル１へ出力するようにすることが好ましい。このようなシーケンスによれば、ソースドライバ２２の出力モード切替え時に発生するノイズを画素電極５に印加されるのを避けることができる。
【００８１】
また、データ消去期間の終了時及びリセット期間の開始時のシーケンスとして、ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｌ”レベルを入力してすべてのＴＦＴ２１をオフ状態にし、時間ｔ４が経過した後に、ソースドライバ２２に、外部電圧ＶＸＯＮＨ（０Ｖ）を入力し、時間ｔ５が経過した後に、ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｈ”レベルを入力し、かつＬＣＤ電源回路３３から対向電圧ＶＣＯＭ （０Ｖ）を液晶パネル１へ出力するようにすることが好ましい。このようなシーケンスによれば、ソースドライバ２２から出力される外部電圧ＶＸＯＮＨの変更時に発生するノイズを画素電極５に印加されるのを避けることができる。
【００８２】
図１０は、本発明による液晶表示装置におけるバックライト２６の光利用効率の一例を示す図である。例えば、図１０に示すように、１フレームを１６．６６ｍｓとし、データ書込期間、データ保持期間、データ消去期間、及びリセット期間を、夫々１．９２ｍｓ、１４．０５ｍｓ、０．５０ｍｓ，０．１３ｍｓと設定した場合について、バックライト２６の光利用効率について説明する。前述したように、バックライト２６が点灯されるのは、データ保持期間のみであり、データ書込期間、データ消去期間、及びリセット期間には、バックライト２６を消灯する。従って、液晶表示装置の表示結果としては、データ保持期間には画像が表示され、データ書込期間、データ消去期間、及びリセット期間には、黒が表示される。つまり、データ書込期間では、走査線Ｌ１ から走査線Ｌ７６８ へ順次走査され、すべての画素電極５に表示すべき電圧が印加されるのはデータ書込期間の終了時となるため、バックライト２６を消灯させる。また、データ消去期間，リセット期間では、表示すべきデータ電圧が印加されているのではなく、データ電圧を消去するための電圧（−１０Ｖ），次フレームにて常に一定の状態からデータ電圧が印加できるようにするためのリセット電圧（０Ｖ）が印加されているため、バックライト２６を消灯させる。従って、本発明におけるバックライト２６の光利用効率は１００％となり、従来の液晶表示装置に比較して光利用効率が向上する。
【００８３】
また、図１０に示した例では、１フレーム（１６．６６ｍｓ）の内、画像表示に関わる時間が１４．０５ｍｓであり、各フレームの８５％が画像表示に寄与するため、従来の液晶表示装置に比較して画面の輝度が向上する。
【００８４】
（実施の形態２）
実施の形態１では、データ消去期間にて、データ電圧と極性が異なる電圧（負極性）を印加するようにしたが、データ消去期間を２分割にし、前半期間に負極性の電圧を、後半期間に正極性の電圧を印加するようにしてもよく、このようにしたものが実施の形態２である。なお、液晶表示装置の構成については、実施の形態１と同様であるため省略する。
【００８５】
図１１は、本発明の実施の形態２における駆動シーケンスの一例を示す図である。フレーム期間又はサブフレーム期間は、実施の形態１と同様、データ書込期間（同図（ａ））、データ保持期間（同図（ｂ））、データ消去期間（同図（ｃ））、及びリセット期間（同図（ｄ））から構成されており、データ書込期間、データ保持期間、及びリセット期間の駆動シーケンスについては、実施の形態１と同様であるため説明を省略し、本実施形態において特徴的であるデータ消去期間の動作について詳述する。
【００８６】
本実施形態では、データ消去期間を前半データ消去期間（同図（ｃ１））及び後半データ消去期間（同図（ｃ２））に２分割にして２種類の駆動を実施する。
【００８７】
（前半データ消去期間）
ＬＣＤ電源回路３３は、ＬＣＤ電源制御信号ＬＰに同期して、駆動電圧ＶＤＤＨ ，ＶＤＤＶ 、及び対向電圧ＶＣＯＭ （例えば、５Ｖ）を生成し、ソースドライバ２２、ゲートドライバ２４、及び液晶パネル１へ夫々出力する。
【００８８】
ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｈ”レベルを入力することにより、ゲートドライバ２４の出力部に接続された走査線Ｌ１ 〜Ｌ７６８ へ出力される電圧は”Ｈ”レベルとなる。また、ソースドライバ２２に、全出力オン信号ＸＯＮＨとして”Ｈ”レベルを入力し、外部電圧ＶＸＯＮＨとして−５Ｖを入力することにより、ソースドライバ２２の出力部に接続されたデータ線Ｄ１ 〜Ｄ１０２４へ出力される電圧を−５Ｖとする。そして、ゲートドライバ２４から走査線Ｌ１ 〜Ｌ７６８ に供給される電圧により、すべてのＴＦＴ２１をオン状態にさせ、ソースドライバ２２からデータ線Ｄ１ 〜Ｄ１０２４に供給される電圧（−５Ｖ）を画素電極５に印加する。このようにすることにより、画素電極５，対向電極２間には−１０Ｖが印加され、データ書込期間にて印加され、データ保持期間にて保持した電圧を消去することができる。
【００８９】
また、バックライト電源回路３４は、バックライト電源制御信号ＢＰに同期して、バックライト電圧ＶＢ として０Ｖをバックライト２６に出力する。つまり、バックライト２６は前半データ消去期間では消灯しているため、この期間では黒の画像が表示される。
【００９０】
（後半データ消去期間）
ＬＣＤ電源回路３３は、ＬＣＤ電源制御信号ＬＰに同期して、駆動電圧ＶＤＤＨ ，ＶＤＤＶ 、及び対向電圧ＶＣＯＭ （例えば、−５Ｖ）を生成し、ソースドライバ２２、ゲートドライバ２４、及び液晶パネル１へ夫々出力する。
【００９１】
ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｈ”レベルを入力することにより、ゲートドライバ２４の出力部に接続された走査線Ｌ１ 〜Ｌ７６８ へ出力される電圧は”Ｈ”レベルとなる。また、ソースドライバ２２に、全出力オン信号ＸＯＮＨとして”Ｈ”レベルを入力し、外部電圧ＶＸＯＮＨとして＋５Ｖを入力することにより、ソースドライバ２２の出力部に接続されたデータ線Ｄ１ 〜Ｄ１０２４へ出力される電圧は＋５Ｖとなる。そして、ゲートドライバ２４から走査線Ｌ１ 〜Ｌ７６８ に供給される電圧により、すべてのＴＦＴ２１をオン状態にさせ、ソースドライバ２２からデータ線Ｄ１ 〜Ｄ１０２４に供給される電圧（＋５Ｖ）を画素電極５に印加する。このようにすることにより、画素電極５，対向電極２間には＋１０Ｖが印加され、前半データ消去期間にて印加された電圧を消去することができる。
【００９２】
また、バックライト電源回路３４は、バックライト電源制御信号ＢＰに同期して、バックライト電圧ＶＢ として０Ｖをバックライト２６に出力する。つまり、バックライト２６は後半データ消去期間では消灯しているため、この期間では黒の画像が表示される。
【００９３】
データ消去期間内で交流駆動を実施する目的は、長時間駆動している間に液晶パネル１の内部のイオン成分が徐々に一方の電極（画素電極５，対向電極２）側へ移動するため、この期間に交流駆動することでイオン成分の移動を防止することにある。
【００９４】
なお、前半データ消去期間から後半データ消去期間へ移行する際のシーケンスとして、ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｌ”レベルを入力してすべてのＴＦＴ２１をオフ状態にし、所定時間が経過した後に、ソースドライバ２２に、外部電圧ＶＸＯＮＨ（＋５Ｖ）を入力し、更に所定時間が経過した後に、ゲートドライバ２４に、全出力オン信号ＸＯＮＶとして”Ｈ”レベルを入力し、かつＬＣＤ電源回路３３から対向電圧ＶＣＯＭ （−５Ｖ）を液晶パネル１へ出力するようにすることが好ましい。
【００９５】
実施の形態１及び２のように構成され、表示特性が良好となった液晶表示装置は、デスクトップ型ＰＣ、ノート型ＰＣ、ＰＡＤ、携帯電話、及びゲーム機等に搭載された液晶ディスプレイ、家庭用及び携帯用の液晶テレビ、並びに、ビデオカメラ及びデジタルカメラに搭載された液晶ビューファインダー等の液晶表示装置への適用が可能である。
【００９６】
なお、実施の形態１及び２にて、画素電極５と対向電極２とに印加される電圧の極性が逆転している場合においても同様の効果が得られる。すなわち、実施の形態１及び２では、対向電極２に対して正極性の電圧を画素電極５に印加する場合に説明したが、対向電極２に対して負極性の電圧を画素電極５に印加するような形態であってもよい。
【００９７】
また、実施の形態１及び２にて、外部電圧ＶＸＯＮＨとして、一定値（例えば、０Ｖ）をすべての期間において印加しておき、対向電圧ＶＣＯＭ を変化させて、データ消去期間及びリセット期間における画素電極５，対向電極２間に印加される電圧を制御しても同様の効果が得られる。
【００９８】
また、各フレーム（１６．６６ｍｓ）が、赤色用サブフレーム（５．５５ｍｓ）、緑色用サブフレーム（５．５５ｍｓ）、及び青色用サブフレーム（５．５５ｍｓ）から構成され、図１０中、データ書込期間、データ保持期間、データ消去期間、及びリセット期間を、夫々１．９２ｍｓ、３．００ｍｓ、０．５０ｍｓ，０．１３ｍｓと設定し、各色の発光体が、夫々のデータ保持期間に点灯することで、ＣＦを用いずにカラー表示できる時間分割方式の液晶表示装置に適用することもできる。このような時間分割方式の液晶表示装置においても、バックライト２６の光利用効率は１００％となり、従来の液晶表示装置に比較して光利用効率が向上する。
【００９９】
【発明の効果】
以上詳述した如く本発明によれば、リフレッシュ機能により、夫々の画素は表示用のデータ電圧を画素電極に印加する前に一旦定電圧となるため、表示用のデータ電圧を全画素（全画面）に対し常に一定の状態から書き込むことになるので、印加前の画素電圧値によって印加できる電圧値の差異を減少することができ、所定の光透過率が得られ優れた階調表示特性が得られる。
【０１００】
また、データ保持期間をフレーム期間又はサブフレーム期間の１／２を超えるように設定することにより、フレーム（サブフレーム）の内、データ表示に寄与する時間を増大させて画面の輝度を向上させることができる。
【０１０１】
また、データ保持期間にバックライトを点灯させ、データ書込期間、データ保持期間、及びリセット期間にバックライトを消灯させることにより、バックライトの光利用効率を向上させ、また消費電力を低減させることができる。
【０１０２】
また、各フレーム又は各サブフレーム内にて液晶物質にかかる電圧を交流駆動とすることにより、液晶物質の劣化及び液晶パネルの焼付きを防止することができ、液晶表示装置の寿命を延ばすことができる。特に、高電圧が液晶物質に印加されるデータ消去期間内にて液晶物質にかかる電圧を交流駆動とすることにより、
効率的にデータ電圧を消去するとともに、液晶物質の劣化及び液晶パネルの焼付きを防止することができ、液晶表示装置の寿命を延ばすことができる等、優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明による液晶パネルの模式的断面図である。
【図２】本発明による液晶パネル及びバックライトの構成例を示す模式的斜視図である。
【図３】本発明の実施の形態１による液晶表示装置の液晶パネルの模式的平面図である。
【図４】本発明の実施の形態１による液晶表示装置の全体構成を示すブロック図である。
【図５】ゲートドライバの構成を示すブロック図である。
【図６】ソースドライバの構成を示すブロック図である。
【図７】ソースドライバが備える出力選択回路のモード選択の概要を示す模式図である。
【図８】本発明の実施の形態１における駆動シーケンスの一例を示す図である。
【図９】本発明の実施の形態１における駆動シーケンスの他の一例を示す図である。
【図１０】本発明による液晶表示装置におけるバックライトの光利用効率の一例を示す図である。
【図１１】本発明の実施の形態２における駆動シーケンスの一例を示す図である。
【図１２】液晶物質におけるＴ−Ｖ特性を示すグラフである。
【図１３】従来の液晶表示装置におけるバックライトの光利用効率の一例を示す図である。
【符号の説明】
１ 液晶パネル
２ 対向電極
４ ガラス基板
５ 画素電極
６ ガラス基板
９ 液晶層
２１ ＴＦＴ
２２ ソースドライバ
２４ ゲートドライバ
２６ バックライト
３１ 制御回路
３２ 画像メモリ
３３ ＬＣＤ電源回路
３４ バックライト電源回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving method of a liquid crystal display device and a liquid crystal display device, and particularly to a ferroelectric liquid crystal (FLC) or an anti-ferroelectric liquid crystal (AFLC) having spontaneous polarization. And a liquid crystal display device.
[0002]
[Prior art]
Generally, TN (Twisted Nematic) liquid crystal has a response speed to an applied voltage of tens to several tens of ms, and in a region where the applied voltage is low, the response speed is rapidly reduced to a value close to 100 ms. There is also. Therefore, a liquid crystal display device using a TN liquid crystal is not suitable for displaying moving images such as multimedia because moving images (60 images / second) cannot be operated by liquid crystal molecules and the image is blurred.
[0003]
Therefore, a liquid crystal display device using FLC or AFLC which has spontaneous polarization and has a high response speed to an applied voltage of several tens to several hundreds μs has been put to practical use. A liquid crystal display device using a liquid crystal capable of responding at high speed can perform excellent moving image display by completing the polarization of liquid crystal molecules in a short time.
[0004]
By the way, as a display control method of a liquid crystal display device, two methods of a simple matrix method and an active matrix method are generally used. In the former simple matrix system, it is only necessary to arrange transparent so-called parallel electrodes that are orthogonal to each other on both sides of the liquid crystal layer, so that the configuration is simple and the manufacturing cost is relatively low.
[0005]
As a driving method of the simple matrix system, a voltage for setting one stable state of the FLC is applied in a first period of the selection period, and this voltage is maintained in a second period, or the other state is set in a stable state. A driving method has been proposed in which a compensation voltage is applied in order to compensate for the bias of charges generated in the selection period during the non-selection period (see, for example, Patent Document 1). According to such a driving method, there is no bias of electric charges in each frame, display flicker can be suppressed, and stable display driving can be performed.
[0006]
However, the driving method disclosed in Patent Document 1 realizes a light-transmitting state in one stable state and a light-shielding state in the other stable state by using a memory property caused by optical bistability of FLC. Therefore, in principle, binary display is possible, but gradation (multi-gradation) display is difficult.
[0007]
On the other hand, in the latter active matrix system, a voltage applied to each pixel is controlled via a switching element such as a TFT (Thin Film Transistor) or an MIM (Metal Insulator Metal), and a gradation display according to the applied voltage is performed. Since it is possible, more detailed image display can be performed. FIG. 12 is a graph showing light transmittance-applied voltage characteristics (hereinafter, referred to as TV characteristics) of the liquid crystal material. In a liquid crystal panel composed of a liquid crystal having a TV characteristic whose light transmittance is symmetrical with respect to the polarity of the applied voltage as shown in FIG. 12A, a driving method widely used for a TN liquid crystal panel. That is, a data image is displayed for each frame by a driving method (frame inversion driving (including dot inversion driving)) in which positive polarity and negative polarity are alternately applied for each frame (one frame = 1/60 second). .
[0008]
However, when the above-described frame inversion drive is performed on a liquid crystal panel including a liquid crystal having a TV characteristic in which the light transmittance is unipolar with respect to the polarity of the applied voltage as shown in FIG. When a positive voltage is applied, a data image is displayed, but when a negative voltage is applied, a black image is displayed. Therefore, since the data image and the black image are displayed alternately for each frame, the image is observed as flicker by human eyes.
[0009]
Therefore, in each frame, a data voltage is applied to the liquid crystal during the first half period to perform data display, and a voltage obtained by inverting the polarity of the data voltage is applied to the liquid crystal during the second half period, and AC driving is performed within one frame. By performing a complete driving method, that is, by increasing the frequency of data display, display driving with reduced flicker can be performed. Further, according to such a driving method, since the polarity of the voltage applied to the liquid crystal material is inverted in each frame, deterioration of the liquid crystal material and image sticking of the liquid crystal panel can be prevented.
[0010]
[Patent Document 1]
JP-A-7-13520
[0011]
[Problems to be solved by the invention]
However, the TFT does not always have a sufficient on-current characteristic for driving the liquid crystal driving voltage, and in the driving method of performing the AC driving in each frame as described above, if the writing time becomes short, Insufficient writing to the pixel electrode occurs, making it difficult to apply a predetermined voltage to the liquid crystal. Therefore, there is a problem in that the voltage value that can be applied to the pixel differs depending on the pixel voltage value before the voltage is applied, and a predetermined light transmittance cannot be obtained, so that a desired gradation display cannot be performed.
[0012]
Further, since the scanning method of the liquid crystal panel is a line-sequential method, the backlight must be turned on in the latter half period which does not contribute to data display, and there is a problem that the light use efficiency becomes 50%. This problem occurs in both a color filter (hereinafter, CF) type liquid crystal display device and a CF-less type liquid crystal display device (for example, a liquid crystal display device of a time division system (field sequential system)).
[0013]
For example, as shown in FIG. 13, when one frame is composed of the first half period and the second half period, and one frame is set to 16.66 ms, and both the first half period and the second half period are set to 8.33 ms, the light use of the backlight is performed. The efficiency will be described. The backlight is turned on during the entire period (first half period + second half period). As a display result of the liquid crystal display device, during the first half period, a data voltage is applied by scanning a scanning line (for example, 768 lines). An image is displayed by the pixel, and in the latter half period, black is displayed by a pixel to which a voltage whose polarity has been inverted by the scanning of the scanning line is applied. Therefore, when AC driving is performed in each frame, the light use efficiency of the backlight becomes 50%. In addition, in one frame (16.66 ms), the time that contributes to image display is 8.33 ms, and only 50% of each frame contributes to image display.
[0014]
The present invention has been made in view of such circumstances, holds a data voltage that contributes to data display, erases the held data voltage in a short period of time, and further, in the next frame or the next subframe, A method of driving a liquid crystal display device and a liquid crystal display, in which a difference in voltage value that can be applied to each pixel is reduced by constantly applying a data voltage to all pixels (all screens) from a fixed state, and a predetermined light transmittance is obtained. It is intended to provide a display device.
[0015]
Further, according to the present invention, a method for driving a liquid crystal display device which can improve the light use efficiency of a backlight and reduce power consumption of the backlight by turning on the backlight during a period in which a data voltage is held. And a liquid crystal display device.
[0016]
Further, according to the present invention, by setting the data holding period to be longer than の of the frame period or the sub-frame period, the time (ratio) of the frame (sub-frame) contributing to the data display can be increased to increase the screen. It is an object of the present invention to provide a driving method of a liquid crystal display device capable of improving the luminance of a liquid crystal display.
[0017]
The present invention also provides a method of applying a voltage having a polarity different from the data voltage during the data erasing period, or applying a voltage having a polarity different from the data voltage during the first half of the data erasing period, and applying a data having a polarity different from the data voltage during the second half. By applying a voltage of the same polarity as the voltage, the voltage applied to the liquid crystal material in each frame (each sub-frame) is set to AC drive, and the ionic components existing inside the liquid crystal material are driven for a long time by one electrode side. It is an object of the present invention to provide a method for driving a liquid crystal display device, which can prevent image sticking of a liquid crystal panel and deterioration of a liquid crystal material caused by moving to a liquid crystal panel.
[0018]
Another object of the present invention is to provide a method for driving a liquid crystal display device that can lower the impedance between a pixel electrode and a counter electrode by directly applying a reset voltage input from the outside during a reset period. I do.
[0019]
Further, according to the present invention, the voltage between the pixel electrode and the counter electrode is set to 0 V by setting the reset voltage for refresh to 0 V, and all pixels (all screens) are set in the next frame or sub-frame. On the other hand, an object of the present invention is to provide a driving method of a liquid crystal display device which can always apply a data voltage from a state of 0V.
[0020]
Another object of the present invention is to provide a liquid crystal display device that can reduce power consumption of a backlight by using a backlight including a plurality of light-emitting bodies that emit light in a time-division manner.
[0021]
[Means for Solving the Problems]
The method for driving a liquid crystal display device according to claim 1, wherein the substrate provided with the pixel electrodes and the switching elements for controlling the application of voltage to the pixel electrodes on / off in a matrix and the substrate provided with the counter electrode are provided. A liquid crystal material having a spontaneous polarization is sealed therein, and a data voltage is applied between the pixel electrode and the counter electrode during a frame period or a sub-frame period, whereby light of the liquid crystal material determined by the data voltage is applied. In the method for driving a liquid crystal display device that controls transmittance, the frame period or the sub-frame period includes a data writing period for applying the data voltage, a data holding period for holding the data voltage, and a data holding period for the data voltage. It has a data erasing period in which a voltage having an absolute value greater than the absolute value is applied and a reset period in which a reset voltage is applied. To.
[0022]
A method for driving a liquid crystal display device according to claim 2, wherein the pixel electrode and a switching element for controlling ON / OFF of voltage application to the pixel electrode are arranged in a matrix between a substrate provided with a matrix and a substrate provided with a counter electrode. A panel in which a liquid crystal substance having spontaneous polarization is enclosed, and a backlight for supplying light to the panel, and a data voltage is applied between the pixel electrode and the counter electrode during a frame period or a sub-frame period. Thereby, in the driving method of the liquid crystal display device that controls the light transmittance of the liquid crystal material determined by the data voltage, the frame period or the sub-frame period includes a data writing period in which the data voltage is applied. A data holding period for holding the data voltage, and a data erasing period for applying a voltage having an absolute value larger than the absolute value of the data voltage. And a reset period when the reset voltage is applied, the data holding period, characterized by lighting the backlight.
[0023]
According to a third aspect of the present invention, in the driving method of the liquid crystal display device, the data holding period is longer than a half of the frame period or the sub-frame period.
[0024]
A driving method for a liquid crystal display device according to a fourth aspect is characterized in that a voltage having a polarity different from the data voltage is applied during the data erasing period.
[0025]
6. The driving method of a liquid crystal display device according to claim 5, wherein a voltage having a polarity different from the data voltage is applied in a first half period of the data erasing period, and a voltage having the same polarity as the data voltage is applied in a second half period. It is characterized by doing.
[0026]
A driving method of a liquid crystal display device according to a sixth aspect is characterized in that a reset voltage input from the outside is directly applied during the reset period.
[0027]
A driving method of a liquid crystal display device according to a seventh aspect is characterized in that the reset voltage is 0V.
[0028]
The liquid crystal display device according to claim 8, wherein spontaneous polarization occurs in a gap between a substrate provided with a pixel electrode and a switching element for controlling on / off of voltage application to the pixel electrode in a matrix and a substrate provided with a counter electrode. And a data voltage is applied between the pixel electrode and the counter electrode during a frame period or a sub-frame period, so that the light transmittance of the liquid crystal material determined by the data voltage is increased. In the liquid crystal display device configured to control, in the frame period or the sub-frame period, a means for applying the data voltage, a means for holding the data voltage, and an absolute value larger than an absolute value of the data voltage It is characterized by comprising means for applying a voltage and means for applying a reset voltage.
[0029]
A liquid crystal display device according to claim 9, wherein spontaneous polarization occurs in a gap between a substrate provided with a pixel electrode and a switching element for controlling on / off of voltage application to the pixel electrode in a matrix and a substrate provided with a counter electrode. Comprising a panel in which a liquid crystal material is sealed, and a backlight for supplying light to the panel, and applying a data voltage between the pixel electrode and the counter electrode during a frame period or a sub-frame period. A liquid crystal display device configured to control the light transmittance of the liquid crystal material determined by the data voltage, wherein the means for applying the data voltage during the frame period or the sub-frame period; and holding the data voltage. Means for applying a voltage having an absolute value greater than the absolute value of the data voltage; means for applying a reset voltage; During a period in which the voltage is held, characterized in that it comprises means for lighting the backlight.
[0030]
A liquid crystal display device according to a tenth aspect is characterized in that the backlight includes a plurality of light emitters that emit light in a time-division manner.
[0031]
In the driving method of the liquid crystal display device according to the first aspect and the liquid crystal display device according to the eighth aspect, a data voltage is applied between the pixel electrode and the counter electrode, and the applied data voltage is maintained. Only the period in which the data voltage is held (data holding period) is the impulse drive that contributes to data display. Further, by applying a voltage having an absolute value larger than the absolute value of the data voltage, the data voltage held in the data holding period is erased in a short period. Further, by applying a reset voltage for refreshing, the voltage between the pixel electrode and the counter electrode at the end of the frame or the sub-frame is always kept constant, and all pixels are set in the next frame or the sub-frame. A data voltage is always applied to (all screens) from a fixed state.
[0032]
In the driving method of the liquid crystal display device according to the second aspect and the liquid crystal display device according to the ninth aspect, the backlight is turned on during the data holding period, so that the light use efficiency of the backlight is improved, and the consumption of the backlight is improved. Reduce power.
[0033]
According to the driving method of the liquid crystal display device of the third aspect, the data holding period is set to be longer than 1/2 of the frame period or the sub-frame period, thereby contributing to the data display in the frame (sub-frame). To increase the brightness of the screen.
[0034]
In the driving method of the liquid crystal display device according to the fourth aspect, during the data erasing period, a voltage having a polarity different from the data voltage is applied, so that the voltage applied to the liquid crystal material in each frame (each subframe) is changed. By driving, the seizure of the liquid crystal panel and the deterioration of the liquid crystal material due to the ion component existing inside the liquid crystal material moving to one electrode side by driving for a long time are prevented.
[0035]
According to the driving method of the liquid crystal display device of the fifth aspect, in the data erasing period, a voltage having a polarity different from the data voltage is applied in the first half period, and a voltage having the same polarity as the data voltage is applied in the second half period. Thus, during the data erasing period, the voltage applied to the liquid crystal material is set to AC drive, and the ionic components existing inside the liquid crystal material move to one electrode side by driving for a long time, so that the seizure of the liquid crystal panel and the liquid crystal material occur. To prevent deterioration.
[0036]
According to the driving method of the liquid crystal display device of the present invention, the impedance between the pixel electrode and the counter electrode is reduced by directly applying a reset voltage input from the outside during the reset period.
[0037]
In the method for driving a liquid crystal display device according to claim 7, the reset voltage for refresh is set to 0 V, so that the voltage between the pixel electrode and the counter electrode is set to 0 V, and the next frame or sub-frame is set. , A data voltage is always applied to all pixels (all screens) from the state of 0V.
[0038]
In the liquid crystal display device according to the tenth aspect, the power consumption of the backlight is reduced by using a backlight including a plurality of light-emitting bodies that emit light in a time-division manner.
[0039]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments. FIG. 1 is a schematic sectional view of a liquid crystal panel according to the present invention, and FIG. 2 is a schematic perspective view showing a configuration example of a liquid crystal panel and a backlight. Note that the present invention is not limited to these examples.
[0040]
(Embodiment 1)
As shown in FIG. 1, the liquid crystal panel 1 has a pixel electrode 5 (for example, 0.24 mm × 0.24 mm, 1024H × pixels) made of ITO (Indium Tin Oxide) and having excellent light transmittance and arranged in a matrix. 768 V, 12.1 inches diagonally) and a glass substrate 6 having a TFT connected to each of the pixel electrodes 5 and a glass substrate 4 having a counter electrode 2 and CFs 3 arranged in a matrix. Needless to say, in the case of the time-division type liquid crystal panel 1, CF3 is not necessary.
[0041]
Alignment films 7 and 8 are provided on the pixel electrode 5 and the CF 3, respectively, and the glass substrates 6 and 4 are arranged with the alignment films 7 and 8 facing each other. A liquid crystal layer 9 is formed by filling FLC in a gap formed by spraying a spherical spacer 10 for holding a gap (for example, 1.6 μm). Then, as shown in FIG. 2, the liquid crystal panel 1 is sandwiched between two polarizing plates 11 and 12, and a backlight 26 is further disposed below the polarizing plate.
[0042]
FIG. 3 is a schematic plan view of a liquid crystal panel of the liquid crystal display device according to the first embodiment of the present invention, and FIG. 4 is a block diagram showing an entire configuration of the liquid crystal display device. As shown in FIG. 3, the pixel electrodes 5 and the TFTs 21 are arranged in a matrix (1024H × 768 V) on the glass substrate 6, and each pixel electrode 5 is connected to the drain terminal of the TFT 21.
[0043]
The gate terminal of the TFT 21 is connected to the scanning line L i (I = 1, 2,..., 768), and the source terminal of the TFT 21 is a data line D j (J = 1, 2,..., 1024). Scan line L i Is the data line D at the output of the gate driver 24. j Are sequentially connected to the output section of the source driver 22.
[0044]
The TFT 21 outputs a scanning signal supplied line by line from the gate driver 24 to the scanning line L. i Is turned on / off by inputting to each of the data lines D during the ON period. j Is applied to the pixel electrode 5, and the voltage up to that time is held during the off period. The voltage applied to the pixel electrode 5 via the TFT 21 and the voltage applied to the counter electrode 2 control the light transmittance of the liquid crystal, which is determined by the TV characteristic, which is the electro-optical characteristic of the liquid crystal. Is displayed.
[0045]
The liquid crystal display device according to the present embodiment includes a control circuit 31, an image memory 32, an LCD power supply circuit 33, and a backlight power supply circuit 34 in addition to the above-described source driver 22 and gate driver 24, as shown in FIG. Peripheral circuits.
[0046]
The control circuit 31 generates a memory control signal RA, an LCD power control signal LP, a backlight power control signal BP, a gate driver control signal GD, and a source driver control signal SD from the input synchronization signal Sync. , And outputs the generated control signals to the image memory 32, the LCD power supply circuit 33, the backlight power supply circuit 34, the gate driver 24, and the source driver 22, respectively.
[0047]
The image memory 32 temporarily stores (accumulates) the input display data Data, and outputs the pixel data PD to be displayed on the liquid crystal panel 1 to the source driver 22 in synchronization with the memory control signal RA input from the control circuit 31. I do. It goes without saying that the image memory 32 may be built in the control circuit 31 and may be internally processed by the control circuit 31.
[0048]
Here, the input synchronization signal Sync and display data Data are, for example, a signal after A / D conversion of a CRT output signal of a personal computer (hereinafter, PC), a signal restored by a DVI receiver IC, and an LVDS receiver. Signal restored by IC, signal generated by dedicated PCI card, PAD, LCD signal output from CPU or LCD control IC mounted on mobile phone, or video RAM mounted on PAD, PC, etc. Is directly included in the signal and the like obtained by the control circuit 31 directly controlling.
[0049]
The LCD power supply circuit 33 synchronizes with the LCD power supply control signal LP input from the control circuit 31, and drives the drive voltage V for the source driver 22. DDH And the driving voltage V for the gate driver 24 DDV And the counter voltage V for the counter electrode 2 of the liquid crystal panel 1. COM And outputs the generated voltages to the source driver 22, the gate driver 24, and the liquid crystal panel 1, respectively.
[0050]
The backlight power supply circuit 34 synchronizes with the backlight power supply control signal BP input from the control circuit 31 to turn on / off the backlight 26 and a backlight voltage V. B And the generated backlight voltage V B Is output to the backlight 26. For example, the backlight power supply circuit 34 controls the backlight voltage V B 5V / 0V is output as appropriate. As a result, the backlight 26 has the backlight voltage V B Is turned on at 5V and turned off at 0V, so that the backlight voltage V output from the backlight power supply circuit 34 is B Thus, on / off control of the backlight 26 can be performed.
[0051]
The gate driver 24 sequentially outputs a scanning voltage for turning on / off the TFT 21 to an output unit in synchronization with a gate driver control signal GD input from the control circuit 31, and outputs the output scanning voltage to the scanning of the liquid crystal panel 1. Line L i And a voltage for turning on all the TFTs 21 are simultaneously output to an output unit, and the output voltage is applied to all the scanning lines L of the liquid crystal panel 1. i And a function of applying the
[0052]
FIG. 5 is a block diagram showing a configuration of the gate driver 24. The gate driver 24 includes a shift register 41, an output selection circuit 42, and a buffer circuit 43. The gate driver control signal GD includes an operation clock signal CPV for determining an operation frequency of the gate driver 24, a scan start signal STV for determining a scan start timing, and an all output on signal for forcibly setting all outputs of the gate driver 24 to an on voltage. It is composed of XONV and the like.
[0053]
The shift register 41 includes, for example, a plurality of flip-flop circuits (hereinafter, FF circuits) and the like, and receives an operation clock signal CPV, a scan start signal STV, and the like. The first-stage FF circuit inputs the scan start signal STV as data, acquires the scan start signal STV as data at the rising edge of the operation clock signal CPV, and holds the acquired data except at the rising edge of the operation clock signal CPV. , Data input to the FF circuits in the next and subsequent stages. At the rising edge of the operation clock signal CPV, the FF circuits of the next and subsequent stages acquire the data input from the FF circuit of the previous stage, and hold the acquired data except at the rising edge of the operation clock signal CPV. FF circuit data input. The output of each FF circuit is also output to the output selection circuit 42.
[0054]
The output selection circuit 42 outputs an output mode A in which the data input from the shift register 41 is output to the buffer circuit 43 when the all-output-on signal XONV is at the “L” level. An output mode B for outputting the full output ON signal XONV, that is, “H” data to the buffer circuit 43 is provided.
[0055]
The buffer circuit 43 boosts data input from the output selection circuit 42 to a drive voltage of the TFT 21 by, for example, a level shifter. That is, in the case of "H" data, a voltage capable of turning on the TFT 21 is output, and in the case of "L" data, a voltage capable of turning off the TFT 21 is output. The output X of the buffer circuit 43 1 , X 2 , ..., X 768 Is the scanning line L 1 , L 2 , ..., L 768 Connected to each other.
[0056]
The source driver 22 captures the pixel data PD output from the image memory 32 in synchronization with the source driver control signal SD input from the control circuit 31, and applies a voltage corresponding to the pixel data PD to the data line Dj of the liquid crystal panel 1. And an external voltage VXONH input from an external power supply asynchronously with the source driver control signal SD. j And a function of applying the
[0057]
FIG. 6 is a block diagram showing the configuration of the source driver 22. The source driver 22 includes a control circuit 51, a data latch circuit 52, a D / A conversion circuit 53, an output amplifier circuit 54, an output selection circuit 55, and a grayscale voltage generation circuit 56. Each circuit is controlled based on the source driver control signal SD. The source driver control signal SD includes an operation clock signal CLK for determining an operation frequency of the source driver 22, a latch control signal EIO for controlling data fetch of the data latch circuit 52, and D / A conversion of data stored in the data latch circuit 52. A control signal CL which is output to a circuit subsequent to the circuit 53 and is controlled to output an output voltage from the source driver 22, and an all output on signal XONH which forcibly sets all the outputs of the source driver 22 to the external voltage VXONH It is configured.
[0058]
The data latch circuit 52 takes in the pixel data PD at the rising edge of the operation clock signal CLK when the latch control signal EIO is at “H” level. At the rising edge of the control signal CL, the pixel data PD captured by the data latch circuit 52 is output to the D / A conversion circuit 53.
[0059]
The gray scale voltage generation circuit 56 generates gray scale voltages (256 gray scales) from a gray scale reference voltage (8 bits: REF1, REF2,..., REF8) input from the outside, and converts these gray scale voltages to D. / A conversion circuit 53.
[0060]
The D / A conversion circuit 53 performs an analog conversion based on the pixel data PD input from the data latch circuit 52 so as to have a gradation voltage corresponding to the data value, and outputs the analog voltage to an output amplifier circuit 54.
[0061]
The output amplifier circuit 54 outputs the voltage input from the D / A conversion circuit 53 to the output selection circuit 55 at the falling edge of the control signal CL.
[0062]
The output selection circuit 55 selects an output mode A (FIG. 7A) for selecting and outputting the voltage input from the output amplifier circuit 54 when the all-output ON signal XONH is at "L" level, and an all-output ON signal XONH. Has an output mode B (FIG. 7 (b)) for selecting and outputting the external voltage VXONH input from the external power supply when is at the "H" level. The output Y of the output selection circuit 55 1 , Y 2 , ..., Y 1024 Is the data line D 1 , D 2 , ..., D 1024 Connected to each other.
[0063]
FIG. 8 is a diagram showing an example of a driving sequence according to the first embodiment of the present invention. The above-described gate driver 24 and source driver 22 are driven to perform the driving sequence shown in FIG. Note that the counter voltage V for the counter electrode 2 is COM Is assumed to be 0 V, but a voltage of 0 V or less is actually applied because a feed-through voltage occurs when the TFT 21 is turned off.
[0064]
The frame period or the sub-frame period includes a data writing period for applying a data voltage (FIG. 10A), a data holding period for holding the data voltage (FIG. 10B), and a data erasing period for erasing the data voltage ( FIG. 3 (c)) and a reset period (FIG. 3 (d)) for applying a reset voltage for refresh.
[0065]
(Data writing period)
The LCD power supply circuit 33 synchronizes with the LCD power supply control signal LP to DDH (Not shown, the same applies hereinafter), V DDV (Not shown, the same applies hereinafter), and the counter voltage V COM (0 V) is generated and output to the source driver 22, the gate driver 24, and the liquid crystal panel 1, respectively.
[0066]
First, the scanning line L i The timing of (i = 1, 2,..., 768) will be described in detail. CPV is an operation clock signal of the gate driver 24 for scanning the TFT 21. STV is a scanning start signal of the gate driver 24, and the "H" period width for determining the ON period of the TFT 21 is substantially equal to one clock of the operation clock signal CPV, and is substantially one time from the rising of the operation clock signal CPV to prevent a latch error. / 2 clocks before. XONV is an all-output ON signal that determines the output mode of the gate driver 24, and an “L” level is input (output mode A). Therefore, when the rising edge of the operation clock signal CPV is referred to as the first rising edge while the scanning start signal STV is in the “H” state, the scanning line L connected to the output of the gate driver 24 is referred to as the first rising edge. i Voltage rises at the i-th rising edge of the operation clock signal CPV and falls at the (i + 1) -th rising edge. That is, based on the input operation clock signal CPV and scanning start signal STV, a voltage for sequentially turning on the TFT 21 is output to its output portion. For example, the scanning line L 1 Voltage rises at the first rising edge of operation clock signal CPV and falls at the second rising edge. Similarly, the scanning line L 2 Is output at the second rising edge of the operation clock signal CPV, and falls at the third rising edge of the operation clock signal CPV. 768 Voltage rises at the 768th rising edge of the operation clock signal CPV and falls at the 769th rising edge.
[0067]
Next, the data line D j (J = 1, 2,..., 1024) will be described in detail. XONH is an all-output ON signal that determines the output mode of the source driver 22, to which an “L” level is input (output mode A). Therefore, the data line D j , A voltage corresponding to the pixel data PD is output to its output unit based on the input pixel data PD. Note that VXONH is an external voltage output in the output mode B of the source driver 22, and may be any voltage during the data writing period. However, in this embodiment, it is assumed that 0 V is input. Then, the scanning line L is output from the gate driver 24. i The TFT 21 is sequentially turned on by the voltage supplied to the scanning line L. i Each time, the data line D j Is applied to the pixel electrode 5. By doing so, the scanning line L i Each time, a data voltage corresponding to the gradation data to be displayed is applied between the pixel electrode 5 and the counter electrode 2.
[0068]
Further, the backlight power supply circuit 34 synchronizes with the backlight power supply control signal BP to control the backlight voltage V B And outputs 0 V to the backlight 26. That is, since the backlight 26 is turned off during the data writing period, a black image is displayed during this period.
[0069]
(Data retention period)
The LCD power supply circuit 33 supplies the drive voltage V in synchronization with the LCD power supply control signal LP in the same manner as in the data writing period. DDH , V DDV , And the counter voltage V COM (0 V) is generated and output to the source driver 22, the gate driver 24, and the liquid crystal panel 1, respectively. That is, the state of the data writing period is continued.
[0070]
By setting the scanning start signal STV input to the gate driver 24 to the “L” level, the scanning line L connected to the output unit of the gate driver 24 1 ~ L 768 The voltage output to is at "L" level. Therefore, the scanning line L 1 ~ L 768 , All the TFTs 21 maintain the off state. By doing so, the data voltage applied between the pixel electrode 5 and the counter electrode 2 can be held during the data writing period.
[0071]
Further, the backlight power supply circuit 34 synchronizes with the backlight power supply control signal BP to control the backlight voltage V B And outputs a voltage (for example, 5 V) necessary for causing the backlight to emit light to the backlight 26. That is, since the backlight 26 is turned on during the data holding period, a predetermined image is displayed during this period based on the data voltage applied during the data writing period.
[0072]
(Data erasing period)
The LCD power supply circuit 33 synchronizes with the LCD power supply control signal LP to DDH , V DDV , And the counter voltage V COM (For example, 5 V), and outputs them to the source driver 22, the gate driver 24, and the liquid crystal panel 1, respectively.
[0073]
By inputting the “H” level as the all-output ON signal XONV to the gate driver 24, the scanning line L connected to the output unit of the gate driver 24 is output. 1 ~ L 768 Is output at "H" level. Also, by inputting the “H” level as the all-output ON signal XONH to the source driver 22 and inputting −5 V as the external voltage VXONH, the data line D connected to the output section of the source driver 22 is input. 1 ~ D 1024 The voltage output to is -5V. Then, the scanning line L is output from the gate driver 24. 1 ~ L 768 Are turned on by the voltage supplied to the data line D from the source driver 22. 1 ~ D 1024 Is applied to the pixel electrode 5. By doing so, -10 V is applied between the pixel electrode 5 and the counter electrode 2, applied during the data writing period, and the voltage held during the data holding period can be erased.
[0074]
Further, the backlight power supply circuit 34 synchronizes with the backlight power supply control signal BP to control the backlight voltage V B And outputs 0 V to the backlight 26. That is, since the backlight 26 is turned off during the data erasing period, a black image is displayed during this period.
[0075]
(Reset period)
The LCD power supply circuit 33 synchronizes with the LCD power supply control signal LP to DDH , V DDV , And the counter voltage V COM (0 V) is generated and output to the source driver 22, the gate driver 24, and the liquid crystal panel 1, respectively.
[0076]
By inputting the “H” level as the all-output ON signal XONV to the gate driver 24, the scanning line L connected to the output unit of the gate driver 24 is output. 1 ~ L 768 Is set to the “H” level. Further, by inputting the “H” level as the all-output ON signal XONH and inputting 0 V as the external voltage VXONH to the source driver 22, the data line D connected to the output section of the source driver 22 is input. 1 ~ D 1024 Is 0V. Then, the scanning line L is output from the gate driver 24. 1 ~ L 768 Are turned on by the voltage supplied to the data line D from the source driver 22. 1 ~ D 1024 Is applied to the pixel electrode 5. Thus, 0 V is applied between the pixel electrode 5 and the counter electrode 2. That is, by setting the pixel electrode 5 and the counter electrode 2 to the same potential and low impedance, the pixel electrode 5 and the counter electrode 2 can always be driven in a constant state in the next frame period or the next subframe period.
[0077]
Further, the backlight power supply circuit 34 synchronizes with the backlight power supply control signal BP to control the backlight voltage V B And outputs 0 V to the backlight 26. That is, since the backlight 26 is turned off during the reset period, a black image is displayed during this period.
[0078]
By eliminating the bias of the electric charges with respect to the liquid crystal by the series of operations described above, it is possible to prevent the deterioration of the liquid crystal material and the seizure of the liquid crystal panel, and a part of one frame contributes to the display. Therefore, the moving image characteristics are improved as compared with the conventional hold-type drive in which the entire period in one frame contributes to display.
[0079]
FIG. 9 is a diagram showing another example of the driving sequence according to the first embodiment of the present invention. As shown in FIG. 9, during the data writing period, the scanning line L 768 Is turned off and the backlight 26 is turned on after the time t1 has elapsed, the scanning line L 768 It is preferable that the display quality can be improved by taking into account the response time of the liquid crystal due to the voltage drop (feed-through voltage) of the TFT 21 connected to the TFT.
[0080]
As a start sequence of the data erasing period, the external voltage VXONH (−5 V) is input to the source driver 22, and after the time t2 has elapsed, the “H” level is input as the all-output ON signal XONH, and the time t3 is After the lapse of time, the "H" level is input to the gate driver 24 as the all-output ON signal XONV, and the counter voltage V COM (0 V) is preferably output to the liquid crystal panel 1. According to such a sequence, it is possible to prevent noise generated when the output mode of the source driver 22 is switched from being applied to the pixel electrode 5.
[0081]
As a sequence at the end of the data erasing period and the sequence at the start of the reset period, the gate driver 24 is set to the “L” level as the all-output ON signal XONV to turn off all the TFTs 21 and the time t4 has elapsed. Later, the external voltage VXONH (0 V) is input to the source driver 22, and after a lapse of time t 5, the “H” level is input to the gate driver 24 as the all-output ON signal XONV, and the LCD power supply circuit 33 Voltage V COM (0 V) is preferably output to the liquid crystal panel 1. According to such a sequence, it is possible to prevent noise generated when the external voltage VXONH output from the source driver 22 is changed from being applied to the pixel electrode 5.
[0082]
FIG. 10 is a diagram showing an example of the light use efficiency of the backlight 26 in the liquid crystal display device according to the present invention. For example, as shown in FIG. 10, one frame is 16.66 ms, and a data writing period, a data holding period, a data erasing period, and a reset period are 1.92 ms, 14.05 ms, 0.50 ms, 0. The light use efficiency of the backlight 26 when the time is set to 13 ms will be described. As described above, the backlight 26 is turned on only during the data holding period, and is turned off during the data writing period, the data erasing period, and the reset period. Therefore, as a display result of the liquid crystal display device, an image is displayed during the data holding period, and black is displayed during the data writing period, the data erasing period, and the reset period. That is, in the data writing period, the scanning line L 1 From scanning line L 768 Are sequentially scanned, and the voltage to be displayed is applied to all the pixel electrodes 5 at the end of the data writing period, so that the backlight 26 is turned off. Also, in the data erasing period and the reset period, the data voltage to be displayed is not applied, but the voltage for erasing the data voltage (−10 V). The backlight 26 is turned off because a reset voltage (0 V) is applied to enable the reset. Therefore, the light use efficiency of the backlight 26 in the present invention is 100%, and the light use efficiency is improved as compared with the conventional liquid crystal display device.
[0083]
In the example shown in FIG. 10, the time related to image display in one frame (16.66 ms) is 14.05 ms, and 85% of each frame contributes to image display. The brightness of the screen is improved as compared with.
[0084]
(Embodiment 2)
In the first embodiment, a voltage (negative polarity) having a polarity different from that of the data voltage is applied in the data erasing period. However, the data erasing period is divided into two, and the negative polarity voltage is applied in the first half period. A voltage of a positive polarity may be applied to the second embodiment. This is the second embodiment. Note that the configuration of the liquid crystal display device is the same as that of the first embodiment, and will not be described.
[0085]
FIG. 11 is a diagram showing an example of a driving sequence according to Embodiment 2 of the present invention. As in the first embodiment, the frame period or the sub-frame period includes a data writing period (FIG. 10A), a data holding period (FIG. 10B), a data erasing period (FIG. 10C), and The drive sequence includes a reset period ((d) in the same figure), and the drive sequence of the data write period, the data holding period, and the reset period is the same as that in the first embodiment, and therefore the description is omitted, and the present embodiment is omitted. The operation during the data erasing period, which is characteristic of the first embodiment, will be described in detail.
[0086]
In this embodiment, the data erasing period is divided into a first half data erasing period ((c1) in the same figure) and a second half data erasing period ((c2) in the same figure) to perform two types of driving.
[0087]
(First half data erasing period)
The LCD power supply circuit 33 synchronizes with the LCD power supply control signal LP to DDH , V DDV , And the counter voltage V COM (For example, 5 V), and outputs them to the source driver 22, the gate driver 24, and the liquid crystal panel 1, respectively.
[0088]
By inputting the “H” level as the all-output ON signal XONV to the gate driver 24, the scanning line L connected to the output unit of the gate driver 24 is output. 1 ~ L 768 Is output at "H" level. Also, by inputting the “H” level as the all-output ON signal XONH to the source driver 22 and inputting −5 V as the external voltage VXONH, the data line D connected to the output section of the source driver 22 is input. 1 ~ D 1024 Is -5V. Then, the scanning line L is output from the gate driver 24. 1 ~ L 768 Are turned on by the voltage supplied to the data line D from the source driver 22. 1 ~ D 1024 Is applied to the pixel electrode 5. By doing so, -10 V is applied between the pixel electrode 5 and the counter electrode 2, applied during the data writing period, and the voltage held during the data holding period can be erased.
[0089]
Further, the backlight power supply circuit 34 synchronizes with the backlight power supply control signal BP to control the backlight voltage V B And outputs 0 V to the backlight 26. That is, since the backlight 26 is turned off during the first half data erasing period, a black image is displayed during this period.
[0090]
(Second half data erasing period)
The LCD power supply circuit 33 synchronizes with the LCD power supply control signal LP to DDH , V DDV , And the counter voltage V COM (For example, −5 V), and outputs them to the source driver 22, the gate driver 24, and the liquid crystal panel 1, respectively.
[0091]
By inputting the “H” level as the all-output ON signal XONV to the gate driver 24, the scanning line L connected to the output unit of the gate driver 24 is output. 1 ~ L 768 Is output at "H" level. Also, by inputting the “H” level as the all-output ON signal XONH to the source driver 22 and inputting +5 V as the external voltage VXONH, the data line D connected to the output section of the source driver 22 is input. 1 ~ D 1024 Is + 5V. Then, the scanning line L is output from the gate driver 24. 1 ~ L 768 Are turned on by the voltage supplied to the data line D from the source driver 22. 1 ~ D 1024 Is applied to the pixel electrode 5. In this manner, +10 V is applied between the pixel electrode 5 and the counter electrode 2, and the voltage applied during the first half data erasing period can be erased.
[0092]
Further, the backlight power supply circuit 34 synchronizes with the backlight power supply control signal BP to control the backlight voltage V B And outputs 0 V to the backlight 26. That is, since the backlight 26 is turned off during the latter half of the data erasing period, a black image is displayed during this period.
[0093]
The purpose of performing the AC drive during the data erasing period is that the ion component inside the liquid crystal panel 1 gradually moves to one of the electrodes (the pixel electrode 5 and the counter electrode 2) during the long-time drive. An object of the present invention is to prevent the movement of ion components by performing AC driving during this period.
[0094]
In addition, as a sequence when shifting from the first half data erasing period to the second half data erasing period, “L” level is input to the gate driver 24 as the all output ON signal XONV to turn off all the TFTs 21 and a predetermined time has elapsed. After that, the external voltage VXONH (+5 V) is input to the source driver 22, and after a lapse of a predetermined time, “H” level is input to the gate driver 24 as the all-output ON signal XONV, and the LCD power supply circuit 33 From the counter voltage V COM (−5 V) is preferably output to the liquid crystal panel 1.
[0095]
The liquid crystal display device configured as in the first and second embodiments and having good display characteristics is a liquid crystal display mounted on a desktop PC, a notebook PC, a PAD, a mobile phone, a game machine, etc. Also, the present invention can be applied to a liquid crystal display device such as a liquid crystal television for portable use, a liquid crystal viewfinder mounted on a video camera and a digital camera, and the like.
[0096]
In the first and second embodiments, the same effect can be obtained even when the polarities of the voltages applied to the pixel electrode 5 and the counter electrode 2 are reversed. That is, in the first and second embodiments, the case where a positive voltage is applied to the pixel electrode 5 with respect to the counter electrode 2 is described, but a negative voltage is applied to the pixel electrode 5 with respect to the counter electrode 2. Such a form may be used.
[0097]
In Embodiments 1 and 2, a constant value (for example, 0 V) is applied as the external voltage VXONH in all periods, and COM The same effects can be obtained by controlling the voltage applied between the pixel electrode 5 and the counter electrode 2 during the data erasing period and the reset period by changing.
[0098]
Each frame (16.66 ms) is composed of a red sub-frame (5.55 ms), a green sub-frame (5.55 ms), and a blue sub-frame (5.55 ms). The writing period, the data holding period, the data erasing period, and the reset period are set to 1.92 ms, 3.00 ms, 0.50 ms, and 0.13 ms, respectively, and the illuminant of each color lights up in each data holding period. By doing so, the present invention can be applied to a time-division liquid crystal display device that can perform color display without using a CF. Even in such a time-division type liquid crystal display device, the light use efficiency of the backlight 26 is 100%, and the light use efficiency is improved as compared with the conventional liquid crystal display device.
[0099]
【The invention's effect】
As described above in detail, according to the present invention, the refresh function causes each pixel to temporarily become a constant voltage before applying the display data voltage to the pixel electrode. ) Is always written from a constant state, so that the difference in the voltage value that can be applied depending on the pixel voltage value before application can be reduced, a predetermined light transmittance can be obtained, and excellent gradation display characteristics can be obtained. Can be
[0100]
In addition, by setting the data holding period to be longer than half of the frame period or the sub-frame period, the time that contributes to the data display in the frame (sub-frame) is increased to improve the screen brightness. Can be.
[0101]
Further, by turning on the backlight during the data holding period and turning off the backlight during the data writing period, the data holding period, and the reset period, the light use efficiency of the backlight is improved and the power consumption is reduced. Can be.
[0102]
In addition, by applying a voltage applied to the liquid crystal material in each frame or each sub-frame to AC driving, deterioration of the liquid crystal material and image sticking of the liquid crystal panel can be prevented, and the life of the liquid crystal display device can be extended. it can. In particular, by applying AC voltage to the voltage applied to the liquid crystal material during the data erasing period in which a high voltage is applied to the liquid crystal material,
In addition to the efficient erasure of the data voltage, it is possible to prevent the deterioration of the liquid crystal material and the seizure of the liquid crystal panel, and to prolong the life of the liquid crystal display device.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a liquid crystal panel according to the present invention.
FIG. 2 is a schematic perspective view showing a configuration example of a liquid crystal panel and a backlight according to the present invention.
FIG. 3 is a schematic plan view of a liquid crystal panel of the liquid crystal display according to the first embodiment of the present invention.
FIG. 4 is a block diagram showing an overall configuration of the liquid crystal display device according to the first embodiment of the present invention.
FIG. 5 is a block diagram illustrating a configuration of a gate driver.
FIG. 6 is a block diagram illustrating a configuration of a source driver.
FIG. 7 is a schematic diagram showing an outline of mode selection of an output selection circuit provided in a source driver.
FIG. 8 is a diagram showing an example of a driving sequence according to the first embodiment of the present invention.
FIG. 9 is a diagram showing another example of the driving sequence according to the first embodiment of the present invention.
FIG. 10 is a diagram showing an example of the light use efficiency of the backlight in the liquid crystal display device according to the present invention.
FIG. 11 is a diagram showing an example of a drive sequence according to the second embodiment of the present invention.
FIG. 12 is a graph showing TV characteristics of a liquid crystal material.
FIG. 13 is a diagram illustrating an example of light utilization efficiency of a backlight in a conventional liquid crystal display device.
[Explanation of symbols]
1 LCD panel
2 Counter electrode
4 Glass substrate
5 Pixel electrode
6 Glass substrate
9 Liquid crystal layer
21 TFT
22 Source Driver
24 Gate Driver
26 Backlight
31 Control circuit
32 image memory
33 LCD power supply circuit
34 Backlight power supply circuit

Claims (10)

画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入され、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する液晶表示装置の駆動方法において、
前記フレーム期間又は前記サブフレーム期間は、前記データ電圧を印加するデータ書込期間と、前記データ電圧を保持するデータ保持期間と、前記データ電圧の絶対値より大きい絶対値を有する電圧を印加するデータ消去期間と、リセット電圧を印加するリセット期間とを有することを特徴とする液晶表示装置の駆動方法。A liquid crystal substance having spontaneous polarization is sealed in a gap between a substrate provided with a pixel electrode and a switching element for controlling on / off of voltage application to the pixel electrode in a matrix and a substrate provided with a counter electrode. Or, during the sub-frame period, by applying a data voltage between the pixel electrode and the counter electrode, in the driving method of the liquid crystal display device that controls the light transmittance of the liquid crystal material determined by the data voltage,
The frame period or the sub-frame period includes a data writing period for applying the data voltage, a data holding period for holding the data voltage, and a data for applying a voltage having an absolute value larger than the absolute value of the data voltage. A method for driving a liquid crystal display device, comprising: an erasing period; and a reset period for applying a reset voltage. 画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入されたパネルと、該パネルへ光を供給するバックライトとを備え、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する液晶表示装置の駆動方法において、
前記フレーム期間又は前記サブフレーム期間は、前記データ電圧を印加するデータ書込期間と、前記データ電圧を保持するデータ保持期間と、前記データ電圧の絶対値より大きな絶対値を有する電圧を印加するデータ消去期間と、リセット電圧を印加するリセット期間とを有し、前記データ保持期間に、前記バックライトを点灯することを特徴とする液晶表示装置の駆動方法。A panel in which a liquid crystal material having spontaneous polarization is sealed in a gap between a substrate provided with a pixel electrode and a switching element for controlling on / off of voltage application to the pixel electrode in a matrix and a substrate provided with a counter electrode; A backlight for supplying light to the panel, wherein the liquid crystal is determined by the data voltage by applying a data voltage between the pixel electrode and the counter electrode during a frame period or a sub-frame period. In a method for driving a liquid crystal display device that controls light transmittance of a substance,
The frame period or the sub-frame period includes a data writing period for applying the data voltage, a data holding period for holding the data voltage, and data for applying a voltage having an absolute value larger than the absolute value of the data voltage. A driving method for a liquid crystal display device, comprising: an erasing period; and a reset period for applying a reset voltage, wherein the backlight is turned on during the data holding period. 前記データ保持期間は、前記フレーム期間又は前記サブフレーム期間の１／２を超えることを特徴とする請求項１又は請求項２に記載の液晶表示装置の駆動方法。3. The method according to claim 1, wherein the data holding period is longer than half of the frame period or the sub-frame period. 4. 前記データ消去期間に、前記データ電圧と異なる極性の電圧を印加することを特徴とする請求項１乃至請求項３のいずれかに記載の液晶表示装置の駆動方法。4. The method according to claim 1, wherein a voltage having a polarity different from the data voltage is applied during the data erasing period. 5. 前記データ消去期間の内、前半期間には前記データ電圧と異なる極性の電圧を印加し、後半期間には前記データ電圧と同じ極性の電圧を印加することを特徴とする請求項１乃至請求項３のいずれかに記載の液晶表示装置の駆動方法。4. The data erase period, wherein a voltage having a polarity different from the data voltage is applied in a first half period, and a voltage having the same polarity as the data voltage is applied in a second half period. A method for driving a liquid crystal display device according to any one of the above. 前記リセット期間に、外部より入力されたリセット電圧を直接印加することを特徴とする請求項１乃至請求項５のいずれかに記載の液晶表示装置の駆動方法。6. The driving method of a liquid crystal display device according to claim 1, wherein a reset voltage input from the outside is directly applied during the reset period. 前記リセット電圧は、０Ｖであることを特徴とする請求項１乃至請求項６のいずれかに記載の液晶表示装置の駆動方法。7. The method according to claim 1, wherein the reset voltage is 0V. 画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入され、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する構成とした液晶表示装置において、
前記フレーム期間又は前記サブフレーム期間に、前記データ電圧を印加する手段と、前記データ電圧を保持する手段と、前記データ電圧の絶対値より大きな絶対値を有する電圧を印加する手段と、リセット電圧を印加する手段とを備えることを特徴とする液晶表示装置。A liquid crystal substance having spontaneous polarization is sealed in a gap between a substrate provided with a pixel electrode and a switching element for controlling on / off of voltage application to the pixel electrode in a matrix and a substrate provided with a counter electrode. Or, in a sub-frame period, by applying a data voltage between the pixel electrode and the counter electrode, in a liquid crystal display device configured to control the light transmittance of the liquid crystal material determined by the data voltage,
Means for applying the data voltage during the frame period or the sub-frame period, means for holding the data voltage, means for applying a voltage having an absolute value larger than the absolute value of the data voltage, and reset voltage. A liquid crystal display device comprising: 画素電極、及び該画素電極への電圧印加をオン／オフ制御するスイッチング素子をマトリックス状に設けた基板と対向電極を設けた基板との空隙内に自発分極を有する液晶物質が封入されたパネルと、該パネルへ光を供給するバックライトとを備え、フレーム期間又はサブフレーム期間に、データ電圧を前記画素電極と前記対向電極との間に印加することにより、前記データ電圧によって決定される前記液晶物質の光透過率を制御する構成とした液晶表示装置において、
前記フレーム期間又は前記サブフレーム期間に、前記データ電圧を印加する手段と、前記データ電圧を保持する手段と、前記データ電圧の絶対値より大きな絶対値を有する電圧を印加する手段と、リセット電圧を印加する手段と、前記データ電圧が保持されている期間に、前記バックライトを点灯する手段とを備えることを特徴とする液晶表示装置。A panel in which a liquid crystal material having spontaneous polarization is sealed in a gap between a substrate provided with a pixel electrode and a switching element for controlling on / off of voltage application to the pixel electrode in a matrix and a substrate provided with a counter electrode; A backlight for supplying light to the panel, wherein the liquid crystal is determined by the data voltage by applying a data voltage between the pixel electrode and the counter electrode during a frame period or a sub-frame period. In a liquid crystal display device configured to control the light transmittance of a substance,
Means for applying the data voltage during the frame period or the sub-frame period, means for holding the data voltage, means for applying a voltage having an absolute value larger than the absolute value of the data voltage, and reset voltage. A liquid crystal display device comprising: means for applying; and means for turning on the backlight while the data voltage is held. 前記バックライトは、時間分割で発光する複数の発光体を備えることを特徴とする請求項９に記載の液晶表示装置。The liquid crystal display device according to claim 9, wherein the backlight includes a plurality of light emitters that emit light in a time-division manner.
JP2003009912A 2003-01-17 2003-01-17 Method for driving liquid crystal display device and liquid crystal display device Pending JP2004219938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003009912A JP2004219938A (en) 2003-01-17 2003-01-17 Method for driving liquid crystal display device and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003009912A JP2004219938A (en) 2003-01-17 2003-01-17 Method for driving liquid crystal display device and liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2004219938A true JP2004219938A (en) 2004-08-05

Family

ID=32899264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003009912A Pending JP2004219938A (en) 2003-01-17 2003-01-17 Method for driving liquid crystal display device and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2004219938A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444235C (en) * 2005-09-30 2008-12-17 群康科技(深圳)有限公司 Liquid-crystal display device and its driving circuit
JP2009042446A (en) * 2007-08-08 2009-02-26 Epson Imaging Devices Corp Display device
JP2009063751A (en) * 2007-09-05 2009-03-26 Hitachi Displays Ltd Liquid crystal display device
US7663590B2 (en) 2005-05-16 2010-02-16 Sharp Kabushiki Kaisha Flicker-constrained liquid crystal display
US8253674B2 (en) * 2005-03-11 2012-08-28 Fujitsu Limited Drive method for liquid crystal display device and liquid crystal display device
WO2017149646A1 (en) * 2016-03-01 2017-09-08 株式会社オルタステクノロジー Liquid crystal display device
CN112017604A (en) * 2019-05-31 2020-12-01 京东方科技集团股份有限公司 Driving method, driving device, display device and computer readable storage medium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253674B2 (en) * 2005-03-11 2012-08-28 Fujitsu Limited Drive method for liquid crystal display device and liquid crystal display device
US7663590B2 (en) 2005-05-16 2010-02-16 Sharp Kabushiki Kaisha Flicker-constrained liquid crystal display
CN100444235C (en) * 2005-09-30 2008-12-17 群康科技(深圳)有限公司 Liquid-crystal display device and its driving circuit
JP2009042446A (en) * 2007-08-08 2009-02-26 Epson Imaging Devices Corp Display device
JP2009063751A (en) * 2007-09-05 2009-03-26 Hitachi Displays Ltd Liquid crystal display device
WO2017149646A1 (en) * 2016-03-01 2017-09-08 株式会社オルタステクノロジー Liquid crystal display device
CN112017604A (en) * 2019-05-31 2020-12-01 京东方科技集团股份有限公司 Driving method, driving device, display device and computer readable storage medium
CN112017604B (en) * 2019-05-31 2022-07-08 京东方科技集团股份有限公司 Driving method, driving device, display device and computer readable storage medium

Similar Documents

Publication Publication Date Title
KR100654824B1 (en) Method for driving electro-optical apparatus, electro-optical apparatus, and electronic equipment
US8605024B2 (en) Liquid crystal display device
US6977639B2 (en) Driving method of display device and display device using thereof
US20040008170A1 (en) Liquid crystal display apparatus and driving method therefor
JP2006018138A (en) Driving method of flat surface display panel and flat surface display
US20070070011A1 (en) Active matrix liquid crystal display and driving method thereof
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
US7675496B2 (en) Liquid crystal display and driving method thereof
JP4049192B2 (en) Electro-optical device driving method, electro-optical device, and electronic apparatus
JP2004219938A (en) Method for driving liquid crystal display device and liquid crystal display device
KR101034943B1 (en) Liquid crystal display device and driving method thereof
US20110001735A1 (en) Electro-optical device, method for driving electro-optical device and electronic apparatus
JP2005250034A (en) Electrooptical device, driving method of electrooptical device and electronic appliance
JP2012093436A (en) Display device and electronic apparatus including the same
JP4709371B2 (en) Liquid crystal display device and method for stopping voltage supply of liquid crystal display device
JP2010044295A (en) Electrooptical apparatus, its driving method, and electronic device
JP2001255508A (en) Liquid crystal display device
JP4141185B2 (en) Liquid crystal display
JP2005148362A (en) Method for driving tft liquid crystal panel and tft liquid crystal panel driving module
JP2007121934A (en) Liquid crystal display device and method of driving
US8253674B2 (en) Drive method for liquid crystal display device and liquid crystal display device
JP4386608B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2002311900A (en) Method and circuit for driving liquid crystal display device, liquid crystal display device, and electronic equipment
JP2007193217A (en) Liquid crystal display device
JP2004361429A (en) Electrooptical device, method for driving electrooptical device, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060110

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20080402

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20080805

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090512

Free format text: JAPANESE INTERMEDIATE CODE: A02