JP2004219370A - Experiment chip, and manufacturing method of experiment chip - Google Patents
Experiment chip, and manufacturing method of experiment chip Download PDFInfo
- Publication number
- JP2004219370A JP2004219370A JP2003009504A JP2003009504A JP2004219370A JP 2004219370 A JP2004219370 A JP 2004219370A JP 2003009504 A JP2003009504 A JP 2003009504A JP 2003009504 A JP2003009504 A JP 2003009504A JP 2004219370 A JP2004219370 A JP 2004219370A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- electrode
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電気泳動、化学反応、細胞培養や分離検出などのラボプロセスをチップ上で行う反応チップや実験チップに関する。
【0002】
【従来の技術】
平板ガラスチップ、プラスチックチップ、あるいはシリコンチップにフォトリソグラフィを用いて微細な流路、すなわちキャピラリチャンネルを形成し、電気泳動、化学反応、細胞培養、あるいは分離検出等のラボプロセスを集積化させた反応チップ・実験チップ(Lab on a chip, μ−TAS)が知られている。
【0003】
使い捨を前提として低コストを目的とする場合には、チップの材料としてガラスやプラスチックを用いることが好ましい。例えば、現在電気泳動チップに関しては、ガラスやプラスチック(ポリジメチルシロキサンやポリメタクリル酸メチルアクリル等)を使用したものが主流である。
【0004】
【特許文献1】
特許第2937064号公報
【特許文献2】
特許第3077609号明公報
【特許文献3】
特開平10−10088号公報
【特許文献4】
特開2000−310614号公報
【特許文献5】
特開2000−338085号公報
【特許文献6】
特開2001−157855号公報
【0005】
【発明が解決しようとする課題】
しかし、反応チップ・実験チップ(以下単に実験チップと言う)にガラスやプラスチックを使用した場合、マイクロマシニング技術を用いてマイクロポンプ等の高機能デバイスを付加することは困難である。マイクロマシニング技術を応用する場合シリコンが好適ではあるがシリコンは不透明の半導体であるため、キャピラリに光を透過または反射させてパターンの検出を行うDNA解析や、キャピラリが絶縁体である必要がある電気泳動にシリコンチップを用いることは困難である。
【0006】
本発明は、半導体を用いた実験チップ及びその製造方法を提供することを目的としている。特に、光及び電気泳動を用いた検出に好適な実験チップ、及びその製造方法を提供することを目的としている。
【0007】
【課題を解決するための手段】
本発明の実験チップは、半導体基板上に形成される実験チップであって、半導体基板の表面に流路を形成するために形成される溝と、この溝を絶縁体で被膜し流路を形成する下部薄膜層と、流路の上部を覆い、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過する二酸化珪素またはシリコンナイトライドからなる上部薄膜層とを備えたことを特徴としている。
【0008】
半導体基板の表面に流路に連結されるリザーバを形成するための凹部を有し、このリザーバが下部薄膜層により被覆されていることが好ましく、リザーバの底面の下部薄膜層上に、導電性の薄膜からなる第1の電極が形成されることが好ましい。これにより、簡単に電気泳動用の実験チップを得ることができる。また、実験チップの耐久性の点からは、第1の電極は耐食性を有する素材からなることが好ましい。
【0009】
実験チップの上面のリザーバに隣接する位置に第1の電極と電気的に接続される導電性の薄膜からなる第2の電極が形成されることが好ましい。これにより、より簡単に電気泳動用の第1の電極に電力を供給することができる。このとき第1の電極と第2の電極の電気的な接続は例えばボンディングワイヤにより行われる。またあるいは、第1の電極と第2の電極は、例えばステップカバー電極として接続される。
【0010】
本発明の実験チップ製造方法は、半導体基板表面に流路となる溝及び溝に連結されリザーバとなる凹部を形成する第1のエッチングステップと、溝及び凹部が形成された半導体基板の表面に絶縁体からなる下部薄膜層を形成する下部薄膜層形成ステップと、下部薄膜層が形成された表面全体にレジストを塗布して平らなレジスト層を形成するレジスト層形成ステップと、溝及び凹部に対応する領域のレジスト層を残して、その周りのレジスト層を剥離する第1のレジスト剥離ステップと、レジスト剥離ステップ終了後の表面全体に、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過し絶縁体からなる平な上部薄膜層を形成する上部薄膜層形成ステップと、凹部に対応する領域の上部薄膜層をエッチングする第2のエッチングステップと、レジスト剥離ステップにおいて残されたレジスト層を剥離する第2のレジスト剥離ステップとを有したことを特徴としている。
【0011】
実験チップ製造方法は、より好ましくは、下部薄膜層形成ステップ終了後に、下部薄膜層に被覆された凹部の底面に導電性の薄膜からなる第1の電極を形成する第1の電極形成ステップを有する。
【0012】
また、実験チップ製造方法は、上部薄膜層形成ステップ終了後に、上部薄膜層表面上の凹部に隣接する位置に導電性の薄膜からなる第2の電極を形成する第2の電極形成ステップを有することが好ましい。このとき実験チップ製造方法は、第2のレジスト剥離ステップ終了後に、第1及び第2の電極を連結する電極連結ステップを有することが好ましい。
【0013】
【発明の実施の形態】
以下、本発明が適用された実験チップの一実施形態について、図面を参照して説明する。
図1は、本実施形態の実験チップの概略的な構造を示す平面図であり、図2〜図12は図1のA−A線に沿った実験チップの立断面図であり、製造工程の各段階に沿って時系列に示される。
【0014】
本実施形態の実験チップ10は、例えば電気泳動用のマイクロチップである。実験チップ10にはコア材としてシリコン基板を用い、シリコン基板には例えば異方性エッチング用方位「100」のシリコンが用いられる。図1に示すように、シリコンを基板として構成される実験チップ10には、例えば実験チップ10の上面に開口部を有する2つのリザーバ12A、12Bが形成されており、リザーバ12A、12Bは各々キャピラリ13により連通される。リザーバ12A、12Bの底面には、それぞれ電極(第1の電極)14A、14Bが設けられる。実験チップ10の上面において、リザーバ12A、12Bの各々に隣接する位置には電極(第2の電極)15A、15Bが設けられる。電極14Aと電極15Aは、例えばボンディングワイヤ16Aにより電気的に接続される。同様に、電極14Bと電極15Bもボンディングワイヤ16Bにより電気的に接続される。
【0015】
次に図2〜図12を参照して、本実施形態の実験チップ10の製造方法について説明する。
【0016】
図2に示すように、第1の工程ではシリコン基板20の上面に、キャピラリチャンネル(キャピラリ13の底面及び両側壁を形作る微細流路)13C、及びリザーバ12A、12Bを形成するためのパターンがレジスト層21として貼着される。すなわち、シリコン基板20の上面は、略図1におけるリザーバ12A、12Bの円形周縁と破線で示されたキャピラリ13とで囲まれる領域を残してレジスト層により被覆される。
【0017】
第2の工程では、第1の工程でレジストパターニングされたシリコン基板20に対しドライ又はウェットエッチングが施され、レジスト層21で形成されたパターンに対応した溝22が形成される。図3にエッチング処理が終了し、貼着したレジスト層を剥離した状態を示す。なお、溝22はリザーバ12A、12B及びキャピラリチャンネル13Cの底面及び壁面を形成する。
【0018】
第3の工程では、シリコン基板20の上面及び溝22にスパッタリング等を用いて絶縁体からなる薄膜層(下部薄膜層)23が形成される。薄膜層23の素材としては、ガラス(例えばSiO2)やシリコンナイトライド等が1例として挙げられる。薄膜層23形成後の状態を図4に示す。
【0019】
第4の工程では、従来周知のリフトオフ加工(目的とするパターンの逆パターンを、基板上に金属、フォトレジストなどで構成し、目的薄膜を蒸着後、不用部分を金属、フォトレジストと共に除去し目的とするパターンを残す方法)を用いて、図5に示されるように、薄膜層23で被覆されたリザーバ12A、12Bの底面に対応する部分に電極14A、14Bが形成される。電極14A、14Bは導電性の薄膜層からなり、例えば金属薄膜(例えばAu、Ag、Ptの耐食性を有する素材が好ましい)やカーボン薄膜等からなる。電極14A、14Bは、パターニングの後、例えばスパッタリング、イオンプレーティグ等の蒸着工法等を用いて薄膜層23上に形成される。また、例えばAu薄膜とSiO2膜との密着性が悪い場合には、Au薄膜の下にSiO2膜との密着性の良い下地の金属膜を形成してもよい。なお、図5では、パターニングに用いたマスキング層が既に取り除かれ、リフトオフ加工が終了した状態が示されている。
【0020】
第5の工程では、薄膜層23及び電極14A、14Bが形成されたシリコン基板20の上面全体にレジスト層24a、24bが形成され、その上に溝22の形状に象られたマスキング(図示せず)が施され露光される。図6では、レジスト層24a、24bにポジティブレジストを用いた場合が示されており、レジスト層24aはマスキングにより感光されていない領域を示し、これは溝22に対応する。また、レジスト層24bは感光される領域を示し、溝22の外側の領域に対応する。
【0021】
第6の工程では、現像液等を用いた現像処理が施され、図7に示されるように、溝22に対応した像がシリコン基板20の上面の溝22に対応した位置にレジスト層24aによって形成される。
【0022】
第7の工程では、薄膜層23、電極14A、14B、及び溝22に対応したレジスト層24aが形成されたシリコン基板20の上面に、第3の工程と同様に、スパッタリング等を用いて赤外、可視光、または紫外線等を透過するとともに絶縁体である薄膜層(上部薄膜層)25が形成される。薄膜層25の素材の一例としては、ガラス(例えばSiO2)やシリコンナイトライド等が挙げられる。薄膜層25形成後の状態を図8に示す。なお、薄膜層25の膜形成には、例えばCVD(Chemical Vapor Deposition)が用いられる。
【0023】
第8の工程では、第4の工程と同様に、図9に示されるように、薄膜層25で被覆されたシリコン基板20の最上面に電極15A、15Bが形成される。電極15A、15Bは導電性の薄膜層からなり、例えば金属薄膜(例えばAu、Ag、Pt、Al、Cu)やカーボン、導電性樹脂等からなる。電極15A、15Bは、パターニングの後、例えばスパッタリング、イオンプレーティグ等の蒸着工法等を用いて薄膜層25上に形成される。なお、図9には、パターニングに用いたマスキング層が既に取り除かれた状態が示される。
【0024】
第9の工程では、図10に示されるように、薄膜層25にリザーバ12A、12B(図11参照)の開口部が形成される。すなわち、リザーバ12A、12Bの円形開口に対応する位置を残してレジスト層26によるマスキング(パターニング)が施され、その後ドライエッチングを施すことにより薄膜層25のリザーバ12A、12Bに対応する位置に円形開口27A、27Bが形成される。なお、このときキャピラリ13を形成するためキャピラリチャンネル13Cの上の薄膜層25Cが残される。
【0025】
第10の工程では、第9の工程のマスキングに用いられたレジスト層26及びレジスト層24aが剥離され、シリコン基板20は図11で示される状態となる。
【0026】
第11の工程では、図12に示されるように、電極14Aと電極15Aとの間にボンディングによりリード線(ボンディングワイヤ)16Aが形成され、同様に電極14Bと電極15Bとの間にボンディングによりリード線16Bが形成される。これにより、本実施形態における電気泳動用マイクロチップである実験チップ10は完成する。
【0027】
以上のように、本実施形態によれば、半導体基板上に電気泳動用のマイクロチップを形成することができる。すなわち、半導体基板上に形成されたキャピラリは絶縁体からなる薄膜層により取り囲まれているので電気泳動に用いることができる。また、キャピラリの上面は、可視光、あるいは赤外線や紫外線を透過する素材から形成されるので、キャピラリに光を照射し、その反射光を検出することにより、電気泳動パターンを検出することができる。
【0028】
また、本実施形態の実験用チップは、半導体基板を用いて形成されるので、半導体製造プロセスにおけるマイクロマシニング技術を用いて、ナノファブリケーション、ナノデバイス等を容易に実験チップ上に形成することができ、マイクロポンプやバルブ、あるいはその他の半導体回路との集積化を容易に行うことができる。また更に、本実施形態の実験チップは、半導体ウエハを用いて大量生産が可能であるため製造コストを著しく低減することができる。
【0029】
次に図13を参照して本実施形態の変形例について説明する。上記実施形態では、電極14Aと電極15A、及び電極14Bと電極15Bとの間をボンディングによりリード線を用いて接続したが、変形例では、電極14A、14Bと電極15A、15Bはステップカバー電極28A、28Bにより接続される。この変形例においても上記実施形態と同様の効果を得ることができる。
【0030】
なお、本実施形態及びその変形例では、リザーバ内に電気泳動用の電極を設け、チップ上面に接続用の電極を設けたが、外部から直接リザーバ内に電極を挿入して利用することもできる。この場合には実験チップに電極を設ける必要はない。
【0031】
本実施形態の実験チップは、1本の流路(キャピラリチャンネル)と、この流路の両端に配置された2つのリザーバのみを備えたが、流路は複数あってもよいし、分岐していてもよく、リザーバも3つ以上であってもよい。
【0032】
また、本実施形態において第4の工程で行われた薄膜電極の形成は、本実施形態の第3の工程が終了した後に行われればよく、第8の工程で行われた薄膜電極の形成は、本実施形態の第7の工程が終了した後に行われればよい。例えばそれぞれの電極の形成を本実施形態における第10の工程と第11の工程の間に行ってもよい。
【0033】
【発明の効果】
以上のように、本発明によれば、半導体を用いた実験チップ及びその製造方法が提供される。
【図面の簡単な説明】
【図1】本発明を電気泳動用実験チップに適用した本実施形態における実験チップの概略的な構造を示す平面図である。
【図2】本実施形態の実験チップの第1の工程における図1のA−A線に沿った立断面図である。
【図3】実験チップの第2の工程におけるA−A線に沿った立断面図である。
【図4】実験チップの第3の工程におけるA−A線に沿った立断面図である。
【図5】実験チップの第4の工程におけるA−A線に沿った立断面図である。
【図6】実験チップの第5の工程におけるA−A線に沿った立断面図である。
【図7】実験チップの第6の工程におけるA−A線に沿った立断面図である。
【図8】実験チップの第7の工程におけるA−A線に沿った立断面図である。
【図9】実験チップの第8の工程におけるA−A線に沿った立断面図である。
【図10】実験チップの第9の工程におけるA−A線に沿った立断面図である。
【図11】実験チップの第10の工程におけるA−A線に沿った立断面図である。
【図12】実験チップの第11の工程におけるA−A線に沿った立断面図である。
【図13】図1〜図12に示された実験チップの変形例であり、完成時のA−A線に沿った立断面図である。
【符号の説明】
10 実験チップ
12A、12B リザーバ
13 キャピラリ
13C キャピラリチャンネル
14A、14B、15A、15B 電極
20 シリコン基板
22 溝
23 薄膜層(下部薄膜層)
25 薄膜層(上部薄膜層)[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a reaction chip and an experimental chip for performing lab processes such as electrophoresis, chemical reaction, cell culture and separation detection on the chip.
[0002]
[Prior art]
A microchannel, a capillary channel, is formed on a flat glass chip, plastic chip, or silicon chip using photolithography, and the reaction is integrated with laboratory processes such as electrophoresis, chemical reaction, cell culture, or separation detection. Chips and experimental chips (Lab-on-a-chip, μ-TAS) are known.
[0003]
If low cost is intended for disposable use, it is preferable to use glass or plastic as the material of the chip. For example, currently, electrophoresis chips using glass or plastic (polydimethylsiloxane, polymethyl methacrylate, etc.) are mainly used.
[0004]
[Patent Document 1]
Japanese Patent No. 2937064 [Patent Document 2]
Japanese Patent No. 3077609 [Patent Document 3]
JP-A-10-10088 [Patent Document 4]
JP 2000-310614 A [Patent Document 5]
JP 2000-338085 A [Patent Document 6]
JP 2001-157855 A
[Problems to be solved by the invention]
However, when glass or plastic is used for a reaction chip / experimental chip (hereinafter simply referred to as an experimental chip), it is difficult to add a high-performance device such as a micropump using a micromachining technology. When micromachining technology is applied, silicon is preferred, but silicon is an opaque semiconductor, so DNA analysis that transmits or reflects light to the capillary to detect patterns, or electricity that requires the capillary to be an insulator It is difficult to use a silicon chip for electrophoresis.
[0006]
An object of the present invention is to provide an experimental chip using a semiconductor and a method for manufacturing the same. In particular, it is an object of the present invention to provide an experimental chip suitable for detection using light and electrophoresis, and a method for producing the same.
[0007]
[Means for Solving the Problems]
The experimental chip of the present invention is an experimental chip formed on a semiconductor substrate, and a groove formed for forming a flow path on the surface of the semiconductor substrate, and a flow path formed by coating the groove with an insulator. And an upper thin film layer made of silicon dioxide or silicon nitride which covers an upper portion of the flow path and transmits electromagnetic waves in any wavelength range from infrared to ultraviolet.
[0008]
It is preferable that the semiconductor substrate has a recess for forming a reservoir connected to the flow path on the surface of the semiconductor substrate, and that this reservoir is covered with a lower thin film layer. Preferably, a first electrode made of a thin film is formed. Thus, an experimental chip for electrophoresis can be easily obtained. From the viewpoint of the durability of the experimental chip, it is preferable that the first electrode is made of a material having corrosion resistance.
[0009]
It is preferable that a second electrode made of a conductive thin film electrically connected to the first electrode is formed at a position adjacent to the reservoir on the upper surface of the experimental chip. This makes it possible to more easily supply power to the first electrode for electrophoresis. At this time, the electrical connection between the first electrode and the second electrode is performed by, for example, a bonding wire. Alternatively, the first electrode and the second electrode are connected as, for example, a step cover electrode.
[0010]
The method of manufacturing an experimental chip according to the present invention includes a first etching step of forming a groove serving as a flow path and a recess connected to the groove and serving as a reservoir on the surface of the semiconductor substrate; A lower thin film layer forming step of forming a lower thin film layer composed of a body, a resist layer forming step of applying a resist to the entire surface on which the lower thin film layer is formed to form a flat resist layer, and corresponding to the grooves and recesses. A first resist stripping step of stripping the resist layer around it while leaving the resist layer in the region, and insulating and transmitting the electromagnetic wave in any wavelength range from infrared to ultraviolet to the entire surface after the resist stripping step An upper thin film layer forming step of forming a flat upper thin film layer made of a body, and a second etching step of etching the upper thin film layer in a region corresponding to the concave portion. When it is characterized in that a second resist removal step of removing the resist layer left in the resist stripping step.
[0011]
The method of manufacturing an experimental chip more preferably has a first electrode forming step of forming a first electrode made of a conductive thin film on the bottom surface of the concave portion covered by the lower thin film layer after the lower thin film layer forming step is completed. .
[0012]
The method of manufacturing an experimental chip may further include, after the step of forming the upper thin film layer, a second electrode forming step of forming a second electrode made of a conductive thin film at a position adjacent to the concave portion on the surface of the upper thin film layer. Is preferred. At this time, it is preferable that the method for manufacturing an experimental chip includes an electrode connecting step of connecting the first and second electrodes after the end of the second resist removing step.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of an experimental chip to which the present invention is applied will be described with reference to the drawings.
FIG. 1 is a plan view showing a schematic structure of an experimental chip of the present embodiment. FIGS. 2 to 12 are elevational sectional views of the experimental chip taken along line AA in FIG. Shown in chronological order along each stage.
[0014]
The
[0015]
Next, a method for manufacturing the
[0016]
As shown in FIG. 2, in the first step, a pattern for forming a capillary channel (fine channel forming the bottom surface and both side walls of the capillary 13) 13 </ b> C and reservoirs 12 </ b> A and 12 </ b> B is formed on the upper surface of the
[0017]
In the second step, dry or wet etching is performed on the
[0018]
In the third step, a thin film layer (lower thin film layer) 23 made of an insulator is formed on the upper surface of the
[0019]
In the fourth step, a conventionally known lift-off process (a reverse pattern of a target pattern is formed of a metal, a photoresist, or the like on a substrate, and after depositing a target thin film, unnecessary portions are removed together with the metal and the photoresist. As shown in FIG. 5, the
[0020]
In the fifth step, resist
[0021]
In the sixth step, a developing process using a developing solution or the like is performed, and as shown in FIG. 7, an image corresponding to the
[0022]
In the seventh step, as in the third step, an infrared ray is formed on the upper surface of the
[0023]
In the eighth step, as in the fourth step, as shown in FIG. 9,
[0024]
In the ninth step, as shown in FIG. 10, openings of the
[0025]
In the tenth step, the resist
[0026]
In the eleventh step, as shown in FIG. 12, a lead wire (bonding wire) 16A is formed between the
[0027]
As described above, according to the present embodiment, a microchip for electrophoresis can be formed on a semiconductor substrate. That is, since the capillary formed on the semiconductor substrate is surrounded by the thin film layer made of an insulator, it can be used for electrophoresis. Further, since the upper surface of the capillary is formed from a material that transmits visible light, infrared light, or ultraviolet light, the capillary can be irradiated with light and the reflected light can be detected to detect the electrophoresis pattern.
[0028]
In addition, since the experimental chip of this embodiment is formed using a semiconductor substrate, it is possible to easily form nanofabrication, nanodevices, and the like on the experimental chip by using micromachining technology in a semiconductor manufacturing process. Thus, integration with a micropump, a valve, or another semiconductor circuit can be easily performed. Furthermore, since the experimental chip of the present embodiment can be mass-produced using a semiconductor wafer, the manufacturing cost can be significantly reduced.
[0029]
Next, a modification of the present embodiment will be described with reference to FIG. In the above embodiment, the
[0030]
In this embodiment and its modifications, the electrodes for electrophoresis are provided in the reservoir, and the electrodes for connection are provided on the upper surface of the chip. However, the electrodes can be inserted directly into the reservoir from the outside and used. . In this case, it is not necessary to provide electrodes on the experimental chip.
[0031]
The experimental chip of the present embodiment includes only one flow path (capillary channel) and two reservoirs disposed at both ends of the flow path. However, a plurality of flow paths may be provided or the flow path may be branched. And the number of reservoirs may be three or more.
[0032]
Further, in the present embodiment, the formation of the thin-film electrode performed in the fourth step may be performed after the third step of the present embodiment is completed. This may be performed after the seventh step of the present embodiment is completed. For example, each electrode may be formed between the tenth step and the eleventh step in the present embodiment.
[0033]
【The invention's effect】
As described above, according to the present invention, an experimental chip using a semiconductor and a method for manufacturing the same are provided.
[Brief description of the drawings]
FIG. 1 is a plan view showing a schematic structure of an experimental chip in an embodiment in which the present invention is applied to an experimental chip for electrophoresis.
FIG. 2 is a vertical sectional view taken along the line AA of FIG. 1 in a first step of the experimental chip of the present embodiment.
FIG. 3 is an elevational sectional view along a line AA in a second step of the experimental chip.
FIG. 4 is an elevational sectional view of the experimental chip taken along line AA in a third step.
FIG. 5 is a vertical sectional view taken along line AA in a fourth step of the experimental chip.
FIG. 6 is an elevational sectional view along a line AA in a fifth step of the experimental chip.
FIG. 7 is an elevational sectional view along a line AA in a sixth step of the experimental chip.
FIG. 8 is an elevational sectional view of the experimental chip taken along line AA in a seventh step.
FIG. 9 is an elevational sectional view of the experimental chip taken along line AA in an eighth step.
FIG. 10 is an elevational sectional view taken along line AA of a ninth step of the experimental chip.
FIG. 11 is an elevational sectional view of the experimental chip taken along line AA in a tenth step.
FIG. 12 is an elevational sectional view of the experimental chip taken along line AA in an eleventh step.
FIG. 13 is a sectional view of a modified example of the experimental chip shown in FIGS. 1 to 12 taken along line AA when completed.
[Explanation of symbols]
10
25 Thin film layer (upper thin film layer)
Claims (11)
前記半導体基板の表面に流路を形成するために形成される溝と、
前記溝を絶縁体で被膜し前記流路を形成する下部薄膜層と、
前記流路の上部を覆い、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過する二酸化珪素またはシリコンナイトライドからなる上部薄膜層と
を備えることを特徴とする実験チップ。An experimental chip formed on a semiconductor substrate,
A groove formed to form a flow path on the surface of the semiconductor substrate,
A lower thin film layer covering the groove with an insulator to form the flow path;
An experimental chip, comprising: an upper thin film layer made of silicon dioxide or silicon nitride that covers an upper part of the flow path and transmits electromagnetic waves in any wavelength range from infrared to ultraviolet.
前記溝及び凹部が形成された前記半導体基板の表面に絶縁体からなる下部薄膜層を形成する下部薄膜層形成ステップと、
前記下部薄膜層が形成された表面全体にレジストを塗布して平らなレジスト層を形成するレジスト層形成ステップと、
前記溝及び凹部に対応する領域のレジスト層を残して、その周りの前記レジスト層を剥離する第1のレジスト剥離ステップと、
前記レジスト剥離ステップ終了後の表面全体に、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過し絶縁体からなる平な上部薄膜層を形成する上部薄膜層形成ステップと、
前記凹部に対応する領域の前記上部薄膜層をエッチングする第2のエッチングステップと、
前記レジスト剥離ステップにおいて残されたレジスト層を剥離する第2のレジスト剥離ステップと
を有することを特徴とする実験チップの製造方法。A first etching step of forming a groove serving as a flow path and a concave portion serving as a reservoir connected to the groove on the surface of the semiconductor substrate;
A lower thin film layer forming step of forming a lower thin film layer made of an insulator on the surface of the semiconductor substrate on which the groove and the concave portion are formed;
A resist layer forming step of applying a resist on the entire surface on which the lower thin film layer is formed to form a flat resist layer,
A first resist stripping step of stripping the resist layer around it, leaving the resist layer in an area corresponding to the groove and the concave portion,
An upper thin film layer forming step of forming a flat upper thin film layer made of an insulator by transmitting electromagnetic waves in any wavelength range from infrared rays to ultraviolet rays over the entire surface after the resist stripping step,
A second etching step of etching the upper thin film layer in a region corresponding to the concave portion;
A second resist stripping step of stripping the resist layer left in the resist stripping step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009504A JP2004219370A (en) | 2003-01-17 | 2003-01-17 | Experiment chip, and manufacturing method of experiment chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009504A JP2004219370A (en) | 2003-01-17 | 2003-01-17 | Experiment chip, and manufacturing method of experiment chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004219370A true JP2004219370A (en) | 2004-08-05 |
Family
ID=32898983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003009504A Pending JP2004219370A (en) | 2003-01-17 | 2003-01-17 | Experiment chip, and manufacturing method of experiment chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004219370A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005055320A (en) * | 2003-08-05 | 2005-03-03 | Pentax Corp | Electrophoresis chip |
JP2006071494A (en) * | 2004-09-02 | 2006-03-16 | Enplas Corp | Sample analyzer |
CN101960314A (en) * | 2008-03-07 | 2011-01-26 | 柯尼卡美能达精密光学株式会社 | Microchip and method of manufacturing same |
JP2013518283A (en) * | 2010-01-27 | 2013-05-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for forming a semiconductor device for detecting molecules and integrated circuit, chromatography device and semiconductor device for detecting molecules |
JP2014173935A (en) * | 2013-03-07 | 2014-09-22 | Toshiba Corp | Semiconductor micro-analysis chip and manufacturing method thereof |
US9316576B2 (en) | 2013-03-07 | 2016-04-19 | Kabushiki Kaisha Toshiba | Sample detection apparatus and detection method |
US10279348B2 (en) | 2013-08-12 | 2019-05-07 | Kabushiki Kaisha Toshiba | Semiconductor micro-analysis chip and method of manufacturing the same |
-
2003
- 2003-01-17 JP JP2003009504A patent/JP2004219370A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005055320A (en) * | 2003-08-05 | 2005-03-03 | Pentax Corp | Electrophoresis chip |
JP2006071494A (en) * | 2004-09-02 | 2006-03-16 | Enplas Corp | Sample analyzer |
JP4619728B2 (en) * | 2004-09-02 | 2011-01-26 | 株式会社エンプラス | Sample analyzer |
CN101960314A (en) * | 2008-03-07 | 2011-01-26 | 柯尼卡美能达精密光学株式会社 | Microchip and method of manufacturing same |
JP2013518283A (en) * | 2010-01-27 | 2013-05-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for forming a semiconductor device for detecting molecules and integrated circuit, chromatography device and semiconductor device for detecting molecules |
JP2014173935A (en) * | 2013-03-07 | 2014-09-22 | Toshiba Corp | Semiconductor micro-analysis chip and manufacturing method thereof |
US9316576B2 (en) | 2013-03-07 | 2016-04-19 | Kabushiki Kaisha Toshiba | Sample detection apparatus and detection method |
US9448153B2 (en) | 2013-03-07 | 2016-09-20 | Kabushiki Kaisha Toshiba | Semiconductor analysis microchip and method of manufacturing the same |
US10279348B2 (en) | 2013-08-12 | 2019-05-07 | Kabushiki Kaisha Toshiba | Semiconductor micro-analysis chip and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10429381B2 (en) | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same | |
US8452369B2 (en) | CMOS compatible microneedle structures | |
KR101491257B1 (en) | A method of manufacturing a biological field-effect transistor(biofet) device and the device | |
JP2019523411A (en) | Multi-electrode structure for molecular sensing device and method of making same | |
WO2017041056A1 (en) | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same | |
CN103359682B (en) | MEMS nanostructured and forming method thereof | |
WO2018026830A1 (en) | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same | |
TW201721873A (en) | Semiconductor device and method of manufacturing the same | |
CN108226247A (en) | Semiconductor device | |
EP3344980B1 (en) | Chemically-sensitive field effect transistors, systems and methods for using the same | |
US20230408510A1 (en) | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same | |
JP2004219370A (en) | Experiment chip, and manufacturing method of experiment chip | |
US11782057B2 (en) | Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer | |
KR101786803B1 (en) | The Gas Sensor Platform and the Manufacturing Method Using Coffee-Ring Effect | |
JP3918870B2 (en) | Manufacturing method of semiconductor lens | |
US11921112B2 (en) | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same | |
JP2004219308A (en) | Experiment chip, and manufacturing method of experiment chip | |
TW201031911A (en) | A capillary electrophoresis chip with integrated top-bottom opposed electrochemical sensing electrodes and its fabrication methods | |
KR101694549B1 (en) | Method of forming a nano-gap pattern, bio sensor and method of manufacturing a bio sensor including a nano-gap pattern | |
JP2004160638A (en) | Component and its manufacturing method | |
US10712308B2 (en) | Biosensor for electrical detection of a nucleotide sequence | |
KR101163202B1 (en) | A process for silicone nano-wire devices | |
EP3978913A1 (en) | Chemically-sensitive field effect transistor array on ic chip with multiple reference electrodes | |
KR101220285B1 (en) | Processing method of bio sensor using nano-wire devices | |
TWI612300B (en) | Sensor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080318 |