JP2004208023A

JP2004208023A - Preamplifier

Info

Publication number: JP2004208023A
Application number: JP2002374663A
Authority: JP
Inventors: Daisuke Umeda; 大助梅田
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2002-12-25
Filing date: 2002-12-25
Publication date: 2004-07-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a preamplifier that can discriminate the signs of the inputted optical signals, even if their frequencies are high and suppress the distortions to the minimum for the output waves. <P>SOLUTION: This preamplifier has an amplifier circuit 2 to amplify the input current Iin to generate the output voltage Vs, a feedback circuit 22 connected between the output and the input of the amplifier circuit 2 and having an FET 23 whose drain and source are connected to both ends of an resistor RB, a power detector circuit 3, to detect the average power of the inputted optical signals, depending on the output voltage Vs of the amplifier 2, and a feedback control circuit 4 to control the voltage Vgs between the FET gate and the source of the feedback circuit 22, depending on the averaged optical input power obtained by the power detector circuit 3. The amplitude ratio Ag/As of the FET gate Voltage Vg to the output voltage Vs of the amplifier circuit 2 is adjusted and set so as to eliminate the phase difference between the FET gate/source voltage Vgs and the input current Iin. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、光通信用の光リンクモジュールなどに使用される前置増幅器に関するものである。
【０００２】
【従来の技術】
光受信器の特性を左右する光通信用前置増幅器は、低雑音で広ダイナミックレンジであることが要求される。このような前置増幅器として、例えば特開平10-284955号公報に開示された技術がある。
図６は、このような前置増幅器の回路図である。前置増幅器は、光ファイバから光入力を受けるフォトダイオードＰＤから発生される電流を入力に受ける増幅回路２、増幅回路２の平均出力電力を検出するパワー検出回路３、及び帰還制御回路４を備えている。
【０００３】
増幅回路２は、ソース接地型ＦＥＴ増幅回路２１、及び帰還抵抗ＲBの両端に並列して帰還用ＦＥＴ２３のドレイン、ソースが結合された帰還回路２２から構成される。ＦＥＴ増幅回路２１の増幅率を−Ａ（Ａ＞０）で表す。帰還回路２２は、ＦＥＴ増幅回路２１の出力から入力に負帰還をかける。
帰還制御回路４は、２つのＦＥＴ４１，４２を接続した回路であって、上段のＦＥＴ４２のゲートには増幅回路２の出力電圧Ｖsが印加され、下段のＦＥＴ４１のゲートにはパワー検出回路３の出力電圧Ｖpが印加される。この帰還制御回路４において、下段のＦＥＴ４１のドレインから出力電圧Ｖgが取り出される。
【０００４】
以上の前置増幅器において、フォトダイオードＰＤに光が入力すると、入力電流が発生し、この電流は増幅回路２によって増幅されて出力される。パワー検出回路３は、この出力波形から平均パワーを検出し、平均パワーに応じた電圧Ｖpを発生し、帰還制御回路４のＦＥＴ４１のゲートに供給する。
帰還制御回路４のＦＥＴ４１のドレインから取り出される出力電圧Ｖgは、帰還回路２２の帰還用ＦＥＴ２３のゲート電圧となり、帰還用ＦＥＴ２３のソースドレイン間の抵抗値を制御する。それに応じて帰還回路２２の抵抗値が変化し、増幅回路２の利得を変えて広いダイナミックレンジを確保することができる。またこのような前置増幅器は、光入力パワーの平均値を検出するので、入力光に含まれるノイズ成分を除去することができる。
【０００５】
【特許文献１】特開平10-284955号公報
【特許文献２】特開平５-304422号公報
【０００６】
【発明が解決しようとする課題】
前記前置増幅器の回路において、瞬時瞬時を見れば、平均値であるパワー検出回路３の出力電圧Ｖpは一定とみなせる。
このとき帰還制御回路４は、増幅回路２の出力電圧Ｖsを受け、帰還回路２２の帰還用ＦＥＴ２３のゲート電圧Ｖgを生成するソースフォロワ回路として機能する。出力電圧Ｖsが上昇すれば、帰還用ＦＥＴ２３のゲート電圧Ｖgは上昇し、出力電圧Ｖsが下降すれば、帰還用ＦＥＴ２３のゲート電圧Ｖgも下降する。つまり、出力電圧Ｖs、帰還用ＦＥＴ２３のゲート電圧Ｖgとは同位相で変化する。Ｖsの変化量とＶgの変化量とはほぼ等しく、増幅率Ｖg／Ｖsはほぼ１である。
【０００７】
増幅回路２の出力電圧Ｖsの波形と、帰還用ＦＥＴ２３のゲート電圧Ｖgの波形との変化位相が完全に一致していれば、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsは一定（つまりＶpのみの関数）となる。そのため、前置増幅器の利得は安定し、歪みのない出力信号波形が得られる。
しかし実際の回路では、帰還制御回路４に発生する寄生容量のため、帰還制御回路４において信号の伝搬に遅延が生じる。そのため、増幅回路２の出力電圧Ｖsの変動に比べて帰還用ＦＥＴ２３のゲート電圧Ｖgの変動は遅延する。この結果、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsは一定にならず、瞬時瞬時を見ても変動する。
【０００８】
フォトダイオードＰＤが受信する光信号を変調している受信データ信号のレートが遅く、受信データ信号が変化する時間に比べて、帰還制御回路４の遅延時間が短い場合は、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsの変動が与える、出力信号波形への影響は無視できる。
しかし、受信データ信号のレートが高速になるほど、受信データ信号が変化する時間が短くなり、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsの変動時間の影響が大きくなる。その結果、前置増幅器の利得が不安定になって出力信号波形が歪む原因となる。
【０００９】
そこで、本発明は、光入力信号の周波数が高くなっても出力波形の歪みを最小限に抑えることができ、正確な光入力の符号判定ができる前置増幅器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
以下、発明の実施の形態で説明する符号Ｉ，Ｖs，Ｖg，Ｖgsなどを付して説明する。
本発明の前置増幅器は、光入力を受けた受光素子から発生される入力電流Ｉinを増幅して出力電圧Ｖsを発生する増幅回路と、前記増幅回路の出力−入力間に接続され、制御端子を有し、前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsに応じて帰還量が決定される帰還回路と、前記増幅回路の出力電圧Ｖsに基づき光入力パワーの平均値を検出するパワー検出回路と、前記パワー検出回路により検出された光入力パワーの平均値に応じて前記帰還回路の帰還量を変化させる帰還制御回路とを有し、前記増幅回路の出力電圧Ｖsの振幅Ａsに対する前記帰還回路の制御端子電圧Ｖgの振幅Ａgの比Ａg／Ａsが、前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsと入力電流Ｉinとの位相差をなくすように調整・設定されているものである（請求項１）。
【００１１】
前記の構成によれば、増幅回路は、受光素子から発生される入力電流Ｉinを増幅して出力電圧Ｖsを発生する。この場合、帰還回路により増幅回路の増幅に負帰還がかかり、低雑音、広ダイナミックレンジを確保することができる。この帰還回路は、制御端子を有し、前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsに応じて、帰還回路のインピーダンスが変わり、よって帰還の深さを変えることができる。
【００１２】
そこで、帰還制御回路を設けて、前記パワー検出回路で検出された光入力パワーの平均値に応じて、前記帰還回路の前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsを制御する。ここで、Ｖgsは、帰還回路の制御端子電圧Ｖgと、増幅回路の出力電圧Ｖsとの差（Ｖg−Ｖs）で表される。これにより、光入力パワーの平均に応じて、前記増幅回路の利得を変化させることができ、その結果、前置増幅器の自動利得制御を実現することができる。
【００１３】
前記帰還回路の前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsは、光入力パワーの平均に応じて変動するようにされているが、増幅回路の出力電圧Ｖsの変動に従って変動することは本来好ましくない。このため、帰還制御回路における電圧Ｖs，Ｖg間の位相差をなくすことが重要である。もし、帰還制御回路の内部伝搬遅延などによって、帰還回路の制御端子電圧Ｖgの変化タイミングが、増幅回路の出力電圧Ｖsの変化タイミングより遅れれば、前記制御電圧Ｖgsが時間的に変動する。このため、データ受信中に増幅回路の利得が変化して出力波形が歪む原因となる。
【００１４】
図１及び図２は、受光素子から発生される入力電流Ｉin、増幅回路の出力電圧Ｖs、制御端子電圧Ｖg、及び制御電圧Ｖgs（＝Ｖg−Ｖs）の各波形図である。図１は正弦波波形を示し、図２は、鈍りはあるがパルス波の波形を示している。図２において、入力電流Ｉinは、1,0,1,1,1,0とビットが変化する入力信号に対応し、各ビット区間を破線で図示している。
図１(a) 及び図２(a)は、ＶgとＶsとの間に位相差がない場合を示す。制御電圧Ｖgsは、一定となり、帰還回路のインピーダンスも一定、従って増幅回路の帰還量も一定となる。
【００１５】
図１(b) 及び図２(b)は、ＶgとＶsとの間に位相差がある場合を示す。この場合、制御電圧Ｖgsは、位相差に応じて、ビットが０から１、１から０に変化するところで波打つようになる。制御電圧Ｖgsの変化と入力電流Ｉinの変化とを比較すると、変化方向が相互に反対方向になる時間が発生する。例えば、入力電流Ｉinが上昇し、かつＶgsが下降する時間を、図１(b) 、図２(b)においてＴで示している。制御電圧Ｖgsが下がれば、帰還回路のインピーダンスは上がり、増幅回路の帰還量は減って増幅率は上昇する。この動きは、入力電流Ｉinの上昇との関係で見ると、不安定な正帰還になる。このため、図１(b) 、図２(b)には示していないが、出力波形Ｖsにひずみが発生し、正確なタイミングで０，１判定ができなくなることがある。
【００１６】
そこで、本発明では、ＶgとＶsとの間の位相差をなくすことよりも、Ｖgの振幅を調整することを考える。
図１(c) 及び図２(c)は、Ｖgの振幅をＶsの振幅よりも小さくした例を示すグラフである。ＶgとＶsとの間に位相差があっても、Ｖgの振幅を小さくすることにより、制御電圧Ｖgsと、入力電流Ｉinとの変化の方向が同一になってくる。例えば、光入力を受け入力電流Ｉinが上昇すれば、制御電圧Ｖgsも上昇し、帰還回路のインピーダンスは下がり、増幅回路の帰還量は増えて増幅率は減少する。この動きは、入力電流Ｉinの上昇との関係で見ると、安定な負帰還になる。したがって、出力電圧波形Ｖsのひずみが減少し、安定した出力波形を得ることができるので、正確なタイミングで０，１判定ができる。
【００１７】
ただし、図１(c) 及び図２(c)に示すように、制御電圧Ｖgsの振幅は大きくなり、前置増幅器の増幅度は、図１(b) 及び図２(b)に比べて大きく変化するが、本発明ではこのことは許容する。パワー検出回路によって検出される入力光の平均値を用いて、帰還回路の制御電圧Ｖgsを制御する機能は働いているので、十分なノイズ除去効果を得ることができる。
次に、ＶgとＶsとの振幅比Ａg／Ａsを設定する場合の設定基準を説明する。
【００１８】
入力電流Ｉin、出力電圧Ｖs、制御端子電圧Ｖgをそれぞれ次のように正弦波で表現する。
【００１９】
【数３】

【００２０】
Ａin、Ａs、Ａgは振幅を表し、位相φs、φgは正の定数、Ｉ0，Ｖs0，Ｖg0は直流成分（定数）とする。振幅Ａs、Ａgは、帰還回路の制御電圧Ｖgsに依存して変化するが、ここでは簡単のため一定として考える。式(6)(7)により、制御電圧Ｖgsは次のようになる。
【００２１】
【数４】

【００２２】
ここで、θ＝ωｔ−（φg＋φs）／２，φ′＝（φg−φs）／２とおくと、Ｖgsは次のように変形される。
【００２３】
【数５】

【００２４】
sinとcosとの合成を行うと、
【００２５】
【数６】

【００２６】
θとφ′を戻して計算すると、
【００２７】
【数７】

【００２８】
(１) ＶsとＶgの振幅が等しく、位相差がない場合、
【００２９】
【数８】

【００３０】
(２) ＶsとＶgの振幅が等しく、位相差がある場合、
【００３１】
【数９】

【００３２】
となる。したがって、(11)式から、制御電圧Ｖgsは振幅を持ち、Ｉinに比べて位相がπ／２−（φg＋φs）／２進むことがわかる。
本発明では、ＶgsとＩinとの位相差“−（φg＋φs）／２＋φ”が０となるように、振幅比Ａg／Ａsを設定する。
【００３３】
【数１０】

【００３４】
このようにＡg／Ａsを、位相φs、φgの関数で表すことができるので、位相φs、φgがわかっていれば、ＶgsとＩinとの位相差を０とするように、振幅比Ａg／Ａsを設定することができる（請求項７）。
例えば、φs＝π／２４，φg＝π／１２の場合、振幅比Ａg／Ａsを０.５２に設定すればよい。
振幅比Ａg／Ａsを設定する手段として、前記増幅回路の出力から、前記帰還制御回路を経由して、前記帰還回路のゲート入力までのいずれかの位置に、前記振幅比Ａg／Ａsを調整する振幅調整回路を挿入すればよい（請求項２）。
【００３５】
前記振幅調整回路の具体例として、１段又は多段のＦＥＴのソースフォロワ又はトランジスタのエミッタフォロワで構成してもよく、１段又は多段の差動増幅回路で構成してもよく、偶数段のＦＥＴのソース接地回路又は偶数段のトランジスタのエミッタ接地回路で構成してもよい（請求項３〜請求項５）。
帰還制御回路が、前記振幅比Ａg／Ａsに対応する増幅率を有しているものであってもよい（請求項６）。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
以下の回路におけるＦＥＴは、ＧａＡｓ半導体層上に形成されるｎチャンネル型ショットキ電界効果トランジスタで構成されているものであるが、本発明はこれに限られるものではなく、シリコン基板などの上に形成されるＭＯＳＦＥＴなどで構成されていてもよい。
【００３７】
図３は、本発明の光通信用前置増幅器１の回路図である。この前置増幅器１は、図６の構成と同様、光ファイバから光入力を受けるフォトダイオードＰＤから発生される入力電流を増幅して電圧信号を得る増幅回路２、増幅回路２の出力に基づいて光電力を検出するパワー検出回路３、及び帰還制御回路４を備えている。
増幅回路２は、ソース接地型ＦＥＴ増幅回路２１、及び帰還抵抗ＲBの両端に並列して帰還用ＦＥＴ２３のドレイン、ソースが結合された帰還回路２２から構成される。この帰還回路２２は、ＦＥＴ増幅回路２１の出力から入力に負帰還をかける。
【００３８】
帰還制御回路４は、２つのＦＥＴ４１，４２を接続した回路であって、下段のＦＥＴ４１のゲートにはパワー検出回路３の出力電圧Ｖpが印加される。
従来の構成と異なるところは、増幅回路２の出力から、帰還制御回路４の上段ＦＥＴ４２のゲートまでの間に、振幅調整回路５が挿入されていることである。この振幅調整回路５の増幅率を＋Ｂ（Ｂ＞０）で表す。
この前置増幅器１の回路によれば、フォトダイオードＰＤに光が入力すると、入力電流が発生し、この電流は増幅回路２によって増幅されて電圧信号Ｖsとして出力される。パワー検出回路３は、この出力波形から平均値を検出し、平均値に応じた電圧Ｖpを発生し、帰還制御回路４の下段ＦＥＴ４１のゲートに供給する。
【００３９】
一方、増幅回路２の出力電圧Ｖsは、振幅調整回路５に入力され、増幅率Ｂで増幅される。増幅後の電圧をＶoで表す。Ｖo＝ＢＶsの関係がある。電圧Ｖoは、帰還制御回路４の上段ＦＥＴ４２のゲートに供給される。そして帰還制御回路４の下段ＦＥＴ４１のドレインから出力電圧Ｖgが取り出される。この出力電圧Ｖgは、帰還回路の帰還用ＦＥＴ２３のゲートに印加されるので、以下ゲート電圧Ｖgという。出力電圧Ｖsの振幅をＡg，ゲート電圧Ｖgの振幅をＡgと書く。
【００４０】
ゲート電圧Ｖgは、
Ｖg＝Ｖo×（帰還制御回路４の増幅率）
＝出力電圧Ｖs×（振幅調整回路５の増幅率Ｂ）×（帰還制御回路４の増幅率）で表される。したがって、ゲート電圧Ｖgと、出力電圧Ｖsとの振幅比Ａg／Ａsは、
Ａg／Ａs＝｜振幅調整回路５の増幅率Ｂ｜×｜帰還制御回路４の増幅率｜
で表される。“｜｜”は絶対値を表す。
【００４１】
このように振幅調整回路５を挿入することにより、帰還制御回路４の下段ＦＥＴ４１のドレインから取り出されるゲート電圧Ｖgと増幅回路２の出力電圧Ｖsとの振幅比Ａg／Ａsを、前記増幅率Ｂに基づいて調整することができる。
すでに図１(c)及び図２(c)を用いて説明したように、振幅比Ａg／Ａsを調整することにより、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsの振幅は増大するが、ゲートソース間電圧Ｖgsの変化と、入力電流Ｉinとの変化の位相差がなくなってくる。これにより、増幅回路２が正帰還の傾向になるのを防止することができ、入力電流Ｉinの変化時に出力電圧波形Ｖsのひずみを減少させ、入力電流Ｉinの変化に忠実な出力波形Ｖsを得ることができる。したがって、入力電流Ｉinの０，１判定が正確にできる。
【００４２】
前記振幅比Ａg／Ａsは、式(12)を用いて前述したように、ＶgsとＩinとの位相差が０となるような所定の値に設定することができる。
図４に、振幅調整回路５の具体的な回路例を示す。
振幅調整回路５の入力電圧をＶs、出力電圧をＶoで示している。
図４(a)は、ＦＥＴのソースフォロワ増幅回路を複数段つないだ構成を示す。それぞれのソースフォロワ増幅回路２の増幅率はほぼ＋１であるが、若干の減衰特性を持つ。複数段つなぐことにより、全体の減衰量を調整することができる。入力と出力の位相は同相となる。
【００４３】
図４(b)は、振幅調整回路５をＦＥＴの差動増幅回路で構成した例を示す。差動増幅回路の差動出力は、入力と同相の側を利用する。この振幅調整回路５の増幅率は、負荷抵抗Ｒ1と各ＦＥＴのゲート幅で調整することができる。
図４(c)は、振幅調整回路５を差動増幅回路２の多段接続で構成した例を示す。振幅調整回路５の増幅率は、負荷抵抗Ｒ1・・・Ｒnと各ＦＥＴのゲート幅で調整することができる。
【００４４】
図４(d)は、ＦＥＴのソース接地増幅回路を偶数段つないだ構成を示す。それぞれのソース接地増幅回路は逆相増幅回路であり、これを偶数段つなぐことにより、入力と同相の出力を得ることができる。増幅率は、負荷抵抗Ｒ1・・・Ｒnで調整することができる。
以上の回路構成では、振幅調整回路５を増幅回路２の出力から、帰還制御回路４の上段ＦＥＴのゲート４２までの間に挿入したが、振幅調整回路５を帰還制御回路４の下段ＦＥＴ４１のドレインから帰還回路の帰還用ＦＥＴ２３のゲートまでの間に挿入してもよい。
【００４５】
また、振幅調整回路５を省略し、帰還制御回路４の増幅率を調整して、振幅比Ａg／Ａsを設定することも可能である。
図５は、振幅調整回路５を省略した前置増幅器１の回路図を示す。図３の回路との相違点は、振幅調整回路５がないことと、帰還制御回路４の増幅率を調整する抵抗器Ｒが使用されていることである。この抵抗器Ｒの抵抗値を調整することにより、帰還制御回路４の増幅率を、ＶgsとＩinとの位相差が０となるような値に設定することができる。図５では、抵抗器Ｒを可変抵抗器のシンボルで表現しているが、抵抗値の設定後は、その抵抗値に相当する固定抵抗器を使用すればよいことはいうまでもない。
【００４６】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、以上説明した回路において、ＦＥＴに代えてバイポーラトランジスタを用いて増幅器を構成してもよい。その他、本発明の範囲内で種々の変更を施すことが可能である。
【００４７】
【発明の効果】
以上のように本発明によれば、帰還制御回路における、増幅回路の出力電圧Ｖsに対する制御端子電圧Ｖgの振幅比Ａg／Ａsが、制御電圧Ｖgsと入力電流Ｉinとの位相差をなくすように調整されているので、入力電流Ｉinが符号値に応じて変化した場合でも、この符号変化に忠実な出力電圧波形Ｖsを得ることができるので、正確な符号判定ができる。
【図面の簡単な説明】
【図１】受光素子から発生される入力電流Ｉin、増幅回路２の出力電圧Ｖs、ＦＥＴゲート電圧Ｖg、及びゲートソース間電圧Ｖgsの各正弦波波形図である。(a)は、ＶgとＶsとの間に位相差がない場合を示す。(b)は、ＶgとＶsとの間に位相差がある場合を示す。(c)は、ＶgとＶsとの間に位相差があり、かつＶgの振幅をＶsの振幅よりも小さくした例を示す。
【図２】受光素子から発生される入力電流Ｉin、増幅回路２の出力電圧Ｖs、ＦＥＴゲート電圧Ｖg、及びゲートソース間電圧Ｖgs（＝Ｖg−Ｖs）の各パルス波波形図である。(a)は、ＶgとＶsとの間に位相差がない場合を示す。(b)は、ＶgとＶsとの間に位相差がある場合を示す。(c)は、ＶgとＶsとの間に位相差があり、かつＶgの振幅をＶsの振幅よりも小さくした例を示す。
【図３】振幅調整回路５を設置した本発明の前置増幅器１の回路図である。
【図４】振幅調整回路５の具体的回路例を示す回路図である。
【図５】振幅調整回路５を省略した本発明の前置増幅器１の回路図である。
【図６】従来の前置増幅器の回路図である。
【符号の説明】
１前置増幅器
２増幅回路
３パワー検出回路
４帰還制御回路
５振幅調整回路
２１ＦＥＴ増幅回路
２２帰還回路
２３帰還用ＦＥＴ
４１下段ＦＥＴ
４２上段ＦＥＴ
ＰＤフォトダイオード
Ｒ利得調整抵抗
ＲB 帰還抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a preamplifier used for an optical link module for optical communication and the like.
[0002]
[Prior art]
A preamplifier for optical communication that affects the characteristics of an optical receiver is required to have low noise and a wide dynamic range. As such a preamplifier, for example, there is a technique disclosed in Japanese Patent Application Laid-Open No. 10-284495.
FIG. 6 is a circuit diagram of such a preamplifier. The preamplifier includes an amplifying circuit 2 receiving an input of a current generated from a photodiode PD receiving an optical input from an optical fiber, a power detection circuit 3 for detecting an average output power of the amplifying circuit 2, and a feedback control circuit 4. ing.
[0003]
The amplifier circuit 2 includes a common-source FET amplifier circuit 21 and a feedback circuit 22 in which the drain and the source of a feedback FET 23 are coupled in parallel to both ends of a feedback resistor RB. The amplification factor of the FET amplification circuit 21 is represented by -A (A> 0). The feedback circuit 22 applies negative feedback from the output of the FET amplifier circuit 21 to the input.
The feedback control circuit 4 is a circuit in which two

FETs

41 and 42 are connected. The output voltage Vs of the amplifier circuit 2 is applied to the gate of the upper FET 42, and the output of the power detection circuit 3 is applied to the gate of the lower FET 41. The voltage Vp is applied. In the feedback control circuit 4, the output voltage Vg is extracted from the drain of the lower FET 41.
[0004]
In the above preamplifier, when light is input to the photodiode PD, an input current is generated, and this current is amplified by the amplifier circuit 2 and output. The power detection circuit 3 detects the average power from the output waveform, generates a voltage Vp according to the average power, and supplies the voltage Vp to the gate of the FET 41 of the feedback control circuit 4.
The output voltage Vg extracted from the drain of the FET 41 of the feedback control circuit 4 becomes the gate voltage of the feedback FET 23 of the feedback circuit 22, and controls the resistance value between the source and the drain of the feedback FET 23. Accordingly, the resistance value of the feedback circuit 22 changes, and the gain of the amplifier circuit 2 can be changed to secure a wide dynamic range. Further, since such a preamplifier detects the average value of the optical input power, it is possible to remove a noise component included in the input light.
[0005]
[Patent Document 1] JP-A-10-284955 [Patent Document 2] JP-A-5-304422 [0006]
[Problems to be solved by the invention]
In the circuit of the preamplifier, the output voltage Vp of the power detection circuit 3, which is an average value, can be regarded as constant, when looking at the instant.
At this time, the feedback control circuit 4 functions as a source follower circuit that receives the output voltage Vs of the amplifier circuit 2 and generates the gate voltage Vg of the feedback FET 23 of the feedback circuit 22. When the output voltage Vs increases, the gate voltage Vg of the feedback FET 23 increases, and when the output voltage Vs decreases, the gate voltage Vg of the feedback FET 23 also decreases. That is, the output voltage Vs and the gate voltage Vg of the feedback FET 23 change in the same phase. The change amount of Vs and the change amount of Vg are almost equal, and the amplification factor Vg / Vs is almost 1.
[0007]
If the change phase between the waveform of the output voltage Vs of the amplifier circuit 2 and the waveform of the gate voltage Vg of the feedback FET 23 completely match, the gate-source voltage Vgs of the feedback FET 23 is constant (that is, a function of only Vp). ). Therefore, the gain of the preamplifier is stable, and an output signal waveform without distortion can be obtained.
However, in an actual circuit, the propagation of a signal in the feedback control circuit 4 is delayed due to the parasitic capacitance generated in the feedback control circuit 4. Therefore, the fluctuation of the gate voltage Vg of the feedback FET 23 is delayed as compared with the fluctuation of the output voltage Vs of the amplifier circuit 2. As a result, the gate-source voltage Vgs of the feedback FET 23 does not become constant, and fluctuates even at a moment.
[0008]
When the rate of the received data signal modulating the optical signal received by the photodiode PD is slow and the delay time of the feedback control circuit 4 is shorter than the time when the received data signal changes, the gate source of the feedback FET 23 is The influence on the output signal waveform caused by the fluctuation of the inter-voltage Vgs can be ignored.
However, as the rate of the received data signal increases, the time during which the received data signal changes becomes shorter, and the influence of the fluctuation time of the gate-source voltage Vgs of the feedback FET 23 increases. As a result, the gain of the preamplifier becomes unstable, causing the output signal waveform to be distorted.
[0009]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a preamplifier capable of minimizing distortion of an output waveform even when the frequency of an optical input signal increases, and capable of accurately determining the sign of an optical input.
[0010]
[Means for Solving the Problems]
Hereinafter, description will be given with reference numerals I, Vs, Vg, Vgs and the like described in the embodiments of the invention.
A preamplifier according to the present invention includes an amplifier circuit for amplifying an input current Iin generated from a light receiving element receiving an optical input to generate an output voltage Vs, and a control terminal connected between an output and an input of the amplifier circuit. A feedback circuit having a feedback amount determined according to a control voltage Vgs between the control terminal and the output of the amplifier circuit; and detecting an average value of optical input power based on the output voltage Vs of the amplifier circuit. And a feedback control circuit that changes a feedback amount of the feedback circuit according to an average value of the optical input power detected by the power detection circuit, and an amplitude As of an output voltage Vs of the amplification circuit. The ratio Ag / As of the amplitude Ag of the control terminal voltage Vg of the feedback circuit to the control circuit is adjusted and set so as to eliminate the phase difference between the control voltage Vgs and the input current Iin between the control terminal and the output of the amplifier circuit. ( Claim 1).
[0011]
According to the above configuration, the amplifier circuit amplifies the input current Iin generated from the light receiving element and generates the output voltage Vs. In this case, negative feedback is applied to the amplification of the amplifier circuit by the feedback circuit, and low noise and a wide dynamic range can be secured. This feedback circuit has a control terminal, and the impedance of the feedback circuit changes according to the control voltage Vgs between the control terminal and the output of the amplifier circuit, and thus the depth of feedback can be changed.
[0012]
Therefore, a feedback control circuit is provided to control the control voltage Vgs between the control terminal of the feedback circuit and the output of the amplifier circuit according to the average value of the optical input power detected by the power detection circuit. . Here, Vgs is represented by the difference (Vg-Vs) between the control terminal voltage Vg of the feedback circuit and the output voltage Vs of the amplifier circuit. Thereby, the gain of the amplifier circuit can be changed according to the average of the optical input power, and as a result, automatic gain control of the preamplifier can be realized.
[0013]
The control voltage Vgs between the control terminal of the feedback circuit and the output of the amplifier circuit varies according to the average of the optical input power, but varies according to the variation of the output voltage Vs of the amplifier circuit. That is inherently undesirable. For this reason, it is important to eliminate the phase difference between the voltages Vs and Vg in the feedback control circuit. If the change timing of the control terminal voltage Vg of the feedback circuit is later than the change timing of the output voltage Vs of the amplifier circuit due to an internal propagation delay of the feedback control circuit, the control voltage Vgs changes with time. For this reason, the gain of the amplifier circuit changes during data reception, which causes a distortion in the output waveform.
[0014]
1 and 2 are waveform diagrams of the input current Iin generated from the light receiving element, the output voltage Vs of the amplifier circuit, the control terminal voltage Vg, and the control voltage Vgs (= Vg-Vs). FIG. 1 shows a sine wave waveform, and FIG. 2 shows a waveform of a pulse wave although it is dull. In FIG. 2, the input current Iin corresponds to an input signal whose bit changes to 1,0,1,1,1,0, and each bit section is shown by a broken line.
FIGS. 1A and 2A show a case where there is no phase difference between Vg and Vs. The control voltage Vgs is constant, the impedance of the feedback circuit is constant, and the feedback amount of the amplifier circuit is also constant.
[0015]
FIGS. 1B and 2B show a case where there is a phase difference between Vg and Vs. In this case, the control voltage Vgs undulates when the bit changes from 0 to 1, 1 to 0 according to the phase difference. When a change in the control voltage Vgs is compared with a change in the input current Iin, a time occurs in which the change directions are opposite to each other. For example, the time during which the input current Iin increases and the Vgs decreases is indicated by T in FIGS. 1B and 2B. When the control voltage Vgs decreases, the impedance of the feedback circuit increases, the amount of feedback of the amplifier circuit decreases, and the amplification factor increases. This movement results in unstable positive feedback when viewed in relation to the rise of the input current Iin. For this reason, although not shown in FIGS. 1B and 2B, the output waveform Vs may be distorted, making it impossible to determine 0 or 1 at an accurate timing.
[0016]
Therefore, in the present invention, it is considered that the amplitude of Vg is adjusted rather than eliminating the phase difference between Vg and Vs.
FIGS. 1C and 2C are graphs showing examples in which the amplitude of Vg is smaller than the amplitude of Vs. Even if there is a phase difference between Vg and Vs, the direction of change between the control voltage Vgs and the input current Iin becomes the same by reducing the amplitude of Vg. For example, if the input current Iin increases upon receiving an optical input, the control voltage Vgs also increases, the impedance of the feedback circuit decreases, the feedback amount of the amplifier circuit increases, and the amplification factor decreases. This movement is a stable negative feedback when viewed in relation to the rise of the input current Iin. Therefore, the distortion of the output voltage waveform Vs is reduced, and a stable output waveform can be obtained, so that 0 or 1 determination can be made at an accurate timing.
[0017]
However, as shown in FIGS. 1 (c) and 2 (c), the amplitude of the control voltage Vgs increases, and the amplification of the preamplifier is larger than in FIGS. 1 (b) and 2 (b). Although variable, this is acceptable in the present invention. Since the function of controlling the control voltage Vgs of the feedback circuit using the average value of the input light detected by the power detection circuit works, a sufficient noise removing effect can be obtained.
Next, a setting criterion for setting the amplitude ratio Ag / As between Vg and Vs will be described.
[0018]
The input current Iin, the output voltage Vs, and the control terminal voltage Vg are each represented by a sine wave as follows.
[0019]
[Equation 3]

[0020]
Ain, As, and Ag represent amplitude, phases φs and φg are positive constants, and I0, Vs0, and Vg0 are DC components (constants). The amplitudes As and Ag change depending on the control voltage Vgs of the feedback circuit, but are assumed to be constant here for simplicity. According to equations (6) and (7), the control voltage Vgs is as follows.
[0021]
(Equation 4)

[0022]
Here, if θ = ωt− (φg + φs) / 2 and φ ′ = (φg−φs) / 2, Vgs is transformed as follows.
[0023]
(Equation 5)

[0024]
When combining sin and cos,
[0025]
(Equation 6)

[0026]
Returning θ and φ ',
[0027]
(Equation 7)

[0028]
(1) When the amplitudes of Vs and Vg are equal and there is no phase difference,
[0029]
(Equation 8)

[0030]
(2) When the amplitudes of Vs and Vg are equal and there is a phase difference,
[0031]
(Equation 9)

[0032]
It becomes. Therefore, from equation (11), it can be seen that the control voltage Vgs has an amplitude and the phase advances by π−2− (φg + φs) / 2 compared to Iin.
In the present invention, the amplitude ratio Ag / As is set so that the phase difference “− (φg + φs) / 2 + φ” between Vgs and Iin becomes zero.
[0033]
(Equation 10)

[0034]
As described above, Ag / As can be represented by a function of the phases φs and φg. If the phases φs and φg are known, the amplitude ratio Ag / As is set so that the phase difference between Vgs and Iin becomes zero. Can be set (claim 7).
For example, when φs = π / 24 and φg = π / 12, the amplitude ratio Ag / As may be set to 0.52.
As means for setting the amplitude ratio Ag / As, the amplitude ratio Ag / As is adjusted to any position from the output of the amplifier circuit to the gate input of the feedback circuit via the feedback control circuit. What is necessary is just to insert an amplitude adjustment circuit (claim 2).
[0035]
As a specific example of the amplitude adjustment circuit, the amplitude adjustment circuit may be configured with a source follower of one or more stages of FETs or an emitter follower of a transistor, or may be configured with one or more stages of differential amplifier circuits, Or a common emitter circuit of an even-numbered stage transistor.
The feedback control circuit may have an amplification factor corresponding to the amplitude ratio Ag / As (claim 6).
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
The FET in the following circuit is constituted by an n-channel Schottky field effect transistor formed on a GaAs semiconductor layer, but the present invention is not limited to this, and the FET is formed on a silicon substrate or the like. It may be constituted by a MOSFET or the like.
[0037]
FIG. 3 is a circuit diagram of the optical communication preamplifier 1 of the present invention. 6, the preamplifier 1 amplifies an input current generated from a photodiode PD receiving an optical input from an optical fiber to obtain a voltage signal, based on an output of the amplifier circuit 2. A power detection circuit 3 for detecting optical power and a feedback control circuit 4 are provided.
The amplifier circuit 2 includes a common-source FET amplifier circuit 21 and a feedback circuit 22 in which the drain and the source of a feedback FET 23 are coupled in parallel to both ends of a feedback resistor RB. The feedback circuit 22 applies negative feedback from the output of the FET amplification circuit 21 to the input.
[0038]
The feedback control circuit 4 is a circuit in which two

FETs

41 and 42 are connected, and the output voltage Vp of the power detection circuit 3 is applied to the gate of the lower FET 41.
The difference from the conventional configuration is that the amplitude adjustment circuit 5 is inserted between the output of the amplifier circuit 2 and the gate of the upper FET 42 of the feedback control circuit 4. The amplification factor of the amplitude adjustment circuit 5 is represented by + B (B> 0).
According to the circuit of the preamplifier 1, when light is input to the photodiode PD, an input current is generated, and this current is amplified by the amplifier circuit 2 and output as the voltage signal Vs. The power detection circuit 3 detects an average value from the output waveform, generates a voltage Vp according to the average value, and supplies the voltage Vp to the gate of the lower-stage FET 41 of the feedback control circuit 4.
[0039]
On the other hand, the output voltage Vs of the amplifier circuit 2 is input to the amplitude adjustment circuit 5 and is amplified at the amplification factor B. The voltage after amplification is represented by Vo. Vo = BVs. The voltage Vo is supplied to the gate of the upper FET 42 of the feedback control circuit 4. Then, the output voltage Vg is extracted from the drain of the lower-stage FET 41 of the feedback control circuit 4. Since this output voltage Vg is applied to the gate of the feedback FET 23 of the feedback circuit, it is hereinafter referred to as the gate voltage Vg. The amplitude of the output voltage Vs is written as Ag, and the amplitude of the gate voltage Vg is written as Ag.
[0040]
The gate voltage Vg is
Vg = Vo × (Amplification rate of feedback control circuit 4)
= Output voltage Vs x (amplification factor B of amplitude adjustment circuit 5) x (amplification factor of feedback control circuit 4). Therefore, the amplitude ratio Ag / As between the gate voltage Vg and the output voltage Vs is:
Ag / As = | Amplification rate B of amplitude adjustment circuit 5 | × | Amplification rate of feedback control circuit 4 |
Is represented by “||” represents an absolute value.
[0041]
By inserting the amplitude adjusting circuit 5 in this manner, the amplitude ratio Ag / As between the gate voltage Vg extracted from the drain of the lower-stage FET 41 of the feedback control circuit 4 and the output voltage Vs of the amplifier circuit 2 is changed to the amplification factor B. It can be adjusted based on that.
As described with reference to FIGS. 1C and 2C, by adjusting the amplitude ratio Ag / As, the amplitude of the gate-source voltage Vgs of the feedback FET 23 increases, but the gate-source The phase difference between the change in the voltage Vgs and the change in the input current Iin disappears. Thereby, it is possible to prevent the amplifier circuit 2 from becoming a positive feedback tendency, reduce the distortion of the output voltage waveform Vs when the input current Iin changes, and obtain an output waveform Vs faithful to the change in the input current Iin. be able to. Therefore, it is possible to accurately determine whether the input current Iin is 0 or 1.
[0042]
The amplitude ratio Ag / As can be set to a predetermined value such that the phase difference between Vgs and Iin becomes 0, as described above using Expression (12).
FIG. 4 shows a specific circuit example of the amplitude adjustment circuit 5.
The input voltage and the output voltage of the amplitude adjustment circuit 5 are indicated by Vs and Vo, respectively.
FIG. 4A shows a configuration in which a plurality of source follower amplifier circuits of FETs are connected. The gain of each source follower amplifier circuit 2 is approximately +1 but has some attenuation characteristics. By connecting a plurality of stages, the entire amount of attenuation can be adjusted. The input and output phases are in phase.
[0043]
FIG. 4B shows an example in which the amplitude adjustment circuit 5 is configured by a differential amplifier circuit of an FET. The differential output of the differential amplifier circuit uses the same phase as the input. The amplification factor of the amplitude adjusting circuit 5 can be adjusted by the load resistance R1 and the gate width of each FET.
FIG. 4C shows an example in which the amplitude adjustment circuit 5 is configured by connecting the differential amplifier circuit 2 in multiple stages. The amplification factor of the amplitude adjustment circuit 5 can be adjusted by the load resistances R1... Rn and the gate width of each FET.
[0044]
FIG. 4D shows a configuration in which even-numbered stages of FET common source amplifier circuits are connected. Each of the common-source amplifier circuits is an inverted-phase amplifier circuit, and by connecting even-numbered stages, an output having the same phase as the input can be obtained. The amplification factor can be adjusted by the load resistors R1... Rn.
In the above circuit configuration, the amplitude adjustment circuit 5 is inserted between the output of the amplifier circuit 2 and the gate 42 of the upper FET of the feedback control circuit 4. However, the amplitude adjustment circuit 5 is connected to the drain of the lower FET 41 of the feedback control circuit 4. To the gate of the feedback FET 23 of the feedback circuit.
[0045]
It is also possible to omit the amplitude adjustment circuit 5 and adjust the amplification factor of the feedback control circuit 4 to set the amplitude ratio Ag / As.
FIG. 5 is a circuit diagram of the preamplifier 1 from which the amplitude adjustment circuit 5 is omitted. The difference from the circuit of FIG. 3 is that there is no amplitude adjustment circuit 5 and that a resistor R for adjusting the amplification factor of the feedback control circuit 4 is used. By adjusting the resistance value of the resistor R, the amplification factor of the feedback control circuit 4 can be set to a value such that the phase difference between Vgs and Iin becomes zero. In FIG. 5, the resistor R is represented by a variable resistor symbol. However, after setting the resistance value, it goes without saying that a fixed resistor corresponding to the resistance value may be used.
[0046]
The embodiments of the present invention have been described above, but the embodiments of the present invention are not limited to the above embodiments. For example, in the circuit described above, an amplifier may be configured using a bipolar transistor instead of the FET. In addition, various changes can be made within the scope of the present invention.
[0047]
【The invention's effect】
As described above, according to the present invention, in the feedback control circuit, the amplitude ratio Ag / As of the control terminal voltage Vg to the output voltage Vs of the amplifier circuit is adjusted so as to eliminate the phase difference between the control voltage Vgs and the input current Iin. Therefore, even when the input current Iin changes in accordance with the sign value, an output voltage waveform Vs faithful to the sign change can be obtained, so that accurate sign judgment can be made.
[Brief description of the drawings]
FIG. 1 is a sine wave waveform diagram of an input current Iin generated from a light receiving element, an output voltage Vs of an amplifier circuit 2, an FET gate voltage Vg, and a gate-source voltage Vgs. (a) shows a case where there is no phase difference between Vg and Vs. (b) shows a case where there is a phase difference between Vg and Vs. (c) shows an example in which there is a phase difference between Vg and Vs, and the amplitude of Vg is smaller than the amplitude of Vs.
FIG. 2 is a pulse waveform diagram of an input current Iin generated from a light receiving element, an output voltage Vs of an amplifier circuit 2, an FET gate voltage Vg, and a gate-source voltage Vgs (= Vg−Vs). (a) shows a case where there is no phase difference between Vg and Vs. (b) shows a case where there is a phase difference between Vg and Vs. (c) shows an example in which there is a phase difference between Vg and Vs, and the amplitude of Vg is smaller than the amplitude of Vs.
FIG. 3 is a circuit diagram of the preamplifier 1 of the present invention in which an amplitude adjustment circuit 5 is installed.
FIG. 4 is a circuit diagram showing a specific circuit example of the amplitude adjustment circuit 5.
FIG. 5 is a circuit diagram of the preamplifier 1 of the present invention in which the amplitude adjustment circuit 5 is omitted.
FIG. 6 is a circuit diagram of a conventional preamplifier.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 preamplifier 2 amplifier circuit 3 power detection circuit 4 feedback control circuit 5 amplitude adjustment circuit 21 FET amplification circuit 22 feedback circuit 23 feedback FET
41 Lower FET
42 Upper FET
PD Photodiode R Gain adjustment resistance RB Feedback resistance

Claims

An amplifier circuit for amplifying an input current generated from a light receiving element receiving an optical input to generate an output voltage;
A feedback circuit connected between the output and the input of the amplifier circuit, having a control terminal, and a feedback amount determined according to a control voltage between the control terminal and the output of the amplifier circuit;
A power detection circuit that detects an average value of the optical input power based on the output voltage of the amplification circuit;
A feedback control circuit that changes the feedback amount of the feedback circuit according to the average value of the optical input power detected by the power detection circuit,
The amplitude ratio of the control terminal voltage of the feedback circuit to the amplitude of the output voltage of the amplifier circuit is adjusted and set so as to eliminate the phase difference between the control voltage and the input current between the control terminal and the output of the amplifier circuit. A preamplifier, wherein

An amplitude adjustment circuit for adjusting the amplitude ratio is inserted at any position from an output of the amplification circuit to a control terminal of the feedback circuit via the feedback control circuit. Item 2. The preamplifier according to Item 1.

3. The preamplifier according to claim 2, wherein the amplitude adjustment circuit is constituted by a source follower of a single-stage or multi-stage FET or an emitter follower of a transistor.

3. The preamplifier according to claim 2, wherein the amplitude adjusting circuit is constituted by a single-stage or multi-stage differential amplifier circuit.

3. The preamplifier according to claim 2, wherein the amplitude adjusting circuit comprises a grounded source circuit of an even-numbered stage FET or a grounded emitter circuit of an even-numbered stage transistor.

2. The preamplifier according to claim 1, wherein said feedback control circuit has an amplification factor for realizing an amplitude ratio that eliminates a phase difference between a control voltage and an input current.

The amplitude ratio Ag / As for eliminating the phase difference between the control voltage and the input current is represented by a sine wave of the input current Iin, the output voltage Vs of the amplifier circuit, and the control terminal voltage Vg of the feedback circuit as follows. In case,

The preamplifier according to claim 1, wherein the preamplifier is represented by the following equation.

The preamplifier according to any one of claims 1 to 7, further comprising an n-channel Schottky field effect transistor formed on the GaAs semiconductor layer.