JP2004207286A - Dry etching method and method of manufacturing semiconductor device - Google Patents
Dry etching method and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2004207286A JP2004207286A JP2002371280A JP2002371280A JP2004207286A JP 2004207286 A JP2004207286 A JP 2004207286A JP 2002371280 A JP2002371280 A JP 2002371280A JP 2002371280 A JP2002371280 A JP 2002371280A JP 2004207286 A JP2004207286 A JP 2004207286A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- antireflection film
- opening
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ドライエッチング方法および半導体装置の製造方法に関し、詳しくはレジストをマスクにして有機材料からなる反射防止膜をエッチングドライエッチング方法および半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の配線技術として用いられる銅(Cu)配線技術として、例えば、配線溝とこの配線溝の底部に形成された接続孔とを同時に配線材料で埋め込んだ後、余剰な配線材料を除去して配線溝と接続孔とに溝配線とプラグとを形成する加工法(デュアルダマシン法とも呼ばれる)を用いる。この加工法の一つであるデュアルハードマスク法では、図4に示すように、基体211上にハードマスク231を形成した後、有機材料からなる反射防止膜(ARC)221を回転塗布して表面を平坦化した後、リソグラフィーを実施することになるため、ハードマスク231上の反射防止膜221の膜厚tmと比較してハードマスク231の開口部232における反射防止膜(ARC)221の膜厚thは非常に厚膜になる(例えば、特許文献1参照。)。
【0003】
上記反射防止膜のエッチング条件としては、エッチングガスにトリフルオロメタン(CHF3 )と酸素(O2 )とアルゴン(Ar)とを用い、標準状態の流量比でCHF3 :O2 =1:X(X>1)として、エッチングを行っていた。この結果、図5に示すように、レジスト膜222の開口部223の形状はだれてしまい、反射防止膜221に形成される凹部225はテーパ形状になりレジスト膜222に開口部223を形成した当初の寸法より大きな形状となった。
【0004】
【特許文献1】
特開平6−252044号公報(第3−4頁、第2図)
【0005】
【発明が解決しようとする課題】
上記従来技術では、反射防止膜を加工する場合、有機膜であるレジスト膜をマスクに有機材料からなる反射防止膜を加工することになるため、加工形状の維持と最小寸法の変化(シフト)の抑制が相反する関係になる。そこで、加工形状を維持しつつ最小寸法の変化を抑制することが必要となる。
【0006】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたドライエッチング方法および半導体装置の製造方法である。
【0007】
本発明のドライエッチング方法は、レジスト膜に開口部を設けたマスクを用いて有機材料からなる反射防止膜をドライエッチング加工して凹部を形成するドライエッチング方法であって、前記ドライエッチング加工は、エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、前記マスク形状を維持するエッチング条件で前記反射防止膜を異方性エッチング加工する第1工程と、前記第1工程後、前記マスクの開口部形状を維持した状態で前記マスクの開口部幅に前記反射防止膜に形成される凹部の幅を合わせ込む条件で前記反射防止膜をエッチング加工する第2工程とを備えている。
【0008】
本発明の半導体装置の製造方法は、レジスト膜に開口部を設けたマスクを用いて、開口部が形成されたハードマスク上に形成された有機材料からなる反射防止膜をドライエッチング加工して凹部を形成する工程を備えた半導体装置の製造方法であって、前記ドライエッチング加工は、エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、前記マスク形状を維持するエッチング条件で前記反射防止膜を異方性エッチング加工する第1工程と、前記第1工程後、前記マスクの開口部形状を維持した状態で前記マスクの開口部幅に前記反射防止膜に形成される凹部の幅を合わせ込む条件で前記反射防止膜をエッチング加工する第2工程とを備えている。
【0009】
上記ドライエッチング方法および上記半導体装置の製造方法では、ドライエッチング加工は、エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスとを添加した混合ガスを用い、まず、マスク形状を維持する条件で反射防止膜を異方性エッチング加工することから、レジスト膜からなるマスク開口部の肩部がエッチングされてだれることなく、さらに反射防止膜がマスク開口部の大きさよりも大きくなることなく異方性エッチング加工される。このため、ドライエッチング加工して得た反射防止膜側壁は上部より底部側に向かって細くなるいわゆるテーパ形状になる。このテーパ形状になるのは、エッチング加工された側壁部分に付着する堆積物が多くなるためである。
【0010】
次いで、エッチングガスにフッ素を含む炭化水素炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、レジストマスクを用いて、マスクの開口部幅に反射防止膜に形成される凹部の幅を合わせ込むエッチング条件で反射防止膜をエッチング加工し、レジスト膜からなるマスクの開口幅に反射防止膜に形成される凹部の幅を合わせこむ。このエッチング工程は、第1工程のエッチングよりも異方性を弱めて等方性を強めたエッチングを行うことで実現される。これにより、有機材料のマスクを用いて、レジストとは異なる厚膜の有機材料の反射防止膜にマスクの開口幅を高精度に転写した垂直形状の凹部を形成することが可能になる。その際、レジストからなるマスク開口部上部の広がりを抑えた形状が実現される。また、レジスト選択比も向上される。
【0011】
【発明の実施の形態】
本発明のドライエッチング方法に係る一実施の形態を説明する。
【0012】
まず、図2の概略構成図によって、本発明に用いるドライエッチング装置の一例を説明する。図2では、一例としてバイアス−電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)プラズマドライエッチング装置を示す。
【0013】
図2に示すように、ドライエッチング装置101は、エッチングチャンバ111内に上部電極121と下部電極122が対向された状態で設置されている。上部電極121にはS=500MHzおよびA=13.56MHzのRF電力が印加されるようになっている。一方、下部電極122には、B=0.8MHzのバイアスRF電力が印加されるようになっている。さらに、エッチングチャンバ111の外側部および外上部にはECR磁石125が設置されている。被エッチング基板1は、例えば下部電極122上に載置される。また、図示はしないが、上記チャンバ111には、チャンバ111内にエッチングガスを供給するガス導入部とチャンバ111内のエッチング雰囲気の圧力を調整、保持するための排気部とが接続されている。
【0014】
上記ドライエッチング装置101では、下部電極122側に被エッチング基板(図示せず)を載置する。次に、チャンバ111内に所望のエッチングガスを供給してエッチング雰囲気を所定の圧力に調整した後、上部電極121と下部電極122に所望のRF電力およびバイアスのRF電力を印加することで、上部電極121と下部電極122との間にプラズマを発生させ、被エッチング基板をドライエッチング加工する。
【0015】
次に、本発明のドライエッチング方法に係る一実施の形態を、図1の概略構成断面図によって説明する。このドライエッチングでは、一例として、上記図2によって説明したドライエッチング装置101を用いることができる。
【0016】
図1の(1)に示すように、基板11上には反射防止膜21が形成されている。この反射防止膜21には、例えば分子量が8000以上のメタクリレート系樹脂が主成分のものを用いた。そして反射防止膜21を、例えば280nmの厚さに成膜した。分子量が8000以上のものを用いる理由としては、下地に段差がある場合の埋め込み平坦性を向上させるためである。さらに、既知のレジスト塗布技術により、上記反射防止膜21上にレジスト膜22を形成する。このレジスト膜22は例えばポリヒドロキシスチレン系からなるものを用いる。その後、露光、現像工程を経て、上記レジスト膜22の所望の位置に開口部23を形成してマスク24とする。
【0017】
次いで、図1の(2)に示すように、上記マスク24を用いて有機材料からなる反射防止膜21をエッチング加工して凹部25を形成する(第1工程)。このドライエッチング加工は、エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、マスク24の形状を維持する条件で反射防止膜21を異方性ドライエッチング加工する。異方性ドライエッチングとするには、基板11に掛かるバイアスをVdcで200V以上600V以下、好ましくは300V以上600V以下に設定する。なお、Vdcが200Vよりも少なくなると、異方性加工が困難になる。またVdcが600Vを超えると、イオンエネルギーの上昇によりマスク上部がいわゆる肩落ち形状になり加工に不具合を生じる。そしてプラズマ密度や酸素流量の調整で反射防止膜21をテーパ加工する。このとき、凹部25の最小寸法(CD)はマスク24の開口部23の寸法よりも小さくなる。
【0018】
ここでは、エッチングガスに炭素と水素とフッ素とを含むガスとしてトリフルオロメタン(CHF3 )を用い、それに酸素(O2 )と希ガスとしてアルゴン(Ar)を添加した混合ガスを用いた。これらのガス流量(標準状態での流量)は、CHF3 /O2 /Ar=30/20/200(cm3 /min)とした。この流量値は一例であって、基本的には、O2 よりもCHF3 が多くなるように流量を設定する。また、エッチング雰囲気の圧力(チャンバ内圧力)は例えば4.0Pa、RF電力は、例えばS=900W、A=150W、B=400Wに設定した。このように、従来のエッチング条件よりもRF電力を大きくし、プラズマ密度が高くなるようなエッチング条件としている。さらに、エッチング処理時間はジャストエッチング相当の100秒とした。
【0019】
この結果、マスク24の開口部23の肩部がエッチングされてだれることなく、反射防止膜21が異方性エッチング加工され、開口部23の大きさよりも大きくなることなく凹部25が形成された。なお、この異方性エッチングでマスク24表面もエッチングされてはいるが、開口部23の形状を損なうことはない。このように、マスク形状を損なわないようなエッチング条件を選択すると、ドライエッチング加工して得た凹部25の反射防止膜21側壁は上部より底部側に向かって細くなるいわゆるテーパ形状になった。このテーパ形状になるのは、エッチング加工された側壁部分に付着する堆積物が多くなるためである。
【0020】
次いで、図1の(3)に示すように、マスク24の開口部23の幅に反射防止膜21に形成される凹部25の幅を合わせ込む条件で反射防止膜21をドライエッチング加工する(第2工程)。このドライエッチング加工は、エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、上記開口部23の幅に上記凹部25の幅を合わせこむように反射防止膜21をエッチング加工する。このエッチング工程は、第1工程のエッチングよりも異方性を弱めて等方性を強めたエッチングを行うことで実現される。このエッチングでは、基板バイアスをVdcで50V以上200V以下に設定することで等方性を持たせたエッチング条件でオーバエッチングを施し、凹部25の最小寸法(CD)の制御を行う。なお、上記等方性加工の際のVdc値と上記異方性加工の際のVdc値が200Vで重なるが、Vdc値が200Vであっても酸素流量やRF電力を調整することで、異方性加工を行うことと等方性加工を行うことが可能になっている。以下に説明する一例ではRF電力を調整している。
【0021】
ここでは、エッチングガスに炭素と水素とフッ素とを含むガスとしてトリフルオロメタン(CHF3 )を用い、それに酸素(O2 )と希ガスとしてアルゴン(Ar)を添加した混合ガスを用いた。これらのガス流量(標準状態での流量)は、CHF3 /O2 /Ar=30/20/200(cm3 /min)とした。この流量値は一例であって、基本的には、O2 よりもCHF3 が多くなるように流量を設定する。また、エッチング雰囲気の圧力(チャンバ内圧力)は例えば4.0Pa、RF電力は、例えばS=300W、A=100W、B=100Wに設定した。このように、従来のエッチング条件よりもRF電力を小さくし、プラズマ密度が低くなるようなエッチング条件としている。さらに、エッチング処理時間は最小寸法値を合わせ込んだ結果、30秒となった。
【0022】
この結果、有機材料のレジストで形成したマスク24を用いて、レジストとは異なる厚膜の有機材料の反射防止膜21に、マスク24の開口部23の幅を高精度に転写した垂直形状の凹部25を形成することが可能になる。よって、従来技術での加工形状に比べ、凹部25側壁の垂直性が向上するとともに開口部23上部のマスク24の広がりは大幅に低減され、また、レジスト選択比も向上された。
【0023】
また、エッチングガスに炭素と水素とフッ素とを含むガスを用いた場合には、エッチング加工部表層およびマスク24の表層に緻密な堆積物が形成される。このため、局所的なサイドエッチングやストライエーションを防止することができる。また、凹部25の側壁に堆積する堆積物の量が多いことから、基本的には最小寸法が小さくなる方向に加工されることになる。そこで、第1工程のようなエッチング条件で加工することにより、最小寸法(CD)を小さくした状態で加工を行い、第2工程で最小寸法を広げる方向に調整できる。このため、上記説明したように、マスク24に形成された開口部23の大きさに凹部25の大きさを合わせ込むことが可能になる。
【0024】
次に、本発明の半導体装置の製造方法に係る一実施の形態を、図3の概略構成断面図によって説明する。この製造方法では、一例として、上記図2によって説明したバイアス−ECRエッチング装置を用いることができる。
【0025】
図2の(1)に示すように、基体11上には例えば窒化シリコン膜もしくは酸化シリコン膜からなるハードマスク31が形成され、所望の位置に開口部32が形成されている。さらに上記開口部32を埋め込むように上記ハードマスク31上には有機材料からなる反射防止膜21が形成されている。この反射防止膜21には、例えば分子量が8000以上のメタクリレート系樹脂が主成分のものを用いた。そして反射防止膜21を、例えば280nmの厚さに成膜した。分子量が8000以上のものを用いる理由としては、下地に段差がある場合の埋め込み平坦性を向上させるためである。さらに、既知のレジスト塗布技術により、上記反射防止膜21上にレジスト膜22を形成する。このレジスト膜22は例えばポリヒドロキシスチレン系からなるものを用いる。その後、露光、現像工程を経て、上記レジスト膜22の所望の位置に開口部23を形成してマスク24とする。ここでは、開口部23は、上記ハードマスク31に形成した開口部32上に位置するように形成した。
【0026】
次いで、図3の(2)に示すように、上記マスク24を用いて有機材料からなる反射防止膜21をドライエッチング加工して凹部25を形成する(第1工程)。このドライエッチング加工は、エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、マスク24の形状を維持する条件で反射防止膜21を異方性エッチング加工する。なお、エッチングガスに炭素と水素とフッ素とを含むガスを用いるとハードマスク31も反射防止膜21と同様にドライエッチング加工される。図面ではこの場合を示した。
【0027】
異方性ドライエッチングとするには、基板11に掛かるバイアスをVdcで200V以上600V以下、好ましくは300V以上600V以下に設定する。なお、Vdcが200Vよりも少なくなると、異方性加工が困難になる。またVdcが600Vを超えるとイオンエネルギーの上昇によりマスク上部がいわゆる肩落ち形状になり加工に不具合を生じる。そしてプラズマ密度や酸素流量の調整で反射防止膜21をテーパ加工する。このとき、凹部25の最小寸法(CD)はマスク24の開口部23の寸法よりも小さくなる。
【0028】
ここでは、エッチングガスに炭素と水素とフッ素とを含むガスとしてトリフルオロメタン(CHF3 )を用い、それに酸素(O2 )と希ガスとしてアルゴン(Ar)を添加した混合ガスを用いた。これらのガス流量(標準状態での流量)は、CHF3 /O2 /Ar=30/20/200(cm3 /min)とした。この流量値は一例であって、基本的には、O2 よりもCHF3 が多くなるように流量を設定する。また、エッチング雰囲気の圧力(チャンバ内圧力)は例えば4.0Pa、RFパワーは、例えばS=900W、A=150W、B=400Wに設定した。このように、従来のエッチング条件よりもRF電力を大きくし、プラズマ密度が高くなるようなエッチング条件としている。さらに、エッチング処理時間はジャストエッチング相当の100秒とした。
【0029】
この結果、マスク24の開口部23の肩部がエッチングされてだれることなく、反射防止膜21およびハードマスク31が異方性エッチング加工され、開口部23の大きさよりも大きくなることなく凹部25が形成される。このため、ドライエッチング加工して得た凹部25の反射防止膜21、ハードマスク31の側壁は上部より底部側に向かって細くなるいわゆるテーパ形状になる。このテーパ形状になるのは、エッチング加工された側壁部分に付着する堆積物が多くなるためである。
【0030】
次いで、図3の(3)に示すように、マスク24の開口部23の幅に反射防止膜21に形成される凹部25の幅を合わせ込む条件で反射防止膜21をドライエッチング加工する(第2工程)。このドライエッチング加工は、エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、上記開口部23の幅に上記凹部25の幅を合わせこむように反射防止膜21をエッチング加工する。このエッチング工程は、第1工程のエッチングよりも異方性を弱めて等方性を強めたエッチングを行うことで実現される。なお、エッチングガスに炭素と水素とフッ素とを含むガスを用いるとハードマスク31も反射防止膜21と同様にドライエッチング加工される。図面ではこの場合を示した。
【0031】
このドライエッチングでは、基板バイアスをVdcで50V以上200V以下に設定することで等方性を持たせたエッチング条件でオーバエッチングを施し、凹部25の最小寸法(CD)の制御を行う。なお、上記等方性加工の際のVdc値と上記異方性加工の際のVdc値が200Vで重なるが、Vdc値が200Vであっても酸素流量やRF電力を調整することで、異方性加工を行うことと等方性加工を行うことが可能になっている。以下に説明する一例ではRF電力を調整している。
【0032】
ここでは、エッチングガスに炭素と水素とフッ素とを含むガスとしてトリフルオロメタン(CHF3 )を用い、それに酸素(O2 )と希ガスとしてアルゴン(Ar)を添加した混合ガスを用いた。これらのガス流量(標準状態での流量)は、CHF3 /O2 /Ar=30/20/200(cm3 /min)とした。この流量値は一例であって、基本的には、O2 よりもCHF3 が多くなるように流量を設定する。また、エッチング雰囲気の圧力(チャンバ内圧力)は例えば4.0Pa、RFパワーは、例えばS=300W、A=100W、B=100Wに設定した。このように、従来のエッチング条件よりもRF電力を小さくし、プラズマ密度が低くなるようなエッチング条件としている。さらに、エッチング処理時間は最小寸法値を合わせ込んだ結果、30秒となった。
【0033】
この結果、有機材料のレジストで形成したマスク24を用いて、レジストとは異なる厚膜の有機材料の反射防止膜21およびハードマスク31に、マスク24の開口部23の幅を高精度に転写した垂直形状の凹部25を形成することが可能になる。よって、従来技術での加工形状に比べ、凹部25側壁の垂直性が向上するとともに開口部23上部のマスク24の広がりは大幅に低減され、また、レジスト選択比も向上された。
【0034】
また上記のように、エッチングガスに炭素と水素とフッ素とを含むガスを用いた場合には、エッチング加工部表層およびマスク24の表層に緻密な堆積物が形成される。このため、局所的なサイドエッチングやストライエーションを防止することができる。また、凹部25の側壁に堆積する堆積物の量が多いことから、基本的には最小寸法が小さくなる方向に加工されることになる。そこで、第1工程のようなエッチング条件で加工することにより、最小寸法(CD)を小さくした状態で加工を行い、第2工程で最小寸法を広げる方向に調整できる。このため、上記説明したように、マスク24に形成された開口部23の大きさに凹部25の大きさを合わせ込むことが可能になる。
【0035】
なお、エッチングガスに炭素と水素とフッ素とを含むガスの代りに炭素とフッ素とを含むガスを用いた場合には、ハードマスク31はエッチングされ難くなる。この場合には、ハードマスク31のみを等方性エッチングして、マスク24の開口部23に大きさに凹部25の大きさを合わせ込めばよい。
【0036】
上記各実施の形態における凹部25は、接続孔であり、もしくは配線や電極を形成する溝である。
【0037】
上記各実施の形態では、炭素と水素とフッ素とを含むガスとしては、トリフルオロメタン(CHF3 )の他には、ジフルオロメタン(CH2 F2 )、モノフルオロメタン(CH3 F)を用いることができ、炭素とフッ素とを含むガスとしては、ヘキサフルオロシクロブテン(C4 F6 )、オクタフルオロシクロブタン(C4 H8 )、オクタフルオロシクロペンテン(C5 F8 )を用いることができる。
【0038】
上記各実施の形態では、ドライエッチング時のバイアスRF電力を大きくすると、開口部23のマスク24(レジスト膜22)の残膜が少なくなり、一方、バイアスRF電力を小さくすると、ガス系のみで調整した場合には等方的なエッチングとなって横方向への広がりが発生する。この現象は特にオーバエッチング時に顕著に発生する。またエッチング加工時のプラズマ密度を高めると、堆積物の量が多くなるため、凹部25はテーパ形状になり最小寸法(CD)は小さくなる。またエッチングガス中の酸素流量を多くすると、従来技術のように、堆積物が減少して、最小寸法を大きくする方向のエッチングとなる。したがって、第1工程では異方性ドライエッチングとし、第2工程ではバイアスRF電力とガス流量で調整することで凹部25の形状を垂直形状にすることを可能になる。上記説明では、第1工程に対して第2工程のRF電力を低くすることにより、異方性エッチング成分を低減して等方性エッチング成分を多くしている。また、第2工程で等方的エッチングを行う場合、マスク24に形成された開口部23の上部の広がりが懸念されるが、開口部23の上部の広がりはイオンスパッタリングによる要因が支配的となるため、第2工程の等方的なエッチングではほとんど問題とはならない。
【0039】
上記各実施の形態において、レジスト膜22の選択比が向上するが、その理由は、第1工程では凹部の底部径を小さくする方向にドライエッチングが行われるので、レジスト膜22表面に堆積物が堆積され易くなる。このことはレジスト膜22がエッチングされ難くなることであり、この結果、レジスト膜のエッチング選択比が大幅に向上することになる。第2工程では、最小寸法(CD)の制御のみを行えるようなエッチング条件として、等方的なエッチング条件としているため、また、第1工程でレジスト膜22表面には堆積物が堆積されていることからも、レジスト膜22のエッチング量は少なくなる。したがって、上記ドライエッチング方法および半導体装置の製造方法においては、レジスト膜22の選択比が向上する。
【0040】
【発明の効果】
以上、説明したように本発明のドライエッチング方法および半導体装置の製造方法によれば、レジスト膜からなるマスクに形成した開口部上部の広がりを抑えて、反射防止膜もしくはハードマスクを含めた反射防止膜に、加工後の最小寸法(CD)値を合わせた状態で、側壁が垂直形状の凹部を形成することが実現できる。また、レジスト選択比を向上させることもできる。よって、有機系のレジスト膜をマスクに用いたエッチングにより有機材料からなる反射防止膜に高精度なエッチング加工を施すことが可能になるので、反射防止膜もしくは反射防止膜とハードマスクとに形成される凹部の寸法精度の向上が図れ、歩留りの向上も図れる。
【図面の簡単な説明】
【図1】本発明のドライエッチング方法に係る一実施の形態を示す概略構成断面図である。
【図2】本発明のドライエッチングに用いるドライエッチング装置を示す概略構成図である。
【図3】本発明の半導体装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【図4】従来技術を説明する概略構成断面図である。
【図5】従来技術の課題を説明する概略構成断面図である。
【符号の説明】
21…反射防止膜、22…レジスト膜、23…開口部、24…マスク、25…凹部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a dry etching method and a method for manufacturing a semiconductor device, and more particularly to a dry etching method for etching an antireflection film made of an organic material using a resist as a mask and a method for manufacturing a semiconductor device.
[0002]
[Prior art]
As a copper (Cu) wiring technique used as a wiring technique of a semiconductor device, for example, after a wiring groove and a connection hole formed at the bottom of the wiring groove are simultaneously filled with a wiring material, an excess wiring material is removed. A processing method (also called a dual damascene method) for forming a groove wiring and a plug in a wiring groove and a connection hole is used. In the dual hard mask method which is one of the processing methods, as shown in FIG. 4, after forming a
[0003]
As the etching conditions for the antireflection film, trifluoromethane (CHF 3 ), oxygen (O 2 ), and argon (Ar) are used as an etching gas, and CHF 3 : O 2 = 1: X (CHF 3 : O 2 ) at a standard flow rate ratio. As X> 1), etching was performed. As a result, as shown in FIG. 5, the shape of the opening 223 of the
[0004]
[Patent Document 1]
JP-A-6-252044 (page 3-4, FIG. 2)
[0005]
[Problems to be solved by the invention]
In the above-described conventional technique, when processing the anti-reflection film, the anti-reflection film made of an organic material is processed using the resist film, which is an organic film, as a mask. Suppression leads to a conflicting relationship. Therefore, it is necessary to suppress a change in the minimum dimension while maintaining the processed shape.
[0006]
[Means for Solving the Problems]
The present invention is directed to a dry etching method and a method for manufacturing a semiconductor device, which have been made to solve the above problems.
[0007]
The dry etching method of the present invention is a dry etching method in which a concave portion is formed by dry etching an antireflection film made of an organic material using a mask provided with an opening in a resist film, wherein the dry etching process includes: Using a gas containing carbon, hydrogen, and fluorine as an etching gas or a mixed gas obtained by adding oxygen and a rare gas to a gas containing carbon and fluorine, the antireflection film is anisotropic under etching conditions for maintaining the mask shape. A first step of etching, and after the first step, the reflection is performed under the condition that the width of the recess formed in the antireflection film is adjusted to the width of the opening of the mask while maintaining the shape of the opening of the mask. And a second step of etching the prevention film.
[0008]
The method for manufacturing a semiconductor device according to the present invention includes the steps of: using a mask provided with an opening in a resist film; performing dry etching on an antireflection film made of an organic material formed on a hard mask having an opening formed therein; A dry etching process in which oxygen and a rare gas are added to a gas containing carbon, hydrogen, and fluorine as an etching gas or a gas containing carbon and fluorine as an etching gas. A first step of performing anisotropic etching of the antireflection film using a mixed gas under etching conditions for maintaining the mask shape, and after the first step, maintaining the shape of the opening of the mask while maintaining the opening shape of the mask. A second step of etching the antireflection film under conditions that match the width of the concave portion formed in the antireflection film with the width of the opening.
[0009]
In the dry etching method and the method for manufacturing a semiconductor device, dry etching is performed by using a gas containing carbon, hydrogen, and fluorine as an etching gas or a mixed gas obtained by adding oxygen and a rare gas to a gas containing carbon and fluorine as an etching gas. First, since the antireflection film is subjected to anisotropic etching under the condition that the mask shape is maintained, the shoulder of the mask opening portion made of the resist film is etched without sagging, and the antireflection film is further opened. The anisotropic etching process is performed without becoming larger than the size of the portion. For this reason, the anti-reflection film side wall obtained by dry etching has a so-called tapered shape that becomes thinner from the top toward the bottom. The reason for the tapered shape is that the amount of deposits adhering to the etched sidewall portions increases.
[0010]
Next, using a resist mask, a gas containing fluorine and a gas containing hydrogen and fluorine or a mixed gas of oxygen and a rare gas added to a gas containing carbon and fluorine is used as an etching gas. The anti-reflection film is etched under etching conditions that match the width of the recess formed in the anti-reflection film with the width, and the width of the recess formed in the anti-reflection film is matched with the opening width of the mask made of the resist film. This etching step is realized by performing etching in which the anisotropy is weakened and the isotropic property is increased compared to the etching in the first step. This makes it possible to form a vertical concave portion in which the opening width of the mask is transferred with high precision in an antireflection film made of a thick organic material different from the resist, using a mask made of an organic material. At this time, a shape in which the spread of the upper portion of the mask opening made of resist is suppressed is realized. Also, the resist selectivity is improved.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment according to the dry etching method of the present invention will be described.
[0012]
First, an example of a dry etching apparatus used in the present invention will be described with reference to the schematic configuration diagram of FIG. FIG. 2 shows a bias-electron cyclotron resonance (ECR) plasma dry etching apparatus as an example.
[0013]
As shown in FIG. 2, the
[0014]
In the
[0015]
Next, an embodiment of the dry etching method of the present invention will be described with reference to the schematic configuration sectional view of FIG. In this dry etching, for example, the
[0016]
As shown in FIG. 1A, an
[0017]
Next, as shown in FIG. 1B, the
[0018]
Here, trifluoromethane (CHF 3 ) was used as a gas containing carbon, hydrogen, and fluorine as an etching gas, and a mixed gas to which oxygen (O 2 ) and argon (Ar) were added as a rare gas was used. The gas flow rates (flow rates in the standard state) were set to CHF 3 / O 2 / Ar = 30/20/200 (cm 3 / min). This flow rate value is an example, and the flow rate is basically set so that CHF 3 is larger than O 2 . The pressure of the etching atmosphere (chamber pressure) was set to, for example, 4.0 Pa, and the RF power was set to, for example, S = 900 W, A = 150 W, and B = 400 W. As described above, the RF power is set higher than the conventional etching conditions, and the etching conditions are set to increase the plasma density. Further, the etching time was set to 100 seconds corresponding to just etching.
[0019]
As a result, the
[0020]
Next, as shown in FIG. 1C, the
[0021]
Here, trifluoromethane (CHF 3 ) was used as a gas containing carbon, hydrogen, and fluorine as an etching gas, and a mixed gas to which oxygen (O 2 ) and argon (Ar) were added as a rare gas was used. The gas flow rates (flow rates in the standard state) were set to CHF 3 / O 2 / Ar = 30/20/200 (cm 3 / min). This flow rate value is an example, and the flow rate is basically set so that CHF 3 is larger than O 2 . The etching atmosphere pressure (chamber pressure) was set to, for example, 4.0 Pa, and the RF power was set to, for example, S = 300 W, A = 100 W, and B = 100 W. Thus, the RF power is made smaller than the conventional etching condition, and the etching condition is such that the plasma density becomes lower. Further, the etching processing time was 30 seconds as a result of adjusting the minimum dimension value.
[0022]
As a result, using a
[0023]
When a gas containing carbon, hydrogen, and fluorine is used as the etching gas, a dense deposit is formed on the surface of the etching portion and the surface of the
[0024]
Next, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to the schematic cross-sectional view of FIG. In this manufacturing method, for example, the bias-ECR etching apparatus described with reference to FIG. 2 can be used.
[0025]
As shown in FIG. 2A, a
[0026]
Next, as shown in FIG. 3B, the
[0027]
In order to perform anisotropic dry etching, the bias applied to the
[0028]
Here, trifluoromethane (CHF 3 ) was used as a gas containing carbon, hydrogen, and fluorine as an etching gas, and a mixed gas to which oxygen (O 2 ) and argon (Ar) were added as a rare gas was used. The gas flow rates (flow rates in the standard state) were set to CHF 3 / O 2 / Ar = 30/20/200 (cm 3 / min). This flow rate value is an example, and the flow rate is basically set so that CHF 3 is larger than O 2 . The etching atmosphere pressure (chamber pressure) was set to, for example, 4.0 Pa, and the RF power was set to, for example, S = 900 W, A = 150 W, and B = 400 W. As described above, the RF power is set higher than the conventional etching conditions, and the etching conditions are set to increase the plasma density. Further, the etching time was set to 100 seconds corresponding to just etching.
[0029]
As a result, the
[0030]
Next, as shown in FIG. 3C, the
[0031]
In this dry etching, the substrate bias is set to 50 V or more and 200 V or less at Vdc, so that overetching is performed under the isotropic etching condition, and the minimum dimension (CD) of the
[0032]
Here, trifluoromethane (CHF 3 ) was used as a gas containing carbon, hydrogen, and fluorine as an etching gas, and a mixed gas to which oxygen (O 2 ) and argon (Ar) were added as a rare gas was used. The gas flow rates (flow rates in the standard state) were set to CHF 3 / O 2 / Ar = 30/20/200 (cm 3 / min). This flow rate value is an example, and the flow rate is basically set so that CHF 3 is larger than O 2 . The etching atmosphere pressure (chamber pressure) was set to, for example, 4.0 Pa, and the RF power was set to, for example, S = 300 W, A = 100 W, and B = 100 W. Thus, the RF power is made smaller than the conventional etching condition, and the etching condition is such that the plasma density becomes lower. Further, the etching processing time was 30 seconds as a result of adjusting the minimum dimension value.
[0033]
As a result, the width of the
[0034]
As described above, when a gas containing carbon, hydrogen, and fluorine is used as an etching gas, dense deposits are formed on the surface layer of the etched portion and the surface layer of the
[0035]
If a gas containing carbon and fluorine is used instead of a gas containing carbon, hydrogen and fluorine as the etching gas, the
[0036]
The
[0037]
In the above embodiments, difluoromethane (CH 2 F 2 ) and monofluoromethane (CH 3 F) are used as the gas containing carbon, hydrogen, and fluorine, in addition to trifluoromethane (CHF 3 ). Hexafluorocyclobutene (C 4 F 6 ), octafluorocyclobutane (C 4 H 8 ), and octafluorocyclopentene (C 5 F 8 ) can be used as the gas containing carbon and fluorine.
[0038]
In each of the above embodiments, when the bias RF power at the time of dry etching is increased, the remaining film of the mask 24 (resist film 22) in the
[0039]
In each of the above embodiments, the selectivity of the resist
[0040]
【The invention's effect】
As described above, according to the dry etching method and the method of manufacturing a semiconductor device of the present invention, the spread of the upper portion of the opening formed in the resist film mask is suppressed, and the antireflection film including the antireflection film or the hard mask is prevented. It is possible to form a concave portion having a vertical side wall in a state where the minimum dimension (CD) value after processing is adjusted to the film. Further, the resist selectivity can be improved. Therefore, the etching using the organic resist film as a mask enables the antireflection film made of an organic material to be subjected to high-precision etching, so that the antireflection film or the antireflection film and the hard mask are formed. The dimensional accuracy of the concave portion can be improved, and the yield can be improved.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing an embodiment of a dry etching method according to the present invention.
FIG. 2 is a schematic configuration diagram showing a dry etching apparatus used for dry etching of the present invention.
FIG. 3 is a schematic sectional view showing one embodiment of a method for manufacturing a semiconductor device of the present invention.
FIG. 4 is a schematic sectional view illustrating a conventional technique.
FIG. 5 is a schematic cross-sectional view illustrating a problem of a conventional technique.
[Explanation of symbols]
Reference numeral 21: antireflection film, 22: resist film, 23: opening, 24: mask, 25: concave portion
Claims (5)
前記ドライエッチング加工は、
エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、
前記マスク形状を維持するエッチング条件で前記反射防止膜を異方性エッチング加工する第1工程と、
前記第1工程後、前記マスクの開口部形状を維持した状態で前記マスクの開口部幅に前記反射防止膜に形成される凹部の幅を合わせ込む条件で前記反射防止膜をエッチング加工する第2工程と
を備えたことを特徴とするドライエッチング方法。A dry etching method of forming a concave portion by dry etching an antireflection film made of an organic material using a mask having an opening in a resist film,
The dry etching process,
Using a gas containing carbon, hydrogen and fluorine as an etching gas or a mixed gas obtained by adding oxygen and a rare gas to a gas containing carbon and fluorine,
A first step of anisotropically etching the antireflection film under etching conditions that maintain the mask shape;
After the first step, etching the antireflection film under the condition that the width of the recess formed in the antireflection film is adjusted to the width of the opening of the mask while maintaining the shape of the opening of the mask. And a dry etching method.
ことを特徴とする請求項1記載のドライエッチング方法。2. The dry etching method according to claim 1, wherein the etching in the second step is performed with anisotropy weakened and anisotropy weakened compared to the etching in the first step.
前記ドライエッチング加工は、
エッチングガスに炭素と水素とフッ素とを含むガスもしくは炭素とフッ素とを含むガスに酸素と希ガスを添加した混合ガスを用い、
前記マスク形状を維持するエッチング条件で前記反射防止膜を異方性エッチング加工する第1工程と、
前記第1工程後、前記マスクの開口部形状を維持した状態で前記マスクの開口部幅に前記反射防止膜に形成される凹部の幅を合わせ込む条件で前記反射防止膜をエッチング加工する第2工程と
を備えたことを特徴とする半導体装置の製造方法。Using a mask having an opening in a resist film, dry etching an antireflection film made of an organic material formed on a hard mask having an opening formed therein to form a concave portion; A manufacturing method,
The dry etching process,
Using a gas containing carbon, hydrogen and fluorine as an etching gas or a mixed gas obtained by adding oxygen and a rare gas to a gas containing carbon and fluorine,
A first step of anisotropically etching the antireflection film under etching conditions that maintain the mask shape;
After the first step, etching the antireflection film under the condition that the width of the recess formed in the antireflection film is adjusted to the width of the opening of the mask while maintaining the shape of the opening of the mask. And a method of manufacturing a semiconductor device.
ことを特徴とする請求項3記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein the etching in the second step is performed by weakening the anisotropy and increasing the isotropic property as compared with the etching in the first step.
前記ハードマスクを前記反射防止膜と同等にドライエッチングする
ことを特徴とする請求項3記載の半導体装置の製造方法。In dry etching using a gas containing carbon, hydrogen and fluorine as the etching gas,
4. The method according to claim 3, wherein the hard mask is dry-etched as well as the anti-reflection film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371280A JP2004207286A (en) | 2002-12-24 | 2002-12-24 | Dry etching method and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371280A JP2004207286A (en) | 2002-12-24 | 2002-12-24 | Dry etching method and method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207286A true JP2004207286A (en) | 2004-07-22 |
Family
ID=32810203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371280A Pending JP2004207286A (en) | 2002-12-24 | 2002-12-24 | Dry etching method and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207286A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005598A (en) * | 2005-06-24 | 2007-01-11 | Tokyo Ohka Kogyo Co Ltd | Pattern-coating material and pattern-forming method |
JP2007234770A (en) * | 2006-02-28 | 2007-09-13 | Tokyo Electron Ltd | Plasma etching method, and computer-readable recording medium |
JP2009223250A (en) * | 2008-03-19 | 2009-10-01 | Nikon Corp | Method for manufacturing optical element array, optical element array, and optical system |
US20120026593A1 (en) * | 2009-03-25 | 2012-02-02 | Tokyo Electron Limited | Microlens array manufacturing method, and microlens array |
JP5234886B2 (en) * | 2004-10-25 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
CN108885990A (en) * | 2016-03-29 | 2018-11-23 | 东京毅力科创株式会社 | The method that treated object is handled |
-
2002
- 2002-12-24 JP JP2002371280A patent/JP2004207286A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5234886B2 (en) * | 2004-10-25 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP2007005598A (en) * | 2005-06-24 | 2007-01-11 | Tokyo Ohka Kogyo Co Ltd | Pattern-coating material and pattern-forming method |
JP2007234770A (en) * | 2006-02-28 | 2007-09-13 | Tokyo Electron Ltd | Plasma etching method, and computer-readable recording medium |
JP2009223250A (en) * | 2008-03-19 | 2009-10-01 | Nikon Corp | Method for manufacturing optical element array, optical element array, and optical system |
US20120026593A1 (en) * | 2009-03-25 | 2012-02-02 | Tokyo Electron Limited | Microlens array manufacturing method, and microlens array |
CN102362201A (en) * | 2009-03-25 | 2012-02-22 | 东京毅力科创株式会社 | Method for manufacturing microlens array, and microlens array |
CN108885990A (en) * | 2016-03-29 | 2018-11-23 | 东京毅力科创株式会社 | The method that treated object is handled |
CN108885990B (en) * | 2016-03-29 | 2023-06-30 | 东京毅力科创株式会社 | Method for treating object to be treated |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326307B1 (en) | Plasma pretreatment of photoresist in an oxide etch process | |
US5354417A (en) | Etching MoSi2 using SF6, HBr and O2 | |
US6284149B1 (en) | High-density plasma etching of carbon-based low-k materials in a integrated circuit | |
KR101476435B1 (en) | Method for multi-layer resist plasma etch | |
US6670278B2 (en) | Method of plasma etching of silicon carbide | |
US6569774B1 (en) | Method to eliminate striations and surface roughness caused by dry etch | |
US4472237A (en) | Reactive ion etching of tantalum and silicon | |
US6686293B2 (en) | Method of etching a trench in a silicon-containing dielectric material | |
US20070243714A1 (en) | Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step | |
JP2002520853A (en) | Particularly useful for double inlays, dielectric multilayer plasma etch process | |
JP2009076661A (en) | Method for manufacturing semiconductor device | |
JP2006013190A (en) | Method of manufacturing semiconductor device | |
US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
EP1667216A2 (en) | Dielectric etch method with high density and low bombardment energy plasma providing high etch rates | |
JP2004519838A (en) | Method for etching titanium nitride | |
JP3213803B2 (en) | Method for forming slope contact hole in semiconductor using high-density plasma etching equipment | |
US6410451B2 (en) | Techniques for improving etching in a plasma processing chamber | |
JP2005191254A (en) | Method of manufacturing semiconductor device | |
TWI784183B (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
JPH1098029A (en) | Processing method for etching anti-reflection organic coating from substrate | |
JP2004505464A (en) | Method for removing organic residues from semiconductor structures | |
US4937643A (en) | Devices having tantalum silicide structures | |
JPH1197414A (en) | Plasma etching method for silicon-oxide based insulating film | |
JP2004207286A (en) | Dry etching method and method of manufacturing semiconductor device | |
JP2002198362A (en) | Semiconductor manufacturing method including process forming contact holes by using ch2f2 gas |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
A977 | Report on retrieval |
Effective date: 20070828 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070904 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071105 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |