JP2004200592A

JP2004200592A - Method of driving solid-state imaging device

Info

Publication number: JP2004200592A
Application number: JP2002370381A
Authority: JP
Inventors: Makoto Kobayashi; 誠小林; Hiroo Umetsu; 裕生梅津; Katsumi Ikeda; 勝己池田
Original assignee: Fujifilm Microdevices Co Ltd; Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp; Fujifilm Microdevices Co Ltd
Priority date: 2002-12-20
Filing date: 2002-12-20
Publication date: 2004-07-15
Anticipated expiration: 2022-12-20
Also published as: JP4181871B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of driving a solid-state imaging device in which a photographed image can be obtained while reducing image deterioration caused by generation of white longitudinal lines. <P>SOLUTION: A term A is a vertical transfer term, a term B is a horizontal transfer term, a term C is the term for transferring signal charges remaining in a line memory to a horizontal transfer part, and a term D is a horizontal transfer term. In the terms B-D, driving pulses ϕV1-ϕV4 are not changed and a transfer operation of a vertical transfer part is stopped. During the terms, a charge transfer step that operates as a barrier region is driven to become one step (portion corresponding to an electrode V4) per photoelectric transducers to be transferred. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子と、前記光電変換素子に隣接して設けられ、前記光電変換素子で発生した電荷を列方向に転送する複数の垂直転送部と、前記垂直転送部によって転送される電荷を、行方向に転送する水平転送部とを含む固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
固体撮像素子として、ＣＣＤを利用した電荷転送部によって信号電荷を転送し、撮像データを得るものが知られている。この固体撮像素子は、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子と、光電変換素子に隣接して設けられ、光電変換素子の電荷を列方向に転送する複数の垂直転送部と、垂直転送部からの電荷を、行方向に転送する水平転送部と、水平転送部によって転送される電荷に応じた信号を出力する出力部とを有している。
【０００３】
垂直転送部を構成する第１のタイプの電荷転送素子は、不純物濃度がほぼ一定のｎ型電荷転送チャネルと、このチャネル上に膜厚がほぼ一定の絶縁膜を介して設けられた複数の電荷転送電極を含んで構成される。このタイプの電荷転送素子では、個々の電荷転送電極に印加する電圧の相対的な大小関係に応じて、相対的に高いレベルの電圧を印加した電極の下にはポテンシャル・ウェル領域が、相対的に低いレベルの電圧を印加した電極の下にはポテンシャル・バリア領域が形成され、ポテンシャル・ウェル領域の上流側及び下流側にポテンシャル・バリア領域を形成すれば、このポテンシャル・ウェル領域内に電荷を閉じこめることができる。
【０００４】
したがって、個々の電極に印加する電圧の高さを適宜制御することにより、２つのポテンシャル・バリア領域によって挟まれたポテンシャル・ウェル領域を所望方向に順次移動させることができ、ポテンシャル・ウェル領域内の電荷を所望方向に転送することができる。
【０００５】
なお、本明細書においては、電荷転送素子によって転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定する。
【０００６】
水平転送部を構成する第２のタイプの電荷転送素子は、ｎ型不純物の濃度が相対的に高い領域（以下、この領域を「ｎ型不純物添加領域」という。）と相対的に低い領域（以下、この領域を「ｎ^-型不純物添加領域」という。）とが交互に形成された電荷転送チャネルと、このチャネル上に膜厚がほぼ一定の絶縁膜を介して設けられた複数の電荷転送電極を含んで構成される。電荷転送電極は、通常、ｎ型不純物添加領域及びｎ^-型不純物添加領域それぞれの上方に１つずつ配置され、１つのｎ^-型不純物添加領域上に配置された電荷転送電極と、その下流側のｎ型不純物添加領域上に配置された電荷転送電極とは共通結線される。共通結線される２つの電荷転送電極は、１つの電極としてもよい。
【０００７】
このタイプの電荷転送素子では、個々のｎ型不純物添加領域はｎ^-型不純物添加領域に対して常にポテンシャル・ウェル領域となり、ポテンシャル・ウェル領域内の電荷は、ポテンシャル・バリア領域（この場合は、ｎ^-型不純物添加領域）によって、移動が禁止される。したがって、電荷転送電極に印加する電圧の高さを制御することによって、ポテンシャル・バリア領域からポテンシャル・ウェル領域に向かう方向に電荷を転送することができる。
【０００８】
以下の記載では、「ポテンシャル・ウェル領域」を単に「ウェル領域」と、「ポテンシャル・バリア領域」を単に「バリア領域」と記述する。また、第１のタイプの電荷転送素子においては、１つの電荷転送電極とその下方に位置する電荷転送チャネルの一領域とによって構成される要素を、第２のタイプの電荷転送素子においては、１つのｎ^-型不純物添加領域型不純物添加領域とその下流側のｎ型不純物添加領域、及びそれらの上方に配置された電荷転送電極とによって構成される要素を、「電荷転送段」と記述する。
【０００９】
このような垂直転送部及び水平転送部を備えた固体撮像素子は、垂直転送部に読み出された信号電荷を水平転送部に転送し、水平転送部によって転送された信号電荷を電圧信号に変換して出力する。固体撮像素子によって静止画撮影を行う場合は、全ての光電変換素子からの信号電荷をそれぞれ画素信号として利用するが、固体撮像素子を用いた電子スチルカメラにおけるモニタモード（カメラのモニタに撮影画像を表示するモード）や、動画撮影モード（記録画素数が一般に少ない。）では、垂直方向及び水平方向に間引いた信号を得れば充分である。
【００１０】
垂直方向の間引きは、光電変換素子から垂直転送部への読み出しを間引いたり、垂直方向の複数の光電変換素子の電荷を垂直転送路で加算（混合）させたりすることによって実現される。また、水平方向の間引きは、垂直転送部と水平転送部との間に、信号電荷を一時蓄積するラインメモリを設け、垂直転送部から水平転送部への転送列を間引いた入り、水平転送部で複数の垂直転送部から電荷を加算（混合）することによって実現される。信号電荷の加算を行うと、信号処理上１つの画素として扱われる信号量（電荷量）が増加しているので、撮影感度を向上させることができる。
【００１１】
水平転送部において信号電荷の加算を行う固体撮像素子は、特許文献１に示されている。図５は、水平転送部において信号電荷の加算を行う固体撮像素子の一例の概略構成を平面的に示す図であり、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子１０と、光電変換素子１０に隣接して設けられ、光電変換素子１０で発生した信号電荷を列方向Ｙに転送する複数の垂直転送部２０と、垂直転送部２０の端部に設けられ、垂直転送部２０からの信号電荷を一時蓄積するラインメモリ３０と、ラインメモリ３０からの信号電荷を行方向Ｘに転送する水平転送部４０と、水平転送部４０によって転送される信号電荷に応じた信号を出力する出力部５０、光電変換素子１０の信号電荷を垂直転送部２０に読み出す電荷読み出し部６０を含む。なお、図５では、光電変換素子１０、ラインメモリ３０、電荷読み出し部６０は、一部のみに番号を付してある。
【００１２】
光電変換素子１０は、埋込型のフォトダイオードで実現され、入射光量に応じた信号電荷を発生し蓄積する。各光電変換素子１０の上方には、色フィルタ（図示せず）が設けられ、各光電変換素子１０は、フィルタの色に対応した分光感度の信号電荷を発生し蓄積する。色フィルタは、例えば赤色（以下、単に「Ｒ」と記述する場合もある）、緑色（以下、単に「Ｇ」と記述する場合もある）、青色（以下、単に「Ｂ」と記述する場合もある）の３原色で構成される。
【００１３】
垂直転送部２０は、光電変換素子１０から読み出された電荷を蓄積し、転送する垂直転送チャネルとその上方に設けられた垂直転送電極（図５においては、垂直転送チャネル領域に対応する領域を概略的に垂直転送部２０として記載してある。）を含む第１のタイプの電荷転送素子で構成される。光電変換素子１０の信号電荷は、電荷読み出し部６０を介して垂直転送部２０に読み出される。光電変換素子１０、垂直転送部２０、電荷読み出し部６０の形状及び配置、垂直転送電極（図示せず）の形状、配置等は、種々のものが周知であるので、詳細な記載は省略する。
【００１４】
ラインメモリ３０は、垂直転送部２０に続く１つの電荷転送段として構成される。ラインメモリ３０を構成する電荷転送段は、第２のタイプの電荷転送素子の電荷転送段と同様の構成を有し、上流の垂直転送部２０側にｎ^-型不純物添加領域、下流の水平転送部４０側にｎ型不純物添加領域が形成されている。したがって、上流側に隣接する垂直転送部２０の電荷転送段に信号電荷を蓄積した後、その電荷転送段に相対的に低いレベルの電圧を印加し、ラインメモリに相対的に高いレベルの電圧を印加することにより、垂直転送部２０からの信号電荷をラインメモリ３０に転送し、蓄積することができる。
【００１５】
図６に、垂直転送部２０の転送段とそれに続くラインメモリ３０の関係を模式的に示す。図６においては、１つの光電変換素子１０に対して電荷転送段が４段（それぞれの電荷転送段に対応する垂直転送電極Ｖ１、Ｖ２、Ｖ３、Ｖ４で示す。）形成され、その最下流に連続してラインメモリ３０（転送制御電極をＬＭで示す。）が設けられる。
【００１６】
水平転送部４０は、第２のタイプの電荷転送素子で構成され、１つの垂直転送部２０に対応して１つの電荷転送段を有する。そして、垂直転送部２０の下流端に設けられたラインメモリ３０に蓄積された信号電荷が対応する電荷転送段に転送され、蓄積され、出力部５０に転送される。
【００１７】
図７は、図５に示す固体撮像素子の、垂直転送部、ラインメモリ、及び水平転送部の構成を概略的に示す部分平面図であり、図８は、図７のＡ−Ａ断面を示す図である。なお、図８は、垂直転送部、ラインメモリ、水平転送部の各電極及び不純物領域相互の位置関係を示すもので、各要素の寸法（例えば、水平転送電極Ｈ１下方のｎ型不純物領域の寸法）は、正確ではない。
【００１８】
チャネルストップ領域２２（一部のみ番号を付してある。）に区画された垂直転送チャネル２１（一部のみ番号を付してある。）上には、最下流の光電変換素子に対応する垂直転送電極Ｖ１、Ｖ２、Ｖ３、Ｖ４が設けられ、続いて転送制御電極ＬＭ（この例では、第１の転送制御電極ＬＭ１と第２の転送制御電極ＬＭ２が設けられるが、電圧が印加されるので、単に「ＬＭ」と記述する。）が設けられる。図８の断面図に示すように。垂直転送チャネル２１は、ｎ型不純物領域で形成され、垂直転送チャネル２１に続いてラインメモリ３０のｎ^-型不純物領域３１、ｎ型不純物領域３２が設けられる。
【００１９】
水平転送部４０は、行方向に帯状に延在する１本の水平転送チャネル４１と、水平転送チャネル４１の上方に形成された多数個の第１水平転送電極Ｈａと第２水平転送電極Ｈｂ（図７では一部にのみ番号を付してある。）とを有する。第１水平転送電極Ｈａは、水平転送チャネルのｎ型不純物領域４３上方に設けられ、第２水平転送電極Ｈｂは、水平転送チャネルのｎ^-型不純物領域４２上方に設けられる。第２水平転送電極Ｈｂは、ラインメモリの転送制御電極ＬＭと第１水平転送電極Ｈａとの間の領域に回り込んでおり、回り込んだ部分の下方もｎ^-型不純物領域となっている。
【００２０】
垂直転送電極Ｖ１、Ｖ２、Ｖ３、Ｖ４は、４相の駆動パルスφＶ１〜φＶ４で駆動され、水平転送電極Ｈａ、Ｈｂは、８相の駆動パルスφＨ１〜φＨ８で駆動される。同じ電荷転送段を構成する垂直転送電極Ｈａ、Ｈｂには、同一の駆動パルスが印加されるので、必要に応じて、垂直転送電極ＨａとＨｂを、対応する印加される駆動パルスφＨ１〜φＨ８に合わせ、Ｈ１〜Ｈ８と記述する。
【００２１】
図９は、図８に示した部分の不純物領域の電位レベルを、垂直転送電極Ｖ１〜Ｖ４、転送制御電極ＬＭ、及び水平転送電極Ｈ１、Ｈ７、Ｈ８に印加される駆動パルスのレベルの変化に対応させて示したものである。図９における「Ｈ」は、対応する電極に相対的に高いレベル（以下、単に「ハイレベル」と記述する。）の電圧が印加されている状態（以下、単に「ハイレベル」と記述する。）を示し、「Ｌ」は、対応する電極に相対的に低いレベルの電圧が印加されている状態（以下、単に「ローレベル」と記述する。）を示す。
【００２２】
図９（ａ）は、電極Ｖ１、Ｖ４、Ｈ１、Ｈ７がローレベル、電極Ｖ２、Ｖ３、ＬＭ、Ｈ８がハイレベルとなっており、垂直転送部２０の信号電荷が電極Ｖ２、Ｖ３の下方に蓄積されている状態を示す。この状態から、図９（ｂ）に示すように、電極Ｖ４をハイレベルにすると、電極Ｖ４下方のバリア領域がなくなるので、信号電荷は電極ＬＭ下方のラインメモリ３０に移動する。
【００２３】
次いで、図９（ｃ）に示すように、電極Ｖ４をローレベルにしてバリア領域を形成して垂直転送部２０への移動を禁止した後、電極Ｈ１をハイレベルにする。しかし、ラインメモリ３０と水平転送部４０との間にはｎ^-不純物領域が存在するので、ラインメモリ３０の信号電荷は移動しない。図９（ｄ）に示すように電極ＬＭをローレベルにすると、信号電荷は電極Ｈ１下方に移動する。この状態が、垂直転送部２０から水平転送部４０に信号電荷が移動した状態である。
【００２４】
水平転送部４０における移動は、隣接する電極のレベルを変化させ、上流側をローレベルにすることによって行う。図９（ｅ）に示すように、電極Ｈ１、Ｈ８が共にローレベルの場合も、図Ｘ（ｄ）と同様信号電荷は移動しない。図９（ｄ）の状態から電極Ｈ１をローレベルにしたり、図９（ｅ）の状態から電極Ｈ８をハイレベルにしたりして、上流側の電極をローレベル、下流側の電極をハイレベルにすると、上流側に蓄積された信号電荷は下流側に移動する。
【００２５】
以上説明したラインメモリ３０から水平転送部４０及び水平転送部４０内の電荷移動を整理すると、図１０のようになる。図１０に示すように電荷が移動する条件は、電荷が蓄積された領域に対応する電極の電圧レベルがローレベルで、その電極の次の電極の電圧レベルがハイレベルの場合のみであるので、転送制御電極ＬＭ及び水平転送電極Ｈ１〜Ｈ８に印加する電圧のレベルを制御することにより、電荷の移動を自由に制御できる。
【００２６】
次に、図５〜図１０を用いて説明した従来の固体撮像素子の動作を説明する。図１１及び図１２は、全ての光電変換素子で発生し蓄積した信号電荷を読み出して転送し、各光電変換素子に対応した撮影画像信号を出力する場合の動作を説明する図である。図１１及び図１２においては、便宜的に３２個の光電変換素子が、４行８列に配置されているものとして記載したが、実際には数十万個ないし数百万個の光電変換素子が設けられる。また、各光電変換素子上に配置される色フィルタは、Ｇを正方格子状、ＲとＢを斜め市松状に配列した一般的なＧストライプ配列とする。水平転送電極（図示せず）には、８相の水平転送パルスが印加される。
【００２７】
図１１（ａ）は、光電変換素子１０に各色フィルタに対応した分光感度の検出光に対応した信号電荷が発生し蓄積された状態を示す。なお、図１１及び図１２における「Ｒ」、「Ｇ」、「Ｂ」は、それぞれ赤、緑、青に対応した信号電荷を示す（蓄積される信号電荷が記載される他の図においても同様である。）。また、参照番号は、一部省略して付してある。
【００２８】
図１１（ｂ）は、光電変換素子１０に蓄積された信号電荷を垂直転送部２０に読み出した状態を示し、図１１（ｃ）は、垂直転送を行って、最下流の光電変換素子行の信号電荷がラインメモリ３０に転送された状態を示す。垂直転送部２０への読み出し及び垂直転送部２０における転送は、垂直転送電極及び垂直転送電極と一体の読み出し電極（いずれも図示せず）に対する駆動パルスを制御することによって行われる。
【００２９】
ラインメモリ３０に蓄積された信号電荷を水平転送部４０に転送し、さらに水平転送部４０を出力部５０に向けて転送するには、ラインメモリ３０の転送制御電極ＬＭをローレベル、奇数番の水平転送電極Ｈ１、Ｈ３、Ｈ５、Ｈ７をハイレベル、偶数番の水平転送電極Ｈ２、Ｈ４、Ｈ６、Ｈ８をローレベルにする。各電極にこのような電圧を印加すると、奇数番列の信号電荷が、奇数番の水平転送電極Ｈ１、Ｈ３、Ｈ５、Ｈ７に対応する電荷転送段に転送される（図１２（ａ）参照）。そして、ラインメモリ３０の転送制御電極ＬＭをハイレベルにした後、水平転送電極Ｈ１〜Ｈ８に対する印加電圧をハイレベルとローレベルとで繰り返し反転させることにより、水平転送部４０の信号電荷を出力部５０に転送する。
【００３０】
続いて、ラインメモリ３０に残された偶数番列の信号電荷を水平転送部４０に転送するため、ラインメモリ３０の転送制御電極ＬＭをローレベル、偶数番の水平転送電極Ｈ２、Ｈ４、Ｈ６、Ｈ８をハイレベル、奇数番の水平転送電極Ｈ１、Ｈ３、Ｈ５、Ｈ７をローレベルにする。各電極にこのような電圧を印加すると、図１２（ｂ）に示すように、偶数番列の信号電荷が水平転送部４０に転送される。そして、奇数番列の信号電荷の転送と同様、ラインメモリ３０の転送制御電極ＬＭをハイレベルにした後、水平転送電極Ｈ１〜Ｈ８に対する印加電圧をハイレベルとローレベルとで繰り返し反転させることにより、水平転送部４０の信号電荷を出力部５０に転送することができる。
【００３１】
１行分の信号電荷を出力部５０への転送が終了すると、さらに、垂直転送を行って、最下流の光電変換素子行の信号電荷をラインメモリ３０に転送し、同様の水平転送部４０への転送及び水平転送部４０内の転送を繰り返す。
【００３２】
図１３に、垂直転送部２０の垂直転送電極Ｖ１〜Ｖ４とラインメモリ３０の転送制御電極ＬＭに印加される駆動パルスφＶ１〜φＶ４とφＬＭのタイミングチャート、及び駆動パルスφＶ１〜φＶ４とφＬＭの状態に対応した垂直転送部２０及びラインメモリ３０の状態を示す。図１３は、図１１及び図１２に示す転送動作に対応するものである。
【００３３】
図１３における期間Ａは、垂直転送期間であり、垂直転送部２０に蓄積された信号電荷が光電変換素子１行に対応する段数だけ下流側に転送されると共に、最下流の電荷蓄積領域となっている垂直転送段の信号電荷がラインメモリ３０に転送される期間である。期間Ａの初期状態においては、垂直転送電極Ｖ２とＶ３、及び転送制御電極ＬＭの印加電圧がハイレベル、垂直転送電極Ｖ１とＶ４の印加電圧がローレベルであり、垂直転送電極Ｖ２とＶ３に対応する電荷転送段がウェル領域となって、信号電荷が蓄積されている（時刻ｔ１の状態参照）。転送制御電極ＬＭに対応する電荷転送段もウェル領域となっているが、図１１及び図１２で説明したように、この状態では水平転送部４０を経て出力されているので、ラインメモリ３０には信号電荷の蓄積はない。
【００３４】
次いで、垂直転送電極Ｖ３とＶ４、及び転送制御電極ＬＭの印加電圧をハイレベル、垂直転送電極Ｖ１とＶ２の印加電圧をローレベルとすると、垂直転送電極Ｖ３とＶ４に対応する電荷転送段がウェル領域となって、信号電荷が蓄積され、垂直転送部２０の最終段の信号電荷は、ラインメモリ３０に転送される（時刻ｔ２の状態参照）。続いて、垂直転送電極Ｖ１とＶ４、及び転送制御電極ＬＭの印加電圧をハイレベル、垂直転送電極Ｖ２とＶ３の印加電圧をローレベルにし（時刻ｔ３の状態参照）、垂直転送電極Ｖ１とＶ２、及び転送制御電極ＬＭの印加電圧をハイレベル、垂直転送電極Ｖ３とＶ４の印加電圧をローレベルにし（時刻ｔ４の状態参照）、さらに垂直転送電極Ｖ２とＶ３、及び転送制御電極ＬＭの印加電圧をハイレベル、垂直転送電極Ｖ１とＶ４の印加電圧をローレベルにして初期状態と同じ印加電圧とすると、ラインメモリ３０に信号電荷が蓄積され、信号電荷が垂直転送部２０を１行だけ転送した状態となる（時刻ｔ５の状態参照）。この状態は、図１１（ｃ）の状態である。
【００３５】
期間Ａの終わりには、転送制御電極ＬＭの印加電圧が一時的にローレベルとなり、蓄積された信号電荷の一部が水平転送部４０に転送される（図１２（ａ）の状態参照）。期間Ａに続く期間Ｂは、水平転送部４０に転送された信号電荷を出力部５０に出力する水平転送期間であり、水平転送部４０に蓄積されているすべての信号電荷が出力される期間となる。
【００３６】
期間Ｂに続く期間Ｃは、ラインメモリ３０に残った信号電荷を水平転送部４０に転送する期間であり、期間Ｃの終わりに、期間Ａの終わりと同様転送制御電極ＬＭの印加電圧が一時的にローレベルとなり、蓄積された信号電荷の残りが水平転送部４０に転送される（図１２（ａ）の状態参照）。そして、期間Ｃに続く期間Ｄ（水平転送期間）で水平転送部４０に転送された残りの信号電荷を出力部５０に転送する。したがって、期間Ａの初期状態をほぼ同じ状態となっている（時刻ｔ６の状態参照）。
【００３７】
図１３から明らかなように、期間Ｂ、Ｃ、及びＤの間は、垂直転送部２０の信号電荷が垂直転送電極Ｖ２とＶ３に対応する電荷転送段に蓄積された状態が継続される。すなわち、垂直転送電極Ｖ２とＶ３の印加電圧がハイレベル、垂直転送電極Ｖ１とＶ４がローレベルの状態が継続される。
【００３８】
次に、垂直転送電極への印加電圧のレベルが一定時間固定される場合に、固体撮像素子からの出力画像データに基づく画像に白縦線が発生する理由を、図１４を用いて説明する。
【００３９】
図１４（ａ）は、垂直転送部２０の転送方向（図５の方向Ｙ）断面の一部を示す図であり、図１４（ｂ）は、対応する電荷転送段の電位レベルの一例を示す図である。垂直転送チャネル２１は、ｎ型不純物領域で形成され、その上方に絶縁膜２２を介して垂直転送電極Ｖ１〜Ｖ４が形成される。このようなＣＣＤ型撮像素子の絶縁膜２２は、製造上のばらつき等により、絶縁性が低下した部分（便宜的に「欠陥部」と記述する。）２３、２４を有する場合がある。このような絶縁膜２２の欠陥が、垂直転送電極Ｖ１〜Ｖ４下方の部分に生じると、垂直転送電極Ｖ１〜Ｖ４から垂直転送チャネル２１へのリークが起こる場合がある。
【００４０】
垂直転送部２０においては、ローレベルの電圧が印加される垂直転送電極は負の電位であり、ローレベルの電圧が印加される垂直転送電極（以下、「ＶＬ電極」と記述する。）から、ハイレベルの電圧が印加される垂直転送電極（以下、「ＶＨ電極」と記述する。）下方のシリコン基板表面に向けて最も大きな電位勾配となる。したがって、ＶＬ電極の下方に絶縁膜２２の欠陥部が存在すると、ＶＬ電極からＶＭ電極下方の電荷転送チャネル２１にリーク性の電流がわずかに流れる。そして、ＶＬ電極に対応する電荷転送段に電荷が蓄積される。
【００４１】
図１４の例では、図示上最右端の垂直転送電極Ｖ４の下方に欠陥部２４が、右側の垂直転送電極Ｖ１の下方に欠陥部２３が存在している。図１４に示すように、垂直転送電極Ｖ１〜Ｖ４の駆動パルスφＶ１〜φＶ４の内、駆動パルスφＶ２とφＶ３がハイレベル、駆動パルスφＶ１とφＶ４がローレベルとすると、記号Ｉで示すリーク性の電流が流れる。この状態が、図１３の時刻ｔ５〜ｔ６の状態であるとすると、継続してリーク性の電流が流れるため、垂直転送電極Ｖ２とＶ３に対応する電荷転送段には、図１４の符号Ｑで示すような欠陥に依存する電荷が蓄積される。この電荷Ｑは、同一列の欠陥箇所より上流側の信号電荷全てに加算されることになるので、出力画像データに基づく画像には白縦線が発生することになる。また、この電荷Ｑのレベルは固定であるので、特に低照度撮影時に撮影信号回路のゲインを挙げた場合に、画像に白縦線が目立つことになる。
【００４２】
【特許文献１】
特開２００２−１１２１１９号公報
【００４３】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みなされたものであり、白縦線の発生による画像劣化が少ない撮影画像を得ることができる固体撮像素子の駆動方法を提供するものである。
【００４４】
【課題を解決するための手段】
本発明の駆動方法は、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子と、前記光電変換素子に隣接して設けられ、前記光電変換素子で発生した電荷を列方向に転送する複数の垂直転送部と、前記垂直転送部によって転送される電荷を、行方向に転送する水平転送部とを含む固体撮像素子の駆動方法であって、前記垂直転送部は、印加電圧のレベルに応じてバリア領域又はウェル領域として動作する複数の電荷転送段を含んで構成され、前記電荷転送段は、発生した電荷を前記列方向に転送すべき前記光電変換素子それぞれに対応して４段以上設けられており、前記電荷転送段に蓄積される電荷を前記列方向に転送するに際して、前記垂直転送部の転送動作が停止している期間には、前記バリア領域として動作する電荷転送段が、前記転送すべき光電変換素子当たり１段となるように前記固体撮像素子を駆動するものである。このような駆動を行うと、撮影画像データに基づく画像に白縦線が発生する頻度を減少させることができ、白縦線の発生による画像劣化を減少させることができる。
【００４５】
本発明の駆動方法は、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子と、前記光電変換素子に隣接して設けられ、前記光電変換素子で発生した電荷を列方向に転送する複数の垂直転送部と、前記垂直転送部によって転送される電荷を、行方向に転送する水平転送部とを含む固体撮像素子の駆動方法であって、前記垂直転送部は、印加電圧のレベルに応じてバリア領域又はウェル領域として動作する複数の電荷転送段を含んで構成され、前記電荷転送段に蓄積される電荷を前記列方向に転送するに際して、前記垂直転送部の転送動作が停止している期間には、前記バリア領域として動作する電荷転送段が前記転送すべき光電変換素子当たり１段となると共に、１行分の前記光電変換素子で発生した電荷を水平転送する間に、バリア領域として動作する前記電荷転送段が変化するように前記固体撮像素子を駆動するものである。このような駆動を行うと、撮影画像データに基づく画像に白縦線が発生する場合、その最大レベルをを小さくすることができ、白縦線の発生による画像劣化を減少させることができる。
【００４６】
本発明の駆動方法は、さらに前記垂直転送部の端部に設けられ、前記垂直転送部から転送される電荷を一時蓄積し、前記水平転送部に転送するラインメモリを含み、前記水平転送部は、前記ラインメモリに蓄積された電荷を複数回に分けて転送する前記固体撮像素子の駆動方法であって、１行分の前記光電変換素子で発生した電荷を水平転送する間であって、前記ラインメモリから前記水平転送部への電荷転送時に、バリア領域として動作する前記電荷転送段が変化するように前記固体撮像素子を駆動するものである。このような駆動を行うと、バリア領域として動作する前記電荷転送段を変化させるための駆動信号を容易に生成することができる。
【００４７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。本実施の形態の駆動方法が適用される固体撮像素子は、図５〜図１０を用いて説明した従来の固体撮像素子と同様の構成を有するものである。光電変換素子で蓄積した信号電荷を全て読み出して転送し、各光電変換素子に対応した撮影画像信号を出力する場合の動作は従来と同じである（図１１及び図１２参照）。
【００４８】
（第１の実施の形態）
図１は、本発明の駆動方法の第１の実施の形態を説明する図であり、従来の技術で示した図１３と同様、垂直転送部２０の垂直転送電極Ｖ１〜Ｖ４とラインメモリ３０の転送制御電極ＬＭに印加される駆動パルスφＶ１〜φＶ４とφＬＭのタイミングチャート、及び駆動パルスφＶ１〜φＶ４とφＬＭの状態に対応した垂直転送部２０及びラインメモリ３０の状態を示すものである。同様に、図１１及び図１２に示す転送動作に対応するものである。
【００４９】
期間Ａ〜Ｄも図１３における期間Ａ〜Ｄと同様であり、期間Ａは垂直転送期間、期間Ｂは水平転送期間、期間Ｃはラインメモリ３０に残った信号電荷を水平転送部４０に転送する期間、期間Ｄは水平転送期間である。
【００５０】
期間Ａの初期状態においては、垂直転送電極Ｖ１〜Ｖ３、及び転送制御電極ＬＭの印加電圧がハイレベル、垂直転送電極Ｖ４の印加電圧がローレベルであり、垂直転送電極Ｖ１〜Ｖ３に対応する電荷転送段がウェル領域となって、信号電荷が蓄積されている（時刻ｔ１１の状態参照）。転送制御電極ＬＭに対応する電荷転送段もウェル領域となっているが、図１１及び図１２で説明したように、この状態では水平転送部４０を経て出力されているので、ラインメモリ３０には信号電荷の蓄積はない。
【００５１】
次いで、垂直転送電極Ｖ１の印加電圧をローレベルに変化させ、さらに垂直転送電極Ｖ４の印加電圧をハイレベルに変化させると、垂直転送電極Ｖ２〜Ｖ４に対応する電荷転送段がウェル領域となって、この領域が信号電荷の蓄積領域となり、垂直転送部２０の最下流の蓄積領域の信号電荷は、ラインメモリ３０に転送される（時刻ｔ１２の状態参照）。この状態は、垂直転送部２０の信号電荷を蓄積する電荷転送段のウェル領域が１段シフトした状態である。そして、垂直転送電極Ｖ１〜Ｖ４への印加電圧を順次変化させ、電荷転送段のウェル領域を１段づつシフトさせすことにより、蓄積された信号電荷を１段づつシフトさせる（時刻ｔ１３、ｔ１４、及び時刻ｔ１５の状態参照）。この状態は、図１１（ｃ）の状態である。
【００５２】
期間Ａの終わりに、転送制御電極ＬＭの印加電圧が一時的にローレベルとなり、蓄積された信号電荷の一部が水平転送部４０に転送される（図１２（ａ）の状態参照）点は、図１３に示す従来の駆動方法と同様である。また、期間Ａに続く期間Ｂ（水平転送期間）、期間Ｃ（ラインメモリ３０から水平転送部４０への転送期間）、期間Ｄ（水平転送期間）における駆動方法も図１３に示す従来の駆動方法と同様である。
【００５３】
期間Ｂ〜期間Ｄの間、垂直転送部２０の状態が変化しない点も図１３に示す従来の駆動方法と同じであるが、この間、電荷転送電極Ｖ４に対応する電荷転送段のみがバリア領域となっている点が、図１３に示す従来の駆動方法と異なる点である。すなわち、垂直転送部２０の転送休止期間（期間Ｂ〜期間Ｃ）に、ＶＬ電極となっている垂直転送電極の数が１／２になっている点が異なる。
【００５４】
したがって、リークが発生し易い絶縁膜の欠陥部の上方にＶＬ電極が存在する確率が１／２となり、出力画像データに基づく画像に白縦線が発生する頻度も１／２となる。図３に、白縦線の最大レベルと発生するする頻度の関係を示す。図３は、図１３に示す駆動方法によって駆動したときに発生する白縦線の最大レベルと発生頻度との関係が、破線で表される場合、同じ固体撮像素子を第１の実施の形態の駆動方法で駆動したときには、実線に示す関係となることを示している。
【００５５】
以上、発生した電荷を列方向に転送すべき光電変換素子それぞれに対応して４段の電荷転送段が設けられ、垂直転送部から転送される電荷を一時蓄積し、水平転送部４０に転送するラインメモリ３０を含む固体撮像素子の駆動方法について説明したが、転送すべき光電変換素子それぞれに対応する電荷転送段が４段以上のものに対しても適用可能である。また、ラインメモリ３０が設けられてないものに対しても適用可能である。
【００５６】
（第２の実施の形態）
図２は、本発明の駆動方法の第２の実施の形態を説明する図であり、図１及び図１３と同様、垂直転送部２０の垂直転送電極Ｖ１〜Ｖ４とラインメモリ３０の転送制御電極ＬＭに印加される駆動パルスφＶ１〜φＶ４とφＬＭのタイミングチャート、及び駆動パルスφＶ１〜φＶ４とφＬＭの状態に対応した垂直転送部２０及びラインメモリ３０の状態を示すものである。同様に、図１１及び図１２に示す転送動作に対応するものである。図１と大きく異なる点は、１行分の光電変換素子で発生した信号電荷を水平転送する間に、バリア領域として動作する電荷転送段を変化させている点である。
【００５７】
期間Ａ〜Ｄも図１及び図１３における期間Ａ〜Ｄと同様であり、期間Ａは垂直転送期間、期間Ｂは水平転送期間、期間Ｃはラインメモリ３０に残った信号電荷を水平転送部４０に転送する期間、期間Ｄは水平転送期間である。
【００５８】
期間Ａの初期状態においては、図１と同様、垂直転送電極Ｖ１〜Ｖ３、及び転送制御電極ＬＭの印加電圧がハイレベル、垂直転送電極Ｖ４の印加電圧がローレベルであり、垂直転送電極Ｖ１〜Ｖ３に対応する電荷転送段がウェル領域となって、信号電荷が蓄積されている（時刻ｔ２１の状態参照）。同様に、ラインメモリ３０には信号電荷の蓄積はない。
【００５９】
垂直転送電極Ｖ１〜Ｖ４への印加電圧を順次変化させ、電荷転送段のウェル領域を１段づつシフトさせすことにより、蓄積された信号電荷を１段づつシフトさせる点も、図１と同様である。図２の時刻ｔ２２〜ｔ２５の状態は、それぞれ図１の時刻ｔ１２〜ｔ１５の状態と同じである。
【００６０】
時刻ｔ２５の状態とすることによって、ラインメモリ３０への電荷転送を完全に行った後、駆動パルスφＶ３をローレベルに、次いで駆動パルスφＶ４をハイレベルに変化させることにより、電荷転送電極Ｖ３に対応する電荷転送段をバリア領域とする。そして、期間Ａの終わりに、転送制御電極ＬＭの印加電圧を一時的にローレベルとし、蓄積された信号電荷の一部を水平転送部４０に転送する（事項ｔ２６の状態参照）。図２は、信号電荷転送されない列について示したのものであるので、ラインメモリ３０に信号電荷が残った状態となっている。
【００６１】
そして、ラインメモリ３０から水平転送部４０に転送された信号電荷が水平転送部４０内を転送される期間Ｂの間、垂直転送部２０は、時刻ｔ２６の状態のまま保持される。
【００６２】
期間Ｂに続く期間Ｃでラインメモリ３０から水平転送部４０へ残り信号電荷が転送されるが、水平転送部４０への転送に先だって、バリア領域として動作する電荷転送段が変化させる。期間Ｃの初期状態は、時刻ｔ２６の状態のままであって、電荷転送電極Ｖ３に対応する電荷転送段がバリア領域となっている（時刻ｔ２７の状態参照）が、電荷転送電極Ｖ４に対応する電荷転送段をバリア領域に変化させる。そのため、駆動パルスφＶ４をローレベルにし（時刻ｔ２８の状態参照）、次いで駆動パルスφＶ３をハイレベルに変化させる（時刻ｔ２９の状態参照）。期間Ｂは、水平転送が停止されているので、バリア領域となる電荷転送段を変更する駆動パルスを生成するのが簡単である。
【００６３】
その後、期間Ａの終わりと同様転送制御電極ＬＭの印加電圧が一時的にローレベルとし、ラインメモリ３０に蓄積された信号電荷の残りを水平転送部４０に転送する。
【００６４】
期間Ｃに続く期間Ｄにおいては、水平転送部４０に転送された信号電荷を出力部５０に転送する。この間垂直転送部２０の状態は変更されないので、期間Ｄの終わりには、期間Ａの初期状態をほぼ同じ状態となっている（時刻ｔ３０の状態参照）。
【００６５】
以上説明したように、第２の実施の形態においては、１行分の光電変換素子で発生した信号電荷を水平転送する間に、バリア領域として動作する電荷転送段を変化させている。
【００６６】
したがって、リークが発生し易い絶縁膜の欠陥部の上方にＶＬ電極が存在しても、リーク電流に基づく電荷蓄積期間が減少（図２の例ではラインメモリの信号電荷を半分づつ２回に分けて転送しているので１／２に減少）するので、出力画像データに基づく画像に発生する白縦線の最大レベルが減少する。図４に、白縦線の最大レベルと発生するする頻度の関係を示す。図４は、図１３に示す駆動方法によって駆動したときに発生する白縦線の最大レベルと発生頻度との関係が、破線で表される場合、同じ固体撮像素子を第２の実施の形態の駆動方法で駆動したときには、実線に示す関係となることを示している。
【００６７】
なお、図２では、発生した電荷を列方向に転送すべき光電変換素子それぞれに対応して４段の電荷転送段が設けられ、垂直転送部から転送される電荷を一時蓄積し、水平転送部４０に転送するラインメモリ３０を含む固体撮像素子を駆動方法ついて説明したが、転送すべき光電変換素子それぞれに対応する電荷転送段が３段以上のものに対しても適用可能である。また、ラインメモリ３０に蓄積された電荷を複数回に分けて転送するものでなくても、適用可能である。すなわち、水平転送の途中でバリア領域として動作する前記電荷転送段を変化させることによって白縦線の最大レベルを減少させることが可能である。
【００６８】
【発明の効果】
以上の説明から明らかなように、本発明によれば、白縦線の発生による画像劣化が少ない撮影画像を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の駆動方法における垂直転送部の垂直転送電極とラインメモリの転送制御電極に印加される駆動パルスのタイミングチャート、及び駆動パルスの状態に対応した垂直転送部及びラインメモリの状態を示す図
【図２】本発明の第２の実施の形態の駆動方法における垂直転送部の垂直転送電極とラインメモリの転送制御電極に印加される駆動パルスのタイミングチャート、及び駆動パルスの状態に対応した垂直転送部及びラインメモリの状態を示す図
【図３】本発明の第１の実施の形態の駆動方法による駆動時の白縦線の最大レベルと発生するする頻度の関係を、従来の駆動方法と対比させて示す図。
【図４】本発明の第２の実施の形態の駆動方法による駆動時の白縦線の最大レベルと発生するする頻度の関係を、従来の駆動方法と対比させて示す図。
【図５】水平転送部において信号電荷の加算を行う固体撮像素子の一例の概略構成を平面的に示す平面図
【図６】垂直転送部の転送段とそれに続くラインメモリの関係を模式的に示す図
【図７】図５に示す固体撮像素子の、垂直転送部、ラインメモリ、及び水平転送部の構成を概略的に示す部分平面図
【図８】図７のＡ−Ａ断面を示す図
【図９】図８に示した部分の不純物領域の電位レベルを、垂直転送電極、転送制御電極、水平転送電極に印加される駆動パルスのレベルの変化に対応させて示す図
【図１０】転送制御電極及び水平転送電極の印加電圧レベルと電荷移動の関係を示す図
【図１１】全ての各光電変換素子に対応した撮影画像信号を出力する場合の動作を説明する図
【図１２】全ての各光電変換素子に対応した撮影画像信号を出力する場合の動作を説明する図
【図１３】従来の駆動方法における垂直転送部の垂直転送電極とラインメモリの転送制御電極に印加される駆動パルスのタイミングチャート、及び駆動パルスの状態に対応した垂直転送部及びラインメモリの状態を示す図
【図１４】出力画像データに基づく画像に白縦線が発生する理由を説明する図
【符号の説明】
１０・・・光電変換素子
２０・・・垂直転送部
３０・・・ラインメモリ
４０・・・水平転送部
５０・・・出力部
６０・・・電荷読み出し部[0001]
BACKGROUND OF THE INVENTION
The present invention provides a plurality of photoelectric conversion elements arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate, and the charge generated in the photoelectric conversion elements provided adjacent to the photoelectric conversion elements. The present invention relates to a method for driving a solid-state imaging device including a plurality of vertical transfer units that transfer in a column direction, and a horizontal transfer unit that transfers charges transferred by the vertical transfer unit in a row direction.
[0002]
[Prior art]
2. Description of the Related Art As a solid-state imaging device, a device that obtains imaging data by transferring a signal charge by a charge transfer unit using a CCD is known. This solid-state imaging device is provided adjacent to a plurality of photoelectric conversion elements arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate, and charges of the photoelectric conversion elements are arranged in a column direction. A plurality of vertical transfer units that transfer the charges, a horizontal transfer unit that transfers charges from the vertical transfer units in the row direction, and an output unit that outputs a signal corresponding to the charges transferred by the horizontal transfer unit Yes.
[0003]
A first type of charge transfer element constituting a vertical transfer unit includes an n-type charge transfer channel having a substantially constant impurity concentration and a plurality of charges provided on the channel via an insulating film having a substantially constant film thickness. A transfer electrode is included. In this type of charge transfer device, the potential well region is relatively below the electrode to which a relatively high level of voltage is applied, depending on the relative magnitude of the voltage applied to the individual charge transfer electrodes. A potential barrier region is formed under an electrode to which a low level voltage is applied, and if a potential barrier region is formed upstream and downstream of the potential well region, charge is transferred into the potential well region. Can be confined.
[0004]
Therefore, by appropriately controlling the voltage applied to each electrode, the potential well region sandwiched between the two potential barrier regions can be sequentially moved in a desired direction, The charge can be transferred in a desired direction.
[0005]
In this specification, the movement of the charges transferred by the charge transfer element is regarded as one flow, and the relative positions of the individual members and the like are set to “what upstream”, “ It is specified as “downstream” or the like.
[0006]
The second type charge transfer element constituting the horizontal transfer unit has a relatively low n-type impurity concentration region (hereinafter, this region is referred to as an “n-type impurity added region”) and a relatively low region ( Hereinafter, this region is referred to as an “n ⁻ -type impurity doped region”) and a plurality of charge transfer channels provided on the channel through an insulating film having a substantially constant film thickness. It is comprised including an electrode. One charge transfer electrode is usually disposed above each of the n-type impurity doped region and the n ⁻ -type impurity doped region, the charge transfer electrode disposed on one n ⁻ -type impurity doped region, and the downstream side thereof The charge transfer electrode arranged on the n-type impurity doped region is connected in common. The two charge transfer electrodes connected in common may be one electrode.
[0007]
In this type of charge transfer device, each n-type impurity doped region is always a potential well region with respect to the n ⁻ -type impurity doped region, and the charge in the potential well region is reduced to a potential barrier region (in this case, The movement is prohibited by the n ⁻ -type impurity doped region. Therefore, by controlling the voltage applied to the charge transfer electrode, the charge can be transferred in the direction from the potential barrier region to the potential well region.
[0008]
In the following description, “potential / well region” is simply referred to as “well region”, and “potential / barrier region” is simply referred to as “barrier region”. In the first type charge transfer device, an element constituted by one charge transfer electrode and a region of the charge transfer channel located therebelow is used. In the second type charge transfer device, 1 An element constituted by two n ⁻ -type impurity doped regions, an n-type impurity doped region on the downstream side thereof, and a charge transfer electrode disposed above them is described as a “charge transfer stage”.
[0009]
A solid-state imaging device including such a vertical transfer unit and a horizontal transfer unit transfers the signal charge read to the vertical transfer unit to the horizontal transfer unit, and converts the signal charge transferred by the horizontal transfer unit into a voltage signal. And output. When taking a still image with a solid-state image sensor, the signal charges from all the photoelectric conversion elements are used as pixel signals. However, the monitor mode for an electronic still camera using a solid-state image sensor (the captured image is displayed on the camera monitor). In the display mode) and the moving image shooting mode (the number of recording pixels is generally small), it is sufficient to obtain signals thinned out in the vertical direction and the horizontal direction.
[0010]
The thinning out in the vertical direction is realized by thinning out reading from the photoelectric conversion element to the vertical transfer unit or adding (mixing) charges of a plurality of photoelectric conversion elements in the vertical direction through the vertical transfer path. In the horizontal thinning, a line memory for temporarily storing signal charges is provided between the vertical transfer unit and the horizontal transfer unit, and the transfer column from the vertical transfer unit to the horizontal transfer unit is thinned out. This is realized by adding (mixing) charges from a plurality of vertical transfer units. When the signal charges are added, the signal amount (charge amount) handled as one pixel in the signal processing increases, so that the photographing sensitivity can be improved.
[0011]
A solid-state imaging device that adds signal charges in a horizontal transfer unit is disclosed in Patent Document 1. FIG. 5 is a plan view showing a schematic configuration of an example of a solid-state imaging device that performs addition of signal charges in a horizontal transfer unit, and is arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate. A plurality of photoelectric conversion elements 10, a plurality of vertical transfer units 20 provided adjacent to the photoelectric conversion elements 10 and transferring signal charges generated in the photoelectric conversion elements 10 in the column direction Y, and end portions of the vertical transfer units 20 A line memory 30 for temporarily accumulating signal charges from the vertical transfer unit 20, a horizontal transfer unit 40 for transferring signal charges from the line memory 30 in the row direction X, and a signal transferred by the horizontal transfer unit 40. An output unit 50 that outputs a signal corresponding to the charge, and a charge reading unit 60 that reads the signal charge of the photoelectric conversion element 10 to the vertical transfer unit 20 are included. In FIG. 5, only a part of the photoelectric conversion element 10, the line memory 30, and the charge reading unit 60 are numbered.
[0012]
The photoelectric conversion element 10 is realized by an embedded photodiode, and generates and accumulates signal charges corresponding to the amount of incident light. A color filter (not shown) is provided above each photoelectric conversion element 10, and each photoelectric conversion element 10 generates and accumulates signal charges having spectral sensitivity corresponding to the color of the filter. The color filter may be, for example, red (hereinafter may be simply described as “R”), green (hereinafter may be simply described as “G”), blue (hereinafter simply described as “B”). There are three primary colors.
[0013]
The vertical transfer unit 20 accumulates charges read from the photoelectric conversion element 10 and transfers the vertical transfer channel and the vertical transfer electrode provided above the vertical transfer channel (in FIG. 5, a region corresponding to the vertical transfer channel region). The first type of charge transfer device includes a vertical transfer unit 20 schematically). The signal charge of the photoelectric conversion element 10 is read to the vertical transfer unit 20 via the charge reading unit 60. Since various things are known for the shape and arrangement of the photoelectric conversion element 10, the vertical transfer unit 20, and the charge readout unit 60, and the shape and arrangement of the vertical transfer electrode (not shown), detailed description thereof is omitted.
[0014]
The line memory 30 is configured as one charge transfer stage following the vertical transfer unit 20. The charge transfer stage constituting the line memory 30 has the same configuration as that of the charge transfer stage of the second type charge transfer element, an n ⁻ -type impurity addition region on the upstream vertical transfer unit 20 side, and a downstream horizontal transfer An n-type impurity doped region is formed on the portion 40 side. Therefore, after accumulating signal charges in the charge transfer stage of the vertical transfer unit 20 adjacent to the upstream side, a relatively low level voltage is applied to the charge transfer stage, and a relatively high level voltage is applied to the line memory. By applying the signal charge, the signal charge from the vertical transfer unit 20 can be transferred to the line memory 30 and stored.
[0015]
FIG. 6 schematically shows the relationship between the transfer stage of the vertical transfer unit 20 and the line memory 30 subsequent thereto. In FIG. 6, four charge transfer stages (indicated by vertical transfer electrodes V1, V2, V3, and V4 corresponding to the respective charge transfer stages) are formed for one photoelectric conversion element 10, and the most downstream thereof. A line memory 30 (transfer control electrode is indicated by LM) is provided continuously.
[0016]
The horizontal transfer unit 40 includes a second type of charge transfer element, and has one charge transfer stage corresponding to one vertical transfer unit 20. Then, the signal charges stored in the line memory 30 provided at the downstream end of the vertical transfer unit 20 are transferred to the corresponding charge transfer stage, stored, and transferred to the output unit 50.
[0017]
7 is a partial plan view schematically showing the configuration of the vertical transfer unit, the line memory, and the horizontal transfer unit of the solid-state imaging device shown in FIG. 5, and FIG. 8 shows a cross section taken along the line AA of FIG. FIG. FIG. 8 shows the positional relationship between the electrodes and impurity regions of the vertical transfer unit, line memory, and horizontal transfer unit, and the dimensions of each element (for example, the dimensions of the n-type impurity region below the horizontal transfer electrode H1). ) Is not accurate.
[0018]
On the vertical transfer channel 21 (partially numbered) partitioned in the channel stop region 22 (partially numbered), the vertical corresponding to the most downstream photoelectric conversion element. The transfer electrodes V1, V2, V3, and V4 are provided, and then the transfer control electrode LM (in this example, the first transfer control electrode LM1 and the second transfer control electrode LM2 are provided, but a voltage is applied) , Simply described as “LM”). As shown in the cross-sectional view of FIG. The vertical transfer channel 21 is formed of an n-type impurity region, and an n ⁻ -type impurity region 31 and an n-type impurity region 32 of the line memory 30 are provided following the vertical transfer channel 21.
[0019]
The horizontal transfer unit 40 includes a single horizontal transfer channel 41 extending in a strip shape in the row direction, and a number of first horizontal transfer electrodes Ha and second horizontal transfer electrodes Hb (above the horizontal transfer channel 41 ( In FIG. 7, only a part is numbered). The first horizontal transfer electrode Ha is provided above the n-type impurity region 43 of the horizontal transfer channel, and the second horizontal transfer electrode Hb is provided above the n ⁻ -type impurity region 42 of the horizontal transfer channel. The second horizontal transfer electrode Hb wraps around the region between the transfer control electrode LM and the first horizontal transfer electrode Ha of the line memory, and the lower part of the wrap-around portion is also an n ⁻ -type impurity region.
[0020]
The vertical transfer electrodes V1, V2, V3 and V4 are driven by four-phase drive pulses φV1 to φV4, and the horizontal transfer electrodes Ha and Hb are driven by eight-phase drive pulses φH1 to φH8. Since the same drive pulse is applied to the vertical transfer electrodes Ha and Hb constituting the same charge transfer stage, the vertical transfer electrodes Ha and Hb are applied to the corresponding applied drive pulses φH1 to φH8 as necessary. Together, H1 to H8 are described.
[0021]
FIG. 9 shows changes in the potential level of the impurity region in the portion shown in FIG. 8 in the level of drive pulses applied to the vertical transfer electrodes V1 to V4, the transfer control electrode LM, and the horizontal transfer electrodes H1, H7, and H8. It is shown correspondingly. “H” in FIG. 9 is described as a state (hereinafter simply referred to as “high level”) in which a relatively high level voltage (hereinafter simply referred to as “high level”) is applied to the corresponding electrode. “L” indicates a state in which a relatively low level voltage is applied to the corresponding electrode (hereinafter, simply referred to as “low level”).
[0022]
In FIG. 9A, the electrodes V1, V4, H1, and H7 are at the low level, and the electrodes V2, V3, LM, and H8 are at the high level, and the signal charge of the vertical transfer unit 20 is below the electrodes V2 and V3. Indicates the accumulated state. In this state, as shown in FIG. 9B, when the electrode V4 is set to the high level, the barrier region below the electrode V4 disappears, so that the signal charge moves to the line memory 30 below the electrode LM.
[0023]
Next, as shown in FIG. 9C, the electrode V4 is set to the low level to form a barrier region to prohibit the movement to the vertical transfer unit 20, and then the electrode H1 is set to the high level. However, since an n ⁻ impurity region exists between the line memory 30 and the horizontal transfer unit 40, the signal charge of the line memory 30 does not move. As shown in FIG. 9D, when the electrode LM is set to the low level, the signal charge moves below the electrode H1. This state is a state in which the signal charge has moved from the vertical transfer unit 20 to the horizontal transfer unit 40.
[0024]
The movement in the horizontal transfer unit 40 is performed by changing the level of an adjacent electrode and setting the upstream side to a low level. As shown in FIG. 9E, even when both the electrodes H1 and H8 are at a low level, the signal charge does not move as in FIG. XD. The electrode H1 is set to a low level from the state of FIG. 9D, or the electrode H8 is set to a high level from the state of FIG. 9E, so that the upstream electrode is set to the low level and the downstream electrode is set to the high level. Then, the signal charge accumulated on the upstream side moves to the downstream side.
[0025]
FIG. 10 shows the horizontal transfer unit 40 and the charge transfer in the horizontal transfer unit 40 arranged from the line memory 30 described above. As shown in FIG. 10, the condition for the charge to move is only when the voltage level of the electrode corresponding to the region where the charge is accumulated is low and the voltage level of the next electrode after that electrode is high. By controlling the level of the voltage applied to the transfer control electrode LM and the horizontal transfer electrodes H1 to H8, the movement of charges can be freely controlled.
[0026]
Next, the operation of the conventional solid-state imaging device described with reference to FIGS. FIG. 11 and FIG. 12 are diagrams for explaining the operation in the case of reading and transferring the signal charges generated and accumulated in all the photoelectric conversion elements and outputting the captured image signal corresponding to each photoelectric conversion element. In FIG. 11 and FIG. 12, for convenience, 32 photoelectric conversion elements are described as being arranged in 4 rows and 8 columns, but actually hundreds of thousands to millions of photoelectric conversion elements are described. Is provided. The color filter arranged on each photoelectric conversion element has a general G stripe arrangement in which G is arranged in a square lattice and R and B are arranged in a diagonal checkered pattern. An 8-phase horizontal transfer pulse is applied to a horizontal transfer electrode (not shown).
[0027]
FIG. 11A shows a state where signal charges corresponding to detection light having spectral sensitivity corresponding to each color filter are generated and accumulated in the photoelectric conversion element 10. Note that “R”, “G”, and “B” in FIGS. 11 and 12 indicate signal charges corresponding to red, green, and blue, respectively (the same applies to other diagrams in which accumulated signal charges are described). .) Further, some reference numbers are omitted.
[0028]
FIG. 11B shows a state in which the signal charges accumulated in the photoelectric conversion elements 10 are read out to the vertical transfer unit 20, and FIG. 11C shows the state of the most downstream photoelectric conversion element row by performing vertical transfer. The signal charge is transferred to the line memory 30. Reading to the vertical transfer unit 20 and transfer in the vertical transfer unit 20 are performed by controlling drive pulses for the vertical transfer electrode and a read electrode integrated with the vertical transfer electrode (both not shown).
[0029]
In order to transfer the signal charges accumulated in the line memory 30 to the horizontal transfer unit 40 and further transfer the horizontal transfer unit 40 toward the output unit 50, the transfer control electrode LM of the line memory 30 is set to the low level, the odd number. The horizontal transfer electrodes H1, H3, H5, and H7 are set to the high level, and the even-numbered horizontal transfer electrodes H2, H4, H6, and H8 are set to the low level. When such a voltage is applied to each electrode, the odd-numbered signal charges are transferred to the charge transfer stages corresponding to the odd-numbered horizontal transfer electrodes H1, H3, H5, and H7 (see FIG. 12A). . Then, after the transfer control electrode LM of the line memory 30 is set to the high level, the signal charge of the horizontal transfer unit 40 is output to the output unit by repeatedly inverting the applied voltage to the horizontal transfer electrodes H1 to H8 between the high level and the low level. Forward to 50.
[0030]
Subsequently, in order to transfer the even-numbered signal charges remaining in the line memory 30 to the horizontal transfer unit 40, the transfer control electrode LM of the line memory 30 is set to the low level, the even-numbered horizontal transfer electrodes H2, H4, H6, H8 is set to the high level, and the odd-numbered horizontal transfer electrodes H1, H3, H5, and H7 are set to the low level. When such a voltage is applied to each electrode, the even-numbered signal charges are transferred to the horizontal transfer section 40 as shown in FIG. Similarly to the transfer of odd-numbered signal charges, after the transfer control electrode LM of the line memory 30 is set to the high level, the applied voltage to the horizontal transfer electrodes H1 to H8 is repeatedly inverted between the high level and the low level. The signal charge of the horizontal transfer unit 40 can be transferred to the output unit 50.
[0031]
When the transfer of the signal charges for one row to the output unit 50 is completed, the vertical transfer is further performed to transfer the signal charges of the most downstream photoelectric conversion element row to the line memory 30, and to the same horizontal transfer unit 40. And the transfer in the horizontal transfer unit 40 are repeated.
[0032]
FIG. 13 shows a timing chart of drive pulses φV1 to φV4 and φLM applied to the vertical transfer electrodes V1 to V4 of the vertical transfer unit 20 and the transfer control electrode LM of the line memory 30, and states of the drive pulses φV1 to φV4 and φLM. The state of the corresponding vertical transfer unit 20 and line memory 30 is shown. FIG. 13 corresponds to the transfer operation shown in FIG. 11 and FIG.
[0033]
A period A in FIG. 13 is a vertical transfer period in which the signal charges accumulated in the vertical transfer unit 20 are transferred downstream by the number of stages corresponding to one row of photoelectric conversion elements, and become the most downstream charge accumulation region. This is a period during which the signal charge of the vertical transfer stage is transferred to the line memory 30. In the initial state of period A, the applied voltages of the vertical transfer electrodes V2 and V3 and the transfer control electrode LM are high level, the applied voltages of the vertical transfer electrodes V1 and V4 are low level, and correspond to the vertical transfer electrodes V2 and V3. The charge transfer stage to be used becomes a well region, and signal charges are accumulated (see the state at time t1). The charge transfer stage corresponding to the transfer control electrode LM is also a well region, but as described with reference to FIGS. 11 and 12, in this state, the signal is output via the horizontal transfer unit 40. There is no signal charge accumulation.
[0034]
Next, when the applied voltage of the vertical transfer electrodes V3 and V4 and the transfer control electrode LM is set to the high level and the applied voltage of the vertical transfer electrodes V1 and V2 is set to the low level, the charge transfer stage corresponding to the vertical transfer electrodes V3 and V4 is well. The signal charge is accumulated in the region, and the signal charge at the final stage of the vertical transfer unit 20 is transferred to the line memory 30 (see the state at time t2). Subsequently, the applied voltage of the vertical transfer electrodes V1 and V4 and the transfer control electrode LM is set to the high level, the applied voltage of the vertical transfer electrodes V2 and V3 is set to the low level (see the state at time t3), and the vertical transfer electrodes V1 and V2, The applied voltage to the transfer control electrode LM is set to the high level, the applied voltage to the vertical transfer electrodes V3 and V4 is set to the low level (see the state at time t4), and the applied voltages to the vertical transfer electrodes V2 and V3 and the transfer control electrode LM are set. When the applied voltage of the high level, vertical transfer electrodes V1 and V4 is set to the low level and the applied voltage is the same as that in the initial state, the signal charge is accumulated in the line memory 30, and the signal charge is transferred to the vertical transfer unit 20 by one row. (Refer to the state at time t5). This state is the state of FIG.
[0035]
At the end of the period A, the voltage applied to the transfer control electrode LM temporarily becomes a low level, and a part of the accumulated signal charge is transferred to the horizontal transfer unit 40 (see the state of FIG. 12A). A period B following the period A is a horizontal transfer period in which the signal charges transferred to the horizontal transfer unit 40 are output to the output unit 50, and a period in which all signal charges accumulated in the horizontal transfer unit 40 are output. Become.
[0036]
A period C subsequent to the period B is a period in which the signal charge remaining in the line memory 30 is transferred to the horizontal transfer unit 40. At the end of the period C, the voltage applied to the transfer control electrode LM is temporarily similar to the end of the period A. The remaining signal charge is transferred to the horizontal transfer unit 40 (see the state of FIG. 12A). Then, the remaining signal charges transferred to the horizontal transfer unit 40 in the period D (horizontal transfer period) following the period C are transferred to the output unit 50. Therefore, the initial state of period A is substantially the same (see the state at time t6).
[0037]
As apparent from FIG. 13, during the periods B, C, and D, the state in which the signal charges of the vertical transfer unit 20 are accumulated in the charge transfer stages corresponding to the vertical transfer electrodes V2 and V3 is continued. That is, the voltage applied to the vertical transfer electrodes V2 and V3 is kept at a high level and the vertical transfer electrodes V1 and V4 are kept at a low level.
[0038]
Next, the reason why white vertical lines are generated in the image based on the output image data from the solid-state imaging device when the level of the voltage applied to the vertical transfer electrode is fixed for a certain time will be described with reference to FIG.
[0039]
14A is a diagram illustrating a part of a cross section in the transfer direction (direction Y in FIG. 5) of the vertical transfer unit 20, and FIG. 14B illustrates an example of the potential level of the corresponding charge transfer stage. FIG. The vertical transfer channel 21 is formed of an n-type impurity region, and the vertical transfer electrodes V1 to V4 are formed thereon via an insulating film 22. The insulating film 22 of such a CCD type image pickup device may have portions 23 and 24 whose insulating properties are reduced due to manufacturing variations and the like (denoted as “defective portions” for convenience). When such a defect of the insulating film 22 occurs in the portion below the vertical transfer electrodes V1 to V4, leakage from the vertical transfer electrodes V1 to V4 to the vertical transfer channel 21 may occur.
[0040]
In the vertical transfer unit 20, the vertical transfer electrode to which the low level voltage is applied is a negative potential, and the vertical transfer electrode to which the low level voltage is applied (hereinafter referred to as “VL electrode”). The potential gradient becomes the largest toward the silicon substrate surface below a vertical transfer electrode (hereinafter referred to as “VH electrode”) to which a high level voltage is applied. Therefore, if there is a defect in the insulating film 22 below the VL electrode, a leaky current slightly flows from the VL electrode to the charge transfer channel 21 below the VM electrode. Then, charges are accumulated in the charge transfer stage corresponding to the VL electrode.
[0041]
In the example of FIG. 14, the defect portion 24 exists below the rightmost vertical transfer electrode V4 in the drawing, and the defect portion 23 exists below the right vertical transfer electrode V1. As shown in FIG. 14, when the drive pulses φV2 and φV3 are high level and the drive pulses φV1 and φV4 are low level among the drive pulses φV1 to φV4 of the vertical transfer electrodes V1 to V4, the leakage current indicated by symbol I Flows. If this state is the state from time t5 to time t6 in FIG. 13, a leaky current flows continuously. Therefore, the charge transfer stage corresponding to the vertical transfer electrodes V2 and V3 has a symbol Q in FIG. Charges depending on the defects as shown are accumulated. Since this charge Q is added to all signal charges upstream from the defective portion in the same column, white vertical lines are generated in the image based on the output image data. Further, since the level of the charge Q is fixed, white vertical lines are conspicuous in the image particularly when the gain of the imaging signal circuit is raised during low-illuminance imaging.
[0042]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-112119
[Problems to be solved by the invention]
The present invention has been made in view of the above circumstances, and provides a driving method of a solid-state imaging device capable of obtaining a captured image with little image deterioration due to generation of white vertical lines.
[0044]
[Means for Solving the Problems]
The driving method according to the present invention includes a plurality of photoelectric conversion elements arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate, and provided adjacent to the photoelectric conversion elements, and is generated by the photoelectric conversion elements. A method of driving a solid-state imaging device, comprising: a plurality of vertical transfer units that transfer the generated charges in the column direction; and a horizontal transfer unit that transfers the charges transferred by the vertical transfer unit in the row direction. The unit includes a plurality of charge transfer stages that operate as a barrier region or a well region according to the level of an applied voltage, and the charge transfer stage transfers the generated charges in the column direction. There are four or more stages corresponding to each of the barrier regions, and when transferring the charges accumulated in the charge transfer stage in the column direction, the barrier region As motion Charge transfer stage which is intended to drive the solid-state image pickup element such that the transfer to be the photoelectric conversion element per stage. By performing such driving, it is possible to reduce the frequency with which white vertical lines are generated in an image based on captured image data, and to reduce image degradation due to the generation of white vertical lines.
[0045]
The driving method according to the present invention includes a plurality of photoelectric conversion elements arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate, and provided adjacent to the photoelectric conversion elements, and is generated by the photoelectric conversion elements. A method of driving a solid-state imaging device, comprising: a plurality of vertical transfer units that transfer the generated charges in the column direction; and a horizontal transfer unit that transfers the charges transferred by the vertical transfer unit in the row direction. The unit includes a plurality of charge transfer stages that operate as a barrier region or a well region according to a level of an applied voltage, and the vertical transfer is performed when transferring charges accumulated in the charge transfer stage in the column direction. In the period when the transfer operation of the part is stopped, the charge transfer stage operating as the barrier region is one stage per photoelectric conversion element to be transferred, and the charge generated in one row of the photoelectric conversion elements is Horizontal During the transmission, and drives the solid-state imaging device so that the charge transfer stage which operates as a barrier region changes. When such driving is performed, when a white vertical line is generated in an image based on the captured image data, the maximum level can be reduced, and image deterioration due to the generation of the white vertical line can be reduced.
[0046]
The driving method of the present invention further includes a line memory provided at an end of the vertical transfer unit, temporarily storing charges transferred from the vertical transfer unit, and transferring the charges to the horizontal transfer unit. The solid-state imaging device driving method for transferring the charges accumulated in the line memory in a plurality of times, during the horizontal transfer of the charges generated in the photoelectric conversion elements for one row, The solid-state imaging device is driven so that the charge transfer stage operating as a barrier region changes during charge transfer from a line memory to the horizontal transfer unit. When such driving is performed, a driving signal for changing the charge transfer stage operating as a barrier region can be easily generated.
[0047]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. A solid-state imaging device to which the driving method of the present embodiment is applied has the same configuration as the conventional solid-state imaging device described with reference to FIGS. The operation in the case of reading and transferring all the signal charges accumulated in the photoelectric conversion elements and outputting the captured image signal corresponding to each photoelectric conversion element is the same as the conventional one (see FIGS. 11 and 12).
[0048]
(First embodiment)
FIG. 1 is a diagram for explaining a first embodiment of the driving method of the present invention. Like FIG. 13 shown in the prior art, the vertical transfer electrodes V1 to V4 of the vertical transfer unit 20 and the line memory 30 are shown. The timing chart of the drive pulses φV1 to φV4 and φLM applied to the transfer control electrode LM and the state of the vertical transfer unit 20 and the line memory 30 corresponding to the states of the drive pulses φV1 to φV4 and φLM are shown. Similarly, this corresponds to the transfer operation shown in FIGS.
[0049]
The periods A to D are the same as the periods A to D in FIG. 13. The period A is the vertical transfer period, the period B is the horizontal transfer period, and the period C is to transfer the signal charge remaining in the line memory 30 to the horizontal transfer unit 40. Periods and periods D are horizontal transfer periods.
[0050]
In the initial state of period A, the applied voltage to the vertical transfer electrodes V1 to V3 and the transfer control electrode LM is high, the applied voltage to the vertical transfer electrode V4 is low, and the charge corresponding to the vertical transfer electrodes V1 to V3. The transfer stage serves as a well region, and signal charges are accumulated (see the state at time t11). The charge transfer stage corresponding to the transfer control electrode LM is also a well region, but as described with reference to FIGS. 11 and 12, in this state, the signal is output via the horizontal transfer unit 40. There is no signal charge accumulation.
[0051]
Next, when the applied voltage of the vertical transfer electrode V1 is changed to a low level and the applied voltage of the vertical transfer electrode V4 is changed to a high level, the charge transfer stage corresponding to the vertical transfer electrodes V2 to V4 becomes a well region. This region becomes a signal charge accumulation region, and the signal charge in the most downstream accumulation region of the vertical transfer unit 20 is transferred to the line memory 30 (see the state at time t12). This state is a state where the well region of the charge transfer stage for accumulating signal charges in the vertical transfer unit 20 is shifted by one stage. Then, the voltage applied to the vertical transfer electrodes V1 to V4 is sequentially changed, and the well region of the charge transfer stage is shifted step by step, thereby shifting the accumulated signal charge step by step (time t13, t14, And the state at time t15). This state is the state of FIG.
[0052]
At the end of the period A, the voltage applied to the transfer control electrode LM temporarily becomes a low level, and a part of the accumulated signal charge is transferred to the horizontal transfer unit 40 (see the state in FIG. 12A). This is the same as the conventional driving method shown in FIG. Further, the driving method in the period B (horizontal transfer period), the period C (transfer period from the line memory 30 to the horizontal transfer unit 40), and the period D (horizontal transfer period) following the period A are also shown in FIG. It is the same.
[0053]
13 is the same as the conventional driving method shown in FIG. 13 in that the state of the vertical transfer unit 20 does not change during the period B to the period D, but only the charge transfer stage corresponding to the charge transfer electrode V4 is the barrier region during this period. This is a difference from the conventional driving method shown in FIG. That is, the difference is that the number of vertical transfer electrodes serving as VL electrodes is halved during the transfer suspension period (period B to period C) of the vertical transfer unit 20.
[0054]
Therefore, the probability that the VL electrode is present above the defective portion of the insulating film where leakage is likely to occur is halved, and the frequency of occurrence of white vertical lines in the image based on the output image data is also halved. FIG. 3 shows the relationship between the maximum level of white vertical lines and the frequency of occurrence. FIG. 3 shows the same solid-state imaging device of the first embodiment when the relationship between the maximum level of white vertical lines generated when driven by the driving method shown in FIG. When driven by the driving method, the relationship shown by the solid line is obtained.
[0055]
As described above, four charge transfer stages are provided corresponding to the photoelectric conversion elements to which the generated charges are to be transferred in the column direction, and the charges transferred from the vertical transfer unit are temporarily accumulated and transferred to the horizontal transfer unit 40. Although the driving method of the solid-state imaging device including the line memory 30 has been described, the present invention can also be applied to a device having four or more charge transfer stages corresponding to each photoelectric conversion element to be transferred. Further, the present invention can be applied to the case where the line memory 30 is not provided.
[0056]
(Second Embodiment)
FIG. 2 is a diagram for explaining a second embodiment of the driving method of the present invention. Like FIGS. 1 and 13, the vertical transfer electrodes V1 to V4 of the vertical transfer unit 20 and the transfer control electrodes of the line memory 30 are described. The timing chart of the drive pulses φV1 to φV4 and φLM applied to the LM and the states of the vertical transfer unit 20 and the line memory 30 corresponding to the states of the drive pulses φV1 to φV4 and φLM are shown. Similarly, this corresponds to the transfer operation shown in FIGS. A significant difference from FIG. 1 is that the charge transfer stage operating as a barrier region is changed while the signal charges generated in the photoelectric conversion elements for one row are horizontally transferred.
[0057]
The periods A to D are the same as the periods A to D in FIGS. 1 and 13. The period A is the vertical transfer period, the period B is the horizontal transfer period, and the period C is the signal charge remaining in the line memory 30. The period D is a horizontal transfer period.
[0058]
In the initial state of the period A, as in FIG. 1, the applied voltages to the vertical transfer electrodes V1 to V3 and the transfer control electrode LM are at the high level, the applied voltage to the vertical transfer electrode V4 is at the low level, and the vertical transfer electrodes V1 to V1. The charge transfer stage corresponding to V3 serves as a well region, and signal charges are accumulated (see state at time t21). Similarly, there is no signal charge accumulation in the line memory 30.
[0059]
As in FIG. 1, the stored signal charges are shifted one by one by sequentially changing the applied voltages to the vertical transfer electrodes V1 to V4 and shifting the well region of the charge transfer stage by one step. is there. The state at times t22 to t25 in FIG. 2 is the same as the state at times t12 to t15 in FIG.
[0060]
By completing the charge transfer to the line memory 30 by setting the state at time t25, the drive pulse φV3 is changed to the low level, and then the drive pulse φV4 is changed to the high level to correspond to the charge transfer electrode V3. The charge transfer stage to be performed is defined as a barrier region. Then, at the end of the period A, the voltage applied to the transfer control electrode LM is temporarily set to the low level, and a part of the accumulated signal charge is transferred to the horizontal transfer unit 40 (see the state of item t26). FIG. 2 shows a column in which signal charges are not transferred, so that signal charges remain in the line memory 30.
[0061]
Then, during the period B in which the signal charges transferred from the line memory 30 to the horizontal transfer unit 40 are transferred in the horizontal transfer unit 40, the vertical transfer unit 20 is held in the state at time t26.
[0062]
In the period C following the period B, the remaining signal charges are transferred from the line memory 30 to the horizontal transfer unit 40. However, prior to transfer to the horizontal transfer unit 40, the charge transfer stage operating as a barrier region is changed. The initial state of period C remains the state at time t26, and the charge transfer stage corresponding to charge transfer electrode V3 is a barrier region (see the state at time t27), but corresponds to charge transfer electrode V4. The charge transfer stage is changed to the barrier region. Therefore, the drive pulse φV4 is set to the low level (see the state at time t28), and then the drive pulse φV3 is changed to the high level (see the state at time t29). In the period B, since the horizontal transfer is stopped, it is easy to generate a drive pulse for changing the charge transfer stage serving as the barrier region.
[0063]
Thereafter, similarly to the end of the period A, the voltage applied to the transfer control electrode LM is temporarily set to the low level, and the remainder of the signal charge accumulated in the line memory 30 is transferred to the horizontal transfer unit 40.
[0064]
In a period D subsequent to the period C, the signal charges transferred to the horizontal transfer unit 40 are transferred to the output unit 50. During this time, the state of the vertical transfer unit 20 is not changed, so that at the end of the period D, the initial state of the period A is substantially the same (see the state at time t30).
[0065]
As described above, in the second embodiment, the charge transfer stage that operates as the barrier region is changed while the signal charges generated in the photoelectric conversion elements for one row are horizontally transferred.
[0066]
Therefore, even if the VL electrode is present above the defective portion of the insulating film where leakage is likely to occur, the charge accumulation period based on the leakage current decreases (in the example of FIG. 2, the signal charge of the line memory is divided into two in half. Therefore, the maximum level of white vertical lines generated in the image based on the output image data is reduced. FIG. 4 shows the relationship between the maximum level of white vertical lines and the frequency of occurrence. FIG. 4 shows a case where the relationship between the maximum level of white vertical lines generated when driven by the driving method shown in FIG. 13 and the frequency of occurrence is represented by a broken line. When driven by the driving method, the relationship shown by the solid line is obtained.
[0067]
In FIG. 2, four charge transfer stages are provided corresponding to the photoelectric conversion elements to which the generated charges are to be transferred in the column direction, and the charges transferred from the vertical transfer unit are temporarily accumulated, and the horizontal transfer unit The method for driving the solid-state imaging device including the line memory 30 to be transferred to 40 has been described. However, the present invention can also be applied to one having three or more charge transfer stages corresponding to each photoelectric conversion element to be transferred. Further, the present invention can be applied even if the charges accumulated in the line memory 30 are not transferred in multiple times. That is, it is possible to reduce the maximum level of white vertical lines by changing the charge transfer stage that operates as a barrier region in the middle of horizontal transfer.
[0068]
【The invention's effect】
As is clear from the above description, according to the present invention, it is possible to obtain a captured image with little image deterioration due to generation of white vertical lines.
[Brief description of the drawings]
FIG. 1 is a timing chart of drive pulses applied to a vertical transfer electrode of a vertical transfer unit and a transfer control electrode of a line memory in a driving method according to a first embodiment of the present invention, and a vertical corresponding to the state of the drive pulse. FIG. 2 is a timing chart of drive pulses applied to the vertical transfer electrode of the vertical transfer unit and the transfer control electrode of the line memory in the driving method according to the second embodiment of the present invention. FIG. 3 is a diagram showing a state of a vertical transfer unit and a line memory corresponding to a state of a drive pulse; FIG. 3 is generated with a maximum level of white vertical lines at the time of driving by the driving method of the first embodiment of the present invention. The figure which shows the relationship of frequency contrasted with the conventional drive method.
FIG. 4 is a diagram showing the relationship between the maximum level of white vertical lines during driving by the driving method according to the second embodiment of the present invention and the frequency of occurrence in comparison with the conventional driving method.
FIG. 5 is a plan view schematically illustrating a schematic configuration of an example of a solid-state imaging device that performs addition of signal charges in a horizontal transfer unit. FIG. 6 schematically illustrates a relationship between a transfer stage of a vertical transfer unit and a subsequent line memory. FIG. 7 is a partial plan view schematically showing a configuration of a vertical transfer unit, a line memory, and a horizontal transfer unit of the solid-state imaging device shown in FIG. 5. FIG. 8 is a cross-sectional view taken along line AA in FIG. FIG. 9 is a diagram showing the potential level of the impurity region in the portion shown in FIG. 8 corresponding to the change in the level of the drive pulse applied to the vertical transfer electrode, transfer control electrode, and horizontal transfer electrode. FIG. 11 is a diagram showing the relationship between the applied voltage level of the control electrode and the horizontal transfer electrode and the charge transfer. FIG. 11 is a diagram for explaining the operation when outputting a photographic image signal corresponding to all the photoelectric conversion elements. Captured image signals corresponding to each photoelectric conversion element are output. FIG. 13 is a timing chart of drive pulses applied to a vertical transfer electrode of a vertical transfer unit and a transfer control electrode of a line memory in a conventional drive method, and a vertical corresponding to the state of the drive pulse. The figure which shows the state of a transfer part and a line memory. FIG. 14 is a figure explaining the reason why a white vertical line is generated in an image based on output image data.
DESCRIPTION OF SYMBOLS 10 ... Photoelectric conversion element 20 ... Vertical transfer part 30 ... Line memory 40 ... Horizontal transfer part 50 ... Output part 60 ... Charge read-out part

Claims

A plurality of photoelectric conversion elements arranged in rows and columns on the surface of the semiconductor substrate, and adjacent to the photoelectric conversion elements, the charges generated by the photoelectric conversion elements are transferred in the column direction. A solid-state imaging device driving method comprising: a plurality of vertical transfer units; and a horizontal transfer unit that transfers charges transferred by the vertical transfer units in a row direction,
The vertical transfer unit includes a plurality of charge transfer stages that operate as a barrier region or a well region according to the level of an applied voltage,
The charge transfer stage is provided with four or more stages corresponding to each of the photoelectric conversion elements to transfer the generated charges in the column direction,
When transferring the charge accumulated in the charge transfer stage in the column direction, the charge transfer stage operating as the barrier region is in the photoelectric transfer to be transferred during a period when the transfer operation of the vertical transfer unit is stopped. A driving method for driving the solid-state imaging device so that there is one stage per conversion device.

A plurality of photoelectric conversion elements arranged in rows and columns on the surface of the semiconductor substrate, and adjacent to the photoelectric conversion elements, the charges generated by the photoelectric conversion elements are transferred in the column direction. A solid-state imaging device driving method comprising: a plurality of vertical transfer units; and a horizontal transfer unit that transfers charges transferred by the vertical transfer units in a row direction,
The vertical transfer unit includes a plurality of charge transfer stages that operate as a barrier region or a well region according to the level of an applied voltage,
When transferring the charge accumulated in the charge transfer stage in the column direction, the charge transfer stage operating as the barrier region performs the photoelectric conversion to be transferred during the period when the transfer operation of the vertical transfer unit is stopped. A driving method for driving the solid-state imaging element so that the charge transfer stage operating as a barrier region is changed during horizontal transfer of charges generated in one row of the photoelectric conversion elements, with one stage per element. .

The driving method according to claim 2, wherein
The solid-state imaging device further includes a line memory that is provided at an end of the vertical transfer unit, temporarily accumulates charges transferred from the vertical transfer unit, and transfers the charges to the horizontal transfer unit.
The horizontal transfer unit transfers charges accumulated in the line memory in a plurality of times,
The charge transfer stage operating as a barrier region is changed during the horizontal transfer of charges generated in the photoelectric conversion elements for one row and when transferring charges from the line memory to the horizontal transfer unit. A driving method for driving a solid-state imaging device.