JP2004200490A - Image pickup unit and method for driving the same - Google Patents

Image pickup unit and method for driving the same Download PDF

Info

Publication number
JP2004200490A
JP2004200490A JP2002368549A JP2002368549A JP2004200490A JP 2004200490 A JP2004200490 A JP 2004200490A JP 2002368549 A JP2002368549 A JP 2002368549A JP 2002368549 A JP2002368549 A JP 2002368549A JP 2004200490 A JP2004200490 A JP 2004200490A
Authority
JP
Japan
Prior art keywords
insulating film
top gate
imaging device
electrode
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002368549A
Other languages
Japanese (ja)
Inventor
Yasuo Koshizuka
靖雄 腰塚
Tatsuya Miyagawa
達也 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2002368549A priority Critical patent/JP2004200490A/en
Publication of JP2004200490A publication Critical patent/JP2004200490A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the corrosion of a photoelectric converting element formed under a protecting insulating film, especially, the electrode. <P>SOLUTION: A solid image pickup device 2 is provided with a transparent substrate 17, a plurality of DG-Tr20 arrayed like a matrix on the transparent substrate 17, a protecting insulating film 31 doped with phosphorous coating all the DG-Tr20, a conductive film 32 for discharge formed on the protecting insulating film 31, and drivers 11, 12 and 13. This DG-Tr20 is provided with a top gate electrode 30. A potential which is always higher than that of the conductive film 32 for discharge is impressed to the top gate electrode 30 by the driver 11. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、光電変換素子が複数配列されてなる撮像装置及びその駆動方法に関する。
【0002】
【従来の技術】
指紋は、個人特有の模様を呈しているため、個人認証をおこなう上で非常に有用な手段であり、近年では指紋を個人認証に適用する指紋認証装置が開発されている。具体的に、指紋認証装置は、固体撮像デバイスで撮像した指紋画像を、予め登録された登録者の指紋画像データと照合することにより個人認証を行うものであり、PC(Personal Computer)、PDA(Personal Digital Assistance)、携帯電話等の情報機器に搭載されることが検討されている。
【0003】
特許文献1では、光電変換素子が基板上にマトリクス状に複数配列されてなる固体撮像デバイスについて記載されており、固体撮像デバイスはそれぞれの光電変換素子で光の強度や光量を検知することによって被写体の像を取得するようになっている。この光電変換素子は半導体層に入射した光の強度や強度を検知するため、半導体層に対向したトップゲート電極が透明な金属酸化物であるITO(錫ドープ酸化インジウム)で形成されている。この光電変換素子をトップゲート電極ごと被覆するとともに窒化シリコンからなる透明な保護絶縁膜が形成されている。
【0004】
一般的に、固体撮像デバイスは、被写体から離れて、レンズを介して被写体の反射光を入射することによって被写体の像を取得するために用いられているが、特許文献1の記載によると、保護絶縁膜上に成膜された透明なアース電極層に被写体を直接接して被写体の像を取得するように、固体撮像デバイスを用いる試みが為されている。
【0005】
【特許文献1】
特開2002−94040号公報
【0006】
【発明が解決しようとする課題】
ところで、被写体が指先である場合、指先の汗がアース電極層に付着する。保護絶縁膜及びアース電極層に欠陥がない場合には、特に問題ないが、ごく希であるが保護絶縁膜及びアース電極層に製造工程中の微小なパーティクル等によるピンホールといった欠陥が存在する場合がある。保護絶縁膜及びアース電極層に微小なピンホールといった欠陥が存在する場合には、汗が欠陥を通じて光電変換素子に浸透して、光電変換素子特にトップゲート電極やトップゲートラインが汗中のナトリウムイオン等によって腐食する恐れがある。トップゲート電極やトップゲートラインは、アース電極層に比べて極めて小さく或いは細いので腐蝕により断線してしまいやすいという問題を生じていた。
【0007】
そこで、本発明の目的は、仮に保護絶縁膜に欠陥が存在した場合でも、保護絶縁膜下に形成された光電変換素子特にその電極の腐食を抑えることである。
【0008】
【課題を解決するための手段】
以上の課題を解決するために、請求項1に記載の発明の撮像装置は、例えば図1〜図4に示すように、
光電変換素子(例えば、ダブルゲート型トランジスタ20)を制御する制御電極(例えば、トップゲート電極30)と、
前記制御電極の上面に形成された保護絶縁膜(例えば、保護絶縁膜31)と、
前記保護絶縁膜上に成膜された導電膜(例えば、放電用導電膜32)と、
前記光電変換素子の前記制御電極に、前記導電膜の電位以上の電位を常時印加するドライバ(例えば、トップゲートドライバ11)と、を備えることを特徴とする。
【0009】
請求項2に記載の発明は、請求項1に記載の撮像装置において、前記導電膜が接地されていることを特徴とする。
【0010】
請求項3に記載の発明は、請求項1又は2に記載の撮像装置において、前記制御電極が透明な金属酸化物からなることを特徴とする。
【0011】
請求項4に記載の発明は、例えば図1〜図4に示すように、
光電変換素子(例えば、ダブルゲート型トランジスタ20)を制御する制御電極(例えば、トップゲート電極30)と、
前記制御電極の上面に形成された保護絶縁膜(例えば、保護絶縁膜31)と、
前記保護絶縁膜上に成膜された導電膜(例えば、放電用導電膜32)と、を備えた撮像装置の駆動方法であって、
前記光電変換素子の前記制御電極に、前記導電膜の電位以上の電位を常時印加することを特徴とする撮像装置の駆動方法。
【0012】
指先といった被写体が導電膜に接すると汗といったナトリウム等を含む悪影響物が導電膜に付着するが、仮に導電膜及び保護絶縁膜に欠陥が存する場合には、悪影響物が欠陥を通じて制御電極に浸透する。ところが、請求項1から4の何れか一項に記載の発明では、制御電極の電位が導電膜の電位より高いため、悪影響物中の陽イオン特に悪影響物が汗の場合にはナトリウムイオンが制御電極と反発し、ナトリウムイオンが制御電極まで到達せず、制御電極が腐食されない。特に、請求項3に記載の発明のように、制御電極が透明な金属酸化物であれば、陽イオンによって還元されず、透過率を下げることを防止できるので光電変換素子が良好に光電変換することができる。
【0013】
請求項5に記載の発明は、例えば図1〜図3に示すように、
被写体(例えば、指先100)が載置される載置面(例えば、表面32a)下であって基板(例えば、透明基板17)上に複数の光電変換素子(例えば、ダブルゲート型トランジスタ20,20,…)が配列されてなる撮像装置(例えば、固体撮像デバイス2)において、
前記複数の光電変換素子上に、リンがドープされた透明な保護絶縁膜(例えば、保護絶縁膜31)が形成されていることを特徴とする。
【0014】
指先といった被写体が保護絶縁膜に接すると汗といった悪影響物が保護絶縁膜に付着するが、仮に保護絶縁膜に欠陥が存する場合には、悪影響物が欠陥を通じて光電反感素子に浸透する。ところが、請求項5に記載の発明では、保護絶縁膜にリンがドープされているため、悪影響物中の陽イオン特に悪影響物が汗の場合にはナトリウムイオンがリンと反応し、悪影響物が電解質として作用しない。従って、光電変換素子が腐食されない。
【0015】
【発明の実施の形態】
以下に、図面を用いて本発明の具体的な態様について説明する。ただし、発明の範囲を図示例に限定するものではない。
【0016】
図1は、本発明が適用された指紋認証装置1の回路構成を示した平面図であり、図2は、図1の破断線C−Cで破断して示した断面図である。
【0017】
指紋認証装置1は、被写体である指先100の反射光の光量を電気信号に変換することによって指先100の指紋画像を撮像するドライバ一体型の撮像装置である固体撮像デバイス2と、固体撮像デバイス2からの電気信号を検知することによって指先100の指紋画像を取得する撮像回路10と、撮像回路10によって取得された指紋画像が登録指紋画像に一致するとみなせるか否かを判定するための演算処理装置4と、光を発する光源14と、光源14から発せられた光を固体撮像デバイス2に導いて固体撮像デバイス2の裏面に向かって光を照射するための導光板15と、を具備する。
【0018】
導光板15は、略平板状であり、光源14に対向した側面及び固体撮像デバイス2の裏面に対向した表面を除き光反射材で覆われている。光源14からの光が導光板15にて面拡散して、導光板15の表面から面放射した光が固体撮像デバイス2の裏面に均等に照射されるようになっている。なお、導光板15と光源14の代わりに、有機EL素子といった面発光素子を固体撮像デバイス2の裏面に対向するように設けても良い。
【0019】
演算処理装置4は、CPUと、このCPUの演算処理において作業領域として用いられるRAMと、このCPUにとって実行可能なプログラムを格納したROMと、登録者数分の登録指紋画像を記憶した記憶媒体(何れも図示せず)と、備えている。CPUは、ROMに格納されたプログラムに従って、撮像回路10を駆動したり、撮像回路10から指紋画像を入力したり、入力した指紋画像を記憶媒体に記憶された登録指紋画像と比較することによって指紋画像が登録指紋画像と一致するとみなせるか否かを判断したりする。
【0020】
図1〜図3を用いて固体撮像デバイス2について説明する。図3(a)は、固体撮像デバイス2の一画素を示した平面図であり、図3(b)は、図3(a)の破断線A−Aで破断して示した断面図である。
【0021】
固体撮像デバイス2は、略平板状の透明基板17と、透明基板17の一方の面上にn行m列(n、mともに正の整数である。)のマトリクス状に配列された複数のダブルゲート型トランジスタ(以下、DG−Trという。)20,20,…と、DG−Tr20,20,…が配列された画像入力領域8の周囲であって透明基板17上に形成されたトップゲートドライバ11、ボトムゲートドライバ12及びドレインドライバ13と、ドライバ11,12,13並びにDG−Tr20,20,…を被覆する保護絶縁膜31と、保護絶縁膜31上に成膜された放電用導電膜32と、を備える。
【0022】
透明基板17は、光に対して透過性(以下、単に透光性という。)を有するとともに絶縁性を有し、石英ガラス等といったガラス基板又はポリカーボネート等といったプラスチック基板である。この透明基板17が、固体撮像デバイス2の裏面を成しており、この透明基板17に導光板15が対向している。
【0023】
それぞれのDG−Tr20は、画素となる光電変換素子である。それぞれのDG−Tr20は、透明基板17上に形成されたボトムゲート電極21と、ボトムゲート電極21上に形成された層間絶縁膜22と、ボトムゲート電極21と層間絶縁膜22を挟むとともにボトムゲート電極21に対向した半導体膜23と、半導体膜23の中央部上に形成されたチャネル保護膜24と、半導体膜23の両端部上に互いに離間して形成された不純物半導体膜25,26と、不純物半導体膜25上に形成されたソース電極27と、不純物半導体膜26上に形成されたドレイン電極28と、ソース電極27及びドレイン電極28上に形成された層間絶縁膜29と、半導体膜23と層間絶縁膜29及びチャネル保護膜24を挟むとともに半導体膜23に対向したトップゲート電極30と、を具備する。
【0024】
透明基板17上には、ボトムゲート電極21がDG−Tr20ごとにマトリクス状となって形成されている。また、透明基板17上には横方向に延在するn本のボトムゲートライン41,41,…が形成されており、横方向に配列された同一行の各DG−Tr20のボトムゲート電極21は共通のボトムゲートライン41と一体となって形成されている。ボトムゲート電極21及びボトムゲートライン41は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。
【0025】
ボトムゲート電極21及びボトムゲートライン41上には、全てのDG−Tr20,20,…に共通した層間絶縁膜22が形成されている。層間絶縁膜22は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。
【0026】
層間絶縁膜22上には、半導体膜23がDG−Tr20ごとに形成されている。半導体膜23は、平面視して略矩形状を呈しており、アモルファスシリコン又はポリシリコンで形成された層である。半導体膜23上には、チャネル保護膜24が形成されている。チャネル保護膜24は、パターニングに用いられるエッチャントから半導体膜23の界面を保護する機能を有し、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。半導体膜23に光が入射すると、入射した光量に従った量の電子−正孔対がチャネル保護膜24と半導体膜23との界面付近を中心に発生するようになっている。
【0027】
半導体膜23の一端部上には、不純物半導体膜25が一部チャネル保護膜24に重なるようにして形成されており、半導体膜23の他端部上には、不純物半導体膜26が一部チャネル保護膜24に重なるようにして形成されている。不純物半導体膜25,26は、DG−Tr20ごとにパターニングされている。不純物半導体膜25,26は、n型の不純物イオンを含むアモルファスシリコン(n+シリコン)からなる。
【0028】
不純物半導体膜25上には、DG−Tr20ごとにパターニングされたソース電極27が形成されている。不純物半導体膜26上には、DG−Tr20ごとにパターニングされたドレイン電極28が形成されている。また、縦方向に延在するm本のソースライン42,42,…及びドレインライン43,43,…が層間絶縁膜22上に形成されており、縦方向に配列された同一列の各DG−Tr20のソース電極27は共通のソースライン42と一体に形成されており、縦方向に配列された同一列の各DG−Tr20のドレイン電極28は共通のドレインライン43と一体に形成されている。ソース電極27、ドレイン電極28、ソースライン42及びドレインライン43は、導電性及び遮光性を有しており、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。
【0029】
全てのDG−Tr20,20,…のチャネル保護膜24、ソース電極27及びドレイン電極28並びにソースライン42,42,…及びドレインライン43,43,…上には、全てのDG−Tr20,20,…に共通した層間絶縁膜29が形成されている。層間絶縁膜29は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。
【0030】
層間絶縁膜29上には、DG−Tr20ごとにパターニングされたトップゲート電極30が形成されている。また、層間絶縁膜29上には横方向に延在するn本のトップゲートライン44が形成されており、横方向に配列された同一行の各DG−Tr20のトップゲート電極30は共通のトップゲートライン44と一体に形成されている。トップゲート電極30及びトップゲートライン44は、導電性及び透光性を有した金属酸化物であり、例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物(例えば、ITO、亜鉛ドープ酸化インジウム)で形成されている。
以上のように構成されたDG−Tr20は、半導体膜23を受光部とした光電変換素子である。
【0031】
全てのDG−Tr20,20,…のトップゲート電極30及びトップゲートライン44,44,…上には、共通の保護絶縁膜31がトップゲート電極30及びトップゲートライン44に接するようにして形成されている。保護絶縁膜31は、絶縁性及び透光性を有し、窒化シリコン又は酸化シリコンからなる。
【0032】
保護絶縁膜31上には、放電用導電膜32が一面に形成されている。放電用導電膜32は、導電性及び透光性を有し、例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物(例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム)で形成されている。放電用導電膜32は、接地されて0〔V〕に保たれており、指先100に帯電した静電気による電荷を放電することによってDG−Tr20,20,…の静電破壊を防止するものである。放電用導電膜32の表面32aは、固体撮像デバイス2の表面を成しており、指先100が載置される載置面である。
【0033】
次に、図1及び図4を用いて、固体撮像デバイス2のドライバについて説明する。ソースライン42,42,…は、放電用導電膜32の電位より高い一定電位に保たれており、例えば+17〔V〕に保たれている。ボトムゲートライン41,41,…はボトムゲートドライバ12の出力に接続されている。トップゲートライン44,44,…は、トップゲートドライバ11の出力に接続されている。
【0034】
トップゲートドライバ11は、シフトレジスタである。つまり、トップゲートドライバ11は、撮像回路10から制御信号Tcntを入力することによって、1行目のトップゲートライン44からn行目のトップゲートライン44の順に(n行目に達したら1行目に戻る。)リセットパルスを出力するようになっている。リセットパルスのレベルは+32〔V〕のハイレベルである。一方、トップゲートドライバ11は、リセットパルスを出力しない時にローレベルの+2〔V〕の電位をそれぞれのトップゲートライン44に印加する。従って、固定撮像デバイス2が動作している間は、全てのDG−Tr20,20,…のトップゲート電極30並びにトップゲートライン44,44,…の電位は、放電用導電膜32の電位より常時高くなっている。
【0035】
放電用導電膜32及び保護絶縁膜31にピンホールといった欠陥が存在する場合には、表面32aに接した指先100の汗が欠陥を通じてトップゲート電極30に浸透する。ところが、トップゲート電極30及びトップゲートライン44の電位が放電用導電膜32の電位より高いため、汗中のナトリウムイオンがトップゲート電極30と反発し、トップゲート電極で還元反応が起こらない。そのため、トップゲート電極30が還元して不透明となることを防止することができる。
【0036】
ボトムゲートドライバ12は、シフトレジスタである。つまり、一行目のボトムゲートライン41からn行目のボトムゲートライン41の順に(n行目に達したら1行目に戻る。)リードパルスを出力するようになっている。リードパルスのレベルは+27〔V〕のハイレベルであり、リードパルスが出力されていない時のレベルは+17〔V〕のローレベルである。従って、固定撮像デバイス2が動作している間は、全てのDG−Tr20,20,…のボトムゲート電極21,21,…並びにボトムゲートライン41,41,…の電位は、放電用導電膜32の電位より常時高くなっている。
【0037】
トップゲートドライバ11がi行目(iは1〜nの何れかの整数。)のトップゲートライン44にリセットパルスを出力した後にボトムゲートドライバ12がi行目のボトムゲートライン41にリードパルスを出力するように、トップゲートドライバ11及びボトムゲートドライバ12は出力信号をシフトするようになっている。つまり、各行では、リードパルスが出力されるタイミングは、リセットパルスが出力されるタイミングより遅れている。また、i行目(iは、1〜nの何れかである。)のトップゲートライン44へのリセットパルスの入力が開始してから、i行目のボトムゲートライン41へのリードパルスの入力が終了するまでの期間は、i行目の選択期間である。i行目のボトムゲートライン41へのリードパルスの入力が終了してから、i行目の次の選択期間においてトップゲートライン44へのリセットパルスの入力が開始するまでの期間は、i行目の非選択期間である。
【0038】
ドレインドライバ13は、それぞれの行の選択期間において、リセットパルスが出力されてからリードパルスが出力されるまでの間に、全てのドレインライン43,43,…にプリチャージパルスを出力するようになっている。プリチャージパルスのレベルは+27〔V〕のハイレベルであり、プリチャージパルスが出力されていない時のレベルは+17〔V〕のローレベルである。従って、固定撮像デバイス2が動作している間は、全てのDG−Tr20,20,…のドレイン電極28並びにドレインライン43,43,…の電位は、放電用導電膜32の電位より常時高くなっている。
また、ドレインドライバ13は、プリチャージパルスの出力後にドレインライン43,43,…の電圧を増幅して、撮像回路10に出力するようになっている。
【0039】
撮像回路10は、演算処理装置4に駆動されることによって、ボトムゲートドライバ12、トップゲートドライバ11、ドレインドライバ13それぞれに制御信号Bcnt、Tcnt、Dcntを出力することでボトムゲートドライバ12、トップゲートドライバ11、ドレインドライバ13に適宜パルスを出力させるようになっている。更に、撮像回路10は、リードパルスが出力されてから所定時間経過後のドレインライン43,43,…の電圧を検出することによって、又はリードパルスが出力されてからドレインライン43,43,…の電圧が所定閾値電圧に至るまでの時間を検出することによって、指先100の指紋画像を取得するようになっている。
【0040】
以上のように構成された固体撮像デバイス2及び指紋認証装置1の動作及び使用方法について説明する。
被験者が放電用導電膜32に指先100を載置すると、光源14が発光し、導光板15で発した光が固体撮像デバイス2を介して指先100に入射し、指先100で反射した反射光がDG−Tr20,20,…の半導体膜23に入射する。このとき、導光板15と半導体膜23との間には、遮光性を有するボトムゲート電極21が介在しているので、導光板15で発した光が半導体膜23に直接入射されることはない。
【0041】
ここで、撮像回路10がトップゲートドライバ11に制御信号Tcntを出力し、トップゲートドライバ11が1行目のトップゲートライン44からn行目のトップゲートライン44へと順次リセットパルスを出力する。また、撮像回路10がボトムゲートドライバ12に制御信号Bcntを出力し、ボトムゲートドライバ12が1行目のボトムゲートライン41からn行目のボトムゲートライン41へと順次リードパルスを出力する。また、撮像回路10が制御信号Dcntをドレインドライバ13に出力し、ドレインドライバ13が各行でリセットパルスが出力されているリセット期間と各行でリードパルスが出力されている期間との間に、プリチャージパルスを全てのドレインライン43,43,…に出力する。
【0042】
i行目の各DG−Tr20の動作について詳細に説明する。図4に示すように、トップゲートドライバ11がi行目のトップゲートライン44にリセットパルスを出力すると、i行目のトップゲートライン44がハイレベルになる。i行目のトップゲートライン44がハイレベルになっている間(この期間をリセット期間という。)、i行目の各DG−Tr20では、半導体膜23とチャネル保護膜24との界面近傍に蓄積されたキャリア(ここでは、正孔である。)が、トップゲート電極30の電圧により反発して吐出される。
【0043】
次いで、トップゲートドライバ11がi行目のトップゲートライン44にリセットパルスを出力することを終了する。i行目のトップゲートライン44のリセットパルスが終了してから、i行目のボトムゲートライン41にリードパルスが出力されるまでの間(この期間をキャリア蓄積期間という。)、指先100の反射光が半導体膜23に入射した光量に従った量の電子−正孔対が、半導体膜23とチャネル保護膜24との界面近傍に蓄積される。
【0044】
次いで、キャリア蓄積期間中に、ドレインドライバ13が全てのドレインライン43,43,…にプリチャージパルスを出力する。プリチャージパルスが出力されている間(プリチャージ期間という。)では、i行目の各DG−Tr20においては、トップゲート電極30に印加されている電位が+2〔V〕であり、ボトムゲート電極21に印加されている電位が+17〔V〕であるため、半導体膜23にはチャネルが形成されず、プリチャージパルスに+27〔V〕の電位がドレイン電極28に印加されても、ドレイン電極28とソース電極27との間に電流は流れない。プリチャージ期間において、ドレイン電極28とソース電極27との間に電流が流れないため、ドレインライン43,43,…に出力されたプリチャージパルスによってi行目の各DG−Tr20のドレイン電極28に電荷がチャージされる。
【0045】
次いで、ドレインドライバ13がプリチャージパルスの出力を終了するとともに、ボトムゲートドライバ12がi行目のボトムゲートライン41にリードパルスを出力する。ボトムゲートドライバ12がi行目のボトムゲートライン41にリードパルスを出力している間(この期間を、リード期間という。)では、i行目の各DG−Tr20のボトムゲート電極21に+27〔V〕の電位が印加されているため、i行目の各DG−Tr20がオン状態になる。
【0046】
リード期間においては、キャリア蓄積期間において蓄積されたキャリアがトップゲート電極30とボトムゲート電極21との間の電圧を緩和するように働くため、ボトムゲート電極21とトップゲート電極30との間の電圧により半導体膜23にチャネルが形成されて、ドレイン電極28からソース電極27に電流が流れるようになる。従って、リード期間では、ドレインライン43,43,…の電圧は、ドレイン−ソース間電流によって時間の経過とともに徐々に低下する傾向を示す。
【0047】
ここで、キャリア蓄積期間において半導体膜23に入射した反射光の光量が多くなるにつれて、蓄積されるキャリアも多くなり、蓄積されるキャリアが多くなるにつれて、リード期間においてドレイン電極28からソース電極27に流れる電流のレベルも大きくなる。従って、リード期間におけるドレインライン43,43,…の電圧の変化傾向は、キャリア蓄積期間で半導体膜23に入射した光量に深く関連する。そして、撮像回路10が、i行目のリード期間から次の(i+1)行目のプリチャージ期間までの間に、ドレインドライバ13を介して、リード期間が開始してから所定の時間経過後のドレインライン43,43,…の電圧を検出する。これにより、指先100の反射光の強さに換算される。なお、撮像回路10が、i行目のリード期間から次の(i+1)行目のプリチャージ期間までの間に、ドレインドライバ13を介して、所定の閾値電圧に至るまでの時間を検出しても良い。この場合でも、指先100の反射光の強さに換算される。
【0048】
上述した一連の画像読み取り動作を1サイクルとして、全ての行の各DG−Tr20にも同等の処理手順を繰り返すことにより、固体撮像デバイス2及び撮像回路10によって指先100の指紋画像が取得される。そして、指先100の指紋画像は、撮像回路10から演算処理装置4へ出力される。演算処理装置4は、入力した指紋画像が登録指紋画像に一致するとみなせるか否かを判定することによって被験者の認証を行う。
【0049】
以上のように上記実施形態では、放電用導電膜32及び保護絶縁膜31にピンホールといった欠陥が存在する場合には、表面32aに接した指先100の汗が欠陥を通じてトップゲート電極30に浸透するが、トップゲート電極30及びトップゲートライン44の電位が放電用導電膜32の電位より高いため、汗中のナトリウムイオンがトップゲート電極30と反発し、トップゲート電極で還元反応が起こらない。そのため、トップゲート電極30が還元して不透明となることを防止することができる。
【0050】
また、上記実施形態では、トップゲートドライバ11によるローレベルが+2〔V〕であったが、トップゲートドライバ11によるローレベルが0〔V〕以上であれば特にレベルは限定されない。トップゲートドライバ11によるローレベルが+2〔V〕でない場合には、その差分だけトップゲートドライバ11、ボトムゲートドライバ12及びドレインドライバ13によって印加される電位並びにソースラインの電位も上記実施形態より変える必要がある。
また、トップゲートドライバ11によるローレベルとハイレベルの差、ボトムゲートドライバ12によるローレベルとハイレベルの差、ドレインドライバ13によるローレベルとハイレベルの差も上記実施形態に限定されない。いずれにしても、トップゲート電極30及びトップゲートライン44に印加される電位が、放電用導電膜32に印加される電位よりも高電位であればよい。
【0051】
上記実施形態では、指からの汗に含まれるナトリウムイオンがDG−Tr20に印加する電圧を制御することによりトップゲート電極30及びトップゲートライン44に浸入することを防止したが、その他の実施形態を以下に説明する。
【0052】
本実施形態の固体撮像デバイス2では、DG−Tr20上の保護絶縁膜31にリンがドープされている点を除き上記実施形態の固体撮像デバイス2と同様の構造である。つまり、全てのDG−Tr20,20,…のトップゲート電極30及びトップゲートライン44,44,…上には、共通の保護絶縁膜31がトップゲート電極30及びトップゲートライン44に接するようにして形成されている。保護絶縁膜31は、絶縁性及び透光性を有し、リン(P)がドープされた窒化シリコン又は酸化シリコンからなる。リン濃度は、保護絶縁膜31中の上方がより高い方が望ましい。
【0053】
次に、固体撮像デバイス2の製造方法について説明する。
まず、透明基板17に対して、スパッタや蒸着のようなPVD法やCVD法により導電体層を成膜する成膜工程の後、フォトリソグラフィー法といったマスク工程、エッチング法により導電体層をパターニングする形状加工工程を適宜行うことによって、ボトムゲート電極21並びにボトムゲートライン41,41,…を形成し、ついで透明基板17のほぼ全面にわたって窒化シリコンからなる層間絶縁膜22、半導体膜23、チャネル保護膜24を成膜する。チャネル保護膜24をパターニングしてからn型不純物a−Si層を堆積後パターニングして不純物半導体膜25,26を形成するとともにその下方の半導体膜23をパターニングする。ドレイン、ソース電極となる導電体層を成膜、パターニングしてソース電極27及びドレイン電極28並びにソースライン42,42,…及びラドレインイン43,43,…、を形成する。引き続き透明基板17上に層間絶縁膜29が成膜され、そして透明基板17上面に透明な導電体層を成膜後、パターニングすることによりトップゲート電極30、及びトップゲートライン44,44,…が形成される。
【0054】
次に、CVD法、PVD法によって成膜を行える成膜装置を用いて、DG−Tr20,20,…上にリンがドープされた保護絶縁膜31を成膜する。つまり、透明基板17を成膜装置のチャンバー内にセッティングし、ホスフィン(PH3)等といったリンを含むガスをチャンバー内に供給しながら、保護絶縁膜31の原料の蒸気並びにリンを含むガスの混合気を蒸着させる。これにより、リンがドープされた保護絶縁膜31が成膜される。
次に、PVD法、CVD法等によって保護絶縁膜31上に放電用導電膜32を成膜する。
【0055】
また、本実施形態では、ドライバ11,12,13による印加電圧は、図4に示す波形チャートの電圧から17〔V〕低く設定されている。パルスのタイミングは、図4の場合と同じである。
つまり、トップゲートドライバ11は、トップゲートライン44,44,…に対して、リセット期間に+10〔V〕の電位のリセットパルスを出力し、キャリア蓄積期間に−15〔V〕の電位を出力するように設定されている。ボトムゲートドライバ12は、ボトムゲートライン41,41,…に対して、キャリア蓄積期間に0〔V〕の電位を出力し、リード期間に+10〔V〕のリードパルスを出力するように設定されている。ドレインドライバ13は、ドレインライン43,43,…に対して、プリチャージ期間に+10〔V〕のプリチャージパルスを出力し、その他の期間では0〔V〕になるよう設定されている。そしてソースライン42,42,…、及び放電用導電膜32には、常時0〔V〕の電圧が印加されている。
【0056】
本実施形態の固体撮像デバイス2では、放電用導電膜32及び保護絶縁膜31にピンホールといった欠陥が存在する場合には、表面32aに接した指先100の汗が欠陥を通じてトップゲート電極30に浸透するが、保護絶縁膜31にリンがドープされているため、汗中のナトリウムイオンがリンと反応して、汗が電解質として作用しない。そのため、トップゲート電極30が還元して不透明となることを防止することができる。
【0057】
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
【0058】
上記各実施形態では、指先100を撮像しているが、指先100に限らずその他様々な被写体を放電用導電膜32の表面32aに押し付けて撮像しても良い。被写体を放電用導電膜32の表面32aに押し当てれば、被写体の表面に描写された模様(文字、数字、絵等を含む意である。)を固体撮像デバイス2で撮像できたり、被写体の表面の凹凸により定義されたパターンを固体撮像デバイス2で撮像できたりする。
【0059】
また、上記各実施形態では、光電変換素子としてDG−Tr20,20,…を用いた固体撮像デバイス2を例にして説明したが、光電変換素子としてフォトダイオードを用いた固体撮像デバイスに本発明を適用しても良い。フォトダイオードを用いた固体撮像デバイスとしては、CCDイメージセンサ、CMOSイメージセンサがある。
【0060】
CCDイメージセンサにおいては、フォトダイオードが基板上にマトリクス状となって画素ごとに形成されており、それぞれのフォトダイオードの周囲には、フォトダイオードで光電変換された電気信号を転送するための垂直CCD、水平CCDが形成されている。また、上記固体撮像デバイス2と同様に、保護絶縁膜が複数のフォトダイオードを被覆するように一面に成膜されており、保護絶縁膜上に放電用導電膜が一面に成膜されており、保護絶縁膜にはリンがドープされている。
【0061】
CMOSイメージセンサにおいては、フォトダイオードが基板上にマトリクス状となって画素ごとに形成されており、それぞれのフォトダイオードの周囲にはフォトダイオードで光電変換された電気信号を増幅するための画素回路が設けられている。上記固体撮像デバイス2と同様に、保護絶縁膜が複数のフォトダイオードを被覆するように一面に成膜されており、保護絶縁膜上に放電用導電膜が一面に成膜されており、保護絶縁膜にはリンがドープされている。
【0062】
【発明の効果】
請求項1から4の何れか一項に記載の発明によれば、導電膜より高電位の制御電極と汗等の悪影響物中の陽イオンが反発するので、仮に導電膜及び保護絶縁膜に欠陥が存する場合であっても、制御電極が汗等に含まれる陽イオンによって腐食されない。
請求項5に記載の発明によれば、仮に保護絶縁膜に欠陥が存する場合でも、保護絶縁膜中のリンが悪影響物中の陽イオンと反応するので、光電変換素子が腐食されない。
【図面の簡単な説明】
【図1】本発明が適用された固体撮像デバイスの回路構成を示した平面図である。
【図2】上記固体撮像デバイスを破断して示した断面図である。
【図3】図3(a)は上記固体撮像デバイスの一画素を示した平面図であり、図3(b)はA−A断面の断面図である。
【図4】上記固体撮像デバイスのドライバによって出力される電気信号のレベルの推移を示したタイミングチャートである。
【符号の説明】
2 固体撮像デバイス(撮像装置)
11 トップゲートドライバ(ドライバ)
17 透明基板(基板)
20 ダブルゲート型トランジスタ(光電変換素子)
23 半導体膜
30 トップゲート電極(トップ電極)
31 保護絶縁膜
32 放電用導電膜(導電膜)
100 指先(被写体)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an imaging device in which a plurality of photoelectric conversion elements are arranged and a driving method thereof.
[0002]
[Prior art]
A fingerprint is a very useful means for performing personal authentication because it has a pattern peculiar to an individual. In recent years, fingerprint authentication devices that apply fingerprints to personal authentication have been developed. Specifically, the fingerprint authentication apparatus performs personal authentication by comparing a fingerprint image captured by a solid-state imaging device with fingerprint image data of a registrant registered in advance, and includes a PC (Personal Computer) and a PDA (Personal Computer). It is being considered to be installed in information devices such as Personal Digital Assistance and mobile phones.
[0003]
Patent Literature 1 describes a solid-state imaging device in which a plurality of photoelectric conversion elements are arranged in a matrix on a substrate. The solid-state imaging device detects a subject by detecting the intensity and light amount of light with each photoelectric conversion element. To obtain an image. In this photoelectric conversion element, a top gate electrode facing the semiconductor layer is formed of ITO (tin-doped indium oxide), which is a transparent metal oxide, in order to detect the intensity and intensity of light incident on the semiconductor layer. The photoelectric conversion element is covered together with the top gate electrode, and a transparent protective insulating film made of silicon nitride is formed.
[0004]
In general, a solid-state imaging device is used to acquire an image of a subject by entering reflected light of the subject via a lens away from the subject, but according to Patent Document 1, the protection is described. Attempts have been made to use a solid-state imaging device to obtain an image of a subject by directly contacting the subject with a transparent earth electrode layer formed on an insulating film.
[0005]
[Patent Document 1]
JP-A-2002-94040
[0006]
[Problems to be solved by the invention]
By the way, when the subject is a fingertip, sweat of the fingertip adheres to the ground electrode layer. When there is no defect in the protective insulating film and the earth electrode layer, there is no particular problem, but when the protective insulating film and the earth electrode layer have defects such as pinholes due to minute particles in the manufacturing process, which are very rare. There is. If there is a defect such as a minute pinhole in the protective insulating film and the ground electrode layer, sweat penetrates into the photoelectric conversion element through the defect, and the photoelectric conversion element, especially the top gate electrode and the top gate line cause sodium ions in the sweat. Corrosion may be caused by Since the top gate electrode and the top gate line are extremely small or thin as compared with the ground electrode layer, there has been a problem that the top gate electrode and the top gate line are easily broken due to corrosion.
[0007]
Therefore, an object of the present invention is to suppress corrosion of a photoelectric conversion element formed under a protective insulating film, particularly, its electrode, even if a defect exists in the protective insulating film.
[0008]
[Means for Solving the Problems]
In order to solve the above-described problems, an imaging apparatus according to the first aspect of the present invention includes, for example, as shown in FIGS.
A control electrode (for example, a top gate electrode 30) for controlling a photoelectric conversion element (for example, a double-gate transistor 20);
A protective insulating film (for example, protective insulating film 31) formed on the upper surface of the control electrode;
A conductive film (for example, a conductive film 32 for discharge) formed on the protective insulating film;
A driver (for example, a top gate driver 11) that constantly applies a potential equal to or higher than the potential of the conductive film to the control electrode of the photoelectric conversion element.
[0009]
According to a second aspect of the present invention, in the imaging device according to the first aspect, the conductive film is grounded.
[0010]
According to a third aspect of the present invention, in the imaging device according to the first or second aspect, the control electrode is made of a transparent metal oxide.
[0011]
The invention according to claim 4 is, for example, as shown in FIGS.
A control electrode (for example, a top gate electrode 30) for controlling a photoelectric conversion element (for example, a double-gate transistor 20);
A protective insulating film (for example, protective insulating film 31) formed on the upper surface of the control electrode;
A conductive film formed on the protective insulating film (for example, a conductive film for discharge 32), the method comprising:
A driving method of an imaging device, wherein a potential equal to or higher than the potential of the conductive film is constantly applied to the control electrode of the photoelectric conversion element.
[0012]
When an object such as a fingertip comes into contact with the conductive film, an adverse substance including sodium or the like such as sweat adheres to the conductive film. However, if a defect exists in the conductive film and the protective insulating film, the adverse substance penetrates into the control electrode through the defect. . However, in the invention according to any one of claims 1 to 4, since the potential of the control electrode is higher than the potential of the conductive film, sodium ions are controlled when cations in the adverse substance, particularly when the adverse substance is sweat, are controlled. It repels the electrode, sodium ions do not reach the control electrode, and the control electrode is not corroded. In particular, if the control electrode is a transparent metal oxide as in the third aspect of the present invention, the control electrode is not reduced by cations and can prevent the transmittance from lowering, so that the photoelectric conversion element performs favorable photoelectric conversion. be able to.
[0013]
The invention according to claim 5, for example, as shown in FIGS.
A plurality of photoelectric conversion elements (for example, double-gate transistors 20, 20) are placed on a substrate (for example, transparent substrate 17) under a mounting surface (for example, surface 32a) on which a subject (for example, fingertip 100) is mounted. ,...) Are arranged (for example, the solid-state imaging device 2).
A transparent protective insulating film doped with phosphorus (for example, the protective insulating film 31) is formed on the plurality of photoelectric conversion elements.
[0014]
When an object such as a fingertip comes into contact with the protective insulating film, an adverse substance such as sweat adheres to the protective insulating film. However, if a defect exists in the protective insulating film, the adverse substance penetrates into the photoelectrically sensitive element through the defect. However, in the invention according to claim 5, since the protective insulating film is doped with phosphorus, cations in the harmful substance, especially when the harmful substance is sweat, sodium ions react with phosphorus, and the harmful substance is an electrolyte. Does not act as Therefore, the photoelectric conversion element is not corroded.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings. However, the scope of the invention is not limited to the illustrated example.
[0016]
FIG. 1 is a plan view showing a circuit configuration of a fingerprint authentication device 1 to which the present invention is applied, and FIG. 2 is a cross-sectional view taken along a broken line CC of FIG.
[0017]
The fingerprint authentication device 1 includes a solid-state imaging device 2 that is a driver-integrated imaging device that captures a fingerprint image of the fingertip 100 by converting the amount of light reflected from the fingertip 100 as a subject into an electric signal, and a solid-state imaging device 2. Circuit 10 for acquiring a fingerprint image of the fingertip 100 by detecting an electric signal from the CPU, and an arithmetic processing unit for determining whether or not the fingerprint image acquired by the imaging circuit 10 can be regarded as matching the registered fingerprint image 4, a light source 14 that emits light, and a light guide plate 15 that guides the light emitted from the light source 14 to the solid-state imaging device 2 and irradiates the solid-state imaging device 2 with light.
[0018]
The light guide plate 15 has a substantially flat shape, and is covered with a light reflecting material except for a side surface facing the light source 14 and a surface facing the back surface of the solid-state imaging device 2. Light from the light source 14 is diffused in the light guide plate 15, and light radiated from the surface of the light guide plate 15 is uniformly applied to the back surface of the solid-state imaging device 2. Note that, instead of the light guide plate 15 and the light source 14, a surface emitting element such as an organic EL element may be provided so as to face the back surface of the solid-state imaging device 2.
[0019]
The arithmetic processing device 4 includes a CPU, a RAM used as a work area in the arithmetic processing of the CPU, a ROM storing programs executable by the CPU, and a storage medium storing registered fingerprint images for the number of registrants. (Not shown). The CPU drives the imaging circuit 10 according to a program stored in the ROM, inputs a fingerprint image from the imaging circuit 10, and compares the input fingerprint image with a registered fingerprint image stored in a storage medium to obtain a fingerprint. It is determined whether or not the image can be regarded as matching the registered fingerprint image.
[0020]
The solid-state imaging device 2 will be described with reference to FIGS. FIG. 3A is a plan view illustrating one pixel of the solid-state imaging device 2, and FIG. 3B is a cross-sectional view taken along a line AA in FIG. 3A. .
[0021]
The solid-state imaging device 2 includes a substantially flat transparent substrate 17 and a plurality of doubles arranged on one surface of the transparent substrate 17 in a matrix of n rows and m columns (both n and m are positive integers). Gate transistors (hereinafter referred to as DG-Trs) 20, 20,... And a top gate driver formed on a transparent substrate 17 around the image input area 8 in which the DG-Trs 20, 20,. 11, a protective insulating film 31 covering the bottom gate driver 12 and the drain driver 13, the drivers 11, 12, 13 and the DG-Trs 20, 20,..., And a discharge conductive film 32 formed on the protective insulating film 31 And.
[0022]
The transparent substrate 17 has a light transmitting property (hereinafter, simply referred to as a light transmitting property) and an insulating property, and is a glass substrate such as quartz glass or a plastic substrate such as polycarbonate. The transparent substrate 17 forms the back surface of the solid-state imaging device 2, and the light guide plate 15 faces the transparent substrate 17.
[0023]
Each DG-Tr 20 is a photoelectric conversion element serving as a pixel. Each of the DG-Trs 20 includes a bottom gate electrode 21 formed on the transparent substrate 17, an interlayer insulating film 22 formed on the bottom gate electrode 21, a bottom gate electrode 21 and the interlayer insulating film 22 interposed therebetween, and A semiconductor film 23 facing the electrode 21, a channel protective film 24 formed on the center of the semiconductor film 23, and impurity semiconductor films 25 and 26 formed on both ends of the semiconductor film 23 so as to be separated from each other; A source electrode 27 formed on the impurity semiconductor film 25; a drain electrode 28 formed on the impurity semiconductor film 26; an interlayer insulating film 29 formed on the source electrode 27 and the drain electrode 28; A top gate electrode 30 sandwiching the interlayer insulating film 29 and the channel protection film 24 and facing the semiconductor film 23.
[0024]
On the transparent substrate 17, the bottom gate electrodes 21 are formed in a matrix for each DG-Tr 20. Also, n bottom gate lines 41, 41,... Extending in the horizontal direction are formed on the transparent substrate 17, and the bottom gate electrodes 21 of the DG-Trs 20 in the same row arranged in the horizontal direction are It is formed integrally with the common bottom gate line 41. The bottom gate electrode 21 and the bottom gate line 41 have conductivity and light shielding properties, and are made of, for example, chromium, a chromium alloy, aluminum, an aluminum alloy, or an alloy thereof.
[0025]
An interlayer insulating film 22 common to all the DG-Trs 20, 20,... Is formed on the bottom gate electrode 21 and the bottom gate line 41. The interlayer insulating film 22 has an insulating property and a light transmitting property, and is made of, for example, silicon nitride or silicon oxide.
[0026]
A semiconductor film 23 is formed for each DG-Tr 20 on the interlayer insulating film 22. The semiconductor film 23 has a substantially rectangular shape in plan view, and is a layer formed of amorphous silicon or polysilicon. On the semiconductor film 23, a channel protection film 24 is formed. The channel protective film 24 has a function of protecting the interface of the semiconductor film 23 from an etchant used for patterning, has insulating properties and translucency, and is made of, for example, silicon nitride or silicon oxide. When light is incident on the semiconductor film 23, electron-hole pairs in an amount corresponding to the amount of incident light are generated around the interface between the channel protective film 24 and the semiconductor film 23.
[0027]
On one end of the semiconductor film 23, an impurity semiconductor film 25 is formed so as to partially overlap the channel protective film 24, and on the other end of the semiconductor film 23, an impurity semiconductor film 26 is partially formed on the channel protection film. It is formed so as to overlap with the protective film 24. The impurity semiconductor films 25 and 26 are patterned for each DG-Tr 20. The impurity semiconductor films 25 and 26 are made of amorphous silicon (n) containing n-type impurity ions. + Silicon).
[0028]
On the impurity semiconductor film 25, a source electrode 27 patterned for each DG-Tr 20 is formed. A drain electrode 28 patterned for each DG-Tr 20 is formed on the impurity semiconductor film 26. Also, m source lines 42, 42, ... and drain lines 43, 43, ... extending in the vertical direction are formed on the interlayer insulating film 22, and each of the DG-s in the same column arranged in the vertical direction. The source electrode 27 of the Tr 20 is formed integrally with the common source line 42, and the drain electrode 28 of each DG-Tr 20 in the same column arranged in the vertical direction is formed integrally with the common drain line 43. The source electrode 27, the drain electrode 28, the source line 42, and the drain line 43 have conductivity and light-shielding properties, and are made of, for example, chromium, a chromium alloy, aluminum, an aluminum alloy, or an alloy thereof.
[0029]
, All the DG-Trs 20, 20,..., On the channel protective film 24, the source electrode 27, the drain electrode 28, and the source lines 42, 42,. Are formed in common with each other. The interlayer insulating film 29 has an insulating property and a light transmitting property, and is made of, for example, silicon nitride or silicon oxide.
[0030]
On the interlayer insulating film 29, a top gate electrode 30 patterned for each DG-Tr 20 is formed. Further, n top gate lines 44 extending in the horizontal direction are formed on the interlayer insulating film 29, and the top gate electrodes 30 of the DG-Trs 20 in the same row arranged in the horizontal direction share a common top. It is formed integrally with the gate line 44. The top gate electrode 30 and the top gate line 44 are conductive and light-transmitting metal oxides, for example, indium oxide, zinc oxide, tin oxide, or a mixture containing at least one of them (for example, ITO, zinc-doped indium oxide).
The DG-Tr 20 configured as described above is a photoelectric conversion element using the semiconductor film 23 as a light receiving unit.
[0031]
A common protective insulating film 31 is formed on the top gate electrodes 30 and the top gate lines 44, 44,... Of all the DG-Trs 20, 20,. ing. The protective insulating film 31 has an insulating property and a light transmitting property, and is made of silicon nitride or silicon oxide.
[0032]
On the protective insulating film 31, a discharge conductive film 32 is formed all over. The discharge conductive film 32 has conductivity and translucency, and is formed of, for example, indium oxide, zinc oxide, tin oxide, or a mixture containing at least one of them (for example, tin-doped indium oxide (ITO), zinc, or the like). (Doped indium oxide). The discharging conductive film 32 is grounded and kept at 0 [V], and serves to prevent electrostatic damage of the DG-Trs 20, 20,. . The surface 32a of the discharge conductive film 32 forms the surface of the solid-state imaging device 2 and is a mounting surface on which the fingertip 100 is mounted.
[0033]
Next, a driver of the solid-state imaging device 2 will be described with reference to FIGS. The source lines 42, 42,... Are maintained at a constant potential higher than the potential of the discharge conductive film 32, for example, at +17 [V]. The bottom gate lines 41, 41,... Are connected to the output of the bottom gate driver 12. The top gate lines 44 are connected to the output of the top gate driver 11.
[0034]
The top gate driver 11 is a shift register. In other words, the top gate driver 11 receives the control signal Tcnt from the imaging circuit 10 to sequentially operate from the top gate line 44 in the first row to the top gate line 44 in the nth row (the first row when the nth row is reached). The reset pulse is output. The level of the reset pulse is a high level of +32 [V]. On the other hand, the top gate driver 11 applies a low-level potential of +2 [V] to each top gate line 44 when not outputting a reset pulse. Therefore, while the fixed imaging device 2 is operating, the potentials of the top gate electrodes 30 and the top gate lines 44 of all the DG-Trs 20, 20,. Is getting higher.
[0035]
When a defect such as a pinhole exists in the conductive film for discharge 32 and the protective insulating film 31, sweat of the fingertip 100 in contact with the surface 32a penetrates into the top gate electrode 30 through the defect. However, since the potentials of the top gate electrode 30 and the top gate line 44 are higher than the potential of the discharge conductive film 32, sodium ions in the sweat repel the top gate electrode 30 and no reduction reaction occurs at the top gate electrode. Therefore, it is possible to prevent the top gate electrode 30 from becoming opaque due to reduction.
[0036]
The bottom gate driver 12 is a shift register. That is, a read pulse is output in order from the bottom gate line 41 in the first row to the bottom gate line 41 in the n-th row (return to the first row when reaching the n-th row). The level of the read pulse is a high level of +27 [V], and the level when no read pulse is output is a low level of +17 [V]. Therefore, while the fixed imaging device 2 is operating, the potentials of the bottom gate electrodes 21, 21,... And the bottom gate lines 41, 41, of all the DG-Trs 20, 20,. Is always higher than the potential.
[0037]
After the top gate driver 11 outputs a reset pulse to the top gate line 44 of the i-th row (i is an integer from 1 to n), the bottom gate driver 12 applies a read pulse to the bottom gate line 41 of the i-th row. The top gate driver 11 and the bottom gate driver 12 shift the output signal so as to output. That is, in each row, the timing at which the read pulse is output is later than the timing at which the reset pulse is output. Further, after the input of the reset pulse to the top gate line 44 of the i-th row (i is any one of 1 to n) starts, the input of the read pulse to the bottom gate line 41 of the i-th row. Is a selection period of the i-th row. The period from the end of the input of the read pulse to the bottom gate line 41 of the i-th row to the start of the input of the reset pulse to the top gate line 44 in the next selection period of the i-th row is the i-th row Is a non-selection period.
[0038]
The drain driver 13 outputs a precharge pulse to all the drain lines 43, 43,... Between the output of the reset pulse and the output of the read pulse in the selection period of each row. ing. The level of the precharge pulse is a high level of +27 [V], and the level when the precharge pulse is not output is a low level of +17 [V]. Therefore, while the fixed imaging device 2 is operating, the potentials of the drain electrodes 28 and the drain lines 43, 43,... Of all the DG-Trs 20, 20,. ing.
The drain driver 13 amplifies the voltages of the drain lines 43, 43,... After outputting the precharge pulse, and outputs the amplified voltage to the imaging circuit 10.
[0039]
The imaging circuit 10 is driven by the arithmetic processing unit 4 to output control signals Bcnt, Tcnt, and Dcnt to the bottom gate driver 12, the top gate driver 11, and the drain driver 13, respectively, so that the bottom gate driver 12, the top gate The driver 11 and the drain driver 13 output pulses as appropriate. Further, the imaging circuit 10 detects the voltage of the drain lines 43, 43,... After a lapse of a predetermined time from the output of the read pulse, or detects the voltage of the drain lines 43, 43,. A fingerprint image of the fingertip 100 is obtained by detecting a time until the voltage reaches a predetermined threshold voltage.
[0040]
The operation and usage of the solid-state imaging device 2 and the fingerprint authentication device 1 configured as described above will be described.
When the subject places the fingertip 100 on the discharge conductive film 32, the light source 14 emits light, the light emitted from the light guide plate 15 enters the fingertip 100 via the solid-state imaging device 2, and the reflected light reflected on the fingertip 100 becomes The DG-Tr 20, 20,... At this time, since the light-shielding bottom gate electrode 21 is interposed between the light guide plate 15 and the semiconductor film 23, light emitted from the light guide plate 15 does not directly enter the semiconductor film 23. .
[0041]
Here, the imaging circuit 10 outputs a control signal Tcnt to the top gate driver 11, and the top gate driver 11 sequentially outputs a reset pulse from the top gate line 44 of the first row to the top gate line 44 of the nth row. Further, the imaging circuit 10 outputs a control signal Bcnt to the bottom gate driver 12, and the bottom gate driver 12 sequentially outputs read pulses from the bottom gate line 41 of the first row to the bottom gate line 41 of the nth row. Further, the imaging circuit 10 outputs the control signal Dcnt to the drain driver 13, and the drain driver 13 performs a precharge between a reset period in which a reset pulse is output in each row and a period in which a read pulse is output in each row. The pulse is output to all the drain lines 43, 43,.
[0042]
The operation of each DG-Tr 20 in the i-th row will be described in detail. As shown in FIG. 4, when the top gate driver 11 outputs a reset pulse to the top gate line 44 in the i-th row, the top gate line 44 in the i-th row becomes high level. While the top gate line 44 in the i-th row is at a high level (this period is referred to as a reset period), the DG-Tr 20 in the i-th row accumulates near the interface between the semiconductor film 23 and the channel protection film 24. The generated carriers (here, holes) are repelled and discharged by the voltage of the top gate electrode 30.
[0043]
Next, the top gate driver 11 ends outputting the reset pulse to the i-th top gate line 44. From the end of the reset pulse of the top gate line 44 in the i-th row to the output of the read pulse to the bottom gate line 41 in the i-th row (this period is referred to as a carrier accumulation period), the reflection of the fingertip 100. An amount of electron-hole pairs corresponding to the amount of light that has entered the semiconductor film 23 is accumulated near the interface between the semiconductor film 23 and the channel protection film 24.
[0044]
Next, during the carrier accumulation period, the drain driver 13 outputs a precharge pulse to all the drain lines 43, 43,. While the precharge pulse is being output (referred to as a precharge period), in each DG-Tr 20 in the i-th row, the potential applied to the top gate electrode 30 is +2 [V], and the bottom gate electrode Since the potential applied to 21 is +17 [V], no channel is formed in the semiconductor film 23, and even if a potential of +27 [V] is applied to the drain electrode 28 in the precharge pulse, the drain electrode 28 No current flows between the gate electrode and the source electrode 27. Since no current flows between the drain electrode 28 and the source electrode 27 in the precharge period, the precharge pulse output to the drain lines 43, 43,. Charge is charged.
[0045]
Next, the drain driver 13 finishes outputting the precharge pulse, and the bottom gate driver 12 outputs a read pulse to the i-th bottom gate line 41. While the bottom gate driver 12 is outputting a read pulse to the i-th bottom gate line 41 (this period is referred to as a read period), +27 [+27 [ V], the DG-Trs 20 in the i-th row are turned on.
[0046]
In the read period, since the carriers accumulated in the carrier accumulation period work to reduce the voltage between the top gate electrode 30 and the bottom gate electrode 21, the voltage between the bottom gate electrode 21 and the top gate electrode 30 is reduced. As a result, a channel is formed in the semiconductor film 23, and current flows from the drain electrode 28 to the source electrode 27. Therefore, in the read period, the voltage of the drain lines 43, 43,... Tends to gradually decrease with the passage of time due to the drain-source current.
[0047]
Here, as the amount of reflected light incident on the semiconductor film 23 in the carrier accumulation period increases, the number of accumulated carriers also increases. As the amount of accumulated carriers increases, the drain electrode 28 moves from the drain electrode 28 to the source electrode 27 in the lead period. The level of the flowing current also increases. Therefore, the change tendency of the voltage of the drain lines 43, 43,... During the read period is deeply related to the amount of light incident on the semiconductor film 23 during the carrier accumulation period. Then, during a period from the read period of the i-th row to the precharge period of the next (i + 1) -th row, the imaging circuit 10 outputs a predetermined time after the start of the read period via the drain driver 13. The voltages of the drain lines 43, 43,... Are detected. This is converted into the intensity of the reflected light of the fingertip 100. Note that the imaging circuit 10 detects the time required to reach a predetermined threshold voltage via the drain driver 13 during the period from the read period of the i-th row to the precharge period of the next (i + 1) -th row. Is also good. Even in this case, it is converted into the intensity of the reflected light of the fingertip 100.
[0048]
With the series of image reading operations described above as one cycle, the same processing procedure is repeated for each DG-Tr 20 in all rows, so that the solid-state imaging device 2 and the imaging circuit 10 obtain a fingerprint image of the fingertip 100. Then, the fingerprint image of the fingertip 100 is output from the imaging circuit 10 to the arithmetic processing device 4. The arithmetic processing unit 4 authenticates the subject by determining whether or not the input fingerprint image can be regarded as matching the registered fingerprint image.
[0049]
As described above, in the above embodiment, when a defect such as a pinhole is present in the discharge conductive film 32 and the protective insulating film 31, sweat of the fingertip 100 in contact with the surface 32a penetrates into the top gate electrode 30 through the defect. However, since the potentials of the top gate electrode 30 and the top gate line 44 are higher than the potential of the discharge conductive film 32, sodium ions in sweat repel the top gate electrode 30 and no reduction reaction occurs at the top gate electrode. Therefore, it is possible to prevent the top gate electrode 30 from becoming opaque due to reduction.
[0050]
In the above embodiment, the low level by the top gate driver 11 is +2 [V], but the level is not particularly limited as long as the low level by the top gate driver 11 is 0 [V] or more. If the low level by the top gate driver 11 is not +2 [V], the potential applied by the top gate driver 11, the bottom gate driver 12, and the drain driver 13 and the potential of the source line need to be changed by the difference from the above embodiment. There is.
Further, the difference between the low level and the high level by the top gate driver 11, the difference between the low level and the high level by the bottom gate driver 12, and the difference between the low level and the high level by the drain driver 13 are not limited to the above embodiment. In any case, the potential applied to the top gate electrode 30 and the top gate line 44 only needs to be higher than the potential applied to the discharge conductive film 32.
[0051]
In the above embodiment, sodium ions contained in sweat from the finger are prevented from entering the top gate electrode 30 and the top gate line 44 by controlling the voltage applied to the DG-Tr 20, but other embodiments are described. This will be described below.
[0052]
The solid-state imaging device 2 of the present embodiment has the same structure as the solid-state imaging device 2 of the above-described embodiment except that the protective insulating film 31 on the DG-Tr 20 is doped with phosphorus. That is, the common protective insulating film 31 is in contact with the top gate electrode 30 and the top gate line 44 on the top gate electrode 30 and the top gate lines 44, 44,... Of all the DG-Trs 20, 20,. Is formed. The protective insulating film 31 has insulating properties and translucency, and is made of silicon nitride or silicon oxide doped with phosphorus (P). It is desirable that the phosphorus concentration be higher in the upper part of the protective insulating film 31.
[0053]
Next, a method for manufacturing the solid-state imaging device 2 will be described.
First, after forming a conductive layer on the transparent substrate 17 by a PVD method such as sputtering or vapor deposition or a CVD method, a conductive layer is patterned by a masking step such as a photolithography method and an etching method. By appropriately performing a shape processing step, a bottom gate electrode 21 and bottom gate lines 41, 41,... Are formed, and then an interlayer insulating film 22, a semiconductor film 23, and a channel protective film made of silicon nitride over substantially the entire surface of the transparent substrate 17. 24 is formed. After patterning the channel protective film 24, an n-type impurity a-Si layer is deposited and then patterned to form impurity semiconductor films 25 and 26, and the semiconductor film 23 thereunder is patterned. A conductive layer serving as a drain and a source electrode is formed and patterned to form a source electrode 27 and a drain electrode 28, source lines 42, 42, and a drain line 43, 43,. Subsequently, an interlayer insulating film 29 is formed on the transparent substrate 17, and a transparent conductor layer is formed on the upper surface of the transparent substrate 17 and then patterned to form the top gate electrode 30 and the top gate lines 44, 44. It is formed.
[0054]
Next, a protective insulating film 31 doped with phosphorus is formed on the DG-Trs 20, 20,... Using a film forming apparatus capable of forming a film by a CVD method or a PVD method. In other words, the transparent substrate 17 is set in a chamber of a film forming apparatus, and while a gas containing phosphorus such as phosphine (PH3) is supplied into the chamber, a mixture of a vapor of a material of the protective insulating film 31 and a gas containing phosphorus is supplied. Is deposited. As a result, the protective insulating film 31 doped with phosphorus is formed.
Next, a discharge conductive film 32 is formed on the protective insulating film 31 by a PVD method, a CVD method, or the like.
[0055]
In the present embodiment, the voltage applied by the drivers 11, 12, and 13 is set 17 [V] lower than the voltage in the waveform chart shown in FIG. The timing of the pulse is the same as in FIG.
That is, the top gate driver 11 outputs a reset pulse having a potential of +10 [V] to the top gate lines 44, 44,... During the reset period, and outputs a potential of -15 [V] during the carrier accumulation period. It is set as follows. The bottom gate driver 12 is set so as to output a potential of 0 [V] to the bottom gate lines 41, 41,... During the carrier accumulation period and to output a +10 [V] read pulse during the read period. I have. The drain driver 13 outputs a precharge pulse of +10 [V] to the drain lines 43, 43,... During the precharge period, and is set to 0 [V] during the other periods. A voltage of 0 [V] is constantly applied to the source lines 42, 42,... And the discharge conductive film 32.
[0056]
In the solid-state imaging device 2 of the present embodiment, when a defect such as a pinhole exists in the conductive film for discharge 32 and the protective insulating film 31, sweat of the fingertip 100 in contact with the surface 32a penetrates into the top gate electrode 30 through the defect. However, since the protective insulating film 31 is doped with phosphorus, sodium ions in sweat react with phosphorus, and sweat does not act as an electrolyte. Therefore, it is possible to prevent the top gate electrode 30 from becoming opaque due to reduction.
[0057]
The present invention is not limited to the above embodiments, and various improvements and design changes may be made without departing from the spirit of the present invention.
[0058]
In each of the above embodiments, the fingertip 100 is imaged. However, not limited to the fingertip 100, various other objects may be pressed against the surface 32a of the discharge conductive film 32 to image. When the subject is pressed against the surface 32a of the discharge conductive film 32, a pattern (including characters, numerals, pictures, etc.) drawn on the surface of the subject can be imaged by the solid-state imaging device 2, or the surface of the subject can be imaged. The solid-state imaging device 2 can image a pattern defined by the unevenness of the solid-state imaging device 2.
[0059]
In each of the above embodiments, the solid-state imaging device 2 using the DG-Tr 20, 20,... As the photoelectric conversion element has been described as an example. However, the present invention is applied to a solid-state imaging device using a photodiode as the photoelectric conversion element. May be applied. As a solid-state imaging device using a photodiode, there are a CCD image sensor and a CMOS image sensor.
[0060]
In a CCD image sensor, photodiodes are formed in a matrix on a substrate for each pixel, and a vertical CCD for transferring an electric signal photoelectrically converted by the photodiode is provided around each photodiode. , A horizontal CCD is formed. Further, similarly to the solid-state imaging device 2, a protective insulating film is formed on one surface so as to cover a plurality of photodiodes, and a discharge conductive film is formed on one surface on the protective insulating film. The protective insulating film is doped with phosphorus.
[0061]
In a CMOS image sensor, photodiodes are formed in a matrix on a substrate for each pixel, and a pixel circuit for amplifying an electric signal photoelectrically converted by the photodiode is provided around each photodiode. Is provided. Like the solid-state imaging device 2, a protective insulating film is formed on one surface so as to cover a plurality of photodiodes, and a discharge conductive film is formed on one surface on the protective insulating film. The film is doped with phosphorus.
[0062]
【The invention's effect】
According to the invention as set forth in any one of claims 1 to 4, since the control electrode having a higher potential than the conductive film and the cations in an adverse substance such as sweat repel, the conductive film and the protective insulating film may be temporarily defective. Even when the presence of the control electrode, the control electrode is not corroded by cations contained in sweat or the like.
According to the fifth aspect of the invention, even if a defect exists in the protective insulating film, the phosphor in the protective insulating film reacts with the cation in the adverse substance, so that the photoelectric conversion element is not corroded.
[Brief description of the drawings]
FIG. 1 is a plan view showing a circuit configuration of a solid-state imaging device to which the present invention has been applied.
FIG. 2 is a cross-sectional view of the solid-state imaging device cut away.
FIG. 3A is a plan view showing one pixel of the solid-state imaging device, and FIG. 3B is a cross-sectional view taken along the line AA.
FIG. 4 is a timing chart showing a transition of a level of an electric signal output by a driver of the solid-state imaging device.
[Explanation of symbols]
2 Solid-state imaging device (imaging device)
11 Top gate driver (driver)
17 Transparent substrate (substrate)
20 Double-gate transistor (photoelectric conversion element)
23 Semiconductor film
30 Top gate electrode (top electrode)
31 Protective insulating film
32 Discharge conductive film (conductive film)
100 fingertips (subject)

Claims (5)

光電変換素子を制御する制御電極と、
前記制御電極の上面に形成された保護絶縁膜と、
前記保護絶縁膜上に成膜された導電膜と、
前記光電変換素子の前記制御電極に、前記導電膜の電位以上の電位を常時印加するドライバと、を備えることを特徴とする撮像装置。
A control electrode for controlling the photoelectric conversion element,
A protective insulating film formed on the upper surface of the control electrode,
A conductive film formed on the protective insulating film,
An imaging device, comprising: a driver that constantly applies a potential equal to or higher than the potential of the conductive film to the control electrode of the photoelectric conversion element.
前記導電膜が接地されていることを特徴とする請求項1に記載の撮像装置。The imaging device according to claim 1, wherein the conductive film is grounded. 前記制御電極が、透明な金属酸化物からなることを特徴とする請求項1又は2に記載の撮像装置。The imaging device according to claim 1, wherein the control electrode is made of a transparent metal oxide. 光電変換素子を制御する制御電極と、
前記制御電極の上面に形成された保護絶縁膜と、
前記保護絶縁膜上に成膜された導電膜と、を備えた撮像装置の駆動方法であって、
前記光電変換素子の前記制御電極に、前記導電膜の電位以上の電位を常時印加することを特徴とする撮像装置の駆動方法。
A control electrode for controlling the photoelectric conversion element,
A protective insulating film formed on the upper surface of the control electrode,
A conductive film formed on the protective insulating film, and a driving method of an imaging device comprising:
A driving method of an imaging device, wherein a potential equal to or higher than the potential of the conductive film is constantly applied to the control electrode of the photoelectric conversion element.
被写体が載置される載置面下であって基板上に複数の光電変換素子が配列されてなる撮像装置において、
前記複数の光電変換素子上に、リンがドープされた透明な保護絶縁膜が形成されていることを特徴とする撮像装置。
In an imaging device in which a plurality of photoelectric conversion elements are arranged below a mounting surface on which a subject is mounted and on a substrate,
An imaging device, wherein a transparent protective insulating film doped with phosphorus is formed on the plurality of photoelectric conversion elements.
JP2002368549A 2002-12-19 2002-12-19 Image pickup unit and method for driving the same Pending JP2004200490A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002368549A JP2004200490A (en) 2002-12-19 2002-12-19 Image pickup unit and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002368549A JP2004200490A (en) 2002-12-19 2002-12-19 Image pickup unit and method for driving the same

Publications (1)

Publication Number Publication Date
JP2004200490A true JP2004200490A (en) 2004-07-15

Family

ID=32765087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002368549A Pending JP2004200490A (en) 2002-12-19 2002-12-19 Image pickup unit and method for driving the same

Country Status (1)

Country Link
JP (1) JP2004200490A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117416A (en) * 2007-11-01 2009-05-28 Casio Comput Co Ltd Electrical element device and method of manufacturing electrical element device
US10128393B2 (en) 2010-07-21 2018-11-13 First Solar, Inc. Connection assembly protection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117416A (en) * 2007-11-01 2009-05-28 Casio Comput Co Ltd Electrical element device and method of manufacturing electrical element device
US10128393B2 (en) 2010-07-21 2018-11-13 First Solar, Inc. Connection assembly protection

Similar Documents

Publication Publication Date Title
JP4658443B2 (en) Image input device
US7760921B2 (en) Pressure activated fingerprint input apparatus
JP4183990B2 (en) Thin film phototransistor, active matrix substrate using the same, and image reading apparatus using the same
CA2204553C (en) High sensitivity image sensor arrays
CN107608549B (en) Induction panel, display device and driving method thereof
KR100441655B1 (en) Image reading apparatus
US7893392B2 (en) Light-receiving circuit having a photodiode made of thin films and a transferring thin film transistor
CN112310133A (en) Optical sensor, method of manufacturing the same, and display apparatus including the same
US11784209B2 (en) Detection device
US20220140006A1 (en) Image-sensor matrix-array device comprising thin-film transistors and organic photodiodes
JP4253827B2 (en) 2D image reader
JP2004200490A (en) Image pickup unit and method for driving the same
JP4055108B2 (en) Image authentication device
KR100867517B1 (en) Light detecting sensor of thin film transistor type and manufacturing it
WO2021039161A1 (en) Detection device
JP3674942B2 (en) Photoelectric conversion element, photosensor array, and two-dimensional image reading apparatus
JP4207406B2 (en) Thin film transistor manufacturing method, photosensor, and reader
JP2003101029A (en) Thin film transistor, photosensor, and method of manufacturing the same
JP2003046715A (en) Image reader and image reading method
JP4947404B2 (en) Photosensor and manufacturing method thereof
CN111079667A (en) Display panel, display device, fingerprint unlocking method and touch method
JP2004071623A (en) Photosensor
JP4253835B2 (en) Image reading device
US20020131001A1 (en) Electro-optical device having an ITO layer, a SiN layer and an intermediate silicon oxide layer
JP2004178166A (en) Contact-type sensor