JP2004199290A - Noise error decision method and noise error decision program - Google Patents

Noise error decision method and noise error decision program Download PDF

Info

Publication number
JP2004199290A
JP2004199290A JP2002365768A JP2002365768A JP2004199290A JP 2004199290 A JP2004199290 A JP 2004199290A JP 2002365768 A JP2002365768 A JP 2002365768A JP 2002365768 A JP2002365768 A JP 2002365768A JP 2004199290 A JP2004199290 A JP 2004199290A
Authority
JP
Japan
Prior art keywords
noise
cell
output
error determination
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002365768A
Other languages
Japanese (ja)
Inventor
Masahito Kanie
雅人 蟹江
Toshikatsu Hosono
敏克 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002365768A priority Critical patent/JP2004199290A/en
Publication of JP2004199290A publication Critical patent/JP2004199290A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reflect conditions specific to a cell in an actual semiconductor integrated circuit as faithfully as possible, to more accurately estimate noise resistance of each the cell, and to decide a noise error under a necessary and sufficient standard. <P>SOLUTION: Previously, an output noise amount of the cell is extracted in consideration of output load dependence or shape of generated noise in each the cell and is stored in a library as a noise propagation parameter, and a voltage change permissible amount is stored in the library in each the cell. Based on circuit information, a damaged cell suffering the noise and a succeeding cell connected to an output terminal thereof are recognized, and the noise propagation parameter of the damaged cell and the voltage change permissible amount of the succeeding cell are read from the library. On the condition that the voltage change permissible amount and the noise amount outputted from the damaged cell according to an output load or the shape of the noise generated in input of the damaged cell coincide, a noise resistance parameter is decided, and is compared to a noise analysis result to decide the error. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の信号配線上に発生するノイズを解析し、当該解析の結果得られたノイズが許容範囲内であるか否かを判定するノイズエラー判定方法およびノイズエラー判定プログラムに関する。
【0002】
近年、半導体集積回路では、配線プロセスの微細化によって隣接配線間に過大な寄生容量が存在し、それによって信号配線上に発生するノイズの、回路の動作や遅延の変動に及ぼす影響が大きくなっている。したがって、半導体集積回路を設計するにあたっては、クロストークノイズの解析およびノイズエラーの判定をおこない、当該判定結果に基づいて、回路のレイアウトを修正する必要がある。特に、ノイズエラーの判定は、発生したノイズが許容される程度であるか否かを判定する工程であり、レイアウトを修正する必要があるか否かを判断するために極めて重要である。ノイズのエラーの有無は、ノイズを受けるセルのノイズ耐性や許容値と、当該セルに対するノイズ解析結果との大小関係によって判定される。
【0003】
【従来の技術】
図15は、従来のノイズエラー判定方法の処理手順を示すフローチャートである。図15に示すように、従来は、あらかじめ、セル毎のノイズ耐性をセル特性として抽出し、ノイズ耐性パラメータとして用意しておく(ステップS151)。そして、ノイズ解析をおこなう(ステップS152)。当該ノイズ解析結果とノイズ耐性パラメータとを比較することにより、ノイズエラー判定をおこなう(ステップS153)。判定の結果、問題がある場合には(ステップS153:NG)、エラーを出力する(ステップS154)。問題がなければ(ステップS153:OK)、エラー判定(Check)を完了する(ステップS155)。
【0004】
図16は、従来のノイズエラー判定方法を説明する概念図である。図16において、符号1は、攻撃配線2からノイズの影響を受ける被害配線であり、符号3〜6はセルを表している。また、図16の左下の円7内の図は、ノイズ解析の結果、被害配線1に、電位が高くなる方にピークを持つノイズ(以下、ポジティブ・ノイズとする)8が印加されている様子を表している。図16の右下の円9内の図は、被害配線1に接続されたセル6の、電圧振幅に対するハイ側およびロー側のノイズマージンよりなるノイズ耐性パラメータを表している。
【0005】
従来、ノイズ耐性パラメータとして、ノイズの電圧値(以下、Vpとする)とノイズ幅(以下、Twとする)を用いて表現したものや、ノイズ電圧値(Vp)のみを表現したものが公知である(たとえば非特許文献1、非特許文献2参照。)。
【0006】
【非特許文献1】
アショク・ヴィッタル(Ashok Vittal)、他1名、「(クロストーク リダクション フォー VLSI(Crosstalk Reduction for VLSI)」、アイ・トリプル・イー トランザクションズ オン コンピュータ・エイデッド デザイン オブ インテグレイテッドサーキッツ アンド システムズ(IEEE TRANSACTIONS ON COMPUTER−AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS)、(米国)、1997年3月、第16巻、第3号、p.290−298
【非特許文献2】
「タイミング ライブラリ フォーマット レファレンス(Timing Library Format Reference)」、キャデンス・デザイン・システムズ社(Cadence Design Systems,Inc.)、(米国)、第4.3版、2000年10月、p.85−86
【0007】
【発明が解決しようとする課題】
従来のノイズエラー判定方法では、セル毎に、仮の判定レベルや仮の出力負荷を想定し、仮のノイズ波形を用いて、ノイズ耐性パラメータを求めている。しかしながら、実際には、ノイズを受けたセルの出力の判定レベルは、そのセルの出力部に接続されるセルのノイズ許容量や入力状態によって異なり、また、ノイズを受けたセルの出力波形は、そのセルの出力部の負荷条件や、ノイズ波形の立ち上がりや立ち下がりの様子によって異なる。
【0008】
そのため、各セルのノイズ耐性パラメータに、実際の回路におけるノイズ耐性が正確に反映されていないという問題点や、ノイズを受けたセルの出力波形が正確でないという問題点がある。また、従来は、エラー判定の基準を必要以上に厳しく設定する必要があり、不要なレイアウトの修正や不要な設計のやり直しなどを招くという問題点がある。
【0009】
本発明は、上記問題点に鑑みてなされたものであって、実際の回路におけるセル固有の条件をできるだけ忠実に反映して、個々のセルのノイズ耐性をより正確に見積もり、必要かつ十分な基準でもってノイズエラーの判定をおこなうことが可能なノイズエラー判定方法およびノイズエラー判定プログラムを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明は、以下のことを特徴とする。すなわち、あらかじめ、セル毎に、セルの出力ノイズ量を、発生するノイズの形状や出力負荷依存を考慮して抽出し、ノイズ伝播パラメータとしてライブラリに格納しておく。また、あらかじめ、セル毎に、電圧変化許容量をライブラリに格納しておく。その際、電圧変化許容量については、セルの入力端子毎に用意し、また回路条件によって異なる場合には、その条件毎にも用意する。
【0011】
そして、回路情報に基づいて、ノイズを受ける被害セルと、その出力端子に接続される後続セルとを認識し、ライブラリから、被害セルのノイズ伝播パラメータと、後続セルの電圧変化許容量を読み出す。読み出した電圧変化許容量と、被害セルの入力に発生しているノイズの形状や出力負荷に応じて被害セルから出力されるノイズ量とが一致する条件で、ノイズ耐性パラメータを決める。その際、ノイズの波形形状や被害セルの出力負荷などを考慮して、ノイズ耐性パラメータを決めることもできる。そして、ノイズ解析結果とノイズ耐性パラメータとを比較して、エラーの判定をおこなう。
【0012】
この発明によれば、後続セルへの影響を考慮すると同時に、発生するノイズの形状や出力負荷条件を考慮して、セル固有の条件でノイズエラーの判定を実施することが可能となるので、実際の回路におけるセル固有の条件をできるだけ忠実に反映して、個々のセルのノイズ耐性をより正確に見積もり、必要かつ十分な基準でもってノイズエラーの判定をおこなうことができる。
【0013】
【発明の実施の形態】
以下に、本発明の実施の形態にかかるノイズエラー判定方法およびノイズエラー判定プログラムについて図面を参照しつつ詳細に説明する。
【0014】
(実施の形態1)
図1は、本発明の実施の形態1にかかるノイズエラー判定方法の処理手順を示すフローチャートであり、図2は、その判定方法を説明する概念図である。図1に示すように、あらかじめ、セル毎に特性抽出をおこない、後述するノイズ伝播パラメータを取得する(ステップS11)。また、各セルの入力端子毎に、後述する電圧変化許容量を設定する(ステップS12)。そして、たとえばコンピュータ・システムの記憶装置に、ノイズ伝播パラメータおよび電圧変化許容量をライブラリとして格納しておく。
【0015】
ついで、回路情報に基づき、回路の接続情報から、ノイズを受ける被害セルと、その被害セルの出力端子に接続される後続セルとを抽出する(ステップS13)。図2に示す概念図では、被害配線11に接続されたセルが被害セル16であり、その被害セル16の出力に接続されたセルが後続セル21である。そして、ライブラリから、被害セル16のノイズ伝播パラメータと、後続セル21の入力端子の電圧変化許容量を読み出し、電圧変化許容量をノイズ伝播パラメータの出力電圧値と照らし合わせて、被害セル16のノイズ耐性パラメータを生成する(ステップS14)。
【0016】
また、ノイズ解析を実施し、その解析結果から、ノイズ電圧値Vpとノイズ幅Twを得る(ステップS15)。解析の結果得られたVpおよびTwの値と、ステップS14で生成されたノイズ耐性パラメータとを比較し、ノイズのエラー判定を実施する(ステップS16)。判定の結果、問題がある場合には(ステップS16:NG)、エラーを出力する(ステップS17)。問題がなければ(ステップS16:OK)、エラー判定(Check)を完了する(ステップS18)。なお、特に限定しないが、Twはノイズの半値幅である。
【0017】
図2において、符号12は攻撃配線であり、符号13〜15はセルを表している。また、図2の左下の円17内の図は、ノイズ解析の結果、被害配線11にポジティブ・ノイズ18が印加されている様子を表している。このポジティブ・ノイズ18が、被害セル16に入力される。図2の中央下の円31内の図は、被害セル16のノイズ伝播パラメータを表している。図2の右下の円41内の図は、後続セル21の入力端子の電圧変化許容量を表している。図2の右上の楕円51内の図は、被害セル16に固有のノイズ耐性パラメータを表している。
【0018】
また、Dvpは、ポジティブ・ノイズ18の電圧値である。Dvopは、ポジティブ・ノイズ18に対する出力波形のピーク電圧である。Dvonは、電位が低くなる方にピークを持つノイズ(以下、ネガティブ・ノイズとする)に対する出力波形のピーク電圧である。本実施の形態では、DvopおよびDvonは、たとえば出力波形のピーク電位と、そのノイズの影響を受ける電源電位との差分である。PNLおよびNNLは、それぞれポジティブ・ノイズおよびネガティブ・ノイズに対する電圧変化許容量である。
【0019】
つぎに、ノイズ伝播パラメータ特性を抽出する方法の一例について説明する。図3に示すように、抽出対象のセル(以下、抽出対象セルとする)61の出力端子に負荷容量62を接続した回路を用意する。そして、抽出対象セル61の入力端子に、VpとTwを種々変更した組み合わせのノイズ波形63を入力する。このときに、出力端子から出力されるノイズ波形64のピーク電圧(DvopおよびDvon)を取得して、ノイズ伝播パラメータとして格納する。図3の右側のグラフは、DvopとVpおよびTwとの関係を示すノイズ伝播グラフ32である。
【0020】
抽出対象セル61に入力するノイズとしては、図4に示すように、正の電源電位VDDから電位が低い方にピークを持つノイズ65、負の電源電位VSSから電位が低い方にピークを持つノイズ66、正の電源電位VDDから電位が高い方にピークを持つノイズ67、負の電源電位VSSから電位が高い方にピークを持つノイズ68の4つのタイプを用意する。そして、それぞれのタイプのノイズについて、特性の抽出をおこなう。
【0021】
なお、本実施の形態では、ポジティブ・ノイズの場合を例にして説明しているが、ネガティブ・ノイズの場合も同様である。また、図3にも示すように、添付図面においては、ポジティブ・ノイズの場合を示しているが、ネガティブ・ノイズの場合も同様である。
【0022】
また、たとえば図5に示すように、ノイズ伝播パラメータ特性の抽出時に、VpとTwを種々変更した組み合わせのノイズ波形63のそれぞれに対して、ノイズ波形63の全幅Ttwに対するノイズピークの発生時間をTnp1、Tnp2、・・・というように変化させる。そして、図6に示すように、抽出対象セル61の入力端子に、ノイズピークの発生時間Tnpが異なる種々のノイズ波形63を入力し、出力端子から出力されるノイズ波形64のピーク電圧(DvopおよびDvon)を取得する。これによって、波形形状が種々異なるノイズが抽出対象セル61に入力したときのノイズ伝播パラメータが得られる。図6の右側のグラフは、DvopとTnpとの関係を示すノイズ伝播グラフ33である。
【0023】
また、たとえば図7に示すように、ノイズ伝播パラメータ特性の抽出時に、抽出対象セル61の出力端子に接続される負荷容量62の容量値CLを種々変化させながら、抽出対象セル61の入力端子に種々の波形形状のノイズ波形63を入力し、出力端子から出力されるノイズ波形64のピーク電圧(DvopおよびDvon)を取得する。これによって、セルの出力負荷が異なる場合のノイズ伝播パラメータが得られる。図7の右側のグラフは、DvopとCLとの関係を示すノイズ伝播グラフ34である。このグラフ34に示すように、Dvop(およびDvon)は、出力負荷が小さいと大きくなり、出力負荷が大きいと小さくなるという特性がある。
【0024】
DvopおよびDvonは、上述したTnpおよびCLとの相関関係にある。したがって、入力される種々のノイズ波形形状に対する特性抽出結果と、種々の出力負荷に対する特性抽出結果に基づいて、DvopおよびDvonを、TnpやCL、およびそれらのパラメータに対する依存係数を用いた関数として表現することもできる。
【0025】
つぎに、電圧変化許容量について説明する。電圧変化許容量は、セルからの出力電圧に変化が生じない範囲で、セルへの入力電圧を変化させた場合の入力電圧の最大変化量である。各セル毎に、正の電源電位VDDから電位が低い方に変化する場合と、負の電源電位VSSから電位が低い方に変化する場合と、正の電源電位VDDから電位が高い方に変化する場合と、負の電源電位VSSから電位が高い方に変化する場合のそれぞれについて、電圧変化許容量を設定する。出力電圧が入力電圧の変化に敏感に反応するセルでは、電圧変化許容量は小さい値となる。逆に、入力電圧の変化に対して出力電圧の変化が起こり難いセルでは、電圧変化許容量は大きい値となる。なお、セルの特性に応じて、電圧変化許容量の値を意図的に制御することもできる。
【0026】
また、同一セルであっても、その動作条件により電圧変化許容量が異なる場合には、動作条件毎に電圧変化許容量を設定する。たとえば、セルの入力端子がトランスファーゲートで構成されている場合、その入力端子の電圧変化許容量は、トランスファーゲートの状態によって異なる。図8に示すように、トランスファーゲート69が非導通(クローズ)の場合には、トランスファーゲート69がクローズの時の電圧変化許容量を設定する。図9に示すように、トランスファーゲート69が導通(オープン)の場合には、トランスファーゲート69のつぎにつながる回路(図9では、セル61)の電圧変化許容量を設定する。
【0027】
つぎに、セル固有のノイズ耐性パラメータを生成する方法について説明する。ノイズ耐性パラメータを生成するにあたっては、回路情報に基づいて、図4に示す4つのタイプのノイズ65,66,67,68のうちのいずれのタイプのノイズが発生するかを認識し、そのノイズのタイプに該当するノイズ伝播パラメータおよび電圧変化許容量を取り扱う。ここでは、説明の便宜上、ツルー論理でポジティブ・ノイズの場合について説明するが、それ以外の場合も同様である。
【0028】
まず、図10にステップ1として示すように、回路情報を認識し、ノイズエラー判定をおこなう回路網を選択し、被害セル16およびその出力端子に接続された後続セル21を検出する。ついで、ステップ2で、被害セル16のノイズ伝播パラメータを読み込む。特に限定しないが、図示したノイズ伝播グラフ35では、ノイズ伝播パラメータは、Vpが4条件で、Twが3条件の特性抽出結果である。
【0029】
ついで、ステップ3で、後続セル21の電圧変化許容量を読み込む。そして、ノイズ伝播パラメータのDvopと電圧変化許容量PNLが一致するVpの値とTwの値を求める。その際、必要に応じて、PNLに一致するVpおよびTwの値を、2点間補間や補間関数を用いて算出する。この求めた値がノイズ耐性パラメータであり、ステップ4に示すような特性グラフ52で示される。パラメータ値が代表値の場合には、2点間補間や補間関数を用いる。
【0030】
このようにして生成された被害セル16のノイズ耐性パラメータは、後続セル21の入力状態や許容ノイズ量が考慮されているので、被害セル16に固有のものとなる。したがって、後続セル21の電圧変化許容量が条件によって変わる場合や、後続セル21が異なる場合には、被害セル16が同じセルであっても、ノイズ耐性パラメータが異なる値となることがある。
【0031】
つぎに、エラーの判定方法について説明する。図11に示すように、ノイズ耐性パラメータの特性グラフ52を用いる。このグラフ52の特性グラフ線は、エラー判定のしきい値Vthである。したがって、ノイズ解析結果より得られた出力波形のノイズ電圧値Vpおよびノイズ幅Twの値が、ノイズ耐性パラメータの特性グラフ線を下回る場合には、ノイズは許容範囲内であり、エラーにならないが、特性グラフ線を上回る場合には、ノイズが許容範囲を超えているため、エラーとなる。
【0032】
上述したノイズエラー判定方法をコンピュータに実行させるためのプログラムは、コンピュータ読み取り可能な記録媒体に記録され、コンピュータにより実現される。また、ノイズエラー判定プログラムは、コンピュータ読み取り可能な記録媒体を介して、インターネットなどのネットワークを介して配布することができる。図14は、上述したノイズエラー判定方法の実施に供されるコンピュータの一例の構成を示すブロック図である。
【0033】
コンピュータは、たとえばCPU101、ROM102、RAM103、HDD(ハードディスクドライブ)104、FDD(フレキシブルディスクドライブ)106、ディスプレイ108、キーボード109、マウス等(種々のポインティング・デバイスを含む)110、プリンタ111およびCD−ROMドライブ112がバス100を介して相互に接続された構成となっている。上述したノイズエラー判定方法をコンピュータに実行させるためのプログラムは、FD107やCD−ROM113に記録される。また、FD107やCD−ROM113に記録されたプログラムはHD105に格納されて実行される。
【0034】
実施の形態1によれば、後続セルへの影響を考慮すると同時に、発生するノイズの形状や出力負荷条件を考慮して、セル固有の条件でノイズエラーの判定を実施することが可能となるので、実際の回路におけるセル固有の条件をできるだけ忠実に反映して、個々のセルのノイズ耐性をより正確に見積もり、必要かつ十分な基準でもってノイズエラーの判定をおこなうことができる。したがって、半導体集積回路の信頼性を向上することができる。
【0035】
また、実施の形態1によれば、ノイズ感度の高いセルについては判定基準を厳しくし、一方、ノイズ感度の低いセルについては判定基準を緩和することができるので、不要なレイアウトの修正や不要な設計のやり直しなどが発生するのを回避することができる。したがって、半導体集積回路の開発の工数を削減したり、開発時間を短縮することができる。
【0036】
(実施の形態2)
実施の形態2は、ノイズの出力波形を変化させるパラメータとして、VpおよびTwに加えて、VpおよびTw以外のパラメータ、たとえば波形形状のパラメータ(Tnp)および出力負荷容量(CL)などを考慮するものである。これらのパラメータを考慮する場合、DvopはTnpおよびCLとの相関特性や相関係数で表される。したがって、TnpおよびCLのそれぞれについて補正係数をKtnpおよびKclとすると、実施の形態1のようにVpおよびTwを考慮して求めたDvopに対して、つぎの(1)式の計算より、新たな出力波形のピーク電圧Dvop’を求めることができる。
【0037】
Dvop'=Dvop×Ktnp×ΔTnp×Kcl×ΔCL ・・・(1)
【0038】
ノイズ耐性パラメータを求める際には、図10に示すステップ3において、ノイズ伝播パラメータのDvopの代わりに、上記(1)式より算出される補正値(ピーク電圧Dvop’)を用いる。Dvonについても同様である。
【0039】
図12は、本発明の実施の形態2にかかるノイズエラー判定方法の処理手順を示すフローチャートである。図12に示すように、あらかじめ、セル毎に特性抽出をおこない、VpおよびTwと、DvopまたはDvonとの関係を取得し、これをノイズ伝播パラメータとしてライブラリに格納しておく(ステップS121)。また、各セルの入力端子毎に、電圧変化許容量PNLおよびNNLを設定し、ライブラリに格納しておく(ステップS122)。
【0040】
ついで、回路情報に基づき、回路の接続情報から被害セルと、その被害セルの出力に接続される後続セルとを抽出し(ステップS123)、ライブラリから、被害セル16のノイズ伝播パラメータと、後続セル21の入力端子の電圧変化許容量を読み出す。また、ノイズ解析を実施し(ステップS124)、その解析結果から、波形形状のパラメータTnpおよび被害セル16の出力負荷容量CLを取得する。そして、前記(1)式に基づいて、出力波形のピーク電圧Dvopを補正すし、電圧変化許容量を出力波形のピーク電圧の補正値Dvop’と照らし合わせて、被害セル16のノイズ耐性パラメータを生成する(ステップS125)。ネガティブ・ノイズの場合も同様である。
【0041】
ついで、ノイズの解析結果から、ノイズ電圧値Vpとノイズ幅Twを取得し、これらVpおよびTwの値と、ステップS125で生成されたノイズ耐性パラメータとを比較し、ノイズのエラー判定を実施する(ステップS126)。判定の結果、問題がある場合には(ステップS126:NG)、エラーを出力する(ステップS127)。問題がなければ(ステップS126:OK)、エラー判定Check)を終了する(ステップS128)。なお、ノイズ伝播パラメータの特性抽出方法、電圧変化許容量の設定内容およびエラーの判定方法については、実施の形態1と同様である。
【0042】
実施の形態2によれば、ノイズの波形形状およびセルの出力負荷を考慮してノイズ耐性パラメータを生成することができるので、実際の回路におけるセル固有の条件をより一層、忠実に反映して、個々のセルのノイズ耐性をより正確に見積もり、必要かつ十分な基準でもってノイズエラーの判定をおこなうことができる。
【0043】
(実施の形態3)
実施の形態3は、ノイズ耐性パラメータを用いずに、エラー判定をおこなうものである。たとえば、ノイズ出力波形のピーク電圧Dvop(またはDvon)を、たとえばノイズ電圧値Vp、ノイズ幅Tw、波形形状のパラメータTnpおよび出力負荷容量CLの関数とし、つぎの(2)式の相関式を導出する。
【0044】
Dvop=f(Vp,Tw,Tnp,CL) ・・・(2)
【0045】
そして、(2)式より求まるDvopの値と電圧変化許容量PNLの値とを比較する。その結果、PNL>Dvopであれば、エラーではなく、PNL<Dvopであれば、エラーであると判定する。Dvonについても同様である。
【0046】
あるいは、ノイズ電圧値をエラー判定の基準に用いてもよい。この場合には、ノイズ電圧値Vpを、たとえばノイズ幅Tw、波形形状のパラメータTnp、出力負荷容量CLおよび電圧変化許容量PNLの関数とし、つぎの(3)式の相関式を導出する。
【0047】
Vp=f(Tw,Tnp,CL,PNL) ・・・(3)
【0048】
ノイズ解析結果から得られたノイズ電圧値をVp’と表すと、このVp’と(3)式より求まるVpの値とを比較する。その結果、Vp>Vp’であれば、エラーではなく、Vp<Vp’であれば、エラーであると判定する。NNLについても同様である。また、TwやTnpやCLなどについて関数化し、エラー判定の基準に用いることもできる。
【0049】
図13は、本発明の実施の形態3にかかるノイズエラー判定方法の処理手順を示すフローチャートである。図13に示すように、あらかじめ、セル毎に特性抽出をおこない、ノイズ伝播パラメータとしてライブラリに格納しておく(ステップS131)。また、各セルの入力端子毎に、電圧変化許容量を設定し、ライブラリに格納しておく(ステップS132)。
【0050】
ついで、回路情報に基づき、回路の接続情報から被害セル16と、その被害セル16の出力に接続される後続セル21を抽出し(ステップS133)、ライブラリから、被害セル16のノイズ伝播パラメータと、後続セル21の入力端子の電圧変化許容量を読み出す。また、ノイズ解析を実施し(ステップS134)、その解析結果を取得する。そして、前記(2)または(3)式を用いて、ノイズのエラー判定を実施する(ステップS135)。
【0051】
判定の結果、問題がある場合には(ステップS135:NG)、エラーを出力する(ステップS136)。問題がなければ(ステップS135:OK)、エラー判定(Check)を完了する(ステップS137)。なお、ノイズ伝播パラメータの特性抽出方法および電圧変化許容量の設定内容については、実施の形態1と同様である。
【0052】
実施の形態3によれば、ノイズ耐性パラメータを用いることなく、ノイズエラー判定を実施することができるので、ノイズ伝播パラメータのデータ量が増大した場合でも、グラフ読み方式や2点間補間方式でのデータ処理時間や消費メモリへの影響を軽減することができる。
【0053】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、ノイズ幅は、ノイズの半値幅Twではなく、ノイズの全幅Ttwであってもよい。また、ノイズの波形形状を表すパラメータは、ノイズピークの発生時間Tnpに限らない。また、出力負荷は、容量に限らず、抵抗などでもよい。
【0054】
(付記1)半導体集積回路の信号配線上に発生するノイズを解析し、当該解析の結果得られたノイズが許容範囲内であるか否かを判定するノイズエラー判定方法において、
回路情報に基づいて、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出する工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、ノイズ解析結果に対してエラーの判定をおこなう工程と、
を含むことを特徴とするノイズエラー判定方法。
【0055】
(付記2)あらかじめ、セル毎に、セルに出力負荷を接続した回路に種々のノイズを入力したときに、当該セルから出力されるノイズを求めておき、入力ノイズと出力ノイズとの関係をノイズ伝播パラメータとしてライブラリ化しておくことを特徴とする付記1に記載のノイズエラー判定方法。
【0056】
(付記3)前記入力ノイズのピーク電圧値を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記2に記載のノイズエラー判定方法。
【0057】
(付記4)前記入力ノイズのピーク電圧値およびノイズ幅を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記2に記載のノイズエラー判定方法。
【0058】
(付記5)前記入力ノイズのピーク電圧値、ノイズ幅およびノイズ波形形状を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記2に記載のノイズエラー判定方法。
【0059】
(付記6)前記入力ノイズのピーク電圧値、ノイズ幅、ノイズ波形形状および前記出力負荷を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記2に記載のノイズエラー判定方法。
【0060】
(付記7)半導体集積回路の信号配線上に発生するノイズを解析し、当該解析の結果得られたノイズが許容範囲内であるか否かを判定するノイズエラー判定方法において、
回路情報から、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出する工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、当該被害セルの、前記後続セルが接続された状態に固有のノイズ耐性パラメータを生成する工程と、
ノイズ解析結果と前記ノイズ耐性パラメータとを比較して、エラーの判定をおこなう工程と、
を含むことを特徴とするノイズエラー判定方法。
【0061】
(付記8)あらかじめ、セル毎に、セルに出力負荷を接続した回路に種々のノイズを入力したときに、当該セルから出力されるノイズを求めておき、入力ノイズと出力ノイズとの関係をノイズ伝播パラメータとしてライブラリ化しておくことを特徴とする付記7に記載のノイズエラー判定方法。
【0062】
(付記9)前記入力ノイズのピーク電圧値を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記8に記載のノイズエラー判定方法。
【0063】
(付記10)前記入力ノイズのピーク電圧値およびノイズ幅を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記8に記載のノイズエラー判定方法。
【0064】
(付記11)前記入力ノイズのピーク電圧値、ノイズ幅およびノイズ波形形状を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記8に記載のノイズエラー判定方法。
【0065】
(付記12)前記入力ノイズのピーク電圧値、ノイズ幅、ノイズ波形形状および前記出力負荷を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする付記8に記載のノイズエラー判定方法。
【0066】
(付記13)ノイズ解析結果より取得したノイズの波形形状を考慮して前記ノイズ耐性パラメータを生成することを特徴とする付記7〜12のいずれか一つに記載のノイズエラー判定方法。
【0067】
(付記14)ノイズ解析結果より取得した前記被害セルの出力負荷を考慮して前記ノイズ耐性パラメータを生成することを特徴とする付記7〜12のいずれか一つに記載のノイズエラー判定方法。
【0068】
(付記15)ノイズ解析結果より取得したノイズの波形形状および前記被害セルの出力負荷を考慮して前記ノイズ耐性パラメータを生成することを特徴とする付記7〜12のいずれか一つに記載のノイズエラー判定方法。
【0069】
(付記16)あらかじめ、セル毎に、セルの入力部の種々の回路条件や特性のそれぞれに応じた電圧変化許容量を求めてライブラリ化しておくことを特徴とする付記1〜15のいずれか一つに記載のノイズエラー判定方法。
【0070】
(付記17)判定の結果、ノイズ解析結果が許容範囲を超えている場合に、エラーを出力する工程をさらに有することを特徴とする付記1〜16のいずれか一つに記載のノイズエラー判定方法。
【0071】
(付記18)半導体集積回路の信号配線上に発生するノイズを解析させ、当該解析の結果得られたノイズが許容範囲内であるか否かを判定させるノイズエラー判定プログラムにおいて、
回路情報に基づいて、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出させる工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、ノイズ解析結果に対してエラーの判定をおこなわせる工程と、
をコンピュータに実行させることを特徴とするノイズエラー判定プログラム。
【0072】
(付記19)半導体集積回路の信号配線上に発生するノイズを解析させ、当該解析の結果得られたノイズが許容範囲内であるか否かを判定させるノイズエラー判定プログラムにおいて、
回路情報から、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出させる工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、当該被害セルの、前記後続セルが接続された状態に固有のノイズ耐性パラメータを生成させる工程と、
ノイズ解析結果と前記ノイズ耐性パラメータとを比較して、エラーの判定をおこなわせる工程と、
をコンピュータに実行させることを特徴とするノイズエラー判定プログラム。
【0073】
【発明の効果】
本発明によれば、実際の回路におけるセル固有の条件をできるだけ忠実に反映して、個々のセルのノイズ耐性をより正確に見積もり、必要かつ十分な基準でもってノイズエラーの判定をおこなうことができるので、半導体集積回路の信頼性を向上することができる。また、本発明によれば、不要なレイアウトの修正や不要な設計のやり直しなどの発生を回避することができるので、半導体集積回路の開発の工数を削減したり、開発時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかるノイズエラー判定方法の処理手順を示すフローチャートである。
【図2】本発明の実施の形態1にかかるノイズエラー判定方法を説明する概念図である。
【図3】ノイズ伝播パラメータの抽出方法を説明する概念図である。
【図4】ノイズ伝播パラメータの抽出方法を説明する概念図である。
【図5】ノイズ伝播パラメータの抽出方法を説明する概念図である。
【図6】ノイズ伝播パラメータの抽出方法を説明する概念図である。
【図7】ノイズ伝播パラメータの抽出方法を説明する概念図である。
【図8】ノイズ伝播パラメータの抽出方法を説明する概念図である。
【図9】ノイズ伝播パラメータの抽出方法を説明する概念図である。
【図10】セル固有のノイズ耐性パラメータの生成方法を説明する概念図である。
【図11】エラーの判定方法を説明する概念図である。
【図12】本発明の実施の形態2にかかるノイズエラー判定方法の処理手順を示すフローチャートである。
【図13】本発明の実施の形態3にかかるノイズエラー判定方法の処理手順を示すフローチャートである。
【図14】本発明にかかるノイズエラー判定方法の実行に供せられるコンピュータのハードウェア構成を示すブロック図である。
【図15】従来のノイズエラー判定方法の処理手順を示すフローチャートである。
【図16】従来のノイズエラー判定方法を説明する概念図である。
【符号の説明】
16 被害セル
21 後続セル
61 セル(抽出対象セル)
62 出力負荷(負荷容量)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a noise error determination method and a noise error determination program for analyzing noise generated on signal wiring of a semiconductor integrated circuit and determining whether the noise obtained as a result of the analysis is within an allowable range.
[0002]
In recent years, in a semiconductor integrated circuit, an excessive parasitic capacitance exists between adjacent wirings due to miniaturization of a wiring process, thereby increasing the influence of noise generated on signal wiring on fluctuations in circuit operation and delay. I have. Therefore, when designing a semiconductor integrated circuit, it is necessary to analyze crosstalk noise and determine a noise error, and modify the circuit layout based on the determination result. In particular, the determination of the noise error is a step of determining whether or not the generated noise is of an acceptable level, and is extremely important for determining whether or not the layout needs to be corrected. The presence / absence of the noise error is determined based on the magnitude relationship between the noise resistance and the allowable value of the cell receiving the noise and the noise analysis result for the cell.
[0003]
[Prior art]
FIG. 15 is a flowchart showing a processing procedure of a conventional noise error determination method. As shown in FIG. 15, conventionally, noise immunity of each cell is previously extracted as a cell characteristic and prepared as a noise immunity parameter (step S151). Then, a noise analysis is performed (step S152). The noise error is determined by comparing the noise analysis result with the noise immunity parameter (step S153). If the result of the determination is that there is a problem (step S153: NG), an error is output (step S154). If there is no problem (Step S153: OK), the error determination (Check) is completed (Step S155).
[0004]
FIG. 16 is a conceptual diagram illustrating a conventional noise error determination method. In FIG. 16, reference numeral 1 denotes a damaged wiring affected by noise from the attack wiring 2, and reference numerals 3 to 6 represent cells. In the figure in the circle 7 at the lower left of FIG. 16, as a result of the noise analysis, noise 8 (hereinafter referred to as positive noise) 8 having a peak at the higher potential is applied to the damaged wiring 1. Is represented. The figure in the circle 9 at the lower right of FIG. 16 shows the noise immunity parameters of the cell 6 connected to the damaged wiring 1, which are composed of the high-side and low-side noise margins with respect to the voltage amplitude.
[0005]
2. Description of the Related Art Conventionally, as noise immunity parameters, those expressed using a noise voltage value (hereinafter, referred to as Vp) and a noise width (hereinafter, referred to as Tw) and those expressing only a noise voltage value (Vp) are known. (For example, see Non-Patent Documents 1 and 2).
[0006]
[Non-patent document 1]
Ashok Vittal and one other, "(Crosstalk Reduction for VLSI)", I Triple E Transactions on Computer Aided Design of Integrated Circuits and Systems (IEEE TRANSONSACT) COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS), (USA), March 1997, Vol. 16, No. 3, pp. 290-298.
[Non-patent document 2]
"Timing Library Format Reference," Cadence Design Systems, Inc., (USA), 4.3 Edition, October 2000, p. 85-86
[0007]
[Problems to be solved by the invention]
In the conventional noise error determination method, a temporary determination level and a temporary output load are assumed for each cell, and a noise resistance parameter is obtained using a temporary noise waveform. However, in practice, the determination level of the output of a cell that has received noise differs depending on the noise allowance and input state of the cell connected to the output unit of the cell, and the output waveform of the cell that has received noise is: It differs depending on the load condition of the output section of the cell and how the noise waveform rises and falls.
[0008]
Therefore, there is a problem that the noise immunity parameter of each cell does not accurately reflect the noise immunity of the actual circuit, and a problem that the output waveform of the cell receiving the noise is not accurate. Further, conventionally, it is necessary to set a criterion for error determination more strictly than necessary, and there is a problem that unnecessary layout correction and unnecessary re-design are caused.
[0009]
The present invention has been made in view of the above-described problems, and reflects a unique condition of a cell in an actual circuit as accurately as possible to more accurately estimate the noise immunity of each cell, and provides a necessary and sufficient standard. It is another object of the present invention to provide a noise error determination method and a noise error determination program capable of determining a noise error.
[0010]
[Means for Solving the Problems]
To achieve the above object, the present invention is characterized by the following. That is, for each cell, the amount of output noise of the cell is extracted in advance in consideration of the shape of the generated noise and output load dependency, and stored in a library as a noise propagation parameter. In addition, the voltage change allowable amount is stored in the library for each cell in advance. At this time, the voltage change allowable amount is prepared for each input terminal of the cell, and if it differs depending on circuit conditions, it is also prepared for each condition.
[0011]
Then, based on the circuit information, the damaged cell receiving the noise and the subsequent cell connected to the output terminal are recognized, and the noise propagation parameter of the damaged cell and the allowable voltage change of the subsequent cell are read from the library. The noise tolerance parameter is determined under the condition that the read allowable voltage change amount and the noise amount output from the damaged cell according to the shape and output load of the noise generated at the input of the damaged cell. At this time, the noise resistance parameter can be determined in consideration of the noise waveform shape, the output load of the damaged cell, and the like. Then, an error is determined by comparing the noise analysis result with the noise resistance parameter.
[0012]
According to the present invention, it is possible to determine the noise error under the condition unique to the cell while considering the influence on the subsequent cell and at the same time, considering the shape of the generated noise and the output load condition. By reflecting the cell-specific conditions in the circuit as faithfully as possible, the noise tolerance of each cell can be more accurately estimated, and the noise error can be determined based on necessary and sufficient criteria.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a noise error determination method and a noise error determination program according to an embodiment of the present invention will be described in detail with reference to the drawings.
[0014]
(Embodiment 1)
FIG. 1 is a flowchart illustrating a processing procedure of the noise error determination method according to the first embodiment of the present invention, and FIG. 2 is a conceptual diagram illustrating the determination method. As shown in FIG. 1, characteristics are extracted for each cell in advance, and a noise propagation parameter described later is obtained (step S11). Further, a voltage change allowable amount described later is set for each input terminal of each cell (step S12). Then, for example, the noise propagation parameter and the allowable voltage change amount are stored as a library in a storage device of the computer system.
[0015]
Next, based on the circuit information, a damaged cell receiving noise and a subsequent cell connected to the output terminal of the damaged cell are extracted from the circuit connection information (step S13). In the conceptual diagram shown in FIG. 2, a cell connected to the damaged wiring 11 is a damaged cell 16, and a cell connected to an output of the damaged cell 16 is a subsequent cell 21. Then, the noise propagation parameter of the damaged cell 16 and the allowable voltage change amount of the input terminal of the succeeding cell 21 are read from the library, and the allowable voltage change amount is compared with the output voltage value of the noise propagation parameter to obtain the noise of the damaged cell 16. A resistance parameter is generated (Step S14).
[0016]
Also, a noise analysis is performed, and a noise voltage value Vp and a noise width Tw are obtained from the analysis result (step S15). The values of Vp and Tw obtained as a result of the analysis are compared with the noise resistance parameters generated in step S14, and a noise error determination is performed (step S16). If the result of the determination is that there is a problem (step S16: NG), an error is output (step S17). If there is no problem (Step S16: OK), the error determination (Check) is completed (Step S18). Although not particularly limited, Tw is a half width of noise.
[0017]
In FIG. 2, reference numeral 12 denotes an attack wire, and reference numerals 13 to 15 denote cells. The figure in the circle 17 at the lower left of FIG. 2 shows a state where the positive noise 18 is applied to the damaged wiring 11 as a result of the noise analysis. This positive noise 18 is input to the damaged cell 16. The figure in the circle 31 at the lower center of FIG. 2 represents the noise propagation parameters of the damaged cell 16. The figure in the circle 41 at the lower right of FIG. 2 indicates the allowable voltage change amount of the input terminal of the succeeding cell 21. The figure inside the ellipse 51 in the upper right of FIG. 2 represents a noise resistance parameter unique to the damaged cell 16.
[0018]
Dvp is a voltage value of the positive noise 18. Dvop is the peak voltage of the output waveform with respect to the positive noise 18. Dvon is a peak voltage of an output waveform with respect to noise having a peak at a lower potential (hereinafter referred to as negative noise). In the present embodiment, Dvop and Dvon are, for example, differences between the peak potential of the output waveform and the power supply potential affected by the noise. PNL and NNL are voltage change allowances for positive noise and negative noise, respectively.
[0019]
Next, an example of a method for extracting noise propagation parameter characteristics will be described. As shown in FIG. 3, a circuit is prepared in which a load capacitor 62 is connected to an output terminal of an extraction target cell (hereinafter, referred to as an extraction target cell) 61. Then, a noise waveform 63 of a combination in which Vp and Tw are variously changed is input to the input terminal of the extraction target cell 61. At this time, the peak voltage (Dvop and Dvon) of the noise waveform 64 output from the output terminal is obtained and stored as a noise propagation parameter. The graph on the right side of FIG. 3 is a noise propagation graph 32 showing the relationship between Dvop and Vp and Tw.
[0020]
As shown in FIG. 4, the noise input to the extraction target cell 61 is a noise 65 having a peak at a lower potential from the positive power supply potential VDD and a noise having a peak at a lower potential from the negative power supply potential VSS. 66, a noise 67 having a peak at a higher potential from the positive power supply potential VDD, and a noise 68 having a peak at a higher potential from the negative power supply potential VSS are prepared. Then, characteristics of each type of noise are extracted.
[0021]
In the present embodiment, the case of positive noise is described as an example, but the same applies to the case of negative noise. Also, as shown in FIG. 3, the attached drawing shows the case of positive noise, but the same applies to the case of negative noise.
[0022]
Further, as shown in FIG. 5, for example, when extracting the noise propagation parameter characteristics, for each of the noise waveforms 63 in which Vp and Tw are variously changed, the generation time of the noise peak with respect to the full width Ttw of the noise waveform 63 is represented by Tnp1. , Tnp2,... Then, as shown in FIG. 6, various noise waveforms 63 having different noise peak occurrence times Tnp are input to the input terminal of the extraction target cell 61, and the peak voltage (Dvop and Dvop) of the noise waveform 64 output from the output terminal is output. Dvon). Thus, a noise propagation parameter when noise having various waveform shapes is input to the extraction target cell 61 is obtained. The graph on the right side of FIG. 6 is a noise propagation graph 33 showing the relationship between Dvop and Tnp.
[0023]
Also, as shown in FIG. 7, for example, when extracting the noise propagation parameter characteristics, the capacitance CL of the load capacitor 62 connected to the output terminal of the extraction target cell 61 is changed variously while the noise is applied to the input terminal of the extraction target cell 61. A noise waveform 63 having various waveform shapes is input, and peak voltages (Dvop and Dvon) of the noise waveform 64 output from the output terminal are acquired. Thus, a noise propagation parameter when the output load of the cell is different can be obtained. The graph on the right side of FIG. 7 is a noise propagation graph 34 showing the relationship between Dvop and CL. As shown in the graph 34, Dvop (and Dvon) has a characteristic that it increases when the output load is small, and decreases when the output load is large.
[0024]
Dvop and Dvon have a correlation with Tnp and CL described above. Therefore, based on the characteristic extraction results for various input noise waveform shapes and the characteristic extraction results for various output loads, Dvop and Dvon are represented as functions using Tnp, CL, and a dependency coefficient for those parameters. You can also.
[0025]
Next, the voltage change allowable amount will be described. The voltage change allowable amount is a maximum change amount of the input voltage when the input voltage to the cell is changed within a range where the output voltage from the cell does not change. For each cell, the potential changes from the positive power supply potential VDD to a lower potential, the negative power supply potential VSS changes to a lower potential, and the positive power supply potential VDD changes to a higher potential. A voltage change allowable amount is set for each of the case and the case where the potential changes from the negative power supply potential VSS to the higher one. In a cell in which the output voltage is sensitive to a change in the input voltage, the allowable voltage change has a small value. Conversely, in a cell in which the output voltage hardly changes with respect to the input voltage change, the voltage change allowable amount has a large value. Note that the value of the voltage change allowable amount can be intentionally controlled according to the characteristics of the cell.
[0026]
Also, even when the cells are the same, if the allowable voltage change is different depending on the operating conditions, the allowable voltage change is set for each operating condition. For example, when the input terminal of the cell is formed of a transfer gate, the allowable voltage change amount of the input terminal differs depending on the state of the transfer gate. As shown in FIG. 8, when the transfer gate 69 is non-conductive (closed), an allowable voltage change amount when the transfer gate 69 is closed is set. As shown in FIG. 9, when the transfer gate 69 is conductive (open), the allowable voltage change amount of the circuit (cell 61 in FIG. 9) connected to the transfer gate 69 is set.
[0027]
Next, a method for generating a cell-specific noise immunity parameter will be described. In generating the noise immunity parameter, it is recognized which of the four types of noise 65, 66, 67, 68 shown in FIG. The noise propagation parameter and the voltage change allowance corresponding to the type are handled. Here, for convenience of explanation, a case of positive noise in true logic will be described, but the same applies to other cases.
[0028]
First, as shown as step 1 in FIG. 10, circuit information is recognized, a circuit network for performing a noise error determination is selected, and a damaged cell 16 and a subsequent cell 21 connected to its output terminal are detected. Next, in step 2, the noise propagation parameters of the damaged cell 16 are read. Although not particularly limited, in the illustrated noise propagation graph 35, the noise propagation parameter is a characteristic extraction result under the condition that Vp is four and Tw is three.
[0029]
Next, in step 3, the voltage change allowable amount of the succeeding cell 21 is read. Then, the value of Vp and the value of Tw in which the noise propagation parameter Dvop and the allowable voltage change amount PNL match are obtained. At that time, if necessary, the values of Vp and Tw that match the PNL are calculated using two-point interpolation or an interpolation function. The obtained value is a noise immunity parameter, and is represented by a characteristic graph 52 as shown in Step 4. When the parameter value is a representative value, interpolation between two points or an interpolation function is used.
[0030]
The noise resistance parameter of the damaged cell 16 generated in this way is unique to the damaged cell 16 because the input state of the succeeding cell 21 and the allowable noise amount are taken into consideration. Therefore, when the allowable voltage change amount of the succeeding cell 21 changes depending on conditions, or when the succeeding cell 21 differs, even if the damaged cell 16 is the same cell, the noise immunity parameter may have a different value.
[0031]
Next, an error determination method will be described. As shown in FIG. 11, a characteristic graph 52 of the noise resistance parameter is used. The characteristic graph line of the graph 52 is a threshold value Vth for error determination. Therefore, when the values of the noise voltage value Vp and the noise width Tw of the output waveform obtained from the noise analysis result fall below the characteristic graph line of the noise immunity parameter, the noise is within the allowable range and no error occurs. If it exceeds the characteristic graph line, an error occurs because the noise exceeds the allowable range.
[0032]
A program for causing a computer to execute the above-described noise error determination method is recorded on a computer-readable recording medium, and is realized by the computer. Further, the noise error determination program can be distributed via a computer-readable recording medium via a network such as the Internet. FIG. 14 is a block diagram illustrating a configuration of an example of a computer provided for performing the above-described noise error determination method.
[0033]
The computer includes, for example, CPU 101, ROM 102, RAM 103, HDD (hard disk drive) 104, FDD (flexible disk drive) 106, display 108, keyboard 109, mouse and the like (including various pointing devices) 110, printer 111, and CD-ROM. Drives 112 are connected to each other via a bus 100. A program for causing a computer to execute the above-described noise error determination method is recorded on the FD 107 or the CD-ROM 113. The programs recorded on the FD 107 and the CD-ROM 113 are stored in the HD 105 and executed.
[0034]
According to the first embodiment, it is possible to determine the noise error under the condition unique to the cell while considering the influence on the succeeding cell and the shape of the generated noise and the output load condition at the same time. In addition, it is possible to estimate the noise tolerance of each cell more accurately by reflecting the cell-specific conditions in an actual circuit as faithfully as possible, and to judge a noise error based on necessary and sufficient criteria. Therefore, the reliability of the semiconductor integrated circuit can be improved.
[0035]
Further, according to the first embodiment, the criterion can be stricter for cells with high noise sensitivity, while the criterion can be relaxed for cells with low noise sensitivity. It is possible to avoid re-designing or the like. Therefore, the number of steps for developing the semiconductor integrated circuit can be reduced, and the development time can be reduced.
[0036]
(Embodiment 2)
In the second embodiment, in addition to Vp and Tw, parameters other than Vp and Tw, such as waveform shape parameter (Tnp) and output load capacitance (CL), are considered as parameters for changing the output waveform of noise. It is. When considering these parameters, Dvop is represented by a correlation characteristic and a correlation coefficient with Tnp and CL. Therefore, assuming that the correction coefficients are Ktnp and Kcl for Tnp and CL, respectively, Dvop obtained in consideration of Vp and Tw as in the first embodiment is newly calculated by the following equation (1). The peak voltage Dvop 'of the output waveform can be obtained.
[0037]
Dvop '= Dvop × Ktnp × ΔTnp × Kcl × ΔCL (1)
[0038]
When the noise resistance parameter is obtained, in step 3 shown in FIG. 10, the correction value (peak voltage Dvop ') calculated from the above equation (1) is used instead of the noise propagation parameter Dvop. The same applies to Dvon.
[0039]
FIG. 12 is a flowchart illustrating a processing procedure of the noise error determination method according to the second embodiment of the present invention. As shown in FIG. 12, characteristics are extracted for each cell in advance, and the relationship between Vp and Tw and Dvop or Dvon is acquired, and this is stored in a library as a noise propagation parameter (step S121). Further, the allowable voltage change amounts PNL and NNL are set for each input terminal of each cell and stored in the library (step S122).
[0040]
Next, based on the circuit information, a damaged cell and a subsequent cell connected to the output of the damaged cell are extracted from the connection information of the circuit (step S123), and the noise propagation parameters of the damaged cell 16 and the subsequent cell are extracted from the library. The voltage change allowable amount of the input terminal 21 is read. In addition, a noise analysis is performed (step S124), and a waveform shape parameter Tnp and an output load capacity CL of the damaged cell 16 are acquired from the analysis result. Then, the peak voltage Dvop of the output waveform is corrected based on the equation (1), and the allowable voltage change is compared with the correction value Dvop 'of the peak voltage of the output waveform to generate a noise resistance parameter of the damaged cell 16. (Step S125). The same applies to the case of negative noise.
[0041]
Next, a noise voltage value Vp and a noise width Tw are obtained from the noise analysis result, and the values of Vp and Tw are compared with the noise tolerance parameter generated in step S125 to determine a noise error ( Step S126). If the result of the determination is that there is a problem (step S126: NG), an error is output (step S127). If there is no problem (Step S126: OK), the error determination Check) ends (Step S128). Note that the method of extracting the characteristics of the noise propagation parameters, the setting contents of the allowable voltage change amount, and the method of determining an error are the same as those in the first embodiment.
[0042]
According to the second embodiment, the noise immunity parameter can be generated in consideration of the waveform shape of the noise and the output load of the cell. Therefore, the unique condition of the cell in the actual circuit can be reflected more faithfully. The noise resistance of each cell can be more accurately estimated, and the noise error can be determined based on necessary and sufficient criteria.
[0043]
(Embodiment 3)
In the third embodiment, error determination is performed without using a noise resistance parameter. For example, the peak voltage Dvop (or Dvon) of the noise output waveform is defined as a function of, for example, the noise voltage value Vp, the noise width Tw, the waveform shape parameter Tnp, and the output load capacitance CL, and the following equation (2) is derived. I do.
[0044]
Dvop = f (Vp, Tw, Tnp, CL) (2)
[0045]
Then, the value of Dvop obtained from the equation (2) is compared with the value of the allowable voltage change amount PNL. As a result, if PNL> Dvop, it is determined that an error has not occurred. If PNL <Dvop, it is determined that an error has occurred. The same applies to Dvon.
[0046]
Alternatively, the noise voltage value may be used as a reference for error determination. In this case, the noise voltage value Vp is, for example, a function of the noise width Tw, the waveform shape parameter Tnp, the output load capacitance CL, and the allowable voltage change amount PNL, and a correlation equation of the following equation (3) is derived.
[0047]
Vp = f (Tw, Tnp, CL, PNL) (3)
[0048]
When the noise voltage value obtained from the noise analysis result is expressed as Vp ′, this Vp ′ is compared with the value of Vp obtained from Expression (3). As a result, if Vp> Vp ′, it is determined that there is no error, and if Vp <Vp ′, it is determined that there is an error. The same applies to NNL. In addition, functions such as Tw, Tnp, and CL can be converted into functions and used as criteria for error determination.
[0049]
FIG. 13 is a flowchart illustrating a processing procedure of the noise error determination method according to the third embodiment of the present invention. As shown in FIG. 13, characteristics are extracted in advance for each cell and stored in a library as noise propagation parameters (step S131). Further, an allowable voltage change amount is set for each input terminal of each cell and stored in the library (step S132).
[0050]
Next, based on the circuit information, the damaged cell 16 and the subsequent cell 21 connected to the output of the damaged cell 16 are extracted from the circuit connection information (step S133), and the noise propagation parameters of the damaged cell 16 are extracted from the library, The voltage change allowable amount of the input terminal of the succeeding cell 21 is read. Further, noise analysis is performed (step S134), and the analysis result is obtained. Then, a noise error determination is performed using the above equation (2) or (3) (step S135).
[0051]
If the result of the determination is that there is a problem (step S135: NG), an error is output (step S136). If there is no problem (Step S135: OK), the error determination (Check) is completed (Step S137). The method of extracting the characteristics of the noise propagation parameters and the setting contents of the allowable voltage change amount are the same as those in the first embodiment.
[0052]
According to the third embodiment, the noise error determination can be performed without using the noise tolerance parameter. Therefore, even when the data amount of the noise propagation parameter increases, the graph reading method and the two-point interpolation method can be used. The effect on data processing time and memory consumption can be reduced.
[0053]
In the above, the present invention is not limited to the above-described embodiment, but can be variously modified. For example, the noise width may be the full width Ttw of the noise instead of the half width Tw of the noise. Further, the parameter representing the noise waveform shape is not limited to the noise peak occurrence time Tnp. Further, the output load is not limited to the capacity, but may be a resistance or the like.
[0054]
(Supplementary Note 1) In a noise error determination method for analyzing noise generated on signal wiring of a semiconductor integrated circuit and determining whether noise obtained as a result of the analysis is within an allowable range,
Based on the circuit information, a step of extracting a damaged cell receiving the noise and a subsequent cell connected to an output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. A step of determining an error based on the noise analysis result based on the allowable voltage change amount;
A noise error determination method comprising:
[0055]
(Supplementary Note 2) For each cell, when various types of noise are input to a circuit in which an output load is connected to the cell, the noise output from the cell is determined in advance, and the relationship between input noise and output noise is determined. The noise error determination method according to claim 1, wherein the noise error determination method is configured as a library as a propagation parameter.
[0056]
(Supplementary note 3) The noise error determination method according to supplementary note 2, wherein the noise propagation parameter is obtained by variously changing the peak voltage value of the input noise.
[0057]
(Supplementary note 4) The noise error determination method according to supplementary note 2, wherein the noise propagation parameter is obtained by variously changing a peak voltage value and a noise width of the input noise.
[0058]
(Supplementary note 5) The noise error determination method according to supplementary note 2, wherein the noise propagation parameter is obtained by variously changing a peak voltage value, a noise width, and a noise waveform shape of the input noise.
[0059]
(Supplementary note 6) The noise error determination method according to supplementary note 2, wherein the noise propagation parameter is obtained by variously changing a peak voltage value, a noise width, a noise waveform shape, and the output load of the input noise.
[0060]
(Supplementary note 7) In a noise error determination method for analyzing noise generated on signal wiring of a semiconductor integrated circuit and determining whether or not noise obtained as a result of the analysis is within an allowable range,
Extracting, from the circuit information, a damaged cell receiving the noise and a subsequent cell connected to an output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. Based on the permissible voltage change, generating a noise immunity parameter specific to the state of the damaged cell connected to the subsequent cell,
Comparing the noise analysis result with the noise immunity parameter to determine an error; and
A noise error determination method comprising:
[0061]
(Supplementary Note 8) For each cell, when various kinds of noise are input to a circuit in which an output load is connected to the cell, the noise output from the cell is obtained in advance, and the relationship between the input noise and the output noise is determined. 7. The noise error determination method according to claim 7, wherein a library is stored as a propagation parameter.
[0062]
(Supplementary note 9) The noise error determination method according to supplementary note 8, wherein the noise propagation parameter is obtained by variously changing the peak voltage value of the input noise.
[0063]
(Supplementary note 10) The noise error determination method according to supplementary note 8, wherein the noise propagation parameter is obtained by variously changing a peak voltage value and a noise width of the input noise.
[0064]
(Supplementary note 11) The noise error determination method according to supplementary note 8, wherein the noise propagation parameter is obtained by variously changing the peak voltage value, the noise width, and the noise waveform shape of the input noise.
[0065]
(Supplementary note 12) The noise error determination method according to supplementary note 8, wherein the noise propagation parameter is obtained by variously changing the peak voltage value, the noise width, the noise waveform shape, and the output load of the input noise.
[0066]
(Supplementary note 13) The noise error determination method according to any one of Supplementary notes 7 to 12, wherein the noise resistance parameter is generated in consideration of a noise waveform shape obtained from a noise analysis result.
[0067]
(Supplementary note 14) The noise error determination method according to any one of Supplementary notes 7 to 12, wherein the noise tolerance parameter is generated in consideration of an output load of the damaged cell obtained from a noise analysis result.
[0068]
(Supplementary note 15) The noise according to any one of Supplementary notes 7 to 12, wherein the noise tolerance parameter is generated in consideration of a noise waveform shape obtained from a noise analysis result and an output load of the damaged cell. Error determination method.
[0069]
(Supplementary Note 16) Any one of Supplementary Notes 1 to 15, characterized in that for each cell, an allowable voltage change amount corresponding to each of various circuit conditions and characteristics of the input section of the cell is obtained and stored in a library. The noise error determination method described in (1).
[0070]
(Supplementary note 17) The noise error determination method according to any one of Supplementary notes 1 to 16, further comprising a step of outputting an error when a result of the determination indicates that the noise analysis result exceeds an allowable range. .
[0071]
(Supplementary Note 18) In a noise error determination program that analyzes noise generated on signal wiring of a semiconductor integrated circuit and determines whether noise obtained as a result of the analysis is within an allowable range,
Based on the circuit information, a step of extracting a damaged cell receiving the noise and a subsequent cell connected to an output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. A step of determining an error based on the noise analysis result based on the allowable voltage change amount;
A noise error determination program that causes a computer to execute the program.
[0072]
(Supplementary Note 19) In a noise error determination program that analyzes noise generated on signal wiring of a semiconductor integrated circuit and determines whether noise obtained as a result of the analysis is within an allowable range,
Extracting, from the circuit information, a damaged cell receiving the noise and a subsequent cell connected to the output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. Based on the voltage change allowance, a step of generating a noise immunity parameter specific to the state in which the subsequent cell is connected to the damaged cell,
Comparing the noise analysis result and the noise immunity parameter, and performing an error determination;
A noise error determination program that causes a computer to execute the program.
[0073]
【The invention's effect】
According to the present invention, it is possible to more accurately reflect the cell-specific conditions in an actual circuit, more accurately estimate the noise immunity of each cell, and determine a noise error based on a necessary and sufficient criterion. Therefore, the reliability of the semiconductor integrated circuit can be improved. Further, according to the present invention, unnecessary layout correction and unnecessary re-designing can be avoided, so that the number of steps for developing a semiconductor integrated circuit can be reduced and the development time can be shortened. .
[Brief description of the drawings]
FIG. 1 is a flowchart illustrating a processing procedure of a noise error determination method according to a first embodiment of the present invention;
FIG. 2 is a conceptual diagram illustrating a noise error determination method according to the first embodiment of the present invention.
FIG. 3 is a conceptual diagram illustrating a method of extracting a noise propagation parameter.
FIG. 4 is a conceptual diagram illustrating a method of extracting a noise propagation parameter.
FIG. 5 is a conceptual diagram illustrating a method of extracting a noise propagation parameter.
FIG. 6 is a conceptual diagram illustrating a method of extracting a noise propagation parameter.
FIG. 7 is a conceptual diagram illustrating a method of extracting a noise propagation parameter.
FIG. 8 is a conceptual diagram illustrating a method of extracting a noise propagation parameter.
FIG. 9 is a conceptual diagram illustrating a method of extracting a noise propagation parameter.
FIG. 10 is a conceptual diagram illustrating a method of generating a noise immunity parameter unique to a cell.
FIG. 11 is a conceptual diagram illustrating an error determination method.
FIG. 12 is a flowchart illustrating a processing procedure of a noise error determination method according to the second embodiment of the present invention;
FIG. 13 is a flowchart illustrating a processing procedure of a noise error determination method according to the third embodiment of the present invention;
FIG. 14 is a block diagram illustrating a hardware configuration of a computer used for executing a noise error determination method according to the present invention.
FIG. 15 is a flowchart showing a processing procedure of a conventional noise error determination method.
FIG. 16 is a conceptual diagram illustrating a conventional noise error determination method.
[Explanation of symbols]
16 Damaged cell
21 Subsequent cells
61 cells (cells to be extracted)
62 Output load (load capacity)

Claims (10)

半導体集積回路の信号配線上に発生するノイズを解析し、当該解析の結果得られたノイズが許容範囲内であるか否かを判定するノイズエラー判定方法において、
回路情報に基づいて、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出する工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、ノイズ解析結果に対してエラーの判定をおこなう工程と、
を含むことを特徴とするノイズエラー判定方法。
In a noise error determination method for analyzing noise generated on signal wiring of a semiconductor integrated circuit and determining whether noise obtained as a result of the analysis is within an allowable range,
Based on the circuit information, a step of extracting a damaged cell receiving the noise and a subsequent cell connected to an output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. A step of determining an error based on the noise analysis result based on the allowable voltage change amount;
A noise error determination method comprising:
あらかじめ、セル毎に、セルに出力負荷を接続した回路に種々のノイズを入力したときに、当該セルから出力されるノイズを求めておき、入力ノイズと出力ノイズとの関係をノイズ伝播パラメータとしてライブラリ化しておくことを特徴とする請求項1に記載のノイズエラー判定方法。When various noises are input to a circuit in which an output load is connected to a cell for each cell, a noise output from the cell is obtained in advance, and a relationship between the input noise and the output noise is used as a noise propagation parameter as a library. 2. The noise error determination method according to claim 1, wherein the noise error is determined. 前記入力ノイズのピーク電圧値、ノイズ幅、ノイズ波形形状および前記出力負荷を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする請求項2に記載のノイズエラー判定方法。The noise error determination method according to claim 2, wherein the noise propagation parameter is obtained by variously changing a peak voltage value, a noise width, a noise waveform shape, and the output load of the input noise. 半導体集積回路の信号配線上に発生するノイズを解析し、当該解析の結果得られたノイズが許容範囲内であるか否かを判定するノイズエラー判定方法において、
回路情報から、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出する工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、当該被害セルの、前記後続セルが接続された状態に固有のノイズ耐性パラメータを生成する工程と、
ノイズ解析結果と前記ノイズ耐性パラメータとを比較して、エラーの判定をおこなう工程と、
を含むことを特徴とするノイズエラー判定方法。
In a noise error determination method for analyzing noise generated on signal wiring of a semiconductor integrated circuit and determining whether noise obtained as a result of the analysis is within an allowable range,
Extracting, from the circuit information, a damaged cell receiving the noise and a subsequent cell connected to an output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. Based on the permissible voltage change, generating a noise immunity parameter specific to the state of the damaged cell connected to the subsequent cell,
Comparing the noise analysis result with the noise immunity parameter to determine an error; and
A noise error determination method comprising:
あらかじめ、セル毎に、セルに出力負荷を接続した回路に種々のノイズを入力したときに、当該セルから出力されるノイズを求めておき、入力ノイズと出力ノイズとの関係をノイズ伝播パラメータとしてライブラリ化しておくことを特徴とする請求項4に記載のノイズエラー判定方法。When various noises are input to a circuit in which an output load is connected to a cell for each cell, a noise output from the cell is obtained in advance, and a relationship between the input noise and the output noise is used as a noise propagation parameter as a library. The noise error determination method according to claim 4, wherein: 前記入力ノイズのピーク電圧値、ノイズ幅、ノイズ波形形状および前記出力負荷を種々変えて、前記ノイズ伝播パラメータを求めることを特徴とする請求項5に記載のノイズエラー判定方法。6. The noise error determination method according to claim 5, wherein the noise propagation parameter is obtained by variously changing a peak voltage value, a noise width, a noise waveform shape, and the output load of the input noise. ノイズ解析結果より取得したノイズの波形形状および前記被害セルの出力負荷を考慮して前記ノイズ耐性パラメータを生成することを特徴とする請求項4〜6のいずれか一つに記載のノイズエラー判定方法。7. The noise error determination method according to claim 4, wherein the noise tolerance parameter is generated in consideration of a noise waveform shape obtained from a noise analysis result and an output load of the damaged cell. . あらかじめ、セル毎に、セルの入力部の種々の回路条件や特性のそれぞれに応じた電圧変化許容量を求めてライブラリ化しておくことを特徴とする請求項1〜7のいずれか一つに記載のノイズエラー判定方法。8. A library according to claim 1, wherein for each cell, a voltage change allowable amount corresponding to each of various circuit conditions and characteristics of an input portion of the cell is obtained and stored in a library. Noise error determination method. 半導体集積回路の信号配線上に発生するノイズを解析させ、当該解析の結果得られたノイズが許容範囲内であるか否かを判定させるノイズエラー判定プログラムにおいて、
回路情報に基づいて、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出させる工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、ノイズ解析結果に対してエラーの判定をおこなわせる工程と、
をコンピュータに実行させることを特徴とするノイズエラー判定プログラム。
In a noise error determination program that analyzes noise generated on signal wiring of a semiconductor integrated circuit and determines whether noise obtained as a result of the analysis is within an allowable range,
Based on the circuit information, a step of extracting a damaged cell receiving the noise and a subsequent cell connected to an output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. A step of determining an error based on the noise analysis result based on the allowable voltage change amount;
A noise error determination program that causes a computer to execute the program.
半導体集積回路の信号配線上に発生するノイズを解析させ、当該解析の結果得られたノイズが許容範囲内であるか否かを判定させるノイズエラー判定プログラムにおいて、
回路情報から、ノイズを受ける被害セルと、当該被害セルの出力端子に接続される後続セルとを抽出させる工程と、
前記被害セルへの入力ノイズに対する当該被害セルからの出力ノイズの関係を示すノイズ伝播パラメータ、および前記後続セルからの出力に変化が生じない範囲での当該後続セルへの入力の最大変化量を示す電圧変化許容量に基づいて、当該被害セルの、前記後続セルが接続された状態に固有のノイズ耐性パラメータを生成させる工程と、
ノイズ解析結果と前記ノイズ耐性パラメータとを比較して、エラーの判定をおこなわせる工程と、
をコンピュータに実行させることを特徴とするノイズエラー判定プログラム。
In a noise error determination program that analyzes noise generated on signal wiring of a semiconductor integrated circuit and determines whether noise obtained as a result of the analysis is within an allowable range,
Extracting, from the circuit information, a damaged cell receiving the noise and a subsequent cell connected to the output terminal of the damaged cell;
A noise propagation parameter indicating a relationship between an output noise from the damaged cell and an input noise to the damaged cell, and a maximum change amount of an input to the subsequent cell within a range in which an output from the subsequent cell does not change. Based on the voltage change allowance, a step of generating a noise immunity parameter specific to the state in which the subsequent cell is connected to the damaged cell,
Comparing the noise analysis result and the noise immunity parameter, and performing an error determination;
A noise error determination program that causes a computer to execute the program.
JP2002365768A 2002-12-17 2002-12-17 Noise error decision method and noise error decision program Pending JP2004199290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002365768A JP2004199290A (en) 2002-12-17 2002-12-17 Noise error decision method and noise error decision program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002365768A JP2004199290A (en) 2002-12-17 2002-12-17 Noise error decision method and noise error decision program

Publications (1)

Publication Number Publication Date
JP2004199290A true JP2004199290A (en) 2004-07-15

Family

ID=32763226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002365768A Pending JP2004199290A (en) 2002-12-17 2002-12-17 Noise error decision method and noise error decision program

Country Status (1)

Country Link
JP (1) JP2004199290A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102276A (en) * 2005-09-30 2007-04-19 Fujitsu Ltd Circuit design method, circuit design system and program for making computer perform processing in the circuit design method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102276A (en) * 2005-09-30 2007-04-19 Fujitsu Ltd Circuit design method, circuit design system and program for making computer perform processing in the circuit design method
US7784001B2 (en) 2005-09-30 2010-08-24 Fujitsu Semiconductor Limited Circuit design method, circuit design system, and program product for causing computer to perform circuit design
JP4637707B2 (en) * 2005-09-30 2011-02-23 富士通セミコンダクター株式会社 CIRCUIT DESIGN METHOD, CIRCUIT DESIGN SYSTEM, AND PROGRAM FOR CAUSING COMPUTER TO PROCESS IN THE CIRCUIT DESIGN METHOD

Similar Documents

Publication Publication Date Title
US7299438B2 (en) Method and apparatus for verifying semiconductor integrated circuits
US5974247A (en) Apparatus and method of LSI timing degradation simulation
US20030115563A1 (en) Method for estimating peak crosstalk noise
JP2004252831A (en) Statistical delay simulation device for lsi and its simulation method
US8255850B2 (en) Fabricating IC with NBTI path delay within timing constraints
JP4540540B2 (en) Delay calculator
US8056033B2 (en) Apparatus and method for integrated circuit design with improved delay variation calculation based on power supply variations
US20020049957A1 (en) Method of designing semiconductor integrated circuit device, and apparatus for designing the same
US9892220B2 (en) Method and apparatus for adjusting a timing derate for static timing analysis
US6587999B1 (en) Modeling delays for small nets in an integrated circuit design
JP2008250630A (en) Decoupling cell arrangement method and decoupling cell arrangement device
US8478576B1 (en) Including variability in simulation of logic circuits
JP2005352787A (en) Method and apparatus for timing analysis
US7082587B2 (en) Method of estimating path delays in an IC
US6829755B2 (en) Variable detail automatic invocation of transistor level timing for application specific integrated circuit static timing analysis
JP3990250B2 (en) Automatic design system and automatic design method
US20170357746A1 (en) Context aware clock tree synthesis
US8250510B2 (en) Jitter amount estimating method, method for calculating correlation between amount of simultaneously operating signal noise and jitter amount, and recording medium
JP4526596B2 (en) Signal delay evaluation program, signal delay evaluation method, and signal delay evaluation apparatus
US9658947B2 (en) Method for ranking fault-test pairs based on waveform statistics in a mutation-based test program evaluation system
US20200285791A1 (en) Circuit design method and associated computer program product
JP4992468B2 (en) Verification method, verification apparatus, and program
TW202247031A (en) Method and system for designing context aware circuit
JP2004199290A (en) Noise error decision method and noise error decision program
US8904328B2 (en) Support apparatus and design support method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111