JP2004193948A - Format conversion device - Google Patents
Format conversion device Download PDFInfo
- Publication number
- JP2004193948A JP2004193948A JP2002359254A JP2002359254A JP2004193948A JP 2004193948 A JP2004193948 A JP 2004193948A JP 2002359254 A JP2002359254 A JP 2002359254A JP 2002359254 A JP2002359254 A JP 2002359254A JP 2004193948 A JP2004193948 A JP 2004193948A
- Authority
- JP
- Japan
- Prior art keywords
- format
- video signal
- conversion circuit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、フォーマット変換装置に関し、例えばHDTV(High Definition Television)のビデオ信号とSDTV(Standard Definition Television)のビデオ信号とを相互変換するフルフォーマットの変換装置に適用することができる。本発明は、画素数変換回路、ライン数変換回路、カラーマトリックス変換回路の入出力を切り換えて、フォーマット変換に応じて処理の順序を切り換えることにより、例えばSDTVとHDTVとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができるようにする。
【0002】
【従来の技術】
従来、フォーマット変換装置においては、ライン数変換処理と画素数変換処理とを実行してビデオ信号のフォーマットを変換するようになされており、例えば特開平5−130572号公報等に構成を簡略化する手法が提案されるようになされている。
【0003】
しかしながら実際上、HDTVのビデオ信号をSDTVのビデオ信号に変換するフォーマットの変換の処理(いわゆるダウンコンバートである)においては、一般に、画素数変換処理の後、ライン数変換処理を実行するようになされており、またこれとは逆にSDTVのビデオ信号をHDTVのビデオ信号に変換するフォーマットの変換の処理(いわゆるアップコンバートである)においては、ライン数変換処理の後、画素数変換処理を実行するようになされ、これにより全体構成を簡略化するようになされている。
【0004】
すなわちHDTVのビデオ信号においては、有効画像領域が例えば1080ライン、1920画素により構成され、SDTVのビデオ信号においては、有効画像領域が例えば480ライン、720画素により構成される。
【0005】
これによりHDTVのビデオ信号をSDTVのビデオ信号に変換する場合に、ライン数の変換処理を先に実行すると、ライン数変換処理においては、1ライン当たり1920画素の処理が必要となり、例えばライン数変換処理に供するFIR(Finite Impulse Response )フィルタにおいて、ラインメモリの容量が大きくなる。これによりこの場合、従来、先に画素数変換処理して1ライン当たりの画素数を少なくした後、ライン数変換処理を実行することにより、全体構成を簡略化するようになされている。
【0006】
これに対してSDTVのビデオ信号をHDTVのビデオ信号に変換する場合、始めに画素数変換処理を実行すると、同様に、ライン数変換処理においては、1ライン当たり1920画素の処理が必要となり、ラインメモリの容量が大きくなる。これによりこの場合、一般に、先にライン数変換処理した後、画素数変換処理を実行することにより、全体構成を簡略化するようになされている。
【0007】
またこれらにより例えばHDTVのビデオ信号とSDTVのビデオ信号とを相互変換するフルフォーマットの変換装置1においては、図3に示すように、アップコンバータの処理とダウンコンバータの処理とでライン数変換回路2を共用化し、それぞれアップコンバータに係る処理ではこのライン数変換回路2の後段に画素数変換回路3を配置し、ダウンコンバータに係る処理では、このライン数変換回路2の前段に画素数変換回路4を配置するようになされている。
【0008】
すなわちこの変換装置1において、入力インターフェース(入力I/F)5は、SDI(Serial Digital Interface)によるSDTVのビデオ信号SD1を入力し、このビデオ信号SD1をパラレル信号に変換して出力する。
【0009】
続くカラーマトリックス変換回路6は、入力インターフェース5から入力されるビデオ信号をマトリックス演算処理することにより、SDTVについて規格化されたカラーマトリックスによるビデオ信号SD1の色再現性を、HDTVについて規格化されたカラーマトリックスによる色再現性に補正して出力する。
【0010】
これに対して入力インターフェース(入力I/F)7は、SDIによるHDTVのビデオ信号HD1を入力し、このビデオ信号HD1をパラレル信号に変換して出力する。
【0011】
続く画素数変換回路4は、入力インターフェース7より入力されるHDTVのビデオ信号HD1について、ライン当たりの画素数をSDTVによるビデオ信号の画素数に変換して出力する。
【0012】
ライン数変換回路2は、FIRフィルタにより構成され、オペレータの設定に動作を切り換え、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2に変換して出力する場合、カラーマトリックス変換回路6から出力されるビデオ信号のライン数をHDTVにおけるビデオ信号のライン数に変換して出力する。またこれとは逆に、HDTVのビデオ信号HD1をSDTVのビデオ信号SD2に変換して出力する場合、画素数変換回路4から出力されるビデオ信号のライン数をSDTVにおけるビデオ信号のライン数に変換して出力する。
【0013】
画素数変換回路3は、ライン数変換回路2からHDTVによるライン数のビデオ信号を入力し、画素数を変換して出力する。出力インターフェース(出力I/F)9は、この画素数変換回路3の出力データをシリアルデータに変換してSDIによるHDTVのビデオ信号HD2を出力する。
【0014】
カラーマトリックス変換回路10は、ライン数変換回路2からSDTVによるライン数のビデオ信号を入力してマトリックス演算処理することにより、HDTVについて規格化されたカラーマトリックスによるビデオ信号の色再現性を、SDTVについて規格化されたカラーマトリックスによる色再現性に補正して出力する。出力インターフェース12は、このカラーマトリックス変換回路10の出力データをシリアルデータに変換してSDIによるSDTVのビデオ信号SD2を出力する。
【0015】
【特許文献1】
特開平5−130572号公報
【0016】
【発明が解決しようとする課題】
ところでこのような相互変換に係るフォーマット変換装置においては、一段構成を簡略化することが望まれる。
【0017】
本発明は以上の点を考慮してなされたもので、例えばSDTVとHDTVとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができるフォーマット変換装置を提案しようとするものである。
【0018】
【課題を解決するための手段】
かかる課題を解決するため請求項1の発明においては、第1及び第2のフォーマット間でビデオ信号のフォーマットを変換するフォーマット変換装置において、前記第1のフォーマットによる画素数から前記第2のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換し、動作の切り換えにより、前記第2のフォーマットによる画素数から前記第1のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換する画素数変換回路と、前記第1のフォーマットによるライン数から前記第2のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換し、動作の切り換えにより、前記第2のフォーマットによるライン数から前記第1のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換するライン数変換回路と、前記第1のフォーマットのカラーマトリックスによる色再現性から前記第2のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正し、動作の切り換えにより、前記第2のフォーマットのカラーマトリックスによる色再現性から前記第1のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正するカラーマトリッス回路と、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える切り換え回路とを備え、前記切り換え回路は、前記第1のフォーマットによる入力ビデオ信号を前記第2のフォーマットによるビデオ信号に変換する場合、前記カラーマトリックス変換回路、前記ライン数変換回路、前記画素数変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換え、前記第2のフォーマットによる入力ビデオ信号を前記第1のフォーマットによるビデオ信号に変換する場合、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える。
【0019】
また請求項2の発明においては、請求項1の構成において、前記第1のフォーマットが、SDTVのフォーマットであり、前記第2のフォーマットが、HDTVのフォーマットであるようにする。
【0020】
請求項1の構成によれば、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える切り換え回路により、前記第1のフォーマットによる入力ビデオ信号を前記第2のフォーマットによるビデオ信号に変換する場合、前記カラーマトリックス変換回路、前記ライン数変換回路、前記画素数変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換え、前記第2のフォーマットによる入力ビデオ信号を前記第1のフォーマットによるビデオ信号に変換する場合、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換えることにより、これら前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路を第1及び第2のフォーマットで共通に使用し、かつ処理順序の切り換えにより第1及び第2のフォーマットで画素数の少ない側に対応する簡易なライン数変換回路、カラーマトリックス変換回路の構成で、第1のフォーマットによるビデオ信号を第2のフォーマットによるビデオ信号にフォーマット変換し、またこれとは逆に第2のフォーマットによるビデオ信号を第1のフォーマットによるビデオ信号に変換することができる。
【0021】
また請求項2の構成によれば、請求項1の構成において、前記第1のフォーマットが、SDTVのフォーマットであり、前記第2のフォーマットが、HDTVのフォーマットであることにより、具体的に、SDTVのフォーマットとHDTVのフォーマットとで相互にフォーマット変換する場合に、全体構成を簡略化することができる。
【0022】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【0023】
(1)実施の形態
図1は、本発明の実施の形態に係るフォーマット変換装置を示すブロック図である。このフォーマット変換装置21において、図3について上述したフォーマット変換装置1と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【0024】
このフォーマット変換装置21は、第1のフォーマットによるSDTVのビデオ信号SD1を第2のフォーマットによるHDTVのビデオ信号HD2にフォーマット変換して出力し、またこれとは逆に第2のフォーマットによるHDTVのビデオ信号HD1を第1のフォーマットによるSDTVのビデオ信号SD2に変換して出力する。
【0025】
このためこのフォーマット変換装置1は、入力インターフェース5を介してSDIによるSDTVのビデオ信号SD1を入力し、また入力インターフェース7を介してHDTVのビデオ信号HD1を入力する。また出力インターフェース9を介してSDIによるSDTVのビデオ信号SD2を出力し、また出力インターフェース12を介してSDIによるHDTVのビデオ信号HD2を出力する。
【0026】
切り換え回路22及び23は、カラーマトリックス変換回路24、画素数変換回路25、ライン数変換回路26における入出力を切り換え、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2にフォーマット変換して出力する場合、カラーマトリックス変換回路24、ライン数変換回路26、画素数変換回路25により入力ビデオ信号SD1を順次処理するように画素数変換回路25、ライン数変換回路26、カラーマトリックス変換回路24の入出力を切り換え、HDTVのビデオ信号HD1をSDTVのビデオ信号HD2に変換して出力する場合、画素数変換回路25、ライン数変換回路26、カラーマトリックス変換回路24により入力ビデオ信号HD1を順次処理するように画素数変換回路25、ライン数変換回路26、カラーマトリックス変換回路24の入出力を切り換える。
【0027】
これによりこの実施の形態においては、SDTVからHDTVのフォーマット変換と、HDTVからSDTVのフォーマット変換とで、画素数変換回路25、ライン数変換回路26、カラーマトリックス変換回路24を共用化し、かつライン数変換回路26、カラーマトリックス変換回路24の構成を簡略化できるようになされている。
【0028】
このためこの実施の形態において、カラーマトリックス変換回路24は、SDTVのカラーマトリックスによる色再現性からHDTVのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正し、動作の切り換えにより、HDTVのカラーマトリックスによる色再現性からSDTVのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正して出力する。
【0029】
また画素数変換回路25は、SDTVによるライン当たりの画素数からHDTVによるライン当たりの画素数に、入力されるビデオ信号の画素数を変換し、動作の切り換えにより、HDTVによるライン当たりの画素数からSDTVによるライン当たりの画素数に、入力されるビデオ信号の画素数を変換して出力する。
【0030】
またライン数変換回路26は、SDTVによるライン数からHDTVによるライン数に、入力されるビデオ信号のライン数を変換し、動作の切り換えにより、HDTVによるライン数からSDTVによるライン数に、入力されるビデオ信号のライン数を変換して出力する。
【0031】
切り換え回路22は、入力インターフェース5から出力されるビデオ信号SD1、ライン数変換回路26から出力されるビデオ信号を選択回路22Aに入力し、この選択回路22Aにより、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2にフォーマット変換して出力する場合、入力インターフェース5から出力されるビデオ信号SD1を選択して続くカラーマトリックス変換回路24に出力するのに対し、HDTVのビデオ信号HD1をSDTVのビデオ信号SD2にフォーマット変換して出力する場合、ライン数変換回路26から出力されるビデオ信号を選択して続くカラーマトリックス変換回路24に出力する。
【0032】
また切り換え回路22は、入力インターフェース7から出力されるビデオ信号HD1、ライン数変換回路26から出力されるビデオ信号を選択回路22Bに入力し、この選択回路22Bにより、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2にフォーマット変換して出力する場合、ライン数変換回路26から出力されるビデオ信号を選択して続く画素数変換回路25に出力するのに対し、HDTVのビデオ信号HD1をSDTVのビデオ信号SD2にフォーマット変換して出力する場合、入力インターフェース7から出力されるビデオ信号HD1を選択して続く画素数変換回路25に出力する。
【0033】
これに対して切り換え回路23は、カラーマトリックス変換回路24から出力されるビデオ信号、画素数変換回路25から出力されるビデオ信号を選択回路23Aに入力し、この選択回路23Aにより、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2にフォーマット変換して出力する場合、カラーマトリックス変換回路24から出力されるビデオ信号を選択してライン数変換回路26に出力するのに対し、HDTVのビデオ信号HD1をSDTVのビデオ信号SD2にフォーマット変換して出力する場合、画素数変換回路25から出力されるビデオ信号を選択してライン数変換回路26に出力する。
【0034】
また切り換え回路23は、それぞれスイッチ回路23B及び23Cにカラーマトリックス変換回路24から出力されるビデオ信号、画素数変換回路25から出力されるビデオ信号を入力し、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2にフォーマット変換して出力する場合、スイッチ回路23B及び23Cをそれぞれオフ状態、オン状態に設定し、画素数変換回路25から出力されるビデオ信号をHDTV側の出力インターフェース9に出力する。またこれとは逆に、HDTVのビデオ信号HD1をSDTVのビデオ信号SD2にフォーマット変換して出力する場合、スイッチ回路23B及び23Cをそれぞれオン状態、オフ状態に設定し、カラーマトリックス変換回路24から出力されるビデオ信号をSDTV側の出力インターフェース12に出力する。
【0035】
これにより図1との対比により図2に示すように、フォーマット変換装置21は、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2にフォーマット変換する場合(図2(A))、HDTVのビデオ信号HD1をSDTVのビデオ信号SD2にフォーマット変換する場合(図2(B))とで、図3について上述したと同様の処理順序により順次ビデオ信号を処理するようになされている。
【0036】
(2)実施の形態の動作
以上の構成において、このフォーマット変換装置21において、SDTVのビデオ信号SD1をHDTVのビデオ信号HD2にフォーマット変換する場合、SDIによるSDTVのビデオ信号SD1が入力インターフェース5でパラレル信号に変換された後、切り換え回路22の選択回路22Aを介してカラーマトリックス変換回路24に入力される。このビデオ信号は、このカラーマトリックス変換回路24におけるマトリックス演算により、SDTVのカラーマトリックスによる色再現性がHDTVのカラーマトリックスによる色再現性に補正され、続く切り換え回路23の選択回路23Aを介してライン数変換回路26に入力され、ここでライン数がHDTVのライン数に変換される。また続く切り換え回路22の選択回路22Bを介して画素数変換回路25に入力され、ここで1ライン当たりの画素数がHDTVの画素数に変換され、これによりHDTVのフォーマットによるビデオ信号に最終的に変換されて、切り換え回路23のスイッチ回路23C、出力インターフェース9を介して出力される。
【0037】
これに対してHDTVのビデオ信号HD1をSDTVのビデオ信号SD2にフォーマット変換する場合、SDIによるHDTVのビデオ信号HD1が入力インターフェース5でパラレル信号に変換された後、切り換え回路22の選択回路22Bを介して画素数変換回路25に入力され、ここで1ライン当たりの画素数がSDTVの画素数に変換される。このビデオ信号は、続いて切り換え回路23の選択回路23Aを介してライン数変換回路26に入力され、ここでライン数がSDTVのライン数に変換される。また続いて切り換え回路22の選択回路22Aを介してカラーマトリックス変換回路24に入力され、HDTVのカラーマトリックスによる色再現性がSDTVのカラーマトリックスによる色再現性に補正され、これによりSDTVのフォーマットによるビデオ信号に最終的に変換されて、切り換え回路23のスイッチ回路23B、出力インターフェース12を介して出力される。
【0038】
これら一連の処理において、フォーマット変換装置21においては、切り換え回路22、23における入出力の切り換えにより、また画素数変換回路25、ライン数変換回路26、カラーマトリックス変換回路24の動作の切り換えにより、SDTVからHDTVへのフォーマット変換に供した画素数変換回路25、ライン数変換回路26、カラーマトリックス変換回路24を、HDTVからSDTVへのフォーマット変換に使用し、これにより画素数変換回路25、ライン数変換回路26、カラーマトリックス変換回路24を共用化して全体構成を簡略化することができる。
【0039】
さらにこれらの一連の処理において、カラーマトリックス変換回路24、ライン数変換回路26においては、何れのフォーマット変換の処理においても、1ライン当たりの画素数が少ない側のフォーマットであるSDTVによる1ライン当たりの画素数でマトリックス演算処理、ライン数変換処理を実行し、これによりフォーマット変換装置21においては、これらカラーマトリックス変換回路24、ライン数変換回路26の構成を簡略化することができる。
【0040】
(3)実施の形態の効果
以上の構成によれば、画素数変換回路、ライン数変換回路、カラーマトリックス変換回路の入出力を切り換えて、フォーマット変換に応じて処理の順序を切り換えることにより、例えばSDTVとHDTVとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができる。
【0041】
特に、この実施の形態のように、SDTVとHDTVとの間の相互変換に係るフォーマット変換において、1ライン当たりの画素数が少ない時点でカラーマトリックス変換、ライン数変換処理するように、処理の順序を切り換えることにより、1ライン当たりの画素数が極めて多い高品位のビデオ信号を処理する場合に、回路規模の増大を有効に回避することができる。
【0042】
(4)他の実施の形態
なお上述の実施の形態においては、SDIのビデオ信号をフォーマット変換する場合について述べたが、本発明はこれに限らず、例えばアナログ信号によるビデオ信号をフォーマット変換する場合等、種々のビデオ信号をフォーマット変換する場合に広く適用することができる。
【0043】
また上述の実施の形態においては、SDTVとHDTVとの間の相互変換に係るフォーマット変換に本発明を適用する場合について述べたが、本発明はこれに限らず、種々のフォーマット間におけるビデオ信号の変換に広く適用することができる。
【0044】
また上述の実施の形態においては、単に画素数、ライン数、カラーマトリックスを変換する場合について述べたが、本発明はこれに限らず、併せてフィールド数、フレーム数を変換する場合にも広く適用することができる。
【0045】
【発明の効果】
上述のように本発明によれば、画素数変換回路、ライン数変換回路、カラーマトリックス変換回路の入出力を切り換えて、フォーマット変換に応じて処理の順序を切り換えることにより、例えばSDTVとHDTVとの間の相互のフォーマット変換の構成において、従来に比して一段と構成を簡略化することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るフォーマット変換装置を示すブロック図である。
【図2】図1のフォーマット変換装置においてのフォーマット変換の説明に供するブロック図である。
【図3】従来のフォーマット変換装置を示すブロック図である。
【符号の説明】
1、21……フォーマット変換装置、2、26……ライン数変換回路、3、4、25……画素数変換回路、5、7……入力インターフェース、6、10、24……カラーマトリックス変換回路、9、12……出力インターフェース、22、23……切り換え回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a format conversion apparatus, and can be applied to, for example, a full-format conversion apparatus that mutually converts an HDTV (High Definition Television) video signal and an SDTV (Standard Definition Television) video signal. The present invention switches the input / output of a pixel number conversion circuit, a line number conversion circuit, and a color matrix conversion circuit, and switches the order of processing according to the format conversion, thereby, for example, performing mutual format conversion between SDTV and HDTV. In this configuration, the configuration can be further simplified as compared with the conventional configuration.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a format conversion apparatus, a line number conversion process and a pixel number conversion process are executed to convert the format of a video signal, and the configuration is simplified, for example, in Japanese Patent Application Laid-Open No. 5-130572. An approach has been proposed.
[0003]
However, in practice, in a process of converting a format for converting an HDTV video signal to an SDTV video signal (so-called down-conversion), generally, a line number conversion process is executed after a pixel number conversion process. Conversely, in the process of converting a format for converting an SDTV video signal to an HDTV video signal (so-called up-conversion), a pixel number conversion process is performed after a line number conversion process. As a result, the overall configuration is simplified.
[0004]
That is, in an HDTV video signal, an effective image area is constituted by, for example, 1080 lines and 1920 pixels, and in an SDTV video signal, an effective image area is constituted by, for example, 480 lines and 720 pixels.
[0005]
Accordingly, when the HDTV video signal is converted to the SDTV video signal, if the conversion processing of the number of lines is executed first, the processing of 1920 pixels per line is required in the conversion processing of the number of lines. In a FIR (Finite Impulse Response) filter provided for processing, the capacity of the line memory is increased. Accordingly, in this case, conventionally, the overall configuration is simplified by first executing the pixel number conversion processing to reduce the number of pixels per line and then executing the line number conversion processing.
[0006]
On the other hand, when converting an SDTV video signal to an HDTV video signal, if the pixel number conversion process is performed first, similarly, the line number conversion process requires a 1920 pixel per line process. The memory capacity increases. Thus, in this case, generally, the number of lines is first converted, and then the number of pixels is converted, thereby simplifying the overall configuration.
[0007]
In addition, in a full-
[0008]
That is, in the
[0009]
Subsequently, the color
[0010]
On the other hand, an input interface (input I / F) 7 receives an HDTV video signal HD1 by SDI, converts the video signal HD1 into a parallel signal, and outputs the parallel signal.
[0011]
The following pixel number conversion circuit 4 converts the number of pixels per line into the number of pixels of the SDTV video signal for the HDTV video signal HD1 input from the
[0012]
The line
[0013]
The pixel
[0014]
The color
[0015]
[Patent Document 1]
JP-A-5-130572
[Problems to be solved by the invention]
By the way, in the format conversion apparatus for such mutual conversion, it is desired to simplify the one-stage configuration.
[0017]
The present invention has been made in view of the above points, and proposes a format conversion device that can further simplify the configuration in the configuration of, for example, mutual format conversion between SDTV and HDTV as compared with the related art. What you are trying to do.
[0018]
[Means for Solving the Problems]
In order to solve this problem, according to the first aspect of the present invention, in a format conversion device for converting a format of a video signal between a first format and a second format, the format conversion device converts the number of pixels according to the first format into a format based on the second format. The number of pixels of the input video signal is converted to the number of pixels, and the number of pixels of the input video signal is converted from the number of pixels of the second format to the number of pixels of the first format by switching operations. A number-of-pixels conversion circuit for converting the number of lines of the input video signal from the number of lines in the first format to the number of lines in the second format, and switching the operation to change the number of lines in the second format From the number to the number of lines in the first format, A line number conversion circuit for changing the color reproducibility of the input video signal from the color reproducibility of the color matrix of the first format to the color reproducibility of the color matrix of the second format; A color matrix circuit for correcting the color reproducibility of an input video signal from the color reproducibility of the color matrix of the first format to the color reproducibility of the color matrix of the first format by switching; A number conversion circuit, a line number conversion circuit, and a switching circuit for switching input / output of the color matrix conversion circuit, wherein the switching circuit converts an input video signal in the first format into a video signal in the second format. When performing the conversion, the color matrix conversion circuit and the line The input / output of the pixel number conversion circuit, the line number conversion circuit, and the color matrix conversion circuit is switched so that the input video signal is sequentially processed by the number conversion circuit and the pixel number conversion circuit. When converting a video signal into a video signal in the first format, the pixel number conversion circuit, the line number conversion circuit, the pixel number conversion circuit to sequentially process the input video signal by the color matrix conversion circuit, The input / output of the line number conversion circuit and the color matrix conversion circuit is switched.
[0019]
In the invention of
[0020]
According to the configuration of
[0021]
According to the configuration of
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
[0023]
(1) Embodiment FIG. 1 is a block diagram showing a format conversion apparatus according to an embodiment of the present invention. In this
[0024]
The
[0025]
Therefore, the
[0026]
The switching
[0027]
Accordingly, in this embodiment, the pixel
[0028]
Therefore, in this embodiment, the color
[0029]
The pixel
[0030]
The line
[0031]
The switching
[0032]
The switching
[0033]
On the other hand, the switching
[0034]
The switching
[0035]
As a result, as shown in FIG. 2 in comparison with FIG. 1, the
[0036]
(2) Operation of the Embodiment In the above configuration, when the
[0037]
On the other hand, when the format conversion of the HDTV video signal HD1 into the SDTV video signal SD2 is performed, the HDTV video signal HD1 based on SDI is converted into a parallel signal by the
[0038]
In these series of processes, in the
[0039]
Further, in a series of these processes, in the color
[0040]
(3) Effects of the Embodiment According to the configuration described above, the input / output of the pixel number conversion circuit, the line number conversion circuit, and the color matrix conversion circuit is switched, and the processing order is switched according to the format conversion. In the configuration of the mutual format conversion between the SDTV and the HDTV, the configuration can be further simplified as compared with the related art.
[0041]
In particular, in the format conversion related to the mutual conversion between the SDTV and the HDTV as in this embodiment, the order of the processing is such that the color matrix conversion and the line number conversion processing are performed when the number of pixels per line is small. In the case of processing a high-quality video signal having an extremely large number of pixels per line, it is possible to effectively avoid an increase in circuit scale.
[0042]
(4) Other Embodiments In the above-described embodiment, the case where the format conversion of the SDI video signal is described. However, the present invention is not limited to this. For example, the case where the format conversion of a video signal based on an analog signal is performed. For example, the present invention can be widely applied to format conversion of various video signals.
[0043]
Further, in the above-described embodiment, the case where the present invention is applied to the format conversion related to the mutual conversion between SDTV and HDTV has been described. However, the present invention is not limited to this, and the Can be widely applied to conversion.
[0044]
Further, in the above-described embodiment, the case where the number of pixels, the number of lines, and the color matrix are simply converted has been described. However, the present invention is not limited to this, and is widely applied to the case where the number of fields and the number of frames are also converted. can do.
[0045]
【The invention's effect】
As described above, according to the present invention, the input and output of the pixel number conversion circuit, the line number conversion circuit, and the color matrix conversion circuit are switched, and the order of processing is switched according to the format conversion. In the configuration of the mutual format conversion between the two, the configuration can be further simplified as compared with the related art.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a format conversion device according to an embodiment of the present invention.
FIG. 2 is a block diagram for explaining format conversion in the format conversion apparatus of FIG. 1;
FIG. 3 is a block diagram showing a conventional format conversion device.
[Explanation of symbols]
1, 21, a format converter, 2, 26, a line number converter, 3, 4, 25, a pixel number converter, 5, 7, an input interface, 6, 10, 24, a color matrix converter , 9, 12 ... output interface, 22, 23 ... switching circuit
Claims (2)
前記第1のフォーマットによる画素数から前記第2のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換し、動作の切り換えにより、前記第2のフォーマットによる画素数から前記第1のフォーマットによる画素数に、入力されるビデオ信号の画素数を変換する画素数変換回路と、
前記第1のフォーマットによるライン数から前記第2のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換し、動作の切り換えにより、前記第2のフォーマットによるライン数から前記第1のフォーマットによるライン数に、入力されるビデオ信号のライン数を変換するライン数変換回路と、
前記第1のフォーマットのカラーマトリックスによる色再現性から前記第2のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正し、動作の切り換えにより、前記第2のフォーマットのカラーマトリックスによる色再現性から前記第1のフォーマットのカラーマトリックスによる色再現性に、入力されるビデオ信号の色再現性を補正するカラーマトリッス回路と、
前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える切り換え回路とを備え、
前記切り換え回路は、
前記第1のフォーマットによる入力ビデオ信号を前記第2のフォーマットによるビデオ信号に変換する場合、前記カラーマトリックス変換回路、前記ライン数変換回路、前記画素数変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換え、
前記第2のフォーマットによる入力ビデオ信号を前記第1のフォーマットによるビデオ信号に変換する場合、前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路により前記入力ビデオ信号を順次処理するように前記画素数変換回路、前記ライン数変換回路、前記カラーマトリックス変換回路の入出力を切り換える
ことを特徴とするフォーマット変換装置。In a format converter for converting a format of a video signal between a first format and a second format,
The number of pixels of the input video signal is converted from the number of pixels in the first format to the number of pixels in the second format, and the operation is switched to convert the number of pixels in the second format into the first format. A pixel number conversion circuit that converts the number of pixels of the input video signal into the number of pixels according to
The number of lines of the input video signal is converted from the number of lines in the first format to the number of lines in the second format, and the operation is switched to convert the number of lines in the second format into the first format. A line number conversion circuit that converts the number of lines of the input video signal into the number of lines according to
The color reproducibility of the input video signal is corrected from the color reproducibility of the color matrix of the first format to the color reproducibility of the color matrix of the second format. A color matrix circuit for correcting the color reproducibility of the input video signal from the color reproducibility of the color matrix of the first format to the color reproducibility of the color matrix of the first format;
A switching circuit that switches input and output of the pixel number conversion circuit, the line number conversion circuit, and the color matrix conversion circuit,
The switching circuit includes:
When converting the input video signal in the first format into the video signal in the second format, the input video signal is sequentially processed by the color matrix conversion circuit, the line number conversion circuit, and the pixel number conversion circuit. Switching the input and output of the pixel number conversion circuit, the line number conversion circuit, the color matrix conversion circuit,
When converting the input video signal in the second format into a video signal in the first format, the input video signal is sequentially processed by the pixel number conversion circuit, the line number conversion circuit, and the color matrix conversion circuit. A format conversion device for switching between input and output of the pixel number conversion circuit, the line number conversion circuit, and the color matrix conversion circuit.
前記第2のフォーマットが、HDTVのフォーマットである
ことを特徴とする請求項1に記載のフォーマット変換装置。The first format is an SDTV format,
The format conversion device according to claim 1, wherein the second format is an HDTV format.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002359254A JP2004193948A (en) | 2002-12-11 | 2002-12-11 | Format conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002359254A JP2004193948A (en) | 2002-12-11 | 2002-12-11 | Format conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004193948A true JP2004193948A (en) | 2004-07-08 |
Family
ID=32758702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002359254A Pending JP2004193948A (en) | 2002-12-11 | 2002-12-11 | Format conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004193948A (en) |
-
2002
- 2002-12-11 JP JP2002359254A patent/JP2004193948A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2684014B2 (en) | Multi-format television switcher | |
CN101009851B (en) | Image processing method and its device | |
US5740092A (en) | Signal processor | |
JPH07236151A (en) | Digital video switcher | |
US20140133781A1 (en) | Image processing device and image processing method | |
JP2004193948A (en) | Format conversion device | |
JP2003008992A (en) | Video switching and compositing device | |
JP2011059911A (en) | Image processing apparatus | |
JP3018399B2 (en) | Still image processing circuit of MUSE decoder | |
JPH1127689A (en) | Circuit device for processing video signal | |
US6480545B1 (en) | Architecture for multi-format video processing | |
JP2010263394A (en) | Video signal processor | |
JP3673068B2 (en) | Color television camera device | |
JP3499369B2 (en) | Signal processing circuit for single-chip color camera | |
JPH11127325A (en) | Image processor | |
JPH06245221A (en) | Gamma correction circuit | |
JP3791044B2 (en) | Video signal processing circuit and video camera having the same | |
JP5003787B2 (en) | Imaging device and noise removal method for imaging signal | |
JP2006165932A (en) | Television camera apparatus | |
JPH0520448A (en) | Digital signal processor | |
JPH07131679A (en) | Signal processor | |
JPH08340480A (en) | Television camera system using digital signal processing | |
JP2006092399A (en) | Image signal processor | |
JPH0823278A (en) | Picture processor | |
JPH06105325A (en) | Digital matrix circuit |