JP2004191201A

JP2004191201A - Semiconductor device for detecting object and manufacturing method therefor

Info

Publication number: JP2004191201A
Application number: JP2002359868A
Authority: JP
Inventors: Yuji Sasaki; 有司佐々木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-12-11
Filing date: 2002-12-11
Publication date: 2004-07-08

Abstract

<P>PROBLEM TO BE SOLVED: To avoid a state of short-circuiting between a voltage source layer and a grounding line having different potentials even though an interlaminar insulating film is deformed, when strongly pressing multilevel interconnections, when fingerprint is detected by a fingerprint detecting region, in a semiconductor board having a multilevel interconnection structure. <P>SOLUTION: A fingerprint sensor 100, which has a multilevel interconnection structure with the fingerprint detecting region being compartmented, is provided with the semiconductor board 11, transistors Tp, Tn connected to a charge storing electrode Cs disposed in the fingerprint detecting the region of the semiconductor board 11 and connected to the voltage source layer set at a prescribed potential, and the grounding line GND being set at a potential opposite to that of the voltage source layer. The grounding line GND is arranged in at least a portion other than the upward projection region and the downward projection region of the voltage source layer. Accordingly, the short-circuiting state between the voltage source layer and the grounding line GND, having the different potentials can be avoided, even though the interlaminar insulating film 12 is deformed, when strongly pressing the multilevel interconnections, thereby improving accuracy of detecting an object and reliability as a sensor. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、指紋を検出して個人を識別する指紋検出装置や、物体の形状を検出する物体形状検出装置、物体の位置を検出する物体位置検出装置等に適用して好適な物体検出用半導体装置及びその製造方法に関する。
【０００２】
詳しくは、多層配線構造を有する半導体基板の物体検出領域で物体を検出する場合に、この物体検出領域に設けられた蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子を備え、少なくとも、この第１配線層の上方投影領域及び下方投影領域以外に第２配線層を設けて、多層配線間で上下に重ならないように、異電位になる第１配線層及び第２配線層を配置できるようにすると共に、多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるようにしたものである。
【０００３】
【従来の技術】
近年、銀行や役所等で本人を確認する場合や、電子機器を動作させる場合、特定施設建物等に入場する場合に指紋検出装置が利用される場面が多くなってきた。このような高いセキュリティを必要とする場面では、指紋検出装置により指紋が検出され、この指紋検出信号を用いて個人を識別するようになされる（指紋照合システム）。今後はこのような用途以外にも携帯電話、ＰＤＡ、電子商取引の本人認証機器として指紋照合システムが利用されるものと予想される。これらに用いられる指紋照合システムには、小型、低コスト、高信頼性の指紋検出装置が必須となる。
【０００４】
この指紋検出装置としては、ＣＣＤ（Charge Coupled Device）やＣＭＯＳセンサ等を用いた光学式や、圧電薄膜を用いた感圧式、指の接触による電気特性の変化を電気信号の分布に置き換えて検出する静電容量式のセンサが挙げられる。この種の静電容量式の指紋検出装置は特許文献１に開示されている。
【０００５】
この指紋検出装置によれば、半導体基板に格子状に電荷蓄積電極を配置し、これらの電荷蓄積電極の表面を保護膜で覆うようになされる。このような半導体チップを指紋センサチップとも呼ばれる。この保護膜の上に指を載せたときに、その保護膜を誘電体として電荷蓄積電極と指の表面との間にコンデンサが形成され、指紋の凹凸に応じて静電容量が異なって分布するようになされる。この静電容量の変化を検出することによって指紋の模様（指紋パターン）を採取する方法である。
【０００６】
図１１Ａ及びＢは従来例に係る指紋検出装置１０の構成例及びその機能例を示す概念図である。図１１Ａに示す指紋検出装置１０は人の指紋を検出するものであり、絶縁基板１上に指紋検出用の半導体チップ（以下で指紋センサチップという）４が備えられている。指紋センサチップ４は指紋検出領域（物体検出領域）Ａを有している。この指紋センサチップ４の最上層周縁部は、指紋検出領域Ａを画定する窓部Ｗを除く絶縁基板１の全面を覆うように絶縁性の部材２によって抑え込まれている。窓部Ｗは絶縁性の部材２に形成された開口部によって画定されている。この指紋センサチップ４は、図１１Ｂに示すように半導体基板１１上に複数の電荷蓄積電極Ｃｓ’が形成されており、コンデンサ（蓄積容量）Ｃの電極を構成するようになされる。
【０００７】
この指紋センサチップ４によれば、図１１Ａに示した窓部Ｗに人の指３が載置されると、指紋を構成する凹凸部と、電荷蓄積電極Ｃｓ’との間に形成されるコンデンサＣの容量が異なって現れる。つまり、コンデンサＣは接地電位にある人の指３を共通電極とし、指紋センサチップ４の電荷蓄積電極Ｃｓ’、及び、その間に存在する誘電体として絶縁膜３、あるいは、空気層＋絶縁膜３によって形成される。例えば、指紋の隆起部（山部）３Ａでは空気層によるコンデンサＣが介在しなくなり、電荷蓄積電極Ｃｓ’との間隔が短くなることから、コンデンサＣの容量は大きくなる。指紋の谷部３Ｂでは空気層によるコンデンサＣの容量が直列に介在すること、及び、電荷蓄積電極Ｃｓ’との間隔が長くなるためコンデンサＣの容量は小さくなる。
【０００８】
このことから、そのコンデンサＣの容量変化を指紋検出領域Ａにおいて検出することにより指紋の模様（指紋パターン）を再現性良く採取できるのである。ここで採取した指紋検出画像をモニタ等に表示したり、予め取得した指紋検出画像と比較等することにより、本人確認のための照合処理等をすることができるようになる。
【０００９】
図１２は指紋検出装置１０の１画素の構成例を示す上面図である。図１２に示す指紋検出装置１０は多層配線構造を有する半導体装置である。この指紋検出装置１０は半導体基板を有しており、上述した指紋検出領域Ａで１画素を構成する各々検出画素領域ａｉｊには電荷蓄積電極Ｃｓ’が設けられる。この例で１画素の検出画素領域ａｉｊは接地線（ＧＮＤ）５を格子状に配置することで画定される。
【００１０】
この指紋検出装置１０では、１画素の検出画素領域ａｉｊがほぼ正方形状を有しており、電荷蓄積電極Ｃｓ’も正方形状を成している。この検出画素領域ａｉｊで、例えば、右上方隅の電荷蓄積電極Ｃｓ’の下層領域には、ｐ型の電界効果トランジスタ（以下単にトランジスタＴｐという）が設けられる。左下方隅の電荷蓄積電極Ｃｓ’の下層領域には、ｎ型の電界効果トランジスタ（以下単にトランジスタＴｎという）が設けられる。
【００１１】
トランジスタＴｐのソースは上下に隣接する他のトランジスタＴｐのソースに各々接続されてセンサ信号線７に至り、図示しない列駆動＆読出し回路に接続される。このセンサ信号線７は各々の検出画素領域ａｉｊの電荷蓄積電極Ｃｓ’の右側下層領域を上下に通り抜けるように配置される。更に、トランジスタＴｎのソースは上下に隣接する他のトランジスタＴｎのソースに各々接続されて電源線６Ｃに至り、接地線５に接続される。この電源線６Ｃは各々の検出画素領域ａｉｊの電荷蓄積電極Ｃｓ’の左側下層領域を上下に通り抜けるように配置される。
【００１２】
図１３は図１２に示した指紋検出装置１０のＡ１−Ａ２矢視断面例を示す図である。図１３に示す半導体基板１１には、ｐ＋型の不純物拡散層１５が設けられ、トランジスタＴｐのソース領域が構成される。図示しない反対側にはドレイン領域が設けられ、ゲート電極も設けられている。また、半導体基板１１上には層間絶縁膜１２により絶縁された電源線６Ａ，６Ｃ、３層の接地線５、センサ信号線７、電荷蓄積電極Ｃｓ’及び、ソース引き出し電極１７等が設けられる。電源線６Ａ，６ＣはトランジスタＴｐのゲート電極に接続され、図示しない行駆動回路に接続される。電源線６Ａ，６Ｂは電源層を構成するが、接地線５の下層投影領域内に配置されている。ソース引き出し電極１７は電荷蓄積電極Ｃｓ’の下方投影領域内に配置されている。
【００１３】
図１４は指紋検出装置１０のＢ１−Ｂ２矢視断面例を示す図である。図１４に示す半導体基板１１上にはゲート絶縁膜や層間絶縁膜１２を介在してセンサ選択線８Ａ，８Ｂが設けられる。センサ選択線８Ａ，８ＢはトランジスタＴｎ、Ｔｐのドレイン及び電荷蓄積電極Ｃｓ’に各々接続される。図１４に示す半導体基板１１上に層間絶縁膜１２を介在して絶縁されたセンサ選択線８Ａ，８Ｂ、３層の接地線５、電源線６Ｃ、センサ信号線７、電荷蓄積電極Ｃｓ’が設けられる。センサ選択線８Ａ，８Ｂはいずれも接地線５の下方投影領域内に配置されている。また、電源線６Ｃ及びセンサ信号線７はいずれも電荷蓄積電極Ｃｓ’の下方投影領域内に配置されている。
【００１４】
このように、接地線（第１の金属配線）５と電源線（第２の金属配線）６Ａ，６Ｂとを上下層で重なる位置に多層し、また、電荷蓄積電極Ｃｓ’と引き出し電極１７とを上下層で重なる位置に多層し、更に、図１４に示したように、接地線（第１の金属配線）５とセンサ選択線（第２の金属配線）８Ａ，８Ｂとを上下層で重なる位置に多層している。また、電荷蓄積電極Ｃｓ’と電源線６Ｃ及びセンサ信号線７とを上下層で重なる位置に多層している。つまり、第１の金属配線、第２の金属配線はお互いに制約されること無く自由に配置することができる。このように、第１の金属配線と、第２の金属配線とが上下層に重なることは、電気的特性上問題にならず、空間も有効に利用できるので、通常は特に制約がなく金属多層配線を自由に配置することができる。
【００１５】
なお、特許文献２にはシリコン基板上に電極を構成し、指紋の凹凸による静電容量差を利用して検出する指紋センサの構造が公開されている。特許文献３には他の静電容量式センサの例が開示されている。この静電容量式の指紋センサによれば、半導体プロセスを利用してシリコン基板上に指紋センサが構成される。スイッチング素子をトランジスタで構成し、金属配線で電荷蓄積電極を構成し、これらをシフトレジスタで選択できるようにして、指紋の凹凸を検出するようになされる。
【００１６】
【特許文献１】
米国特許第５３２５４４２号公報
【特許文献２】
特開平８−３０５８３２号公報
【特許文献３】
特開２００２−７１３０７号公報
【００１７】
【発明が解決しようとする課題】
ところで、従来例に係る多層配線構造を有する指紋検出装置１０によれば、図１３に示したように、指紋検出装置１０において、異電位になる接地線（第１の金属配線）５と電源線（第２の金属配線）６Ａ，６Ｂが上下層で重なっている。また、電荷蓄積電極Ｃｓ’と引き出し電極１７とが上下層で重なっている。更に、図１４に示したように、異電位になる接地線（第１の金属配線）５とセンサ選択線（第２の金属配線）８Ａ，８Ｂとが上下に重なっている。また、電荷蓄積電極Ｃｓ’と電源線６Ｃ及びセンサ信号線７とが上下層で重なっている。
【００１８】
一般に、指紋検出装置１０のセンサ表面部分は直接指で触れたり、物体が接触したりする。このため、センサ表面部分に外部から機械的な強い力が加われば、多層金属配線間の絶縁膜が物理的に破壊されて、多層金属配線間が電気的に短絡し故障に至るおそれがある。
【００１９】
例えば、指紋検出装置や、物体位置検出装置等において、金属多層配線構造が採用され、この金属多層配線にＡｌや、Ａｌ合金、Ｔｉ、Ｃｕなどの材質が使用される。これらの材質は、表面保護膜や層間絶縁膜などに利用されているシリコン酸化膜やシリコン窒化膜などに比べるとやわらかい物質である。
【００２０】
従って、第１の金属配線と第２に金属配線とが交差する部分の表面保護膜に、配線で使用している金属より硬い物質で強い力を加えた場合、表面保護膜や、層間絶縁膜１２、第１の金属配線用の薄膜（以下第１配線層という）、第２の金属配線用の薄膜（以下第２配線層という）等がそれぞれたわみ、最終的には、層間絶縁膜１２にクラックが発生し、そのクラックを介して第１配線層と第２配線層とが電気的に短絡してしまう。当該指紋検出装置１０の信頼性の低下につながる。
【００２１】
そこで、この発明はこのような従来の課題を解決したものであって、多層配線構造を有する半導体基板の物体検出領域で物体を検出する場合に、多層配線上を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるようにした物体検出用半導体装置及びその製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上述した課題は、物体を検出するための物体検出領域が画定された多層配線構造を有する半導体装置であって、半導体基板と、この半導体基板の物体検出領域に設けられた蓄積電極と、この蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子と、第１配線層と反対電位になされる第２配線層とを備え、少なくとも、第１配線層の上方投影領域及び下方投影領域以外に第２配線層が設けられて成ることを特徴とする物体検出用半導体装置によって解決される。
【００２３】
本発明に係る物体検出用半導体装置によれば、多層配線構造の半導体基板の物体検出領域で物体を検出する場合であって、半導体表面が露出している領域、つまり、物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、第１配線層の上方投影領域及び下方投影領域以外に第２配線層が設けられるので、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置する非交差構造を採ることができる。
【００２４】
従って、多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるので、物体検出精度及びセンサとしての信頼度を向上させることができる。これにより、物体検出領域表面を指で直接触れるような指紋センサ装置等に十分応用することができる。
【００２５】
本発明に係る物体検出用半導体装置の製造方法は物体を検出するための物体検出領域が予め半導体基板上に画定される多層配線構造の半導体装置を製造する方法であって、半導体基板にスイッチング素子を形成する工程と、半導体基板に形成されたスイッチング素子に接続して所定電位となされる第１配線層を形成する工程と、第１配線層に接続されたスイッチング素子を有する半導体基板の物体検出領域に蓄積電極を形成する工程と、蓄積電極が形成された半導体基板の第１配線層の上方投影領域及び下方投影領域以外に当該第１配線層と反対電位になされる第２配線層を形成する工程とを有することを特徴とするものである。
【００２６】
本発明に係る物体検出用半導体装置の製造方法によれば、物体を検出するための物体検出領域が予め半導体基板上に画定される多層配線構造の半導体装置を製造する場合に、この物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置することができる。
【００２７】
【発明の実施の形態】
続いて、この発明に係る物体検出半導体装置及びその製造方法の一実施の形態について、図面を参照しながら説明をする。
図１は本発明に係る実施形態としての指紋センサ半導体装置１００の構成例を示す回路図である。
この実施形態では、多層配線構造を有する半導体基板の物体検出領域で物体を検出する場合に、この物体検出領域に設けられた電荷蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子を備え、少なくとも、この第１配線層の上方投影領域及び下方投影領域以外に第２配線層を設けて、異電位になる第１配線層及び第２配線層を多層配線間で上下に重ならないように配置できるようにすると共に、この多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるようにしたものである。
【００２８】
図１に示す指紋センサ半導体装置（以下単に指紋センサという）１００は物体検出用半導体装置の一例であり、指紋を検出して個人を識別する装置である。もちろん、物体検出用半導体装置は指紋センサ１００に限られることはなく、物体の形状を検出する物体形状検出装置や、物体の位置を検出する物体位置検出装置等に適用してもよい。この実施形態では指紋センサ１００について説明をする。
【００２９】
この指紋センサ１００はセンサアレイ１０１、行駆動回路１０２及び列駆動＆読出し回路１０３を備えている。センサアレイ１０１は複数のセンサＳｉｊが半導体基板上にマトリクス状に配置されて構成される。この指紋センサ１００では例えば、行方向にＭ個及び列方向にＮ個の合計Ｍ×Ｎ個のセンサＳｉｊ（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）が半導体基板上に配置されている。この例で、１画素を構成するセンサＳｉｊは、電荷蓄積電極Ｃｓと、蓄積容量Ｃｐと、スイッチング素子の一例となるｎ型のＭＯＳ電界効果トランジスタ（以下でトランジスタＴｎという）及びｐ型のＭＯＳ電界効果トランジスタ（以下トランジスタＴｐという）とを有している。
【００３０】
トランジスタＴｐのゲートは第１配線層の一例となる行駆動用の電源線ＳＲ（Ｎ−１）に接続される。電源線ＳＲ（Ｎ−１）は電源層を構成する。トランジスタＴｐのドレインは電荷蓄積電極Ｃｓ及び蓄積容量Ｃｐの各々の一端と、トランジスタＴｎのドレインとに接続される。そのソースはセンサ信号線１５に接続される。この例では電源線ＳＲに高電位（ハイレベル）の電圧を印加することで、トランジスタＴｐはオフする。このトランジスタＴｐのオフするタイミングで蓄積容量Ｃｐが電荷蓄積可能状態となされる。反対に電源線ＳＲ（Ｎ−１）に低電位（ローレベル）の電圧を印加することで、トランジスタＴｐはオンする。このトランジスタＴｐのオンするタイミングで蓄積容量Ｃｐの電荷がセンサ信号線１５に読み出される。
【００３１】
また、トランジスタＴｎのゲートは第２配線層の一例となる行駆動用の電源線ＳＶｓｓ（Ｎ−１）に接続される。電源線ＳＶｓｓ（Ｎ−１）は電源線ＳＲ（Ｎ−１）は電源層と反対電位になされる。トランジスタＴｎのソース及び蓄積容量Ｃｐの一端は接地線ＧＮＤに各々接続される。電荷蓄積電極Ｃｓの他端は開放され物体検出領域における１画素の検出領域を構成する。電荷蓄積電極Ｃｓと蓄積容量Ｃｐとは直列に接続されており、電源線ＳＶｓｓ（Ｎ−１）に高電位（ハイレベル）の電圧を印加することで、トランジスタＴｎはオンする。
【００３２】
この例で電源線ＳＶｓｓ（Ｎ−１）に低電位（ローレベル）の電圧を印加することで、トランジスタＴｎはオフする。トランジスタＴｎのオフするタイミングで蓄積容量Ｃｐに電荷蓄積可能状態となされる。トランジスタＴｎのオンするタイミングで蓄積容量Ｃｐの電荷が消去される。各々のトランジスタＴｐのゲートに接続された電源線ＳＶｓｓ（Ｎ−１）、ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ）及びＳＲ（Ｎ）等は行駆動回路１０２に接続され、各々のセンサ信号線ＳＬｊ（ｊ＝１〜ｍ）は列駆動＆読出し回路１０３に接続される。これらの回路１０２，１０３では行方向又は列方向単位にゲートを一斉に選択するようになされる。
【００３３】
図２は指紋センサ１００の１画素の構成例（レイアウト）を示す上面図である。図２に示す指紋センサ１００は、指紋（物体）を検出するための指紋検出領域（物体検出領域）が画定された多層配線構造を有する半導体装置である。この指紋センサ１００は半導体基板１１を有している。半導体基板１１にはｐ型シリコン基板又はｎ型シリコン基板が使用される。もちろん、ｐ型及びｎ型シリコン基板に限定されることはなく、指紋センサ１００の基板としてこれら半導体基板１１を支持する絶縁基板を併用してもよい。
【００３４】
この半導体基板１１の指紋検出領域で１画素を構成する各々検出画素領域ａｉｊには電荷蓄積電極Ｃｓが設けられる。この例で電荷蓄積電極Ｃｓの配置ピッチｐは５０μｍ乃至８０μｍ程度である。この例で１画素の検出画素領域ａｉｊは接地線ＧＮＤを格子状に配置することで画定される。例えば、行方向にＭ個及び列方向にＮ個の合計Ｍ×Ｎ個の検出画素領域ａｉｊが半導体基板１１上に画定される。検出画素領域ａｉｊ毎に指紋検出用１画素単位のキャパシタを構成するためである。
【００３５】
この例で接地線ＧＮＤは、電源層の上方投影領域及び下方投影領域以外に設けられている。異電位になる可能性の高い金属配線層を上下で重ならないようにするためである。接地線ＧＮＤは、多結晶シリコン部材又は金属配線部材から構成され、所定電位に維持される。例えば、指紋センサ１００にもよるが接地線ＧＮＤは０Ｖの駆動電位に保持される。多結晶シリコン部材にはｐ型又はｎ型の不純物を多結晶シリコンに注入したものが使用され、金属配線部材にはアルミニウム（Ａｌ）やＡｌ合金、銅（Ｃｕ）等が使用される。
【００３６】
従来方式では図１２に示したように１画素の検出画素領域ａｉｊがほぼ正方形状を有していた。これに対して、本発明方式ではこの正方形状の四隅をトランジスタ形成領域及び、配線コンタクト領域に引き当てている。従って、本発明方式では電荷蓄積電極Ｃｓが八角形状を成している。この検出画素領域ａｉｊで、例えば、右上方のトランジスタ形成領域には、スイッチング素子の一例となるｐ型の電界効果トランジスタ（以下単にトランジスタＴｐという）が設けられる。トランジスタＴｐのゲートは第１配線層の一例となる行駆動用の電源線ＳＲ（Ｎ−１）に接続される。電源線ＳＲ（Ｎ−１）やその下方の列の電源線ＳＲ（Ｎ）は電源層を構成する。
【００３７】
この例で接地線ＧＮＤは電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）の上方投影領域及び下方投影領域以外に設けられる。この例では接地線ＧＮＤの両脇に電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）等が配置される。電源線ＳＲ（Ｎ−１）は金属配線部材から構成され、所定電位が印加される。例えば、指紋センサ１００にもよるが１．５Ｖ乃至５Ｖ程度の駆動電圧が印加される。金属配線部材にはアルミニウムや、Ａｌ合金、銅等の導電率の良い薄膜が使用される。もちろん、電源線ＳＲ（Ｎ−１）等に関して、ｐ型又はｎ型の不純物を注入した多結晶シリコン部材を使用してもよい。
【００３８】
トランジスタＴｐのドレインはセンサ選択線１３Ａを経由して、この検出画素領域ａｉｊの右下領域で電荷蓄積電極Ｃｓ及び図示しない蓄積容量Ｃｐの各々の一端に接続される。センサ選択線１３Ａと電荷蓄積電極Ｃｓとはコンタクトホールを介して接合される。この電荷蓄積電極Ｃｓの左上方領域には別のコンタクトホールが設けられ、このコンタクトホールを介して電荷蓄積電極Ｃｓと左側のセンサ選択線１３Ｂとが接合される。左側のセンサ選択線１３Ｂは左下方のトランジスタ形成領域に設けられたスイッチング素子の一例となるｎ型の電界効果トランジスタ（以下単にトランジスタＴｎという）のドレインに接合される。
【００３９】
また、トランジスタＴｐのソースは上下に隣接する他のトランジスタＴｐのソースに各々接続されてセンサ信号線ＳＬｊに至り、列駆動＆読出し回路１０３に接続される。このセンサ信号線ＳＬｊは各々の検出画素領域ａｉｊの右側領域でセンサ選択線１３Ａと併走するように、かつ、八角形状の電荷蓄積電極Ｃｓの一方の脇を通るように配置される。この領域は電荷蓄積電極Ｃｓと接地線ＧＮＤとの間の領域であり、配線領域に割り当てている。
【００４０】
更に、トランジスタＴｎのソースは上下に隣接する他のトランジスタＴｎのソースに各々接続されて電源線に至り、接地線ＧＮＤに接続される。この電源線は各々の検出画素領域ａｉｊの左側領域でセンサ選択線１３Ｂと併走するように、かつ、八角形状の電荷蓄積電極Ｃｓの他方の脇を通るように配置されている。この領域も電荷蓄積電極Ｃｓと接地線ＧＮＤとの間の領域であり、配線領域に割り当てている。
【００４１】
このような配置を採ることで、電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）及び接地線ＧＮＤと、トランジスタＴｎ，Ｔｐと、指紋検出に係るセンサ信号線ＳＬｊとが電荷蓄積電極Ｃｓの下方投影領域以外の半導体基板１１上に設けることができる。換言すると、電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）及び接地線ＧＮＤと、トランジスタＴｎ，Ｔｐと、指紋検出に係るセンサ信号線ＳＬｊとの形成領域以外の半導体基板１１上に、八角形等の形状の電荷蓄積電極Ｃｓを設けるようにすればよい。
【００４２】
図３は図２に示した指紋センサ１００のＸ１−Ｘ２矢視断面例、図４はそのＹ１−Ｙ２矢視断面例を各々示す図である。
図３の断面図に示す例えば、半導体基板（Ｎ−ｓｕｂ）１１には、ｐ＋型の不純物拡散層１５が設けられ、トランジスタＴｐのソース領域が構成される。もちろん、図示しないが反対側にドレイン領域が設けられ、ゲート電極も設けられている。図４に示す断面図において半導体基板１１上にはゲート絶縁膜や層間絶縁膜１２を介在してセンサ選択線１３Ａ，１３Ｂが設けられる。センサ選択線１３Ａ，１３ＢはトランジスタＴｎ、Ｔｐのドレインに各々接続される。
【００４３】
また、図３において、半導体基板１１上には図示しないゲート絶縁膜や層間絶縁膜１２を介在して電源線ＳＲ（Ｎ−１）、電源線ＳＲ（Ｎ）、第１層目の接地線ＧＮＤ１、センサ信号線ＳＬｊ及び、ソース引き出し電極が設けられる。この例では接地線ＧＮＤの両脇に電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）等が配置される。図４に示す断面図においては、半導体基板１１上に層間絶縁膜１２を介在して電源線１４及びセンサ信号線ＳＬｊが設けられる。この例で電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）及び接地線ＧＮＤと、トランジスタＴｎ，Ｔｐと、センサ信号線ＳＬｊとが電荷蓄積電極Ｃｓの下方投影領域以外の半導体基板１１上に設けられる。
【００４４】
電源線１４はトランジスタＴｎのソースに接続され、センサ信号線ＳＬｊはトランジスタＴｐのソースに各々接続される。これらの上方には、図３及び図４において、層間絶縁膜１２を介在して第２層目の接地線ＧＮＤ２や、電荷蓄積電極Ｃｓが設けられる。接地線ＧＮＤ２は第１層目の接地線ＧＮＤ１の上方投影領域に形成される同電位にして使用されることによる。図４において、ａｉｊは検出画像領域であり、指紋検出領域において１画素を構成する。更に、これらの上方には、層間絶縁膜１２を介在して第３層目の接地線ＧＮＤが設けられる。この層の上方には絶縁性かつ耐食性の表面保護層が設けられる。
【００４５】
続いて、指紋センサ１００の製造方法について説明をする。図５〜図９は指紋センサ１００の形成例（その１〜５）を示す断面の工程図である。各々の図において、（Ａ）は図３に示したＸ１−Ｘ２矢視断面の工程例であり、（Ｂ）は図４に示したＹ１−Ｙ２矢視断面の工程例を各々示している。
【００４６】
この実施形態では、指紋を検出するための指紋検出領域が半導体基板１１上に画定される多層配線構造の指紋センサ１００を製造する場合であって、指紋センサ１００を構成するセンサアレイ１０１について、１画素のセンサの形成例について説明をする。この製造方法では電源線や接地線を多結晶シリコン（以下ポリシリコンという）で形成する場合を例に挙げる。また、各多層配線間を絶縁膜で隔離することで、配線を自由に配置できるようにした。
【００４７】
これを製造条件にして、まず、図５Ａ及びＢに示す半導体基板１１を準備する。半導体基板１１にはｐ型シリコン基板又はｎ型シリコン基板が使用される。指紋を検出するための指紋検出領域に関して、例えば、行方向にＭ個及び列方向にＮ個の合計Ｍ×Ｎ個の検出画素領域ａｉｊが半導体基板１１上に画定される。検出画素領域ａｉｊ毎に指紋検出用１画素単位のキャパシタを構成するためである。
【００４８】
そして、１画素を構成する各々検出画素領域ａｉｊ毎に、スイッチング素子の一例となるトランジスタＴｎ，Ｔｐを形成する。例えば、図６Ａに示すゲート絶縁膜１２Ａ上に例えば、膜厚４００ｎｍ程度のポリシリコン膜をパターニングしてゲート電極を形成する。このとき、同時にポリシリコン膜をパターニングして図６Ｂに示すようなセンサ選択線１３Ａ，１３Ｂを形成する。
【００４９】
また、従来方式と同様な形成方法によりポリシリコン膜の導電化及び、トランジスタＴｎ，Ｔｐのソース・ドレインを形成する。ポリシリコン膜の導電化については、予め不純物イオンを含んだポリシリコン膜をパターニングした後に熱処理する方法や、パターニング後のポリシリコン膜で導電化する部分以外をマスクし、不純物イオンを注入した後に熱処理する方法が採られる。
【００５０】
トランジスタＴｎについては、ゲート電極の両側の半導体基板にｎ型の不純物イオンを注入する。トランジスタＴｐについては、ゲート電極の両側の半導体基板にｐ型の不純物イオンを注入する。図６Ａに示す半導体基板１１にはトランジスタＴｐのソースとなるｐ＋型の不純物拡散層１５が形成される。
【００５１】
その後、ゲート電極及びセンサ選択線１３Ａ，１３Ｂ上に、膜厚７００ｎｍ程度のＳｉＯ２膜やＳｉＮ（窒化シリコン）膜等の絶縁部材を形成してこれらの電極及び配線を絶縁する。そして、熱処理やポリシング処理等を行って層間絶縁膜１２を平坦化する。熱処理条件に関しては、加熱温度が約７００℃、加熱時間が１５０分程度であるが、実際にはこの熱処理によるリフローは温度変化を設けている。例えば、加熱温度が約７００℃で加熱時間が１２０分程度と、加熱温度が約９００℃で加熱時間が２０分程度である。
【００５２】
その後、図６Ａに示す不純物拡散層１５上の層間絶縁膜１２を選択的に除去して開口部１６を形成する。この開口部１６はソース・ドレイン引き出し電極形成用のコンタクトホールとなる。開口部１６に関しては、例えば、レジスト膜をパターニングし、レジスト膜をマスクにＲＩＥ法等により、層間絶縁膜１２を選択的に除去する。
【００５３】
その後、図６Ａに示した開口部及び、図７Ａに示す層間絶縁膜１２上に例えば、膜厚５００ｎｍ程度のポリシリコン膜をパターニングして電源線ＳＲ（Ｎ−１）や、第１層目の接地線ＧＮＤ１、電源線ＳＲ（Ｎ−２）等を形成する。このとき、図７Ｂに示す断面図においては、半導体基板１１の層間絶縁膜１２上にパターニングされたポリシリコン膜によって第１層目の接地線ＧＮＤ１と共に電源線１４及びセンサ信号線ＳＬｊが形成される。この例で接地線ＧＮＤ１は格子状に形成される。接地線ＧＮＤ１を格子状に形成することにより１画素の検出画素領域ａｉｊが画定される。
【００５４】
もちろん、従来方式と同様な形成方法によりポリシリコン膜を導電化する。この電源線１４はトランジスタＴｎのソースに接続され、指紋検出動作時には所定電位となされる。センサ信号線ＳＬｊは各々のトランジスタＴｐのソースに接続されて列駆動＆読出し回路１０３に接続される。
【００５５】
その後、これらの配線上に、膜厚７００ｎｍ程度のＳｉＯ２膜やＳｉＮ膜等の絶縁部材を形成してこれらの配線を絶縁する。その後、熱処理やポリシング処理等を行って層間絶縁膜１２を平坦化する。熱処理条件に関しては、加熱温度が約７００℃、加熱時間が１２０分程度である。もちろん、温度を変化させてリフロー処理するようにしてもよい。
【００５６】
そして、平坦化後の図８Ａに示す半導体基板の層間絶縁膜１２上に、例えば、膜厚５００ｎｍ程度のポリシリコン膜をパターニングして第２層目の接地線ＧＮＤ２や電荷蓄積電極Ｃｓ等を形成する。接地線ＧＮＤ２は第１層目の接地線ＧＮＤ１の上方投影領域に形成される。接地線ＧＮＤ１、２を同電位にして使用することによる。もちろん、従来方式と同様な形成方法によりポリシリコン膜の導電化をする。この電荷蓄積電極Ｃｓは、１画素を構成する各々検出画素領域ａｉｊに形成される。
【００５７】
この電荷蓄積電極ＣｓはトランジスタＴｎ，Ｔｐの各々のドレインに接続される。このとき、図８Ｂに示す断面図においては、半導体基板１１の層間絶縁膜１２上にパターニングされたポリシリコン膜によって第２の接地線ＧＮＤ２及び電荷蓄積電極Ｃｓが形成される。電荷蓄積電極Ｃｓの下方投影領域には、センサ選択線１３Ａ、１３Ｂ、電源線１４及びセンサ信号線ＳＬｊが形成されない。
【００５８】
そして、これらの配線上に、膜厚１８００ｎｍ程度のＳｉＯ２膜やＳｉＮ膜等の絶縁部材を形成してこれらの配線を絶縁する。その後、熱処理やポリシング処理等を行って層間絶縁膜１２を平坦化する。熱処理条件に関しては、加熱温度が約７００℃、加熱時間が１２０分程度である。もちろん、温度を変化させてリフロー処理するようにしてもよい。
【００５９】
そして、平坦化後の図９Ａに示す半導体基板１１の層間絶縁膜１２上に、例えば、膜厚５００ｎｍ程度のポリシリコン膜をパターニングして第３層目の接地線ＧＮＤ３を形成する。接地線ＧＮＤ３は第１及び第２層目の接地線ＧＮＤ１、ＧＮＤ２の上方投影領域に形成される。接地線ＧＮＤ１〜３を同電位にして使用することによる。もちろん、従来方式と同様な形成方法によりポリシリコン膜の導電化をする。これらの接地線ＧＮＤ１〜３は電源層と反対電位になされる。
【００６０】
その後、これらの配線上に、膜厚５００ｎｍ程度のＳｉＯ２膜やＳｉＮ膜等の絶縁部材を形成してこれらの配線を絶縁する。これにより、図３及び図４に示したような指紋センサ１００のセンサアレイ１０１を形成することができる。
このように半導体基板１１上に形成されたポリシリコン膜から電源層を構成すると、異電位の電源層と接地線ＧＮＤとをやむを得ず上下で交差させなくてはならない場合に、ＳｉＯ２膜やＳｉＮ膜等の堅さに匹敵する固い電源層による配線交差構造を提供することができる。
【００６１】
なお、図１０は図１に示した指紋センサ１００の列駆動及び読出し回路１０３の構成例を示す回路図である。図１０に示す波線で囲んだ列駆動及び読出し回路１０３は、列駆動回路３１及び、読出し回路構成用のセンスアンプｓａｍｐｊ（ｊ＝１〜ｍ）と、ｍ個のスイッチＳ４及びＳ５と、ｍ個の帰還容量Ｃｆ１及びホールド容量Ｃｈ１と、１個の出力アンプ（プリ・アンプ：Ｐａｍｐ）３２と、１個のバッファアンプ（ｂｕｆ）と、１個の帰還容量Ｃｆ２と、１個のホールド容量Ｃｈ２等から構成される。出力アンプ３２には、ノイズ低減回路や感度向上のための回路等が含まれる。
【００６２】
この例でセンサアレイ１０１からのセンサ信号線ＳＬ１にはセンスアンプｓａｍｐ１が接続され、Ｍ＝１行目のセンサ検出信号を増幅するようになされる。同様にして、センサアレイ１０１からの各センサ信号線ＳＬｊ毎にセンスアンプｓａｍｐｊが接続され、各々の行目のセンサ検出信号を増幅するようになされる。この各々のセンスアンプｓａｍｐｊの入出力間には、帰還容量Ｃｆ１及びトランスファーゲート構成のスイッチＳ４が接続される。リセット時にセンスアンプｓａｍｐｊの入出力間がショートされ、オフセットが取り除かれる。
【００６３】
センスアンプｓａｍｐ１の出力には、ホールド容量Ｃｈ１と、トランスファーゲート構成の他のスイッチＳ５とが接続される。センスアンプｓａｍｐ１の出力制御するようになされる。他のセンスアンプｓａｍｐｊもｓａｍｐ１と同様の構成を採る。スイッチＳ４及びＳ５のゲートは列駆動回路３１に接続される。各々のスイッチＳ５は読出し信号線ＳＬ０に接続される。この信号線ＳＬ０は出力アンプ３２に接続される。出力アンプ３２の入出力間には、帰還容量Ｃｆ２及びスイッチＳＳが接続される。リセット時に出力アンプｐａｍｐの入出力間がショートされ、オフセットが取り除かれる。
【００６４】
出力アンプ３２の出力にはスイッチＳｓｉｇが接続され、当該指紋センサ１００の出力制御するようになされる。スイッチＳｓｉｇにはホールド容量Ｃｈ２とバッファアンプ３３とが接続され、スイッチＳｓｉｇの制御を受けてバッファアンプ３３から指紋センサ信号ＡＯＵＴを出力するようになされる。
【００６５】
このように、本発明に係る実施形態として指紋センサ半導体装置によれば、半導体表面が露出している領域、つまり、指紋検出領域に設けられたトランジスタＴｎ，Ｔｐや、電荷蓄積電極Ｃｓ、センサ信号線ＳＬｊ等を多層配線構造となるように配置して素子間を配線接続する場合に、電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）、センサ信号線ＳＬｊ、センサ選択線１３Ａ，１３Ｂの上方投影領域及び下方投影領域以外に接地線ＧＮＤ１〜ＧＮＤ３が設けられるので、多層配線間で上下に重ならない位置に、異電位になる電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）及び接地線ＧＮＤ１〜ＧＮＤ３を配置する非交差構造を採ることができる。
【００６６】
従って、多層配線構造の半導体基板１１の指紋検出領域で指紋を検出するとき、この多層配線間を強く押下されて層間絶縁膜１２が変形しても、異電位の電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）と接地線ＧＮＤ１〜ＧＮＤ３とによる短絡状態を回避できるので、指紋検出精度を向上させることができる。これにより、指紋検出領域表面を直接指で触れる指紋センサ装置の信頼性の向上に寄与するところが大きい。
【００６７】
この実施形態で説明した指紋センサ１００は、半導体基板１１上に形成することを前提としてきたが、これは、絶縁基板上であるガラス基板上に電荷蓄積電極Ｃｓ、蓄積容量Ｃｐ、トランジスタＴｎ，Ｔｐ等を構成しても形成可能である。また、物体検出用半導体装置に関しては指紋を検出する指紋センサ１００のみならず、装置表面が露出しており、その表面を直接、器具等で接触して、その器具の形状や、位置を検出する物体位置検出装置や物体形状検出装置等にも本発明を適用することができる。
【００６８】
また、本発明に係る指紋センサ１００の製造方法によれば、電源層をポリシリコン膜から構成する場合について説明したが、ポリシリコン膜から構成せずにＡｌ膜、Ａｌ合金膜、Ｃｕ膜等の金属配線部材から電源層を構成してもよい。もちろん、これに限られることはなく、半導体基板１１に形成された高濃度不純物注入領域から電源層を構成するようにしてもよい。高濃度不純物注入領域を利用することで、半導体基板１１の堅さに匹敵する固い電源層による配線交差構造を提供することができる。
【００６９】
この例で、ポリシリコン膜と金属配線部材とを組み合わせて電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）、接地線ＧＮＤ１〜ＧＮＤ３、センサ信号線ＳＬｊ、センサ選択線１３Ａ，１３Ｂを形成するようにしてもよい。例えば、低抵抗化が要求されるセンサ信号線ＳＬｊやセンサ選択線１３Ａ，１３Ｂ等に金属配線部材を使用し、どうしても配線を重ねてレイアウトしなくてはならない場合に、ポリシリコン膜を利用してこれら信号配線等を交差させる場合に最適である。この場合、例えば、ポリシリコン膜を下部に配置し、金属配線層を上部に配置して交差させる。
【００７０】
このような構造を採ると、指紋センサ表面からの力によるたわみは金属配線膜より下には加わらず、ポリシリコンと金属配線との間の絶縁膜は所定の形状を維持し、クラックが発生しない。ポリシリコン膜はＡｌやＡｌ合金などの金属薄膜に比べ硬く、シリコン酸化膜やシリコン窒化膜とほぼ同等の硬度を有することによる。これにより、工程増を伴わず表面強度の強い高信頼性の指紋センサ装置、位置、形状検出装置を提供できるようになる。
【００７１】
【発明の効果】
以上説明したように、本発明に係る物体検出用半導体装置によれば、多層配線構造の半導体基板の物体検出領域で物体を検出する場合に、この物体検出領域に設けられた蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子を備え、少なくとも、この第１配線層の上方投影領域及び下方投影領域以外に第２配線層が設けられて成るものである。
【００７２】
この構成によって、半導体表面が露出している領域、つまり、物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置した非交差構造を採ることができる。
【００７３】
従って、多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるので、物体検出精度及びセンサとしての信頼度を向上させることができる。これにより、物体検出領域表面を指で直接触れるような指紋センサ装置等に十分応用することができる。
【００７４】
本発明に係る物体検出用半導体装置の製造方法によれば、物体を検出するための物体検出領域が予め半導体基板上に画定される多層配線構造の半導体装置を製造する場合に、所定電位となされる第１配線層に接続されたスイッチング素子を有する半導体基板の物体検出領域に蓄積電極を形成し、その後、この第１配線層の上方投影領域及び下方投影領域以外に当該第１配線層と反対電位になされる第２配線層を形成するようになされる。
【００７５】
この構成によって、物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置することができる。
【００７６】
この発明は指紋を検出して個人を識別する指紋検出装置や、物体の形状を検出する物体形状検出装置、物体の位置を検出する物体位置検出装置等に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明に係る実施形態としての物体検出半導体装置を応用した指紋センサ１００の構成例を示す回路図である。
【図２】指紋センサ１００の１画素の構成例（レイアウト）を示す上面図である。
【図３】図２に示した指紋センサ１００のＸ１−Ｘ２矢視断面例を示す図である。
【図４】指紋センサ１００のＹ１−Ｙ２矢視断面例を示す図である。
【図５】Ａ及びＢは指紋センサ１００の形成例（その１）を示す断面の工程図である。
【図６】Ａ及びＢは指紋センサ１００の形成例（その２）を示す断面の工程図である。
【図７】Ａ及びＢは指紋センサ１００の形成例（その３）を示す断面の工程図である。
【図８】Ａ及びＢは指紋センサ１００の形成例（その４）を示す断面の工程図である。
【図９】Ａ及びＢは指紋センサ１００の形成例（その５）を示す断面の工程図である。
【図１０】指紋センサ１００の列駆動＆読出し回路１０３の構成例を示す回路図である。
【図１１】Ａ及びＢは従来例に係る指紋検出装置１０の構成例及びその機能例を示す概念図である。
【図１２】指紋検出装置１０の１画素の構成例（レイアウト）を示す上面図である。
【図１３】図１２に示した指紋検出装置１０のＡ１−Ａ２矢視断面例を示す図である。
【図１４】指紋検出装置１０のＢ１−Ｂ２矢視断面例を示す図である。
【符号の説明】
１１・・・半導体基板、１２・・・層間絶縁膜、１３Ａ，１３Ｂ・・・センサ選択線、１４・・・電源線（接地線）、１５・・・ｐ＋型の不純物拡散領域、３１・・・列駆動回路、３２・・・出力アンプ、３３・・・バッファアンプ、ｓａｍｊ（ｊ＝１〜ｍ）・・・センスアンプ、Ｔｐ，Ｔｎ・・・トランジスタ（スイッチング素子）、１００・・・指紋センサ、１０１・・・センサアレイ、１０２・・・行駆動回路、１０３・・・列駆動＆読出し回路[0001]
TECHNICAL FIELD OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is applied to a fingerprint detection device that detects a fingerprint to identify an individual, an object shape detection device that detects the shape of an object, an object position detection device that detects the position of an object, and the like. The present invention relates to an apparatus and a method for manufacturing the same.
[0002]
More specifically, when an object is detected in the object detection area of the semiconductor substrate having a multilayer wiring structure, the object is connected to a storage electrode provided in the object detection area and is connected to a first wiring layer having a predetermined potential. A first wiring layer having a different potential so that at least the upper wiring area and the lower wiring area of the first wiring layer are provided with a second wiring layer so that they do not overlap each other between the multilayer wirings. And the second wiring layer can be arranged, and even if the interlayer insulating film is deformed by strongly pressing between the multilayer wirings, a short-circuit state between the first wiring layer and the second wiring layer having different potentials can be avoided. It was made.
[0003]
[Prior art]
2. Description of the Related Art In recent years, the use of fingerprint detection devices has increased in many cases, such as when confirming the identity of a person at a bank or government office, operating electronic equipment, or entering a specific facility building. In a situation where such high security is required, a fingerprint is detected by a fingerprint detection device, and an individual is identified using the fingerprint detection signal (fingerprint verification system). In the future, it is expected that the fingerprint collation system will be used as a personal authentication device for mobile phones, PDAs, and electronic commerce in addition to such uses. For a fingerprint collation system used in these, a small, low-cost, and highly reliable fingerprint detection device is essential.
[0004]
This fingerprint detection device detects an optical system using a CCD (Charge Coupled Device) or a CMOS sensor, a pressure-sensitive system using a piezoelectric thin film, or a change in electrical characteristics due to finger contact by distributing an electric signal distribution. An example is a capacitance type sensor. This type of capacitance type fingerprint detection device is disclosed in Patent Document 1.
[0005]
According to this fingerprint detection device, charge storage electrodes are arranged in a grid on a semiconductor substrate, and the surfaces of these charge storage electrodes are covered with a protective film. Such a semiconductor chip is also called a fingerprint sensor chip. When a finger is placed on this protective film, a capacitor is formed between the charge storage electrode and the surface of the finger using the protective film as a dielectric, and the capacitance is distributed differently according to the unevenness of the fingerprint. It is done as follows. In this method, a fingerprint pattern (fingerprint pattern) is sampled by detecting a change in the capacitance.
[0006]
11A and 11B are conceptual diagrams showing a configuration example and a function example of a fingerprint detection device 10 according to a conventional example. A fingerprint detection device 10 shown in FIG. 11A detects a human fingerprint, and includes a semiconductor chip for fingerprint detection (hereinafter, referred to as a fingerprint sensor chip) 4 on an insulating substrate 1. The fingerprint sensor chip 4 has a fingerprint detection area (object detection area) A. The peripheral edge of the uppermost layer of the fingerprint sensor chip 4 is suppressed by the insulating member 2 so as to cover the entire surface of the insulating substrate 1 except for the window W defining the fingerprint detection area A. The window W is defined by an opening formed in the insulating member 2. The fingerprint sensor chip 4 has a plurality of charge storage electrodes Cs ′ formed on a semiconductor substrate 11 as shown in FIG. 11B, and forms an electrode of a capacitor (storage capacitor) C.
[0007]
According to the fingerprint sensor chip 4, when the person's finger 3 is placed on the window W shown in FIG. 11A, the capacitor formed between the concave / convex portion forming the fingerprint and the charge storage electrode Cs'. The capacitance of C appears differently. In other words, the capacitor C uses the finger 3 of the person at the ground potential as a common electrode, the charge storage electrode Cs ′ of the fingerprint sensor chip 4 and the insulating film 3 or the air layer + the insulating film 3 as a dielectric existing therebetween. Formed by For example, the capacitor C due to the air layer is not interposed in the raised portion (peak portion) 3A of the fingerprint, and the distance between the fingerprint C and the charge storage electrode Cs' is shortened. In the fingerprint valley 3B, the capacitance of the capacitor C due to the air layer is interposed in series, and the distance between the capacitor C and the charge storage electrode Cs' is long, so that the capacitance of the capacitor C is small.
[0008]
From this, by detecting a change in the capacitance of the capacitor C in the fingerprint detection area A, a fingerprint pattern (fingerprint pattern) can be sampled with good reproducibility. By displaying the fingerprint detection image collected here on a monitor or the like, or by comparing it with a fingerprint detection image acquired in advance, it becomes possible to perform a collation process or the like for personal identification.
[0009]
FIG. 12 is a top view illustrating a configuration example of one pixel of the fingerprint detection device 10. The fingerprint detection device 10 shown in FIG. 12 is a semiconductor device having a multilayer wiring structure. This fingerprint detection device 10 has a semiconductor substrate, and a charge storage electrode Cs ′ is provided in each detection pixel area aij that forms one pixel with the above-described fingerprint detection area A. In this example, the detection pixel area aij of one pixel is defined by arranging the ground lines (GND) 5 in a grid pattern.
[0010]
In the fingerprint detection device 10, the detection pixel area aij of one pixel has a substantially square shape, and the charge storage electrode Cs' also has a square shape. In the detection pixel region aij, for example, a p-type field effect transistor (hereinafter simply referred to as a transistor Tp) is provided in a lower layer region of the charge storage electrode Cs ′ at the upper right corner. An n-type field-effect transistor (hereinafter simply referred to as a transistor Tn) is provided in a lower region of the charge storage electrode Cs' at the lower left corner.
[0011]
The source of the transistor Tp is connected to the source of another transistor Tp vertically adjacent to the transistor Tp, reaches the sensor signal line 7, and is connected to a column driving & reading circuit (not shown). The sensor signal line 7 is arranged so as to pass vertically through a lower layer region on the right side of the charge storage electrode Cs' in each detection pixel region aij. Further, the source of the transistor Tn is connected to the source of another vertically adjacent transistor Tn, reaches the power supply line 6C, and is connected to the ground line 5. The power supply line 6C is arranged so as to pass vertically through a lower layer region on the left side of the charge storage electrode Cs' of each detection pixel region aij.
[0012]
FIG. 13 is a diagram illustrating an example of a cross-sectional view taken along the line A1-A2 of the fingerprint detection device 10 illustrated in FIG. A semiconductor substrate 11 shown in FIG. 13 is provided with ap + -type impurity diffusion layer 15 to form a source region of the transistor Tp. On the other side (not shown), a drain region is provided, and a gate electrode is also provided. On the semiconductor substrate 11, power supply lines 6A and 6C insulated by an interlayer insulating film 12, three layers of ground lines 5, sensor signal lines 7, charge storage electrodes Cs', source lead electrodes 17, and the like are provided. The power supply lines 6A and 6C are connected to the gate electrodes of the transistors Tp, and are connected to a row driving circuit (not shown). The power supply lines 6A and 6B constitute a power supply layer, and are arranged in a lower layer projection area of the ground line 5. The source lead-out electrode 17 is arranged in a projection area below the charge storage electrode Cs ′.
[0013]
FIG. 14 is a diagram showing an example of a cross section taken along arrow B1-B2 of the fingerprint detection device 10. Sensor select lines 8A and 8B are provided on a semiconductor substrate 11 shown in FIG. 14 with a gate insulating film and an interlayer insulating film 12 interposed. The sensor selection lines 8A and 8B are connected to the drains of the transistors Tn and Tp and the charge storage electrode Cs', respectively. On the semiconductor substrate 11 shown in FIG. 14, sensor selection lines 8A and 8B, three layers of ground lines 5, power supply lines 6C, sensor signal lines 7, and charge storage electrodes Cs' are provided insulated with an interlayer insulating film 12 interposed therebetween. Can be Each of the sensor selection lines 8A and 8B is arranged in a projection area below the ground line 5. Further, both the power supply line 6C and the sensor signal line 7 are arranged in a projection area below the charge storage electrode Cs'.
[0014]
As described above, the ground line (first metal wiring) 5 and the power supply lines (second metal wiring) 6A, 6B are multilayered at positions overlapping the upper and lower layers, and the charge storage electrode Cs' and the extraction electrode 17 Are stacked at positions where they overlap in the upper and lower layers, and further, as shown in FIG. 14, the ground line (first metal wiring) 5 and the sensor selection lines (second metal wiring) 8A and 8B overlap in the upper and lower layers. It is multilayered in position. Further, the charge storage electrode Cs', the power supply line 6C, and the sensor signal line 7 are multilayered at positions overlapping the upper and lower layers. That is, the first metal wiring and the second metal wiring can be freely arranged without being restricted by each other. As described above, since the first metal wiring and the second metal wiring overlap with the upper and lower layers, there is no problem in electrical characteristics and the space can be effectively used. Wiring can be arranged freely.
[0015]
Patent Document 2 discloses the structure of a fingerprint sensor in which electrodes are formed on a silicon substrate and detection is performed using a capacitance difference caused by unevenness of a fingerprint. Patent Document 3 discloses another example of a capacitive sensor. According to this capacitance type fingerprint sensor, a fingerprint sensor is formed on a silicon substrate using a semiconductor process. The switching element is constituted by a transistor, the charge storage electrode is constituted by a metal wiring, and these can be selected by a shift register, so that the unevenness of the fingerprint is detected.
[0016]
[Patent Document 1]
U.S. Pat. No. 5,325,442
[Patent Document 2]
JP-A-8-305832
[Patent Document 3]
JP 2002-71307 A
[0017]
[Problems to be solved by the invention]
By the way, according to the fingerprint detection device 10 having the multilayer wiring structure according to the conventional example, as shown in FIG. 13, in the fingerprint detection device 10, the ground line (first metal wiring) 5 and the power supply line having different potentials are provided. (Second metal wiring) 6A and 6B overlap in upper and lower layers. In addition, the charge storage electrode Cs ′ and the extraction electrode 17 overlap in upper and lower layers. Further, as shown in FIG. 14, the ground line (first metal wiring) 5 having different potentials and the sensor selection lines (second metal wiring) 8A and 8B are vertically overlapped. Further, the charge storage electrode Cs', the power supply line 6C, and the sensor signal line 7 overlap in the upper and lower layers.
[0018]
In general, the surface of the sensor of the fingerprint detection device 10 is directly touched by a finger or an object. For this reason, if a strong mechanical force is applied to the sensor surface from the outside, the insulating film between the multilayer metal wirings may be physically broken, and the multilayer metal wirings may be electrically short-circuited to cause a failure.
[0019]
For example, in a fingerprint detection device, an object position detection device, or the like, a metal multilayer wiring structure is adopted, and a material such as Al, an Al alloy, Ti, or Cu is used for the metal multilayer wiring. These materials are softer than silicon oxide films and silicon nitride films used for surface protection films, interlayer insulating films, and the like.
[0020]
Therefore, when a strong force is applied to the surface protective film at the intersection of the first metal wiring and the second metal wiring with a substance harder than the metal used for the wiring, the surface protective film or the interlayer insulating film 12, the thin film for the first metal wiring (hereinafter referred to as a first wiring layer), the thin film for the second metal wiring (hereinafter referred to as a second wiring layer), and the like are respectively bent. A crack is generated, and the first wiring layer and the second wiring layer are electrically short-circuited through the crack. This leads to a decrease in the reliability of the fingerprint detection device 10.
[0021]
Therefore, the present invention has solved such a conventional problem, and when an object is detected in an object detection region of a semiconductor substrate having a multilayer wiring structure, the interlayer insulating film is pressed down strongly on the multilayer wiring. It is an object of the present invention to provide a semiconductor device for object detection and a method of manufacturing the same, which can avoid a short-circuit state between the first wiring layer and the second wiring layer having different potentials even when deformed.
[0022]
[Means for Solving the Problems]
The object described above is a semiconductor device having a multi-layer wiring structure in which an object detection region for detecting an object is defined. The semiconductor device includes: a semiconductor substrate; a storage electrode provided in the object detection region of the semiconductor substrate; A switching element connected to the electrode and connected to the first wiring layer at a predetermined potential, and a second wiring layer at a potential opposite to the first wiring layer, at least above the first wiring layer The object is solved by a semiconductor device for object detection, wherein a second wiring layer is provided other than the projection area and the lower projection area.
[0023]
According to the semiconductor device for object detection according to the present invention, when an object is detected in the object detection region of the semiconductor substrate having the multilayer wiring structure, the semiconductor surface is exposed, that is, provided in the object detection region. When switching elements, storage electrodes, signal lines, and the like are arranged to form a multilayer wiring structure and wiring is connected between the elements, a second wiring layer is formed in addition to the upper projection area and the lower projection area of the first wiring layer. Since it is provided, it is possible to adopt a non-intersecting structure in which the first wiring layer and the second wiring layer having different potentials are arranged at positions not overlapping vertically between the multilayer wirings.
[0024]
Therefore, even if the interlayer wiring is deformed due to a strong pressing between the multilayer wirings, a short-circuit state between the first wiring layer and the second wiring layer having different potentials can be avoided, and the object detection accuracy and the reliability as a sensor can be reduced. Can be improved. Thereby, it can be sufficiently applied to a fingerprint sensor device or the like in which the surface of the object detection area is directly touched with a finger.
[0025]
A method for manufacturing a semiconductor device for object detection according to the present invention is a method for manufacturing a semiconductor device having a multilayer wiring structure in which an object detection region for detecting an object is previously defined on a semiconductor substrate, wherein a switching element is provided on the semiconductor substrate. Forming a first wiring layer connected to a switching element formed on the semiconductor substrate to have a predetermined potential, and detecting an object on the semiconductor substrate having the switching element connected to the first wiring layer. Forming a storage electrode in the region, and forming a second wiring layer having a potential opposite to that of the first wiring layer in an area other than an upper projection area and a lower projection area of the first wiring layer of the semiconductor substrate on which the storage electrode is formed. And a step of performing
[0026]
According to the method of manufacturing a semiconductor device for object detection according to the present invention, when manufacturing a semiconductor device having a multilayer wiring structure in which an object detection region for detecting an object is previously defined on a semiconductor substrate, When the switching elements, storage electrodes, signal lines, and the like provided in the semiconductor device are arranged so as to form a multilayer wiring structure and are connected to each other by wiring, a different potential is applied to a position where the multilayer wiring does not vertically overlap. The first wiring layer and the second wiring layer can be arranged.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of an object detection semiconductor device and a method of manufacturing the same according to the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration example of a fingerprint sensor semiconductor device 100 as an embodiment according to the present invention.
In this embodiment, when an object is detected in an object detection region of a semiconductor substrate having a multilayer wiring structure, a first wiring layer connected to a charge storage electrode provided in the object detection region and having a predetermined potential. , And a second wiring layer is provided at least in a region other than the upper and lower projection regions of the first wiring layer, and the first wiring layer and the second wiring layer having different potentials are formed by multi-layer wiring. Between the first and second wiring layers at different potentials even if the interlayer insulating film is deformed by strongly pressing the multilayer wiring. It is something that can be avoided.
[0028]
A fingerprint sensor semiconductor device (hereinafter simply referred to as a fingerprint sensor) 100 shown in FIG. 1 is an example of an object detection semiconductor device, and is a device that detects a fingerprint and identifies an individual. Of course, the semiconductor device for object detection is not limited to the fingerprint sensor 100, and may be applied to an object shape detection device for detecting the shape of an object, an object position detection device for detecting the position of an object, and the like. In this embodiment, the fingerprint sensor 100 will be described.
[0029]
The fingerprint sensor 100 includes a sensor array 101, a row driving circuit 102, and a column driving & reading circuit 103. The sensor array 101 includes a plurality of sensors Sij arranged in a matrix on a semiconductor substrate. In this fingerprint sensor 100, for example, a total of M × N sensors Sij (i = 1 to N, j = 1 to M) of M in the row direction and N in the column direction are arranged on the semiconductor substrate. In this example, a sensor Sij forming one pixel includes a charge storage electrode Cs, a storage capacitor Cp, an n-type MOS field effect transistor (hereinafter, referred to as a transistor Tn) and a p-type MOS electric field, which are examples of a switching element. Effect transistor (hereinafter referred to as transistor Tp).
[0030]
The gate of the transistor Tp is connected to a row driving power supply line SR (N-1) which is an example of a first wiring layer. Power supply line SR (N-1) forms a power supply layer. The drain of the transistor Tp is connected to one end of each of the charge storage electrode Cs and the storage capacitor Cp, and to the drain of the transistor Tn. The source is connected to the sensor signal line 15. In this example, the transistor Tp is turned off by applying a high potential (high level) voltage to the power supply line SR. At the timing when the transistor Tp is turned off, the storage capacitor Cp is brought into a state where charge can be stored. Conversely, by applying a low potential (low level) voltage to the power supply line SR (N-1), the transistor Tp is turned on. The charge of the storage capacitor Cp is read out to the sensor signal line 15 when the transistor Tp is turned on.
[0031]
The gate of the transistor Tn is connected to a row driving power supply line SVss (N-1) which is an example of a second wiring layer. The power supply line SVss (N-1) has a power supply line SR (N-1) at a potential opposite to that of the power supply layer. The source of the transistor Tn and one end of the storage capacitor Cp are connected to the ground line GND, respectively. The other end of the charge storage electrode Cs is opened to form a detection area of one pixel in the object detection area. The charge storage electrode Cs and the storage capacitor Cp are connected in series, and the transistor Tn is turned on by applying a high potential (high level) voltage to the power supply line SVss (N-1).
[0032]
In this example, by applying a low potential (low level) voltage to the power supply line SVss (N-1), the transistor Tn is turned off. At the timing when the transistor Tn is turned off, the charge can be stored in the storage capacitor Cp. The charge of the storage capacitor Cp is erased when the transistor Tn is turned on. The power supply lines SVss (N-1), SR (N-1), SVss (N), SR (N), etc. connected to the gate of each transistor Tp are connected to the row drive circuit 102, and the respective sensor signal lines SLj (j = 1 to m) is connected to the column drive & readout circuit 103. In these circuits 102 and 103, gates are simultaneously selected in units of rows or columns.
[0033]
FIG. 2 is a top view showing a configuration example (layout) of one pixel of the fingerprint sensor 100. The fingerprint sensor 100 shown in FIG. 2 is a semiconductor device having a multilayer wiring structure in which a fingerprint detection area (object detection area) for detecting a fingerprint (object) is defined. This fingerprint sensor 100 has a semiconductor substrate 11. As the semiconductor substrate 11, a p-type silicon substrate or an n-type silicon substrate is used. Of course, the present invention is not limited to the p-type and n-type silicon substrates, and an insulating substrate that supports these semiconductor substrates 11 may be used in combination as a substrate of the fingerprint sensor 100.
[0034]
A charge storage electrode Cs is provided in each detection pixel area aij which forms one pixel in the fingerprint detection area of the semiconductor substrate 11. In this example, the arrangement pitch p of the charge storage electrodes Cs is about 50 μm to 80 μm. In this example, the detection pixel area aij of one pixel is defined by arranging the ground lines GND in a grid pattern. For example, a total of M × N detection pixel regions aij of M in the row direction and N in the column direction are defined on the semiconductor substrate 11. This is because a capacitor for one pixel for fingerprint detection is configured for each detection pixel area aij.
[0035]
In this example, the ground line GND is provided in an area other than the upper projection area and the lower projection area of the power supply layer. This is for preventing metal wiring layers which are likely to have different potentials from overlapping each other at the top and bottom. The ground line GND is made of a polycrystalline silicon member or a metal wiring member, and is maintained at a predetermined potential. For example, depending on the fingerprint sensor 100, the ground line GND is kept at a driving potential of 0V. As the polycrystalline silicon member, one obtained by injecting p-type or n-type impurities into polycrystalline silicon is used, and as the metal wiring member, aluminum (Al), an Al alloy, copper (Cu), or the like is used.
[0036]
In the conventional method, as shown in FIG. 12, the detection pixel area aij of one pixel has a substantially square shape. On the other hand, in the method of the present invention, the four corners of the square are allocated to the transistor forming region and the wiring contact region. Therefore, in the method of the present invention, the charge storage electrode Cs has an octagonal shape. In the detection pixel region aij, for example, a p-type field effect transistor (hereinafter simply referred to as a transistor Tp) as an example of a switching element is provided in a transistor formation region on the upper right. The gate of the transistor Tp is connected to a row driving power supply line SR (N-1) which is an example of a first wiring layer. The power supply line SR (N-1) and the power supply line SR (N) in a column below the power supply line SR (N-1) form a power supply layer.
[0037]
In this example, the ground line GND is provided in a region other than the upper projection region and the lower projection region of the power line SR (N-1) and the power line SR (N). In this example, a power supply line SR (N-1), a power supply line SR (N), and the like are arranged on both sides of the ground line GND. The power supply line SR (N-1) is formed of a metal wiring member, and a predetermined potential is applied. For example, although depending on the fingerprint sensor 100, a driving voltage of about 1.5 V to 5 V is applied. As the metal wiring member, a thin film having good conductivity such as aluminum, an Al alloy, or copper is used. Of course, for the power supply line SR (N-1) and the like, a polycrystalline silicon member into which p-type or n-type impurities are implanted may be used.
[0038]
The drain of the transistor Tp is connected to one end of each of the charge storage electrode Cs and one end of the storage capacitor Cp (not shown) in the lower right region of the detection pixel region aij via the sensor selection line 13A. The sensor selection line 13A and the charge storage electrode Cs are joined via a contact hole. Another contact hole is provided in the upper left area of the charge storage electrode Cs, and the charge storage electrode Cs and the left sensor selection line 13B are joined via the contact hole. The left sensor selection line 13B is connected to the drain of an n-type field effect transistor (hereinafter simply referred to as a transistor Tn) which is an example of a switching element provided in the lower left transistor formation region.
[0039]
The source of the transistor Tp is connected to the source of another transistor Tp vertically adjacent to the transistor Tp, reaches the sensor signal line SLj, and is connected to the column drive & readout circuit 103. This sensor signal line SLj is arranged so as to run in parallel with the sensor selection line 13A in the right region of each detection pixel region aij and to pass by one side of the octagonal charge storage electrode Cs. This region is a region between the charge storage electrode Cs and the ground line GND, and is allocated to a wiring region.
[0040]
Further, the source of the transistor Tn is connected to the source of another transistor Tn vertically adjacent to the power supply line, and is connected to the ground line GND. This power supply line is arranged so as to run along with the sensor selection line 13B in the left region of each detection pixel region aij, and to pass through the other side of the octagonal charge storage electrode Cs. This region is also a region between the charge storage electrode Cs and the ground line GND, and is assigned to a wiring region.
[0041]
By adopting such an arrangement, the power supply line SR (N-1), the power supply line SR (N), the ground line GND, the transistors Tn and Tp, and the sensor signal line SLj related to fingerprint detection are connected to the charge storage electrode Cs. Can be provided on the semiconductor substrate 11 other than the downward projection region. In other words, the power supply line SR (N-1), the power supply line SR (N), the ground line GND, the transistors Tn and Tp, and the sensor signal line SLj related to fingerprint detection are formed on the semiconductor substrate 11 other than the region where they are formed. The charge storage electrode Cs having an octagonal shape or the like may be provided.
[0042]
3 is a diagram illustrating a cross-sectional example of the fingerprint sensor 100 illustrated in FIG. 2 as viewed in the direction of arrows X1-X2, and FIG.
For example, in the semiconductor substrate (N-sub) 11 shown in the cross-sectional view of FIG. 3, ap + -type impurity diffusion layer 15 is provided, and a source region of the transistor Tp is configured. Of course, although not shown, a drain region is provided on the opposite side, and a gate electrode is also provided. In the sectional view shown in FIG. 4, sensor selection lines 13A and 13B are provided on a semiconductor substrate 11 with a gate insulating film or an interlayer insulating film 12 interposed therebetween. The sensor selection lines 13A and 13B are connected to the drains of the transistors Tn and Tp, respectively.
[0043]
In FIG. 3, a power supply line SR (N-1), a power supply line SR (N), and a first-layer ground line GND1 are provided on a semiconductor substrate 11 with a gate insulating film and an interlayer insulating film 12 not shown interposed therebetween. , A sensor signal line SLj and a source lead electrode. In this example, a power supply line SR (N-1), a power supply line SR (N), and the like are arranged on both sides of the ground line GND. 4, a power supply line 14 and a sensor signal line SLj are provided on a semiconductor substrate 11 with an interlayer insulating film 12 interposed therebetween. In this example, the power supply line SR (N-1), the power supply line SR (N), the ground line GND, the transistors Tn and Tp, and the sensor signal line SLj are formed on the semiconductor substrate 11 other than the lower projection area of the charge storage electrode Cs. Is provided.
[0044]
Power supply line 14 is connected to the source of transistor Tn, and sensor signal line SLj is connected to the source of transistor Tp. Above these, in FIGS. 3 and 4, a second-layer ground line GND2 and a charge storage electrode Cs are provided with an interlayer insulating film 12 therebetween. This is because the ground line GND2 is used at the same potential formed in the projection area above the ground line GND1 of the first layer. In FIG. 4, aij is a detection image area, which constitutes one pixel in the fingerprint detection area. Above these, a third-layer ground line GND is provided with an interlayer insulating film 12 interposed. An insulating and corrosion-resistant surface protective layer is provided above this layer.
[0045]
Subsequently, a method for manufacturing the fingerprint sensor 100 will be described. 5 to 9 are cross-sectional process diagrams illustrating examples of forming the fingerprint sensor 100 (parts 1 to 5). In each of the drawings, (A) shows an example of a process taken along the line X1-X2 shown in FIG. 3, and (B) shows an example of a process taken along the line Y1-Y2 shown in FIG.
[0046]
In this embodiment, a fingerprint sensor 100 having a multilayer wiring structure in which a fingerprint detection region for detecting a fingerprint is defined on a semiconductor substrate 11 is manufactured. An example of forming a pixel sensor will be described. In this manufacturing method, a case where a power supply line and a ground line are formed of polycrystalline silicon (hereinafter referred to as polysilicon) will be described as an example. Also, by separating each multilayer wiring with an insulating film, the wiring can be arranged freely.
[0047]
Under these manufacturing conditions, first, the semiconductor substrate 11 shown in FIGS. 5A and 5B is prepared. As the semiconductor substrate 11, a p-type silicon substrate or an n-type silicon substrate is used. Regarding the fingerprint detection area for detecting a fingerprint, for example, a total of M × N detection pixel areas aij of M in the row direction and N in the column direction are defined on the semiconductor substrate 11. This is because a capacitor for one pixel for fingerprint detection is configured for each detection pixel area aij.
[0048]
Then, transistors Tn and Tp, which are examples of switching elements, are formed for each of the detection pixel regions aij forming one pixel. For example, a polysilicon film having a thickness of, for example, about 400 nm is patterned on the gate insulating film 12A shown in FIG. 6A to form a gate electrode. At this time, the polysilicon film is simultaneously patterned to form sensor selection lines 13A and 13B as shown in FIG. 6B.
[0049]
Further, the polysilicon film is made conductive and the sources and drains of the transistors Tn and Tp are formed by the same forming method as the conventional method. For the conductivity of the polysilicon film, a method of performing a heat treatment after patterning the polysilicon film containing impurity ions in advance, or a method of performing a heat treatment after implanting impurity ions by masking a portion other than a portion to be made conductive by the patterned polysilicon film. Is adopted.
[0050]
For the transistor Tn, n-type impurity ions are implanted into the semiconductor substrate on both sides of the gate electrode. For the transistor Tp, p-type impurity ions are implanted into the semiconductor substrate on both sides of the gate electrode. On the semiconductor substrate 11 shown in FIG. 6A, a p + type impurity diffusion layer 15 serving as a source of the transistor Tp is formed.
[0051]
Thereafter, an insulating member such as a SiO2 film or a SiN (silicon nitride) film having a thickness of about 700 nm is formed on the gate electrode and the sensor selection lines 13A and 13B to insulate these electrodes and wiring. Then, the interlayer insulating film 12 is planarized by performing a heat treatment, a polishing treatment, or the like. Regarding the heat treatment conditions, the heating temperature is about 700 ° C. and the heating time is about 150 minutes, but actually, the reflow by this heat treatment has a temperature change. For example, the heating temperature is about 700 ° C. and the heating time is about 120 minutes, and the heating temperature is about 900 ° C. and the heating time is about 20 minutes.
[0052]
Thereafter, the opening 16 is formed by selectively removing the interlayer insulating film 12 on the impurity diffusion layer 15 shown in FIG. 6A. This opening 16 becomes a contact hole for forming a source / drain lead electrode. For the opening 16, for example, a resist film is patterned, and the interlayer insulating film 12 is selectively removed by RIE or the like using the resist film as a mask.
[0053]
Thereafter, for example, a polysilicon film having a thickness of about 500 nm is patterned on the opening shown in FIG. 6A and the interlayer insulating film 12 shown in FIG. 7A to form the power supply line SR (N-1) and the first layer. The ground line GND1, the power line SR (N-2), and the like are formed. At this time, in the cross-sectional view shown in FIG. 7B, the power supply line 14 and the sensor signal line SLj are formed together with the first-layer ground line GND1 by the polysilicon film patterned on the interlayer insulating film 12 of the semiconductor substrate 11. . In this example, the ground line GND1 is formed in a lattice shape. By forming the ground line GND1 in a lattice shape, a detection pixel area aij of one pixel is defined.
[0054]
Of course, the polysilicon film is made conductive by a formation method similar to the conventional method. The power supply line 14 is connected to the source of the transistor Tn, and has a predetermined potential during the fingerprint detection operation. The sensor signal line SLj is connected to the source of each transistor Tp and is connected to the column driving & reading circuit 103.
[0055]
Thereafter, an insulating member such as a SiO2 film or a SiN film having a thickness of about 700 nm is formed on these wirings to insulate these wirings. After that, the interlayer insulating film 12 is planarized by performing a heat treatment, a polishing treatment, or the like. Regarding the heat treatment conditions, the heating temperature is about 700 ° C. and the heating time is about 120 minutes. Of course, the reflow process may be performed by changing the temperature.
[0056]
Then, on the interlayer insulating film 12 of the semiconductor substrate shown in FIG. 8A after the planarization, for example, a polysilicon film having a thickness of about 500 nm is patterned to form a second-layer ground line GND2, a charge storage electrode Cs, and the like. I do. The ground line GND2 is formed in a projection area above the ground line GND1 of the first layer. This is because the ground lines GND1 and GND2 are used at the same potential. Of course, the polysilicon film is made conductive by a formation method similar to the conventional method. The charge storage electrode Cs is formed in each of the detection pixel areas aij forming one pixel.
[0057]
This charge storage electrode Cs is connected to each drain of the transistors Tn and Tp. At this time, in the cross-sectional view shown in FIG. 8B, the second ground line GND2 and the charge storage electrode Cs are formed by the polysilicon film patterned on the interlayer insulating film 12 of the semiconductor substrate 11. The sensor selection lines 13A and 13B, the power supply line 14, and the sensor signal line SLj are not formed in the lower projection area of the charge storage electrode Cs.
[0058]
Then, an insulating member such as a SiO2 film or a SiN film having a thickness of about 1800 nm is formed on these wirings to insulate these wirings. After that, the interlayer insulating film 12 is planarized by performing a heat treatment, a polishing treatment, or the like. Regarding the heat treatment conditions, the heating temperature is about 700 ° C. and the heating time is about 120 minutes. Of course, the reflow process may be performed by changing the temperature.
[0059]
Then, on the interlayer insulating film 12 of the semiconductor substrate 11 shown in FIG. 9A after the planarization, for example, a polysilicon film having a thickness of about 500 nm is patterned to form a third-layer ground line GND3. The ground line GND3 is formed in a projection area above the ground lines GND1 and GND2 of the first and second layers. This is because the ground lines GND1 to GND3 are used at the same potential. Of course, the polysilicon film is made conductive by a formation method similar to the conventional method. These ground lines GND1 to 3 are set to a potential opposite to that of the power supply layer.
[0060]
Thereafter, an insulating member such as a SiO2 film or a SiN film having a thickness of about 500 nm is formed on these wirings to insulate these wirings. Thereby, the sensor array 101 of the fingerprint sensor 100 as shown in FIGS. 3 and 4 can be formed.
When the power supply layer is formed from the polysilicon film formed on the semiconductor substrate 11 as described above, if the power supply layer having a different potential and the ground line GND have to cross each other vertically, it is necessary to use a SiO2 film, a SiN film, or the like. A wiring crossing structure with a hard power supply layer comparable to the hardness of the wiring can be provided.
[0061]
FIG. 10 is a circuit diagram showing a configuration example of the column driving and reading circuit 103 of the fingerprint sensor 100 shown in FIG. The column drive and readout circuit 103 surrounded by a dashed line shown in FIG. 10 includes a column drive circuit 31 and a sense amplifier sampj (j = 1 to m) for a readout circuit, m switches S4 and S5, and m switches , One output amplifier (pre-amplifier: Pamp) 32, one buffer amplifier (buf), one feedback capacitance Cf2, one hold capacitance Ch2, etc. Consists of The output amplifier 32 includes a noise reduction circuit, a circuit for improving sensitivity, and the like.
[0062]
In this example, a sense amplifier samp1 is connected to the sensor signal line SL1 from the sensor array 101 to amplify the sensor detection signal of the M = 1st row. Similarly, a sense amplifier sampj is connected to each sensor signal line SLj from the sensor array 101 to amplify the sensor detection signal of each row. A feedback capacitor Cf1 and a switch S4 having a transfer gate configuration are connected between the input and output of each sense amplifier sampj. At the time of reset, the input and output of the sense amplifier sampj are short-circuited, and the offset is removed.
[0063]
The output of the sense amplifier samp1 is connected to a hold capacitor Ch1 and another switch S5 of a transfer gate configuration. The output of the sense amplifier samp1 is controlled. The other sense amplifiers sampj also have the same configuration as samp1. The gates of the switches S4 and S5 are connected to the column drive circuit 31. Each switch S5 is connected to a read signal line SL0. This signal line SL0 is connected to the output amplifier 32. A feedback capacitor Cf2 and a switch SS are connected between the input and output of the output amplifier 32. At the time of reset, the input and output of the output amplifier pump are short-circuited, and the offset is removed.
[0064]
A switch Ssig is connected to the output of the output amplifier 32 to control the output of the fingerprint sensor 100. The switch Ssig is connected to the hold capacitor Ch2 and the buffer amplifier 33, and receives the fingerprint sensor signal AOUT from the buffer amplifier 33 under the control of the switch Ssig.
[0065]
As described above, according to the fingerprint sensor semiconductor device as the embodiment according to the present invention, the transistors Tn and Tp, the charge storage electrodes Cs, and the sensor signals provided in the region where the semiconductor surface is exposed, that is, in the fingerprint detection region. When the lines SLj and the like are arranged so as to form a multilayer wiring structure and are interconnected between elements, the power supply lines SR (N-1), SVss (N-2), the sensor signal lines SLj, and the sensor selection lines 13A and 13B. The ground lines GND1 to GND3 are provided in areas other than the upper projection area and the lower projection area, so that the power lines SR (N-1) and SVss (N-2) having different potentials are provided at positions not overlapping vertically between the multilayer wirings. And a non-intersecting structure in which the ground lines GND1 to GND3 are arranged.
[0066]
Accordingly, when a fingerprint is detected in the fingerprint detection region of the semiconductor substrate 11 having a multilayer wiring structure, even if the interlayer wiring is strongly pressed down and the interlayer insulating film 12 is deformed, the power supply line SR (N-1) having a different potential is applied. , SVss (N-2) and the ground lines GND1 to GND3 can be avoided, so that the fingerprint detection accuracy can be improved. This greatly contributes to the improvement of the reliability of the fingerprint sensor device in which the finger directly touches the fingerprint detection area surface.
[0067]
The fingerprint sensor 100 described in this embodiment has been premised on being formed on the semiconductor substrate 11, but is formed on a glass substrate, which is an insulating substrate, on a charge storage electrode Cs, a storage capacitor Cp, and transistors Tn and Tp. It is possible to form even if it constitutes. Further, regarding the semiconductor device for object detection, not only the fingerprint sensor 100 for detecting a fingerprint but also the surface of the device is exposed, and the surface is directly contacted with an instrument or the like to detect the shape or position of the instrument. The present invention can be applied to an object position detecting device, an object shape detecting device, and the like.
[0068]
Further, according to the method for manufacturing the fingerprint sensor 100 according to the present invention, the case where the power supply layer is formed of the polysilicon film has been described. The power supply layer may be composed of a metal wiring member. Of course, the present invention is not limited to this, and the power supply layer may be configured from a high-concentration impurity implantation region formed in the semiconductor substrate 11. By using the high-concentration impurity implanted region, it is possible to provide a wiring intersection structure with a hard power supply layer comparable to the hardness of the semiconductor substrate 11.
[0069]
In this example, a power supply line SR (N-1), SVss (N-2), ground lines GND1 to GND3, sensor signal lines SLj, and sensor selection lines 13A and 13B are formed by combining a polysilicon film and a metal wiring member. You may make it. For example, when metal wiring members are used for the sensor signal lines SLj and the sensor selection lines 13A, 13B, etc., for which low resistance is required, and the wiring must be laid out in an inevitable manner, a polysilicon film is used. It is optimal when these signal wirings and the like intersect. In this case, for example, the polysilicon film is arranged at the lower part, and the metal wiring layer is arranged at the upper part and intersect.
[0070]
With such a structure, the deflection due to the force from the fingerprint sensor surface is not applied below the metal wiring film, the insulating film between the polysilicon and the metal wiring maintains a predetermined shape, and no crack occurs. . The polysilicon film is harder than a metal thin film such as Al or an Al alloy, and has a hardness substantially equal to that of a silicon oxide film or a silicon nitride film. This makes it possible to provide a highly reliable fingerprint sensor device, position and shape detection device having a high surface strength without increasing the number of steps.
[0071]
【The invention's effect】
As described above, according to the semiconductor device for object detection according to the present invention, when an object is detected in the object detection region of the semiconductor substrate having the multilayer wiring structure, the semiconductor device is connected to the storage electrode provided in the object detection region. And a switching element connected to a first wiring layer that is set to a predetermined potential, and a second wiring layer is provided at least in an upper projection area and a lower projection area of the first wiring layer. .
[0072]
With this configuration, when a switching element, a storage electrode, a signal line, and the like provided in a region where the semiconductor surface is exposed, that is, in the object detection region, are arranged in a multilayer wiring structure to interconnect the elements. In addition, it is possible to adopt a non-intersecting structure in which the first wiring layer and the second wiring layer having different potentials are arranged at positions where the multi-layer wiring does not vertically overlap.
[0073]
Therefore, even if the interlayer wiring is deformed due to a strong pressing between the multilayer wirings, a short-circuit state between the first wiring layer and the second wiring layer having different potentials can be avoided, and the object detection accuracy and the reliability as a sensor can be reduced. Can be improved. Thereby, it can be sufficiently applied to a fingerprint sensor device or the like in which the surface of the object detection area is directly touched with a finger.
[0074]
According to the method for manufacturing a semiconductor device for object detection according to the present invention, when manufacturing a semiconductor device having a multilayer wiring structure in which an object detection region for detecting an object is previously defined on a semiconductor substrate, a predetermined potential is set. A storage electrode is formed in an object detection region of a semiconductor substrate having a switching element connected to the first wiring layer, and thereafter, the storage electrode is opposite to the first wiring layer except for an upper projection region and a lower projection region of the first wiring layer. A second wiring layer to be set to a potential is formed.
[0075]
With this configuration, when the switching elements, storage electrodes, signal lines, and the like provided in the object detection area are arranged in a multilayer wiring structure and the elements are connected to each other by wiring, positions that do not vertically overlap between the multilayer wirings In addition, a first wiring layer and a second wiring layer having different potentials can be arranged.
[0076]
INDUSTRIAL APPLICABILITY The present invention is very suitable when applied to a fingerprint detection device that detects a fingerprint to identify an individual, an object shape detection device that detects the shape of an object, an object position detection device that detects the position of an object, and the like.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration example of a fingerprint sensor 100 to which an object detection semiconductor device as an embodiment according to the present invention is applied.
FIG. 2 is a top view showing a configuration example (layout) of one pixel of the fingerprint sensor 100.
FIG. 3 is a diagram showing an example of a cross-section taken along arrow X1-X2 of the fingerprint sensor 100 shown in FIG.
FIG. 4 is a diagram showing an example of a cross-section of the fingerprint sensor 100 taken along the line Y1-Y2.
FIGS. 5A and 5B are cross-sectional process diagrams illustrating an example (part 1) of forming the fingerprint sensor 100. FIGS.
FIGS. 6A and 6B are cross-sectional process diagrams illustrating an example (part 2) of forming the fingerprint sensor 100. FIGS.
FIGS. 7A and 7B are cross-sectional process diagrams illustrating an example (part 3) of forming the fingerprint sensor 100. FIGS.
FIGS. 8A and 8B are cross-sectional process diagrams illustrating an example (part 4) of forming the fingerprint sensor 100. FIGS.
FIGS. 9A and 9B are cross-sectional process diagrams illustrating an example (part 5) of forming the fingerprint sensor 100. FIGS.
FIG. 10 is a circuit diagram showing a configuration example of a column driving & reading circuit 103 of the fingerprint sensor 100.
11A and 11B are conceptual diagrams showing a configuration example and a function example of a fingerprint detection device 10 according to a conventional example.
FIG. 12 is a top view showing a configuration example (layout) of one pixel of the fingerprint detection device 10;
FIG. 13 is a diagram illustrating an example of a cross-sectional view taken along the line A1-A2 of the fingerprint detection device 10 illustrated in FIG. 12;
FIG. 14 is a diagram showing an example of a cross section taken along arrow B1-B2 of the fingerprint detection device 10.
[Explanation of symbols]
11: semiconductor substrate, 12: interlayer insulating film, 13A, 13B: sensor selection line, 14: power supply line (ground line), 15: p + type impurity diffusion region, 31 ... Column drive circuit, 32 output amplifier, 33 buffer amplifier, samj (j = 1 to m) sense amplifier, Tp, Tn transistor (switching element), 100 fingerprint Sensor, 101: sensor array, 102: row drive circuit, 103: column drive & readout circuit

Claims

A semiconductor device having a multilayer wiring structure in which an object detection area for detecting an object is defined,
A semiconductor substrate;
A storage electrode provided in the object detection region of the semiconductor substrate,
A switching element connected to the storage electrode and connected to a first wiring layer that is set to a predetermined potential;
A second wiring layer having an opposite potential to the first wiring layer,
A semiconductor device for object detection, wherein the second wiring layer is provided at least in a region other than an upper projection region and a lower projection region of the first wiring layer.

The first and second wiring layers, the switching element, and a signal line related to detection of the object,
2. The object detecting semiconductor device according to claim 1, wherein the semiconductor device is provided on the semiconductor substrate other than a lower projection area of the storage electrode.

The storage electrode,
The semiconductor device for object detection according to claim 2, wherein the semiconductor device is provided on a semiconductor substrate other than a region where the first and second wiring layers, switching elements, and signal lines are formed.

2. The semiconductor device according to claim 1, wherein the first wiring layer is made of polycrystalline silicon formed on the semiconductor substrate.

2. The object detecting semiconductor device according to claim 1, wherein the first wiring layer includes a high-concentration impurity implanted region formed in the semiconductor substrate.

2. The object detecting semiconductor device according to claim 1, wherein the semiconductor substrate is a fingerprint detecting device formed of an insulating substrate.

2. The semiconductor device for object detection according to claim 1, wherein the semiconductor substrate is an object shape detection device formed of an insulating substrate.

2. The object detecting semiconductor device according to claim 1, wherein the semiconductor substrate is an object position detecting device formed of an insulating substrate.

A method for manufacturing a semiconductor device having a multilayer wiring structure in which an object detection region for detecting an object is previously defined on a semiconductor substrate,
Forming a switching element on the semiconductor substrate;
Forming a first wiring layer connected to a switching element formed on the semiconductor substrate and having a predetermined potential;
Forming a storage electrode in an object detection region of the semiconductor substrate having a switching element connected to the first wiring layer;
Forming a second wiring layer having a potential opposite to that of the first wiring layer in a region other than an upper projection region and a lower projection region of the first wiring layer of the semiconductor substrate on which the storage electrode is formed. Of manufacturing an object detecting semiconductor device.

10. The semiconductor device according to claim 9, wherein the first and second wiring layers, the switching element, and a signal line for detecting the object are formed on the semiconductor substrate other than a projection area below the storage electrode. A manufacturing method of the semiconductor device for object detection according to the above.

11. The method according to claim 10, wherein the storage electrode is formed on a semiconductor substrate other than a region where the first and second wiring layers, switching elements, and signal lines are formed.

10. The method according to claim 9, wherein polycrystalline silicon is formed on the semiconductor substrate to form the first wiring layer.

The method according to claim 9, wherein a high-concentration impurity implantation region is formed in the semiconductor substrate to form the first wiring layer.