JP2004184869A - Photoelectronic apparatus - Google Patents

Photoelectronic apparatus Download PDF

Info

Publication number
JP2004184869A
JP2004184869A JP2002354053A JP2002354053A JP2004184869A JP 2004184869 A JP2004184869 A JP 2004184869A JP 2002354053 A JP2002354053 A JP 2002354053A JP 2002354053 A JP2002354053 A JP 2002354053A JP 2004184869 A JP2004184869 A JP 2004184869A
Authority
JP
Japan
Prior art keywords
electrode
wiring
support substrate
mounting
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002354053A
Other languages
Japanese (ja)
Inventor
Koji Yoshida
幸司 吉田
Atsushi Nakamura
厚 中村
Satoru Kikuchi
悟 菊池
Tatsumi Ido
立身 井戸
Hiroshi Naka
弘 仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002354053A priority Critical patent/JP2004184869A/en
Publication of JP2004184869A publication Critical patent/JP2004184869A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photoelectronic apparatus which can be quickly driven in a high frequency band. <P>SOLUTION: In a structure of connecting a mounted electrode provided on the surface of a semiconductor laser chip to a mounted wiring on the surface of a support substrate with a binder, the mounted electrode is divided into an electrode for power supply and a floating electrode, and the mounted wiring is divided into a wiring for power supply and a floating wiring correspondingly to the division. Insulating films exist under the mounted electrode and the mounted wiring respectively and bring about parasitic capacities respectively, and therefore the packaged capacity is reduced by connecting the electrode for power supply and a capacity for power supply in an insulating film portion on the surface of the semiconductor chip and the wiring for power supply and a capacity for power supply in an insulating film portion on the side of the support substrate in series and connecting the floating electrode and a floating capacity in the insulating film portion on the surface of the semiconductor chip and the floating wiring and a floating capacity in the insulating film portion on the side of the support substrate in series. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は光電子装置に関し、特に、光通信における送信用や受信用の光通信モジュール（光電子装置）の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
情報処理装置用光源や光通信装置用光源として、半導体レーザ（レーザダイオード）が用いられている。光通信においては、送信用光通信モジュールや受信用光通信モジュール等の光電子装置が使用されている。例えば、特開平１０−３０７２３５号公報には送信用の半導体レーザモジュール及びその製造技術が開示されている。この文献には、パッケージケースの内底面に固定したシリコン基板の主面にレーザダイオード，フォトダイオード及び光ファイバを搭載する（所謂パッシブアライメント実装）とともに、前記パッケージケースをキャップで封止した半導体レーザモジュールが記載されている。パッケージケースはプラスチックをモールディング（成形）し、リード端子付きパッド部及びパッケージケース側壁の光ファイバ設置溝と光ファイバ被覆部設置溝を一体に形成した形状になっている。
【０００３】
また、同種の構成として、パッケージが気密封止構造となるセラミックパッケージ構造の光通信モジュールがあるが、この種のセラミックパッケージ構造の光通信モジュールとしては、例えば、Ｌｕｃｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ 社、ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓｇｒｏｕｐ発行、データシートＤＳＯ１−０２０ＯＰＴＯ（Ｒｅｐｌａｃｅｓ ＤＳ９９−０２３ＬＷＰ）、１２月号、２０００年、Ｐ１〜Ｐ８に記載されているようなレーザモジュールが知られている。
【０００４】
一方、光素子実装方法の例として、例えば、光アライランス、Ｖｏｌ．８ Ｎｏ．５，ｐｐ１５−１９（１９９７）に記載された例がある。この例は双方向通信用ＰＬＣモジュールである。導波路（光導波路）を形成したＳｉオプティカルベンチ上にアライメントマークによる位置合わせを行いジャンクションダウン実装する。電極パターンはアライメントマーク以外の部分ほぼ全面に形成されている。しかし、この技術では、電極パターンがアライメントマーク以外の部分ほぼ全面に形成されているため、レーザダイオードの寄生容量成分がそのまま残ってしまい、高速化は困難である。
【０００５】
また、特開平９−５５７８号公報には、光素子をフリップチップボンディングによってシリコン基板からなる光実装基板（プラットフォーム）に搭載して、シリコン基板に搭載した光ファイバまたはシリコン基板上に形成した光導波路との光結合を実現するハイブリッド光集積技術において、ハイブリッド光集積基板上に熱酸化膜を介して形成される電極パターンにおける浮遊容量を低減する技術が開示されている。
【０００６】
この文献には、従来のハイブリッド光集積基板が紹介されている。このハイブリッド光集積基板は、誘電率が大きいＳｉ基板の表面を選択的に除去して、光素子（半導体レーザ）を搭載する帯状の凸部と、この凸部を挟んだ二つの部位とを有する構造になっている。そして、一方の部位には石英系光導波路を形成し、他方の部位には石英系ガラス膜を形成し、前記凸部上には厚さ０．５μｍの熱酸化膜を介して電極パターンを形成し、この電極パターン上に光素子を搭載する構造になっている。
【０００７】
このような構造のプラットフォームでは、電気配線は全て誘電率及び誘電損失の小さい石英系ガラス膜上に形成されるので、高周波信号の損失は小さくなり、プラットフォームの高周波特性は大幅に改善される。
【０００８】
しかし、この構造においても電極パターンは凸部の広い領域にわたって形成されるので、電極パターンでの浮遊容量が大きい。このため凸部上にフォトディテクタ（ＰＤ）を搭載するとＣＲ時定数が大きくなってしまい、高速動作ができないという問題を生じる。
【０００９】
そこで、特開平９−５５７８号公報で開示される発明では、光素子搭載部を、電気配線パターンと接触する導電性固定材で覆われた第１の凸部と、該第１の凸部とほぼ高さが等しくかつ電気配線パターンと接触しない導電性固定材で覆われた第２の凸部（第１の凸部は第２の凸部よりも面積が小さい）とで構成し、光素子（フォトディテクタ）との電気的接続を第１の凸部に行わせ、これによって電気配線パターンでの浮遊容量を小さくする。しかし、凸部形成は製造コストの高騰を招く。
【００１０】
【発明が解決しようとする課題】
インターネットのデータ量（トラヒック）、特に米国の幹線部分に流れるトラヒックは、驚異的なペースで増え続けている。大都市間、都市内を結ぶ高速・長距離用（例えば１０Ｇｂｐｓ，８０ｋｍ）伝送装置の開発が急ピッチで進められている。一方、それらの伝送装置に接続される局内インターフェースやＬＡＮなど、２ｋｍ以下の短い距離を結ぶ伝送装置の高速化も求められている。
【００１１】
光通信装置が広く普及するためには、その低コスト化が課題であり、もはや１０Ｇｂｐｓクラスの高速伝送装置も例外では無くなってきている。低コスト化を実現するには、レーザダイオードや光ファイバをオプチカルサブマウント上にパッシブアライメント実装し、レンズなどを用いず直接光接続する方法が有効である。そのためには、レーザダイオードをオプチカルサブマウント上にいわゆるジャンクションダウン実装する必要がある。
【００１２】
図１９乃至図２１は半導体チップをジャンクションダウン実装によって光素子搭載基板（支持基板）に搭載した従来構造を示す模式図である。図１９に示すように、支持基板５０の上面にはレーザダイオード（半導体レーザ）が組み込まれた半導体チップ５１が接合材５２を介して接続（搭載）されている。即ち、半導体チップ５１の主面側に設けられた太線で示す搭載用電極５３が、支持基板５０の上面に設けられた太線で示す搭載用配線５４に接合材５２によって電気的に接続されている。搭載用配線５４からは引出配線５５が延在している。これら搭載用配線５４及び引出配線５５は同一工程で同時に形成され、一体化している。
【００１３】
図２０は半導体チップの搭載状態を示す模式図であり、支持基板５０上に半導体チップ５１が搭載された平面図である。半導体チップ５１の内側に位置する黒塗り部分のうち、複雑なパターンが搭載用電極５３及び搭載用配線５４である。搭載用電極５３は搭載用配線５４に一致して重なる。また、搭載用電極５３及び搭載用配線５４は左右が対称なパターンになっている。即ち、搭載用電極５３の中央部分は、半導体チップ５１の長さ方向、即ち、光導波路（共振器）の延在方向に沿って端から端まで１本延在するパターンとなるとともに、搭載による接合強度を高めるべく半導体チップ５１の幅方向にも延在し各所で半導体チップ５１の長さ方向に張り出したパターンになっている。
【００１４】
また、前記黒塗り部分から延在し、点々を施して示す部分が引出配線５５である。また、図２０において、５６はアライメントマークであり、５７は光ファイバを案内するＶ字溝である。このＶ字溝５７にコアとクラッドからなる光ファイバが挿入されて位置決めされると、半導体チップ５１の端面から出射されるレーザ光が中心のコア内に取り込まれるようになる。
【００１５】
図２１は前記従来の半導体チップの搭載部分の模式的拡大図である。半導体レーザ（レーザダイオード）はリッジ構造であり、リッジ６０に対応する活性層６１の部分が光導波路（共振器）を構成することになる。この活性層の上下のクラッド層等を含む各層及びそれらの層の記載及びその説明は省略し、レーザダイオード（ＬＤ）の記号のみを示す。半導体チップ５１の主面は、前記リッジ６０部分を除き絶縁膜６２で覆われている。そして、露出するリッジ６０及び絶縁膜６２のほぼ全域上に搭載用電極５３が設けられている。
【００１６】
支持基板５０はＳｉ基板からなり、上面にはほぼ全域に絶縁膜（ＳｉＯ２膜）６３が設けられるとともに、この絶縁膜６３上には搭載用電極５３と同じパターンの搭載用配線５４が設けられている。そして、搭載用配線５４と搭載用電極５３は接合材５２によって電気的・物理的に接続されている。支持基板５０は、光電子装置のパッケージと同電位の電極となり、グランド電位とされる。
【００１７】
この結果、図２１及び図１１（ｂ）に示すように、回路的には支持基板５０と半導体チップ５１において、リッジ６０部分の抵抗（Ｒ１）とレーザダイオード（ＬＤ）が直列に接続される構成になる。また、半導体チップ５１の主面側に設けられる絶縁膜６２は電極間に挟まれる構造となることから、リッジに近接した部分に発生する容量Ｃ１と、リッジから外れた比較的広い面積部分に発生する容量Ｃ２が、直列に接続される抵抗とレーザダイオードに並列に接続される構成になる。
【００１８】
このように広い面積に亘って搭載用電極５３が形成されると、レーザダイオードの実装容量が大きくなり、高周波特性が低下する。即ち、１０Ｇｂｐｓクラスの光通信モジュールでは、レーザダイオードの実装容量が、高周波特性を劣化させる要因となる。実装容量を低減するためには、実装面積を低減する方法が有効であるが、接続面積を減少させると、半導体チップの実装の信頼性が低くなる。例えば、半導体チップにワイヤをボンディングする時、その衝撃によって半導体チップの接続部分にクラックや剥がれが発生することもある。クラックや剥がれの発生は半導体チップの動作時の放熱性の低下を来たし、高温動作が不安定になる。また、信頼性も低くなる。
【００１９】
本発明者は、製品コストの上昇を招くことのないように、平坦なＳｉ基板を使用した配線容量の低減を検討した。一般にＳｉ基板からなる支持基板（プラットフォーム）の表面にはＳｉＯ２膜（絶縁膜）が設けられ、この絶縁膜上に搭載用配線やアライメントマーク等必要な導電パターンが形成される。
【００２０】
そこで、本発明者は、半導体チップと支持基板のそれぞれの搭載用の導電パターン（搭載用電極及び搭載用配線）を分割させ（スタッド化）て所定の実装面積を得るとともに、半導体チップの表面の絶縁膜による容量と、支持基板の表面の絶縁膜による容量を直列に接続することによって実装容量の低減を図ることができることに気が付き本発明をなした。
【００２１】
本発明の目的は、高速駆動が可能な光電子装置を提供することにある。
【００２２】
本発明の他の目的は、信頼性や製造歩留りを高めることができる光電子装置を提供することにある。
【００２３】
本発明の他の目的は、製造コストの低減が可能な光電子装置を提供することにある。
【００２４】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２６】
（１）本発明の光電子装置は、
レーザダイオードが形成され、主面に搭載用電極を有し、かつレーザダイオードのｐｎ接合は前記主面の反対側に位置する裏面よりも主面に近く位置している半導体チップと、
上面側に設ける絶縁膜上に前記半導体チップを搭載する搭載用配線を有するＳｉ基板からなる支持基板（抵抗率が５００Ωｃｍ以上）とを有し、
前記半導体チップは前記搭載用電極が導電性の接合材を介して前記搭載用配線に接続されて前記支持基板に固定されてなる光電子装置であって、
前記半導体チップの前記搭載用電極は前記レーザダイオードを動作させるための通電用電極と、前記通電用電極から独立しかつ前記半導体チップの主面側に設けられる絶縁膜上に形成される単一または複数の浮遊電極とからなり、
前記支持基板の前記搭載用配線は前記通電用電極に接続される通電用配線と、前記通電用配線から独立しかつ前記浮遊電極に接続される浮遊配線とからなり、
前記搭載用配線及び前記浮遊配線はグランド電位に接続されることを特徴とし、
前記半導体チップの主面側の前記絶縁膜及び前記浮遊電極に起因する光素子側の浮遊容量と、前記支持基板の上面側の絶縁膜及び前記浮遊配線に起因する支持基板側の浮遊容量が直列に接続され、
前記半導体チップの主面側の前記絶縁膜及び前記通電用電極に起因する光素子側の通電側容量と、前記支持基板の上面側の絶縁膜及び前記通電用配線に起因する支持基板側の通電側容量が直列に接続され、
前記浮遊容量と前記通電側容量は並列に接続されていることを特徴とする。
【００２７】
通電用電極はレーザダイオードの光導波路に沿って延在する細長形状である。浮遊電極は通電用電極を挟んでそれぞれ一つ以上配置され、かつ通電用電極に対して対称に配置されている。浮遊電極の面積は前記通電用電極の面積よりも広くなっている。支持基板の上面に厚さ１μｍ以下のＳｉＯ２膜（絶縁膜）が形成され、このＳｉＯ２膜上に搭載用配線及び浮遊配線が形成されている。接合材は１０μｍ以下の厚さである。支持基板の上面には、レーザダイオードと光の授受を行う光ファイバを案内するガイド溝が設けられている。前記半導体チップの主面側の前記絶縁膜は下層のＳｉＯ２膜と上層のＳｉＮ膜で形成されている。
【００２８】
前記（１）の手段によれば、（ａ）半導体チップにおいて、搭載用電極を通電用電極と浮遊電極に分け、支持基板においては前記搭載用電極が接続される搭載用配線を通電用配線と浮遊配線に分け、半導体チップの固定においては通電用電極は通電用配線に接続し、浮遊電極は浮遊配線に接続し、かつ通電用配線及び浮遊配線はグランドに接続する。この結果、半導体チップ表面の通電用電極及び絶縁膜部分の通電側容量と支持基板側の通電用配線及び絶縁膜部分の通電側容量は直列に接続され、半導体チップ表面の浮遊電極及び絶縁膜部分の浮遊容量と支持基板側の浮遊配線及び絶縁膜部分の浮遊容量は直列に接続されることになり、半導体チップの実装容量の低減を図ることができる。実装容量が低減されるため、ＣＲ時定数から決まるレーザダイオード動作時の立ち上がり・立ち下がり時間を低減することができ、伝送特性（高速動作化）向上が可能になる。
【００２９】
（ｂ）通電用電極と浮遊電極の合計の面積は、従来の低・中速半導体チップ（半導体レーザチップ）と同程度となるため、半導体レーザチップの実装時や半導体レーザチップの電極にワイヤを接続するワイヤボンディング時の支持基板からの半導体レーザチップが剥がれる確率を小さくすることができ実装やワイヤボンディングの信頼性の向上及び歩留り向上を達成することができる。
【００３０】
（ｃ）従来の半導体レーザチップの実装方式が使用でき、特殊な工程を用いる必要が無いため、低コストな光電子装置を作製することができる。
【００３１】
（ｄ）通電用電極はレーザダイオードの光導波路に沿って延在する細長形状であり、効率的な給電が可能になり、安定したレーザ発振が可能になる。
【００３２】
（ｅ）浮遊電極は通電用電極を挟んでそれぞれ一つ以上対称に配置されていることから、半導体チップの表面は片当たりすることなく均一に支持基板に接続することができる。また、浮遊電極は対称に設けられていることから、接合材が溶けた場合、接合材の表面張力作用によって自己整合的に半導体チップの取り付け位置が決まり、実装の歩留りが向上する。接合材の厚さが１０μｍ以下の厚さとなることは、この自己整合的位置合わせが再現性良く行える条件でもある。
【００３３】
（ｆ）レーザダイオードのｐｎ接合は支持基板に近接し、いわゆるジャンクションダウン実装となっていることから、ｐｎ接合で発生する熱を支持基板を介して外部に効果的に放散することができる。
【００３４】
（ｇ）支持基板は抵抗率が５００Ωｃｍ以上となっていることから、洩れ電流の発生を抑止することができる。
【００３５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３６】
（実施形態１）
図１乃至図１２は本発明の一実施形態（実施形態１）である送信用光通信モジュール（光電子装置）に係わる図である。本実施形態１では、１０Ｇｂｐｓクラス以上の高速伝送にも使用できる送信用光通信モジュール（光電子装置）に本発明を適用した例について説明する。
【００３７】
本実施形態１の送信用光通信モジュール１０は、図２に示すように、偏平矩形状のセラミック製のケース１１と、このケース１１を塞ぐように重ねられ、かつ接合材によって固定される金属製のキャップ１２とによって封止体（パッケージ）１３が形成されている。ケース１１はアルミナ（Ａｌ２Ｏ３）であり、多層配線構造になっている。キャップ１２はコバール等の鉄−ニッケル合金で形成されている。
【００３８】
ケース１１の両側面にはＬ字状（ガルウィング型）の金属製のリード１４が４本づつ合計８本固定されている。リード１４は外部電極端子となり、ケース１１の側面にメタライズされた電極部１５に図示しない導電性の接合材で接続されている。従って、外部電極端子は表面実装型となる。また、一部の電極部１５はキャップ１２に接続されている。図２において示す点々を施した部分は導電性であることを示すものである。従って、封止体１３の上面は金属製のキャップ１２によって電磁シールドされる構造になっている。
【００３９】
ケース１１の一端からは光ファイバケーブル１７が突出している。この光ファイバケーブル１７はケース１１に設けられた溝に挿入され、図示しない接着剤でケース１１に固定されている。光ファイバケーブル１７はその中心を光ファイバ芯線１８が貫いている。光ファイバ芯線１８はジャケット等によって被覆される構造になっている。光ファイバ芯線１８は、図示はしないが、１０μｍ直径のコアと、このコアを覆う１２５μｍ直径のクラッドとからなっている。
【００４０】
一例であるが、封止体（パッケージ）１３の長さは１８．５ｍｍ、幅は７．４ｍｍ、高さは２．７ｍｍである。また、リード１４の下面である実装面と封止体１３の底面との高さの差は０．５ｍｍであり、リード１４の下面が封止体１３の底面よりも突出している。
【００４１】
本実施形態１の送信用光通信モジュール１０は、外部電極端子が８ピン（リード）となるセラミックパッケージである。図３は本実施形態１の送信用光通信モジュール１０の等価回路図である。封止体１３内には、レーザダイオード（ＬＤ），モニター用のフォトダイオード（ＰＤ），温度検出用のサーミスタ（Ｔｈ）、インダクタ（Ｌ：チップインダクタ）、抵抗（Ｒ：調整抵抗）が組み込まれている。図３において、端子に付した１〜８の番号はピン１〜ピン８であることを示す。
【００４２】
ピン１とピン２間にサーミスタ（Ｔｈ）が接続され、ピン４とピン５はフォトダイオード（ＰＤ：受光素子）が接続され、ピン４はＰＤ用のカソード電極となり、ピン５はＰＤ用のアノード電極となる。ピン６はＬＤ（半導体レーザ）に接続され、ＬＤ用のアノード電極となり、グランド（ＧＮＤ）電位にされる。ピン３はインダクタ（Ｌ）を介してＬＤに接続され、ＤＣバイアス用のカソード電極となる。ピン７は抵抗（Ｒ：調整抵抗）を介してＬＤに接続され、高周波信号を入力するカソード電極となる。ピン８はグランド端子である。
【００４３】
図４はキャップ１２を取り外した送信用光通信モジュール１０の平面図、図５は光ファイバ芯線１８の延在方向に沿う模式的断面図、図６は光ファイバ芯線１８に直交する方向に沿う模式的断面図である。
【００４４】
図４及び図５に示すように、セラミックからなるケース１１の一端側の中央に沿って、光ファイバケーブル１７及び光ファイバ芯線１８を案内する溝１７ａ，１８ａが設けられている。光ファイバケーブル１７の先端側は保護チューブとしてのジャケットが取り除かれて光ファイバ芯線１８が露出している。光ファイバ芯線１８を単に光ファイバとも呼称する。光ファイバケーブル１７は溝１７ａ内に入れられ、光ファイバケーブル１７の先端側の光ファイバ芯線１８は溝１８ａ部分に入れられて案内されている。光ファイバ芯線１８は、図５に示すように溝１８ａ部分で接着剤１９で固定されている。なお、光ファイバケーブル１７のケース１１の付け根部分は、図示しない接着剤で塞がれ、光ファイバケーブル１７を伝わってパッケージ１３内に進入する水分を阻止するようになっている。
【００４５】
光ファイバ芯線１８が延在する先端側は、図５及び図６に示すように、ケース１１の中底がさらに一段低くなり、この低い部分にはＳｉ基板からなる支持基板（プラットフォーム）２０が固定されている。光ファイバ芯線１８の先端部分は、支持基板２０の上面に設けられたガイド溝２２（図１参照）に挿入され、接着剤３０によって支持基板２０に固定されている。
【００４６】
図７はケース１１の一部と支持基板（シリコンプラットフォーム）２０を拡大した模式図である。支持基板２０の上面において点々を付けた部分は導電部分であることを示し、導体層で形成されている。導体層は半導体レーザチップや受光素子を固定する搭載パッドやワイヤを接続するワイヤパッドを構成している。一部の導電層は配線を構成している。支持基板２０の外側において点々を付けて示される部分は、セラミックからなるケース１１の上面に形成された導電層であり、インダクタ，調整抵抗，サーミスタを搭載する接続・搭載パッドやワイヤパッドを構成している。また、ケース１１に設けられる導電層はスルーホールや内層等を介して前述のケース１１の両側に形成される電極部１５に電気的に接続されている。そして、部品が搭載され、所定箇所をワイヤで接続することによって、図３に示すような等価回路を構成するようになる。高速伝送線路として、図７の下部中央に示すように、グラウンデッドコプレーナ伝送線路が形成されている。
【００４７】
図７に示すように、支持基板２０の上面中央にはレーザダイオードが組み込まれた半導体チップ（半導体レーザチップ）２１が搭載されている。また、支持基板２０の上面には、その一端（図では右端）から前記半導体チップの搭載部近傍まで１本のガイド溝２２（図１参照）が設けられている。また、このガイド溝２２に交差して樹脂逃げ溝２３が設けられている。支持基板２０は、結晶面方位（１００）のシリコン基板からなり、断面がＶ字となるガイド溝２２の幅は１３８〜１４３μｍとなる（図１参照）。光ファイバ芯線１８と半導体レーザチップ２１とはガイド溝２２を利用して光軸合わせが行われ、その後に光ファイバ芯線１８は接着剤３０によって支持基板２０に固定される。従って、半導体レーザチップ２１の前方出射光（レーザ光）は光ファイバ芯線１８のコア内に取り込まれ、光ファイバによって所定箇所に伝送されるようになる。
【００４８】
搭載された半導体レーザチップの左側には半導体レーザチップから出射される後方出射光（レーザ光）を受光する受光素子（フォトダイオード）２６が固定されている。半導体レーザチップ２１はＩｎＰ系半導体からなる端面発光型レーザダイオードである。また、受光素子２６はＩｎＰ系半導体からなる導波路型フォトダイオードである。
【００４９】
半導体レーザチップ２１及び受光素子２６は共に上面及び下面に電極を有し、下面の電極が厚さ３〜５μｍ程度のＡｕ−Ｓｎで支持基板２０の配線に接続される。半導体レーザチップ２１はｐｎ接合が下側に位置する接続状態、いわゆるジャンクションダウン実装である。このため、レーザ光の発光高さは支持基板２０の上面から７〜１０μｍ程度の高さになる。電極はＡｕ／Ｐｔ／Ｔｉ膜またはＡｕ／Ｎｉ／Ｃｒ膜で形成されている。
【００５０】
支持基板２０の周囲のケース１１上には、インダクタ３５，抵抗（調整抵抗）３６及びサーミスタ３７がそれぞれ搭載されている。インダクタ３５，抵抗３６は両端に電極を有する構造であり、サーミスタ３７は上面及び下面に電極を有する構造である。インダクタ３５，抵抗３６及びサーミスタ３７はＡｕ−Ｓｎ半田を介してケース１１の電気的に独立した導体層部分に固定されている。
【００５１】
半導体チップ２１，受光素子２６，インダクタ３５と所定の導体層は、図７に示すように導電性のワイヤ３８によって接続され、図３に示すような等価回路を構成している。ワイヤ３８は、図７において太線で示してある。ワイヤ３８の接続関係についての説明は省略する。
【００５２】
また、図５及び図６に示すように、ケース１１の窪み部分には、光ファイバ芯線１８で伝送される光に対して透明でありかつ耐湿性の保護膜３９が充填されている。この保護膜３９は、半導体チップ２１，受光素子２６，インダクタ３５，抵抗３６，サーミスタ３７，ワイヤ３８を始めとして支持基板２０及びケース１１や支持基板２０の導体層部分、さらには光ファイバ芯線１８等をも被っている。これにより、送信用光通信モジュール１０の耐湿性が高められる。
【００５３】
半導体チップ２１から出射した前方出射光（レーザ光）はこの保護膜３９を透過して光ファイバ芯線１８のコアに取り込まれ、後方出射光（レーザ光）はこの保護膜３９を透過して受光素子２６の受光面に到達する。保護膜３９は例えば、柔軟なゲル状のシリコン樹脂である。シリコン樹脂の波長１．３μｍにおける屈折率は１．４であり、光ファイバの屈折率と概ね整合している。なお、保護膜３９は、シリコン樹脂に限らずシリコーンゴム，低応力エポキシ樹脂，アクリル樹脂，ウレタン樹脂等他のものであっても良い。
【００５４】
このような送信用光通信モジュール１０の製造においては、最初に支持基板２０に部品搭載を行った後、支持基板２０をケース１１に搭載する。また、ケース１１に必要を部品も搭載する。その後、所定部分を導電性のワイヤで接続し、ついで光ファイバ芯線（光ファイバ）１８を取り付ける。さらに、ケース１１の上面の支持基板２０や各種部品等を保護膜３９で被った後、キャップ１２を取り付けて送信用光通信モジュール１０を製造する。
【００５５】
具体的な製造工程は、例えば、（１）半導体チップ２１及び受光素子２６と支持基板２０のアライメントマーク４６を赤外線画像により認識し、これら相互のアライメントを行う。
【００５６】
（２）半導体チップ２１及び受光素子２６に所定の荷重をかけ、予備加熱した支持基板２０に仮圧着する。
【００５７】
（３）Ａｕ−Ｓｎ半田をリフローし、半導体チップ２１及び受光素子２６を支持基板２０に固定（搭載）する。
【００５８】
（４）インダクタ３５，調整抵抗３６及びサーミスタ３７をＡｕＳｎ半田でケース１１に固定（搭載）する。
【００５９】
（５）支持基板２０をケース１１に導電性でかつ高熱伝導性のエポキシ樹脂によって固定する。
【００６０】
（６）半導体チップ２１及び受光素子２６と支持基板２０の配線（導体層）を導電性のワイヤ３８で接続する。この際、必要な配線間もワイヤ３８で接続する。
【００６１】
（７）光ファイバ芯線１８を支持基板２０の上面のガイド溝２２に挿入するとともに、レーザダイオードとの光軸合わせを行い、接着剤３０で支持基板２０に固定する。接着剤３０としては、例えば紫外線硬化樹脂を用い、紫外線照射によって樹脂を硬化させて光ファイバ芯線１８を支持基板２０に固定する。
【００６２】
（８）シリコン樹脂をケース１１内に所定量滴下し、かつ熱硬化させて保護膜３９を形成し、この保護膜３９でケース１１内の半導体チップ２１，受光素子２６，インダクタ３５，抵抗３６，サーミスタ３７，ワイヤ３８等を被う。
【００６３】
（９）ケース１１にキャップ１２を接着させてパッケージ１３を構成する。例えば、キャップ１２をエポキシ樹脂によってケース１１に固着し、ケース１１の内部に搭載した部品や保護膜３９を見えないように封止する。
【００６４】
一方、これが本発明の特徴の一つであるが、図１及び図１０に示すように、半導体レーザチップ２１のジャンクションダウン実装を担う搭載用電極は、通電用電極４１と、半導体レーザチップ２１を固定するための浮遊電極４２からなる。通電用電極４１は半導体レーザチップ２１の光導波路に沿って延在する細長形状からなるパターンとなり、浮遊電極４２は通電用電極４１の両側にそれぞれ設けられ、通電用電極４１に対して対称に配置されている。浮遊電極４２は半導体レーザチップ２１を支持基板２０に固定するための補強部材となる。従って、浮遊電極４２の面積は通電用電極４１の面積よりも広くなり（大きくなり）、半導体レーザチップ２１の固定の信頼性を高めるようになっている。
【００６５】
本実施形態１では浮遊電極４２は通電用電極４１の両側にそれぞれ１本設けられるが、一つ以上、即ち複数本であってもよい。この場合も浮遊電極４２は通電用電極４１に対して対称に配置され、半導体レーザチップ２１の搭載時、搭載の片当たりや半田溶融時の位置ずれ防止を起こすことなく確実に安定して搭載がなされるようになっている。
【００６６】
支持基板２０の上面に設けられる搭載用配線も、前記通電用電極４１に対応したパターンからなる通電用配線４３と、浮遊電極４２に対応したパターンからなる浮遊配線４４で構成されている。
【００６７】
これにより、図１０及び図１１（ａ）に示すように寄生抵抗Ｒ１，Ｒ２，Ｒ１０や寄生容量Ｃ１，Ｃ１１，Ｃ２，Ｃ２１を含む回路が形成される。Ｒ１はＬＤと直列に接続され、Ｃ１とＣ１１は直列に接続され、Ｃ２とＣ２１は直列に接続され、両者は並列に接続され、Ｒ２は両者を接続する支持基板２０における抵抗であり、Ｒ１０はグランド電位に接続される支持基板２０の抵抗である。
【００６８】
図１０から分かるように、Ｃ１は半導体チップ２１の主面の絶縁膜８２を挟んだ通電用電極４１と半導体との間の寄生容量であり、Ｃ１１は支持基板２０の上面の絶縁膜８５を挟む通電用配線４３と支持基板２０との間の寄生容量である。また、Ｃ２は半導体チップ２１の主面の絶縁膜８２を挟んだ浮遊電極４２と半導体との間の寄生容量であり、Ｃ２１は支持基板２０の上面の絶縁膜８５を挟む浮遊配線４４と支持基板２０との間の寄生容量である。
【００６９】
また、支持基板２０は抵抗率が５００Ωｃｍ以上のＳｉ基板からなり、上面に厚さ１μｍ以下の絶縁膜（ＳｉＯ２膜）８５が形成され、この絶縁膜８５上に通電用配線４３及び浮遊配線４４が形成されている。支持基板２０は抵抗率が５００Ωｃｍ以上となることから、洩れ電流の発生を抑止することができる。絶縁膜８５は熱放散効果を大きくするため、例えば０．３μｍ以下の厚さになっている。即ち、絶縁膜８５は熱放散効果を大きくするため１μｍ以下の厚さにする必要がある。
【００７０】
半導体チップ２１の絶縁膜８２も同程度の厚さであり、浮遊電極４２の１個あたりの容量は約０．７ｐＦである。半導体チップ２１を支持基板２０にＡｕ−Ｓｎ半田を介して寄生容量を直列に接続することにより、レーザダイオード部単独の容量のおよそ１／２以下の実装容量を実現できる。
【００７１】
本実施形態１の送信用光通信モジュール１０の周波数帯域の実測結果を、電極を分割しない一体構造をも含めて、図１２（ａ），（ｂ）に示す。測定試料は、半導体チップ２１を搭載し、かつ光ファイバ芯線１８も固定した支持基板２０を５０Ω終端抵抗付サブマウントに搭載したものである。図１２（ａ），（ｂ）はこの測定試料の周波数（ＧＨｚ）と強度（ｄＢ）との相関を示すグラフである。
【００７２】
電極を分割しない一体構造の場合、図１２（ｂ）に示すように、低周波数領域から落ち込むロールオフが見られるが、電極を分割した本実施形態１の分割構造の場合は、図１２（ａ）に示すように、ロールオフが見られず、レーザの緩和振動周波数の立ち上がりを含め、１３ＧＨｚ程度まで帯域が伸びていることが分かる。これにより、高周波特性が向上する。また、高い周波数域での高速駆動が達成できる。
【００７３】
支持基板２０の上面には通電用配線４３に繋がりグランド電極４９に繋がる引出配線４５が設けられている。引出配線４５が細長くなることによるインダクタンス成分の増加が懸念されるため、インダクタンス成分を最小にするために、ＬＤ後部（後方出射面側）の浮遊電極４２の面積を小さくするパターンにし、最短距離でグランド電極４９に接続されるようにしてある。
【００７４】
また、通電用配線４３に対して対称にアライメントマーク４６が設けられている。半導体レーザチップ２１の裏面、即ちジャンクションダウン実装される実装面である主面の反対面には、他方の電極４７が設けられている。この電極４７には、図７に示すようにワイヤ３８が接続される。支持基板２０の上面には絶縁膜（ＳｉＯ２膜）８５が設けられ、この絶縁膜８５上に通電用配線４３，浮遊配線４４，引出配線４５，アライメントマーク４６が形成されている。これら通電用配線４３，浮遊配線４４，引出配線４５，アライメントマーク４６は、支持基板２０の上面に一定厚さに絶縁膜８５を形成した後、常用のホトリソグラフィ技術やエッチング技術によって形成される。
【００７５】
図９は支持基板２０の上面に半導体レーザチップ２１を搭載した模式図である。図９に示すように、半導体レーザチップ２１の通電用電極４１と支持基板２０の通電用配線４３は導電性の接合材８６によって接続され、半導体レーザチップ２１の浮遊電極４２と支持基板２０の浮遊配線４４は、厚さ１０μｍ以下の導電性の接合材８６によって接続されている。接合材８６は、例えば、Ａｕ−Ｓｎ半田であり、３〜５μｍの厚さである。これにより、半導体レーザチップ２１のレーザ光を出射する高さは支持基板２０の上面から７〜１０μｍの高さになる。
【００７６】
なお、支持基板２０をＡｌ２Ｏ３等の絶縁性のもので形成する際は、上面に直接搭載用配線を形成でき、絶縁膜８５の形成は不要になる。
【００７７】
図１０に示すように、本実施形態１の半導体レーザチップ２１には、リッジ構造（凸部構造）の半導体レーザ（レーザダイオード）が形成されている。レーザダイオードはＩｎＰ系半導体で形成される端面発光型構造である。リッジ８０に対応する活性層８１の部分が光導波路（共振器）を構成することになる。この活性層の上下のクラッド層等を含む各層及びそれらの層の記載及びその説明は省略し、レーザダイオード（ＬＤ）の記号のみを示す。半導体レーザチップ２１の主面は、前記リッジ８０部分を除き絶縁膜（ＳｉＯ２膜）８２で覆われている。
【００７８】
通電用電極４１は所定の幅を有する帯状（ストライプ状）であり、レーザダイオードのｐｎ接合のうちの一方の導電型領域に電気的に接続される構造になっている。他方の導電型領域は電極４７に電気的に接続される構造になる。
【００７９】
しかし、浮遊電極４２は絶縁膜８２上に前記通電用電極４１から分離独立して形成されている。即ち、半導体レーザチップ２１の状態では浮遊電極４２は電気的に独立しかつ浮遊状態にある。この浮遊電極４２は半導体レーザチップ２１を支持基板２０に固定するための電気的・機械的に分離された電極（スタッド電極）を構成し、電気を供給する給電電極を構成しない。通電用電極４１に比較して浮遊電極４２の面積が大きく（広く）なっている。これは浮遊電極４２が実装強度（接合強度）を高める役割を果たすことによる。通電用電極４１はレーザダイオードを発振させるための給電電極が主たる役割である。
【００８０】
一方、Ｓｉからなる支持基板２０の上面には絶縁膜（ＳｉＯ２膜）８５が設けられ、この絶縁膜８５上に通電用配線４３，浮遊配線４４，引出配線４５及びアライメントマーク４６が設けられている。また、支持基板２０はグランド電位にされる。
【００８１】
本実施形態１の送信用光通信モジュール１０におけるレーザダイオード部分の回路構成は、図１０及び図１１（ａ）に示すようになる。また、図２０乃至図２１に示すレーザダイオード部分の回路構成は、図２１及び図１１（ｂ）に示すようになる。
【００８２】
本実施形態１の場合は、搭載用電極及び搭載用配線を給電電極と固定用電極に分割した分割構造となり、図２１のような一体構造とは異なる。送信用光通信モジュール１０における寄生容量は、ＬＤの表面の絶縁膜を挟んだ電極と半導体間に存在する。ｐｎ接合部にも容量は存在するが、動作時、即ち電流注入時には容量として寄与しない。従って、ＬＤの電極面積に比例する寄生容量がＬＤには存在する。一方、支持基板２０の寄生容量は、支持基板２０の上面に設けた絶縁膜を挟んだ電極と半導体間に存在する。支持基板２０の上部と半導体の電位が同じであれば、容量として機能しないが、電位が異なる場合、寄生容量として影響する。そのため、支持基板上部と半導体の電位が同じで電極を分割しない一体構造の場合、ＬＤの容量が実効容量となる。互いに分離，絶縁させる分割構造の場合、ＬＤの容量（Ｃ１）と支持基板の容量（Ｃ１１）が直列に接続される。
【００８３】
よく知られているように、容量Ｃ１，Ｃ１１を直列に接続する場合、その合成容量Ｃは、
【００８４】
【数１】
１／Ｃ＝１／Ｃ１＋１／Ｃ１１
即ち、
【００８５】
【数２】
Ｃ＝Ｃ１・Ｃ１１／（Ｃ１＋Ｃ１１）
で表される。従って、ＬＤと支持基板、各々単独でもつ容量よりも低い合成容量が得られる。各々の容量が同程度である場合には、約１／２の合成容量御となる。
【００８６】
Ｃ１＝Ｃ１１の場合Ｃ＝Ｃ１／２
これにより、ＣＲ時定数を小さくすることができる。支持基板の低効率が大きい場合、分割電極側のインピーダンスがより高くなるため、高周波電流が流れ難くなり、より効果的となる。
【００８７】
支持基板５０はＳｉ基板からなり、上面にはほぼ全域に絶縁膜（ＳｉＯ２膜）６３が設けられるとともに、この絶縁膜６３上には搭載用電極５３と同じパターンの搭載用配線５４が設けられている。そして、搭載用配線５４と搭載用電極５３は接合材５２によって電気的・物理的に接続されている。支持基板５０は、光電子装置のパッケージと同電位の電極となり、グランド電位とされる。
【００８８】
この結果、図２１及び図１１（ｂ）に示すように、回路的には支持基板５０と半導体チップ５１において、リッジ６０部分の抵抗（Ｒ１）とレーザダイオード（ＬＤ）が直列に接続される構成になる。また、半導体チップ５１の主面側に設けられる絶縁膜６２は電極間に挟まれる構造となることから、リッジに近接した部分に発生する容量Ｃ１と、リッジから外れた比較的広い面積部分に発生する容量Ｃ２が、直列に接続される抵抗とレーザダイオードに並列に接続される構成になる。
【００８９】
本実施形態１によれば以下の効果を有する。
【００９０】
（１）半導体チップ２１において、搭載用電極を通電用電極４１と浮遊電極４２に分け、支持基板２０においては前記搭載用電極が接続される搭載用配線を通電用配線４３と浮遊配線４４に分け、半導体チップ２１の固定においては通電用電極４１は通電用配線４３に接続し、浮遊電極４２は浮遊配線４４に接続し、かつ通電用配線４３及び浮遊配線４４はグランドに接続する。この結果、半導体チップ表面の通電用電極４１及び絶縁膜８２部分の通電側容量Ｃ１と支持基板側の通電用配線４３及び絶縁膜８５部分の通電側容量Ｃ１１は直列に接続され、半導体チップ表面の浮遊電極４２及び絶縁膜８２部分の浮遊容量Ｃ２と支持基板側の浮遊配線４４及び絶縁膜８５部分の浮遊容量Ｃ２１は直列に接続されることになり、半導体チップ２１の実装容量の低減を図ることができる。実装容量が低減されるため、ＣＲ時定数から決まるレーザダイオード動作時の立ち上がり・立ち下がり時間を低減することができ、伝送特性（高速動作化）向上が可能になる。
【００９１】
（２）通電用電極４１と浮遊電極４２の合計の面積は、従来の低・中速半導体チップ（半導体レーザチップ）と同程度となるため、半導体レーザチップ２１の実装時や半導体レーザチップの電極４７にワイヤ３８を接続するワイヤボンディング時の支持基板２０からの半導体レーザチップが剥がれる確率を小さくすることができ実装やワイヤボンディングの信頼性の向上及び歩留り向上を達成することができる。
【００９２】
（３）従来の半導体レーザチップの実装方式が使用でき、特殊な工程を用いる必要が無いため、低コストな光電子装置を作製することができる。
【００９３】
（４）通電用電極４１はレーザダイオードの光導波路に沿って延在する細長形状であり、効率的な給電が可能になり、安定したレーザ発振が可能になる。
【００９４】
（５）浮遊電極４２は通電用電極４１を挟んでそれぞれ一つ以上対称に配置されていることから、半導体レーザチップ２１の表面は片当たりすることなく均一に支持基板２０に接続することができる。また、浮遊電極４２は対称に設けられていることから、接合材８６が溶けた場合、接合材８６の表面張力作用によって自己整合的に半導体レーザチップ２１の取り付け位置が決まり、実装の歩留りが向上する。接合材８６の厚さが１０μｍ以下の厚さとなることは、この自己整合的位置合わせが再現性良く行える条件でもある。
【００９５】
（６）レーザダイオードのｐｎ接合は支持基板に近接し、いわゆるジャンクションダウン実装となっていることから、ｐｎ接合で発生する熱を支持基板２０を介して外部に効果的に放散することができる。
【００９６】
（７）支持基板２０は抵抗率が５００Ωｃｍ以上となっていることから、洩れ電流の発生を抑止することができる。
【００９７】
（実施形態２）
図１３は本発明の他の実施形態（実施形態２）である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【００９８】
本実施形態２の光電子装置は、実施形態１の光電子装置において、半導体レーザチップ２１のリッジ８０の先端部分の通電用電極４１を接合材８６で通電用配線４３接続するようにしたものであり、実施形態１の光電子装置に比較して接続面積を小さくしたもので、図１０および図１１（ａ）のＣ１１を小さくする効果がある。本実施形態２の光電子装置も実施形態１の光電子装置と同様な効果を有する。
【００９９】
（実施形態３）
図１４は本発明の他の実施形態（実施形態３）である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【０１００】
本実施形態３の光電子装置は、実施形態１の光電子装置において、半導体レーザチップ２１を支持基板２０に固定する際、通電用電極４１の両側の縁部分をそれぞれ接合材８６で通電用配線４３に接続するものであり、リッジ８０にある光導波路（発光部）に加わる応力を減少させる効果もある。本実施形態２の光電子装置も実施形態１の光電子装置と同様な効果を有する。
【０１０１】
（実施形態４）
図１５乃至図１８は本発明の他の実施形態（実施形態４）である光電子装置において、半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図である。図１５は半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図、図１６は半導体チップの搭載部分における搭載用電極及び搭載用配線等を示す模式的平面図、図１７は半導体チップの搭載部分の模式的拡大図、図１８は光電子装置における半導体レーザ部分の等価回路図である。
【０１０２】
本実施形態４の光電子装置は、実施形態１の光電子装置において、通電用電極４１を挟んで配置する浮遊電極４２を複数、即ち３個づつとした例である。浮遊電極４２は通電用電極４１に対して対称に配置され、半導体レーザチップ２１を支持基板２０に搭載する際、片当たりや位置ずれが発生しないように配慮されている。
【０１０３】
本実施形態４の光電子装置は、浮遊電極４２をさらに分割することによって、ＬＤの容量と電極の容量との合成容量がさらに小さくなり、ＣＲ時定数がより小さくなる効果がある。また、浮遊電極４２全体の面積が大きくなることより、機械的強度がより増加するという効果もある。本実施形態４の光電子装置も実施形態１の光電子装置と同様な効果を有する。
【０１０４】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では光素子としてレーザダイオードの例を示したが、他の光素子でも同様に適用でき同様の効果を得ることができる。例えば、端面発光型ダイオードでも同様に適用することができる。
【０１０５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１０６】
（１）半導体レーザチップの実装容量を低減できることから、ＣＲ時定数から決まるレーザダイオード動作時の立ち上がり・立ち下がり時間を低減することができ、伝送特性が向上し、高速駆動が可能な光電子装置を提供することができる。
【０１０７】
（２）信頼性や製造歩留りを高めることができる光電子装置を提供することができる。
【０１０８】
（３）製造コストの低減が可能な光電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である光電子装置におけるレーザダイオードが組み込まれた半導体チップと、この半導体チップを搭載する支持基板を示す分解斜視図である。
【図２】本実施形態１の光電子装置の外観を示す斜視図である。
【図３】本実施形態１の光電子装置の等価回路図である。
【図４】本実施形態１の光電子装置のキャップを取り外した模式的平面図である。
【図５】本実施形態１の光電子装置のキャップを取り外した模式的断面図である。
【図６】本実施形態１の光電子装置のキャップを取り外した他の断面を示す模式的断面図である。
【図７】本実施形態１の光電子装置におけるパッケージ内部の模式的拡大平面図である。
【図８】本実施形態１の光電子装置における支持基板への半導体チップの搭載状態を示す模式的平面図である。
【図９】図８のＡ−Ａ線に沿う模式的断面図である。
【図１０】本実施形態１の光電子装置における半導体チップの搭載部分の模式的拡大図である。
【図１１】本実施形態１の光電子装置及び図２１に示す半導体レーザ部分の等価回路図である。
【図１２】本実施形態１の光電子装置及び図２１に示す半導体レーザの周波数特性を示すグラフである。
【図１３】本発明の他の実施形態（実施形態２）である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【図１４】本発明の他の実施形態（実施形態３）である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【図１５】本発明の他の実施形態（実施形態４）である光電子装置において、半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図である。
【図１６】本実施形態４の光電子装置において、半導体チップの搭載部分における搭載用電極及び搭載用配線等を示す模式的平面図である。
【図１７】本実施形態４の光電子装置において、半導体チップの搭載部分の模式的拡大図である。
【図１８】本実施形態４の光電子装置における半導体レーザ部分の等価回路図である。
【図１９】従来の半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図である。
【図２０】前記従来の半導体チップの搭載部分における搭載用電極及び搭載用配線等を示す模式的平面図である。
【図２１】前記従来の半導体チップの搭載部分の模式的拡大図である。
【符号の説明】
１０…送信用光通信モジュール、１１…ケース、１２…キャップ、１３…封止体（パッケージ）、１４…リード、１５…電極部、１７…光ファイバケーブル、１７ａ，１８ａ…溝、１８…光ファイバ芯線、１９…接着剤、２０…支持基板、２１…半導体チップ（半導体レーザチップ）、２２…ガイド溝、２３…樹脂逃げ溝、２６…受光素子（フォトダイオード）、３０…接着剤、３５…インダクタ、３６…抵抗（調整抵抗）、３７…サーミスタ、３８…ワイヤ、３９…保護膜、４１…通電用電極、４２…浮遊電極、４３…通電用配線、４４…浮遊配線、４５…引出配線、４６…アライメントマーク、４７…電極、４９…グランド電極、５０…光素子搭載基板（支持基板）、５１…半導体チップ、５２…接合材、５３…搭載用電極、５４…搭載用配線、５５…引出配線、５６…アライメントマーク、５７…Ｖ字溝、６０…リッジ、６１…活性層、６２…絶縁膜、６３…絶縁膜（ＳｉＯ２膜）、８０…リッジ、８１…活性層、８２…絶縁膜、８５…絶縁膜（ＳｉＯ２膜）、８６…接合材。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an optoelectronic device, and more particularly to a technology that is effective when applied to a manufacturing technology of an optical communication module (optoelectronic device) for transmission or reception in optical communication.
[0002]
[Prior art]
Semiconductor lasers (laser diodes) are used as light sources for information processing devices and optical communication devices. In optical communication, optoelectronic devices such as a transmitting optical communication module and a receiving optical communication module are used. For example, Japanese Patent Application Laid-Open No. 10-307235 discloses a semiconductor laser module for transmission and a manufacturing technique thereof. This document discloses a semiconductor laser module in which a laser diode, a photodiode, and an optical fiber are mounted on a main surface of a silicon substrate fixed to an inner bottom surface of a package case (so-called passive alignment mounting), and the package case is sealed with a cap. Is described. The package case is formed by molding (molding) a plastic, and integrally forming an optical fiber installation groove and an optical fiber coating portion installation groove on the side of the package case with the pad portion with the lead terminal.
[0003]
An optical communication module having a ceramic package structure in which the package has a hermetically sealed structure is a similar type of optical communication module. Examples of the optical communication module having this type of ceramic package structure include Lucent Technologies, Microelectronicsgroup, and a data sheet. Laser modules such as those described in DSO1-020 OPTO (Replaces DS99-023LWP), December, 2000, P1-P8 are known.
[0004]
On the other hand, examples of the optical element mounting method include, for example, optical alignment, Vol. 8 No. 5, pp 15-19 (1997). This example is a PLC module for bidirectional communication. An alignment mark is used for positioning on a Si optical bench on which a waveguide (optical waveguide) is formed, and the junction is mounted. The electrode pattern is formed on almost the entire surface except for the alignment marks. However, in this technique, since the electrode pattern is formed on almost the entire surface other than the alignment mark, the parasitic capacitance component of the laser diode remains as it is, and it is difficult to increase the speed.
[0005]
Japanese Patent Application Laid-Open No. 9-5578 discloses that an optical element is mounted on an optical mounting substrate (platform) made of a silicon substrate by flip chip bonding, and an optical fiber mounted on the silicon substrate or an optical waveguide formed on the silicon substrate. In the hybrid optical integration technology for realizing optical coupling with the substrate, a technology for reducing stray capacitance in an electrode pattern formed on a hybrid optical integration substrate via a thermal oxide film is disclosed.
[0006]
This document introduces a conventional hybrid optical integrated substrate. This hybrid optical integrated substrate has a strip-shaped convex portion on which an optical element (semiconductor laser) is mounted by selectively removing the surface of a Si substrate having a large dielectric constant, and two portions sandwiching the convex portion. It has a structure. Then, a quartz optical waveguide is formed on one portion, a quartz glass film is formed on the other portion, and an electrode pattern is formed on the convex portion via a thermal oxide film having a thickness of 0.5 μm. The optical element is mounted on this electrode pattern.
[0007]
In the platform having such a structure, since all electric wirings are formed on a quartz glass film having a small dielectric constant and a small dielectric loss, the loss of a high-frequency signal is reduced, and the high-frequency characteristics of the platform are greatly improved.
[0008]
However, also in this structure, since the electrode pattern is formed over a wide area of the projection, the electrode pattern has a large floating capacitance. For this reason, when a photodetector (PD) is mounted on the convex portion, the CR time constant becomes large, causing a problem that high-speed operation cannot be performed.
[0009]
Therefore, in the invention disclosed in Japanese Patent Application Laid-Open No. 9-5578, an optical element mounting portion is provided with a first convex portion covered with a conductive fixing material in contact with an electric wiring pattern, and a first convex portion. An optical element comprising a second convex portion (the first convex portion is smaller in area than the second convex portion) covered with a conductive fixing material having substantially the same height and not in contact with the electric wiring pattern; An electrical connection with the (photodetector) is made to the first convex portion, thereby reducing the stray capacitance in the electric wiring pattern. However, the formation of the protrusions causes a rise in manufacturing cost.
[0010]
[Problems to be solved by the invention]
The amount of data on the Internet (traffic), especially traffic flowing to the US mains, is increasing at a phenomenal pace. The development of high-speed and long-distance (for example, 10 Gbps, 80 km) transmission devices connecting large cities and within cities is proceeding at a rapid pace. On the other hand, there is also a demand for faster transmission devices such as an intra-office interface and a LAN connected to those transmission devices, which connect a short distance of 2 km or less.
[0011]
For widespread use of optical communication devices, cost reduction is an issue, and high-speed transmission devices of the 10 Gbps class are no longer an exception. In order to realize cost reduction, it is effective to mount a laser diode or an optical fiber on an optical submount passively and directly connect the optical fiber without using a lens. For that purpose, it is necessary to mount a laser diode on an optical submount in a so-called junction-down manner.
[0012]
19 to 21 are schematic views showing a conventional structure in which a semiconductor chip is mounted on an optical element mounting substrate (support substrate) by junction-down mounting. As shown in FIG. 19, a semiconductor chip 51 in which a laser diode (semiconductor laser) is incorporated is connected (mounted) via a bonding material 52 to the upper surface of the support substrate 50. That is, the mounting electrode 53 indicated by a thick line provided on the main surface side of the semiconductor chip 51 is electrically connected to the mounting wiring 54 indicated by the thick line provided on the upper surface of the support substrate 50 by the bonding material 52. . A lead wiring 55 extends from the mounting wiring 54. The mounting wiring 54 and the lead wiring 55 are simultaneously formed in the same process and are integrated.
[0013]
FIG. 20 is a schematic diagram showing a mounting state of a semiconductor chip, and is a plan view in which a semiconductor chip 51 is mounted on a support substrate 50. FIG. Of the black portions located inside the semiconductor chip 51, the complicated patterns are the mounting electrodes 53 and the mounting wires. The mounting electrode 53 coincides with and overlaps the mounting wiring 54. The mounting electrode 53 and the mounting wiring 54 have a symmetrical pattern on the left and right. That is, the central portion of the mounting electrode 53 has a pattern extending from one end to the other along the length direction of the semiconductor chip 51, that is, along the direction in which the optical waveguide (resonator) extends, and is mounted by mounting. The pattern extends in the width direction of the semiconductor chip 51 and extends in the length direction of the semiconductor chip 51 at various points in order to increase the bonding strength.
[0014]
A portion extending from the black-painted portion and indicated by dots is a lead-out wiring 55. In FIG. 20, reference numeral 56 denotes an alignment mark, and reference numeral 57 denotes a V-shaped groove for guiding an optical fiber. When an optical fiber composed of a core and a clad is inserted and positioned in the V-shaped groove 57, laser light emitted from the end face of the semiconductor chip 51 is taken into the central core.
[0015]
FIG. 21 is a schematic enlarged view of a mounting portion of the conventional semiconductor chip. The semiconductor laser (laser diode) has a ridge structure, and a portion of the active layer 61 corresponding to the ridge 60 forms an optical waveguide (resonator). The description and description of each layer including the cladding layers above and below the active layer and the layers are omitted, and only the symbol of the laser diode (LD) is shown. The main surface of the semiconductor chip 51 is covered with an insulating film 62 except for the ridge 60. A mounting electrode 53 is provided on almost the entire exposed ridge 60 and insulating film 62.
[0016]
The support substrate 50 is made of a Si substrate, and has an insulating film (SiO 2 A film 63 is provided, and a mounting wiring 54 having the same pattern as the mounting electrode 53 is provided on the insulating film 63. The mounting wiring 54 and the mounting electrode 53 are electrically and physically connected by the bonding material 52. The support substrate 50 becomes an electrode having the same potential as the package of the optoelectronic device, and is set to the ground potential.
[0017]
As a result, as shown in FIG. 21 and FIG. 11B, in the circuit, the resistance (R1) of the ridge 60 and the laser diode (LD) are connected in series between the support substrate 50 and the semiconductor chip 51. become. Further, since the insulating film 62 provided on the main surface side of the semiconductor chip 51 has a structure sandwiched between the electrodes, the capacitance C1 generated in a portion close to the ridge and the capacitance C1 generated in a relatively large area outside the ridge. Is connected in parallel with the resistor and the laser diode connected in series.
[0018]
When the mounting electrode 53 is formed over such a large area, the mounting capacity of the laser diode increases, and the high-frequency characteristics deteriorate. That is, in the optical communication module of the 10 Gbps class, the mounting capacity of the laser diode is a factor of deteriorating high frequency characteristics. In order to reduce the mounting capacity, a method of reducing the mounting area is effective. However, if the connection area is reduced, the reliability of mounting the semiconductor chip is reduced. For example, when a wire is bonded to a semiconductor chip, a crack or peeling may occur at a connection portion of the semiconductor chip due to the impact. The occurrence of cracks and peeling causes a decrease in heat dissipation during operation of the semiconductor chip, and makes high-temperature operation unstable. Also, the reliability is reduced.
[0019]
The present inventor has studied a reduction in wiring capacitance using a flat Si substrate so as not to cause an increase in product cost. The surface of a support substrate (platform) generally made of a Si substrate has SiO 2 A film (insulating film) is provided, and necessary conductive patterns such as mounting wiring and alignment marks are formed on the insulating film.
[0020]
Therefore, the present inventor obtains a predetermined mounting area by dividing each mounting conductive pattern (mounting electrode and mounting wiring) of the semiconductor chip and the supporting substrate to obtain a predetermined mounting area, and to obtain a predetermined mounting area. The present invention has been realized that the mounting capacity can be reduced by connecting the capacity of the insulating film and the capacity of the insulating film on the surface of the supporting substrate in series.
[0021]
An object of the present invention is to provide an optoelectronic device that can be driven at high speed.
[0022]
It is another object of the present invention to provide an optoelectronic device capable of improving reliability and manufacturing yield.
[0023]
Another object of the present invention is to provide an optoelectronic device capable of reducing the manufacturing cost.
[0024]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0025]
[Means for Solving the Problems]
The outline of a typical invention among the inventions disclosed in the present application will be briefly described as follows.
[0026]
(1) The optoelectronic device of the present invention comprises:
A semiconductor chip in which a laser diode is formed, has a mounting electrode on a main surface, and a pn junction of the laser diode is located closer to the main surface than a back surface located on the opposite side of the main surface;
A support substrate (resistivity of 500 Ωcm or more) made of a Si substrate having mounting wiring for mounting the semiconductor chip on an insulating film provided on the upper surface side;
The semiconductor chip is an optoelectronic device in which the mounting electrode is connected to the mounting wiring via a conductive bonding material and is fixed to the support substrate,
The mounting electrode of the semiconductor chip is a current-carrying electrode for operating the laser diode, and a single electrode or a single electrode formed on an insulating film provided on the main surface side of the semiconductor chip independent of the current-carrying electrode. Consisting of multiple floating electrodes,
The mounting wiring of the support substrate includes a conductive wiring connected to the conductive electrode, and a floating wiring independent of the conductive wiring and connected to the floating electrode,
The mounting wiring and the floating wiring are connected to a ground potential,
The stray capacitance on the optical element side caused by the insulating film and the floating electrode on the main surface side of the semiconductor chip and the stray capacitance on the support substrate side caused by the insulating film and the floating wiring on the upper surface side of the support substrate are in series. Connected to
The current-carrying capacity on the optical element side caused by the insulating film and the current-carrying electrode on the main surface side of the semiconductor chip, and the current flowing on the support substrate side caused by the insulating film and the current-carrying wiring on the top surface of the support substrate Side capacitance is connected in series,
The stray capacitance and the current-carrying capacitance are connected in parallel.
[0027]
The energizing electrode has an elongated shape extending along the optical waveguide of the laser diode. One or more floating electrodes are arranged on both sides of the energizing electrode, and are arranged symmetrically with respect to the energizing electrode. The area of the floating electrode is larger than the area of the current-carrying electrode. SiO having a thickness of 1 μm or less on the upper surface of the supporting substrate 2 A film (insulating film) is formed. 2 A mounting wiring and a floating wiring are formed on the film. The bonding material has a thickness of 10 μm or less. The upper surface of the support substrate is provided with a guide groove for guiding an optical fiber that exchanges light with the laser diode. The insulating film on the main surface side of the semiconductor chip is a lower SiO 2 film. 2 It is formed of a film and an upper SiN film.
[0028]
According to the means (1), (a) in the semiconductor chip, the mounting electrode is divided into an energizing electrode and a floating electrode, and the mounting wiring to which the mounting electrode is connected is defined as an energizing wiring on the support substrate. When the semiconductor chip is fixed, the current-carrying electrodes are connected to the current-carrying wires, the floating electrodes are connected to the floating wires, and the current-carrying wires and the floating wires are connected to the ground. As a result, the current-carrying capacity of the current-carrying electrode and the insulating film portion on the semiconductor chip surface and the current-carrying wire of the supporting substrate side and the current-carrying capacity of the insulating film portion are connected in series, and the floating electrode and the insulating film portion on the semiconductor chip surface are connected. Is connected in series with the floating wiring of the supporting substrate side and the floating capacitance of the insulating film portion, so that the mounting capacitance of the semiconductor chip can be reduced. Since the mounting capacity is reduced, the rise / fall time during laser diode operation determined by the CR time constant can be reduced, and transmission characteristics (high-speed operation) can be improved.
[0029]
(B) Since the total area of the current-carrying electrode and the floating electrode is almost the same as that of a conventional low- / medium-speed semiconductor chip (semiconductor laser chip), a wire is used when mounting the semiconductor laser chip or connecting the electrodes to the semiconductor laser chip. The probability that the semiconductor laser chip peels off from the support substrate during the wire bonding to be connected can be reduced, and the reliability of mounting and wire bonding and the yield can be improved.
[0030]
(C) A conventional semiconductor laser chip mounting method can be used, and there is no need to use a special process, so that a low-cost optoelectronic device can be manufactured.
[0031]
(D) The current-carrying electrode has an elongated shape extending along the optical waveguide of the laser diode, enabling efficient power supply and stable laser oscillation.
[0032]
(E) Since one or more floating electrodes are arranged symmetrically with respect to the current-carrying electrode, the surface of the semiconductor chip can be uniformly connected to the supporting substrate without contacting the surface. Further, since the floating electrodes are provided symmetrically, when the bonding material is melted, the mounting position of the semiconductor chip is determined in a self-aligned manner by the action of the surface tension of the bonding material, and the mounting yield is improved. The fact that the thickness of the bonding material is 10 μm or less is also a condition under which the self-alignment alignment can be performed with good reproducibility.
[0033]
(F) Since the pn junction of the laser diode is close to the support substrate and is so-called junction-down mounting, heat generated at the pn junction can be effectively radiated to the outside via the support substrate.
[0034]
(G) Since the supporting substrate has a resistivity of 500 Ωcm or more, generation of a leakage current can be suppressed.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
[0036]
(Embodiment 1)
1 to 12 are diagrams relating to an optical communication module for transmission (optoelectronic device) according to an embodiment (Embodiment 1) of the present invention. In the first embodiment, an example in which the present invention is applied to a transmission optical communication module (an optoelectronic device) that can be used for high-speed transmission of 10 Gbps class or higher will be described.
[0037]
As shown in FIG. 2, the transmission optical communication module 10 according to the first embodiment is made of a flat rectangular ceramic case 11 and a metal case that is overlapped so as to cover the case 11 and fixed by a bonding material. A sealing body (package) 13 is formed with the cap 12. Case 11 is made of alumina (Al 2 O 3 ), And has a multilayer wiring structure. The cap 12 is formed of an iron-nickel alloy such as Kovar.
[0038]
A total of eight L-shaped (gull-wing) metal leads 14 are fixed to each side surface of the case 11. The lead 14 serves as an external electrode terminal, and is connected to an electrode portion 15 metallized on the side surface of the case 11 with a conductive bonding material (not shown). Therefore, the external electrode terminals are of the surface mounting type. Some of the electrode portions 15 are connected to the cap 12. The dotted portions shown in FIG. 2 indicate that the portions are conductive. Therefore, the upper surface of the sealing body 13 is structured to be electromagnetically shielded by the metal cap 12.
[0039]
An optical fiber cable 17 protrudes from one end of the case 11. The optical fiber cable 17 is inserted into a groove provided in the case 11 and fixed to the case 11 with an adhesive (not shown). The optical fiber cable 17 has an optical fiber core 18 penetrating the center thereof. The optical fiber core wire 18 has a structure covered with a jacket or the like. Although not shown, the optical fiber core 18 includes a core having a diameter of 10 μm and a cladding having a diameter of 125 μm covering the core.
[0040]
As an example, the length of the sealing body (package) 13 is 18.5 mm, the width is 7.4 mm, and the height is 2.7 mm. The difference in height between the mounting surface, which is the lower surface of the lead 14, and the bottom surface of the sealing body 13 is 0.5 mm, and the lower surface of the lead 14 protrudes from the bottom surface of the sealing body 13.
[0041]
The optical communication module for transmission 10 of the first embodiment is a ceramic package in which external electrode terminals have eight pins (leads). FIG. 3 is an equivalent circuit diagram of the optical communication module for transmission 10 of the first embodiment. A laser diode (LD), a photodiode (PD) for monitoring, a thermistor (Th) for temperature detection, an inductor (L: chip inductor), and a resistor (R: adjustment resistor) are incorporated in the sealing body 13. ing. In FIG. 3, the numbers 1 to 8 assigned to the terminals indicate pins 1 to 8, respectively.
[0042]
A thermistor (Th) is connected between pins 1 and 2, pins 4 and 5 are connected with a photodiode (PD: light receiving element), pin 4 is a cathode electrode for PD, and pin 5 is an anode for PD. It becomes an electrode. The pin 6 is connected to an LD (semiconductor laser), serves as an anode electrode for the LD, and is set to a ground (GND) potential. Pin 3 is connected to an LD via an inductor (L) and serves as a cathode electrode for DC bias. The pin 7 is connected to the LD via a resistor (R: adjustment resistor) and serves as a cathode electrode for inputting a high-frequency signal. Pin 8 is a ground terminal.
[0043]
4 is a plan view of the transmission optical communication module 10 with the cap 12 removed, FIG. 5 is a schematic cross-sectional view along the extending direction of the optical fiber core 18, and FIG. 6 is a schematic view along a direction orthogonal to the optical fiber core 18. FIG.
[0044]
As shown in FIGS. 4 and 5, grooves 17a and 18a for guiding the optical fiber cable 17 and the optical fiber core 18 are provided along the center of one end of the case 11 made of ceramic. The jacket as a protective tube is removed from the distal end side of the optical fiber cable 17, and the optical fiber core wire 18 is exposed. The optical fiber core wire 18 is also simply called an optical fiber. The optical fiber cable 17 is put in the groove 17a, and the optical fiber core wire 18 on the distal end side of the optical fiber cable 17 is put in the groove 18a and guided. The optical fiber core wire 18 is fixed by an adhesive 19 at a groove 18a as shown in FIG. The base portion of the case 11 of the optical fiber cable 17 is closed with an adhesive (not shown) so as to prevent moisture that travels along the optical fiber cable 17 and enters the package 13.
[0045]
As shown in FIG. 5 and FIG. 6, on the tip end side where the optical fiber core wire 18 extends, the middle bottom of the case 11 is further lowered, and a support substrate (platform) 20 made of a Si substrate is fixed to this lower portion. Have been. The distal end portion of the optical fiber core wire 18 is inserted into a guide groove 22 (see FIG. 1) provided on the upper surface of the support substrate 20, and is fixed to the support substrate 20 by an adhesive 30.
[0046]
FIG. 7 is an enlarged schematic view of a part of the case 11 and a support substrate (silicon platform) 20. The dotted portion on the upper surface of the support substrate 20 indicates a conductive portion, and is formed of a conductive layer. The conductor layer forms a mounting pad for fixing the semiconductor laser chip and the light receiving element and a wire pad for connecting a wire. Some of the conductive layers constitute wiring. The portions indicated by dots on the outside of the support substrate 20 are conductive layers formed on the upper surface of the case 11 made of ceramic, and constitute connection / mounting pads and wire pads for mounting inductors, adjustment resistors, and thermistors. ing. The conductive layer provided on the case 11 is electrically connected to the electrode portions 15 formed on both sides of the case 11 via through holes and inner layers. Then, by mounting components and connecting predetermined portions with wires, an equivalent circuit as shown in FIG. 3 is configured. As a high-speed transmission line, a grounded coplanar transmission line is formed as shown in the lower center of FIG.
[0047]
As shown in FIG. 7, a semiconductor chip (semiconductor laser chip) 21 in which a laser diode is incorporated is mounted at the center of the upper surface of the support substrate 20. One guide groove 22 (see FIG. 1) is provided on the upper surface of the support substrate 20 from one end (the right end in the figure) to the vicinity of the mounting portion of the semiconductor chip. A resin escape groove 23 is provided to intersect the guide groove 22. The support substrate 20 is made of a silicon substrate having a crystal plane orientation (100), and the width of the guide groove 22 having a V-shaped cross section is 138 to 143 μm (see FIG. 1). The optical axis of the optical fiber core 18 and the semiconductor laser chip 21 are aligned using the guide groove 22. Thereafter, the optical fiber core 18 is fixed to the support substrate 20 by the adhesive 30. Therefore, the forward emission light (laser light) of the semiconductor laser chip 21 is taken into the core of the optical fiber core wire 18 and transmitted to a predetermined location by the optical fiber.
[0048]
On the left side of the mounted semiconductor laser chip, a light receiving element (photodiode) 26 for receiving backward emitted light (laser light) emitted from the semiconductor laser chip is fixed. The semiconductor laser chip 21 is an edge emitting laser diode made of an InP-based semiconductor. The light receiving element 26 is a waveguide photodiode made of an InP-based semiconductor.
[0049]
Both the semiconductor laser chip 21 and the light receiving element 26 have electrodes on the upper and lower surfaces, and the electrodes on the lower surface are connected to the wiring of the support substrate 20 with Au-Sn having a thickness of about 3 to 5 μm. The semiconductor laser chip 21 is in a connection state in which a pn junction is located on the lower side, that is, a so-called junction-down mounting. Therefore, the emission height of the laser light is about 7 to 10 μm from the upper surface of the support substrate 20. The electrodes are formed of an Au / Pt / Ti film or an Au / Ni / Cr film.
[0050]
An inductor 35, a resistor (adjustment resistor) 36 and a thermistor 37 are mounted on the case 11 around the support substrate 20. The inductor 35 and the resistor 36 have a structure having electrodes on both ends, and the thermistor 37 has a structure having electrodes on the upper and lower surfaces. The inductor 35, the resistor 36, and the thermistor 37 are fixed to the electrically independent conductive layer portion of the case 11 via Au-Sn solder.
[0051]
The semiconductor chip 21, the light receiving element 26, the inductor 35 and a predetermined conductor layer are connected by a conductive wire 38 as shown in FIG. 7, and constitute an equivalent circuit as shown in FIG. The wires 38 are indicated by thick lines in FIG. Description of the connection relationship of the wires 38 is omitted.
[0052]
As shown in FIGS. 5 and 6, the hollow portion of the case 11 is filled with a moisture-resistant protective film 39 that is transparent to light transmitted through the optical fiber core 18. The protective film 39 includes the semiconductor chip 21, the light receiving element 26, the inductor 35, the resistor 36, the thermistor 37, the wire 38, the support substrate 20, the case 11, the conductor layer portion of the support substrate 20, and the optical fiber core 18. Is also suffering. Thereby, the moisture resistance of the optical communication module for transmission 10 is improved.
[0053]
Forward emitted light (laser light) emitted from the semiconductor chip 21 passes through the protective film 39 and is taken into the core of the optical fiber core wire 18, and backward emitted light (laser light) transmits through the protective film 39 and received by the light receiving element. The light reaches the light receiving surface 26. The protective film 39 is, for example, a soft gel-like silicon resin. The refractive index of the silicone resin at a wavelength of 1.3 μm is 1.4, which is substantially matched with the refractive index of the optical fiber. The protective film 39 is not limited to the silicon resin, but may be another material such as a silicone rubber, a low-stress epoxy resin, an acrylic resin, or a urethane resin.
[0054]
In the manufacture of such a transmission optical communication module 10, components are first mounted on the support substrate 20, and then the support substrate 20 is mounted on the case 11. Also, necessary parts are mounted on the case 11. Thereafter, a predetermined portion is connected with a conductive wire, and an optical fiber core wire (optical fiber) 18 is attached. Further, after covering the support substrate 20 and various components on the upper surface of the case 11 with the protective film 39, the cap 12 is attached to manufacture the optical communication module 10 for transmission.
[0055]
In a specific manufacturing process, for example, (1) the alignment mark 46 of the semiconductor chip 21 and the light receiving element 26 and the support substrate 20 is recognized by an infrared image, and mutual alignment is performed.
[0056]
(2) A predetermined load is applied to the semiconductor chip 21 and the light receiving element 26, and the semiconductor chip 21 and the preheated support substrate 20 are temporarily compressed.
[0057]
(3) The Au—Sn solder is reflowed, and the semiconductor chip 21 and the light receiving element 26 are fixed (mounted) on the support substrate 20.
[0058]
(4) The inductor 35, the adjustment resistor 36, and the thermistor 37 are fixed (mounted) to the case 11 with AuSn solder.
[0059]
(5) The support substrate 20 is fixed to the case 11 with an epoxy resin that is conductive and has high thermal conductivity.
[0060]
(6) The semiconductor chip 21 and the light receiving element 26 are connected to the wiring (conductor layer) of the support substrate 20 by a conductive wire 38. At this time, necessary wires are also connected by wires 38.
[0061]
(7) Insert the optical fiber core wire 18 into the guide groove 22 on the upper surface of the support substrate 20, align the optical axis with the laser diode, and fix the optical fiber to the support substrate 20 with the adhesive 30. As the adhesive 30, for example, an ultraviolet curing resin is used, and the resin is cured by irradiating ultraviolet rays to fix the optical fiber core wire 18 to the support substrate 20.
[0062]
(8) A predetermined amount of silicone resin is dropped into the case 11 and thermally cured to form a protective film 39. The protective film 39 forms the semiconductor chip 21, the light receiving element 26, the inductor 35, the resistor 36, Cover the thermistor 37, the wire 38, and the like.
[0063]
(9) The package 13 is formed by bonding the cap 12 to the case 11. For example, the cap 12 is fixed to the case 11 with an epoxy resin, and the components mounted inside the case 11 and the protective film 39 are sealed so as not to be seen.
[0064]
On the other hand, this is one of the features of the present invention. As shown in FIGS. 1 and 10, the mounting electrode responsible for the junction-down mounting of the semiconductor laser chip 21 includes a current-carrying electrode 41 and the semiconductor laser chip 21. It consists of a floating electrode 42 for fixing. The current-carrying electrode 41 has an elongated pattern extending along the optical waveguide of the semiconductor laser chip 21, and the floating electrodes 42 are provided on both sides of the current-carrying electrode 41, respectively, and are arranged symmetrically with respect to the current-carrying electrode 41. Have been. The floating electrode 42 serves as a reinforcing member for fixing the semiconductor laser chip 21 to the support substrate 20. Therefore, the area of the floating electrode 42 is larger (larger) than the area of the current-carrying electrode 41, and the reliability of fixing the semiconductor laser chip 21 is improved.
[0065]
In the first embodiment, one floating electrode 42 is provided on each side of the current-carrying electrode 41, but one or more, that is, a plurality of floating electrodes 42 may be provided. Also in this case, the floating electrode 42 is arranged symmetrically with respect to the current-carrying electrode 41, so that when the semiconductor laser chip 21 is mounted, it is reliably and stably mounted without preventing a displacement of the mounting of the semiconductor laser chip 21 or a melting of the solder. Is to be done.
[0066]
The mounting wiring provided on the upper surface of the support substrate 20 is also composed of a conductive wiring 43 having a pattern corresponding to the conductive electrode 41 and a floating wiring 44 having a pattern corresponding to the floating electrode.
[0067]
As a result, a circuit including the parasitic resistances R1, R2, R10 and the parasitic capacitances C1, C11, C2, C21 is formed as shown in FIGS. 10 and 11A. R1 is connected in series with the LD, C1 and C11 are connected in series, C2 and C21 are connected in series, both are connected in parallel, R2 is a resistance in the support substrate 20 connecting both, and R10 is The resistance of the support substrate 20 connected to the ground potential.
[0068]
As can be seen from FIG. 10, C1 is a parasitic capacitance between the semiconductor and the conducting electrode 41 sandwiching the insulating film 82 on the main surface of the semiconductor chip 21, and C11 is sandwiching the insulating film 85 on the upper surface of the support substrate 20. This is the parasitic capacitance between the current supply wiring 43 and the support substrate 20. C2 is the parasitic capacitance between the floating electrode 42 and the semiconductor with the insulating film 82 on the main surface of the semiconductor chip 21 interposed therebetween, and C21 is the floating wiring 44 with the insulating film 85 on the upper surface of the support substrate 20 and the support substrate. 20 is the parasitic capacitance.
[0069]
The support substrate 20 is made of a Si substrate having a resistivity of 500 Ωcm or more, and an insulating film (SiO 2) having a thickness of 1 μm or less 2 A film 85 is formed, and the current-carrying wiring 43 and the floating wiring 44 are formed on the insulating film 85. Since the supporting substrate 20 has a resistivity of 500 Ωcm or more, generation of a leakage current can be suppressed. The insulating film 85 has a thickness of, for example, 0.3 μm or less in order to increase the heat dissipation effect. That is, the insulating film 85 needs to have a thickness of 1 μm or less in order to increase the heat dissipation effect.
[0070]
The insulating film 82 of the semiconductor chip 21 has the same thickness, and the capacitance per floating electrode 42 is about 0.7 pF. By connecting the semiconductor chip 21 to the support substrate 20 with a parasitic capacitance in series via Au-Sn solder, it is possible to realize a mounting capacitance of about １ ／ or less of the capacitance of the laser diode unit alone.
[0071]
12A and 12B show actual measurement results of the frequency band of the transmission optical communication module 10 of the first embodiment, including an integrated structure in which the electrodes are not divided. The measurement sample is obtained by mounting a support substrate 20 on which a semiconductor chip 21 is mounted and on which an optical fiber core wire 18 is also fixed, on a submount with a 50Ω termination resistor. FIGS. 12A and 12B are graphs showing the correlation between the frequency (GHz) and the intensity (dB) of the measurement sample.
[0072]
In the case of the integral structure in which the electrodes are not divided, as shown in FIG. 12B, a roll-off falling from the low frequency region is seen. In the case of the divided structure of the first embodiment in which the electrodes are divided, FIG. As shown in ()), no roll-off is observed, indicating that the band extends to about 13 GHz including the rise of the relaxation oscillation frequency of the laser. Thereby, high frequency characteristics are improved. Further, high-speed driving in a high frequency range can be achieved.
[0073]
On the upper surface of the support substrate 20, there is provided a lead-out wiring 45 connected to the current supply wiring 43 and connected to the ground electrode 49. Since there is a concern about an increase in the inductance component due to the elongated lead wiring 45, in order to minimize the inductance component, a pattern is adopted in which the area of the floating electrode 42 at the rear part (the rear emission surface side) of the LD is reduced. It is connected to the ground electrode 49.
[0074]
Further, an alignment mark 46 is provided symmetrically with respect to the energizing wiring 43. The other electrode 47 is provided on the back surface of the semiconductor laser chip 21, that is, on the surface opposite to the main surface which is the mounting surface for junction-down mounting. The wire 38 is connected to the electrode 47 as shown in FIG. An insulating film (SiO 2) is formed on the upper surface of the support substrate 20. 2 A film 85 is provided. On the insulating film 85, a current-carrying wiring 43, a floating wiring 44, a lead-out wiring 45, and an alignment mark 46 are formed. The current-carrying wiring 43, the floating wiring 44, the lead-out wiring 45, and the alignment mark 46 are formed by an ordinary photolithography technique or an etching technique after forming an insulating film 85 to a predetermined thickness on the upper surface of the support substrate 20.
[0075]
FIG. 9 is a schematic diagram in which the semiconductor laser chip 21 is mounted on the upper surface of the support substrate 20. As shown in FIG. 9, the energizing electrode 41 of the semiconductor laser chip 21 and the energizing wiring 43 of the support substrate 20 are connected by a conductive bonding material 86, and the floating electrode 42 of the semiconductor laser chip 21 and the floating of the support substrate 20. The wires 44 are connected by a conductive bonding material 86 having a thickness of 10 μm or less. The bonding material 86 is, for example, Au-Sn solder and has a thickness of 3 to 5 μm. Thereby, the height of the semiconductor laser chip 21 at which the laser light is emitted becomes 7 to 10 μm from the upper surface of the support substrate 20.
[0076]
The supporting substrate 20 is made of Al 2 O 3 When it is formed of an insulating material such as the above, the mounting wiring can be formed directly on the upper surface, and the formation of the insulating film 85 becomes unnecessary.
[0077]
As shown in FIG. 10, a semiconductor laser (laser diode) having a ridge structure (convex structure) is formed on the semiconductor laser chip 21 of the first embodiment. The laser diode has an edge-emitting structure formed of an InP-based semiconductor. The portion of the active layer 81 corresponding to the ridge 80 forms an optical waveguide (resonator). The description and description of each layer including the cladding layers above and below the active layer and the layers are omitted, and only the symbol of the laser diode (LD) is shown. The main surface of the semiconductor laser chip 21 has an insulating film (SiO 2) except for the ridge 80. 2 Film 82).
[0078]
The current-carrying electrode 41 has a band shape (stripe shape) having a predetermined width, and has a structure electrically connected to one conductivity type region of a pn junction of a laser diode. The other conductivity type region has a structure electrically connected to the electrode 47.
[0079]
However, the floating electrode 42 is formed on the insulating film 82 so as to be separated and independent from the current-carrying electrode 41. That is, in the state of the semiconductor laser chip 21, the floating electrode 42 is electrically independent and in a floating state. The floating electrode 42 constitutes an electrically and mechanically separated electrode (stud electrode) for fixing the semiconductor laser chip 21 to the support substrate 20, and does not constitute a power supply electrode for supplying electricity. The area of the floating electrode 42 is larger (wider) than the conducting electrode 41. This is because the floating electrode 42 plays a role in increasing the mounting strength (joining strength). The power supply electrode 41 for oscillating the laser diode plays a major role in the power supply electrode 41.
[0080]
On the other hand, an insulating film (SiO 2) 2 A film 85 is provided, and on the insulating film 85, a current-carrying wiring 43, a floating wiring 44, an extraction wiring 45, and an alignment mark 46 are provided. The support substrate 20 is set to the ground potential.
[0081]
The circuit configuration of the laser diode part in the optical communication module for transmission 10 of the first embodiment is as shown in FIGS. 10 and 11A. The circuit configuration of the laser diode portion shown in FIGS. 20 and 21 is as shown in FIGS. 21 and 11B.
[0082]
In the case of the first embodiment, the mounting electrode and the mounting wiring are divided into a feed electrode and a fixing electrode, which is different from the integrated structure shown in FIG. The parasitic capacitance in the optical communication module for transmission 10 exists between the semiconductor and the electrode with the insulating film on the surface of the LD interposed therebetween. The pn junction also has a capacitance, but does not contribute as a capacitance during operation, that is, during current injection. Therefore, the LD has a parasitic capacitance proportional to the electrode area of the LD. On the other hand, the parasitic capacitance of the support substrate 20 exists between the electrode and the semiconductor with the insulating film provided on the upper surface of the support substrate 20 interposed therebetween. If the potential of the semiconductor is the same as that of the upper portion of the support substrate 20, the semiconductor does not function as a capacitor. Therefore, in the case of an integrated structure in which the potential of the semiconductor above the supporting substrate is the same and the electrodes are not divided, the capacitance of the LD becomes the effective capacitance. In the case of the divided structure in which the capacitance is separated and insulated from each other, the capacitance (C1) of the LD and the capacitance (C11) of the support substrate are connected in series.
[0083]
As is well known, when the capacitors C1 and C11 are connected in series, the combined capacitance C is
[0084]
(Equation 1)
1 / C = 1 / C1 + 1 / C11
That is,
[0085]
(Equation 2)
C = C1 · C11 / (C1 + C11)
Is represented by Therefore, a combined capacitance lower than the capacitance of the LD and the supporting substrate alone can be obtained. If the respective capacities are approximately the same, the combined capacity is controlled to about 1/2.
[0086]
When C1 = C11, C = C1 / 2
As a result, the CR time constant can be reduced. When the low efficiency of the supporting substrate is large, the impedance on the divided electrode side becomes higher, so that the high-frequency current is less likely to flow, which is more effective.
[0087]
The support substrate 50 is made of a Si substrate, and has an insulating film (SiO 2 A film 63 is provided, and a mounting wiring 54 having the same pattern as the mounting electrode 53 is provided on the insulating film 63. The mounting wiring 54 and the mounting electrode 53 are electrically and physically connected by the bonding material 52. The support substrate 50 becomes an electrode having the same potential as the package of the optoelectronic device, and is set to the ground potential.
[0088]
As a result, as shown in FIG. 21 and FIG. 11B, in the circuit, the resistance (R1) of the ridge 60 and the laser diode (LD) are connected in series between the support substrate 50 and the semiconductor chip 51. become. Further, since the insulating film 62 provided on the main surface side of the semiconductor chip 51 has a structure sandwiched between the electrodes, the capacitance C1 generated in a portion close to the ridge and the capacitance C1 generated in a relatively large area outside the ridge. Is connected in parallel with the resistor and the laser diode connected in series.
[0089]
According to the first embodiment, the following effects can be obtained.
[0090]
(1) In the semiconductor chip 21, the mounting electrode is divided into the conducting electrode 41 and the floating electrode 42, and in the support substrate 20, the mounting wiring to which the mounting electrode is connected is divided into the conducting wiring 43 and the floating wiring 44. When the semiconductor chip 21 is fixed, the power supply electrode 41 is connected to the power supply wiring 43, the floating electrode 42 is connected to the floating wiring 44, and the power supply wiring 43 and the floating wiring 44 are connected to the ground. As a result, the current-carrying capacitance C1 of the current-carrying electrodes 41 and the insulating film 82 on the surface of the semiconductor chip and the current-carrying capacitance C11 of the current-carrying wiring 43 and the insulating film 85 of the support substrate are connected in series. The floating capacitance C2 of the floating electrode 42 and the insulating film 82 and the floating capacitance C21 of the floating wiring 44 and the insulating film 85 on the support substrate side are connected in series, so that the mounting capacitance of the semiconductor chip 21 is reduced. Can be. Since the mounting capacity is reduced, the rise / fall time during laser diode operation determined by the CR time constant can be reduced, and transmission characteristics (high-speed operation) can be improved.
[0091]
(2) Since the total area of the current-carrying electrode 41 and the floating electrode 42 is substantially the same as that of a conventional low- / medium-speed semiconductor chip (semiconductor laser chip), when the semiconductor laser chip 21 is mounted or the electrode of the semiconductor laser chip is The probability that the semiconductor laser chip is peeled off from the support substrate 20 at the time of wire bonding for connecting the wires 38 to the wires 47 can be reduced, and the reliability of mounting and wire bonding and the yield can be improved.
[0092]
(3) A conventional semiconductor laser chip mounting method can be used, and there is no need to use a special process, so that a low-cost optoelectronic device can be manufactured.
[0093]
(4) The current-carrying electrode 41 has an elongated shape extending along the optical waveguide of the laser diode, enables efficient power supply, and enables stable laser oscillation.
[0094]
(5) Since one or more floating electrodes 42 are symmetrically arranged with the conducting electrode 41 interposed therebetween, the surface of the semiconductor laser chip 21 can be uniformly connected to the support substrate 20 without hitting the surface. . Further, since the floating electrodes 42 are provided symmetrically, when the bonding material 86 is melted, the mounting position of the semiconductor laser chip 21 is determined in a self-aligned manner by the action of the surface tension of the bonding material 86, thereby improving the mounting yield. I do. The fact that the thickness of the bonding material 86 is 10 μm or less is also a condition under which this self-alignment alignment can be performed with good reproducibility.
[0095]
(6) Since the pn junction of the laser diode is close to the support substrate and is so-called junction-down mounting, heat generated at the pn junction can be effectively radiated to the outside via the support substrate 20.
[0096]
(7) Since the supporting substrate 20 has a resistivity of 500 Ωcm or more, generation of a leakage current can be suppressed.
[0097]
(Embodiment 2)
FIG. 13 is a schematic cross-sectional view showing a connection state of a semiconductor chip incorporating a laser diode to a support substrate in an optoelectronic device according to another embodiment (Embodiment 2) of the present invention.
[0098]
The optoelectronic device according to the second embodiment is different from the optoelectronic device according to the first embodiment in that the current-carrying electrode 41 at the tip portion of the ridge 80 of the semiconductor laser chip 21 is connected to the current-carrying wiring 43 with a bonding material 86. The connection area is smaller than that of the optoelectronic device of the first embodiment, and has an effect of reducing C11 in FIGS. 10 and 11A. The optoelectronic device of the second embodiment also has the same effect as the optoelectronic device of the first embodiment.
[0099]
(Embodiment 3)
FIG. 14 is a schematic cross-sectional view showing a connection state of a semiconductor chip incorporating a laser diode to a support substrate in an optoelectronic device according to another embodiment (Embodiment 3) of the present invention.
[0100]
The optoelectronic device according to the third embodiment is different from the optoelectronic device according to the first embodiment in that, when the semiconductor laser chip 21 is fixed to the support substrate 20, both edge portions of the current-carrying electrode 41 are respectively connected to the current-carrying wiring 43 by the bonding material 86. It is connected and has the effect of reducing the stress applied to the optical waveguide (light emitting portion) in the ridge 80. The optoelectronic device of the second embodiment also has the same effect as the optoelectronic device of the first embodiment.
[0101]
(Embodiment 4)
FIGS. 15 to 18 are schematic views showing a mounting state of a semiconductor chip in which a semiconductor laser is incorporated in an optoelectronic device according to another embodiment (Embodiment 4) of the present invention. FIG. 15 is a schematic diagram showing a mounting state of a semiconductor chip in which a semiconductor laser is incorporated, FIG. 16 is a schematic plan view showing mounting electrodes, mounting wirings, and the like in a mounting portion of the semiconductor chip, and FIG. FIG. 18 is an equivalent circuit diagram of a semiconductor laser portion in the optoelectronic device.
[0102]
The optoelectronic device of the fourth embodiment is an example in which the optoelectronic device of the first embodiment has a plurality of floating electrodes 42, that is, three floating electrodes 42 sandwiching the conducting electrode 41. The floating electrodes 42 are arranged symmetrically with respect to the current-carrying electrodes 41, and are designed so that when the semiconductor laser chip 21 is mounted on the support substrate 20, no one-side contact or displacement occurs.
[0103]
The optoelectronic device of the fourth embodiment has the effect of further dividing the floating electrode 42 to further reduce the combined capacitance of the capacitance of the LD and the capacitance of the electrode, and to further reduce the CR time constant. Further, since the area of the entire floating electrode 42 is increased, there is an effect that the mechanical strength is further increased. The optoelectronic device of the fourth embodiment also has the same effect as the optoelectronic device of the first embodiment.
[0104]
Although the invention made by the inventor has been specifically described based on the embodiment, the present invention is not limited to the above embodiment, and various changes can be made without departing from the gist of the invention. Nor. In the embodiment, the example of the laser diode is shown as the optical element. However, other optical elements can be similarly applied and the same effect can be obtained. For example, the present invention can be similarly applied to an edge emitting diode.
[0105]
【The invention's effect】
The effects obtained by the typical inventions among the inventions disclosed in the present application will be briefly described as follows.
[0106]
(1) Since the mounting capacity of the semiconductor laser chip can be reduced, an optoelectronic device capable of reducing the rise / fall time during the operation of the laser diode determined by the CR time constant, improving the transmission characteristics, and enabling high-speed driving. Can be provided.
[0107]
(2) It is possible to provide an optoelectronic device capable of improving reliability and production yield.
[0108]
(3) It is possible to provide an optoelectronic device capable of reducing manufacturing costs.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing a semiconductor chip in which a laser diode is incorporated in an optoelectronic device according to an embodiment (Embodiment 1) of the present invention, and a supporting substrate on which the semiconductor chip is mounted.
FIG. 2 is a perspective view illustrating an appearance of the optoelectronic device according to the first embodiment.
FIG. 3 is an equivalent circuit diagram of the optoelectronic device according to the first embodiment.
FIG. 4 is a schematic plan view of the optoelectronic device of Embodiment 1 with a cap removed.
FIG. 5 is a schematic cross-sectional view of the optoelectronic device of Embodiment 1 with a cap removed.
FIG. 6 is a schematic cross-sectional view showing another cross section of the optoelectronic device of Embodiment 1 with the cap removed.
FIG. 7 is a schematic enlarged plan view of the inside of the package in the optoelectronic device of the first embodiment.
FIG. 8 is a schematic plan view showing a mounting state of a semiconductor chip on a support substrate in the optoelectronic device of the first embodiment.
FIG. 9 is a schematic sectional view taken along the line AA of FIG. 8;
FIG. 10 is a schematic enlarged view of a mounting portion of a semiconductor chip in the optoelectronic device of the first embodiment.
FIG. 11 is an equivalent circuit diagram of the optoelectronic device of the first embodiment and the semiconductor laser portion shown in FIG. 21;
FIG. 12 is a graph showing frequency characteristics of the optoelectronic device of the first embodiment and the semiconductor laser shown in FIG. 21;
FIG. 13 is a schematic cross-sectional view showing a connection state of a semiconductor chip incorporating a laser diode to a support substrate in an optoelectronic device according to another embodiment (Embodiment 2) of the present invention.
FIG. 14 is a schematic cross-sectional view showing a connection state of a semiconductor chip in which a laser diode is incorporated to a support substrate in an optoelectronic device according to another embodiment (Embodiment 3) of the present invention.
FIG. 15 is a schematic diagram showing a mounting state of a semiconductor chip in which a semiconductor laser is incorporated in an optoelectronic device according to another embodiment (Embodiment 4) of the present invention.
FIG. 16 is a schematic plan view illustrating mounting electrodes, mounting wiring, and the like in a mounting portion of a semiconductor chip in the optoelectronic device of Embodiment 4.
FIG. 17 is a schematic enlarged view of a mounting portion of a semiconductor chip in the optoelectronic device of Embodiment 4.
FIG. 18 is an equivalent circuit diagram of a semiconductor laser part in the optoelectronic device of the fourth embodiment.
FIG. 19 is a schematic diagram showing a mounting state of a semiconductor chip in which a conventional semiconductor laser is incorporated.
FIG. 20 is a schematic plan view showing a mounting electrode, a mounting wiring, and the like in a mounting portion of the conventional semiconductor chip.
FIG. 21 is a schematic enlarged view of a mounting portion of the conventional semiconductor chip.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Optical communication module for transmission, 11 ... Case, 12 ... Cap, 13 ... Sealing body (package), 14 ... Lead, 15 ... Electrode part, 17 ... Optical fiber cable, 17a, 18a ... Groove, 18 ... Optical fiber Core wire, 19 adhesive, 20 support substrate, 21 semiconductor chip (semiconductor laser chip), 22 guide groove, 23 resin escape groove, 26 light receiving element (photodiode), 30 adhesive, 35 inductor , 36: Resistance (adjustment resistance), 37: Thermistor, 38: Wire, 39: Protective film, 41: Conducting electrode, 42: Floating electrode, 43: Conducting wiring, 44: Floating wiring, 45: Leading wiring, 46 ... Alignment mark, 47 electrode, 49 ground electrode, 50 optical element mounting substrate (support substrate), 51 semiconductor chip, 52 bonding material, 53 mounting electrode, 54 mounting Wire, 55 ... lead wire, 56 ... alignment marks, 57 ... V-groove, 60 ... ridge, 61 ... active layer, 62 ... insulating film, 63 ... insulating film (SiO 2 80) ridge, 81 ... active layer, 82 ... insulating film, 85 ... insulating film (SiO) 2 Membrane), 86 ... bonding material.

Claims (18)

内部にｐｎ接合を有する光素子が形成され、主面に搭載用電極を有し、かつ前記ｐｎ接合は前記主面の反対側に位置する裏面よりも主面に近く位置している半導体チップと、
上面側に設ける絶縁層上に前記半導体チップを搭載する搭載用配線を有する支持基板とを有し、
前記半導体チップの前記搭載用電極は前記支持基板の前記搭載用配線に導電性の接合材を介して接続されてなる光電子装置であって、
前記半導体チップの前記搭載用電極は前記光素子を動作させるための通電用電極と、前記通電用電極から独立しかつ前記半導体チップの主面側に設けられる絶縁膜上に形成される単一または複数の浮遊電極とからなり、
前記支持基板の前記搭載用配線は前記通電用電極に接続される通電用配線と、前記通電用配線から独立しかつ前記浮遊電極に接続される浮遊配線とからなることを特徴とする光電子装置。A semiconductor chip in which an optical element having a pn junction is formed, a mounting electrode is provided on a main surface, and the pn junction is located closer to the main surface than a back surface located on the opposite side of the main surface; ,
A support substrate having mounting wiring for mounting the semiconductor chip on an insulating layer provided on the upper surface side,
The optoelectronic device, wherein the mounting electrode of the semiconductor chip is connected to the mounting wiring of the support substrate via a conductive bonding material,
The mounting electrode of the semiconductor chip is an energizing electrode for operating the optical element, and a single electrode formed on an insulating film provided on the main surface side of the semiconductor chip independent of the energizing electrode. Consisting of multiple floating electrodes,
The optoelectronic device according to claim 1, wherein the mounting wiring of the support substrate includes a current-carrying wire connected to the current-carrying electrode, and a floating wire independent of the current-carrying wire and connected to the floating electrode. 前記半導体チップの主面側の前記絶縁膜及び前記浮遊電極に起因する光素子側の浮遊容量と、前記支持基板の上面側の絶縁膜及び前記浮遊配線に起因する支持基板側の浮遊容量が直列に接続されていることを特徴とする請求項１に記載の光電子装置。A stray capacitance on the optical element side caused by the insulating film and the floating electrode on the main surface side of the semiconductor chip and a stray capacitance on the support substrate side caused by the insulating film and the floating wiring on the upper surface side of the support substrate are connected in series. 2. The optoelectronic device according to claim 1, wherein the optoelectronic device is connected to a device. 前記半導体チップの主面側の前記絶縁膜及び前記浮遊電極に起因する光素子側の浮遊容量と、前記支持基板の上面側の絶縁膜及び前記浮遊配線に起因する支持基板側の浮遊容量が直列に接続され、
前記半導体チップの主面側の前記絶縁膜及び前記通電用電極に起因する光素子側の通電側容量と、前記支持基板の上面側の絶縁膜及び前記通電用配線に起因する支持基板側の通電側容量が直列に接続され、
前記浮遊容量と前記通電側容量は並列に接続されていることを特徴とする請求項１に記載の光電子装置。The stray capacitance on the optical element side caused by the insulating film and the floating electrode on the main surface side of the semiconductor chip and the stray capacitance on the support substrate side caused by the insulating film and the floating wiring on the upper surface side of the support substrate are in series. Connected to
The current-carrying capacity on the optical element side caused by the insulating film and the current-carrying electrode on the main surface side of the semiconductor chip, and the current flowing on the support substrate side caused by the insulating film and the current-carrying wiring on the top surface of the support substrate Side capacitance is connected in series,
The optoelectronic device according to claim 1, wherein the stray capacitance and the current-side capacitance are connected in parallel. 前記通電用電極は前記光素子の光導波路に沿って延在する細長形状であることを特徴とする請求項１に記載の光電子装置。The optoelectronic device according to claim 1, wherein the energizing electrode has an elongated shape extending along an optical waveguide of the optical element. 前記浮遊電極は前記通電用電極を挟んで左右にそれぞれ一つ以上設けられていることを特徴とする請求項１に記載の光電子装置。2. The optoelectronic device according to claim 1, wherein one or more floating electrodes are provided on each of the left and right sides of the current-carrying electrode. 3. 前記浮遊電極は前記通電用電極に対して対称に配置されていることを特徴とする請求項５に記載の光電子装置。The optoelectronic device according to claim 5, wherein the floating electrode is symmetrically arranged with respect to the current-carrying electrode. 前記浮遊電極の面積は前記通電用電極の面積よりも広いことを特徴とする請求項１に記載の光電子装置。The optoelectronic device according to claim 1, wherein an area of the floating electrode is larger than an area of the current-carrying electrode. 前記搭載用配線及び前記浮遊配線はグランド電位に接続されることを特徴とする請求項１に記載の光電子装置。The optoelectronic device according to claim 1, wherein the mounting wiring and the floating wiring are connected to a ground potential. 前記支持基板の抵抗率が５００Ωｃｍ以上であることを特徴とする請求項１に記載の光電子装置。The optoelectronic device according to claim 1, wherein the resistivity of the support substrate is 500 Ωcm or more. 前記支持基板はシリコン基板であることを特徴とする請求項１に記載の光電子装置。The optoelectronic device according to claim 1, wherein the support substrate is a silicon substrate. 前記支持基板の上面に厚さ１μｍ以下のＳｉＯ２膜が形成され、このＳｉＯ２膜上に前記搭載用配線及び浮遊配線が形成されていることを特徴とする請求項１に記載の光電子装置。 2. The optoelectronic device according to claim 1, wherein an SiO 2 film having a thickness of 1 μm or less is formed on an upper surface of the support substrate, and the mounting wiring and the floating wiring are formed on the SiO 2 film. 前記接合材は１０μｍ以下の厚さであることを特徴とする請求項１に記載の光電子装置。The optoelectronic device according to claim 1, wherein the bonding material has a thickness of 10 μm or less. 前記通電用電極と前記通電用配線を接続する接合材は鉛錫半田以外の導電性の接合材であり、前記浮遊電極と前記浮遊配線を接続する接合材は鉛錫半田であることを特徴とする請求項１に記載の光電子装置。The bonding material that connects the current-carrying electrode and the current-carrying wiring is a conductive bonding material other than lead-tin solder, and the bonding material that connects the floating electrode and the floating wiring is lead-tin solder. The optoelectronic device according to claim 1. 前記半導体チップの主面及び前記支持基板の上面には対応する位置合わせ用のマークが設けられていることを特徴とする請求項１に記載の光電子装置。2. The optoelectronic device according to claim 1, wherein a corresponding alignment mark is provided on a main surface of the semiconductor chip and an upper surface of the support substrate. 前記支持基板の上面には、前記光素子と光の授受を行う光ファイバを案内する断面がガイド溝が設けられていることを特徴とする請求項１に記載の光電子装置。2. The optoelectronic device according to claim 1, wherein a guide groove having a cross section for guiding an optical fiber for transmitting and receiving light to and from the optical element is provided on an upper surface of the support substrate. 前記半導体チップの主面側の前記絶縁膜は下層のＳｉＯ２膜と、上層のＳｉＮ膜で形成されていることを特徴とする請求項１に記載の光電子装置。Wherein the insulating film on the main surface side of the semiconductor chip and the lower the SiO 2 film, an optical electronic device according to claim 1, characterized in that it is formed in the upper layer of the SiN film. 前記光素子はレーザダイオードであることを特徴とする請求項１に記載の光電子装置。The optoelectronic device according to claim 1, wherein the optical element is a laser diode. レーザダイオードが形成され、主面に搭載用電極を有し、かつレーザダイオードのｐｎ接合は前記主面の反対側に位置する裏面よりも主面に近く位置している半導体チップと、
前記半導体チップを搭載する搭載用配線を有する支持基板とを有し、
前記半導体チップは前記搭載用電極が導電性の接合材を介して前記搭載用配線に接続されて前記支持基板に固定されてなる光電子装置であって、
前記半導体チップの前記搭載用電極は前記レーザダイオードを動作させるための通電用電極と、前記通電用電極から独立しかつ前記半導体チップの主面側に設けられる絶縁膜上に形成される単一または複数の浮遊電極とからなり、
前記支持基板の前記搭載用配線は前記通電用電極に接続される通電用配線と、前記通電用配線から独立しかつ前記浮遊電極に接続される浮遊配線とからなり、
前記搭載用配線及び前記浮遊配線はグランド電位に接続されることを特徴とする光電子装置。A semiconductor chip in which a laser diode is formed, has a mounting electrode on a main surface, and a pn junction of the laser diode is located closer to the main surface than a back surface located on the opposite side of the main surface;
A support substrate having mounting wiring for mounting the semiconductor chip,
The semiconductor chip is an optoelectronic device in which the mounting electrode is connected to the mounting wiring via a conductive bonding material and is fixed to the support substrate,
The mounting electrode of the semiconductor chip is a current-carrying electrode for operating the laser diode, and a single electrode or a single electrode formed on an insulating film provided on the main surface side of the semiconductor chip independent of the current-carrying electrode. Consisting of multiple floating electrodes,
The mounting wiring of the support substrate includes a conductive wiring connected to the conductive electrode, and a floating wiring independent of the conductive wiring and connected to the floating electrode,
The optoelectronic device, wherein the mounting wiring and the floating wiring are connected to a ground potential.
JP2002354053A 2002-12-05 2002-12-05 Photoelectronic apparatus Pending JP2004184869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002354053A JP2004184869A (en) 2002-12-05 2002-12-05 Photoelectronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002354053A JP2004184869A (en) 2002-12-05 2002-12-05 Photoelectronic apparatus

Publications (1)

Publication Number Publication Date
JP2004184869A true JP2004184869A (en) 2004-07-02

Family

ID=32755186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002354053A Pending JP2004184869A (en) 2002-12-05 2002-12-05 Photoelectronic apparatus

Country Status (1)

Country Link
JP (1) JP2004184869A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073644A (en) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd Semiconductor laser device
JP2008090004A (en) * 2006-10-02 2008-04-17 Matsushita Electric Works Ltd Photoelectric conversion connector and manufacturing method
US7561610B2 (en) * 2004-03-30 2009-07-14 Sanyo Electric Co., Ltd. Semiconductor laser apparatus and optical apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7561610B2 (en) * 2004-03-30 2009-07-14 Sanyo Electric Co., Ltd. Semiconductor laser apparatus and optical apparatus
US8098699B2 (en) 2004-03-30 2012-01-17 Sanyo Electric Co., Ltd. Semiconductor laser apparatus and optical apparatus
JP2006073644A (en) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd Semiconductor laser device
JP4530768B2 (en) * 2004-08-31 2010-08-25 三洋電機株式会社 Semiconductor laser device
JP2008090004A (en) * 2006-10-02 2008-04-17 Matsushita Electric Works Ltd Photoelectric conversion connector and manufacturing method
US7510336B2 (en) 2006-10-02 2009-03-31 Matsushita Electric Works, Ltd. Plug-socket connector apparatus for optical fiber termination

Similar Documents

Publication Publication Date Title
US6467972B2 (en) Optical interconnection module
JP3803596B2 (en) Package type semiconductor device
KR101430634B1 (en) Optical Modules
JP3990090B2 (en) Optoelectronic device and manufacturing method thereof
JP4670384B2 (en) Method for manufacturing optical transmission assembly
US6726375B2 (en) Optical module, method for manufacturing optical module and optical communication apparatus
US6368890B1 (en) Top contact VCSEL with monitor
JP4015440B2 (en) Optical communication module
US20050201666A1 (en) Optical module, manufacturing method therefor, protective component, and protective component with electric wiring
JP3921940B2 (en) Optical transceiver module
US20040136725A1 (en) Optical communication device
JPWO2002089274A1 (en) Optical communication device
US6808316B2 (en) Optical communication module
JP2012226342A (en) Optical module, method of manufacturing optical module, and optical communication device
CN111293582A (en) Optical signal transmitting device
JP2002252407A (en) Light-emitting module
JP2001318283A (en) Optical module
JP3543189B2 (en) Semiconductor element package and semiconductor device
JP3888525B2 (en) Optical communication module
US6990262B2 (en) Optical module
JP3434473B2 (en) Silicon platform for optical module
JP2004184869A (en) Photoelectronic apparatus
JP2004200279A (en) Photoelectric device
US7192201B2 (en) Optical transmitting module having a de-coupling inductor therein
US7206518B2 (en) High speed optoelectronic subassembly and package for optical devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209