【０００１】
【発明の属する技術分野】
本発明は、放電灯の点灯を制御する放電灯点灯装置に関する。
【０００２】
【従来の技術】
従来、放電灯点灯装置１００’は、図６に示すように、電源３１、電源３１から供給される電源を安定化する直流安定化電源３２、スイッチ素子３３とチョークコイル３４と駆動回路３５とダイオード３６と電圧検出回路３７とから成り直流安定化電源３２からの電圧を昇圧又は降圧するチョッパ回路１１１、チョッパ回路１１１からの電圧を平滑する平滑用コンデンサ３８、駆動回路３９、４２、４３、４６とスイッチ回路４０、４１、４４、４５とから成り平滑用コンデンサ３８からの直流電圧を交流電圧に変換する極性反転回路１１２、バラスト（放電灯４９に流れる電流を規定値に制限し、安定な点灯動作を維持するもの）として機能するコイル４７とコンデンサ４８とから成り放電灯を点灯させるための高電圧を発生させる共振回路１１３、チョッパ回路１１１の出力電圧の制御及び極性反転回路１１２の交流電圧の周波数等の制御を行う制御部６０’を備え、コンデンサ４８と並列に接続される放電灯４９を点灯させている。
【０００３】
放電灯点灯装置１００’は、放電灯４９の点灯を開始する場合、制御部６０’が駆動回路３９、４２、４３、４６を用いて対角位置に配置されたスイッチ回路４０及びスイッチ回路４５の組とスイッチ回路４１及びスイッチ回路４４の組とを交互にオン・オフすることによって、両接続端ａｂ間に数１０ｋＨｚ〜数１００ｋＨｚの高周波電圧を発生させる。この高周波電圧によって共振回路１１３は、共振し、コンデンサ４８の端子間に高圧な共振電圧が発生する。そして、この高圧な共振電圧によって放電灯４９が点灯する。一方、電圧検出回路３７の検出電圧によって制御回路５１は、放電灯４９の点灯を検出すると、両接続端ａｂ間に数１０Ｈｚ〜数１００Ｈｚの低周波電圧が発生するように、スイッチ回路４０、４１、４４、４５の各組を交互にオン・オフする。
【０００４】
【発明が解決しようとする課題】
ところで、放電灯４９の構成やコイル４７のインピーダンスの特性等に応じて、放電灯４９の電力特性や仕様等（以下、これらを総称して放電灯４９の作動条件という）が異なる。このように放電灯４９の作動条件に応じて、逐一、放電灯点灯装置１００’の機械的な構成を変更すると、放電灯点灯装置１００’の製造コストの増加等の問題が生じるため、従来では、放電灯４９の作動条件に応じた電子的な設定を行うようにしている。
【０００５】
すなわち、放電灯４９の作動条件に対応する複数のビットの設定データを予め生成し、放電灯４９の点灯制御を行う前に、この設定データを、制御部６０’を構成するディジタル素子（例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ））に入力して、制御対象の放電灯４９に対応する作動条件を制御部６０’に設定していた。
【０００６】
その際、従来では、制御部６０’の設計を簡素化する等のため、制御部６０’の各入力ピンに設定データの１ビットを割り当てて、該設定データを制御部６０’にパラレルで入力する構成を採っていた。
【０００７】
ところが、この構成の場合、設定データのビット数を増加させてよりきめ細かな設定を行おうとすると、それに応じて制御部６０’の入力ピンを増加させる必要があり、この入力ピンの増加は、制御部６０’を搭載するＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の大型化やコストアップを招来することとなる。
【０００８】
本発明は、上記に鑑みてなされたものであり、放電灯点灯装置のＩＣの大型化やコストアップを招来することなく、設定データのビット数が増量可能な放電灯点灯装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、放電灯の作動条件を設定するための設定情報を記憶する記憶部と、前記設定情報を取り込み、この取り込んだ設定情報に対応する放電灯の作動条件の下で前記放電灯の点灯を制御する制御部とを備え、前記設定情報を前記記憶部と制御部との間でシリアルで通信することを特徴とするものである。
【００１０】
この発明によれば、記憶部から放電灯の作動条件を設定するための設定情報が制御部にシリアルで送出され、放電灯は、この設定情報に対応する放電灯の作動条件の下で制御部により点灯制御される。
【００１１】
このように、放電灯の作動条件を設定するための設定情報を記憶する記憶部を設け、設定情報を記憶部と制御部との間でシリアルで通信するようにしたので、設定データのビット数を増加させても、設定情報が入力される制御部の入力ピンの数を増加させる必要がない。その結果、制御部の大型化やコストアップを防止または抑制しつつ、設定データのビット数を増量し、よりきめ細かな作動条件の設定を行うことができる。
【００１２】
請求項２に記載の発明は、請求項１に記載の放電灯点灯装置において、前記制御部は、前記記憶部に記憶されている設定情報を複数回取り込み、今回の設定情報と前回の設定情報とを比較し、両者が一致しているか否かを判別する比較判別部を備えることを特徴とするものである。
【００１３】
この発明によれば、制御部は、記憶部に記憶されている設定情報を複数回取り込み、今回の設定情報と前回の設定情報とを比較し、両者が一致しているか否かを判別する比較判別部を備えたので、制御部と記憶部との間で発生した何らかの通信エラーにより、誤った設定情報が制御部に出力され、その設定情報に対応する放電灯の作動条件の下で放電灯の点灯が制御されるのを防止することができる。
【００１４】
請求項３に記載の発明は、請求項１または２に記載の放電灯点灯装置において、前記比較判別部は、今回の設定情報の取り込み動作と並行して、今回の設定情報と前回の設定情報とを１ビットずつ比較することを特徴とするものである。
【００１５】
この発明によれば、今回の設定情報の取り込み動作と並行して、今回の設定情報と前回の設定情報とを１ビットずつ比較するようにしたので、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを１ビットずつ比較する構成に比して、今回の設定情報をすべて取り込むまで保持（一時的に記憶）する記憶部が必要でない分、比較判別部の構成をコンパクト化することができる。また、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを一度に比較する構成では、比較対象の設定情報の組が今回又は前回の設定情報のビット数と同数組の設定情報が比較できる構成にする必要があるのに対して、本発明では１組の設定情報が比較できる構成で足りるから、比較判別部の構成をコンパクト化することができる。
【００１６】
請求項４に記載の発明は、請求項１ないし３のいずれかに記載の放電灯点灯装置において、放電灯の点灯状態を検出してアナログの検出信号を出力する検出部と、前記アナログ信号を所定ビット数のディジタル信号にＡＤ変換するＡＤ変換部とを備えるとともに、前記制御部は、前記ＡＤ変換部にクロック信号を出力するクロック出力部を備え、前記クロック出力部を前記記憶部に兼用することを特徴とするものである。
【００１７】
この発明によれば、ＡＤ変換部にクロック信号を出力するクロック出力部を記憶部に兼用するように構成したので、ＡＤ変換部と記憶部とにそれぞれ個別にクロック信号を出力する構成に比して、制御部の構成をコンパクト化することができる。
【００１８】
請求項５に記載の発明は、請求項２ないし４のいずれかに記載の放電灯点灯装置において、前記制御部は、複数回取り込まれた設定情報が全て一致すると、前記記憶部に通信可能に接続するインターフェース部の動作を停止する停止部を備えることを特徴とするものである。
【００１９】
この発明によれば、複数回取り込まれた設定情報が全て一致すると、記憶部に通信可能に接続するインターフェース部の動作を停止するので、制御部と記憶部との間で誤った通信が行われるのを確実に防止することができるとともに、この誤った通信による放電灯点灯装置の誤動作に起因して電力が浪費されるのを防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の構成については、同一の符号を付し、その説明を省略する。
【００２１】
図１は、本発明に係る放電灯点灯装置の一実施形態の構成を示す図である。
【００２２】
図１において、放電灯点灯装置１００は、電源３１、直流安定化電源３２、スイッチ素子３３とチョークコイル３４と駆動回路３５とダイオード３６と電圧検出回路３７とから成るチョッパ回路１１１、平滑用コンデンサ３８、駆動回路３９、４２、４３、４６とスイッチ回路４０、４１、４４、４５とから成る極性反転回路１１２及びバラストとして機能するコイル４７とコンデンサ４８とから成る共振回路１１３を備える。
【００２３】
電源３１から供給される電源は、直流安定化電源３２で電圧値が安定化され、チョッパ回路１１１に入力される。チョッパ回路１１１は、入力端と出力端との間にスイッチ素子３３とチョークコイル３４とが直列に接続され、スイッチ素子３３とチョークコイル３４との接続点にはダイオード３６のカソード側が接続される。そして、チョッパ回路１１１の出力端には、チョッパ回路１１１の出力電圧（平滑用コンデンサ３８の端子間電圧）を検出する電圧検出回路３７が設けられ、検出結果は、後述の制御部６０に出力される。
【００２４】
駆動回路３５は、制御信号に応じて所定のデューティ及び数１０ｋＨｚの高周波でスイッチ素子３３をオン・オフする。これによってチョッパ回路１１１は、入力電圧を所定の電圧値に昇圧又は降圧する。このスイッチ素子３３をオン・オフするデューティ及び周波数は、平滑用コンデンサ３８の端子電圧が極性反転回路１１２の負荷状態に応じて変化するので、この負荷状態に応じて調整される。スイッチ素子は、例えば、トランジスタである。
【００２５】
平滑用コンデンサ３８の出力電圧は、極性反転回路１１２に入力される。極性反転回路１１２は、直列に接続されたスイッチ回路４０及びスイッチ回路４４と、直列に接続されたスイッチ回路４１及びスイッチ回路４５とが並列に接続されてブリッジ回路を構成する。駆動回路３９は、スイッチ回路４０を駆動し、駆動回路４２は、スイッチ回路４１を駆動し、駆動回路４３は、スイッチ回路４４を駆動し、駆動回路４６は、スイッチ回路４５を駆動する。
【００２６】
極性反転回路１１２は、例えば、フルブリッジインバータ回路である。スイッチ回路４０、４１、４４、４５は、例えば、スイッチ素子とダイオードとの逆並列回路やＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などである。
【００２７】
スイッチ回路４０及びスイッチ回路４４の接続端ａとスイッチ回路４５及びスイッチ回路４８の接続端ｂとの間には、共振回路１１３が接続される。共振回路１１３は、直列に接続されたコイル４７とコンデンサ４８とから構成され、ソケットを介して放電灯４９がコンデンサ４８に並列に接続される。放電灯４９は、例えば、高圧水銀灯やナトリウムランプやメタルハライドランプなどの高輝度放電灯である。
【００２８】
Ａ／Ｄ変換器５０は、電圧検出回路３７で検出されたアナログの検出電圧値を所定ビット数のディジタル値にＡ／Ｄ変換するものである。
【００２９】
制御部６０は、駆動回路制御部６１とチョッパ制御部６２とを備えて構成される。
【００３０】
駆動回路制御部６１は、対角の位置に配置されたスイッチ回路４０及びスイッチ回路４５の組とスイッチ回路４１及びスイッチ回路４４の組とを交互にオン・オフさせるものである。これにより、極性反転回路１１２は、スイッチ回路４０とスイッチ回路４４との接続端ａと、スイッチ回路４１とスイッチ回路４５との接続端ｂとの間に、入力直流電圧の極性を周期的に反転させた交流電圧を発生させる。なお、制御回路１２は、各組が同時にオンになることがないようにスイッチングのタイミングを制御する。
【００３１】
チョッパ制御部６２は、Ａ／Ｄ変換器５０の出力信号（電圧検出回路３７で検出された出力電圧に対応するもの）に基づいて、出力端に並列接続した平滑用コンデンサ３８の端子間電圧が、始動制御や点灯制御に対応した所定の電圧値になるように制御信号を駆動回路３５に出力するものである。
【００３２】
放電灯点灯装置１００は、チョッパ制御部６２に対し、放電灯４９の電力特性（例えば、放電灯起動時の動作状態においては電力を早期に立ち上げ、起動して充分時間が経った定常時の動作状態に移行すると電力を低下させる）や仕様あるいはコイル４７のインピーダンスの特性等（以下、これらを総称して作動条件という）に応じた設定を行うように構成されている。例えば、放電灯４９に印加する最大電圧について、設定可能な複数の電圧値の中からその放電灯４９の作動条件に応じた電圧値の設定等を行う。
【００３３】
本実施形態においては、このような設定を行うための複数のビットからなるディジタルのデータ（以下、設定データという）が予め生成され、この設定データは、後述する外部メモリ７０に記憶されている。チョッパ制御部６２は、当該放電灯点灯装置１００への電源投入直後に設定データを外部メモリ７０から取り込んで保持し、該設定データに対応する放電灯４９の作動条件の下で、放電灯４９の点灯制御を行う（上記制御信号を駆動回路３５に出力する）。
【００３４】
このチョッパ制御部６２への設定データの設定を行うために、チョッパ制御部６２は、図２に示すように、以下に説明するクロック発生部６２１、出力指令部６２２、アドレス指定部６２３、比較判別部６２４、設定部６２５及び記憶部６２６を備えている。また、チョッパ制御部６２には、予め設定データが格納された外部メモリ７０がインターフェース部６３を介して通信可能に接続されており、チョッパ制御部６２は、この外部メモリ７０から設定データをシリアルで取り込むように構成されている。
【００３５】
このように、設定データを格納する外部メモリ７０を設け、チョッパ制御部６２は、外部メモリ７０からシリアルで設定データを取り込むように構成しているのは、次の理由に拠る。
【００３６】
すなわち、制御部に、設定データの各ビットに対応して入力ピン（図示せず）を設け、各入力ピンに設定データの１ビットを割り当てる形で該設定データを制御部にパラレルで入力するように構成した場合、この制御部には、外部メモリ７０から設定データを入力するための入力ピンが少なくとも設定データのビット数に対応する数だけ必要となるから、よりきめ細かな設定を行うべく設定データのビット数を増加させた場合には、ビット数の増加に伴って入力ピンを増加させる必要があり、その結果、制御部の大型化を招来することとなる。
【００３７】
一方、設定データの情報量はそれほど多くはなく、設定データの通信をシリアルで行ったとしても非常に短い時間、例えば数１００μ秒で該設定データの取り込みが完了するため、放電灯４９の点灯指示が放電灯点灯装置１００への電源投入と同時に行われた場合であっても、放電灯４９の点灯制御の開始が大幅に遅延することはなく、放電灯点灯装置１００は電源投入とほぼ同時に点灯制御を開始することができる。また、よりきめ細かな設定を行うべく設定データのビット数を増加させた場合であっても、設定データのビット数の増加により入力ピンを増加させる必要はないから、制御部６０の大型化を防止又は抑制することができる。以上の点に着目して、本実施形態では上記の構成を採用している。
【００３８】
クロック発生部６２１、出力指令部６２２及びアドレス指定部６２３は、図３に示す各信号を外部メモリ７０に出力するものである。図３は、クロック発生部６２１のクロック信号「ＳＫ」、出力指令部６２２の出力「ＣＳ」、アドレス指定部６２３の出力「ＤＩ」及び外部メモリ７０の出力「ＤＯ」を示すタイムチャートである。
【００３９】
図３に示すように、クロック発生部６２１は、所定の動作周波数を有して、Ａ／Ｄ変換器５０の出力タイミングの基準となるクロック信号を外部メモリ７０に出力するものであり、本実施形態では、クロック発生部６２１は、クロック信号を外部メモリ７０にも出力するようにしている。すなわち、クロック発生部６２１を、Ａ／Ｄ変換器５０と外部メモリ７０とに兼用するようにしている。これにより、クロック発生部６２１を、Ａ／Ｄ変換器５０と外部メモリ７０とにそれぞれ対応して備える場合に比べて、制御部６０の構成をコンパクト化することができる。
【００４０】
出力指令部６２２は、外部メモリ７０に設定データの出力を指示するための指示信号を外部メモリ７０に出力するものである。アドレス指定部６２３は、外部メモリ７０に出力させる設定データのアドレスを指定する信号を出力するものである。
【００４１】
図３に示すように、チョッパ制御部６２が外部メモリ７０から設定データを取り込む際には、まず、出力指令部６２２がハイ信号を出力して（図３の出力「ＣＳ」参照）、外部メモリ７０に設定データの出力を指示した後、アドレス指定部６２３が一時的にハイ信号を出力して（図３の出力「ＤＩ」参照）、外部メモリ７０に送信すべき設定データのアドレスを指定する。これを受けて、外部メモリ７０は、クロック発生部６２１のクロック信号「ＳＫ」に同期して瞬間的に「０」の信号を出力することで（図３の出力「ＤＯ」参照）チョッパ制御部６２と電気的に導通した後、「０」または「１」の設定データをシリアルでチョッパ制御部６２に送信する。
【００４２】
なお、図３において、外部メモリ７０の出力「ＤＯ」における矢印Ａ及びＢに示す期間の表示は、「０」または「１」のいずれか一方が制御部６０に出力されることを示すものである。また、矢印Ｃ，Ｄ及びＥの期間は、Ａ／Ｄ変換器５０からの出力が誤って外部メモリ７０に出力されるのを防止するため、制御部６０が外部メモリ７０との電気的な導通を断つハイインピーダンスの期間である。
【００４３】
このように、チョッパ制御部６２と外部メモリ７０との間では、クロック信号「ＳＫ」、出力「ＣＳ」、出力「ＤＩ」及び出力「ＤＯ」の授受を並行して行うとともに、出力「ＤＯ」（外部メモリ７０から出力される設定データ）については、シリアルで通信が行われるので、制御部６０を搭載するＩＣは、これらの通信を行うための入力ピンとして、チョッパ制御部６２と外部メモリ７０との間で授受される信号の種類の数（本実施形態では４つ）だけ備えていればよいことになる。
【００４４】
図３に示すように、本実施形態では、制御部６０と外部メモリ７０との間で発生した何らかの通信の異常により、誤った設定データがチョッパ制御部６２に出力され、その設定データに対応する放電灯４９の作動条件の下で放電灯４９が点灯制御されるのを防止するため、外部メモリ７０との間で、出力「ＣＳ」、出力「ＤＩ」及び設定データの通信を再度行い、１回目と２回目の通信で外部メモリ７０から出力された設定データが一致するか否かを比較するようにしている。
【００４５】
図４において、比較判別部６２４は、１回目の設定データと２回目の設定データとを比較して、両者が一致するか否かを判別するものであり、レジスタ６２４ａと比較器６２４ｂとを備えて構成されている。
【００４６】
レジスタ６２４ａは、外部メモリ７０から取り込んだ１回目の設定データを取り込み順に保持（一時的に記憶）するとともに、２回目の設定データが外部メモリ７０から１ビットずつ順に出力されるたびに、その出力された２回目の設定データと比較する１回目の設定データを順次シフトするものである。
【００４７】
例えば図４に示すように、１回目の通信において、「１，１，０，１，０，０，０，１，０，１」の計１０ビットの設定データが外部メモリ７０から出力されたものとすると、レジスタ６２４ａはその設定データを上記の順に保持する。また、後述する比較器６２４ｂにより、１回目の設定データのうち先頭のデータ「１」と２回目の最初の設定データ「１」とが比較（図４（ａ）参照）されると、レジスタ６２４ａは、図４（ｂ）〜（ｄ）に示すように、２回目の設定データ「１」，「０」，「１」…が外部メモリ７０から１ビットずつ順に出力されるたびに、「１，０，１，０，０，０，１，０，１，１」，「０，１，０，０，０，１，０，１，１，１」，「１，０，０，０，１，０，１，１，１，０」…のように、先頭の設定データを最後尾にシフトする。
【００４８】
比較器６２４ｂは、外部メモリ７０から出力された２回目の設定データと、１回目の設定データのうちレジスタ６２４ａにより比較対象として設定された先頭の設定データとを比較し、両者が一致するか否かを判別するものである。
【００４９】
このように、比較判別部６２４を、設定データの再度の読み込み動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成したことにより、次のような利点がある。
【００５０】
すなわち、例えば図４（ｅ）に示すように、外部メモリ７０から２回目の設定データを全て取り込んだ後、１回目の設定データと２回目の設定データとを１ビットずつ比較する構成とした場合にも、比較器６２４ｂには１組分の入力端子や回路構成を備えるだけで済むという利点があるが、本実施形態のように、設定データの再度の読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較する構成とすることで、さらに、２回目の設定データを保持するためのレジスタ６２４ａが不要となる。
【００５１】
また、シリアル通信かパラレル通信かに関らず、１回目及び２回目の全ての設定データ（１０組の設定データ）を同時に比較する構成とした場合には、比較器６２４ｂには１０組分の入力端子や回路構成が必要となるとともに、２回目の設定データを保持するためのレジスタ６２４ａが必要となるが、本実施形態のように、設定データの再度の読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成することで、比較器６２４ｂには１組分の入力端子や回路構成を備えるだけで済み、１回目及び２回目の全ての設定データを同時に比較する構成に比して、比較器６２４ｂを小型化することができる。
【００５２】
設定部６２５は、１回目の設定データと２回目の設定データが一致しない場合には、通信エラーとして、１回目及び２回目の設定データをリセット（消去）し、出力指令部６２２、アドレス指定部６２３及び外部メモリ７０に１回目の通信から再度行わせる。一方、設定部６２５は、１回目と２回目の設定データが全て一致した場合には、出力指令部６２２及びアドレス指定部６２３の出力をロー（「Ｌ」）に固定して、出力指令部６２２による設定データの出力指示やアドレス指定部６２３による設定データのアドレス指定を禁止するとともに、Ａ／Ｄ変換器５０からの出力が外部メモリ７０に誤って送信されるのを確実に防止すべく、インターフェース部６３の動作を停止させる。
【００５３】
記憶部６２６は、外部メモリ７０から読み込んだ設定データを、放電灯点灯装置１００への電源の供給が切断されるまで記憶し、電源が切断されるとリセット（消去）するものである。放電灯点灯装置１００は、記憶部６２６に格納された設定データに対応する放電灯４９の作動条件の下で、放電灯４９の点灯制御を行う。
【００５４】
外部メモリ７０は、設定データが書き換え可能なメモリである。外部メモリ７０は、上述したように、インターフェース部６３を介して制御部６０（チョッパ制御部６２）に通信可能に接続されており、制御部６０からの指示にしたがって、設定データを制御部６０に出力する。外部メモリ７０を、設定データが書き換え可能とされているので、放電灯４９の電力特性や仕様、あるいはコイル４７のインピーダンスの特性等の作動条件に応じた設定データに書き換えることができる。延いては、外部メモリ７０の設定データを書き換えるだけで、制御対象の放電灯４９に対応する作動条件の下でその放電灯４９を点灯制御することができる。
【００５５】
次に、本実施形態に係る放電灯点灯装置１００におけるチョッパ制御部６２の動作について説明する。図５は、チョッパ制御部６２の動作を示すフローチャートである。
【００５６】
図５に示すように、放電灯点灯装置１００に電源が投入される（ステップ♯１）と、クロック発生部６２１、出力指令部６２２及びアドレス指定部６２３によりクロック信号（「ＳＫ」），「ＣＳ」信号及び「ＤＩ」信号を外部メモリ７０に出力して、該外部メモリ７０から１回目の設定データの取り込みをシリアルで行う（ステップ♯２）。設定データの取り込みをシリアルで行うのは、設定データのビット数を増加による制御部６０の大型化やコストアップを防止または抑制するためである。
【００５７】
１回目の設定データの取り込みが終了する（ステップ♯２でＹＥＳ）と、比較判別部６２４により１回目の設定データを保持した後（ステップ♯３）、再度出力指令部６２２及びアドレス指定部６２３により出力「ＣＳ」及び出力「ＤＩ」を外部メモリ７０に出力して、該外部メモリ７０から２回目の設定データの取り込みをシリアルで行う（ステップ♯４）。ここで、外部メモリ７０から設定データを再度取り込むようにしているのは、通信の異常により、チョッパ制御部６２に誤った設定データが送信される等のエラーの発生を防止するためである。
【００５８】
そして、２回目の設定データを取り込みに並行して、比較判別部６２４により、１回目の設定データと２回目の設定データとを１ビットずつ比較する（ステップ♯５）。両者が一致している場合（ステップ♯５でＹＥＳ）には、１回目の設定データと２回目の設定データとの比較が全て完了したか否かを判断し（ステップ♯６）、その比較が完了していない場合（ステップ♯６でＮＯ）、１回目の設定データを１ビットシフトし（ステップ♯７）、外部メモリ７０から取り込んだ２回目の設定データについてステップ♯５，♯６の処理を行う。
【００５９】
このように、設定データをシリアルで通信し、外部メモリ７０から設定データを再度読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成しているのは、上述したように比較器６２４ｂの構成を小型化するとともに、レジスタ６２４ａの数を最小限に抑えるためである。
【００６０】
一方、ステップ♯５において、１回目の設定データと２回目の設定データとが一致していない場合（ステップ♯５でＮＯ）には、通信エラーと判断して（ステップ♯８）、再度ステップ♯２の処理から行う。
【００６１】
１回目の設定データと２回目の設定データとが全て一致する（ステップ♯６でＹＥＳ）と、設定部６２５により外部メモリ７０との間のインターフェース部６３の動作を停止し（ステップ♯９）、取り込んだ設定データを記憶部６２６により記憶する（ステップ♯１０）。１回目と２回目の設定データが全て一致すると外部メモリ７０との間のインターフェース部６３の動作を停止するのは、Ａ／Ｄ変換器５０からの出力が外部メモリ７０に誤って送信されるのを確実に防止し、かつ、この誤った通信による放電灯点灯装置１００の誤動作に起因して電力が浪費されるのを防止するために行っているものである。
【００６２】
以上のように、本実施形態では、設定データを記憶する外部メモリ７０を備え、この外部メモリ７０とチョッパ制御部６２との間で設定データをシリアルで通信するようにしたので、よりきめ細かな設定を行うべく設定データのビット数を増加させても、入力ピンを増加させる必要はない。よって、上記のように設定データのビット数を増加させても、制御部６０、延いては放電灯点灯装置１００のＩＣの大型化を防止又は抑制することができる。
【００６３】
また、制御部６０と外部メモリ７０との間で設定データ等の通信を２回行って、１回目と２回目の通信で外部メモリ７０から出力された設定データが一致するか否かを比較するようにしたので、チョッパ制御部６２と外部メモリ７０との間で発生した何らかの通信の異常により誤った設定データがチョッパ制御部６２に出力され、その設定データに対応する放電灯の作動条件の下で放電灯の点灯が制御されるのを確実に防止することができる。
【００６４】
さらに、設定データの再度の読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成したので、比較判別部６２４の構成を小型化することができる。
【００６５】
また、クロック発生部６２１をＡ／Ｄ変換器５０と外部メモリ７０とに兼用するようにしたので、クロック発生部６２１を、Ａ／Ｄ変換器５０と外部メモリ７０とにそれぞれ対応して備える場合に比べて、制御部の構成をコンパクト化することができる。
【００６６】
また、１回目と２回目の設定データが全て一致すると外部メモリ７０との間のインターフェース部６３の動作を停止させるようにしたので、Ａ／Ｄ変換器５０からの出力が外部メモリ７０に誤って送信されるのを確実に防止するとともに、この誤った通信による放電灯点灯装置１００の誤動作に起因して電力が浪費されるのを防止することができる。
【００６７】
また、外部メモリ７０は、設定データが書き換え可能とし、放電灯４９の電力特性や仕様、あるいはコイル４９のインピーダンスの特性等の作動条件に応じた設定データに書き換えることができるようにしたので、外部メモリ７０の設定データを書き換えるだけで、制御対象の放電灯４９に対応する作動条件の下でその放電灯４９を点灯制御することができる。
【００６８】
なお、本発明は、上記実施形態に限らず、次の変形形態（１）が採用可能である。
（１）同一のアドレスのデータを２回読み込むようにしているが、読み込み回数は、２回に限られず、何回でもよい。この場合、連続する回の各設定データを比較判別部６２４により比較するように構成するとよい。
【００６９】
【発明の効果】
請求項１に記載の発明によれば、放電灯の作動条件を設定するための設定情報を記憶する記憶部を設け、設定情報を記憶部と制御部との間でシリアルで通信するようにしたので、設定データのビット数を増加させても、設定情報が入力される制御部の入力ピンの数を増加させる必要がない。その結果、制御部の大型化やコストアップを防止または抑制しつつ、設定データのビット数を増量し、よりきめ細かな作動条件の設定を行うことができる。
【００７０】
請求項２に記載の発明によれば、制御部は、記憶部に記憶されている設定情報を複数回取り込み、今回の設定情報と前回の設定情報とを比較し、両者が一致しているか否かを判別する比較判別部を備えたので、制御部と記憶部との間で発生した何らかの通信エラーにより、誤った設定情報が制御部に出力され、その設定情報に対応する放電灯の作動条件の下で放電灯の点灯が制御されるのを防止することができる。
【００７１】
請求項３に記載の発明によれば、今回の設定情報の取り込み動作と並行して、今回の設定情報と前回の設定情報とを１ビットずつ比較するようにしたので、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを１ビットずつ比較する構成に比して、今回の設定情報をすべて取り込むまで保持（一時的に記憶）する記憶部が必要でない分、比較判別部の構成をコンパクト化することができる。また、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを一度に比較する構成では、比較対象の設定情報の組が今回又は前回の設定情報のビット数と同数組の設定情報が比較できる構成にする必要があるのに対して、本発明では１組の設定情報が比較できる構成で足りるから、比較判別部の構成をコンパクト化することができる。
【００７２】
請求項４に記載の発明によれば、ＡＤ変換部にクロック信号を出力するクロック出力部を記憶部に兼用するように構成したので、ＡＤ変換部と記憶部とにそれぞれ個別にクロック信号を出力する構成に比して、制御部の構成をコンパクト化することができる。
【００７３】
請求項５に記載の発明によれば、複数回取り込まれた設定情報が全て一致すると、記憶部に通信可能に接続するインターフェース部の動作を停止するので、制御部と記憶部との間で誤った通信が行われるのを確実に防止することができるとともに、この誤った通信による放電灯点灯装置の誤動作に起因して電力が浪費されるのを防止することができる。
【図面の簡単な説明】
【図１】本発明にかかる放電灯点灯装置の一実施形態の構成を示す図である。
【図２】チョッパ制御部の制御ブロックを示す図である。
【図３】クロック発生部のクロック信号「ＳＫ」、出力指令部の出力「ＣＳ」、アドレス指定部の出力「ＤＩ」及び外部メモリの出力「ＤＯ」を示すタイムチャートである。
【図４】比較判別部の動作を示す説明図である。
【図５】チョッパ制御部の動作を示すフローチャートである。
【図６】従来の放電灯点灯装置の構成を示す図である。
【符号の説明】
１００ 放電灯点灯装置
５０ Ａ／Ｄ変換器
６０ 制御部
６２ チョッパ制御部
６２１ クロック発生部
６２２ 出力指令部
６２３ アドレス指定部
６２４ 比較判別部
６２５ 設定部
６２６ 記憶部
６３ インターフェース部
７０ 外部メモリ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a discharge lamp lighting device that controls lighting of a discharge lamp.
[0002]
[Prior art]
Conventionally, as shown in FIG. 6, a discharge lamp lighting device 100 ′ includes a power supply 31, a stabilized DC power supply 32 for stabilizing the power supplied from the power supply 31, a switch element 33, a choke coil 34, a drive circuit 35, and a diode. And a voltage detecting circuit 37 for boosting or stepping down the voltage from the stabilized DC power supply 32, a smoothing capacitor 38 for smoothing the voltage from the chopper circuit 111, and driving circuits 39, 42, 43, 46; A polarity inverting circuit 112 composed of switch circuits 40, 41, 44, and 45 for converting a DC voltage from the smoothing capacitor 38 into an AC voltage, and a ballast (a current flowing through the discharge lamp 49 is limited to a specified value, and a stable lighting operation is performed. A resonance circuit that generates a high voltage for lighting the discharge lamp, which is composed of a coil 47 functioning as 113, a control unit 60 'for controlling the output voltage of the chopper circuit 111 and controlling the frequency of the AC voltage of the polarity inversion circuit 112, etc., and turns on the discharge lamp 49 connected in parallel with the capacitor 48.
[0003]
When starting the lighting of the discharge lamp 49, the discharge lamp lighting device 100 ′ uses the control circuits 60 ′ of the switch circuits 40 and 45 arranged at diagonal positions using the drive circuits 39, 42, 43, 46. By alternately turning on / off the set and the set of the switch circuit 41 and the switch circuit 44, a high-frequency voltage of several tens of kHz to several hundreds of kHz is generated between both connection terminals ab. The high frequency voltage causes the resonance circuit 113 to resonate, and a high resonance voltage is generated between the terminals of the capacitor 48. Then, the discharge lamp 49 is turned on by the high resonance voltage. On the other hand, when the control circuit 51 detects the lighting of the discharge lamp 49 based on the detection voltage of the voltage detection circuit 37, the switch circuits 40 and 41 generate a low frequency voltage of several tens Hz to several hundreds Hz between both connection terminals ab. , 44, 45 are turned on and off alternately.
[0004]
[Problems to be solved by the invention]
Incidentally, the power characteristics, specifications, and the like of the discharge lamp 49 (hereinafter, these are collectively referred to as operating conditions of the discharge lamp 49) differ depending on the configuration of the discharge lamp 49, the impedance characteristics of the coil 47, and the like. As described above, if the mechanical configuration of the discharge lamp lighting device 100 'is changed in accordance with the operating conditions of the discharge lamp 49, problems such as an increase in the manufacturing cost of the discharge lamp lighting device 100' occur. The electronic setting according to the operating condition of the discharge lamp 49 is performed.
[0005]
That is, a plurality of bits of setting data corresponding to the operating conditions of the discharge lamp 49 are generated in advance, and before the lighting control of the discharge lamp 49 is performed, the setting data is converted into a digital element (for example, an ASIC) constituting the control unit 60 ′. (Application Specific Integrated Circuit) or FPGA (Field Programmable Gate Array), and the operating conditions corresponding to the discharge lamp 49 to be controlled are set in the control unit 60 ′.
[0006]
At that time, conventionally, in order to simplify the design of the control unit 60 ′, one bit of the setting data is assigned to each input pin of the control unit 60 ′, and the setting data is input to the control unit 60 ′ in parallel. Was adopted.
[0007]
However, in the case of this configuration, if the number of bits of the setting data is increased to perform more detailed setting, it is necessary to increase the number of input pins of the control unit 60 'accordingly. This leads to an increase in the size and cost of an integrated circuit (IC) on which the unit 60 'is mounted.
[0008]
The present invention has been made in view of the above, and an object of the present invention is to provide a discharge lamp lighting device capable of increasing the number of bits of setting data without increasing the size and cost of an IC of the discharge lamp lighting device. Aim.
[0009]
[Means for Solving the Problems]
According to the first aspect of the present invention, there is provided a storage unit for storing setting information for setting operating conditions of a discharge lamp, fetching the setting information, and under operating conditions of the discharge lamp corresponding to the fetched setting information. A control unit for controlling lighting of the discharge lamp, wherein the setting information is serially communicated between the storage unit and the control unit.
[0010]
According to the present invention, the setting information for setting the operating condition of the discharge lamp is sent from the storage unit to the control unit in serial, and the discharge lamp is controlled by the control unit under the operating condition of the discharge lamp corresponding to the setting information. The lighting is controlled by.
[0011]
As described above, the storage unit for storing the setting information for setting the operating conditions of the discharge lamp is provided, and the setting information is serially communicated between the storage unit and the control unit. Is increased, it is not necessary to increase the number of input pins of the control unit to which the setting information is input. As a result, the number of bits of the setting data can be increased, and more detailed setting of operating conditions can be performed while preventing or suppressing an increase in the size and cost of the control unit.
[0012]
According to a second aspect of the present invention, in the discharge lamp lighting device according to the first aspect, the control unit fetches the setting information stored in the storage unit a plurality of times, and sets the current setting information and the previous setting information. And a comparison / determination unit that determines whether or not the two coincide with each other.
[0013]
According to the present invention, the control unit fetches the setting information stored in the storage unit a plurality of times, compares the current setting information with the previous setting information, and determines whether or not both match. Since a discriminator is provided, erroneous setting information is output to the controller due to any communication error occurring between the controller and the memory, and the discharge lamp is operated under the operating condition of the discharge lamp corresponding to the setting information. Can be prevented from being controlled.
[0014]
According to a third aspect of the present invention, in the discharge lamp lighting device according to the first or second aspect, the comparison and determination unit performs the current setting information and the previous setting information in parallel with the operation of capturing the current setting information. Are compared one bit at a time.
[0015]
According to the present invention, the current setting information and the previous setting information are compared one bit at a time in parallel with the operation of fetching the current setting information. Compared to the configuration in which the setting information of the current setting information is compared with the previous setting information one bit at a time, the configuration of the comparison determining unit is not necessary because the storage unit that holds (temporarily stores) all the setting information of the current time is not required. It can be made compact. In addition, in a configuration in which the current setting information is compared with the previous setting information at once after all the current setting information is fetched, the number of sets of setting information to be compared is equal to the number of bits of the current or previous setting information. However, in the present invention, a configuration in which one set of setting information can be compared is sufficient, so that the configuration of the comparison determination unit can be made compact.
[0016]
According to a fourth aspect of the present invention, in the discharge lamp lighting device according to any one of the first to third aspects, a detection unit that detects a lighting state of the discharge lamp and outputs an analog detection signal; An A / D conversion unit for performing A / D conversion to a digital signal having a predetermined number of bits; and the control unit includes a clock output unit for outputting a clock signal to the A / D conversion unit, and the clock output unit is also used as the storage unit. It is characterized by the following.
[0017]
According to the present invention, since the clock output unit that outputs the clock signal to the AD conversion unit is also used as the storage unit, it is compared with a configuration in which the clock signal is individually output to the AD conversion unit and the storage unit. Thus, the configuration of the control unit can be made compact.
[0018]
According to a fifth aspect of the present invention, in the discharge lamp lighting device according to any one of the second to fourth aspects, the control unit can communicate with the storage unit when all of the setting information captured a plurality of times match. A stop unit for stopping the operation of the interface unit to be connected is provided.
[0019]
According to the present invention, when all of the setting information captured a plurality of times match, the operation of the interface unit communicably connected to the storage unit is stopped, so that erroneous communication is performed between the control unit and the storage unit. Can be reliably prevented, and power can be prevented from being wasted due to malfunction of the discharge lamp lighting device due to the erroneous communication.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments according to the present invention will be described with reference to the drawings. In each drawing, the same components are denoted by the same reference numerals, and description thereof will be omitted.
[0021]
FIG. 1 is a diagram showing a configuration of an embodiment of a discharge lamp lighting device according to the present invention.
[0022]
1, a discharge lamp lighting device 100 includes a power supply 31, a stabilized DC power supply 32, a chopper circuit 111 including a switch element 33, a choke coil 34, a drive circuit 35, a diode 36, and a voltage detection circuit 37, and a smoothing capacitor 38. , A polarity inversion circuit 112 including drive circuits 39, 42, 43, 46 and switch circuits 40, 41, 44, 45, and a resonance circuit 113 including a coil 47 and a capacitor 48 functioning as a ballast.
[0023]
The voltage of the power supplied from the power supply 31 is stabilized by the stabilized DC power supply 32, and is input to the chopper circuit 111. In the chopper circuit 111, the switch element 33 and the choke coil 34 are connected in series between the input terminal and the output terminal, and the connection point between the switch element 33 and the choke coil 34 is connected to the cathode side of the diode 36. At the output end of the chopper circuit 111, a voltage detection circuit 37 for detecting an output voltage of the chopper circuit 111 (a voltage between terminals of the smoothing capacitor 38) is provided, and a detection result is output to a control unit 60 described later. You.
[0024]
The drive circuit 35 turns on and off the switch element 33 at a predetermined duty and a high frequency of several tens of kHz according to the control signal. Thereby, the chopper circuit 111 raises or lowers the input voltage to a predetermined voltage value. The duty and frequency for turning on / off the switch element 33 are adjusted according to the load state because the terminal voltage of the smoothing capacitor 38 changes according to the load state of the polarity inversion circuit 112. The switch element is, for example, a transistor.
[0025]
The output voltage of the smoothing capacitor 38 is input to the polarity inversion circuit 112. In the polarity inversion circuit 112, a switch circuit 40 and a switch circuit 44 connected in series and a switch circuit 41 and a switch circuit 45 connected in series are connected in parallel to form a bridge circuit. The drive circuit 39 drives the switch circuit 40, the drive circuit 42 drives the switch circuit 41, the drive circuit 43 drives the switch circuit 44, and the drive circuit 46 drives the switch circuit 45.
[0026]
The polarity inversion circuit 112 is, for example, a full-bridge inverter circuit. The switch circuits 40, 41, 44, and 45 are, for example, an anti-parallel circuit of a switch element and a diode, an FET (Field Effect Transistor), and the like.
[0027]
A resonance circuit 113 is connected between a connection terminal a of the switch circuits 40 and 44 and a connection terminal b of the switch circuits 45 and 48. The resonance circuit 113 includes a coil 47 and a capacitor 48 connected in series, and a discharge lamp 49 is connected in parallel to the capacitor 48 via a socket. The discharge lamp 49 is, for example, a high-intensity discharge lamp such as a high-pressure mercury lamp, a sodium lamp, or a metal halide lamp.
[0028]
The A / D converter 50 A / D converts the analog detected voltage value detected by the voltage detection circuit 37 into a digital value of a predetermined number of bits.
[0029]
The control unit 60 includes a drive circuit control unit 61 and a chopper control unit 62.
[0030]
The drive circuit control section 61 alternately turns on and off a set of the switch circuits 40 and 45 and a set of the switch circuits 41 and 44 arranged at diagonal positions. Accordingly, the polarity inversion circuit 112 periodically inverts the polarity of the input DC voltage between the connection terminal a between the switch circuits 40 and 44 and the connection terminal b between the switch circuits 41 and 45. The generated AC voltage is generated. The control circuit 12 controls the switching timing so that each set is not turned on at the same time.
[0031]
Based on the output signal of the A / D converter 50 (corresponding to the output voltage detected by the voltage detection circuit 37), the chopper control unit 62 adjusts the voltage between the terminals of the smoothing capacitor 38 connected in parallel to the output terminal. A control signal is output to the drive circuit 35 so as to have a predetermined voltage value corresponding to the start control and the lighting control.
[0032]
The discharge lamp lighting device 100 provides the chopper control unit 62 with a power characteristic of the discharge lamp 49 (for example, in an operating state at the time of starting the discharge lamp, the power is started up early, and a steady time after a sufficient time has elapsed since the start up). The configuration is such that settings are made in accordance with the characteristics of the impedance or the like of the coil 47 (hereinafter, these are collectively referred to as operating conditions) or the like (the power is reduced when the operation state is shifted). For example, for the maximum voltage applied to the discharge lamp 49, a voltage value is set from a plurality of settable voltage values according to the operating condition of the discharge lamp 49.
[0033]
In the present embodiment, digital data (hereinafter, referred to as setting data) including a plurality of bits for performing such setting is generated in advance, and the setting data is stored in an external memory 70 described later. The chopper control unit 62 fetches and holds the setting data from the external memory 70 immediately after turning on the power to the discharge lamp lighting device 100, and operates the discharge lamp 49 under the operating condition of the discharge lamp 49 corresponding to the setting data. Lighting control is performed (the control signal is output to the drive circuit 35).
[0034]
In order to set the setting data in the chopper control unit 62, as shown in FIG. 2, the chopper control unit 62 includes a clock generation unit 621, an output command unit 622, an address designation unit 623, a comparison determination A unit 624, a setting unit 625, and a storage unit 626 are provided. An external memory 70 in which setting data is stored in advance is communicably connected to the chopper control unit 62 via an interface unit 63. The chopper control unit 62 serially transmits the setting data from the external memory 70. It is configured to capture.
[0035]
The reason why the external memory 70 for storing the setting data is provided and the chopper control unit 62 is configured to fetch the setting data serially from the external memory 70 is based on the following reason.
[0036]
That is, the control unit is provided with input pins (not shown) corresponding to each bit of the setting data, and the setting data is input to the control unit in parallel in such a manner that one bit of the setting data is assigned to each input pin. In this configuration, the control unit needs at least as many input pins as the number of bits of the setting data for inputting the setting data from the external memory 70, so that the setting data can be set more finely. When the number of bits is increased, it is necessary to increase the number of input pins in accordance with the increase in the number of bits. As a result, the size of the control unit is increased.
[0037]
On the other hand, the information amount of the setting data is not so large, and even if the communication of the setting data is performed in a serial manner, the setting data is completely captured in a very short time, for example, several hundred microseconds. Is started at the same time when the power is turned on to the discharge lamp lighting device 100, the start of the lighting control of the discharge lamp 49 is not greatly delayed, and the discharge lamp lighting device 100 is turned on almost at the same time as the power is turned on. Control can be started. Further, even when the number of bits of the setting data is increased in order to perform more detailed setting, it is not necessary to increase the number of input pins due to the increase in the number of bits of the setting data. Or it can be suppressed. Focusing on the above points, the present embodiment employs the above configuration.
[0038]
The clock generation unit 621, the output command unit 622, and the address designation unit 623 output each signal shown in FIG. FIG. 3 is a time chart showing the clock signal “SK” of the clock generation unit 621, the output “CS” of the output command unit 622, the output “DI” of the address designation unit 623, and the output “DO” of the external memory 70.
[0039]
As shown in FIG. 3, the clock generator 621 outputs a clock signal having a predetermined operating frequency and serving as a reference for the output timing of the A / D converter 50 to the external memory 70. In the embodiment, the clock generator 621 outputs the clock signal to the external memory 70 as well. That is, the clock generator 621 is used as both the A / D converter 50 and the external memory 70. Thereby, the configuration of the control unit 60 can be made more compact as compared with the case where the clock generation unit 621 is provided corresponding to the A / D converter 50 and the external memory 70, respectively.
[0040]
The output command unit 622 outputs an instruction signal to the external memory 70 to instruct the external memory 70 to output setting data. The address specifying unit 623 outputs a signal that specifies an address of setting data to be output to the external memory 70.
[0041]
As shown in FIG. 3, when the chopper control unit 62 takes in the setting data from the external memory 70, first, the output command unit 622 outputs a high signal (see the output “CS” in FIG. 3), and After instructing the setting data to be output to the external memory 70, the address specifying unit 623 temporarily outputs a high signal (see the output “DI” in FIG. 3) to specify the address of the setting data to be transmitted to the external memory 70. . In response to this, the external memory 70 instantaneously outputs a signal of “0” in synchronization with the clock signal “SK” of the clock generation unit 621 (see the output “DO” in FIG. 3). After electrically conducting with the chopper 62, the setting data of “0” or “1” is serially transmitted to the chopper controller 62.
[0042]
In FIG. 3, the display of the period indicated by arrows A and B in the output “DO” of the external memory 70 indicates that either “0” or “1” is output to the control unit 60. is there. During the periods of arrows C, D, and E, the control unit 60 controls the electrical connection with the external memory 70 to prevent the output from the A / D converter 50 from being output to the external memory 70 by mistake. This is a high impedance period in which the current is cut off.
[0043]
As described above, between the chopper control unit 62 and the external memory 70, the transfer of the clock signal “SK”, the output “CS”, the output “DI”, and the output “DO” are performed in parallel, and the output “DO” is output. (Setting data output from the external memory 70) is communicated serially, so that the IC equipped with the control unit 60 uses the chopper control unit 62 and the external memory 70 as input pins for performing these communications. It is only necessary to provide the number of types of signals (four in the present embodiment) transmitted and received between.
[0044]
As illustrated in FIG. 3, in the present embodiment, due to some communication abnormality occurring between the control unit 60 and the external memory 70, incorrect setting data is output to the chopper control unit 62, and the setting data corresponding to the setting data is output. In order to prevent the lighting of the discharge lamp 49 from being controlled under the operating conditions of the discharge lamp 49, the communication of the output “CS”, the output “DI” and the setting data is performed again with the external memory 70, and It is configured to compare whether the setting data output from the external memory 70 in the second communication and the second communication match.
[0045]
In FIG. 4, a comparison determination section 624 compares the first set data and the second set data to determine whether or not they match, and includes a register 624a and a comparator 624b. It is configured.
[0046]
The register 624a holds (temporarily stores) the first set data fetched from the external memory 70 in the fetch order, and outputs the second set data every time one bit is sequentially output from the external memory 70. The first set data to be compared with the second set data is sequentially shifted.
[0047]
For example, as shown in FIG. 4, in the first communication, a total of 10 bits of “1,1,0,1,0,0,0,1,0,1” setting data was output from the external memory 70. In this case, the register 624a holds the setting data in the above order. When the first data “1” of the first setting data is compared with the first setting data “1” of the second time by the comparator 624b described later (see FIG. 4A), the register 624a As shown in FIGS. 4B to 4D, each time the second setting data “1”, “0”, “1”,. , 0,1,0,0,0,1,0,1,1 "," 0,1,0,0,0,1,0,1,1,1 "," 1,0,0,0 , 1,0,1,1,1,0 "... Are shifted to the end.
[0048]
The comparator 624b compares the second setting data output from the external memory 70 with the first setting data set as a comparison target by the register 624a among the first setting data, and determines whether or not both match. Is determined.
[0049]
As described above, the comparison determination unit 624 is configured to compare the first set data and the second set data one bit at a time in parallel with the read operation of the set data again. There are significant advantages.
[0050]
In other words, for example, as shown in FIG. 4E, a configuration in which all the second setting data is fetched from the external memory 70 and then the first setting data and the second setting data are compared bit by bit. Also, the comparator 624b has the advantage that it only needs to have one set of input terminals and a circuit configuration. However, as in the present embodiment, the comparator 624b performs the first reading of the setting data in parallel with the operation of reading the setting data again. The configuration in which the setting data and the second setting data are compared one bit at a time further eliminates the need for the register 624a for holding the second setting data.
[0051]
Further, in a configuration in which all the first and second set data (10 sets of set data) are simultaneously compared regardless of the serial communication or the parallel communication, the comparator 624b stores 10 sets of the set data. An input terminal and a circuit configuration are required, and a register 624a for holding the second setting data is required. However, as in the present embodiment, the first reading of the setting data is performed in parallel with the operation of reading the setting data again. Is compared with the second set data one bit at a time, the comparator 624b only needs to have one set of input terminals and a circuit configuration, and all the first and second set data are required. The size of the comparator 624b can be reduced as compared with the configuration in which the setting data is compared at the same time.
[0052]
When the first set data and the second set data do not match, the setting unit 625 resets (erases) the first and second set data as a communication error, and outputs the output command unit 622 and the address designation unit. 623 and the external memory 70 are performed again from the first communication. On the other hand, when the first and second set data all match, the setting unit 625 fixes the outputs of the output command unit 622 and the address designation unit 623 to low (“L”) and outputs the output command unit 622. In order to prohibit the output instruction of the setting data by the CPU and the addressing of the setting data by the address specifying unit 623, the interface for surely preventing the output from the A / D converter 50 from being erroneously transmitted to the external memory 70. The operation of the unit 63 is stopped.
[0053]
The storage unit 626 stores the setting data read from the external memory 70 until the power supply to the discharge lamp lighting device 100 is cut off, and resets (erases) when the power is cut off. The discharge lamp lighting device 100 controls the lighting of the discharge lamp 49 under the operating condition of the discharge lamp 49 corresponding to the setting data stored in the storage unit 626.
[0054]
The external memory 70 is a memory in which setting data can be rewritten. As described above, the external memory 70 is communicably connected to the control unit 60 (the chopper control unit 62) via the interface unit 63, and sends setting data to the control unit 60 in accordance with an instruction from the control unit 60. Output. Since the setting data in the external memory 70 is rewritable, the setting data can be rewritten to setting data according to operating conditions such as the power characteristics and specifications of the discharge lamp 49 and the impedance characteristics of the coil 47. Consequently, the lighting of the discharge lamp 49 can be controlled under operating conditions corresponding to the discharge lamp 49 to be controlled only by rewriting the setting data in the external memory 70.
[0055]
Next, the operation of the chopper control unit 62 in the discharge lamp lighting device 100 according to the present embodiment will be described. FIG. 5 is a flowchart showing the operation of the chopper control unit 62.
[0056]
As shown in FIG. 5, when the power is turned on to the discharge lamp lighting device 100 (step # 1), the clock signal (“SK”), “CS” And the "DI" signal are output to the external memory 70, and the first setting data is fetched from the external memory 70 in a serial manner (step # 2). The reason why the setting data is taken in serially is to prevent or suppress an increase in the size and cost of the control unit 60 due to an increase in the number of bits of the setting data.
[0057]
When the first setting data acquisition is completed (YES in step # 2), the first setting data is held by comparison / determination section 624 (step # 3), and then output command section 622 and address designation section 623 again use the same. The output "CS" and the output "DI" are output to the external memory 70, and the second setting data is fetched from the external memory 70 serially (step # 4). Here, the reason why the setting data is fetched again from the external memory 70 is to prevent occurrence of an error such as transmission of erroneous setting data to the chopper control unit 62 due to communication abnormality.
[0058]
Then, in parallel with the fetching of the second setting data, the comparison setting unit 624 compares the first setting data and the second setting data bit by bit (step # 5). If they match (YES in step # 5), it is determined whether or not all comparisons between the first setting data and the second setting data have been completed (step # 6). If not completed (NO in step # 6), the first setting data is shifted by one bit (step # 7), and the processing in steps # 5 and # 6 is performed on the second setting data fetched from external memory 70. Do.
[0059]
As described above, the configuration data is serially communicated, and the configuration data is compared one bit at a time with the first configuration data and the second configuration data in parallel with the operation of reading the configuration data from the external memory 70 again. This is because the structure of the comparator 624b is reduced in size as described above, and the number of registers 624a is minimized.
[0060]
On the other hand, in step # 5, if the first set data and the second set data do not match (NO in step # 5), it is determined that a communication error has occurred (step # 8), and step # 5 is performed again. It starts from the process of 2.
[0061]
If the first set data and the second set data all match (YES in step # 6), the setting unit 625 stops the operation of the interface unit 63 with the external memory 70 (step # 9), The fetched setting data is stored in storage section 626 (step # 10). When the first and second setting data all match, the operation of the interface unit 63 with the external memory 70 is stopped because the output from the A / D converter 50 is erroneously transmitted to the external memory 70. And to prevent power from being wasted due to malfunction of the discharge lamp lighting device 100 due to the erroneous communication.
[0062]
As described above, in the present embodiment, the external memory 70 for storing the setting data is provided, and the setting data is serially communicated between the external memory 70 and the chopper control unit 62. It is not necessary to increase the number of input pins even if the number of bits of the setting data is increased in order to perform the operation. Therefore, even if the number of bits of the setting data is increased as described above, it is possible to prevent or suppress an increase in the size of the control unit 60 and thus the IC of the discharge lamp lighting device 100.
[0063]
Further, communication of setting data and the like is performed twice between the control unit 60 and the external memory 70, and a comparison is made as to whether the setting data output from the external memory 70 in the first and second communication matches. As a result, erroneous setting data is output to the chopper control unit 62 due to some communication abnormality occurring between the chopper control unit 62 and the external memory 70, and under the operating condition of the discharge lamp corresponding to the setting data. Thus, it is possible to reliably prevent the lighting of the discharge lamp from being controlled.
[0064]
Furthermore, since the first setting data and the second setting data are compared one bit at a time in parallel with the operation of reading the setting data again, the configuration of the comparison determination unit 624 can be reduced in size. it can.
[0065]
In addition, since the clock generator 621 is used for both the A / D converter 50 and the external memory 70, the clock generator 621 is provided for the A / D converter 50 and the external memory 70, respectively. The configuration of the control unit can be made more compact than in the case of.
[0066]
When the first and second setting data all match, the operation of the interface unit 63 with the external memory 70 is stopped, so that the output from the A / D converter 50 is erroneously output to the external memory 70. It is possible to reliably prevent the power from being transmitted and prevent the power from being wasted due to the malfunction of the discharge lamp lighting device 100 due to the erroneous communication.
[0067]
The external memory 70 can rewrite the setting data, and can rewrite the setting data in accordance with operating conditions such as the power characteristics and specifications of the discharge lamp 49 and the impedance characteristics of the coil 49. By simply rewriting the setting data in the memory 70, the lighting of the discharge lamp 49 can be controlled under the operating conditions corresponding to the discharge lamp 49 to be controlled.
[0068]
The present invention is not limited to the above embodiment, and the following modified embodiment (1) can be adopted.
(1) Although the data at the same address is read twice, the number of times of reading is not limited to two and may be any number. In this case, it is preferable that the setting data of successive times is compared by the comparison determining unit 624.
[0069]
【The invention's effect】
According to the first aspect of the present invention, the storage unit for storing the setting information for setting the operating condition of the discharge lamp is provided, and the setting information is serially communicated between the storage unit and the control unit. Therefore, even if the number of bits of the setting data is increased, it is not necessary to increase the number of input pins of the control unit to which the setting information is input. As a result, the number of bits of the setting data can be increased, and more detailed setting of operating conditions can be performed while preventing or suppressing an increase in the size and cost of the control unit.
[0070]
According to the second aspect of the present invention, the control unit fetches the setting information stored in the storage unit a plurality of times, compares the current setting information with the previous setting information, and determines whether the two match. Erroneous setting information is output to the control unit due to any communication error occurring between the control unit and the storage unit, and the operating condition of the discharge lamp corresponding to the setting information is provided. It is possible to prevent the lighting of the discharge lamp from being controlled under the following conditions.
[0071]
According to the third aspect of the present invention, the current setting information and the previous setting information are compared one bit at a time in parallel with the operation of taking in the current setting information. Compared to a configuration in which the current setting information and the previous setting information are compared one bit at a time after the data is fetched, the storage unit for holding (temporarily storing) all the current setting information until it is fetched is not necessary. The configuration of the determination unit can be made compact. In addition, in a configuration in which the current setting information is compared with the previous setting information at once after all the current setting information is fetched, the number of sets of setting information to be compared is equal to the number of bits of the current or previous setting information. However, in the present invention, a configuration in which one set of setting information can be compared is sufficient, so that the configuration of the comparison determination unit can be made compact.
[0072]
According to the fourth aspect of the present invention, since the clock output unit that outputs the clock signal to the AD conversion unit is also used as the storage unit, the clock signal is individually output to the AD conversion unit and the storage unit. The configuration of the control unit can be made more compact than the configuration in which the control is performed.
[0073]
According to the fifth aspect of the present invention, when all of the setting information captured a plurality of times match, the operation of the interface unit communicably connected to the storage unit is stopped. Communication can be reliably prevented, and power can be prevented from being wasted due to malfunction of the discharge lamp lighting device due to the erroneous communication.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an embodiment of a discharge lamp lighting device according to the present invention.
FIG. 2 is a diagram illustrating a control block of a chopper control unit.
FIG. 3 is a time chart showing a clock signal “SK” of a clock generation unit, an output “CS” of an output command unit, an output “DI” of an address designation unit, and an output “DO” of an external memory.
FIG. 4 is an explanatory diagram illustrating an operation of a comparison determination unit.
FIG. 5 is a flowchart illustrating an operation of a chopper control unit.
FIG. 6 is a diagram showing a configuration of a conventional discharge lamp lighting device.
[Explanation of symbols]
100 discharge lamp lighting device
50 A / D converter
60 control unit
62 Chopper control unit
621 clock generator
622 Output command section
623 Addressing part
624 Comparison judgment unit
625 setting section
626 storage unit
63 Interface section
70 External memory
