JP2004171477A

JP2004171477A - Multi-operating system control method, program for executing this method by computer and multi-operating system control device

Info

Publication number: JP2004171477A
Application number: JP2002339499A
Authority: JP
Inventors: Hideo Taniguchi; 秀夫谷口; Yoshinari Nomura; 能成乃村; Kenichi Ito; 健一伊藤; Yusaku Nakajima; 雄作中島; Masaki Tabuchi; 正樹田渕; Kei Masumoto; 圭桝本
Original assignee: NTT Data Corp
Current assignee: NTT Data Group Corp
Priority date: 2002-11-22
Filing date: 2002-11-22
Publication date: 2004-06-17
Anticipated expiration: 2022-11-22
Also published as: JP3863094B2

Abstract

<P>PROBLEM TO BE SOLVED: To improve reliability and processing capacity of a multi-operating system. <P>SOLUTION: A switching command A for switching to OS20<SB>2</SB>from OS20<SB>1</SB>is virtually stored in a logical address N of a virtual memory space 40<SB>1</SB>corresponding to the OS20<SB>1</SB>, and various commands are virtually stored on and after a logical address N + 1 of a virtual memory space 40<SB>2</SB>corresponding to the OS20<SB>2</SB>. Among a plurality of access destinations (an I/O port) in the OS20<SB>1</SB>, an access destination (an I/O port : for example, a LAN card) used as a trigger for switching the operating system is set to access prohibition. The OS20<SB>1</SB>is switched to the OS20<SB>2</SB>from the OS20<SB>1</SB>by the switching command A with this access as a trigger when the OS20<SB>1</SB>tries to make access to the access destination prohibited from access, and the OS20<SB>2</SB>executes the various commands on and after the logical address N + 1 of the virtual memory space 40<SB>2</SB>. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、一台の計算機上で複数のオペレーティングシステムを稼動させるためのマルチオペレーティングシステム制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにマルチオペレーティングシステム制御装置に関するものであり、特に、信頼性、処理能力を向上させることができるマルチオペレーティングシステム制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにオペレーティングシステム制御装置に関するものである。
【０００２】
【従来の技術】
通常の計算機では、１つのオペレーティングシステムが動作し、それが計算機のプロセッサ、メモリ、二次記憶装置等の計算機資源を管理し、計算機が効率良く動作できるように資源スケジュールを実施している。オペレーティングシステムには、様々な種類がある。バッチ処理に優れるものや、ＴＳＳ（ＴｉｍｅＳｈａｒｉｎｇＳｙｓｔｅｍ）に優れるもの、ＧＵＩ（ＧｒａｐｈｉｃａｌＵｓｅｒＩｎｔｅｒｆａｃｅ）に優れているものなど様々である。
【０００３】
一方で、これら複数あるオペレーティングシステムを１台の計算機で同時に実行したいというニーズがある。例えば、大型計算機においては、実際の業務に伴うオンライン処理を実行するオペレーティングシステムと、開発用のオペレーティングシステムとを一台の計算機で動作させたいという要求がある。あるいは、ＧＵＩの整っているオペレーティングシステムと、実時間性に優れているオペレーティングシステムとを同時に稼働させたい等という要求もある。
【０００４】
しかしながら、個々のオペレーティングシステムは、単独で計算機資源の管理を実施することを前提として設計されている。従って、複数のオペレーティングシステムの共存は、何らかの機構なしには不可能である。
【０００５】
一台の計算機上で複数のオペレーティングシステムを動作させる機構としては、大型計算機で実現されている仮想計算機方式がある。図２３は、上記仮想計算機方式による従来のマルチオペレーティングシステムの構成例１を示すブロック図である。
【０００６】
同図に示したマルチオペレーティングシステムは、ハードウェア１、基盤ＯＳ２、ＶＭ（ＶｉｒｔｕａｌＭａｃｈｉｎｅ）モニタ３、仮想ＯＳ（オペレーティングシステム）４_１、仮想ＯＳ４_２および仮想ＯＳ４_３から構成されている。
【０００７】
ハードウェア１は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、物理メモリ、入出力機器等である。基盤ＯＳ２およびＶＭモニタ３は、ハードウェア１の全てを制御している。ＶＭモニタ３は、仮想ＯＳ４_１〜４_３のそれぞれのハードウェア１に対するインタフェースをエミュレートする。仮想ＯＳ４_１〜４_３は、基盤ＯＳ２の上で走行する。すなわち、基盤ＯＳ２と仮想ＯＳ４_１〜４_３とは、主従関係にある。
【０００８】
また、一台の計算機で複数のオペレーティングシステムのインタフェースを提供する技術として、マイクロカーネル方式がある。図２４は、上記マイクロカーネル方式による従来のマルチオペレーティングシステムの構成例２を示すブロック図である。
【０００９】
同図に示したマルチオペレーティングシステムは、ハードウェア５、マイクロカーネル（制御プログラム）６、ＯＳ７_１、ＯＳ７_２およびＯＳ７_３から構成されている。
【００１０】
マイクロカーネル方式では、マイクロカーネル６の上に、ユーザに見せるオペレーティングシステム機能を提供するＯＳ７_１〜７_３が構築されている。ユーザはＯＳ７_１〜７_３を経由してハードウェア５（計算機資源）を利用する。マイクロカーネル６は、ＯＳ７_１〜７_３を制御する。
【００１１】
【特許文献１】
特開２００１−２１６７２号公報
【特許文献２】
特開平１１−１４９３８５号公報
【特許文献３】
特開２０００−３３０８０６号公報
【特許文献４】
特開２００１−１７５４８６号公報
【００１２】
【発明が解決しようとする課題】
ところで、前述したように、図２３に示した従来のマルチオペレーティングシステムにおいては、ハードウェア１を一つの基盤ＯＳ２が制御しているため、基盤ＯＳ２の停止により、システムダウンが生じ、信頼性が低いという問題があった。
【００１３】
また、同マルチオペレーティングシステムにおいては、ＶＭモニタ３により仮想ＯＳ４_１〜４_３のインタフェースをエミュレートしているため、エミュレートに処理時間がかかり、動作不具合や制限事項が多いという処理能力の問題があった。
【００１４】
ここで、基盤ＯＳ２を改造することにより、上記動作不具合や制限事項が少なくなるが、汎用性が低下したり、改造の手間がかかるというデメリットが生じる。
【００１５】
また、図２４に示した従来のマルチオペレーティングシステムにおいては、一つのマイクロカーネル６がＯＳ７_１〜７_３を制御しているため、マイクロカーネル６の停止により、システムダウンが生じ、信頼性が低いという問題があった。
【００１６】
本発明は、上記に鑑みてなされたもので、マルチオペレーティングシステムの信頼性、処理能力を向上させることができるマルチオペレーティングシステム制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにマルチオペレーティングシステム制御装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明にかかるマルチオペレーティングシステム制御方法にあっては、前記第１のオペレーティングシステムから前記第２のオペレーティングシステムへ切り替えるための第１の切替命令を、前記第１のオペレーティングシステムに対応する第１の仮想メモリ空間の論理アドレスＮに仮想記憶させる第１の仮想記憶工程と、前記第２のオペレーティングシステムに対応する第２の仮想メモリ空間の論理アドレスＮ＋１以降に各種命令を仮想記憶させる第２の仮想記憶工程と、前記第１のオペレーティングシステムにおける複数のアクセス先のうち、オペレーティングシステム切り替えのトリガーとするアクセス先をアクセス禁止に設定するアクセス禁止設定工程と、を含み、前記第１のオペレーティングシステムは、前記第１のオペレーティングシステムが、アクセス禁止されている前記アクセス先へアクセスしようとした場合、これをトリガーとして、前記第１の切替命令により、前記第１のオペレーティングシステムから前記第２のオペレーティングシステムに切り替え、前記第２のオペレーティングシステムは、前記第２の仮想メモリ空間の論理アドレスＮ＋１以降の前記各種命令を実行することを特徴とする。
【００１８】
この発明によれば、第１のオペレーティングシステムに対応する第１の仮想メモリ空間の論理アドレスＮに第１の切替命令を仮想記憶させ、第２の仮想メモリ空間の論理アドレスＮ＋１以降に各種命令を仮想記憶させておき、さらに、第１のオペレーティングシステムにおける複数のアクセス先のうち、オペレーティングシステム切り替えのトリガーとするアクセス先をアクセス禁止に設定し、第１のオペレーティングシステムが、アクセス禁止されているアクセス先へアクセスしようとした場合、これをトリガーとして、第１の切替命令により、第１のオペレーティングシステムから第２のオペレーティングシステムに切り替え、第２のオペレーティングシステムが、第２の仮想メモリ空間の論理アドレスＮ＋１以降の各種命令を実行することとしたので、従来の基盤ＯＳやＶＭモニタ等の共通部分が不要で、オペレーティングシステムの信頼性、処理能力を向上させることができる。
【００１９】
また、本発明によれば、従来の共通部分が不要であるため、第１のオペレーティングシステムと第２のオペレーティングシステムとを独立的に動作させることができ、セキュリティを向上させることができる。
【００２０】
つぎの発明にかかるマルチオペレーティングシステム制御方法にあっては、前記第２の仮想記憶工程では、前記第２のオペレーティングシステムから前記第１のオペレーティングシステムへ切り替えるための第２の切替命令を、前記第２の仮想メモリ空間の論理アドレスＮに仮想記憶させ、前記第１のオペレーティングシステムは、アクセス禁止されている前記アクセス先へアクセスしようとした場合をトリガーとして、前記第１の切替命令により、前記第１のオペレーティングシステムから前記第２のオペレーティングシステムに切り替え、前記第２のオペレーティングシステムは、前記第２の仮想メモリ空間の論理アドレスＮ＋１以降の前記各種命令を実行した後、前記第２の切替命令により、前記第２のオペレーティングシステムから前記第１のオペレーティングシステムに切り替えることを特徴とする。
【００２１】
この発明によれば、第２の仮想メモリ空間の論理アドレスＮに第２の切替命令を仮想記憶させ、第１の切替命令により切り替えが行われてから、第２のオペレーティングシステムが、第２の仮想メモリ空間の論理アドレスＮ＋１以降の各種命令を実行した後、第２の切替命令により、第２のオペレーティングシステムから第１のオペレーティングシステムに切り替えることとしたので、切り替えおよび切り戻しを円滑に行うことができる。
【００２２】
つぎの発明にかかるマルチオペレーティングシステム制御方法にあっては、前記第２のオペレーティングシステムは、前記第２の切替命令により切り替えを実行する前に、前記アクセス先に所定の処理を実行させることを特徴とする。
【００２３】
この発明によれば、第２の切替命令により切り替えを実行する前に、第２のオペレーティングシステムがアクセス先に所定の処理を実行させることとしたので、第１のオペレーティングシステムへの不正攻撃を防止することができる。
【００２４】
つぎの発明にかかるマルチオペレーティングシステム制御方法にあっては、前記アクセス先は、Ｉ／Ｏポートであることを特徴とする。
【００２５】
この発明によれば、アクセス先をＩ／Ｏポートとしたので、第１のオペレーティングシステムへの不正攻撃を防止することができる。
【００２６】
つぎの発明にかかるマルチオペレーティングシステム制御方法にあっては、アクセス禁止されている前記アクセス先は、データ通信を行うデータ通信ポートであることを特徴とする。
【００２７】
この発明によれば、アクセス禁止されているアクセス先を、データ通信を行うデータ通信ポートとしたので、データ通信を介しての第１のオペレーティングシステムへの不正攻撃を防止することができる。
【００２８】
つぎの発明にかかるマルチオペレーティングシステム制御方法にあっては、前記第１の仮想記憶工程では、前記第１の仮想メモリ空間の論理アドレスＮの前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることを特徴とする。
【００２９】
この発明によれば、第１の仮想メモリ空間の論理アドレスＮの前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることとしたので、第１のオペレーティングシステム側での多重割り込みを回避することができる。
【００３０】
つぎの発明にかかるマルチオペレーティングシステム制御方法にあっては、前記第２の仮想記憶工程では、前記第２の仮想メモリ空間の論理アドレスＮの前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることを特徴とする。
【００３１】
この発明によれば、第２の仮想メモリ空間の論理アドレスＮの前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることとしたので、第２のオペレーティングシステム側での多重割り込みを回避することができる。
【００３２】
つぎの発明にかかるプログラムは、上記の発明のいずれか一つに記載されたマルチオペレーティングシステム制御方法をコンピュータに実行させるプログラムであり、そのプログラムがコンピュータ読み取り可能となり、これによって、上記の発明のいずれか一つの動作をコンピュータによって実行することができる。
【００３３】
つぎの発明にかかるマルチオペレーティングシステム制御装置にあっては、一つの計算機で稼動する第１のオペレーティングシステムおよび第２のオペレーティングシステムを制御するマルチオペレーティングシステム制御装置であって、前記第１のオペレーティングシステムから前記第２のオペレーティングシステムへ切り替えるための第１の切替命令を、前記第１のオペレーティングシステムに対応する第１の仮想メモリ空間の論理アドレスＮに仮想記憶する第１の仮想記憶空間と、前記第２のオペレーティングシステムに対応する第２の仮想メモリ空間の論理アドレスＮ＋１以降に各種命令を仮想記憶する第２の仮想記憶空間と、前記第１のオペレーティングシステムにおける複数のアクセス先のうち、オペレーティングシステム切り替えのトリガーとするアクセス先をアクセス禁止に設定するアクセス禁止設定手段と、を備え、前記第１のオペレーティングシステムは、前記第１のオペレーティングシステムが、アクセス禁止されている前記アクセス先へアクセスしようとした場合、これをトリガーとして、前記第１の切替命令により、前記第１のオペレーティングシステムから前記第２のオペレーティングシステムに切り替え、前記第２のオペレーティングシステムは、前記第２の仮想メモリ空間の論理アドレスＮ＋１以降の前記各種命令を実行することを特徴とする。
【００３４】
この発明によれば、第１のオペレーティングシステムに対応する第１の仮想メモリ空間の論理アドレスＮに第１の切替命令を仮想記憶させ、第２の仮想メモリ空間の論理アドレスＮ＋１以降に各種命令を仮想記憶させておき、さらに、第１のオペレーティングシステムにおける複数のアクセス先のうち、オペレーティングシステム切り替えのトリガーとするアクセス先をアクセス禁止に設定し、第１のオペレーティングシステムが、アクセス禁止されているアクセス先へアクセスしようとした場合、これをトリガーとして、第１の切替命令により、第１のオペレーティングシステムから第２のオペレーティングシステムに切り替え、第２のオペレーティングシステムが、第２の仮想メモリ空間の論理アドレスＮ＋１以降の各種命令を実行することとしたので、従来の基盤ＯＳやＶＭモニタ等の共通部分が不要で、オペレーティングシステムの信頼性、処理能力を向上させることができる。
【００３５】
また、この発明によれば、従来の共通部分が不要であるため、第１のオペレーティングシステムと第２のオペレーティングシステムとを独立的に動作させることができ、セキュリティを向上させることができる。
【００３６】
つぎの発明にかかるマルチオペレーティングシステム制御装置にあっては、前記第２の仮想記憶空間の論理アドレスＮには、前記第２のオペレーティングシステムから前記第１のオペレーティングシステムへ切り替えるための第２の切替命令が仮想記憶され、前記第１のオペレーティングシステムは、アクセス禁止されている前記アクセス先へアクセスしようとした場合をトリガーとして、前記第１の切替命令により、前記第１のオペレーティングシステムから前記第２のオペレーティングシステムに切り替え、前記第２のオペレーティングシステムは、前記第２の仮想メモリ空間の論理アドレスＮ＋１以降の前記各種命令を実行した後、前記第２の切替命令により、前記第２のオペレーティングシステムから前記第１のオペレーティングシステムに切り替えることを特徴とする。
【００３７】
この発明によれば、第２の仮想メモリ空間の論理アドレスＮに第２の切替命令を仮想記憶させ、第１の切替命令により切り替えが行われてから、第２のオペレーティングシステムが、第２の仮想メモリ空間の論理アドレスＮ＋１以降の各種命令を実行した後、第２の切替命令により、第２のオペレーティングシステムから第１のオペレーティングシステムに切り替えることとしたので、切り替えおよび切り戻しを円滑に行うことができる。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明にかかるマルチオペレーティングシステム制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにマルチオペレーティングシステム制御装置の一実施の形態について詳細に説明する。
【００３９】
図１は、本発明にかかる一実施の形態の概略構成を示すブロック図である。この図に示したマルチオペレーティングシステムは、ハードウェア１０、ＯＳ２０_１、ＯＳ２０_２およびＡＰ（アプリケーションプログラム）３０_１〜３０_４、仮想ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）デバイスドライバ５０_１、ＬＡＮデバイスドライバ５０_２および共有メモリ領域６０から構成されている。
【００４０】
同マルチオペレーティングシステムでは、ＯＳ２０_１からＯＳ２０_２へ、またはＯＳ２０_２からＯＳ２０_１への切り替えが割り込み処理ルーチンの中で実行される。割り込みの発生要因としては、マルチオペレーティングシステムにおけるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）ポートのうちＬＡＮカード１７に対応するＩ／Ｏポートをアクセス禁止に予め設定しておき、同Ｉ／Ｏポートにアクセスがあった場合に発生する一般保護例外（例えば、米国インテル社のＩＡ−３２インテル（登録商標）のアーキテクチャでは、０ｘ０Ｄ）が挙げられる。ＬＡＮカード１７は、ＬＡＮ７０に接続されており、ネットワークインターフェースカードである。
【００４１】
ここで、同マルチオペレーティングシステムでは、ＯＳ２０_１がデータをＬＡＮカード１７経由でＬＡＮ７０へ送信する場合に、上記一般保護例外を発生させ、ＯＳ２０_１からＯＳ２０_２へ切り替え、ファイアウォールとしての機能を持たせたＯＳ２０_２からＬＡＮカード１７経由でＬＡＮ７０へデータを送信するというＯＳ切替制御が行われる。
【００４２】
また、ＯＳ２０_１がデータをＬＡＮカード１７経由で受信する場合には、上記一般保護例外を発生させ、ＯＳ２０_１からＯＳ２０_２へ切り替え、ファイアウォールとしての機能を持たせたＯＳ２０_２の下で、ＬＡＮカード１７でデータを受信し、該データをＯＳ２０_１へ渡すというＯＳ切替制御が行われる。
【００４３】
図２は、一実施の形態の具体的構成を示すブロック図である。この図において、図１の各部に対応する部分には同一の符号を付ける。同図において、ハードウェア１０は、計算機資源であり、制御部１１、物理メモリ１２、割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４、その他レジスタ１５、プログラムカウンタ１６、ＬＡＮカード１７や、図示しないキーボード、ディスプレイ等から構成されている。
【００４４】
ハードウェア１０には、マルチ構成のＯＳ２０_１およびＯＳ２０_２が存在している。ＯＳ２０_１およびＯＳ２０_２のそれぞれは、ハードウェア１０の計算機資源を管理し、割り込み処理ルーチンの中で切り替えられる。すなわち、ある時間を考えると、ハードウェア１０は、一つのＯＳ（ＯＳ２０_１またはＯＳ２０_２）により占有される。
【００４５】
ＯＳ２０_１は、割り込み振分処理部２１_１、割り込み処理部２２_１、割り込みベクタテーブル２３_１、ページテーブル２４_１、レジスタ退避領域２５_１、Ｉ／Ｏ許可ビットマップ２６_１、カーネルスタック２７_１等から構成されている。ＡＰ３０_１およびＡＰ３０_２は、ＯＳ２０_１上で走行するアプリケーションプログラムである。
【００４６】
一方、ＯＳ２０_２は、ＯＳ２０_１に併設されており、割り込み振分処理部２１_２、割り込み処理部２２_２、割り込みベクタテーブル２３_２、ページテーブル２４_２、レジスタ退避領域２５_２、Ｉ／Ｏ許可ビットマップ２６_２、カーネルスタック２７_２等から構成されている。ＡＰ３０_３およびＡＰ３０_４は、ＯＳ２０_２上で走行するアプリケーションプログラムである。
【００４７】
ハードウェア１０において、制御部１１は、ＣＰＵ等であり、プログラム実行により各部を制御する。物理メモリ１２は、物理的に実在する大容量の記憶装置であり、図４（ａ）に示したように、仮想記憶制御方式に用いられ、各種命令やデータ等を実際に記憶する。
【００４８】
すなわち、一実施の形態においては、物理メモリ１２に対応して、仮想メモリ空間４０_１および仮想メモリ空間４０_２が仮想的に構築されている。仮想メモリ空間４０_１は、ＯＳ２０_１側に対応して設けられており、物理メモリ１２のＯＳ用物理メモリ領域１２ａ_１およびＡＰ用物理メモリ領域１２ｂ_１にマッピングされている。
【００４９】
具体的には、ＯＳ用仮想メモリ空間４０ａ_１は、ＯＳ２０_１で利用されるメモリ空間であり、ＯＳ用物理メモリ領域１２ａ_１にマッピングされている。ＡＰ用仮想メモリ空間４０ｂ_１は、ＡＰ３０_１およびＡＰ３０_２で利用されるメモリ空間であり、ＡＰ用物理メモリ領域１２ｂ_１にマッピングされている。
【００５０】
一方、仮想メモリ空間４０_２は、ＯＳ２０_２側に対応して設けられており、物理メモリ１２のＯＳ用物理メモリ領域１２ａ_２およびＡＰ用物理メモリ領域１２ｂ_２にマッピングされている。
【００５１】
具体的には、ＯＳ用仮想メモリ空間４０ａ_２は、ＯＳ２０_２で利用されるメモリ空間であり、ＯＳ用物理メモリ領域１２ａ_２にマッピングされている。ＡＰ用仮想メモリ空間４０ｂ_２は、ＡＰ３０_３およびＡＰ３０_４で利用されるメモリ空間であり、ＡＰ用物理メモリ領域１２ｂ_２にマッピングされている。
【００５２】
物理メモリ１２では、物理的な記憶単位に物理アドレスが付与されている。一方、仮想メモリ空間４０_１および仮想メモリ空間４０_２では、プログラム中で用いられる論理アドレスによって命令やデータが特定される。仮想記憶制御方式では、ページング方式、セグメンテーション方式、ページング／セグメンテーション方式により、論理アドレスを物理アドレスに変換している。
【００５３】
ページング方式では、アドレス変換がページと呼ばれるブロック単位（４キロバイト）で行われる。このため、ＯＳ２０_１においては、仮想メモリ空間４０_１の仮想ページが、物理メモリ１２のどの物理ページに対応しているかを表すページテーブル（変換テーブル）２４_１が設けられている。同様にして、ＯＳ２０_２においても、仮想メモリ空間４０_２のページが、物理メモリ１２のどのページに対応しているかを表すページテーブル（変換テーブル）２４_２が設けられている。
【００５４】
また、図４（ｂ）に示したように、仮想メモリ空間４０_１のＮ番地（論理アドレス）には、ＯＳ２０_１からＯＳ２０_２へ切り替えるための切替命令Ａが記憶されている。一方、仮想メモリ空間４０_２において、仮想メモリ空間４０_１のＮ番地と同一のＮ番地には、ＯＳ２０_２からＯＳ２０_１へ切り替えるための切替命令Ｂが記憶されている。
【００５５】
図２に戻り、割り込みベクタテーブルレジスタ１３は、後述する割り込みベクタテーブル２３_１または割り込みベクタテーブル２３_２の先頭論理アドレスを指すレジスタである。前記割り込みベクタテーブル２３_１または割り込みベクタテーブル２３_２のオフセットに格納されている論理アドレス先には、該当する割込番号の割り込み処理に対応する論理アドレスが格納されている。例えば、一般保護例外（割込番号０ｘ０Ｄ）の割り込みが発生すると、制御部１１（ＣＰＵ）は、前記割り込みベクタテーブル２３_１または割り込みベクタテーブル２３_２のオフセット０ｘ０Ｄ番地に格納されている論理アドレス先に格納されている論理アドレスにある一般保護例外に対応する割り込み処理ルーチンまでジャンプし、実行する。
【００５６】
ページテーブルレジスタ１４は、後述するページテーブル２４_１またはページテーブル２４_２へのページインデックスを格納するレジスタである。その他レジスタ１５は、汎用レジスタ、フラグレジスタ等である。プログラムカウンタ１６は、仮想メモリ空間から命令をフェッチする論理アドレスを１インクリメントする。ＬＡＮカード１７は、ＬＡＮ７０に接続されており、データ通信に関する制御を行うカードである。
【００５７】
ＯＳ２０_１において、割り込み振分処理部２１_１は、割り込み発生時に、割り込みベクタテーブルレジスタ１３が指す割り込みベクタテーブル２３_１を参照して、所定の割り込み処理ルーチンへジャンプさせる。なお、前記割り込み振分処理部２１_１の処理は、制御部１１（ＣＰＵ）が実行してもよい。
【００５８】
割り込み処理部２２_１は、割り込み処理ルーチン、ＯＳ切り替え処理（ＯＳ２０_１からＯＳ２０_２）を実行する。割り込みベクタテーブル２３_１の各オフセットに格納されている論理アドレス先には、上述した割込番号毎の、割り込み処理に対応する論理アドレスが格納されている。ページテーブル２４_１は、仮想メモリ空間４０_１（図４（ａ）参照）の各仮想ページと、物理メモリ１２の各物理ページとの対応関係を表すテーブルである。
【００５９】
レジスタ退避領域２５_１は、ＯＳ切り替え時に、切り替え前のＯＳに対応するレジスタ（割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４、その他レジスタ１５）の内容を退避するための領域である。具体的には、ＯＳ２０_１からＯＳ２０_２へ切り替えられる場合、レジスタ退避領域２５_１には、図４（ａ）に示したように、ＯＳ２０_１に対応するレジスタの内容が退避される。
【００６０】
Ｉ／Ｏ許可ビットマップ２６_１は、ＯＳ２０_１側よりＩ／Ｏポートへのアクセスの許可または禁止を規定するビットマップである。なお、実際には、Ｉ／Ｏ許可ビットマップ２６_１は、各タスクにそれぞれ存在するＴＳＳ（ＴａｓｋＳｔａｔｅＳｅｇｍｅｎｔ）内にある。Ｉ／Ｏポートは、オペレーティングシステムで入出力機能を備えたデバイス（例えば、ＬＡＮカード１７）に対応するポートである。
【００６１】
図３はＩ／Ｏ許可ビットマップ２６_１の構成例を示す。Ｉ／Ｏ許可ビットマップ２６_１において、Ｉ／Ｏポートは、図示の如く、縦方向の１６進数表記（０００〜ＦＦＦ）と、横方向の１６進数表記（０〜Ｆ）との組み合わせからなるＩ／Ｏアドレスで特定される。当該Ｉ／Ｏポートへのアクセスが許可されている場合、Ｉ／Ｏ許可ビットマップ２６_１では、上記Ｉ／Ｏポートに対応するＩ／Ｏアドレスに「０」が設定される。
【００６２】
一方、当該Ｉ／Ｏポートへのアクセスが禁止されている場合、Ｉ／Ｏ許可ビットマップ２６_１では、上記Ｉ／Ｏポートに対応するＩ／Ｏアドレスに「１」が設定される。
【００６３】
Ｉ／Ｏ許可ビットマップ２６_１においては、Ｉ／Ｏアドレスが００２６（１６進数）〜００２Ａ（１６進数）の部分（太線で囲まれた部分）に「１」が設定されており、その他の部分に「０」が設定されている。
【００６４】
上記Ｉ／Ｏアドレスが００２６（１６進数）〜００２Ａ（１６進数）で特定されるＩ／Ｏポートは、ＬＡＮカード１７に対応している。すなわち、ＬＡＮカード１７は、アクセス禁止とされている。このＬＡＮカード１７にアクセスしようとした場合には、一般保護例外による割り込みが発生する。図２に示したカーネルスタック２７_１は、各種命令のオペランド等を格納する。
【００６５】
一方、ＯＳ２０_２において、割り込み振分処理部２１_２は、割り込み発生時に、割り込みベクタテーブルレジスタ１３が指す割り込みベクタテーブル２３_２を参照して、所定の割り込み処理ルーチンへジャンプさせる。なお、前記割り込み振分処理部２１_２の処理は、制御部１１（ＣＰＵ）が実行してもよい。
【００６６】
割り込み処理部２２_２は、割り込み処理ルーチン、ＯＳ切り替え処理（ＯＳ２０_２からＯＳ２０_１）を実行する。割り込みベクタテーブル２３_２の各オフセットに格納されている論理アドレス先には、上述した割込番号毎の、割り込み処理に対応する論理アドレスが格納されている。ページテーブル２４_２は、仮想メモリ空間４０_２（図４（ａ）参照）の各仮想ページと、物理メモリ１２の各物理ページとの対応関係を表すテーブルである。
【００６７】
レジスタ退避領域２５_２は、ＯＳ切り替え時に、切り替え前のＯＳに対応するレジスタ（割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４、その他レジスタ１５）の内容を退避するための領域である。具体的には、ＯＳ２０_２からＯＳ２０_１へ切り替えられる場合、レジスタ退避領域２５_２には、図４（ａ）に示したように、ＯＳ２０_２に対応するレジスタの内容が退避される。
【００６８】
Ｉ／Ｏ許可ビットマップ２６_２は、Ｉ／Ｏ許可ビットマップ２６_１と同一構成とされており、Ｉ／Ｏポートへのアクセスの許可または禁止を規定するビットマップである。カーネルスタック２７_２は、各種命令のオペランド等を格納する。なお、実際には、Ｉ／Ｏ許可ビットマップ２６_２も、各タスクにそれぞれ存在する上述したＴＳＳ内にある。
【００６９】
仮想ＬＡＮデバイスドライバ５０_１は、ＯＳ２０_１に対応して設けられており、ＬＡＮ通信のためのドライバである。この仮想ＬＡＮデバイスドライバ５０_１は、仮想的に設けられており、ＬＡＮデバイスドライバ５０_２の機能（ＬＡＮ通信のドライバ機能）をエミュレートする。ＬＡＮデバイスドライバ５０_２は、ＯＳ２０_１に対応して設けられており、ＬＡＮ通信のためのドライバである。共有メモリ領域６０は、ＬＡＮ通信時に、ＯＳ２０_１とＯＳ２０_２との間でデータを受け渡すためのメモリ領域（バッファ）であり、図５に示したように物理メモリ１２の一部領域である。
【００７０】
つぎに、図５を参照して、一実施の形態の動作原理について説明する。同図において、ＯＳ２０_１側でデータ送信要求が発生した場合、仮想ＬＡＮデバイスドライバ５０_１は、（１）で送信すべきデータを用意し、共有メモリ領域６０に格納する。（２）では、仮想ＬＡＮデバイスドライバ５０_１は、Ｉ／Ｏ命令を発行する。
【００７１】
これにより、Ｉ／Ｏ許可ビットマップ２６_１（図３参照）が参照され、この場合、当該Ｉ／Ｏアドレス（Ｉ／Ｏアドレス空間８０）に対応するＩ／Ｏポートがアクセス禁止に設定されているため、（３）では、一般保護例外が発生する。これにより、ＯＳがＯＳ２０_１からＯＳ２０_２（図４（ｂ）参照）に切り替えられる。
【００７２】
（４）では、Ｉ／Ｏ解析が行われ、（５）では、ＬＡＮデバイスドライバ５０_２が起動される。（６）では、共有メモリ領域６０に格納されているデータが別の領域にコピーされ、（７）では、Ｉ／Ｏ命令が発行され、データがＬＡＮカード１７経由でＬＡＮ７０へ送信される。（８）では、割り込みが復帰される（（９））。
【００７３】
つぎに、図６〜図１４を参照して、一実施の形態の動作例１および２について説明する。
【００７４】
（動作例１）
図６および図７は、一実施の形態の動作例１を説明する図である。動作例１では、仮想メモリ空間４０_１および仮想メモリ空間４０_２の各論理アドレスには、図６および図７に示した処理に対応する各種命令が割り当てられている。
【００７５】
また、動作例１では、ＯＳ２０_１がＬＡＮカード１７経由でデータを送信する場合について説明する。図６の例では、ＯＳ２０_１が動作状態にあり、ＯＳ２０_２が待機状態にあるものとする。この状態でデータ送信を行う場合、（ａ）では、ＯＳ２０_１は、仮想ＬＡＮデバイスドライバ５０_１にデータを渡す。仮想ＬＡＮデバイスドライバ５０_１は、データを共有メモリ領域６０に格納する。
【００７６】
（ｂ）では、仮想ＬＡＮデバイスドライバ５０_１は、ＬＡＮカード１７に対応するＩ／Ｏポート（例えば、Ｉ／Ｏアドレス＝２６（１６進数））をアクセスするためのＩ／Ｏ命令を発行する。この場合、図３に示したＩ／Ｏ許可ビットマップ２６_１において、上記２６（１６進数）に対応する部分に「１」（アクセス禁止）が設定されているため、ＯＳ２０_１側で一般保護例外の割り込みが発生し、制御部１１は、割り込みベクタテーブルレジスタ１３に上記一般保護例外に対応する割込番号を格納し、カーネルスタック２７_１に、一般保護例外を発生させた命令のオペランド等を格納する。
【００７７】
割り込み振分処理部２１_１は、（１）で、割り込みベクタテーブルレジスタ１３の割込番号に基づいて、割り込みベクタテーブル２３_１を参照し、一般保護例外の割り込み処理へジャンプする。
【００７８】
これにより、（２）で、割り込み処理部２２_１は、仮想メモリ空間４０_１のＬ番地で、カーネルスタック２７_１より命令オペランド等を取得し、Ｌ＋１番地で、該命令オペランドの比較により、割り込みがＬＡＮカード１７のＩ／ＯポートにアクセスするためのＩ／Ｏ命令で発生した一般保護例外による割り込みであるか否かを判断する。Ｌ＋２番地では、割り込み処理部２２_１は、上記判断結果が「Ｎｏ」である場合、Ｎ＋ｉ番地へジャンプする。
【００７９】
この場合、上記判断結果が「Ｙｅｓ」であるとすると、Ｌ＋３番地では、割り込み処理部２２_１は、割り込み禁止命令を実行する。これにより、他の割り込みを受け付けない状態とされる。
【００８０】
つぎに、ＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）では、ＯＳ２０_１に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_１に退避される。
【００８１】
つぎのＯＳ切り替え処理（ＩＤＴＲ切り替え命令）では、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_１用からＯＳ２０_２用に切り替えられる。つぎのＯＳ切り替え処理（ページテーブルレジスタ変更命令）では、仮想メモリ空間４０_１のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_１用からＯＳ２０_２用に変更される。これにより、ＯＳ２０_１からＯＳ２０_２へ切り替えられる（（３））。
【００８２】
仮想メモリ空間４０_２において、つぎのＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）では、仮想メモリ空間４０_２のＮ＋１番地で、以前にレジスタ退避領域２５_２に退避されていたＯＳ２０_２用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される（（４））。
【００８３】
つぎに、割り込み処理部２２_２は、割り込み許可命令を実行した後、割り込み処理ルーチンを順次実行する。つぎに、割り込み処理部２２_２は、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグをＯＮにする。このＬＡＮアクセスフラグは、ＯＳ２０_１からの指示に基づいて、データをＬＡＮカード１７（Ｉ／Ｏポート）から送信することを表す。
【００８４】
つぎに、割り込み処理部２２_２は、ＬＡＮデバイスドライバ５０_２をＣＡＬＬ（呼び出し）する（（５））。これにより、（６）で、ＬＡＮデバイスドライバ５０_２は、共有メモリ領域６０にあるデータを、共有メモリ領域６０の送信バッファにコピーする。つぎに、ＬＡＮデバイスドライバ５０_２は、上記データをＬＡＮ７０へ送信した後、復帰する（（７））。仮想メモリ空間４０_２のＳ番地では、ＩＲＥＴ（割り込み復帰命令）が実行される（（８））。
【００８５】
そして、図７に示した（９）では、ＬＡＮカード１７は、データ送信が終了したことを通知するため、ＬＡＮ割り込みを発生させる。これにより、仮想メモリ空間４０_２のＭ番地で、割り込み処理ルーチンが実行される（（１０））。
【００８６】
つぎに、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグが参照される。つぎに、上記ＬＡＮアクセスフラグがＯＦＦならば、割り込み処理部２２_２は、Ｎ＋Ｐ番地（ＩＲＥＴ）へジャンプする。この場合、ＬＡＮアクセスフラグがＯＮであるため、割り込み処理部２２_２は、ＬＡＮアクセスフラグをＯＮからＯＦＦに戻す。
【００８７】
つぎに、割り込み禁止命令が実行される。つぎのＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）では、ＯＳ２０_２に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_２に退避される。
【００８８】
つぎのＯＳ切り替え処理（ＩＤＴＲ切り替え命令）では、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_２用からＯＳ２０_１用に切り替えられる。つぎのＯＳ切り替え処理（ページテーブルレジスタ変更命令）では、仮想メモリ空間４０_２のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_２用からＯＳ２０_１用に変更される。これにより、ＯＳ２０_２からＯＳ２０_１へ切り替えられる（（１１））。
【００８９】
仮想メモリ空間４０_１において、つぎのＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）では、仮想メモリ空間４０_１のＮ＋１番地で、先にレジスタ退避領域２５_１に退避されていたＯＳ２０_１用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される（（１２））。
【００９０】
つぎに、割り込み許可命令が実行され、ＬＡＮ割り込みがソフトウェア割り込みにより発生される。つぎに、ＩＲＥＴ（割り込み復帰命令）が実行される（（１３））。これにより、割り込み処理部２２_１は、ＬＡＮ割り込み処理として、Ｎ＋ｉ番地で、割り込み処理ルーチンを順次実行する。そして、ＩＲＥＴ（割り込み復帰命令）が実行され、処理ルーチンが割り込み処理ルーチンから通常処理ルーチンへ復帰される（（１４））。
【００９１】
図８〜図１０は、上記動作例１を説明するフローチャートである。図８において、ステップＳＡ１では、ＯＳ２０_１は、仮想ＬＡＮデバイスドライバ５０_１にデータを渡す。仮想ＬＡＮデバイスドライバ５０_１は、データを共有メモリ領域６０に格納する。
【００９２】
ステップＳＡ２では、仮想ＬＡＮデバイスドライバ５０_１は、ＬＡＮカード１７に対応するＩ／ＯポートをアクセスするためのＩ／Ｏ命令を発行する。ステップＳＡ３では、図３に示したＩ／Ｏ許可ビットマップ２６_１において、Ｉ／Ｏポートに対応する部分に「１」（アクセス禁止）が設定されているものとし、ＯＳ２０_１側で一般保護例外の割り込みが発生する。
【００９３】
また、制御部１１は、割り込みベクタテーブルレジスタ１３に上記一般保護例外に対応する割込番号を格納し、カーネルスタック２７_１に、一般保護例外を発生させた命令のオペランド等を格納する。
【００９４】
ステップＳＡ４では、割り込み振分処理部２１_１は、割り込みベクタテーブルレジスタ１３より割込番号を取得する。ステップＳＡ５では、割り込み振分処理部２１_１は、割り込みベクタテーブルレジスタ１３の割込番号に基づいて、割り込みベクタテーブル２３_１を参照し、一般保護例外の割り込み処理のある論理アドレスへジャンプする。
【００９５】
ステップＳＡ６では、一般保護例外に対応する割り込み処理ルーチンが実行される。ステップＳＡ７では、割り込み処理部２２_１は、カーネルスタック２７_１より命令オペランド等を取得する。ステップＳＡ８では、割り込み処理部２２_１は、該命令オペランドの比較により、割り込みがＬＡＮカード１７のＩ／ＯポートにアクセスするためのＩ／Ｏ命令で発生した一般保護例外による割り込みであるか否かを判断する。
【００９６】
ステップＳＡ９では、割り込み処理部２２_１は、上記判断結果が「Ｎｏ」である場合、Ｎ＋ｉ番地へジャンプする。ステップＳＡ１０では、割り込み処理部２２_１は、上記判断結果が「Ｙｅｓ」であるため、割り込み禁止命令を実行する。
【００９７】
ステップＳＡ１１では、ＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）が実行され、ＯＳ２０_１に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_１に退避される。
【００９８】
ステップＳＡ１２では、ＯＳ切り替え処理（ＩＤＴＲ切り替え命令）が実行され、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_１用からＯＳ２０_２用に切り替えられる。ステップＳＡ１３では、ＯＳ切り替え処理（ページテーブルレジスタ変更命令）が実行され、仮想メモリ空間４０_１のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_１用からＯＳ２０_２用に変更される。これにより、ＯＳ２０_１からＯＳ２０_２へ切り替えられる。
【００９９】
仮想メモリ空間４０_２において、ステップＳＡ１４では、ＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）が実行され、仮想メモリ空間４０_２のＮ＋１番地で、以前にレジスタ退避領域２５_２に退避されていたＯＳ２０_２用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される。
【０１００】
ステップＳＡ１５では、割り込み処理部２２_２は、割り込み許可命令を実行する。ステップＳＡ１６では、割り込み処理部２２_２は、割り込み処理ルーチンを順次実行する。ステップＳＡ１７では、割り込み処理部２２_２は、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグをＯＮにする。
【０１０１】
ステップＳＡ１８では、割り込み処理部２２_２は、ＬＡＮデバイスドライバ５０_２をＣＡＬＬ（呼び出し）する。図９に示したステップＳＡ１９では、ＬＡＮデバイスドライバ５０_２は、共有メモリ領域６０にあるデータを、共有メモリ領域６０の送信バッファにコピーする。
【０１０２】
ステップＳＡ２０では、ＬＡＮデバイスドライバ５０_２は、上記データをＬＡＮ７０へ送信する。ステップＳＡ２１では、ＬＡＮデバイスドライバ５０_２は、割り込み処理に復帰する。ステップＳＡ２２では、ＩＲＥＴ（割り込み復帰命令）が実行される。
【０１０３】
ステップＳＡ２３では、待機される。ステップＳＡ２４では、ＬＡＮカード１７は、データ送信が終了したことを通知するため、ＬＡＮ割り込みを発生させる。ステップＳＡ２５では、仮想メモリ空間４０_２のＭ番地で、割り込み処理ルーチンが実行される。
【０１０４】
ステップＳＡ２６では、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグが参照される。ステップＳＡ２７では、上記ＬＡＮアクセスフラグがＯＦＦならば、割り込み処理部２２_２は、Ｎ＋Ｐ番地（ＩＲＥＴ）へジャンプし、ステップＳＡ３２でＩＲＥＴ（割り込み復帰命令）が実行される。この場合、ＬＡＮアクセスフラグがＯＮであるため、割り込み処理部２２_２は、ＬＡＮアクセスフラグをＯＮからＯＦＦに戻す。
【０１０５】
ステップＳＡ２８では、割り込み禁止命令が実行される。ステップＳＡ２９では、ＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）が実行され、ＯＳ２０_２に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_２に退避される。
【０１０６】
ステップＳＡ３０では、ＯＳ切り替え処理（ＩＤＴＲ切り替え命令）が実行され、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_２用からＯＳ２０_１用に切り替えられる。ステップＳＡ３１では、ＯＳ切り替え処理（ページテーブルレジスタ変更命令）が実行され、仮想メモリ空間４０_２のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_２用からＯＳ２０_１用に変更される。これにより、ＯＳ２０_２からＯＳ２０_１へ切り替えられる。
【０１０７】
仮想メモリ空間４０_１において、図１０に示したステップＳＡ３３では、ＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）が実行され、仮想メモリ空間４０_１のＮ＋１番地で、先にレジスタ退避領域２５_１に退避されていたＯＳ２０_１用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される。
【０１０８】
ステップＳＡ３４では、割り込み許可命令が実行される。ステップＳＡ３５では、ＬＡＮ割り込みがソフトウェア割り込みにより発生される。ステップＳＡ３６では、ＩＲＥＴ（割り込み復帰命令）が実行される。
【０１０９】
ステップＳＡ３７では、一旦、ＯＳ２０_１に制御が戻り、ＬＡＮ割り込みが発生し、割り込み振分処理部２１_１で判別され、割り込み処理ルーチンにジャンプされる。ステップＳＡ３８では、割り込み処理部２２_１は、ＬＡＮ割り込み処理として、Ｎ＋ｉ番地で、割り込み処理ルーチンを実行する。ステップＳＡ３９では、ＩＲＥＴ（割り込み復帰命令）が実行され、処理ルーチンが割り込み処理ルーチンから通常処理ルーチンへ復帰される。
【０１１０】
（動作例２）
図１１および図１２は、一実施の形態の動作例２を説明する図である。動作例２では、仮想メモリ空間４０_１および仮想メモリ空間４０_２の各論理アドレスには、図１１および図１２に示した処理に対応する各種命令が割り当てられている。
【０１１１】
また、動作例２では、ＯＳ２０_１がＬＡＮカード１７経由でデータを受信する場合について説明する。図１１の例では、ＯＳ２０_１が動作状態にあり、ＯＳ２０_２が待機状態にあるものとする。この状態で、（ａ）では、ＬＡＮカード１７がデータを受信すると、ＬＡＮ割り込みが発生する。
【０１１２】
（ｂ）では、仮想ＬＡＮデバイスドライバ５０_１は、ＬＡＮカード１７に対応するＩ／Ｏポート（例えば、Ｉ／Ｏアドレス＝２６（１６進数））をアクセスするためのＩ／Ｏ命令を発行する。この場合、図３に示したＩ／Ｏ許可ビットマップ２６_１で上記Ｉ／Ｏポートに対応する部分に「１」（アクセス禁止）が設定されているため、ＯＳ２０_１側で一般保護例外の割り込みが発生し、制御部１１は、割り込みベクタテーブルレジスタ１３に上記一般保護例外に対応する割込番号を格納し、カーネルスタック２７_１に、一般保護例外を発生させた命令のオペランド等を格納する。
【０１１３】
割り込み振分処理部２１_１は、（１）で、割り込みベクタテーブルレジスタ１３の割込番号に基づいて、割り込みベクタテーブル２３_１を参照し、一般保護例外の割り込み処理へジャンプする。
【０１１４】
これにより、（２）で、割り込み処理部２２_１は、仮想メモリ空間４０_１のＬ番地で、カーネルスタック２７_１より命令オペランド等を取得し、Ｌ＋１番地で、該命令オペランドの比較により、割り込みがＬＡＮカード１７のＩ／ＯポートにアクセスするためのＩ／Ｏ命令で発生した一般保護例外による割り込みであるか否かを判断する。Ｌ＋２番地では、割り込み処理部２２_１は、上記判断結果が「Ｎｏ」である場合、Ｎ＋ｉ番地へジャンプする。
【０１１５】
この場合、上記判断結果が「Ｙｅｓ」であるとすると、Ｌ＋３番地では、割り込み処理部２２_１は、割り込み禁止命令を実行する。これにより、他の割り込みを受け付けない状態とされる。
【０１１６】
つぎに、ＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）では、ＯＳ２０_１に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_１に退避される。
【０１１７】
つぎのＯＳ切り替え処理（ＩＤＴＲ切り替え命令）では、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_１用からＯＳ２０_２用に切り替えられる。つぎのＯＳ切り替え処理（ページテーブルレジスタ変更命令）では、仮想メモリ空間４０_１のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_１用からＯＳ２０_２用に変更される。これにより、ＯＳ２０_１からＯＳ２０_２へ切り替えられる（（３））。
【０１１８】
仮想メモリ空間４０_２において、つぎのＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）では、仮想メモリ空間４０_２のＮ＋１番地で、以前にレジスタ退避領域２５_２に退避されていたＯＳ２０_２用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される（（４））。
【０１１９】
つぎに、割り込み処理部２２_２は、割り込み許可命令を実行した後、割り込み処理ルーチンを順次実行する。つぎに、割り込み処理部２２_２は、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグをＯＮにする。
【０１２０】
つぎに、ＬＡＮ割り込みがソフトウェア割り込みにより発生される。つぎに、ＩＲＥＴ（割り込み復帰命令）が実行される（（５））。これにより、図１２において、割り込み処理部２２_１は、ＬＡＮ割り込み処理として、Ｘ番地で、割り込み処理ルーチンを順次実行する。つぎに、割り込み処理部２２_２は、ＬＡＮデバイスドライバ５０_２をＣＡＬＬ（呼び出し）する（（６））。
【０１２１】
ＬＡＮデバイスドライバ５０_２は、受信したデータを共有メモリ領域６０にコピーする。これにより、上記データは、ＯＳ２０_１で取得可能とされる。つぎに、処理が、ＬＡＮ割り込み処理に復帰される（（７））。つぎに、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグが参照される。つぎに、上記ＬＡＮアクセスフラグがＯＦＦならば、割り込み処理部２２_２は、Ｎ＋Ｐ番地（ＩＲＥＴ）へジャンプする。この場合、ＬＡＮアクセスフラグがＯＮであるため、割り込み処理部２２_２は、ＬＡＮアクセスフラグをＯＮからＯＦＦに戻す。
【０１２２】
つぎに、割り込み禁止命令が実行される。つぎのＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）では、ＯＳ２０_２に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_２に退避される。
【０１２３】
つぎのＯＳ切り替え処理（ＩＤＴＲ切り替え命令）では、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_２用からＯＳ２０_１用に切り替えられる。つぎのＯＳ切り替え処理（ページテーブルレジスタ変更命令）では、仮想メモリ空間４０_２のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_２用からＯＳ２０_１用に変更される。これにより、ＯＳ２０_２からＯＳ２０_１へ切り替えられる（（９））。
【０１２４】
仮想メモリ空間４０_１において、つぎのＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）では、仮想メモリ空間４０_１のＮ＋１番地で、先にレジスタ退避領域２５_１に退避されていたＯＳ２０_１用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される（（１０））。
【０１２５】
つぎに、割り込み許可命令が実行され、ＬＡＮ割り込みがソフトウェア割り込みにより発生される。つぎに、ＩＲＥＴ（割り込み復帰命令）が実行される（（１１））。
【０１２６】
図１３および図１４は、上記動作例２を説明するフローチャートである。図１３において、ステップＳＢ１では、ＬＡＮカード１７がデータを受信すると、ＬＡＮ割り込みが発生する。
【０１２７】
ステップＳＢ２では、仮想ＬＡＮデバイスドライバ５０_１は、ＬＡＮカード１７に対応するＩ／ＯポートをアクセスするためのＩ／Ｏ命令を発行する。ステップＳＢ３では、図３に示したＩ／Ｏ許可ビットマップ２６_１において、Ｉ／Ｏポートに対応する部分に「１」（アクセス禁止）が設定されているものとし、ＯＳ２０_１側で一般保護例外の割り込みが発生する。
【０１２８】
また、制御部１１は、割り込みベクタテーブルレジスタ１３に上記一般保護例外に対応する割込番号を格納し、カーネルスタック２７_１に、一般保護例外を発生させた命令のオペランド等を格納する。
【０１２９】
ステップＳＢ４では、割り込み振分処理部２１_１は、割り込みベクタテーブルレジスタ１３より割込番号を取得する。ステップＳＢ５では、割り込み振分処理部２１_１は、割り込みベクタテーブルレジスタ１３の割込番号に基づいて、割り込みベクタテーブル２３_１を参照し、一般保護例外の割り込み処理のある論理アドレスへジャンプする。
【０１３０】
ステップＳＢ６では、一般保護例外に対応する割り込み処理ルーチンが実行される。ステップＳＢ７では、割り込み処理部２２_１は、カーネルスタック２７_１より命令オペランド等を取得する。ステップＳＢ８では、割り込み処理部２２_１は、該命令オペランドの比較により、割り込みがＬＡＮカード１７のＩ／ＯポートにアクセスするためのＩ／Ｏ命令で発生した一般保護例外による割り込みであるか否かを判断する。
【０１３１】
ステップＳＢ９では、割り込み処理部２２_１は、上記判断結果が「Ｎｏ」である場合、Ｎ＋ｉ番地へジャンプする。ステップＳＢ１０では、割り込み処理部２２_１は、上記判断結果が「Ｙｅｓ」であるため、割り込み禁止命令を実行する。
【０１３２】
ステップＳＢ１１では、ＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）が実行され、ＯＳ２０_１に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_１に退避される。
【０１３３】
ステップＳＢ１２では、ＯＳ切り替え処理（ＩＤＴＲ切り替え命令）が実行され、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_１用からＯＳ２０_２用に切り替えられる。ステップＳＢ１３では、ＯＳ切り替え処理（ページテーブルレジスタ変更命令）が実行され、仮想メモリ空間４０_１のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_１用からＯＳ２０_２用に変更される。これにより、ＯＳ２０_１からＯＳ２０_２へ切り替えられる。
【０１３４】
仮想メモリ空間４０_２において、ステップＳＢ１４では、ＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）が実行され、仮想メモリ空間４０_２のＮ＋１番地で、以前にレジスタ退避領域２５_２に退避されていたＯＳ２０_２用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される。
【０１３５】
ステップＳＢ１５では、割り込み処理部２２_２は、割り込み許可命令を実行する。ステップＳＢ１６では、割り込み処理部２２_２は、割り込み処理ルーチンを順次実行する。ステップＳＢ１７では、割り込み処理部２２_２は、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグをＯＮにする。
【０１３６】
ステップＳＢ１８では、ＬＡＮ割り込みがソフトウェア割り込みにより発生される。ステップＳＢ１９では、ＩＲＥＴ（割り込み復帰命令）が実行される。
【０１３７】
図１４に示したステップＳＢ２０では、割り込み処理ルーチンが実行され、データの送信時のＬＡＮ割り込みか、または受信時のＬＡＮ割り込みかが判別される。ステップＳＢ２１では、割り込み処理部２２_２は、ＬＡＮデバイスドライバ５０_２をＣＡＬＬ（呼び出し）する。
【０１３８】
ステップＳＢ２２では、ＬＡＮデバイスドライバ５０_２は、受信したデータを共有メモリ領域６０にコピーする。これにより、上記データは、ＯＳ２０_１で取得可能とされる。ステップＳＢ２３では、処理が、ＬＡＮ割り込み処理に復帰される。
【０１３９】
ステップＳＢ２４では、レジスタ退避領域２５_２にあるＯＳ２０_１のＬＡＮアクセスフラグが参照される。ステップＳＢ２５では、上記ＬＡＮアクセスフラグがＯＦＦならば、割り込み処理部２２_２は、Ｎ＋Ｐ番地（ＩＲＥＴ）へジャンプし、ステップＳＢ３０でＩＲＥＴ（割り込み復帰命令）を実行する。この場合、ＬＡＮアクセスフラグがＯＮであるため、割り込み処理部２２_２は、ＬＡＮアクセスフラグをＯＮからＯＦＦに戻す。
【０１４０】
ステップＳＢ２６では、割り込み禁止命令が実行される。ステップＳＢ２７では、ＯＳ切り替え処理（レジスタをレジスタ退避領域に退避）が実行され、ＯＳ２０_２に対応する割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５の内容がレジスタ退避領域２５_２に退避される。
【０１４１】
ステップＳＢ２８では、ＯＳ切り替え処理（ＩＤＴＲ切り替え命令）が実行され、割り込みベクタテーブルレジスタ１３が、ＯＳ２０_２用からＯＳ２０_１用に切り替えられる。ステップＳＢ２９では、ＯＳ切り替え処理（ページテーブルレジスタ変更命令）が実行され、仮想メモリ空間４０_２のＮ番地で、ページテーブルレジスタ１４がＯＳ２０_２用からＯＳ２０_１用に変更される。これにより、ＯＳ２０_２からＯＳ２０_１へ切り替えられる。
【０１４２】
仮想メモリ空間４０_１において、ステップＳＢ３１では、ＯＳ切り替え処理（レジスタ退避領域からレジスタを復帰）が実行され、仮想メモリ空間４０_１のＮ＋１番地で、先にレジスタ退避領域２５_１に退避されていたＯＳ２０_１用のレジスタの内容が割り込みベクタテーブルレジスタ１３、ページテーブルレジスタ１４およびその他レジスタ１５にそれぞれ復帰される。ステップＳＢ３２では、割り込み許可命令が実行される。ステップＳＢ３３では、ＩＲＥＴ（割り込み復帰命令）が実行される。
【０１４３】
図１５（ａ）〜図１５（ｄ）は、上述した一実施の形態の応用例１〜４を説明する図である。図１５（ａ）に示した応用例１は、新旧ＯＳを共存させ、システム更改時に利用する例である。新ＯＳは、例えば、ＯＳ２０_１に対応している。一方、旧ＯＳは、ＯＳ２０_２に対応している。
【０１４４】
図１５（ｂ）に示した応用例２は、ソース公開ＯＳを活用し、ソース非公開ＯＳのリリースを待たずに、ソース公開ＯＳ側で新機能をスピード開発する例である。ソース非公開ＯＳは、ソースコードが公開されていないオペレーティングシステムであり、例えば、ＯＳ２０_１に対応している。一方、ソース公開ＯＳは、ソースコードが公開されているオペレーティングシステムであり、ＯＳ２０_２に対応している。
【０１４５】
図１５（ｃ）に示した応用例３は、専用ＯＳと汎用ＯＳとを共存させる例である。専用ＯＳは、リアルタイム性等に特化する機能を分担し、例えば、ＯＳ２０_１に対応している。一方、汎用ＯＳは、マイクロソフト社のＷｉｎｄｏｗｓ（登録商標）等であり、ＧＵＩ機能を分担し、ＯＳ２０_２に対応している。
【０１４６】
図１５（ｄ）に示した応用例４は、資源を分割する例であり、ＯＳ１とＯＳ２の使用目的により使用方法が異なる例である。ＯＳ１は、例えば、ＯＳ２０_１に対応している。一方、ＯＳ２は、ＯＳ２０_２に対応している。
【０１４７】
図１６は、一実施の形態をシステム移行に適用した場合を説明する図である。同図において、従来の移行作業では、一度に、旧端末に実装されている旧ＯＳの全モジュールを新端末の新ＯＳに移行させる必要があり、安全面で不安が残る。
【０１４８】
これに対して、マルチオペレーティングシステムがあると、旧端末に実装されている旧ＯＳの各モジュールを中間端末の旧ＯＳに安全を確認しながら移行させる。つぎに、中間端末において、旧ＯＳの各モジュールを新ＯＳに安全を確認しながら移行させる。
【０１４９】
つぎに、中間端末の新ＯＳの全モジュールを、新端末の新ＯＳに一度に移行させる。この場合、新ＯＳ間での移行であるため、問題が発生しない。マルチＯＳによる移行は、ある特定のモジュールに急いで新機能をつける場合に有効である。
【０１５０】
図１７は、一実施の形態を高セキュリティゲートウェイに適用した場合を説明する図である。同図において、ハードウェアは、マルチオペレーティングシステム（ＯＳ１およびＯＳ２）を備えており、ＮＩＣ（ネットワークインタフェースカード）を経由してインターネットに接続されている。このハードウェアは、高セキュリティゲートウェイとして機能する。
【０１５１】
ＯＳ１は、ユーザが使用するＡＰ（アプリケーションプログラム）１を管理するとともに、通信ログをＤＫ（ディスク）１に蓄積する。一方、ＯＳ２は、インターネットからの通信パケットを監視し、監視ログをＤＫ２に蓄積する。
【０１５２】
また、ＯＳ２では、ＮＩＣを直接制御し、通信を行う。このため、ＯＳ２は、ＯＳ１の通信を支援するため、ＮＩＣの対ソフトウェア提供インタフェースを疑似した疑似ＮＩＣ−Ｉ／ＦをＯＳ１に提供している。ＡＰ２は、パケット監視ログ収集用のアプリケーションプログラムであり、ＯＳ２上で動作する。
【０１５３】
また、ＡＰ２は、通信パケットを外から見るだけで、通信パケットに含まれる実行コードを処理しないため、ウイルスに感染しない。ＤＫ２に蓄積される監視ログは、悪意の第三者による改竄がなされないようになっている。従って、攻撃の痕跡を残すことが可能となる。
【０１５４】
ここで、ユーザの環境（ＯＳ１等）に対して、セキュリティの攻撃が行われた場合、ＯＳ１の通信ログが改竄されることが考えられる。しかしながら、一実施の形態では、マルチオペレーティングシステムにより、ＯＳ１とＯＳ２の監視ログが別々に管理されるため、攻撃者の追跡を行うことが可能となる。これにより、当該セキュリティゲートウェイへの攻撃を抑止する効果が期待できる。
【０１５５】
図１８は、一実施の形態をデスクトップＧｒｉｄ端末に適用した場合を説明する図である。同図において、ハードウェアは、マルチオペレーティングシステム（ＯＳ１およびＯＳ２）を備えており、ＮＩＣを経由してインターネットに接続されている。インターネットには、Ｇｒｉｄサーバが接続されている。ハードウェアは、デスクトップＧｒｉｄ端末として機能する。
【０１５６】
デスクトップＧｒｉｄ端末は、ユーザが計算機を利用しない間に、大きな計算の一部を割り当てて計算を実現しようとするデスクトップＧｒｉｄ計算を行うための端末である。ここで、ユーザ側から見ると、内容が不明な上記計算が自身の計算機環境に及ぼす悪影響が心配となる。
【０１５７】
そこで、同図では、自身の計算機環境をＯＳ１で管理し、Ｇｒｉｄ計算の処理環境をＯＳ２で管理することにより、上記悪影響を排除できる。つまり、Ｇｒｉｄ計算で利用されるデータやプログラムは、全てＯＳ２の制御下のみで管理され実行される。一方、ＯＳ１の制御下にあるＤＫ１やＭＥＭ（メモリ）１という計算機資源には、アクセスが許可されない。従って、Ｇｒｉｄ計算のプログラムからの悪影響が排除される。
【０１５８】
図１９は、一実施の形態を遠隔管理端末に適用した場合を説明する図である。同図において、ハードウェアは、マルチオペレーティングシステム（ＯＳ１およびＯＳ２）を備えており、ＮＩＣを経由してネットワークに接続されている。ネットワークには、システム管理者マシンや他のマシンが接続されている。ハードウェアは、遠隔管理端末として機能する。
【０１５９】
同図において、ユーザが管理できる範疇をＯＳ１に制限し、ＯＳ２の管理をネットワークを介してシステム管理者マシンで行うように構成されている。これにより、オフィス環境などで利用するパーソナルコンピュータのデフォルト環境を、システム管理者がＯＳ２の管理下で構築し、一方、ユーザ個人の好みや状況に応じて利用する環境を、ユーザがＯＳ１の管理下で構築することができる。
【０１６０】
したがって、ユーザ個人の環境設定により、システム側で用意した環境が動作不具合になることが防止される。ＯＳ２は、システム管理者マシンでシステム管理者により管理され、システム側で設計された環境を提供する。ユーザは、該環境を利用する場合、ＯＳ２のファイル情報をＯＳ１に読み込んで起動するか、または、ＯＳ２に起動を依頼してクライアント／サーバの形態で実行する。
【０１６１】
図２０は、一実施の形態を高効率ネットサービス提供端末に適用した場合を説明する図である。同図において、ハードウェアは、マルチオペレーティングシステム（ＯＳ１およびＯＳ２）を備えており、ＮＩＣを経由してネットワークに接続されている。ネットワークには、コンテンツプロバイダサーバや他のマシンが接続されている。ハードウェアは、高効率ネットサービス提供端末として機能する。
【０１６２】
同図においては、高効率ネットサービス提供端末は、遠隔管理端末（図１９参照）と同様にして、一方のＯＳ１をユーザの管理下、他方のＯＳ２をネットサービスの管理下として、例えば、封切り前のコンテンツを事前にＯＳ２の管理下（ＤＫ２）に配信しておき、封切り時刻にＯＳ１の管理下のＤＫ１からのコンテンツの即時利用を実現する端末である。
【０１６３】
コンテンツは、ネットワークを介して、コンテンツプロバイダサーバからＯＳ２の管理下のＤＫ２に配信された後、ユーザの希望により、ＤＫ２からＯＳ１の管理下のＤＫ１へ当該コンテンツが提供され、即時利用が可能となる。このように、コンテンツプロバイダサーバでは、事前配信により、ダウンロードアクセスの集中が防止される。
【０１６４】
図２１は、一実施の形態を高セキュリティＷｅｂサービス提供サーバに適用した場合を説明する図である。同図において、ハードウェアは、マルチオペレーティングシステム（ＯＳ１およびＯＳ２）を備えており、ＮＩＣを経由してネットワークに接続されている。ネットワークには、Ｗｅｂ閲覧端末が接続されている。ハードウェアは、高セキュリティＷｅｂサービス提供サーバとして機能する。
【０１６５】
同図の高セキュリティＷｅｂサービス提供サーバにおいては、外部からアクセスできる環境がＯＳ２で、ローカルユーザだけがアクセスできる環境がＯＳ１で構築される。
【０１６６】
例えば、Ｗｅｂ公開コンテンツや利用ログは、ＯＳ２の管理下のＤＫ２に格納される。一方、公開したくないデータ等は、ＯＳ１の管理下のＤＫ１に格納される。この場合、設定ミス等により、公開したくない情報を誤ってＷｅｂ上で公開してしまうという事態が回避される。また、外部から悪意の第三者による攻撃をＯＳ２側が受けた場合であっても、ＯＳ１では、ネットワーク機能を除き、動作することが可能となる。
【０１６７】
以上説明したように、一実施の形態によれば、図４に示したように、ＯＳ２０_１に対応する仮想メモリ空間４０_１のＮ番地に切替命令Ａを仮想記憶させ、仮想メモリ空間４０_２のＮ＋１番地以降に各種命令を仮想記憶させておき、さらに、ＯＳ２０_１における複数のアクセス先（Ｉ／Ｏポート）のうち、オペレーティングシステム切り替えのトリガーとするアクセス先（Ｉ／Ｏポート：例えば、ＬＡＮカード１７）をアクセス禁止に設定し、ＯＳ２０_１が、アクセス禁止されているアクセス先（Ｉ／Ｏポート）へアクセスしようとした場合、これをトリガーとして、切替命令Ａにより、ＯＳ２０_１からＯＳ２０_２に切り替え、ＯＳ２０_２が、仮想メモリ空間４０_２のＮ＋１番地以降の各種命令を実行することとしたので、従来の基盤ＯＳやＶＭモニタ等の共通部分が不要で、オペレーティングシステムの信頼性、処理能力を向上させることができる。
【０１６８】
また、一実施の形態によれば、従来の共通部分が不要であるため、ＯＳ２０_１とＯＳ２０_２とを独立的に動作させることができ、セキュリティを向上させることができる。
【０１６９】
また、一実施の形態によれば、仮想メモリ空間４０_２のＮ番地に切替命令Ｂを仮想記憶させ、切替命令Ａにより切り替えが行われてから、ＯＳ２０_２が、仮想メモリ空間４０_２のＮ＋１番地以降の各種命令を実行した後、切替命令Ｂにより、ＯＳ２０_２からＯＳ２０_１に切り替えることとしたので、切り替えおよび切り戻しを円滑に行うことができる。
【０１７０】
また、一実施の形態によれば、切替命令Ｂにより切り替えを実行する前に、ＯＳ２０_２がアクセス先（ＬＡＮカード１７）に所定の処理（データ送信等）を実行させることとしたので、ＯＳ２０_１への不正攻撃を防止することができる。
【０１７１】
また、一実施の形態によれば、アクセス先をＩ／Ｏポートとしたので、ＯＳ２０_１への不正攻撃を防止することができる。
【０１７２】
また、一実施の形態によれば、アクセス禁止されているアクセス先を、データ通信を行うＬＡＮカード１７（データ通信ポート）としたので、データ通信を介してのＯＳ２０_１への不正攻撃を防止することができる。
【０１７３】
また、一実施の形態によれば、仮想メモリ空間４０_１のＮ番地の前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることとしたので、ＯＳ２０_１側での多重割り込みを回避することができる。
【０１７４】
また、一実施の形態によれば、仮想メモリ空間４０_２のＮ番地の前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることとしたので、ＯＳ２０_２側での多重割り込みを回避することができる。
【０１７５】
以上本発明にかかる一実施の形態について図面を参照して詳述してきたが、具体的な構成例はこの一実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【０１７６】
例えば、前述した一実施の形態においては、マルチオペレーティングシステム制御を実現するためのプログラムを図２２に示したコンピュータ読み取り可能な記録媒体２００に記録して、この記録媒体２００に記録されたプログラムを同図に示したコンピュータ１００に読み込ませ、実行することにより各機能を実現してもよい。
【０１７７】
同図に示したコンピュータ１００は、上記プログラムを実行するＣＰＵ１１０と、キーボード、マウス等の入力装置１２０と、各種データを記憶するＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）１３０と、演算パラメータ等を記憶するＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）１４０と、記録媒体２００からプログラムを読み取る読取装置１５０と、ディスプレイ、プリンタ等の出力装置１６０と、装置各部を接続するバス１７０とから構成されている。
【０１７８】
ＣＰＵ１１０は、読取装置１５０を経由して記録媒体２００に記録されているプログラムを読み込んだ後、プログラムを実行することにより、前述した機能を実現する。なお、記録媒体２００としては、光ディスク、フレキシブルディスク、ハードディスク等が挙げられる。
【０１７９】
【発明の効果】
以上説明したように、本発明によれば、第１のオペレーティングシステムに対応する第１の仮想メモリ空間の論理アドレスＮに第１の切替命令を仮想記憶させ、第２の仮想メモリ空間の論理アドレスＮ＋１以降に各種命令を仮想記憶させておき、さらに、第１のオペレーティングシステムにおける複数のアクセス先のうち、オペレーティングシステム切り替えのトリガーとするアクセス先をアクセス禁止に設定し、第１のオペレーティングシステムが、アクセス禁止されているアクセス先へアクセスしようとした場合、これをトリガーとして、第１の切替命令により、第１のオペレーティングシステムから第２のオペレーティングシステムに切り替え、第２のオペレーティングシステムが、第２の仮想メモリ空間の論理アドレスＮ＋１以降の各種命令を実行することとしたので、従来の基盤ＯＳやＶＭモニタ等の共通部分が不要で、オペレーティングシステムの信頼性、処理能力を向上させることができるという効果を奏する。
【０１８０】
また、本発明によれば、従来の共通部分が不要であるため、第１のオペレーティングシステムと第２のオペレーティングシステムとを独立的に動作させることができ、セキュリティを向上させることができるという効果を奏する。
【０１８１】
また、本発明によれば、第２の仮想メモリ空間の論理アドレスＮに第２の切替命令を仮想記憶させ、第１の切替命令により切り替えが行われてから、第２のオペレーティングシステムが、第２の仮想メモリ空間の論理アドレスＮ＋１以降の各種命令を実行した後、第２の切替命令により、第２のオペレーティングシステムから第１のオペレーティングシステムに切り替えることとしたので、切り替えおよび切り戻しを円滑に行うことができるという効果を奏する。
【０１８２】
また、本発明によれば、第２の切替命令により切り替えを実行する前に、第２のオペレーティングシステムがアクセス先に所定の処理を実行させることとしたので、第１のオペレーティングシステムへの不正攻撃を防止することができるという効果を奏する。
【０１８３】
また、本発明によれば、アクセス先をＩ／Ｏポートとしたので、第１のオペレーティングシステムへの不正攻撃を防止することができるという効果を奏する。
【０１８４】
また、本発明によれば、アクセス禁止されているアクセス先を、データ通信を行うデータ通信ポートとしたので、データ通信を介しての第１のオペレーティングシステムへの不正攻撃を防止することができるという効果を奏する。
【０１８５】
また、本発明によれば、第１の仮想メモリ空間の論理アドレスＮの前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることとしたので、第１のオペレーティングシステム側での多重割り込みを回避することができるという効果を奏する。
【０１８６】
また、本発明によれば、第２の仮想メモリ空間の論理アドレスＮの前後に割り込み禁止命令および割り込み許可命令を仮想記憶させることとしたので、第２のオペレーティングシステム側での多重割り込みを回避することができるという効果を奏する。
【０１８７】
また、本発明によれば、上記の発明のいずれか一つに記載されたマルチオペレーティングシステム制御方法をコンピュータに実行させるようにしたので、プログラムがコンピュータ読み取り可能となり、これによって、上記の発明のいずれか一つの動作をコンピュータによって実行することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる一実施の形態の概略構成を示すブロック図である。
【図２】同一実施の形態の具体的構成を示すブロック図である。
【図３】図２に示したＩ／Ｏ許可ビットマップを示す図である。
【図４】同一実施の形態の動作原理を説明する図である。
【図５】同一実施の形態の動作原理を説明する図である。
【図６】同一実施の形態の動作例１を説明する図である。
【図７】同一実施の形態の動作例１を説明する図である。
【図８】同一実施の形態の動作例１を説明するフローチャートである。
【図９】同一実施の形態の動作例１を説明するフローチャートである。
【図１０】同一実施の形態の動作例１を説明するフローチャートである。
【図１１】同一実施の形態の動作例２を説明する図である。
【図１２】同一実施の形態の動作例２を説明する図である。
【図１３】同一実施の形態の動作例２を説明するフローチャートである。
【図１４】同一実施の形態の動作例２を説明するフローチャートである。
【図１５】同一実施の形態の応用例１〜４を説明する図である。
【図１６】同一実施の形態をシステム移行に適用した場合を説明する図である。
【図１７】同一実施の形態を高セキュリティゲートウェイに適用した場合を説明する図である。
【図１８】同一実施の形態をデスクトップＧｒｉｄ端末に適用した場合を説明する図である。
【図１９】同一実施の形態を遠隔管理端末に適用した場合を説明する図である。
【図２０】同一実施の形態を高効率ネットサービス提供端末に適用した場合を説明する図である。
【図２１】同一実施の形態を高セキュリティＷｅｂサービス提供サーバに適用した場合を説明する図である。
【図２２】同一実施の形態の変形例の構成を示すブロック図である。
【図２３】従来のマルチオペレーティングシステムの構成例１を示すブロック図である。
【図２４】従来のマルチオペレーティングシステムの構成例２を示すブロック図である。
【符号の説明】
１０ハードウェア
１７ＬＡＮカード
２０_１，２０_２ＯＳ
１１制御部
１２物理メモリ
２１_１，２１_２割り込み振分処理部
２２_１，２２_２割り込み処理部
２６_１，２６_２Ｉ／Ｏ許可ビットマップ
４０_１，４０_２仮想メモリ空間[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multi-operating system control method for operating a plurality of operating systems on one computer, a program for causing a computer to execute the method, and a multi-operating system control device. The present invention relates to a multi-operating system control method capable of improving processing capability, a program for causing a computer to execute the method, and an operating system control device.
[0002]
[Prior art]
In an ordinary computer, one operating system operates, which manages computer resources such as a processor, a memory, and a secondary storage device of the computer, and implements a resource schedule so that the computer can operate efficiently. There are various types of operating systems. There are various types such as those that are excellent in batch processing, those that are excellent in TSS (Time Sharing System), those that are excellent in GUI (Graphical User Interface).
[0003]
On the other hand, there is a need to simultaneously execute these plural operating systems on one computer. For example, in a large-scale computer, there is a demand to operate an operating system for executing online processing associated with actual work and an operating system for development on one computer. Alternatively, there is a demand that an operating system having a GUI and an operating system having an excellent real-time property be operated at the same time.
[0004]
However, each operating system is designed on the assumption that computer resources are managed independently. Therefore, coexistence of a plurality of operating systems is not possible without some mechanism.
[0005]
As a mechanism for operating a plurality of operating systems on one computer, there is a virtual computer system implemented by a large computer. FIG. 23 is a block diagram showing a configuration example 1 of a conventional multi-operating system based on the virtual computer system.
[0006]
The multi-operating system shown in FIG. 1 includes hardware 1, a base OS 2, a VM (Virtual Machine) monitor 3, and a virtual OS (operating system) 4. ₁ , Virtual OS4 ₂ And virtual OS4 ₃ It is composed of
[0007]
The hardware 1 is a CPU (Central Processing Unit), a physical memory, an input / output device, and the like. The base OS 2 and the VM monitor 3 control all of the hardware 1. VM monitor 3 is a virtual OS 4 ₁ ~ 4 ₃ Emulates an interface to the respective hardware 1. Virtual OS4 ₁ ~ 4 ₃ Runs on the platform OS2. That is, the base OS 2 and the virtual OS 4 ₁ ~ 4 ₃ Are in a master-slave relationship.
[0008]
As a technique for providing an interface of a plurality of operating systems with one computer, there is a microkernel method. FIG. 24 is a block diagram showing a configuration example 2 of the conventional multi-operating system based on the microkernel system.
[0009]
The multi-operating system shown in FIG. 1 includes a hardware 5, a microkernel (control program) 6, and an OS7. ₁ , OS7 ₂ And OS7 ₃ It is composed of
[0010]
In the microkernel system, on the microkernel 6, an OS 7 providing an operating system function to be shown to the user is provided. ₁ ~ 7 ₃ Has been built. User is OS7 ₁ ~ 7 ₃ Via the hardware 5 (computer resources). Microkernel 6 is OS7 ₁ ~ 7 ₃ Control.
[0011]
[Patent Document 1]
JP 2001-21672 A
[Patent Document 2]
JP-A-11-149385
[Patent Document 3]
JP 2000-330806 A
[Patent Document 4]
JP 2001-175486 A
[0012]
[Problems to be solved by the invention]
By the way, as described above, in the conventional multi-operating system shown in FIG. 23, the hardware 1 is controlled by one base OS 2, so that the stop of the base OS 2 causes a system down and low reliability. There was a problem.
[0013]
In the multi-operating system, the virtual OS 4 is controlled by the VM monitor 3. ₁ ~ 4 ₃ However, the emulation of this interface takes a long time to emulate, and there is a problem in processing capability that there are many operational defects and restrictions.
[0014]
Here, by modifying the base OS 2, the above-mentioned operation defects and restrictions are reduced, but disadvantages arise in that the versatility is reduced and the modification is troublesome.
[0015]
Further, in the conventional multi-operating system shown in FIG. ₁ ~ 7 ₃ Therefore, there is a problem that the system is down due to the stop of the microkernel 6 and the reliability is low.
[0016]
The present invention has been made in view of the above, and has a multi-operating system control method capable of improving the reliability and processing capability of a multi-operating system, a program for causing a computer to execute the method, and a multi-operating system control device The purpose is to provide.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, in a multi-operating system control method according to the present invention, a first switching instruction for switching from the first operating system to the second operating system is transmitted to the first operating system. A first virtual storage step of virtually storing data at a logical address N of a first virtual memory space corresponding to an operating system; and various instructions to a second virtual memory space corresponding to the second operating system at a logical address N + 1 and thereafter. A virtual storage step of virtually storing, and among the plurality of access destinations in the first operating system, an access prohibition setting step of setting access prohibition to an access destination that triggers switching of the operating system, The first operating system When the first operating system attempts to access the access destination for which access is prohibited, the first operating system is triggered by the first switching instruction to cause the first operating system to switch from the second operating system to the second operating system. And the second operating system executes the various instructions at and after the logical address N + 1 in the second virtual memory space.
[0018]
According to the present invention, the first switching instruction is virtually stored in the logical address N of the first virtual memory space corresponding to the first operating system, and various instructions are stored in the second virtual memory space after the logical address N + 1. Virtual storage is performed, and among the plurality of access destinations in the first operating system, an access destination that is used as a trigger for operating system switching is set to access prohibition. When an attempt is made to access the destination first, this is used as a trigger to switch from the first operating system to the second operating system according to the first switching instruction, and the second operating system issues a logical address of the second virtual memory space. Execute various instructions after N + 1 Since the the a, common part, such as a conventional base OS and VM monitor is not required, reliability of the operating system, it is possible to improve the processing capacity.
[0019]
Further, according to the present invention, since the conventional common part is unnecessary, the first operating system and the second operating system can be operated independently, and security can be improved.
[0020]
In the multi-operating system control method according to the next invention, in the second virtual storage step, a second switching command for switching from the second operating system to the first operating system is transmitted to the second virtual storage step. Virtual storage at a logical address N in the virtual memory space of the second operating system, and the first operating system uses the first switching instruction to trigger the access to the prohibited access destination in response to the first switching instruction. The first operating system is switched to the second operating system, and the second operating system executes the various instructions after the logical address N + 1 of the second virtual memory space, and then executes the second switching instruction. , From the second operating system And switches to the serial first operating system.
[0021]
According to the present invention, the second switching instruction is virtually stored in the logical address N of the second virtual memory space, and after the switching is performed by the first switching instruction, the second operating system executes the second switching instruction. After executing various instructions after the logical address N + 1 in the virtual memory space, the second switching instruction is used to switch from the second operating system to the first operating system, so that switching and switching back can be performed smoothly. Can be.
[0022]
In the multi-operating system control method according to the next invention, the second operating system causes the access destination to execute a predetermined process before executing switching according to the second switching command. And
[0023]
According to the present invention, since the second operating system causes the access destination to execute the predetermined process before executing the switching by the second switching command, an unauthorized attack on the first operating system is prevented. can do.
[0024]
In the multi-operating system control method according to the next invention, the access destination is an I / O port.
[0025]
According to the present invention, since the access destination is the I / O port, it is possible to prevent an unauthorized attack on the first operating system.
[0026]
In a multi-operating system control method according to the next invention, the access destination whose access is prohibited is a data communication port for performing data communication.
[0027]
According to the present invention, since the access destination whose access is prohibited is set to the data communication port for performing data communication, it is possible to prevent an unauthorized attack on the first operating system via the data communication.
[0028]
In the multi-operating system control method according to the next invention, in the first virtual storage step, an interrupt disable instruction and an interrupt enable instruction are virtually stored before and after a logical address N in the first virtual memory space. It is characterized by.
[0029]
According to the present invention, since the interrupt disable instruction and the interrupt enable instruction are virtually stored before and after the logical address N in the first virtual memory space, it is possible to avoid multiple interrupts on the first operating system side. it can.
[0030]
In the multi-operating system control method according to the next invention, in the second virtual storage step, an interrupt disable instruction and an interrupt enable instruction are virtually stored before and after a logical address N in the second virtual memory space. It is characterized by.
[0031]
According to this invention, since the interrupt disable instruction and the interrupt enable instruction are virtually stored before and after the logical address N in the second virtual memory space, multiple interrupts on the second operating system side can be avoided. it can.
[0032]
A program according to the next invention is a program for causing a computer to execute the multi-operating system control method according to any one of the above inventions, and the program becomes readable by a computer. One of the operations can be performed by a computer.
[0033]
A multi-operating system control device according to the next invention is a multi-operating system control device for controlling a first operating system and a second operating system running on one computer, wherein the first operating system A first virtual storage space for virtually storing a first switching instruction for switching from the first operating system to the second operating system at a logical address N of a first virtual memory space corresponding to the first operating system; A second virtual storage space for virtually storing various instructions after a logical address N + 1 in a second virtual memory space corresponding to the second operating system; and an operating system among a plurality of access destinations in the first operating system. Cut Access prohibition setting means for setting an access destination to be an access trigger as an access trigger, wherein the first operating system attempts to access the access destination whose access is prohibited by the first operating system. In this case, using this as a trigger, the first switching instruction is used to switch from the first operating system to the second operating system, and the second operating system sets a logical address in the second virtual memory space. It is characterized by executing the above-mentioned various instructions after N + 1.
[0034]
According to the present invention, the first switching instruction is virtually stored in the logical address N of the first virtual memory space corresponding to the first operating system, and various instructions are stored in the second virtual memory space after the logical address N + 1. Virtual storage is performed, and among the plurality of access destinations in the first operating system, an access destination that is used as a trigger for operating system switching is set to access prohibition. When an attempt is made to access the destination first, this is used as a trigger to switch from the first operating system to the second operating system according to the first switching instruction, and the second operating system issues a logical address of the second virtual memory space. Execute various instructions after N + 1 Since the the a, common part, such as a conventional base OS and VM monitor is not required, reliability of the operating system, it is possible to improve the processing capacity.
[0035]
Also, according to the present invention, since the conventional common part is unnecessary, the first operating system and the second operating system can operate independently, and security can be improved.
[0036]
In the multi-operating system control device according to the next invention, the logical address N of the second virtual storage space includes a second switch for switching from the second operating system to the first operating system. An instruction is virtually stored, and the first operating system uses the first switching instruction to trigger the second operating instruction from the first operating system in response to an attempt to access the prohibited access destination. After the second operating system executes the various instructions after the logical address N + 1 of the second virtual memory space, the second operating system executes the second switching instruction to switch from the second operating system to the second operating system. The first operating system And switches to Temu.
[0037]
According to the present invention, the second switching instruction is virtually stored in the logical address N of the second virtual memory space, and after the switching is performed by the first switching instruction, the second operating system executes the second switching instruction. After executing various instructions after the logical address N + 1 in the virtual memory space, the second switching instruction is used to switch from the second operating system to the first operating system, so that switching and switching back can be performed smoothly. Can be.
[0038]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a multi-operating system control method, a program for causing a computer to execute the method, and a multi-operating system control device according to the present invention will be described in detail with reference to the drawings.
[0039]
FIG. 1 is a block diagram showing a schematic configuration of an embodiment according to the present invention. The multi-operating system shown in FIG. ₁ , OS20 ₂ And AP (application program) 30 ₁ ~ 30 ₄ , Virtual LAN (Local Area Network) device driver 50 ₁ , LAN device driver 50 ₂ And a shared memory area 60.
[0040]
In the multi-operating system, the OS 20 ₁ From OS20 ₂ Or OS20 ₂ From OS20 ₁ Is switched in the interrupt processing routine. As an interrupt generation factor, of the I / O (Input / Output) ports in the multi-operating system, an I / O port corresponding to the LAN card 17 is set in advance to access prohibition, and access to the I / O port is prohibited. A general protection exception (for example, 0x0D in the IA-32 Intel (registered trademark) architecture of Intel Corporation of the United States) that occurs in the event of occurrence. The LAN card 17 is connected to the LAN 70 and is a network interface card.
[0041]
Here, in the multi-operating system, the OS 20 ₁ Causes the above general protection exception to occur when the OS 20 transmits data to the LAN 70 via the LAN card 17, ₁ From OS20 ₂ OS20 with switch to firewall function ₂ OS switching control for transmitting data to the LAN 70 from the LAN card 17 via the LAN card 17 is performed.
[0042]
OS20 ₁ Receives the data via the LAN card 17, generates the above-mentioned general protection exception, and ₁ From OS20 ₂ OS20 with switch to firewall function ₂ , The data is received by the LAN card 17 and the data is transmitted to the OS 20. ₁ OS switching control of transferring the data to the OS is performed.
[0043]
FIG. 2 is a block diagram showing a specific configuration of one embodiment. In this figure, parts corresponding to respective parts in FIG. 1 are denoted by the same reference numerals. In FIG. 1, hardware 10 is a computer resource, and includes a control unit 11, a physical memory 12, an interrupt vector table register 13, a page table register 14, other registers 15, a program counter 16, a LAN card 17, a keyboard (not shown), It is composed of a display and the like.
[0044]
The hardware 10 includes a multi-configuration OS 20 ₁ And OS20 ₂ Exists. OS20 ₁ And OS20 ₂ Manage the computer resources of the hardware 10 and are switched in the interrupt processing routine. That is, considering a certain period of time, the hardware 10 is provided with one OS (the OS 20). ₁ Or OS20 ₂ ).
[0045]
OS20 ₁ Is the interrupt distribution processing unit 21 ₁ , Interrupt processing unit 22 ₁ , Interrupt vector table 23 ₁ , Page table 24 ₁ , Register save area 25 ₁ , I / O permission bitmap 26 ₁ , Kernel stack 27 ₁ And so on. AP30 ₁ And AP30 ₂ Is OS20 ₁ An application program that runs on top.
[0046]
On the other hand, OS20 ₂ Is OS20 ₁ The interrupt distribution processing unit 21 ₂ , Interrupt processing unit 22 ₂ , Interrupt vector table 23 ₂ , Page table 24 ₂ , Register save area 25 ₂ , I / O permission bitmap 26 ₂ , Kernel stack 27 ₂ And so on. AP30 ₃ And AP30 ₄ Is OS20 ₂ An application program that runs on top.
[0047]
In the hardware 10, the control unit 11 is a CPU or the like, and controls each unit by executing a program. The physical memory 12 is a physically large-capacity storage device, and is used in a virtual storage control method as shown in FIG. 4A, and actually stores various instructions, data, and the like.
[0048]
That is, in one embodiment, the virtual memory space 40 corresponds to the physical memory 12. ₁ And virtual memory space 40 ₂ Is virtually built. Virtual memory space 40 ₁ Is OS20 ₁ The OS physical memory area 12a of the physical memory 12 ₁ And AP physical memory area 12b ₁ Is mapped to
[0049]
Specifically, the OS virtual memory space 40a ₁ Is OS20 ₁ Is a memory space used by the OS, and the OS physical memory area 12a ₁ Is mapped to AP virtual memory space 40b ₁ Is AP30 ₁ And AP30 ₂ Is the memory space used by the AP, and the AP physical memory area 12b ₁ Is mapped to
[0050]
On the other hand, the virtual memory space 40 ₂ Is OS20 ₂ The OS physical memory area 12a of the physical memory 12 ₂ And AP physical memory area 12b ₂ Is mapped to
[0051]
Specifically, the OS virtual memory space 40a ₂ Is OS20 ₂ Is a memory space used by the OS, and the OS physical memory area 12a ₂ Is mapped to AP virtual memory space 40b ₂ Is AP30 ₃ And AP30 ₄ Is the memory space used by the AP, and the AP physical memory area 12b ₂ Is mapped to
[0052]
In the physical memory 12, a physical address is assigned to a physical storage unit. On the other hand, the virtual memory space 40 ₁ And virtual memory space 40 ₂ In, an instruction or data is specified by a logical address used in a program. In the virtual storage control method, a logical address is converted to a physical address by a paging method, a segmentation method, or a paging / segmentation method.
[0053]
In the paging method, address conversion is performed in blocks (4 kilobytes) called pages. For this reason, OS20 ₁ In the virtual memory space 40 ₁ Page table (conversion table) 24 indicating to which physical page of the physical memory 12 the virtual page corresponds to ₁ Is provided. Similarly, the OS 20 ₂ Also in the virtual memory space 40 ₂ Page table (conversion table) 24 indicating which page of the physical memory 12 corresponds to ₂ Is provided.
[0054]
Also, as shown in FIG. 4B, the virtual memory space 40 ₁ Address N (logical address) of the OS 20 ₁ From OS20 ₂ A switching command A for switching to is stored. On the other hand, the virtual memory space 40 ₂ In the virtual memory space 40 ₁ In the same address N as the address N, the OS 20 ₂ From OS20 ₁ A switching command B for switching to is stored.
[0055]
Returning to FIG. 2, the interrupt vector table register 13 stores an interrupt vector table 23 described later. ₁ Or the interrupt vector table 23 ₂ Is a register that indicates the start logical address of the. The interrupt vector table 23 ₁ Or the interrupt vector table 23 ₂ The logical address corresponding to the interrupt processing of the corresponding interrupt number is stored in the logical address destination stored at the offset of (1). For example, when an interrupt of a general protection exception (interrupt number 0x0D) occurs, the control unit 11 (CPU) ₁ Or the interrupt vector table 23 ₂ Jump to the interrupt processing routine corresponding to the general protection exception at the logical address stored at the logical address stored at the offset 0x0D.
[0056]
The page table register 14 stores a page table 24 described later. ₁ Or page table 24 ₂ Is a register that stores the page index to The other register 15 is a general-purpose register, a flag register, or the like. The program counter 16 increments a logical address for fetching an instruction from the virtual memory space by one. The LAN card 17 is a card that is connected to the LAN 70 and controls data communication.
[0057]
OS20 ₁ In the interrupt distribution processing unit 21 ₁ Is the interrupt vector table 23 indicated by the interrupt vector table register 13 when an interrupt occurs. ₁ To jump to a predetermined interrupt processing routine. The interrupt distribution processing unit 21 ₁ May be executed by the control unit 11 (CPU).
[0058]
Interrupt processing unit 22 ₁ Are interrupt processing routines, OS switching processing (OS 20 ₁ From OS20 ₂ ). Interrupt vector table 23 ₁ The logical address corresponding to the interrupt process for each of the above-described interrupt numbers is stored in the logical address destination stored in each offset of the above. Page table 24 ₁ Is the virtual memory space 40 ₁ 5 is a table showing a correspondence relationship between each virtual page of FIG. 4A and each physical page of the physical memory 12.
[0059]
Register save area 25 ₁ Is an area for saving the contents of registers (interrupt vector table register 13, page table register 14, and other registers 15) corresponding to the OS before switching when the OS is switched. Specifically, the OS 20 ₁ From OS20 ₂ To the register save area 25 ₁ As shown in FIG. 4A, the OS 20 ₁ Is saved.
[0060]
I / O permission bitmap 26 ₁ Is OS20 ₁ This is a bitmap that specifies permission or prohibition of access to the I / O port from the side. In practice, the I / O permission bitmap 26 ₁ Is in a TSS (Task State Segment) that exists in each task. The I / O port is a port corresponding to a device having an input / output function in the operating system (for example, the LAN card 17).
[0061]
FIG. 3 shows the I / O permission bitmap 26. ₁ An example of the configuration will be described. I / O permission bitmap 26 ₁ As shown in the figure, an I / O port is specified by an I / O address composed of a combination of a hexadecimal notation (000 to FFF) in a vertical direction and a hexadecimal notation (0 to F) in a horizontal direction. If access to the I / O port is permitted, the I / O permission bitmap 26 ₁ In this case, “0” is set to the I / O address corresponding to the I / O port.
[0062]
On the other hand, when access to the I / O port is prohibited, the I / O permission bitmap 26 ₁ In this example, "1" is set to the I / O address corresponding to the I / O port.
[0063]
I / O permission bitmap 26 ₁ In the case of (1), "1" is set in a portion (portion surrounded by a thick line) where the I / O address is 0026 (hexadecimal) to 002A (hexadecimal), and "0" is set in other portions. I have.
[0064]
The I / O port whose I / O address is specified by 0026 (hexadecimal) to 002A (hexadecimal) corresponds to the LAN card 17. That is, access to the LAN card 17 is prohibited. When an attempt is made to access the LAN card 17, an interrupt occurs due to a general protection exception. The kernel stack 27 shown in FIG. ₁ Stores operands of various instructions.
[0065]
On the other hand, OS20 ₂ In the interrupt distribution processing unit 21 ₂ Is the interrupt vector table 23 indicated by the interrupt vector table register 13 when an interrupt occurs. ₂ To jump to a predetermined interrupt processing routine. The interrupt distribution processing unit 21 ₂ May be executed by the control unit 11 (CPU).
[0066]
Interrupt processing unit 22 ₂ Are interrupt processing routines, OS switching processing (OS 20 ₂ From OS20 ₁ ). Interrupt vector table 23 ₂ The logical address corresponding to the interrupt process for each of the above-described interrupt numbers is stored in the logical address destination stored in each offset of the above. Page table 24 ₂ Is the virtual memory space 40 ₂ 5 is a table showing a correspondence relationship between each virtual page of FIG. 4A and each physical page of the physical memory 12.
[0067]
Register save area 25 ₂ Is an area for saving the contents of registers (interrupt vector table register 13, page table register 14, and other registers 15) corresponding to the OS before switching when the OS is switched. Specifically, the OS 20 ₂ From OS20 ₁ To the register save area 25 ₂ As shown in FIG. 4A, the OS 20 ₂ Is saved.
[0068]
I / O permission bitmap 26 ₂ Is the I / O permission bitmap 26 ₁ This is a bit map that defines the permission or prohibition of access to the I / O port. Kernel stack 27 ₂ Stores operands of various instructions. In practice, the I / O permission bitmap 26 ₂ Also exist in the above-mentioned TSS which exists in each task.
[0069]
Virtual LAN device driver 50 ₁ Is OS20 ₁ And a driver for LAN communication. This virtual LAN device driver 50 ₁ Are virtually provided, and the LAN device driver 50 ₂ (LAN communication driver function) is emulated. LAN device driver 50 ₂ Is OS20 ₁ And a driver for LAN communication. The shared memory area 60 stores the OS 20 during LAN communication. ₁ And OS20 ₂ This is a memory area (buffer) for transferring data to and from the physical memory 12 as shown in FIG.
[0070]
Next, the operation principle of the embodiment will be described with reference to FIG. In FIG. ₁ When a data transmission request occurs on the side, the virtual LAN device driver 50 ₁ Prepares data to be transmitted in (1) and stores it in the shared memory area 60. In (2), the virtual LAN device driver 50 ₁ Issues an I / O instruction.
[0071]
Thereby, the I / O permission bitmap 26 ₁ (See FIG. 3). In this case, since the I / O port corresponding to the I / O address (I / O address space 80) is set to the access prohibition, in (3), the general protection exception Occurs. As a result, the OS becomes OS 20 ₁ From OS20 ₂ (See FIG. 4B).
[0072]
In (4), I / O analysis is performed, and in (5), the LAN device driver 50 ₂ Is started. In (6), data stored in the shared memory area 60 is copied to another area. In (7), an I / O command is issued and the data is transmitted to the LAN 70 via the LAN card 17. In (8), the interrupt is returned ((9)).
[0073]
Next, operation examples 1 and 2 of the embodiment will be described with reference to FIGS.
[0074]
(Operation example 1)
6 and 7 are diagrams illustrating an operation example 1 of the embodiment. In the operation example 1, the virtual memory space 40 ₁ And virtual memory space 40 ₂ Various instructions corresponding to the processing shown in FIGS. 6 and 7 are assigned to the respective logical addresses.
[0075]
In the first operation example, the OS 20 ₁ Transmitting data via the LAN card 17 will be described. In the example of FIG. ₁ Is operating and the OS 20 ₂ Is in a standby state. When data transmission is performed in this state, in FIG. ₁ Is the virtual LAN device driver 50 ₁ Pass the data to. Virtual LAN device driver 50 ₁ Stores data in the shared memory area 60.
[0076]
In (b), the virtual LAN device driver 50 ₁ Issues an I / O command for accessing an I / O port (for example, I / O address = 26 (hexadecimal)) corresponding to the LAN card 17. In this case, the I / O permission bitmap 26 shown in FIG. ₁ In this case, since “1” (access prohibited) is set in the portion corresponding to 26 (hexadecimal), the OS 20 ₁ The control unit 11 stores the interrupt number corresponding to the general protection exception in the interrupt vector table register 13, and the kernel stack 27 ₁ And the operand of the instruction that caused the general protection exception.
[0077]
Interrupt distribution processing unit 21 ₁ In (1), based on the interrupt number of the interrupt vector table register 13, ₁ And jump to the interrupt processing of the general protection exception.
[0078]
Thereby, in (2), the interrupt processing unit 22 ₁ Is the virtual memory space 40 ₁ Address L, kernel stack 27 ₁ The instruction operand and the like are obtained from address L + 1, and the comparison of the instruction operand indicates whether the interrupt is an interrupt due to a general protection exception generated by an I / O instruction for accessing an I / O port of LAN card 17. Judge. At address L + 2, the interrupt processing unit 22 ₁ Jumps to address N + i if the result of the determination is "No".
[0079]
In this case, if the result of the determination is “Yes”, the interrupt processing unit 22 ₁ Executes an interrupt disable instruction. As a result, other interrupts are not accepted.
[0080]
Next, in the OS switching process (save the register in the register save area), the OS 20 ₁ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₁ Evacuated to
[0081]
In the next OS switching process (IDTR switching command), the interrupt vector table register 13 stores the OS 20 ₁ From OS20 ₂ Can be switched for In the next OS switching process (page table register change instruction), the virtual memory space 40 ₁ , The page table register 14 is stored in the OS 20 ₁ From OS20 ₂ Changed for Thereby, the OS 20 ₁ From OS20 ₂ Is switched to ((3)).
[0082]
Virtual memory space 40 ₂ In the next OS switching process (restoring the register from the register save area), the virtual memory space 40 ₂ Of the register save area 25 ₂ OS20 that was evacuated to ₂ Are restored to the interrupt vector table register 13, page table register 14, and other registers 15, respectively ((4)).
[0083]
Next, the interrupt processing unit 22 ₂ Executes the interrupt enable routine and then sequentially executes the interrupt processing routine. Next, the interrupt processing unit 22 ₂ Is the register save area 25 ₂ OS20 in ₁ Turn on the LAN access flag. This LAN access flag indicates that the OS 20 ₁ Indicates that data is transmitted from the LAN card 17 (I / O port) based on the instruction from
[0084]
Next, the interrupt processing unit 22 ₂ Is the LAN device driver 50 ₂ (Call) ((5)). Thus, in (6), the LAN device driver 50 ₂ Copies the data in the shared memory area 60 to the transmission buffer of the shared memory area 60. Next, the LAN device driver 50 ₂ Transmits the data to the LAN 70 and then returns ((7)). Virtual memory space 40 ₂ At address S, IRET (interrupt return instruction) is executed ((8)).
[0085]
Then, in (9) shown in FIG. 7, the LAN card 17 generates a LAN interrupt to notify that the data transmission has ended. Thereby, the virtual memory space 40 ₂ The interrupt processing routine is executed at the address M ((10)).
[0086]
Next, the register save area 25 ₂ OS20 in ₁ Is referred to. Next, if the LAN access flag is OFF, the interrupt processing unit 22 ₂ Jumps to address N + P (IRET). In this case, since the LAN access flag is ON, the interrupt processing unit 22 ₂ Returns the LAN access flag from ON to OFF.
[0087]
Next, an interrupt disable instruction is executed. In the next OS switching process (the register is saved in the register save area), the OS 20 ₂ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₂ Evacuated to
[0088]
In the next OS switching process (IDTR switching command), the interrupt vector table register 13 stores the OS 20 ₂ From OS20 ₁ Can be switched for In the next OS switching process (page table register change instruction), the virtual memory space 40 ₂ , The page table register 14 is stored in the OS 20 ₂ From OS20 ₁ Changed for Thereby, the OS 20 ₂ From OS20 ₁ Is switched to ((11)).
[0089]
Virtual memory space 40 ₁ In the next OS switching process (restoring the register from the register save area), the virtual memory space 40 ₁ At the address N + 1 of the register save area 25 ₁ OS20 that was evacuated to ₁ Are restored to the interrupt vector table register 13, page table register 14, and other register 15, respectively ((12)).
[0090]
Next, an interrupt enable command is executed, and a LAN interrupt is generated by a software interrupt. Next, IRET (interrupt return instruction) is executed ((13)). Thereby, the interrupt processing unit 22 ₁ Executes the interrupt processing routine at address N + i as LAN interrupt processing. Then, an IRET (interrupt return instruction) is executed, and the processing routine returns from the interrupt processing routine to the normal processing routine ((14)).
[0091]
8 to 10 are flowcharts illustrating the first operation example. In FIG. 8, in step SA1, the OS 20 ₁ Is the virtual LAN device driver 50 ₁ Pass the data to. Virtual LAN device driver 50 ₁ Stores data in the shared memory area 60.
[0092]
In step SA2, the virtual LAN device driver 50 ₁ Issues an I / O command for accessing an I / O port corresponding to the LAN card 17. In step SA3, the I / O permission bitmap 26 shown in FIG. ₁ It is assumed that “1” (access prohibited) is set in a portion corresponding to the I / O port ₁ Side generates a general protection exception interrupt.
[0093]
The control unit 11 stores the interrupt number corresponding to the general protection exception in the interrupt vector table register 13 and stores the interrupt number in the kernel stack 27. ₁ And the operand of the instruction that caused the general protection exception.
[0094]
In step SA4, the interrupt distribution processing unit 21 ₁ Acquires the interrupt number from the interrupt vector table register 13. In step SA5, the interrupt distribution processing unit 21 ₁ Is based on the interrupt number of the interrupt vector table register 13, ₁ And jump to the logical address where the interrupt processing of the general protection exception is performed.
[0095]
At step SA6, an interrupt processing routine corresponding to the general protection exception is executed. In step SA7, the interrupt processing unit 22 ₁ Is the kernel stack 27 ₁ More instruction operands and the like are obtained. In step SA8, the interrupt processing unit 22 ₁ Determines whether the interrupt is an interrupt due to a general protection exception generated by an I / O instruction for accessing the I / O port of the LAN card 17 by comparing the instruction operands.
[0096]
In step SA9, the interrupt processing unit 22 ₁ Jumps to address N + i if the result of the determination is "No". In step SA10, the interrupt processing unit 22 ₁ Executes the interrupt disable instruction because the result of the determination is "Yes".
[0097]
In step SA11, an OS switching process (save the register in the register save area) is executed, and the OS 20 ₁ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₁ Evacuated to
[0098]
In step SA12, an OS switching process (IDTR switching command) is executed, and the interrupt vector table register 13 stores ₁ From OS20 ₂ Can be switched for In step SA13, an OS switching process (page table register change instruction) is executed, and the virtual memory space 40 ₁ , The page table register 14 is stored in the OS 20 ₁ From OS20 ₂ Changed for Thereby, the OS 20 ₁ From OS20 ₂ Can be switched to
[0099]
Virtual memory space 40 ₂ In step SA14, the OS switching process (restore the register from the register save area) is executed, and the virtual memory space 40 ₂ Of the register save area 25 ₂ OS20 that was evacuated to ₂ Are restored to the interrupt vector table register 13, page table register 14, and other registers 15, respectively.
[0100]
In step SA15, the interrupt processing unit 22 ₂ Executes an interrupt enable instruction. In step SA16, the interrupt processing unit 22 ₂ Executes the interrupt processing routine sequentially. In step SA17, the interrupt processing unit 22 ₂ Is the register save area 25 ₂ OS20 in ₁ Turn on the LAN access flag.
[0101]
In step SA18, the interrupt processing unit 22 ₂ Is the LAN device driver 50 ₂ CALL (call). In step SA19 shown in FIG. ₂ Copies the data in the shared memory area 60 to the transmission buffer of the shared memory area 60.
[0102]
In step SA20, the LAN device driver 50 ₂ Transmits the data to the LAN 70. In step SA21, the LAN device driver 50 ₂ Returns to the interrupt processing. In step SA22, an IRET (interrupt return instruction) is executed.
[0103]
In step SA23, the process waits. In step SA24, the LAN card 17 generates a LAN interrupt to notify that the data transmission has ended. In step SA25, the virtual memory space 40 ₂ The interrupt processing routine is executed at address M.
[0104]
In step SA26, the register save area 25 ₂ OS20 in ₁ Is referred to. In step SA27, if the LAN access flag is OFF, the interrupt processing unit 22 ₂ Jumps to address N + P (IRET), and an IRET (interrupt return instruction) is executed in step SA32. In this case, since the LAN access flag is ON, the interrupt processing unit 22 ₂ Returns the LAN access flag from ON to OFF.
[0105]
In step SA28, an interrupt disable instruction is executed. At step SA29, an OS switching process (save the register in the register save area) is executed, and the OS 20 ₂ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₂ Evacuated to
[0106]
In step SA30, an OS switching process (IDTR switching instruction) is executed, and the interrupt vector table register 13 stores ₂ From OS20 ₁ Can be switched for In step SA31, an OS switching process (page table register change instruction) is executed, and the virtual memory space 40 ₂ , The page table register 14 is stored in the OS 20 ₂ From OS20 ₁ Changed for Thereby, the OS 20 ₂ From OS20 ₁ Can be switched to
[0107]
Virtual memory space 40 ₁ In step SA33 shown in FIG. 10, the OS switching process (restoring the register from the register save area) is executed, and the virtual memory space 40 ₁ At the address N + 1 of the register save area 25 ₁ OS20 that was evacuated to ₁ Are restored to the interrupt vector table register 13, page table register 14, and other registers 15, respectively.
[0108]
In step SA34, an interrupt permission instruction is executed. In step SA35, a LAN interrupt is generated by a software interrupt. In step SA36, an IRET (interrupt return instruction) is executed.
[0109]
At Step SA37, once the OS 20 ₁ The control returns to the step (1), a LAN interrupt occurs, and the interrupt distribution processing unit 21 ₁ And jumps to the interrupt processing routine. In step SA38, the interrupt processing unit 22 ₁ Executes an interrupt processing routine at address N + i as LAN interrupt processing. In step SA39, an IRET (interrupt return instruction) is executed, and the processing routine returns from the interrupt processing routine to the normal processing routine.
[0110]
(Operation example 2)
FIG. 11 and FIG. 12 are diagrams illustrating Operation Example 2 of the embodiment. In the operation example 2, the virtual memory space 40 ₁ And virtual memory space 40 ₂ Various instructions corresponding to the processing shown in FIGS. 11 and 12 are assigned to each logical address.
[0111]
In the operation example 2, the OS 20 ₁ Receiving data via the LAN card 17 will be described. In the example of FIG. ₁ Is operating and the OS 20 ₂ Is in a standby state. In this state, in (a), when the LAN card 17 receives data, a LAN interrupt occurs.
[0112]
In (b), the virtual LAN device driver 50 ₁ Issues an I / O command for accessing an I / O port (for example, I / O address = 26 (hexadecimal)) corresponding to the LAN card 17. In this case, the I / O permission bitmap 26 shown in FIG. ₁ Since “1” (access prohibited) is set in the portion corresponding to the above I / O port, the OS 20 ₁ The control unit 11 stores the interrupt number corresponding to the general protection exception in the interrupt vector table register 13, and the kernel stack 27 ₁ And the operand of the instruction that caused the general protection exception.
[0113]
Interrupt distribution processing unit 21 ₁ In (1), based on the interrupt number of the interrupt vector table register 13, ₁ And jump to the interrupt processing of the general protection exception.
[0114]
Thereby, in (2), the interrupt processing unit 22 ₁ Is the virtual memory space 40 ₁ Address L, kernel stack 27 ₁ The instruction operand and the like are obtained from address L + 1, and the comparison of the instruction operand indicates whether the interrupt is an interrupt due to a general protection exception generated by an I / O instruction for accessing an I / O port of LAN card 17. Judge. At address L + 2, the interrupt processing unit 22 ₁ Jumps to address N + i if the result of the determination is "No".
[0115]
In this case, if the result of the determination is “Yes”, the interrupt processing unit 22 ₁ Executes an interrupt disable instruction. As a result, other interrupts are not accepted.
[0116]
Next, in the OS switching process (save the register in the register save area), the OS 20 ₁ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₁ Evacuated to
[0117]
In the next OS switching process (IDTR switching command), the interrupt vector table register 13 stores the OS 20 ₁ From OS20 ₂ Can be switched for In the next OS switching process (page table register change instruction), the virtual memory space 40 ₁ , The page table register 14 is stored in the OS 20 ₁ From OS20 ₂ Changed for Thereby, the OS 20 ₁ From OS20 ₂ Is switched to ((3)).
[0118]
Virtual memory space 40 ₂ In the next OS switching process (restoring the register from the register save area), the virtual memory space 40 ₂ Of the register save area 25 ₂ OS20 that was evacuated to ₂ Are restored to the interrupt vector table register 13, page table register 14, and other registers 15, respectively ((4)).
[0119]
Next, the interrupt processing unit 22 ₂ Executes the interrupt enable routine and then sequentially executes the interrupt processing routine. Next, the interrupt processing unit 22 ₂ Is the register save area 25 ₂ OS20 in ₁ Turn on the LAN access flag.
[0120]
Next, a LAN interrupt is generated by a software interrupt. Next, an IRET (interrupt return instruction) is executed ((5)). As a result, in FIG. ₁ Executes an interrupt processing routine sequentially at address X as LAN interrupt processing. Next, the interrupt processing unit 22 ₂ Is the LAN device driver 50 ₂ (Call) ((6)).
[0121]
LAN device driver 50 ₂ Copies the received data to the shared memory area 60. Thus, the data is stored in the OS 20 ₁ Can be obtained at Next, the process returns to the LAN interrupt process ((7)). Next, the register save area 25 ₂ OS20 in ₁ Is referred to. Next, if the LAN access flag is OFF, the interrupt processing unit 22 ₂ Jumps to address N + P (IRET). In this case, since the LAN access flag is ON, the interrupt processing unit 22 ₂ Returns the LAN access flag from ON to OFF.
[0122]
Next, an interrupt disable instruction is executed. In the next OS switching process (the register is saved in the register save area), the OS 20 ₂ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₂ Evacuated to
[0123]
In the next OS switching process (IDTR switching command), the interrupt vector table register 13 stores the OS 20 ₂ From OS20 ₁ Can be switched for In the next OS switching process (page table register change instruction), the virtual memory space 40 ₂ , The page table register 14 is stored in the OS 20 ₂ From OS20 ₁ Changed for Thereby, the OS 20 ₂ From OS20 ₁ Is switched to ((9)).
[0124]
Virtual memory space 40 ₁ In the next OS switching process (restoring the register from the register save area), the virtual memory space 40 ₁ At the address N + 1 of the register save area 25 ₁ OS20 that was evacuated to ₁ Are restored to the interrupt vector table register 13, page table register 14, and other register 15, respectively ((10)).
[0125]
Next, an interrupt enable command is executed, and a LAN interrupt is generated by a software interrupt. Next, an IRET (interrupt return instruction) is executed ((11)).
[0126]
13 and 14 are flowcharts for explaining the operation example 2 described above. In FIG. 13, in step SB1, when the LAN card 17 receives data, a LAN interrupt occurs.
[0127]
In step SB2, the virtual LAN device driver 50 ₁ Issues an I / O command for accessing an I / O port corresponding to the LAN card 17. In step SB3, the I / O permission bitmap 26 shown in FIG. ₁ It is assumed that “1” (access prohibited) is set in a portion corresponding to the I / O port ₁ Side generates a general protection exception interrupt.
[0128]
The control unit 11 stores the interrupt number corresponding to the general protection exception in the interrupt vector table register 13 and stores the interrupt number in the kernel stack 27. ₁ And the operand of the instruction that caused the general protection exception.
[0129]
In step SB4, the interrupt distribution processing unit 21 ₁ Acquires the interrupt number from the interrupt vector table register 13. In step SB5, the interrupt distribution processing unit 21 ₁ Is based on the interrupt number of the interrupt vector table register 13, ₁ And jump to the logical address where the interrupt processing of the general protection exception is performed.
[0130]
At step SB6, an interrupt processing routine corresponding to the general protection exception is executed. In step SB7, the interrupt processing unit 22 ₁ Is the kernel stack 27 ₁ More instruction operands and the like are obtained. In step SB8, the interrupt processing unit 22 ₁ Determines whether the interrupt is an interrupt due to a general protection exception generated by an I / O instruction for accessing the I / O port of the LAN card 17 by comparing the instruction operands.
[0131]
In step SB9, the interrupt processing unit 22 ₁ Jumps to address N + i if the result of the determination is "No". In step SB10, the interrupt processing unit 22 ₁ Executes the interrupt disable instruction because the result of the determination is "Yes".
[0132]
In step SB11, an OS switching process (save the register in the register save area) is executed, and the OS 20 ₁ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₁ Evacuated to
[0133]
In step SB12, an OS switching process (IDTR switching command) is executed, and the interrupt vector table register 13 ₁ From OS20 ₂ Can be switched for In step SB13, the OS switching process (page table register change instruction) is executed, and the virtual memory space 40 ₁ , The page table register 14 is stored in the OS 20 ₁ From OS20 ₂ Changed for Thereby, the OS 20 ₁ From OS20 ₂ Can be switched to
[0134]
Virtual memory space 40 ₂ In step SB14, the OS switching process (restore the register from the register save area) is executed, and the virtual memory space 40 ₂ Of the register save area 25 ₂ OS20 that was evacuated to ₂ Are restored to the interrupt vector table register 13, page table register 14, and other registers 15, respectively.
[0135]
In step SB15, the interrupt processing unit 22 ₂ Executes an interrupt enable instruction. In step SB16, the interrupt processing unit 22 ₂ Executes the interrupt processing routine sequentially. In step SB17, the interrupt processing unit 22 ₂ Is the register save area 25 ₂ OS20 in ₁ Turn on the LAN access flag.
[0136]
In step SB18, a LAN interrupt is generated by a software interrupt. In step SB19, an IRET (interrupt return instruction) is executed.
[0137]
In step SB20 shown in FIG. 14, an interrupt processing routine is executed, and it is determined whether the interrupt is a LAN interrupt when transmitting data or a LAN interrupt when receiving data. In step SB21, the interrupt processing unit 22 ₂ Is the LAN device driver 50 ₂ CALL (call).
[0138]
In step SB22, the LAN device driver 50 ₂ Copies the received data to the shared memory area 60. Thus, the data is stored in the OS 20 ₁ Can be obtained at In step SB23, the process returns to the LAN interrupt process.
[0139]
In step SB24, the register save area 25 ₂ OS20 in ₁ Is referred to. In step SB25, if the LAN access flag is OFF, the interrupt processing unit 22 ₂ Jumps to address N + P (IRET) and executes IRET (interrupt return instruction) in step SB30. In this case, since the LAN access flag is ON, the interrupt processing unit 22 ₂ Returns the LAN access flag from ON to OFF.
[0140]
In step SB26, an interrupt disable instruction is executed. In step SB27, an OS switching process (save the register in the register save area) is executed, and the OS 20 ₂ The contents of the interrupt vector table register 13, page table register 14, and other registers 15 corresponding to the ₂ Evacuated to
[0141]
In step SB28, an OS switching process (IDTR switching instruction) is executed, and the interrupt vector table register 13 ₂ From OS20 ₁ Can be switched for In step SB29, the OS switching process (page table register change instruction) is executed, and the virtual memory space 40 ₂ , The page table register 14 is stored in the OS 20 ₂ From OS20 ₁ Changed for Thereby, the OS 20 ₂ From OS20 ₁ Can be switched to
[0142]
Virtual memory space 40 ₁ In step SB31, the OS switching process (restore the register from the register save area) is executed, and the virtual memory space 40 ₁ At the address N + 1 of the register save area 25 ₁ OS20 that was evacuated to ₁ Are restored to the interrupt vector table register 13, page table register 14, and other registers 15, respectively. In step SB32, an interrupt permission instruction is executed. In step SB33, an IRET (interrupt return instruction) is executed.
[0143]
FIGS. 15A to 15D are diagrams illustrating Application Examples 1 to 4 of the above-described embodiment. Application example 1 shown in FIG. 15A is an example in which new and old OSs coexist and are used at the time of system renewal. The new OS is, for example, the OS 20 ₁ It corresponds to. On the other hand, the old OS is OS20 ₂ It corresponds to.
[0144]
The application example 2 shown in FIG. 15B is an example in which a new function is speed-developed on the source-public OS without utilizing the source-public OS and waiting for the release of the source non-public OS. The source non-disclosed OS is an operating system whose source code is not disclosed. ₁ It corresponds to. On the other hand, the open source OS is an operating system whose source code is open, and the OS 20 ₂ It corresponds to.
[0145]
Application example 3 shown in FIG. 15C is an example in which a dedicated OS and a general-purpose OS coexist. The dedicated OS shares functions specialized for real-time performance and the like. ₁ It corresponds to. On the other hand, the general-purpose OS is Windows (registered trademark) of Microsoft Corporation, etc. ₂ It corresponds to.
[0146]
The application example 4 shown in FIG. 15D is an example in which resources are divided, and the usage method differs depending on the purpose of use of OS1 and OS2. OS1 is, for example, OS20 ₁ It corresponds to. On the other hand, OS2 ₂ It corresponds to.
[0147]
FIG. 16 is a diagram illustrating a case where one embodiment is applied to system migration. In the figure, in the conventional migration work, it is necessary to migrate all the modules of the old OS mounted on the old terminal to the new OS of the new terminal at a time, and there is a concern about safety.
[0148]
On the other hand, if there is a multi-operating system, each module of the old OS installed in the old terminal is transferred to the old OS of the intermediate terminal while confirming safety. Next, in the intermediate terminal, each module of the old OS is transferred to the new OS while confirming the security.
[0149]
Next, all the modules of the new OS of the intermediate terminal are transferred at once to the new OS of the new terminal. In this case, no problem occurs because the transition is between new OSs. The transition by the multi-OS is effective when a new function is quickly added to a specific module.
[0150]
FIG. 17 is a diagram illustrating a case where one embodiment is applied to a high security gateway. In the figure, the hardware includes a multi-operating system (OS1 and OS2) and is connected to the Internet via a NIC (network interface card). This hardware functions as a high security gateway.
[0151]
The OS 1 manages an AP (application program) 1 used by a user and stores a communication log in a DK (disk) 1. On the other hand, the OS 2 monitors a communication packet from the Internet and accumulates a monitoring log in the DK 2.
[0152]
In the OS 2, the NIC is directly controlled to perform communication. For this reason, the OS2 provides the OS1 with a pseudo NIC-I / F that simulates an interface for providing software to the NIC in order to support the communication of the OS1. AP2 is an application program for collecting packet monitoring logs, and operates on OS2.
[0153]
The AP 2 does not infect the virus because it only looks at the communication packet from the outside and does not process the execution code included in the communication packet. The monitoring log stored in the DK2 is not falsified by a malicious third party. Therefore, it is possible to leave a trace of the attack.
[0154]
Here, when a security attack is performed on the environment of the user (such as the OS1), the communication log of the OS1 may be falsified. However, in one embodiment, the monitoring logs of the OS1 and the OS2 are separately managed by the multi-operating system, so that the attacker can be tracked. Thereby, an effect of suppressing an attack on the security gateway can be expected.
[0155]
FIG. 18 is a diagram illustrating a case where the embodiment is applied to a desktop Grid terminal. In FIG. 1, the hardware includes a multi-operating system (OS1 and OS2), and is connected to the Internet via an NIC. A Grid server is connected to the Internet. The hardware functions as a desktop grid terminal.
[0156]
The desktop grid terminal is a terminal for performing a desktop grid calculation for realizing the calculation by allocating a part of a large calculation while the user does not use the computer. Here, from the user's point of view, there is a concern that the above-mentioned calculation whose contents are unknown will adversely affect its own computer environment.
[0157]
Therefore, in the same figure, the above adverse effect can be eliminated by managing its own computer environment by OS1 and managing the grid calculation processing environment by OS2. That is, all data and programs used in the Grid calculation are managed and executed only under the control of the OS 2. On the other hand, access to computer resources such as DK1 and MEM (memory) 1 under the control of OS1 is not permitted. Therefore, an adverse effect from the grid calculation program is eliminated.
[0158]
FIG. 19 is a diagram illustrating a case where the embodiment is applied to a remote management terminal. In FIG. 1, the hardware includes a multi-operating system (OS1 and OS2) and is connected to a network via an NIC. A system administrator machine and other machines are connected to the network. The hardware functions as a remote management terminal.
[0159]
In the figure, a category that can be managed by a user is limited to OS1, and management of OS2 is performed by a system administrator machine via a network. This allows the system administrator to construct a default environment for a personal computer used in an office environment or the like under the control of the OS 2, while setting the environment to be used according to the personal preference or situation of the user under the control of the OS 1. Can be built with
[0160]
Therefore, it is possible to prevent the environment prepared by the system from causing an operation failure due to the user's personal environment setting. The OS 2 is managed by a system administrator on a system administrator machine and provides an environment designed on the system side. When using the environment, the user reads the file information of OS2 into OS1 and starts it, or requests OS2 to start it and executes it in a client / server mode.
[0161]
FIG. 20 is a diagram illustrating a case where one embodiment is applied to a high-efficiency network service providing terminal. In FIG. 1, the hardware includes a multi-operating system (OS1 and OS2) and is connected to a network via an NIC. A content provider server and other machines are connected to the network. The hardware functions as a highly efficient network service providing terminal.
[0162]
In the figure, the high-efficiency network service providing terminal is, like the remote management terminal (see FIG. 19), one OS1 under the management of the user and the other OS2 under the management of the net service. Is a terminal that distributes in advance the content under the management of the OS2 (DK2) and immediately uses the content from the DK1 managed by the OS1 at the release time.
[0163]
After the content is distributed from the content provider server to the DK2 under the management of the OS2 via the network, the content is provided from the DK2 to the DK1 under the management of the OS1 at the request of the user, and the content can be used immediately. . In this way, in the content provider server, concentration of download access is prevented by pre-delivery.
[0164]
FIG. 21 is a diagram illustrating a case where one embodiment is applied to a high security Web service providing server. In FIG. 1, the hardware includes a multi-operating system (OS1 and OS2) and is connected to a network via an NIC. A web browsing terminal is connected to the network. The hardware functions as a high security Web service providing server.
[0165]
In the high security Web service providing server shown in FIG. 1, an environment accessible from outside is OS2, and an environment accessible only by local users is OS1.
[0166]
For example, Web published contents and usage logs are stored in the DK2 managed by the OS2. On the other hand, data that is not desired to be disclosed is stored in the DK1 under the management of the OS1. In this case, it is possible to avoid a situation in which information that is not desired to be disclosed is erroneously disclosed on the Web due to a setting error or the like. Further, even when the OS2 side is attacked by a malicious third party from the outside, the OS1 can operate except for the network function.
[0167]
As described above, according to one embodiment, as shown in FIG. ₁ Virtual memory space 40 corresponding to ₁ Of the switching instruction A at the address N of the virtual memory space 40 ₂ Various instructions are virtually stored in the address N + 1 and after, and the OS 20 ₁ Out of a plurality of access destinations (I / O ports), the access destination (I / O port: for example, LAN card 17) that is used as a trigger for operating system switching is set to access prohibition, and the OS 20 ₁ Attempts to access an access destination (I / O port) for which access is prohibited, and using this as a trigger, the OS 20 ₁ From OS20 ₂ Switch to OS20 ₂ Is the virtual memory space 40 ₂ Are executed, the common parts such as the conventional base OS and VM monitor are not required, and the reliability and processing capability of the operating system can be improved.
[0168]
Further, according to the embodiment, since the conventional common part is unnecessary, the OS 20 ₁ And OS20 ₂ Can operate independently, and security can be improved.
[0169]
Also, according to one embodiment, the virtual memory space 40 ₂ The switching command B is virtually stored in the address N of the OS 20 and the switching is performed by the switching command A. ₂ Is the virtual memory space 40 ₂ After execution of various instructions after the address N + 1, the OS 20 ₂ From OS20 ₁ , The switching and switching back can be performed smoothly.
[0170]
Further, according to the embodiment, before executing the switching by the switching command B, the OS 20 ₂ Causes the access destination (LAN card 17) to execute a predetermined process (such as data transmission). ₁ Can prevent unauthorized attacks.
[0171]
According to the embodiment, the access destination is the I / O port. ₁ Can prevent unauthorized attacks.
[0172]
Further, according to the embodiment, the access destination whose access is prohibited is the LAN card 17 (data communication port) for performing data communication. ₁ Can prevent unauthorized attacks.
[0173]
Also, according to one embodiment, the virtual memory space 40 ₁ The interrupt disable command and the interrupt enable command are virtually stored before and after the address N. ₁ Multiple interrupts on the side can be avoided.
[0174]
Also, according to one embodiment, the virtual memory space 40 ₂ The interrupt disable command and the interrupt enable command are virtually stored before and after the address N. ₂ Multiple interrupts on the side can be avoided.
[0175]
An embodiment according to the present invention has been described in detail with reference to the drawings. However, a specific configuration example is not limited to the embodiment, and a design change within a range not departing from the gist of the present invention. The present invention is also included in the present invention.
[0176]
For example, in the above-described embodiment, a program for implementing multi-operating system control is recorded on the computer-readable recording medium 200 shown in FIG. Each function may be realized by causing the computer 100 shown in the figure to read and execute the functions.
[0177]
The computer 100 shown in FIG. 1 includes a CPU 110 that executes the above-described program, an input device 120 such as a keyboard and a mouse, a ROM (Read Only Memory) 130 that stores various data, and a RAM (Random) that stores calculation parameters and the like. Access Memory) 140, a reading device 150 that reads a program from the recording medium 200, an output device 160 such as a display and a printer, and a bus 170 that connects each unit of the device.
[0178]
After reading the program recorded on the recording medium 200 via the reading device 150, the CPU 110 executes the program to realize the functions described above. Note that the recording medium 200 includes an optical disk, a flexible disk, a hard disk, and the like.
[0179]
【The invention's effect】
As described above, according to the present invention, the first switching instruction is virtually stored at the logical address N of the first virtual memory space corresponding to the first operating system, and the logical address of the second virtual memory space is stored. Various instructions are virtually stored after N + 1, and among a plurality of access destinations in the first operating system, an access destination that is used as a trigger for switching the operating system is set to access prohibition. When an attempt is made to access an access destination for which access is prohibited, this is used as a trigger to switch from the first operating system to the second operating system according to a first switching instruction, and the second operating system switches to the second operating system. After the logical address N + 1 in the virtual memory space Since it was decided to run a seed instruction, intersection, such as a conventional base OS and VM monitor is not required, reliability of the operating system, an effect that it is possible to improve the processing capacity.
[0180]
Further, according to the present invention, since the conventional common part is unnecessary, the first operating system and the second operating system can be operated independently, and the security can be improved. Play.
[0181]
According to the present invention, the second switching instruction is virtually stored in the logical address N of the second virtual memory space, and after the switching is performed by the first switching instruction, the second operating system executes the second switching instruction. After executing various instructions after the logical address N + 1 of the second virtual memory space, the second switching instruction is used to switch from the second operating system to the first operating system, so that switching and switching back can be performed smoothly. This has the effect that it can be performed.
[0182]
Further, according to the present invention, the second operating system causes the access destination to execute the predetermined process before executing the switching by the second switching command, so that the first operating system can be attacked illegally. The effect that it can prevent is produced.
[0183]
Further, according to the present invention, since the access destination is set to the I / O port, it is possible to prevent an unauthorized attack on the first operating system.
[0184]
Further, according to the present invention, since the access destination whose access is prohibited is set to the data communication port for performing data communication, it is possible to prevent an unauthorized attack on the first operating system via the data communication. It works.
[0185]
Further, according to the present invention, since the interrupt disable instruction and the interrupt enable instruction are virtually stored before and after the logical address N in the first virtual memory space, multiple interrupts on the first operating system side are avoided. It has the effect of being able to.
[0186]
Further, according to the present invention, since the interrupt disable instruction and the interrupt enable instruction are virtually stored before and after the logical address N in the second virtual memory space, multiple interrupts on the second operating system side are avoided. It has the effect of being able to.
[0187]
Further, according to the present invention, the multi-operating system control method described in any one of the above-described inventions is caused to be executed by a computer, so that the program can be read by a computer. There is an effect that one of the operations can be executed by a computer.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of an embodiment according to the present invention.
FIG. 2 is a block diagram showing a specific configuration of the same embodiment.
FIG. 3 is a diagram showing an I / O permission bitmap shown in FIG. 2;
FIG. 4 is a diagram illustrating the operation principle of the same embodiment.
FIG. 5 is a diagram illustrating an operation principle of the same embodiment.
FIG. 6 is a diagram illustrating an operation example 1 of the same embodiment.
FIG. 7 is a diagram illustrating an operation example 1 of the same embodiment.
FIG. 8 is a flowchart illustrating an operation example 1 of the same embodiment.
FIG. 9 is a flowchart illustrating an operation example 1 of the same embodiment.
FIG. 10 is a flowchart illustrating an operation example 1 of the same embodiment.
FIG. 11 is a diagram illustrating an operation example 2 of the same embodiment.
FIG. 12 is a diagram illustrating an operation example 2 of the same embodiment.
FIG. 13 is a flowchart illustrating an operation example 2 of the same embodiment.
FIG. 14 is a flowchart illustrating an operation example 2 of the same embodiment.
FIG. 15 is a diagram illustrating Application Examples 1 to 4 of the same embodiment.
FIG. 16 is a diagram illustrating a case where the same embodiment is applied to system migration.
FIG. 17 is a diagram illustrating a case where the same embodiment is applied to a high security gateway.
FIG. 18 is a diagram illustrating a case where the same embodiment is applied to a desktop Grid terminal.
FIG. 19 is a diagram illustrating a case where the same embodiment is applied to a remote management terminal.
FIG. 20 is a diagram illustrating a case where the same embodiment is applied to a high-efficiency network service providing terminal.
FIG. 21 is a diagram illustrating a case where the same embodiment is applied to a high security Web service providing server.
FIG. 22 is a block diagram showing a configuration of a modification of the same embodiment.
FIG. 23 is a block diagram showing a configuration example 1 of a conventional multi-operating system.
FIG. 24 is a block diagram illustrating a configuration example 2 of a conventional multi-operating system.
[Explanation of symbols]
10 Hardware
17 LAN card
20 ₁ , 20 ₂ OS
11 Control part
12 Physical memory
21 ₁ , 21 ₂ Interrupt distribution processing unit
22 ₁ , 22 ₂ Interrupt processing unit
26 ₁ , 26 ₂ I / O permission bitmap
40 ₁ , 40 ₂ Virtual memory space

Claims

A multi-operating system control method for controlling a first operating system and a second operating system running on one computer,
A first switching instruction for virtually storing a first switching instruction for switching from the first operating system to the second operating system at a logical address N of a first virtual memory space corresponding to the first operating system; A virtual memory process;
A second virtual storage step of storing various instructions virtually at a logical address N + 1 or later in a second virtual memory space corresponding to the second operating system;
An access prohibition setting step of setting an access destination to be a trigger for operating system switching among the plurality of access destinations in the first operating system to access prohibition,
When the first operating system attempts to access the access destination for which access is prohibited, the first operating system uses the first operating system as a trigger to execute the first operating system. From the first operating system to the second operating system, and the second operating system executes the various instructions starting from the logical address N + 1 in the second virtual memory space.

In the second virtual storage step, a second switching instruction for switching from the second operating system to the first operating system is virtually stored at a logical address N of the second virtual memory space, The first operating system switches from the first operating system to the second operating system according to the first switching instruction, triggered by an attempt to access the access destination for which access is prohibited, and The second operating system executes the various instructions after the logical address N + 1 of the second virtual memory space, and then switches from the second operating system to the first operating system by the second switching instruction. Claims characterized by switching Multi operating system control method according to.

3. The multi-operating system control method according to claim 2, wherein the second operating system causes the access destination to execute a predetermined process before executing switching according to the second switching command.

4. The method according to claim 1, wherein the access destination is an I / O port.

5. The multi-operating system control method according to claim 1, wherein the access destination whose access is prohibited is a data communication port for performing data communication.

The method according to claim 1, wherein in the first virtual storage step, an interrupt disable instruction and an interrupt enable instruction are virtually stored before and after a logical address N in the first virtual memory space. A multi-operating system control method as described.

6. The method according to claim 2, wherein in the second virtual storage step, an interrupt disable instruction and an interrupt enable instruction are virtually stored before and after a logical address N in the second virtual memory space. A multi-operating system control method as described.

A program for causing a computer to execute the multi-operating system control method according to claim 1.

A multi-operating system control device for controlling a first operating system and a second operating system running on one computer,
A first virtual instruction for virtually storing a first switching instruction for switching from the first operating system to the second operating system at a logical address N of a first virtual memory space corresponding to the first operating system; A virtual storage space,
A second virtual storage space for virtually storing various instructions after a logical address N + 1 of a second virtual memory space corresponding to the second operating system;
Access prohibition setting means for setting, from among the plurality of access destinations in the first operating system, an access destination to be a trigger for operating system switching to access prohibition,
When the first operating system attempts to access the access destination for which access is prohibited, the first operating system uses the first operating system as a trigger to execute the first operating system. To the second operating system, and the second operating system executes the various instructions starting from the logical address N + 1 in the second virtual memory space.

At the logical address N of the second virtual storage space, a second switching command for switching from the second operating system to the first operating system is virtually stored, and the first operating system is configured to access The first switching instruction is used to switch from the first operating system to the second operating system, triggered by an attempt to access the prohibited access destination, and the second operating system The method according to claim 1, wherein after executing the various instructions after the logical address N + 1 in the second virtual memory space, the second switching instruction is used to switch from the second operating system to the first operating system. Multi-operability described in 9 Gushisutemu control device.