JP2004129075A - Lsi with sttd decoding function - Google Patents
Lsi with sttd decoding function Download PDFInfo
- Publication number
- JP2004129075A JP2004129075A JP2002292909A JP2002292909A JP2004129075A JP 2004129075 A JP2004129075 A JP 2004129075A JP 2002292909 A JP2002292909 A JP 2002292909A JP 2002292909 A JP2002292909 A JP 2002292909A JP 2004129075 A JP2004129075 A JP 2004129075A
- Authority
- JP
- Japan
- Prior art keywords
- sttd
- lsi
- symbol
- unit
- complex operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Radio Transmission System (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、STTDデコード機能を有するLSIに関する。
【0002】
【従来の技術】
ITU(国際電気通信連合)で策定された、移動体通信の世界統一の標準規格であるIMT2000の対応規格の1つに、W−CDMA(Wideband Code Division Multiple Access)方式がある。
【0003】
W−CDMA方式では、端末における受信特性を向上させる技術の1つとして、送信ダイバシティ技術が採用されている。W−CDMAにおける送信ダイバシティには、いくつかのモードが存在する。その中の1つがSTTD(Space Time Block Coded Transmit Antenna Diversity)である。
【0004】
図8は、STTDのエンコードおよび伝搬モデルを示す図である。
【0005】
図中、Tは、シンボル時間を示し、S1はI,Q成分を含んだ送信シンボル1、S2は送信シンボル2を示す。
【0006】
送信局では、送信ダイバシティのモードにSTTDが適用されている場合、2つの時間的に連続したシンボルと2つ送信アンテナを用いて情報シンボルのエンコードおよび送信を行う。
【0007】
すなわち、時間Tにおいて、送信シンボルS1と送信シンボルS2の共役複素数に−1を掛け合わせたものをそれぞれ、送信アンテナ1、送信アンテナ2より同時に送信する。
【0008】
次に、時刻2Tでは、送信シンボルS2と送信シンボルS1の共役複素数をそれぞれ送信アンテナ1、送信アンテナ2より同時に送信する。時刻3T以降は、次の連続する2シンボルを用いて同様の動作を繰り返し行う。
【0009】
このようにSTTDエンコードは、2つの送信シンボルを組み合わせて時間的なエンコードを行い、空間的に異なる2つの送信アンテナよりそれぞれ同時に送信することで成立する。
【0010】
次に、送信された情報シンボルは、移動体通信環境下においてレイリーフェージングの影響により振幅変動および位相変動され、受信される。
【0011】
すなわち、送信アンテナ1から送信されたシンボルは、振幅変動および位相変動の伝達関数(チャネル推定値)α1が掛け合わされて受信される。
【0012】
同様に、送信アンテナ2から送信されたシンボルは、振幅変動および位相変動の伝達関数(チャネル推定値)α2が掛け合わされて受信される。
【0013】
このとき、受信端における2つのアンテナ間の伝搬遅延は、チップレートよりも充分短いことが報告されている。したがって、受信シンボルR1もしくはR2は、2つのアンテナから同時に送信された情報シンボルが足し合わされた状態となって受信される。
【0014】
よって、受信シンボルR1,R2は、白色雑音を無視したとすると、以下の式(1)で表される。
R1=S1・α1―S2*・α2 (S2*はS2の共役複素数を示す)
R2=S2・α1+S1*・α2 (S1*はS1の共役複素数を示す) …式(1)
受信機では、式(1)で表される受信シンボルR1,R2と、各送信アンテナの伝搬路における伝達関数の推定値α1、α2を用いて同期検波およびSTTDデコードを行い、S1,S2を復調する。
【0015】
すなわち、式(1)を用いて送信シンボルS1,S2を復調すると式(2)のように表される。
【0016】
2・S1=R1・α1*+R2*・α2
2・S2=−R1・α2+R2・α1* …式(2)
ところで、伝達関数の推定および同期検波には、内挿補間同期検波方式が知られている。
【0017】
内挿同期検波とは、複数の受信シンボルに基づき伝搬路の伝達関数を推定し、その推定された伝達関数に基づき位相補償のための係数を生成し、この係数を情報シンボルに乗算することにより位相補償を行う技術であり、例えば、下記の特許文献1に記載されている。
【0018】
また、STTDエンコードならびにデコードについては、例えば、下記の特許文献2に記載されている。
【0019】
【特許文献1】
特開2000−78107号公報(図3など)
【特許文献2】
特開2000−138623号公報(図5など)
【0020】
【発明が解決しようとする課題】
しかしながら、STTDデコードを行う場合は、STTD非適用時と比較して次のような問題が発生する。
【0021】
STTDによる送信ダイバシティが適用されない場合は、エンコードされない同一シンボルが2つのアンテナから同時に送信される。従って、白色雑音を無視した場合、受信シンボルR1,R2は式(3)のように表される。
【0022】
S1=R1・α* (α=α1+α2)
S2=R2・α* …式(3)
ここで、送信信号の変調方式としてQPSK(4相位相変調)が採用されているとし、式(2)および式(3)をI成分、Q成分を考慮して展開すると、それぞれ、下記の式(4)、式(5)のようになる。
【0023】
式(2)の展開
S1i= α1i・R1i+α1q・R1q+α2i・R2i+α2q・R2q
S1q=−α1q・R1i+α1i・R1q+α2q・R2I−α2i・R2q
S2i= α1i・R2i+α1q・R2q−α2i・R1I−α2q・R1q
S2q=−α1q・R2i+α1i・R2q−α2q・R1i+α2i・R1q …式(4)
式(3)の展開
S1i= α1i・R1i+α1q・R1q
S1q=−α1q・R1i+α1i・R1q
S2i= α1i・R2i+α1q・R2q
S2q=−α1q・R2i+α1i・R2q …式(5)
式(4)、式(5)を比較したものが図7(a),(b)である。
【0024】
図7(a)がSTTDエンコードが適用される場合の、送信シンボル復調用演算の内容(式4と同じ)を示し、図7(b)がSTTDエンコードが非適用の場合の送信シンボル復調用演算の内容(式5と同じ)を示している。図7(a),(b)では、演算式を複数の項に分け、それぞれに▲1▼〜▲4▼の番号を付して区別できるようにしている。
【0025】
STTDエンコードを用いない場合(図7(b)の場合)は、情報シンボルS1についての位相補償を行うためには、▲1▼の処理のみが必要である。
【0026】
これに対し、STTDデコードを実現しようとした場合(図7(a)の場合)、情報シンボルS1を復調するのに、「▲1▼および▲2▼の処理」と、「▲1▼、▲2▼のそれぞれの演算結果の加算処理」を行う必要がある。
【0027】
同様に情報シンボルS2を復調するのに、STTDデコードでは、▲3▼および▲4▼の処理と▲3▼、▲4▼の演算結果の加算処理を行う必要があり、▲3▼の処理のみでよいSTTD非適用時と比較して、1シンボルの復調に、2回の複素乗算処理と1回の加算処理が必要となる。
【0028】
このようにSTTDデコードを行うためには、通常の位相補償で必要な複素乗算器の構成を流用した場合、その後に、2回の複素乗算処理の加算を行う必要があるため、回路規模が増大してしまう。
【0029】
本発明は、このような課題を解決し、LSI化された回路の専有面積の削減を実現することを目的とする。
【0030】
【課題を解決するための手段】
本発明のSTTDデコード機能をもつLSIは、STTDエンコード信号を複数のフィンガで受信し、各フィンガにて逆拡散を行い、各フィンガから出力される情報シンボルについて複素演算およびSTTDシンボルの復調を行うに際して、各フィンガに共通に用いられる複素演算部を設けて、この複素演算部を時分割で動作させて共用すると共に、情報シンボルの復調に必要な加算演算の少なくとも一部を、レイク合成器に含まれる加算器を用いて行う。
【0031】
複素演算部の共用化ならびにレイク合成器内の加算器の活用により、ハードウエア資源の効率的利用が実現される。したがって、冗長的な演算回路を設ける必要がなくなり、LSIチップの専有面積の縮小を図ることができる。
【0032】
本発明のSTTDデコード機能をもつLSIの一つの態様では、STTDエンコードされた情報シンボルの復調に必要な加算演算をすべて、レイク合成器内の加算器を用いて行う。
【0033】
これにより、STTDデコードのための加算器を特別に設ける必要がなくなり、LSIチップの専有面積を、さらに縮小することができる。冗長な回路の削減は、消費電力の削減にも寄与する。
【0034】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。
【0035】
(実施の形態1)
図1は、本発明のSTTDデコード機能をもつLSI(CDMA通信方式の受信機)の構成例を示す図である。
【0036】
図示されるように、このLSI(CDMA通信方式の受信機)は、受信フィンガ(以下、単にフィンガという)70a〜70nと、セレクタ82,84と、これらのセレクタを制御する制御部120と、STTDデコーダ200(この部分は、STTDデコード動作を行わないときは、受信シンボルの位相補償とレイク合成を行う)と、を有する。
【0037】
フィンガ70a〜70nの各々は、伝搬路の伝達関数推定部(40a〜40n)と、シンボル蓄積メモリ(20a〜20n)を有する。
【0038】
セレクタ82は、各フィンガから出力される、推定された伝達関数のうちの一つを選択し、STTDデコーダ200に与える。
【0039】
セレクタ84は、各フィンガから出力される、情報シンボルのうちの一つを選択し、STTDデコーダ200に与える。
【0040】
STTDデコーダ200は、伝達関数選択部50と、複素演算部60(乗算部100および加算部102を有する)と、レイク合成器90に含まれる、保持部104および加算部106(これらは、レイク合成器の一部であると共に、STTDエンコードシンボルをデコードするためのSTTDシンボル復調部の一部としても機能する)と、を有する。
【0041】
伝達関数選択部50は、伝達関数推定部40a〜40nによって推定された、伝搬路の伝達関数に基づき、複素演算部60に供給する複素乗算係数を発生させる。
【0042】
この伝達関数選択部50は、STTDエンコード信号を復調する場合と、通常の信号を復調する場合とを区別し、その場面で必要な乗算係数を生成し、複素演算部60に供給する。
【0043】
次に、図1のLSIにおける特徴的な構成を説明する。
【0044】
上述の式(4)に示したとおり、例えば、送信シンボルS1のI,Q成分は、以下のように示される。
S1i= α1i・R1i+α1q・R1q+α2i・R2i+α2q・R2q
S1q=−α1q・R1i+α1i・R1q+α2q・R2I−α2i・R2q
そして、図7(a)の上側に示されるように、上記の式は、▲1▼,▲2▼の2組の多項式に区分することができる。したがって、送信シンボルの復元には、▲1▼,▲2▼の多項式の計算(複素乗算係数の乗算と加算)を行い、その結果同士を加算するという演算を行う必要がある。
【0045】
本発明では、図1に示されるように、前半の複素乗算係数の乗算と加算を、各フィンガで共用される複素演算部60に内蔵される乗算部100および加算部102により行う。
【0046】
そして、後半の加算を、レイク合成器90内の保持部(フリップフロップ(FF))104および加算部106にて行う。
【0047】
セレクタ82,84は、複素演算部60を、各フィンガ70a〜70bで共用化するために設けられている。
【0048】
複素演算部60の共用により、ハードウエア量を削減でき、回路の消費電力も削減することができる。
【0049】
また、後半の加算処理を、CDMA受信機に必須のレイク合成器に含まれる保持部104や加算部106にて行うことにより、既存のハードウエアを有効活用することができる。これにより、ハードウエア量や回路の消費電力を、さらに削減することができる。
【0050】
図2に、複素演算部60およびレイク合成器90における主要な動作を示す。
【0051】
まず、(a)段階では、複素演算部60において、上述の▲1▼の多項式の演算を行う。
【0052】
続いて、(b)段階では、▲1▼の演算結果がレイク合成器90内の保持部104に保持され、一方、複素演算部60では、上述の▲2▼の多項式の演算が行われる。
【0053】
そして、(c)段階では、▲1▼と▲2▼の演算結果同士の加算を、レイク合成器90内の加算部106を用いて行う。これにより、送信シンボルs1i,s1qを復元することができる。
【0054】
(実施の形態2)
図3は、実施の形態2にかかる、STTDデコード機能を有するLSIの具体的構成を示すブロック図である。
【0055】
図3において、受信シンボルは、各フィンガ70a〜70nに入力される。
【0056】
図示されるように、図3のセレクタ80は、各フィンガ70a〜70nの伝達関数推定部40a〜40nから出力される、推定された伝達関数の一つを選択するセレクタ82と、各フィンガ70a〜70nのシンボル蓄積メモリ20a〜20nから出力される情報シンボルの一つを選択するセレクタ84a,84bと、を有している。
【0057】
以下の説明では、フィンガ70aにおける処理を例にとって説明する。他のフィンガにおいても同様な処理が行われる。
【0058】
受信データは、まず、逆拡散部10aにおいて、逆拡散される。
【0059】
逆拡散後の情報シンボルは、シンボル蓄積メモリ20aに蓄積されるとともに、パイロットシンボル抜き取り部30aに入力される。
【0060】
伝達関数推定に用いるパイロットシンボルは、パイロットシンボル抜き取り部30aにおいて抽出され、伝達関数推定部40aに入力される。伝達関数推定部40aでは、2つの送信アンテナの伝搬路における伝達関数α1、α2がそれぞれ推定される。
【0061】
各フィンガ毎に算出される伝達関数α1、α2の中から、セレクタ82にて、一つのフィンガについての伝達関数(ここでは、フィンガ70aの伝達関数)が選択される。
【0062】
また、シンボル蓄積メモリ20a〜20nから読み出される情報シンボルR1(R1i, R1q)のうちの一つが、セレクタ84a,84bにて選択される。
【0063】
複素演算部60は、STTDエンコード信号に対して復調のための複素乗算を行う。また、この複素乗算部60は、通常の受信信号に対しては、内挿同期検波による位相補償を行う。
【0064】
複素演算部60は、図3に示されるとおり、4つの乗算器62〜65と、2つの加算器66a,66bを内蔵する。
【0065】
また、レイク合成器90は、フリップフロップ(FF)91a,91b,93a,93b,94a,94bと、加算器92a,92bと、を有する。
【0066】
レイク合成器90から出力される復調されたSTTDシンボル(Si,Sq)は、チャネルコーデック(不図示)に送られる。
【0067】
以下、STTDエンコード信号の復調動作を4段階に分けて順に説明する。
【0068】
ここでは、図7(a)に示す▲1▼〜▲4▼の各ブロックの動作を、各フィンガ毎に順次、実行する。
【0069】
第1段階では、シンボル蓄積メモリ20aから、情報シンボルR1(R1i, R1q)が読み出され、複素演算部(位相補償部)60に入力される。
【0070】
複素演算部(位相補償部)60の入力ポートaw、ax、ay、azには、伝達関数選択部50が生成した、α1i、‐α1q、α1q、α1i、の各係数がそれぞれ入力される。そして、所定の演算(図7(a)の▲1▼)が実行される。
【0071】
その演算の結果は、レイク合成器90に送られ、フリップフロップ(FF)91a,91bに保持される。
【0072】
第2段階では、シンボル蓄積メモリ20aから、情報シンボルR2(R2i, R2q)が新たに読み出され、複素演算部(位相補償部)60に入力される。
【0073】
また、複素演算部60の入力ポートaw、ax、ay、azには、伝達関数選択部50が生成した、α2i、α2q、+α2q、−α2iの各係数が入力される。そして、情報シンボルに上述の係数を乗算し、所定の加算が行われる(図7(a)の▲2▼)。
【0074】
その演算の結果は、レイク合成器90に送られ、フリップフロップ(FF)91a,91bに保持される。一方、先に保持されていた第1段階の複素演算の結果は、フリップフロップ93a,93bに保持される。
【0075】
次に、第1段階および第2段階の各複素演算の結果同士を加算器92a,92bで加算する。そして、その加算結果(STTDデコードシンボル)は、フリップフロップ(FF)94a,94bに一時的に蓄積される。
【0076】
これにより、送信シンボルS1についての、一つのフィンガ(ここでは、フィンガ70a)に関するSTTDデコード処理が完了する。
【0077】
上述の第1段階ならびに第2段階の処理が、フィンガ70b〜70nの各々について、順次、行われる。そして、各処理の結果が、レイク合成器90にて、例えば、最大比合成され、最終的に送信シンボルS1(S1i,S1q)が復調される。
【0078】
第3段階では、シンボル蓄積メモリ20aから、情報シンボルR2(R2i, R2q)が読み出される。
【0079】
また、複素演算部60の入力ポートaw、ax、ay、azへ、−α2i、−α2q、−α2q、α2i、の各係数が入力される。
【0080】
そして、所定の複素演算が行われ(図7(a)の▲4▼)、その結果は、レイク合成器90のフリップフロップ91a,91bに保持される。
【0081】
第4段階では、シンボル蓄積メモリ20aから、情報シンボルR2(R2i, R2q)が新たに読み出される。
【0082】
複素演算部60の入力ポートaw、ax、ay、azには、α1i、−α1q、α1q、α1i、の各係数が入力される。
【0083】
そして、所定の複素演算が行われる(図7(a)の▲3▼)。その演算結果は、レイク合成器90に送られ、先の演算結果(図7(a)の▲3▼の演算結果)と合成され、その合成結果は、フリップフロップ(FF)94a,94bに一時的に蓄積される。
【0084】
これにより、送信シンボルS2に関する、フィンガ70aについてのSTTDデコード処理が完了する。このような3段階および4段階の処理を、各フィンガ毎に繰り返し実行することで、最終的に送信シンボルS2(S2i,S2q)が復調される。
【0085】
このように、複素演算を、時分割で各フィンガ毎に実施する構成とすると共に、STTD復調に必要な加算処理の一部をレイク合成器内のハードウエアを用いて行うことにより、冗長的な記載を排して、きわめてコンパクトな構成のSTTDデコード機能を有するLSI(CDMA受信機)が実現される。
【0086】
図9に、本発明の構成を採用しない場合のLSI(比較例のLSI)の構成を示す。図9において、複数のフィンガ7a〜7nは、それぞれ、逆拡散部1a〜1nと、シンボル蓄積メモリ2a〜2nと、パイロットシンボル抜き取り部3a〜3nと、伝達関数推定部4a〜4nと、伝達関数推定部5a〜5nと、シンボル復調部10a〜10nを有する。参照符号9は、レイク合成器を示す。
【0087】
図9の構成では、各フィンガに、複素演算部(6a〜6n)およびシンボル復調部(10a〜10n)が設けられており、回路を構成する素子数が飛躍的に多くなる。
【0088】
本発明によれば、回路の素子数を大幅に削減できる。携帯電話端末では、小型化や低消費電力性が厳しく要求されるため、本発明は特に有効である。
【0089】
(実施の形態3)
図4は、実施の形態3にかかる、STTDデコード機能を有するLSIの構成を示すブロック図である。
【0090】
図4のSTTDデコード機能を有するLSIは、図1のLSIと、基本的な構成および動作は同じである。
【0091】
ただし、図4の複素演算部61は乗算部100のみを有しており(図1の場合のように加算部を有さない)、すべての加算処理は、レイク合成器90のハードウエア(保持部104および加算部106)を用いて時分割方式で行う点で、前掲の実施の携帯とは異なる。
【0092】
レイク合成器90のハードウエアを用いて、時分割で加算処理を行うために、レイク合成器90の前にセレクタ150が設けられている。セレクタ150は、制御部122によって制御される。
【0093】
複素演算部61から加算器が除去されるため、回路の専有面積のさらなる低減を図ることができる。
【0094】
より具体的な構成を図5に示す。
【0095】
図5のLSIの構成は図3のLSIの構成と基本的に同じである。ただし、複素演算部60において加算器が除去されている点、ならびに、レイク合成器90の前に、セレクタ87a,87bが設けられている点で異なる。
【0096】
(実施の形態4)
本発明のLSIは、図6に示すように、CDMA受信装置に適用することができる。図6では、本発明のLSIは点線で囲んで示されている。ただし、これに限定されるものではなく、図6に示される全ての要素をワンチップ化してもよい。
【0097】
図示されるように、CDMA受信装置は、受信アンテナ10と、所定の周波数でフィルタリングし、ベースバンド信号に復調する高周波信号処理部11と、アナログ信号をデジタル信号に変換するA/D変換部12と、受信信号を所定のタイミングで逆拡散しデータを復調するフィンガ部13と、逆拡散後データの同期検波およびSTTDデコードを行う同期検波部(兼STTDデコード部)14と、逆拡散され、同期検波およびSTTDデコードされたマルチパスをレイク合成するレイク合成部15と、チャネルデコードを行うチャネルコーデック部16と、を備えている。
【0098】
受信信号は、高周波信号処理部11においてベースバンド信号に復調され、A/D変換されてデジタルデータに変換された後、フィンガ部13に入力される。
【0099】
フィンガ部13では、所望のマルチパス数および、多重コード数分の逆拡散器により、逆拡散されデータが復調される。
【0100】
同期検波兼STTDデコード部14およびレイク合成部15では、これら複数のデータの位相を補償し、レイク合成を行う。
【0101】
本発明のLSIの利用は、CDMA受信装置自体を小型化することに寄与する。
【0102】
【発明の効果】
以上説明したように本発明は、ハードウエアの効率的な利用を図ることで冗長的な回路構成を排し、小型かつ低消費電力のLSI(CDMA受信装置)の実現に寄与するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかる、STTDデコード機能を有するLSIの構成を示すブロック図
【図2】図1のLSIの特徴的な動作を説明するための図
【図3】本発明の実施の形態2にかかる、STTDデコード機能を有するLSIの具体的構成を示すブロック図
【図4】本発明の実施の形態3にかかる、STTDデコード機能を有するLSIの構成を示すブロック図
【図5】本発明の実施の形態3にかかる、STTDデコード機能を有するLSIの具体的構成を示すブロック図
【図6】本発明のLSIを用いたCDMA受信機の全体構成を示すブロック図
【図7】(a)STTDデコード処理を行う場合の、送信シンボル復調のための演算式を示す図(b)STTDデコード処理を行わない場合の、送信シンボル復調のための演算式を示す図
【図8】STTDエンコードの内容、およびSTTDエンコード信号の伝搬モデルを示す図
【図9】本発明を適用しない場合の比較例のLSIの構成を示すブロック図
【符号の説明】
10a〜10n 逆拡散部
20a〜20n シンボル蓄積メモリ
40a〜40n 伝達関数推定部
50 伝達関数選択部
60 複素演算部
70a〜70n フィンガ
82,84 セレクタ
90 レイク合成器(STTDシンボル復調兼用)
100 乗算部
102 加算部
104 保持部
106 加算部
120 セレクタ制御部
200 STTDデコーダ(STTDデコード機能に特に関連する部分)[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an LSI having an STTD decoding function.
[0002]
[Prior art]
One of the standards of IMT2000, which is a globally unified standard for mobile communication, formulated by the ITU (International Telecommunication Union) is the W-CDMA (Wideband Code Division Multiple Access) system.
[0003]
In the W-CDMA scheme, a transmission diversity technique is employed as one of techniques for improving reception characteristics in a terminal. There are several modes for transmit diversity in W-CDMA. One of them is STTD (Space Time Block Coded Transmit Antenna Diversity).
[0004]
FIG. 8 is a diagram showing an STTD encoding and propagation model.
[0005]
In the figure, T indicates a symbol time, S1 indicates a
[0006]
When STTD is applied to the transmission diversity mode, the transmitting station encodes and transmits information symbols using two temporally consecutive symbols and two transmitting antennas.
[0007]
That is, at time T, -1 is multiplied by the conjugate complex number of transmission symbol S1 and transmission symbol S2, and
[0008]
Next, at
[0009]
As described above, STTD encoding is achieved by performing temporal encoding by combining two transmission symbols and simultaneously transmitting the signals from two spatially different transmission antennas.
[0010]
Next, the transmitted information symbols undergo amplitude fluctuation and phase fluctuation under the influence of Rayleigh fading in a mobile communication environment, and are received.
[0011]
That is, the symbol transmitted from the transmitting
[0012]
Similarly, the symbol transmitted from transmitting
[0013]
At this time, it is reported that the propagation delay between the two antennas at the receiving end is sufficiently shorter than the chip rate. Therefore, received symbol R1 or R2 is received in a state where information symbols transmitted simultaneously from the two antennas are added.
[0014]
Therefore, the reception symbols R1 and R2 are represented by the following equation (1), assuming that white noise is ignored.
R1 = S1 · α1−S2 * · α2 (S2 * indicates a conjugate complex number of S2)
R2 = S2 · α1 + S1 * · α2 (S1 * indicates a conjugate complex number of S1) Expression (1)
The receiver performs synchronous detection and STTD decoding using reception symbols R1 and R2 represented by Expression (1) and transfer function estimated values α1 and α2 in the propagation path of each transmission antenna, and demodulates S1 and S2. I do.
[0015]
That is, when the transmission symbols S1 and S2 are demodulated using Expression (1), they are expressed as Expression (2).
[0016]
2 · S1 = R1 · α1 * + R2 * · α2
2 · S2 = −R1 · α2 + R2 · α1 * Equation (2)
Incidentally, an interpolation and synchronous detection method is known for transfer function estimation and synchronous detection.
[0017]
Interpolated synchronous detection is performed by estimating a transfer function of a propagation path based on a plurality of received symbols, generating a coefficient for phase compensation based on the estimated transfer function, and multiplying the information symbol by this coefficient. This is a technique for performing phase compensation, and is described in, for example,
[0018]
STTD encoding and decoding are described in, for example,
[0019]
[Patent Document 1]
JP 2000-78107 A (FIG. 3 etc.)
[Patent Document 2]
JP-A-2000-138623 (FIG. 5, etc.)
[0020]
[Problems to be solved by the invention]
However, when STTD decoding is performed, the following problem occurs as compared with when STTD is not applied.
[0021]
When transmission diversity by STTD is not applied, the same unencoded symbol is transmitted from two antennas simultaneously. Therefore, when the white noise is ignored, the received symbols R1 and R2 are represented by Expression (3).
[0022]
S1 = R1 · α * (α = α1 + α2)
S2 = R2 · α * Equation (3)
Here, assuming that QPSK (four-phase modulation) is employed as the modulation method of the transmission signal, and expanding Expressions (2) and (3) in consideration of the I component and the Q component, (4), Equation (5) is obtained.
[0023]
Expansion S1i of equation (2) = α1i · R1i + α1q · R1q + α2i · R2i + α2q · R2q
S1q = −α1q · R1i + α1i · R1q + α2q · R2I−α2i · R2q
S2i = α1i · R2i + α1q · R2q−α2i · R1I−α2q · R1q
S2q = −α1q · R2i + α1i · R2q−α2q · R1i + α2i · R1q Equation (4)
Expansion of Equation (3) S1i = α1i · R1i + α1q · R1q
S1q = −α1q · R1i + α1i · R1q
S2i = α1i · R2i + α1q · R2q
S2q = −α1q · R2i + α1i · R2q Equation (5)
7 (a) and 7 (b) show a comparison of the equations (4) and (5).
[0024]
FIG. 7A shows the contents of a transmission symbol demodulation operation (same as Equation 4) when STTD encoding is applied, and FIG. 7B shows a transmission symbol demodulation operation when STTD encoding is not applied. (Same as Expression 5). In FIGS. 7A and 7B, the arithmetic expression is divided into a plurality of terms, and each of them is assigned a number from (1) to (4) so that they can be distinguished.
[0025]
When STTD encoding is not used (case (b) of FIG. 7), only the process (1) is required to perform phase compensation on the information symbol S1.
[0026]
On the other hand, when an attempt is made to realize STTD decoding (in the case of FIG. 7A), to demodulate the information symbol S1, "processing of (1) and (2)" and "(1), ▲" It is necessary to perform the addition process of each operation result in 2).
[0027]
Similarly, to demodulate the information symbol S2, in STTD decoding, it is necessary to perform the processing of (3) and (4) and the addition processing of the calculation results of (3) and (4), and only the processing of (3) Compared to the case where STTD is not applied, demodulation of one symbol requires two complex multiplication processes and one addition process.
[0028]
In order to perform STTD decoding in this way, if the configuration of a complex multiplier required for normal phase compensation is used, it is necessary to add two complex multiplication processes thereafter, which increases the circuit scale. Resulting in.
[0029]
An object of the present invention is to solve such a problem and to reduce the occupied area of an LSI circuit.
[0030]
[Means for Solving the Problems]
An LSI having an STTD decoding function according to the present invention receives an STTD encoded signal with a plurality of fingers, performs despreading with each finger, and performs a complex operation and demodulation of an STTD symbol on an information symbol output from each finger. A complex operation unit commonly used for each finger is provided, the complex operation unit is operated in a time-sharing manner and shared, and at least a part of the addition operation required for demodulation of information symbols is included in the rake combiner. This is performed using an adder.
[0031]
Efficient use of hardware resources is realized by sharing the complex operation unit and utilizing the adder in the rake combiner. Therefore, there is no need to provide a redundant arithmetic circuit, and the area occupied by the LSI chip can be reduced.
[0032]
In one embodiment of the LSI having the STTD decoding function of the present invention, all addition operations necessary for demodulating STTD-encoded information symbols are performed using an adder in a rake combiner.
[0033]
As a result, it is not necessary to provide an adder for STTD decoding, and the area occupied by the LSI chip can be further reduced. Reduction of redundant circuits also contributes to reduction of power consumption.
[0034]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
[0035]
(Embodiment 1)
FIG. 1 is a diagram showing a configuration example of an LSI (CDMA communication system receiver) having an STTD decoding function according to the present invention.
[0036]
As shown in the figure, this LSI (receiver of the CDMA communication system) includes reception fingers (hereinafter simply referred to as fingers) 70a to 70n,
[0037]
Each of the
[0038]
The
[0039]
The
[0040]
The
[0041]
The transfer
[0042]
The transfer
[0043]
Next, a characteristic configuration of the LSI in FIG. 1 will be described.
[0044]
As shown in the above equation (4), for example, the I and Q components of the transmission symbol S1 are represented as follows.
S1i = α1i · R1i + α1q · R1q + α2i · R2i + α2q · R2q
S1q = −α1q · R1i + α1i · R1q + α2q · R2I−α2i · R2q
Then, as shown in the upper part of FIG. 7A, the above equation can be divided into two sets of polynomials (1) and (2). Therefore, in order to restore the transmission symbol, it is necessary to perform the calculation of the polynomials (1) and (2) (multiplication and addition of complex multiplication coefficients) and the addition of the results.
[0045]
In the present invention, as shown in FIG. 1, the multiplication and addition of the first half complex multiplication coefficient are performed by the
[0046]
Then, the addition in the latter half is performed by the holding unit (flip-flop (FF)) 104 and the adding
[0047]
The
[0048]
By sharing the
[0049]
Further, by performing the latter addition processing in the holding
[0050]
FIG. 2 shows main operations in the
[0051]
First, in the stage (a), the
[0052]
Subsequently, in the stage (b), the operation result of (1) is held in the holding
[0053]
Then, in the stage (c), the addition of the calculation results of (1) and (2) is performed by using the
[0054]
(Embodiment 2)
FIG. 3 is a block diagram illustrating a specific configuration of an LSI having an STTD decoding function according to the second embodiment.
[0055]
In FIG. 3, a received symbol is input to each of the
[0056]
3, the
[0057]
In the following description, the processing in the
[0058]
First, the received data is despread in the
[0059]
The despread information symbols are stored in the
[0060]
Pilot symbols used for transfer function estimation are extracted in pilot
[0061]
From the transfer functions α1 and α2 calculated for each finger, the
[0062]
One of the information symbols R1 (R1i, R1q) read from the
[0063]
The
[0064]
As shown in FIG. 3, the
[0065]
The
[0066]
Demodulated STTD symbols (Si, Sq) output from
[0067]
Hereinafter, the demodulation operation of the STTD encoded signal will be described in four steps in order.
[0068]
Here, the operations of the blocks (1) to (4) shown in FIG. 7A are sequentially executed for each finger.
[0069]
In the first stage, the information symbols R1 (R1i, R1q) are read from the
[0070]
Coefficients α1i, −α1q, α1q, α1i generated by the transfer
[0071]
The result of the operation is sent to a
[0072]
In the second stage, an information symbol R2 (R2i, R2q) is newly read from the
[0073]
The input ports aw, ax, ay, and az of the
[0074]
The result of the operation is sent to a
[0075]
Next, the
[0076]
Thus, the STTD decoding process for one finger (here, the
[0077]
The processing of the first stage and the second stage described above is sequentially performed for each of the
[0078]
In the third stage, information symbols R2 (R2i, R2q) are read from the
[0079]
Further, coefficients -α2i, -α2q, -α2q, α2i are input to input ports aw, ax, ay, az of the
[0080]
Then, a predetermined complex operation is performed ((4) in FIG. 7A), and the result is held in flip-
[0081]
In the fourth stage, an information symbol R2 (R2i, R2q) is newly read from the
[0082]
Coefficients α1i, −α1q, α1q, α1i are input to input ports aw, ax, ay, az of the
[0083]
Then, a predetermined complex operation is performed ((3) in FIG. 7A). The calculation result is sent to the
[0084]
Thus, the STTD decoding process on the
[0085]
As described above, a complex operation is performed for each finger in a time-division manner, and a part of the addition processing required for STTD demodulation is performed by using hardware in the rake combiner, thereby providing a redundant operation. By omitting the description, an LSI (CDMA receiver) having an STTD decoding function with a very compact configuration is realized.
[0086]
FIG. 9 shows a configuration of an LSI in which the configuration of the present invention is not adopted (LSI of a comparative example). In FIG. 9, a plurality of
[0087]
In the configuration of FIG. 9, each finger is provided with a complex operation unit (6a to 6n) and a symbol demodulation unit (10a to 10n), so that the number of elements constituting the circuit is dramatically increased.
[0088]
According to the present invention, the number of elements in a circuit can be significantly reduced. The present invention is particularly effective because a mobile phone terminal is strictly required to have a small size and low power consumption.
[0089]
(Embodiment 3)
FIG. 4 is a block diagram illustrating a configuration of an LSI having an STTD decoding function according to the third embodiment.
[0090]
The LSI having the STTD decoding function of FIG. 4 has the same basic configuration and operation as the LSI of FIG.
[0091]
However, the
[0092]
A
[0093]
Since the adder is removed from the
[0094]
FIG. 5 shows a more specific configuration.
[0095]
The configuration of the LSI in FIG. 5 is basically the same as the configuration of the LSI in FIG. However, the difference is that the adder is removed in the
[0096]
(Embodiment 4)
The LSI of the present invention can be applied to a CDMA receiver as shown in FIG. In FIG. 6, the LSI of the present invention is shown surrounded by a dotted line. However, the present invention is not limited to this, and all the elements shown in FIG. 6 may be integrated into one chip.
[0097]
As shown in the figure, the CDMA receiving apparatus includes a receiving antenna 10, a high-frequency
[0098]
The received signal is demodulated into a baseband signal in the high-frequency
[0099]
In the
[0100]
The synchronous detection and
[0101]
Use of the LSI of the present invention contributes to downsizing the CDMA receiver itself.
[0102]
【The invention's effect】
As described above, the present invention eliminates a redundant circuit configuration by efficiently using hardware and contributes to the realization of a small and low power consumption LSI (CDMA receiver).
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of an LSI having an STTD decoding function according to a first embodiment of the present invention. FIG. 2 is a diagram illustrating a characteristic operation of the LSI in FIG. FIG. 4 is a block diagram showing a specific configuration of an LSI having an STTD decoding function according to a second embodiment of the present invention; FIG. 4 is a block diagram showing a configuration of an LSI having an STTD decoding function according to the third embodiment of the present invention; FIG. 5 is a block diagram showing a specific configuration of an LSI having an STTD decoding function according to a third embodiment of the present invention. FIG. 6 is a block diagram showing an overall configuration of a CDMA receiver using the LSI of the present invention. (A) Diagram showing an arithmetic expression for demodulating transmission symbols when performing STTD decoding processing. (B) Performance for demodulating transmission symbols when not performing STTD decoding processing. Block diagram of a configuration of an LSI comparative example in which no applicable FIGS 8 of STTD encoding content representing expressions, and Figure 9 is a present invention showing a propagation model of STTD encoded signals EXPLANATION OF REFERENCE NUMERALS
10a to
Claims (3)
前記複数のフィンガの各々から出力される前記受信シンボルについて、前記複素演算を時分割方式で行う共通の複素演算部と、
前記STTDシンボルの復調に必要なデータの加算処理の少なくとも一部を実施する、前記LSIに内蔵されるレイク合成器に含まれる加算演算部と、
を有することを特徴とするSTTDデコード機能を有するLSI。An LSI having an STTD decoding function of receiving an STTD encoded signal with a plurality of fingers, performing despreading on each finger, performing a complex operation on information symbols output from each finger and demodulating STTD symbols to obtain a decoded signal. And
For the received symbols output from each of the plurality of fingers, a common complex operation unit that performs the complex operation in a time division manner,
An addition operation unit included in a rake combiner built in the LSI, which performs at least a part of addition processing of data necessary for demodulation of the STTD symbol;
An LSI having an STTD decoding function, comprising:
前記複素演算部では乗算演算のみを行い、必要な加算演算はすべて、前記レイク合成器に含まれる加算演算部において行うことを特徴とするSTTDデコード機能を有するLSI。In claim 1,
An LSI having an STTD decoding function, wherein the complex operation unit performs only a multiplication operation, and all necessary addition operations are performed in an addition operation unit included in the rake combiner.
前記フィンガは、
逆拡散後の前記情報シンボルを一時的に蓄積するシンボル蓄積メモリと、
逆拡散後の信号に含まれる、伝達関数推定に用いられるパイロットシンボルを抜き出すパイロットシンボル抜き取り部と、
伝搬路における伝達関数推定を行う伝達関数推定部と、を具備し、
また、推定された伝達関数推定値および情報シンボルをフィンガ毎に選択し、時分割方式で前記複素演算部に与えるためのセレクタが設けられ、
また、前記複素演算部では、少なくとも、前記伝達関数推定値に基づき生成される係数を前記情報シンボルに乗算する処理を実行する、
ことを特徴とするSTTDデコード機能を有するLSI。In claim 1,
The finger is
A symbol storage memory for temporarily storing the information symbols after despreading,
Included in the signal after despreading, a pilot symbol extraction unit that extracts pilot symbols used for transfer function estimation,
A transfer function estimating unit for performing transfer function estimation in the propagation path,
A selector for selecting an estimated transfer function estimated value and an information symbol for each finger, and providing the same to the complex operation unit in a time division manner;
In the complex operation unit, at least, a process of multiplying the information symbol by a coefficient generated based on the transfer function estimated value is performed.
An LSI having an STTD decoding function.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292909A JP4025614B2 (en) | 2002-10-04 | 2002-10-04 | LSI with STTD decoding function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292909A JP4025614B2 (en) | 2002-10-04 | 2002-10-04 | LSI with STTD decoding function |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004129075A true JP2004129075A (en) | 2004-04-22 |
JP4025614B2 JP4025614B2 (en) | 2007-12-26 |
Family
ID=32284024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292909A Expired - Fee Related JP4025614B2 (en) | 2002-10-04 | 2002-10-04 | LSI with STTD decoding function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4025614B2 (en) |
-
2002
- 2002-10-04 JP JP2002292909A patent/JP4025614B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4025614B2 (en) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4119247B2 (en) | Method and apparatus for processing received signal in communication system | |
JP2798128B2 (en) | CDMA multi-user receiver | |
JP4724747B2 (en) | CDMA receiving apparatus and CDMA receiving method | |
JP4642264B2 (en) | Correlation circuit for spread spectrum communication | |
JP3937380B2 (en) | Path search circuit | |
EP1774670B1 (en) | Use of adaptive filters in cdma wireless systems employing pilot signals | |
JP2002164826A (en) | Code division multiple access radio system using time reversal space time block transmitter diversity coding | |
WO1996024206A1 (en) | Data transmission method, transmitter, and receiver | |
JP3210915B2 (en) | Direct spread receiver | |
JP4364243B2 (en) | Data demodulation for CDMA communication systems | |
US6480527B1 (en) | CDMA demodulating method and demodulator | |
JP2004135328A (en) | Efficient receiver structure for transmit diversity system | |
JP4025614B2 (en) | LSI with STTD decoding function | |
WO2001054329A1 (en) | Interference signal eliminating apparatus and method of eliminating interference signal | |
JP3151119B2 (en) | Parallel spread spectrum communication system | |
JP3530164B2 (en) | STTD decoding method and STTD decoder | |
JP2002305466A (en) | Rake receiving apparatus | |
JP2000244378A (en) | Correlator circuit for spread spectrum communication, demodulating circuit and receiver | |
JP4141550B2 (en) | Multi-user receiver | |
JPWO2005013505A1 (en) | Receiver | |
JP3967604B2 (en) | RAKE receiver | |
JP2000269855A (en) | Matched filter | |
JP2002009663A (en) | Receiver for spread spectrum communication | |
JP2005130283A (en) | Matched filter circuit and correlation calculation method | |
WO2004075430A1 (en) | Demodulation method in wireless telemetry systems using frame combining |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |