JP2004128082A

JP2004128082A - 圧電素子駆動方法及びその装置

Info

Publication number: JP2004128082A
Application number: JP2002287721A
Authority: JP
Inventors: Yasunari Matsukawa; 松川　康成
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2002-09-30
Filing date: 2002-09-30
Publication date: 2004-04-22

Abstract

【課題】互いに独立に制御される少なくとも２つの圧電素子が同時に充電、放電するときの駆動用電源の負荷を軽減すること。
【解決手段】ＣＣＤ３を搭載した二次元ステージ１をＸ軸及びＹ軸に微小変位する２つの圧電素子２ａ、２ｂを共に変位させるとき、これら圧電素子２ａ、２ｂに有する各静電容量Ｃに対する充放電する各タイミングを所定時間内、例えば時間Δｔでずらす。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば撮像素子を搭載した二次元ステージを微動させて高解像度の画像データを取得する撮像装置に関わり、少なくとも２つの圧電素子を用いて二次元ステージを微動させる圧電素子駆動方法及びその装置に関する。
【０００２】
【従来の技術】
圧電素子は、印加電圧に応じてマイクロメートル（μｍ）オーダで再現性良く伸張又は収縮する特性を有する。この圧電素子は、例えば梃子などの機械的な機構と組み合わせることにより、サブミクロンレベルで高精度な位置決め用のアクチュエータとして広く用いられる。
【０００３】
特にステージ機構としては、例えば印加電圧を独立に制御可能な２つ乃至３つの圧電素子を備え、これら圧電素子を駆動して二次元ステージを２軸乃至３軸で微小変位させるものがある。
【０００４】
このようなステージ機構は、例えば高解像度の画像データを取得するための撮像装置に用いられる。すなわち、ステージ機構は、例えばＣＣＤなどの撮像素子を二次元ステージ上に搭載し、撮像素子を撮像面に平行な平面内で微小変位させる。そして、二次元ステージの微小変位毎に撮像素子により撮影を行い、複数枚の画像データを合成処理することにより撮像素子の単体が元来持つ解像度よりも高い解像度の画像データが取得される。
【０００５】
このように撮像素子を微小変位させて複数枚の画像データを取得し、これら画像データを合成処理して高解像度の画像データを取得する方式を画素ずらし方式と称する。
【０００６】
このようなステージ機構は、例えば画素ずらし静止画カメラの二次元ステージや、走査プローブ顕微鏡のスキャナ機構の駆動のための三次元ステージに応用される。
【０００７】
圧電素子は、容量性負荷であるので、定常状態にあっては、殆どエネルギを消費しない。ところが、圧電素子は、駆動の瞬間に電荷を充電、放電するための変位電流が流れ、駆動用電源からエネルギを供給しなければならない。この変位電流Ｉは、圧電素子への印加電圧をＶ、圧電素子の持つ静電容量をＣ、時間をｔとすると、
Ｉ＝Ｃ・ｄＶ／ｄｔ　　　　　　　　　　　　　　　　　　　…（１）
の関係がある。すなわち、圧電素子を高速に変位させるほど、大きな変位電流Ｉが流れる。
【０００８】
一般的な圧電素子は、数μｍの変位を得るために、数十Ｖ乃至数百Ｖの電圧を印加する必要がある。このため、駆動用電源から圧電素子に流れる負荷電流が比較的少なくても、駆動用電源に対する負荷は大きい。
【０００９】
さらに、複数の圧電素子に有する各容量を同時に充放電する場合には、駆動用電源に対する最大負荷が圧電素子の個数に比例して大きくなる。例えば、位置決め用の二次元ステージは、２つの圧電素子により互いに垂直なＸ軸及びＹ軸に駆動する。
【００１０】
図５に示すようにかかる二次元ステージ１は、２つの圧電素子（ｐｉｅｚｏ）２ａ、２ｂによりＸ軸及びＹ軸に微小変位する。二次元ステージ１上には、ＣＣＤ３が搭載されている。この二次元ステージ１は、例えば図６に示すシーケンスに従って２つの圧電素子２ａ、２ｂを駆動する。
【００１１】
図６は一方の圧電素子２ａへの印加電圧Ｖｘ、他方の圧電素子２ｂへの印加電圧Ｖｙ、一方の圧電素子２ａに流れる電流Ｉｘ、他方の圧電素子２ｂに流れる電流Ｉｙ、電源（＋Ｖ）から２つの圧電素子２ａ、２ｂに流れる充電電流の総和、電源（−Ｖ）から２つの圧電素子２ａ、２ｂから流れる放電電流の総和を示す。
【００１２】
このシーケンスでは、Ｘ軸とＹ軸との各圧電素子２ａ、２ｂを同時に駆動する場合、これら圧電素子２ａ、２ｂが同時に充放電するタイミングｔ_１、ｔ_２において、電源（＋Ｖ）から２つの圧電素子２ａ、２ｂに流れる充電電流の総和、電源（−Ｖ）から２つの圧電素子２ａ、２ｂから流れる放電電流の総和を示されるように、駆動用電源に対する負荷が１つの圧電素子２ａ又は２ｂを駆動するときに比べて最大２倍となり、駆動用電源に対する負荷が著しく増大する。
【００１３】
一般に、高電圧かつ大電流出力の電源回路は、大型でかつ高コストである。従って、圧電素子の駆動に要する電流を極力抑制した駆動方法を用いることができれば、圧電素子の駆動装置の省電力化のみならず、圧電素子の駆動装置を内蔵した工業製品の小型化、低コスト化が実現でき、極めて有用である。
【００１４】
かかる技術として例えば特許文献１には、２つの以上の圧電素子を交互に充放電する系において、ある圧電素子が放電するときの放電電荷をサイリスタを通して他方の圧電素子の充電電荷として転流させることにより、駆動電源から供給するエネルギの利用率を高めることが記載されている。
【００１５】
【特許文献１】
特開平５−２０６５３７号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、上記特許文献１は、駆動用電源に対して並列接続された各圧電素子間で電荷を転流させることによりエネルギ効率を向上させるもので、図５に示すように二次元ステージ１を２つの独立した圧電素子２ａ、２ｂの各駆動によりＸ軸、Ｙ軸に微小変位させるものとは相違する。このため、それぞれ制御が独立した複数の圧電素子にエネルギを供給する駆動用電源の負荷を軽減することはできない。
【００１７】
そこで本発明は、互いに独立に制御される少なくとも２つの圧電素子が同時に充電、放電するときの駆動用電源の負荷を軽減できる圧電素子駆動方法及びその装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、少なくとも２つの圧電素子に対してそれぞれ電圧を印加して各圧電素子を駆動する圧電素子駆動方法において、各圧電素子を共に変位させるとき、各圧電素子に有する各静電容量に対する充放電する各タイミングを所定時間内でずらすことを特徴とする圧電素子駆動方法である。
【００１９】
本発明の圧電素子駆動方法は、少なくとも２つの圧電素子のうち一方の圧電素子は、対象物を一方向に微動し、他方の圧電素子は、対象物を一方向に対して垂直な他方向に微動させる。
【００２０】
本発明は、少なくとも２つの圧電素子に対してそれぞれ電圧を印加して各圧電素子を駆動する圧電素子駆動装置において、各圧電素子にそれぞれ電圧を印加する各増幅器と、各圧電素子を共に変位させるとき、各増幅器から各圧電素子にそれぞれ電圧を印加したときの各圧電素子に有する各静電容量での各充放電の各タイミングを所定時間内でずらす制御手段とを具備したことを特徴とする圧電素子駆動装置である。
【００２１】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を参照して説明する。なお、図５と同一部分には同一符号を付してその詳しい説明は省略する。
【００２２】
図１は圧電素子駆動装置の構成図である。この圧電素子駆動装置は、ＣＣＤ３が搭載された二次元ステージ１を２つの圧電素子２ａ、２ｂによりＸ軸及びＹ軸に微小変位する。この圧電素子駆動装置は、例えば高解像度の画像データを取得する静止画電子カメラの画素ずらし機構に適用される。
【００２３】
二次元ステージ１は、２つの圧電素子（ｐｉｅｚｏ）２ａ、２ｂによりＸ軸及びＹ軸に微小変位するもので、これら圧電素子２ａ、２ｂの伸縮力は、直接或いは例えば梃子などの伝達機構を介して二次元ステージ１に伝達される。
【００２４】
マイクロプロセッサ（ＭＰＵ）１０は、画素ずらし方式に従って二次元ステージ１をＸ軸、Ｙ軸に微動させる指令のデジタル信号Ｓ_１を発する。画素ずらし方式の撮影では、ＣＣＤ３の画素ピッチと同程度若しくは画素ピッチよりも小さいピッチでＣＣＤ３をＸ軸、Ｙ軸に等間隔で移動させ、これら移動位置で撮影した複数毎の画像データを合成処理する。
【００２５】
例えば、図２に示すようにＸＹ軸平面内で等間隔で並んだ例えば９つの格子点Ｐ_１、Ｐ_２、…、Ｐ_９上の位置へ、二次元ステージ１を格子点Ｐ_１→Ｐ_２→Ｐ_３→Ｐ_４→Ｐ_５→Ｐ_６→Ｐ_７→Ｐ_８→Ｐ_９の順序で移動させる一例について説明する。ここで、原点は、各圧電素子２ａ、２ｂへの印加電圧が０［Ｖ］のときの位置であり、相対変位量は原点からの相対的な二次元ステージ１の変位を示す。
【００２６】
圧電素子２ａ、２ｂの電圧に対する変位量の関係は、よく知られているように図３に示すようにヒステリシス特性を有する。各圧電素子２ａ、２ｂを確実に所望の位置まで変位させるには、ヒステリシスの影響を除去する。
【００２７】
このためには、先ず、各圧電素子２ａ、２ｂに対しては、動作範囲の最大値であるＢ点まで電圧を印加し、この後、印加電圧を０［Ｖ］に低下し、Ｂ点−Ｄ点−Ａ点のヒステリシス曲線に沿って基準位置となるＡ点まで変位を戻す。しかる後、各圧電素子２ａ、２ｂには、所望の変位量Ｘ’に相当する電圧値Ｖ’まで電圧を上昇させる手順をとるのが一般的である。
【００２８】
従って、図２に示す画素ずらし方式に従って各圧電素子２ａ、２ｂを微動させるには、例えば図６に示す駆動シーケンスに従って各圧電素子２ａ、２ｂに電圧を印加する。すなわち、同図における一方の圧電素子２ａへの印加電圧Ｖｘ、及び他方の圧電素子２ｂへの印加電圧Ｖｙに示すように、先ず、時刻ｔ_１において最大電圧を印加してヒステリシス曲線のＢ点に到達させ、この後、時刻ｔ_２において印加電圧を０［Ｖ］に戻し、ヒステリシス曲線をＢ点→Ｄ点→Ａ点の順序に辿る。そして、時刻ｔ_３〜ｔ_１２において所望の変位量に相当する電圧を圧電素子２ａ、２ｂに印加する。
【００２９】
従って、マイクロプロセッサ１０は、時刻ｔ_１において圧電素子２ａ、２ｂに最大電圧を印加してヒステリシス曲線のＢ点に到達させ、次の時刻ｔ_２において圧電素子２ａ、２ｂへの印加電圧を０［Ｖ］に戻してヒステリシス曲線をＢ点→Ｄ点→Ａ点の順序に辿らせ、次に時刻ｔ_３〜ｔ_１２において圧電素子２ａ、２ｂに所望の変位量に相当する電圧を印加する指令のデジタル信号Ｓ_１を発する。
【００３０】
このときマイクロプロセッサ１０は、例えば各時刻ｔ_１、ｔ_２、ｔ_１２において各圧電素子２ａ、２ｂを同時に駆動させるようになるが、本発明の圧電素子駆動方法に従い、各圧電素子２ａ、２ｂに有する各静電容量Ｃに対する充放電する各タイミングを所定時間内でずらした指令のデジタル信号Ｓ_１を発する制御手段の機能を有する。
【００３１】
例えば、図４に示す時刻ｔ_１において一方の圧電素子２ａに印加電圧Ｖｘを印加し、この時刻ｔ_１から所定時間内の時刻ｔ_１’において他方の圧電素子２ｂに印加電圧Ｖｙを印加する。
【００３２】
ここで、二次元ステージ１は、図２に示すように各格子点Ｐ_１→Ｐ_２→Ｐ_３→Ｐ_４→Ｐ_５→Ｐ_６→Ｐ_７→Ｐ_８→Ｐ_９の順序で移動させるので、これら格子点間の移動時間内あれば、各圧電素子２ａ、２ｂを厳密に同時に駆動させる必要はない。
【００３３】
従って、マイクロプロセッサ１０は、例えば各時刻ｔ_１、ｔ_２、ｔ_１２において各格子点Ｐ_１→Ｐ_２→Ｐ_３→Ｐ_４→Ｐ_５→Ｐ_６→Ｐ_７→Ｐ_８→Ｐ_９の移動時間内で各圧電素子２ａ、２ｂに有する各静電容量Ｃに対する充放電する各タイミングを所定時間内でずらした指令、例えば時間Δｔだけタイミングをずらしたデジタル信号Ｓ_１を発する。
【００３４】
マイクロプロセッサ１０にはＤ／Ａ（デジタル／アナログ）変換器１１が接続され、マイクロプロセッサ１０から発せられたデジタル信号Ｓ_１がＤ／Ａ変換器１１に送られる。このＤ／Ａ変換器１１は、デジタル信号Ｓ_１を２つのアナログ信号Ｓ_２、Ｓ_３に変換出力するもので、互いに独立した２つの出力チャンネルを有する。これらＤ／Ａ変換器１１の各出力チャンネルには、それぞれ高圧増幅器１２、１３が接続されている。
【００３５】
これら高圧増幅器１２、１３は、それぞれアナログ信号Ｓ_２、Ｓ_３を高電圧に増幅し、その高電圧出力Ｓ_４、Ｓ_５を各圧電素子２ａ、２ｂに印加するもので、一方の高圧増幅器１２の出力端子が圧電素子２ａに接続され、他方の高圧増幅器１３の出力端子が圧電素子２ｂに接続されている。
【００３６】
次に、上記の如く構成された装置の動作について説明する。
【００３７】
マイクロプロセッサ１０は、図４に示す駆動シーケンスに従い、先ず、時刻ｔ_１において圧電素子２ａ、２ｂに最大電圧を印加してヒステリシス曲線のＢ点に到達させ、次の時刻ｔ_２において圧電素子２ａ、２ｂへの印加電圧を０［Ｖ］に戻してヒステリシス曲線をＢ点→Ｄ点→Ａ点の順序に辿らせ、次に時刻ｔ_３〜ｔ_１２において圧電素子２ａ、２ｂに所望の変位量に相当する電圧を印加する指令のデジタル信号Ｓ_１を発する。
【００３８】
このときマイクロプロセッサ１０は、例えば各時刻ｔ_１、ｔ_２、ｔ_１２において各圧電素子２ａ、２ｂに有する各静電容量Ｃに対する充放電する各タイミングを所定時間内でずらした指令となる。
【００３９】
このマイクロプロセッサ１０から発せられたデジタル信号Ｓ_１は、Ｄ／Ａ変換器１１により２つのアナログ信号Ｓ_２、Ｓ_３に変換され、それぞれ各高圧増幅器１２、１３に送られる。
【００４０】
これら高圧増幅器１２、１３は、それぞれアナログ信号Ｓ_２、Ｓ_３を高圧に増幅し、その各高電圧出力Ｓ_４、Ｓ_５を各圧電素子２ａ、２ｂに印加する。
【００４１】
図４に示す駆動シーケンスに従って各圧電素子２ａ、２ｂへの印加電圧を説明すると、先ず、時刻ｔ_１において、圧電素子２ａに対して高電圧出力Ｓ_４が印加されると、圧電素子２ａには正電源＋Ｖから電流が流れ、当該圧電素子２ａの静電容量Ｃへの充電が開始される。この圧電素子２ａの両端電圧が高電圧出力Ｓ_４と等しくなるに至って当該圧電素子２ａの充電が完了する。
【００４２】
次に、時刻ｔ_１から予め設定された時間Δｔだけタイミングをずらした時刻、すなわち時刻ｔ_１から時間Δｔだけ遅延した時刻ｔ_１’（＝ｔ_１＋Δｔ）において圧電素子２ｂに対して高電圧出力Ｓ_５が印加される。これにより、圧電素子２ｂには正電源＋Ｖから電流が流れ、当該圧電素子２ｂの充電が開始される。この圧電素子２ｂの両端電圧が高電圧出力Ｓ_５と等しくなるに至って当該圧電素子２ｂの充電が完了する。
【００４３】
次に、時刻ｔ_２において、圧電素子２ａに対する印加電圧Ｓ_４が０［Ｖ］になると、圧電素子２ａの静電容量Ｃに蓄積されていた電荷が放電され、これによる電流が高圧増幅器１２の負電源−Ｖに流れ込む。
【００４４】
次に、時刻ｔ_２から予め設定された時間Δｔだけタイミングをずらした時刻、すなわち時刻ｔ_２から時間Δｔだけ遅延した時刻ｔ_２’（＝ｔ_２＋Δｔ）になると、圧電素子２ｂに対する印加電圧Ｓ_５を０［Ｖ］にする。これにより、圧電素子２ｂの静電容量Ｃに蓄積されていた電荷が放電され、これによる電流が高圧増幅器１３の負電源−Ｖに流れ込む。
【００４５】
次に、時刻ｔ_３においても時刻ｔ_１と同様に、圧電素子２ａに対して高電圧出力Ｓ_４が印加され、当該圧電素子２ａの静電容量Ｃへの充電が開始され、この圧電素子２ａの両端電圧が高電圧出力Ｓ_４と等しくなるに至って当該圧電素子２ａの充電が完了する。
【００４６】
次に、時刻ｔ_３から予め設定された時間Δｔだけタイミングをずらした時刻ｔ_３’（＝ｔ_３＋Δｔ）において圧電素子２ｂに対して高電圧出力Ｓ_５が印加され、当該圧電素子２ｂの充電が開始され、この圧電素子２ｂの両端電圧が高電圧出力Ｓ_５と等しくなるに至って当該圧電素子２ｂの充電が完了する。
【００４７】
そして、時刻ｔ_１２においては時刻ｔ_２と同様に、圧電素子２ａに対する印加電圧Ｓ_４が０［Ｖ］になると、圧電素子２ａの静電容量Ｃに蓄積されていた電荷が放電され、これによる電流が高圧増幅器１２の負電源−Ｖに流れ込む。
【００４８】
次に、時刻ｔ_１２から予め設定された時間Δｔだけタイミングをずらした時刻ｔ_１２’（＝ｔ_１２＋Δｔ）になると、圧電素子２ｂに対する印加電圧Ｓ_５を０［Ｖ］にし、これにより、圧電素子２ｂの静電容量Ｃに蓄積されていた電荷が放電され、これによる電流が高圧増幅器１３の負電源−Ｖに流れ込む。
【００４９】
この結果、各時刻ｔ_１、ｔ_２、ｔ_１２においては、一方の圧電素子２ａと共に他方の圧電素子２ｂを駆動するが、それぞれ高電圧出力Ｓ_４、Ｓ_５を各圧電素子２ａ、２ｂに印加するタイミングを時間Δｔだけずらすことにより、図４における電源（＋Ｖ）から２つの圧電素子２ａ、２ｂに流れる充電電流の総和と、電源（−Ｖ）から２つの圧電素子２ａ、２ｂから流れる放電電流の総和とに示すように、各圧電素子２ａ、２ｂにそれぞれ流れる充電電流又は放電電流は、予め設定された時間Δｔだけタイミングがずれる。
【００５０】
しかるに、これら圧電素子２ａ、２ｂに流れる充電電流、又は放電電流は、最大で１つの圧電素子２ａ、２ｂを充放電するための電流値を越えることなく、図６に示す従来の方式に比べてピーク電流は２分の１に減少する。
【００５１】
このように上記一実施の形態においては、ＣＣＤ３を搭載した二次元ステージ１をＸ軸及びＹ軸に微小変位する２つの圧電素子２ａ、２ｂを共に変位させるとき、これら圧電素子２ａ、２ｂに有する各静電容量Ｃに対する充放電する各タイミングを所定時間内、例えば時間Δｔでずらすので、２つの圧電素子２ａ、２ｂを同時に充電又は放電することがなく、２つの圧電素子２ａ、２ｂに流れる充電電流又は放電電流のピーク値を従来の方式に比べて２分の１に減少できる。これら充電電流又は放電電流のピーク値は、最大でも１つの圧電素子２ａ、２ｂを充放電するための電流値を越えることがない。
【００５２】
従って、例えば高解像度の画像データを取得する静止画電子カメラの画素ずらし機構に適用される二次元ステージ１は、図２に示すように各格子点Ｐ_１→Ｐ_２→Ｐ_３→Ｐ_４→Ｐ_５→Ｐ_６→Ｐ_７→Ｐ_８→Ｐ_９の移動時間内あれば、各圧電素子２ａ、２ｂを厳密に同時に駆動させる必要はないので、この移動時間内で２つの圧電素子２ａ、２ｂ間の充放電タイミングを例えば時間Δｔでずらせば、静止画電子カメラにおいて高解像度の画像データを取得できる。
【００５３】
このように２つの圧電素子２ａ、２ｂに流れる充電電流又は放電電流のピーク値を２分の１に減少できれば、これら圧電素子２ａ、２ｂの駆動用電源に必要とされる電力を少なし、その負荷を軽減できる。そして、駆動用電源を含めた圧電素子駆動装置の小型化及び低コスト化が図れる。
【００５４】
なお、本発明は、上記一実施の形態に限定されるものでなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【００５５】
さらに、上記実施形態には、種々の段階の発明が含まれており、開示されている複数の構成要件における適宜な組み合わせにより種々の発明が抽出できる。例えば、実施形態に示されている全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出できる。
【００５６】
例えば、上記一実施の形態では、例えば時刻ｔ_１において圧電素子２ａに高電圧出力Ｓ_４を印加し、この後の時間Δｔだけタイミングをずらした時刻ｔ_１’において圧電素子２ｂに高電圧出力Ｓ_５を印加しているが、この逆に、時刻ｔ_１において圧電素子２ｂに高電圧出力Ｓ_５を印加し、この後の時間Δｔだけタイミングをずらした時刻ｔ_１’において圧電素子２ａに高電圧出力Ｓ_４を印加してもよい。これは各圧電素子２ａ、２ｂの放電のタイミングも逆にしても同様である。
【００５７】
又、二次元ステージ１をＸ軸、Ｙ軸に微動させる２つの圧電素子２ａ、２ｂを用いた場合について説明したが、これに限らず、ステージをそれぞれ互いに異なる複数の方向に微動させる複数の圧電素子を設けた圧電素子駆動装置にも適用可能である。この場合も複数の圧電素子の充放電タイミングが互いにずれる。
【００５８】
又、静止画電子カメラの画素ずらし機構の二次元ステージ１への適用に限らず、複数の圧電素子を略同時に駆動する回路であれば、本発明の装置を適用することにより、圧電素子の駆動用電源の負荷を軽減できる。
【００５９】
【発明の効果】
以上詳記したように本発明によれば、互いに独立に制御される少なくとも２つの圧電素子が同時に充電、放電するときの駆動用電源の負荷を軽減できる圧電素子駆動方法及びその装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係わる圧電素子駆動装置の一実施の形態を示す構成図。
【図２】画素ずらし方式での二次元ステージの微動経路を示す図。
【図３】圧電素子の電圧に対する変位量の関係を示す図。
【図４】本発明に係わる圧電素子駆動装置の一実施の形態における画素ずらし方式に従った駆動シーケンスを示す図。
【図５】２つの圧電素子を備えた二次元ステージの構成図。
【図６】二次元ステージの駆動シーケンスを示す図。
【符号の説明】
１：二次元ステージ
２ａ，２ｂ：圧電素子
３：ＣＣＤ
１０：マイクロプロセッサ
１１：Ｄ／Ａ変換器
１２，１３：高圧増幅器

Claims

少なくとも２つの圧電素子に対してそれぞれ電圧を印加して前記各圧電素子を駆動する圧電素子駆動方法において、
前記各圧電素子を共に変位させるとき、前記各圧電素子に有する各静電容量に対する充放電する各タイミングを所定時間内でずらしたことを特徴とする圧電素子駆動方法。
少なくとも２つの前記圧電素子のうち一方の前記圧電素子は、対象物を一方向に微動し、他方の前記圧電素子は、前記対象物を前記一方向に対して垂直な他方向に微動させることを特徴とする請求項１記載の圧電素子駆動方法。
少なくとも２つの圧電素子に対してそれぞれ電圧を印加して前記各圧電素子を駆動する圧電素子駆動装置において、
前記各圧電素子にそれぞれ電圧を印加する各増幅器と、
前記各圧電素子を共に変位させるとき、前記各増幅器から前記各圧電素子にそれぞれ電圧を印加したときの前記各圧電素子に有する各静電容量での各充放電の各タイミングを所定時間内でずらす制御手段と、
を具備したことを特徴とする圧電素子駆動装置。