JP2004118719A - Method and program for supporting optimization of multipurpose design - Google Patents
Method and program for supporting optimization of multipurpose design Download PDFInfo
- Publication number
- JP2004118719A JP2004118719A JP2002283922A JP2002283922A JP2004118719A JP 2004118719 A JP2004118719 A JP 2004118719A JP 2002283922 A JP2002283922 A JP 2002283922A JP 2002283922 A JP2002283922 A JP 2002283922A JP 2004118719 A JP2004118719 A JP 2004118719A
- Authority
- JP
- Japan
- Prior art keywords
- design
- solution
- shortest distance
- calculating
- evaluation index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、多目的設計最適化支援方法及び多目的設計最適化支援プログラムに関する。
【0002】
【従来の技術】
コンピュータの急速な進歩に伴い、応力/変形解析、熱解析、振動/騒音解析等が大規模な非線形問題に対しても比較的容易に実施できるようになってきている。こうした背景のもと、電子機器およびその構成部品の開発において、信号伝送・ノイズ/熱/応力解析用のCAEソルバーが利用されている。しかしながら、電子機器およびその構成部品の実装設計においてコストダウンや開発期間の短縮を実現するには、電気的性能と機械的性能の両立は不可欠であり、両者をバランス良く実現させる統合的な設計支援手法が必要である。又、設計最適化においては、性能だけではなく、信頼性/調達可能性/生産可能性/環境性/保守性/コストなどの多くの設計項目が対象となる。
【0003】
単一目的関数に対する最適解の探索を目的とした設計最適化だけではなく、複数の目的関数を同時に扱うことを目的とした最適化手法の開発が行なわれている。複数の目的関数を同時に扱う場合に用いられる最適解の概念には、3つの概念がある(例えば、非特許文献1参照。)。図5(a)に全最適解、図5(b)にパレート最適解、図5(c)に弱パレート最適解の概念図を示す。完全最適解は、多目的問題の最適解が個々の単一問題の最適解ともなっている場合を意味する。パレート最適解は、少なくとも一つ以上の単一最適化問題において、多目的問題の最適解が最適とはならない解を指す。即ち、ある問題を最適化したことによって、残りの問題の最適化が妨げられる場合に相当する。パレート解と弱パレート解の違いは、一意な解を要求するか否かによる。ただし、ここでの最適化は、目的関数の最小化の場合を示している。
【0004】
このような多目的設計の最適化において、多くの設計ソリューションの良し悪しについて比較算定する場合、各設計項目あるいは目的関数を同じ基準で統一的に算定するための統合的な指標が必要となる。
【0005】
従来、信頼性解析の分野では、破損限界面(破損が生じる界面)までの距離をHasofer−Lind距離に基づき近似的に求め、それを多次元正規分布のσ点と関連づけることで破損確率を評価する拡張1次近似2次モーメント法(Advanced FirstOrder Second Moment Method)が利用されている。これは、信頼性解析における単一の破損条件を対象にした評価法である(例えば、非特許文献2−4参照。)。あるいは、複数の破損条件に応用した例もある(例えば、非特許文献5−7参照。)。これは結合標準正規分布関数を対象にした信頼性についての評価法である。
【0006】
【非特許文献1】
坂和正敏著「非線形システムの最適化 一目的から多目的へ」森北出版、1986年
【0007】
【非特許文献2】
ハスファー(Hasofar,M.A.)及びリンド(Lind,N.C.)著、エンジニアメカニクス部門誌(Journal of Engineering Mechanics Division)、ASCE会議論文集(Proc.ASCE)、100巻、EM1号、1974年、P111
【0008】
【非特許文献3】
メルチャーズ(Melchers, R.E.)著「構造信頼性、分析及び予想(Structural Reliability; Analysis and Prediction)」エリスハワード(ELLIS HORWOOD)、1987年
【0009】
【非特許文献4】
ソフト−クリステンセン(Thoft−Christensen, P.)、ベイカー(Baker, M. J.)著「構造信頼性論理及びその応用(Structural Reliability Theoryand its Applications)」、スプリンガー−ベルラーグ(Springer−Verlag)、1986年
【0010】
【非特許文献5】
ホヘンビクラー(Hohenbichler, M.)及びラックウィッツ(Rackwitz, R.)著「システム信頼性における一次的概念(First−Order Concepts in System Reliability)」、構造安全性(Structural Safety)、4号、1983年、P177
【0011】
【非特許文献6】
タング(Tang, L.K.)及びメルチャーズ(Melchers, R.E.)著「多規定積分の改良近似(Improved Approximation for Multinormal Intergral)」、構造安全性(Structural Safety)、4号、1987年、P81
【0012】
【非特許文献7】
パンディー(Pandey, M. D.)著「多規定積分評価のための有効近似(An Effective Approximation to Evaluate Multinormal Integgrals)」、構造安全性(Structural Safety)、20号、1998年、P51
【0013】
【発明が解決しようとする課題】
一方、多目的設計最適化においては、信頼性だけではなく、性能/調達可能性/生産可能性/環境性/保守性/コストなどの多くの設計項目や設計ソリューションの実現までの困難度や重要度を考慮した上で、統合的に設計ソリューションを算定し、合理的且つ効率的にコストと品質(性能・信頼性)のバランスを図ることが要求される。又、品質の多様性や設計の柔軟性を確保することが要求される。このような場合、各設計項目におけるスペックと目的関数との距離を同じ基準で算定できるように変換した上で、多くの設計項目を統一的に算定可能な指標が必要となる。
【0014】
上記の問題に鑑み、本発明は、多くの設計項目あるいは目的関数を同じ基準で比較できるように変換し、その変換した値をパラメータとした統一的評価指標を用いて、各設計案を比較算定できる多目的設計最適化支援手法及び多目的設計最適化支援プログラムを提供することを目的とする。
【0015】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の特徴は、複数の設計項目に関わる設計ソリューションの評価を行う多目的設計最適化支援装置が、(イ)複数の設計項目に関する設計空間を標準化あるいは正規化するステップと、(ロ)許容領域と非許容領域の界面あるいは不良が発生する領域と発生しない領域の界面である限界曲面を設計空間上で表現するステップと、(ハ)設計空間の原点から限界曲面までの最短距離を算出するステップと、(ニ)最短距離をパラメータとした評価関数を用いて統一的評価指標を算出するステップとを含む多目的設計最適化支援方法であることを要旨とする。ここで、「設計ソリューション」とは設計案とスペックの組み合わせを指す。「設計案」とは、複数の設計変数をそれぞれ一意的に決定した、設計変数群である。又、「設計空間」とは、設計項目に関わる各変数を軸とした空間を指す。
【0016】
本発明の第1の特徴に係る多目的設計最適化支援方法によると、多くの設計ソリューションについて各設計項目間の相関・トレードオフ関係やコストとリスクの関係を比較・吟味するために必要な情報や、品質の多様性や設計の柔軟性を確保するために必要な情報を提供することが可能となる。又、統一的評価指標を各設計ソリューションについて算出し比較することにより、設計ソリューションの良し悪しについて同一の基準で統一的に算定することが可能となる。
【0017】
又、第1の特徴に係る多目的設計最適化支援方法の最短距離を算出するステップは、複数の設計項目の優先度あるいは重要度に応じてスケーリングしても良い。
【0018】
更に、第1の特徴に係る多目的設計最適化支援方法は、複数の設計項目の最短距離を軸として設計ソリューションの最短距離を出力装置に表示するステップを更に含んでも良い。又、統一的評価指標及び設計ソリューションの対象となった製品ライフサイクルに関わるコストを軸として設計ソリューションをプロットしたマップを出力装置に表示するステップを更に含んでも良い。又、設計ソリューションをプロットしたマップにおける最適解あるいはパレート解を算出するステップを更に含んでも良い。又、統一的評価指標は、最短距離の最小値であっても良い。
【0019】
本発明の第2の特徴は、複数の設計項目に関わる設計ソリューションの評価を行う多目的設計最適化支援装置に、(イ)複数の設計項目に関する設計空間を標準化あるいは正規化する手順と、(ロ)許容領域と非許容領域の界面あるいは不良が発生する領域と発生しない領域の界面である限界曲面を設計空間上で表現する手順と、(ハ)設計空間の原点から限界曲面までの最短距離を算出する手順と、(ニ)最短距離をパラメータとした評価関数を用いて統一的評価指標を算出する手順とを実行させる多目的設計最適化支援プログラムであることを要旨とする。
【0020】
又、第2の特徴に係る多目的設計最適化支援プログラムは、統一的評価指標及び設計ソリューションの対象となった製品ライフサイクルに関わるコストを軸として設計ソリューションをプロットしたマップを出力装置に表示する手順を更に実行させても良い。又、設計ソリューションをプロットしたマップにおける最適解あるいはパレート解を算出する手順を更に実行させても良い。
【0021】
本発明の第2の特徴に係る多目的設計最適化支援プログラムを読み出すことにより、多目的設計最適化支援装置等に上記の手順を実行させることが可能となる。
【0022】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであることに留意すべきである。
【0023】
本発明の実施の形態に係る多目的設計最適化支援装置は、図2に示すように、中央処理装置(CPU)11に入力装置12、出力装置13、ROM14、RAM15が接続されている。CPU11は、複数の設計項目に関する設計空間を標準化あるいは正規化する標準化・正規化モジュール11a、許容領域と非許容領域の界面あるいは不良が発生する領域と発生しない領域の界面である限界曲面を設計空間上で表現する限界曲面表現モジュール11b、設計空間の原点から限界曲面までの最短距離を算出する最短距離算出モジュール11c、最短距離をパラメータとした評価関数を用いて統一的評価指標を算出する統一的評価指標算出モジュール11d、統一的評価指標及び設計ソリューションの対象となった製品ライフサイクルに関わるコストを軸として設計ソリューションをプロットしたマップを出力装置13に表示する設計ソリューション表示モジュール11e、設計ソリューションをプロットしたマップにおける最適解あるいはパレート解を算出する最適解・パレート解算出モジュール11fを備える。それぞれのモジュールの機能は、後に詳述する。
【0024】
入力装置12は、キーボード、マウス等の機器を指し、フレキシブルディスク装置、CD−ROM装置、DVD装置等も含む。入力装置12から入力操作が行われると対応するキー情報がCPU11に伝達される。出力装置13は、モニタなどの画面を指し、液晶表示装置(LCD)、発光ダイオード(LED)パネル、エレクトロルミネッセンス(EL)パネル等が使用可能である。又、出力装置13はプリンターなどでも構わない。ROM14及びRAM15は、設計項目データや計算途中あるいは解析途中のデータを保存する。又、ROM14及びRAM15は、CPU11に対して、最短距離の算出、統一的評価指標の算出などを実行させるためのプログラムを保存する。
【0025】
次に、本発明の実施の形態に係る多目的設計最適化支援方法について、半導体パッケージ開発を例にとり、説明する。
【0026】
電子機器の軽薄短小化が加速し、搭載部品に対する小型化の要求が一段と高まり、高密度実装が可能なフリップチップ接続技術の開発が活発に行われている。半導体パッケージ開発において高信頼性化/コストダウン/開発期間の短縮を実現するには、信号伝送特性/冷却/強度解析といった要素解析技術を統合的に実施し、合理的かつ効率的に性能を予測した上で、コストと品質(性能・信頼性)のバランスを図る必要がある。半導体パッケージ開発においては、チップ発熱量、データ転送速度・バス幅、半導体パッケージ許容サイズ(冷却構造を含む)、チップ許容温度、はんだ接合部必要寿命など多くのスペックが存在する。又、設計変数としては、パッケージ構造や実装形態、インタポーザ基板種類、接合部配置、基板層数、基板配線ラインやスペース、基板サイズ、チップ配置、フィン形状・ファン性能などがある。そのため、考えられる設計ソリューションは、表1に示すように、数多くの組み合わせが存在する。ここで、「設計ソリューション」とは設計案とスペックの組み合わせを指す。「設計案」とは、複数の設計変数をそれぞれ一意的に決定した、設計変数群である。「設計方式」とは、設計案とスペックから設計ソリューションを決定するための設計方法である。
【0027】
【表1】
一方、設計項目としては、冷却性能(チップ温度など)、強度特性(はんだ接合部疲労寿命など)、信号伝送特性(信号遅延、電圧損失、ノイズなど)などが存在する。本発明に係る実施の形態では、半導体パッケージの信号伝送特性、はんだ接合部強度特性、信号伝送特性に関する多目的設計最適化を対象に、図1及び図2を用いて、本発明に係る多目的設計最適化支援方法の適用例を示す。
【0028】
(イ)まず、各設計項目Yi(冷却特性、強度特性、信号伝送特性)について、設計変数Xに関する応答曲面近似式:Yi=Response(Xj)(Response(Xj)は、例えば、直交多項式とする。)を作成する。そして、図1のステップS101において、標準化・正規化モジュール11aは、コンピュータを利用した数値シミュレーションあるいは実験・試験により得られた設計項目データについて、平均値μと標準偏差σを利用して設計空間を標準化あるいは正規化する。ここで、「設計空間」とは、設計項目に関わる各変数を軸とした空間を指す。よって、変数の数が2つであれば二次元、3つであれば三次元、それ以上であれば多次元の空間となる。
【0029】
又、「標準化」とは、各設計項目データの確率分布形を仮定しない場合の変換を指し、「正規化」とは、確率分布形を仮定する場合の変換を指す。標準化の方法としては、例えば、式(1)に示す方法が考えられる。式(1)では、Xiは設計変数、μiは平均値、σxiは標準偏差、uiは標準化後の設計変数を示している。平均値を0、標準偏差を1として標準化を行っても良い。
【0030】
ui=(Xi−μi)/σxi ……(1)
又、正規化の方法としては、例えば、式(2)に示すように、各設計変数の確率分布を考慮に入れて、各設計変数を標準正規確率変数に変換する方法などが考えられる。式(2)では、Xiは設計変数、uiは正規化後の設計変数、Fxiは各設計項目の確率分布関数、Φ−1は標準正規分布関数の逆関数を示している。
【0031】
ui=Φ−1{Fxi(Xi)} ……(2)
各設計項目データや標準化・正規化された設計空間はROM14やRAM15等に保存される。
【0032】
(ロ)次に、ステップS102において、限界曲面表現モジュール11bは、標準化あるいは正規化した設計空間において、限界曲面を各設計項目について表現する。例えば、標準化の場合であれば、式(1)において、Xiがスペック値となる際の曲面をuiにより表現する。ここで、「限界曲面」とは、スペック限界曲面と不良発生限界曲面を含む。「スペック限界曲面」とは、許容領域と非許容領域の界面を指し、例えば、設計項目が冷却特性であれば、許容温度や熱抵抗の許容値を指す。又、「不良発生限界曲面」とは、不良が発生する領域と不良が発生しない領域の界面を指し、例えば、設計項目がはんだ接合部強度特性であれば、破損領域と非破損領域の界面を指す。又、設計項目が調達可能性/生産可能性/環境性/保守性/コストの場合でも、許容領域と非許容領域の界面を限界曲面と捉えることが可能である。表現された限界曲面は、ROM14やRAM15等に保存される。
【0033】
(ハ)次に、ステップS103において、最短距離算出モジュール11cは、標準化あるいは正規化した設計空間において、原点から限界曲面までの最短距離を算出する。算出方法としては、拡張一次近似二次モーメント法(AFOSM)等(非特許文献2参照)を用いる。ここで、各設計項目の優先度・重要度に応じて、あるいは、スペック未達あるいは不良発生が生じた場合の損失コストに応じて、各最短距離をスケーリングしても良い。各最短距離は、ROM14やRAM15等に保存される。
【0034】
又、設計ソリューション表示モジュール11eによって、各設計項目の最短距離を軸として設計ソリューションをプロットし、設計ソリューション算定用のマップを作成しても良い。そして、この設計ソリューションマップを出力装置12等に表示しても良い。設計ソリューションマップの表示では、例えば、図3に示すように、2つの設計項目毎に多くの設計ソリューションを、最短距離を軸としてプロットすることが考えられる。図3においては、○が設計方式1によるプロットであり、□が設計方式2によるプロットであり、◇が設計方式3によるプロットである。限界曲面までの最短距離は長い方が高い評価を得るが、複数の設計項目の最適化を考慮すると、図3(a)、(b)において点線で表した曲線の上部の領域が最適化領域となる。又、図3(a)、(b)、(c)の矢印は、それぞれの設計ソリューションの分布方向を表している。設計ソリューションマップは、ROM14やRAM15等に保存される。
【0035】
ここで、多くの設計ソリューションについて得られた最短距離データ集合を、クラスター分析、主成分分析、共分散構造分析、相関分析、因子分析、グラフィカルモデリングなどの多変量解析手法を用いて分析し、設計変数と最短距離集合あるいは設計変数と設計ソリューション集合のデータ構造を算出し、出力装置13等に表示しても良い。同様に、設計変数と最短距離集合あるいは設計変数と設計ソリューション集合の決定木(ディシジョン・ツリー)を算出し、出力装置13等に表示しても良い。データ構造や決定木は、ROM14やRAM15等に保存される。
【0036】
(ニ)次に、ステップS104において、統一的評価指標算出モジュール11dは、各設計項目に関する最短距離をパラメータとした評価関数を用いて、設計ソリューション算定のための統一的評価指標を算出する。評価関数は、最短距離の最小値を表す関数、あるいは、各最短距離を多次元正規分布のσ点と関連づけることでスペック未達確率あるいは不良発生確率にそれぞれ変換し、それらの結合確率を算出する関数等が考えられる。その他、標準化あるいは正規化した設計空間内において得られる設計ソリューション集合(パレート解など)の広さ/形状/パターン分類などの集合に関する関数であっても良い。又、統一的評価指標は、各設計項目に関するスケーリング済み最短距離の最小値でも良いし、各距離を多次元正規分布のσ点と関連付けることにより算出した結合不良発生確率に、不良が生じた場合の損失コストあるいはスペック達成のために必要となるコストを乗じて、リスク(期待損失コストなど)に換算した値でも良い。評価関数や算出された統一的評価指標は、ROM14やRAM15等に保存される。
【0037】
(ホ)次に、ステップS105において、設計ソリューション表示モジュール11eは、ステップS104において得られた統一的評価指標及びコストを軸として、2次元の図として設計ソリューションをプロットし、設計ソリューションマップを作成する。そして、設計ソリューションマップを出力装置13等に表示する。ここで、「コスト」とは、開発・調達・製造・保守など製品ライフサイクルに関わる各コストが相当する。又、設計ソリューションマップは、リスク及びコストを軸として作成しても良い。ここで、リスクは、スペック未達あるいは不良発生に伴う損失コストを入力装置12等により入力し、各設計項目の最短距離を多次元正規分布のσ点と関連づけることでスペック未達確率あるいは不良発生確率にそれぞれ変換し、それらの結合確率に損失コストを乗じることにより求めた期待損失コストとして予測する。コストやリスクは、ROM14やRAM15等に保存される。図4は、信号伝送/冷却/接合強度における最短距離の最小値を用いた統一的評価指標と開発/調達/製造のコストを軸として設計ソリューションをプロットした例である。
【0038】
(へ)次に、ステップS106において、最適解・パレート解算出モジュール11fは、表2に示す多目的最適化手法を利用して、ステップS103あるいはステップS105において得られた設計ソリューションマップにおける最適解あるいはパレート解を求める。表2において、xは設計変数、f(x)は目的関数、wは重み係数を表している。
【0039】
【表2】
算出された最適解やパレート解は、ROM14やRAM15等に保存される。
【0040】
本発明に係る多目的設計最適化支援方法によると、多くの設計ソリューションについて各設計項目間の相関・トレードオフ関係やコストとリスクの関係を比較・吟味するために必要な情報や、品質の多様性や設計の柔軟性を確保するために必要な情報を提供することが可能となる。又、統一的評価指標を各設計ソリューションについて算出し比較することにより、設計ソリューションの良し悪しについて同一の基準で統一的に算定することが可能となる。
【0041】
(その他の実施の形態)
本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0042】
例えば、図3及び図4において、設計方式毎に設計ソリューションをプロットしたが、設計案やスペック毎に設計ソリューションをプロットしても良い。又、図4における軸をコスト及びリスク、あるいは統一的評価指標及びリスクとして、設計ソリューションをプロットしても良い。
【0043】
又、本発明の実施の形態に係る多目的設計最適化支援装置のCPU11内の各モジュールは、一つのCPU11内にあると記述したが、複数のCPU11に分けて備えられていても良い。その際、複数のCPU11間でデータのやりとりが行えるようにバスなどで装置間を接続する。
【0044】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【0045】
【発明の効果】
本発明によると、多くの設計項目あるいは目的関数を同じ基準で比較できるように変換し、その変換した値をパラメータとした統一的評価指標を用いて、各設計案を比較算定できる多目的設計最適化支援手法及び多目的設計最適化支援プログラムを提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る多目的設計最適化支援方法のフローチャートである。
【図2】本発明の実施に形態に係る多目的設計最適化支援装置のブロック図である。
【図3】本発明の実施の形態に係る多目的設計最適化支援方法における設計ソリューションマップである(その1)。
【図4】本発明の実施の形態に係る多目的設計最適化支援方法における設計ソリューションマップである(その2)。
【図5】従来の最適解の概念図である。
【符号の説明】
11 中央処理装置(CPU)
11a 標準化・正規化モジュール
11b 限界曲面表現モジュール
11c 最短距離算出モジュール
11d 統一的評価指標算出モジュール
11e 設計ソリューション表示モジュール
11f 最適解・パレート解算出モジュール
12 入力装置
13 出力装置
14 ROM
15 RAM[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multi-purpose design optimization support method and a multi-purpose design optimization support program.
[0002]
[Prior art]
With rapid advances in computers, stress / deformation analysis, thermal analysis, vibration / noise analysis, and the like have become relatively easy to perform even for large-scale nonlinear problems. Against this background, CAE solvers for signal transmission, noise / heat / stress analysis have been used in the development of electronic devices and their components. However, in order to reduce the cost and shorten the development period in the mounting design of electronic devices and their components, it is essential to achieve both electrical and mechanical performance. A method is needed. In design optimization, not only performance but also many design items such as reliability, procurability, productivity, environment, maintainability, and cost are targeted.
[0003]
In addition to design optimization aiming at searching for an optimal solution for a single objective function, an optimization method aiming to simultaneously handle a plurality of objective functions has been developed. There are three concepts of the optimal solution used when a plurality of objective functions are handled at the same time (for example, see Non-Patent Document 1). FIG. 5A is a conceptual diagram of a total optimal solution, FIG. 5B is a conceptual diagram of a Pareto optimal solution, and FIG. 5C is a conceptual diagram of a weak Pareto optimal solution. The perfect optimal solution means a case where the optimal solution of the multi-objective problem is also the optimal solution of each single problem. The Pareto optimal solution refers to a solution in which the optimal solution of the multi-objective problem is not optimal in at least one or more single optimization problems. In other words, this corresponds to a case where optimization of a certain problem prevents optimization of the remaining problems. The difference between a Pareto solution and a weak Pareto solution depends on whether a unique solution is required. However, the optimization here indicates the case of minimizing the objective function.
[0004]
In such multi-objective design optimization, when comparing and calculating the quality of many design solutions, an integrated index for uniformly calculating each design item or objective function on the same basis is required.
[0005]
2. Description of the Related Art Conventionally, in the field of reliability analysis, a distance to a failure limit surface (an interface where a failure occurs) is approximately obtained based on a Hasoffer-Lind distance, and the failure probability is evaluated by relating the distance to a σ point of a multidimensional normal distribution. An advanced first order second moment method is used. This is an evaluation method for a single failure condition in reliability analysis (for example, see Non-Patent Documents 2-4). Alternatively, there is an example in which the present invention is applied to a plurality of failure conditions (for example, see Non-Patent Documents 5-7). This is an evaluation method for reliability for the joint standard normal distribution function.
[0006]
[Non-patent document 1]
Masatoshi Saka, "Optimization of Nonlinear Systems From One Purpose to Many Purposes", Morikita Publishing, 1986 [0007]
[Non-patent document 2]
Hasofar, MA, and Lind, NC, Journal of Engineering Mechanics Division, ASCE Conference Proceedings (Proc. ASCE), Vol. 100, EM1, 1974. Year, P111
[0008]
[Non-Patent Document 3]
Melchers, RE, "Structural Reliability; Analysis and Prediction", ELLIS HORWOOD, 1987.
[Non-patent document 4]
"Soft-Christensensen, P.", Baker, MJ, "Structural Reliability Logic and Its Applications", Springer-Berlag, Verg. [0010]
[Non-Patent Document 5]
Hohenbichler, M. and Rackwitz, R. First-Order Concepts in System Reliability, Structural Safety, Structural Safety, 4th year, Sat. P177
[0011]
[Non-Patent Document 6]
Tang, L. K. and Melchers, RE, "Improved Approximation for Multinomial Intergral", Structural Safety, No. 4, 1987. , P81
[0012]
[Non-Patent Document 7]
Pandy, MD, "An Effective Approach to Evaluate Multiple Integral Integrations", Structural Safety (Structural Safety), Vol.
[0013]
[Problems to be solved by the invention]
On the other hand, in multi-objective design optimization, not only reliability but also the difficulty and importance of realizing many design items and design solutions such as performance / procureability / productivity / environment / maintainability / cost, etc. In consideration of the above, it is necessary to calculate the design solution in an integrated manner and to balance the cost and the quality (performance / reliability) rationally and efficiently. In addition, it is required to ensure variety of quality and design flexibility. In such a case, an index capable of calculating many design items in a unified manner is required after converting the distance between the specification and the objective function in each design item so that it can be calculated on the same basis.
[0014]
In view of the above problems, the present invention converts many design items or objective functions so that they can be compared on the same basis, and compares and calculates each design plan using a uniform evaluation index using the converted values as parameters. It is an object of the present invention to provide a multi-purpose design optimization support method and a multi-purpose design optimization support program that can be performed.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, a first feature of the present invention is that a multi-objective design optimization support device for evaluating a design solution relating to a plurality of design items comprises: (a) standardizing or normalizing a design space relating to a plurality of design items; (B) expressing in a design space a critical surface which is an interface between an allowable region and a non-permissible region or an interface between a region where a defect occurs and a region where a defect does not occur, and (c) starting from the origin of the design space. The gist is to provide a multi-purpose design optimization support method including a step of calculating a shortest distance to a limit surface and a step of calculating a unified evaluation index using an evaluation function using the shortest distance as a parameter. . Here, “design solution” refers to a combination of a design proposal and specifications. The “design plan” is a design variable group in which a plurality of design variables are uniquely determined. The “design space” refers to a space centered on each variable related to a design item.
[0016]
According to the multi-objective design optimization support method according to the first aspect of the present invention, information necessary for comparing and examining the correlation / trade-off relationship between each design item and the relationship between cost and risk for many design solutions is provided. In addition, it is possible to provide information necessary for ensuring variety of quality and flexibility of design. Also, by calculating and comparing the unified evaluation index for each design solution, it is possible to uniformly calculate the quality of the design solution based on the same standard.
[0017]
The step of calculating the shortest distance in the multipurpose design optimization support method according to the first feature may be performed in accordance with the priority or importance of a plurality of design items.
[0018]
Further, the multipurpose design optimization support method according to the first feature may further include a step of displaying the shortest distance of the design solution on the output device with the shortest distance of the plurality of design items as an axis. The method may further include a step of displaying on the output device a map in which the design solution is plotted on the basis of the unified evaluation index and the cost related to the product life cycle targeted for the design solution. Further, the method may further include a step of calculating an optimal solution or a Pareto solution in a map in which the design solution is plotted. Further, the unified evaluation index may be a minimum value of the shortest distance.
[0019]
A second feature of the present invention is that a multi-purpose design optimization support apparatus that evaluates a design solution relating to a plurality of design items includes: (a) a procedure for standardizing or normalizing a design space relating to a plurality of design items; ) The procedure for expressing the critical surface in the design space, which is the interface between the allowable area and the non-permissible area or the interface between the area where the defect occurs and the area where the defect does not occur, and (c) the shortest distance from the origin of the design space to the critical surface The gist of the present invention is a multi-purpose design optimization support program for executing a calculation procedure and (d) a procedure for calculating a unified evaluation index using an evaluation function using the shortest distance as a parameter.
[0020]
Also, the multi-purpose design optimization support program according to the second feature is a procedure for displaying on the output device a map in which the design solution is plotted with the unified evaluation index and the cost related to the product life cycle targeted for the design solution as an axis. May be further executed. Further, a procedure for calculating an optimal solution or a Pareto solution in a map in which the design solution is plotted may be further executed.
[0021]
By reading the multi-purpose design optimization support program according to the second aspect of the present invention, it becomes possible to cause a multi-purpose design optimization support device or the like to execute the above procedure.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic.
[0023]
As shown in FIG. 2, in the multi-purpose design optimization support apparatus according to the embodiment of the present invention, an
[0024]
The
[0025]
Next, a multi-objective design optimization support method according to an embodiment of the present invention will be described using semiconductor package development as an example.
[0026]
As electronic devices have become lighter and thinner, the demand for smaller components has been further increased, and flip-chip connection technology capable of high-density mounting has been actively developed. In order to achieve high reliability, cost reduction, and shorten development time in semiconductor package development, elemental analysis technologies such as signal transmission characteristics, cooling, and strength analysis are integrated to perform rational and efficient performance prediction. After that, it is necessary to balance cost and quality (performance / reliability). In the development of a semiconductor package, there are many specifications such as a heat generation amount of a chip, a data transfer speed / bus width, an allowable size of a semiconductor package (including a cooling structure), an allowable temperature of a chip, and a required life of a solder joint. Also, design variables include package structure and mounting form, interposer substrate type, joint arrangement, number of substrate layers, substrate wiring line and space, substrate size, chip arrangement, fin shape and fan performance, and the like. Therefore, there are many possible combinations of design solutions as shown in Table 1. Here, “design solution” refers to a combination of a design proposal and specifications. The “design plan” is a design variable group in which a plurality of design variables are uniquely determined. The “design method” is a design method for determining a design solution from a design plan and specifications.
[0027]
[Table 1]
On the other hand, design items include cooling performance (eg, chip temperature), strength characteristics (eg, solder joint fatigue life), signal transmission characteristics (eg, signal delay, voltage loss, noise, etc.). In the embodiment according to the present invention, the multi-purpose design optimization according to the present invention will be described with reference to FIGS. 1 and 2 with respect to the multi-purpose design optimization regarding the signal transmission characteristics, the solder joint strength characteristics, and the signal transmission characteristics of the semiconductor package. An application example of the activation support method will be described.
[0028]
(A) First, for each design item Y i (cooling characteristic, strength characteristic, signal transmission characteristic), a response surface approximation formula for the design variable X: Y i = Response (X j ) (Response (X j ) is, for example, Orthogonal polynomial). Then, in step S101 in FIG. 1, the standardization /
[0029]
"Standardization" refers to conversion when the probability distribution form of each design item data is not assumed, and "normalization" refers to conversion when the probability distribution form is assumed. As a standardization method, for example, a method shown in Expression (1) can be considered. In equation (1), X i is the design variable, mu i is the mean value, sigma xi is the standard deviation, the u i represents the design variables after normalization. The standardization may be performed by setting the average value to 0 and the standard deviation to 1.
[0030]
u i = (X i −μ i ) / σ xi (1)
As a normalization method, for example, as shown in Expression (2), a method of converting each design variable into a standard normal random variable in consideration of the probability distribution of each design variable can be considered. In equation (2), X i represents the inverse function of the design variables, u i design variables after normalization, F xi is the probability distribution function of each design item, [Phi -1 is the standard normal distribution function.
[0031]
u i = Φ −1 {F xi (X i )} (2)
Each design item data and the standardized / normalized design space are stored in the
[0032]
(B) Next, in step S102, the limit surface expression module 11b expresses the limit surface for each design item in a standardized or normalized design space. For example, in the case of standardization, in formula (1), a curved surface when the X i is the specification value expressed by u i. Here, the “limit surface” includes a specification limit surface and a failure occurrence limit surface. The “spec limit surface” indicates an interface between an allowable region and a non-permissible region. For example, if the design item is a cooling characteristic, it indicates an allowable value of an allowable temperature or a thermal resistance. The “defect occurrence limit surface” refers to an interface between a region where a defect occurs and a region where a defect does not occur. For example, if the design item is a solder joint strength characteristic, an interface between a damaged region and a non-damaged region is defined. Point. Further, even when the design items are procurability / producibility / environment / maintainability / cost, the interface between the allowable region and the non-permissible region can be regarded as a limit surface. The expressed limit surface is stored in the
[0033]
(C) Next, in step S103, the shortest
[0034]
Alternatively, the design
[0035]
Here, the shortest distance data set obtained for many design solutions is analyzed using multivariate analysis methods such as cluster analysis, principal component analysis, covariance structure analysis, correlation analysis, factor analysis, graphical modeling, and design. The data structure of the variable and the shortest distance set or the design variable and the design solution set may be calculated and displayed on the output device 13 or the like. Similarly, a decision tree of a design variable and a shortest distance set or a design variable and a design solution set may be calculated and displayed on the output device 13 or the like. The data structure and the decision tree are stored in the
[0036]
(D) Next, in step S104, the unified evaluation index calculating module 11d calculates an unified evaluation index for calculating a design solution by using an evaluation function using the shortest distance for each design item as a parameter. The evaluation function is a function that represents the minimum value of the shortest distance, or the shortest distance is converted into a specification failure probability or a failure occurrence probability by associating each minimum distance with a σ point of a multidimensional normal distribution, and a joint probability thereof is calculated. Functions and the like are conceivable. In addition, it may be a function related to a set such as the size / shape / pattern classification of a design solution set (such as a Pareto solution) obtained in a standardized or normalized design space. In addition, the unified evaluation index may be the minimum value of the scaled shortest distance for each design item, or if a failure occurs in the coupling failure occurrence probability calculated by associating each distance with the σ point of the multidimensional normal distribution. The cost may be converted to a risk (expected loss cost, etc.) by multiplying the cost required for achieving the specification or the cost required to achieve the specifications. The evaluation function and the calculated unified evaluation index are stored in the
[0037]
(E) Next, in step S105, the design
[0038]
(F) Next, in step S106, the optimal solution / Pareto solution calculation module 11f uses the multi-objective optimization method shown in Table 2 to calculate the optimal solution or Pareto solution in the design solution map obtained in step S103 or step S105. Find a solution. In Table 2, x represents a design variable, f (x) represents an objective function, and w represents a weight coefficient.
[0039]
[Table 2]
The calculated optimal solution and Pareto solution are stored in the
[0040]
According to the multi-objective design optimization support method according to the present invention, information necessary for comparing and examining the correlation and trade-off relationship between each design item and the relationship between cost and risk for many design solutions, and the variety of quality And information necessary for securing design flexibility. Further, by calculating and comparing the unified evaluation index for each design solution, it is possible to uniformly calculate the quality of the design solution based on the same standard.
[0041]
(Other embodiments)
Although the present invention has been described with the above embodiments, it should not be understood that the description and drawings forming part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art.
[0042]
For example, in FIGS. 3 and 4, the design solution is plotted for each design method, but the design solution may be plotted for each design plan or specification. Further, the design solution may be plotted with the axis in FIG. 4 as cost and risk or unified evaluation index and risk.
[0043]
Further, each module in the
[0044]
As described above, the present invention naturally includes various embodiments and the like not described herein. Therefore, the technical scope of the present invention is determined only by the invention specifying matters according to the claims that are appropriate from the above description.
[0045]
【The invention's effect】
According to the present invention, many design items or objective functions are converted so that they can be compared based on the same criterion, and a multi-purpose design optimization that can compare and calculate each design plan using a unified evaluation index using the converted values as parameters. A support method and a multi-purpose design optimization support program can be provided.
[Brief description of the drawings]
FIG. 1 is a flowchart of a multi-objective design optimization support method according to an embodiment of the present invention.
FIG. 2 is a block diagram of a multi-objective design optimization support device according to an embodiment of the present invention.
FIG. 3 is a design solution map in the multi-objective design optimization support method according to the embodiment of the present invention (part 1).
FIG. 4 is a design solution map in the multi-purpose design optimization support method according to the embodiment of the present invention (part 2).
FIG. 5 is a conceptual diagram of a conventional optimal solution.
[Explanation of symbols]
11 Central processing unit (CPU)
11a Standardization / Normalization Module 11b Limit
15 RAM
Claims (9)
前記複数の設計項目に関する設計空間を標準化あるいは正規化するステップと、
許容領域と非許容領域の界面あるいは不良が発生する領域と発生しない領域の界面である限界曲面を前記設計空間上で表現するステップと、
前記設計空間の原点から前記限界曲面までの最短距離を算出するステップと、前記最短距離をパラメータとした評価関数を用いて統一的評価指標を算出するステップと
を含むことを特徴とする多目的設計最適化支援方法。A multi-purpose design optimization support device that evaluates design solutions related to multiple design items,
Standardizing or normalizing the design space for the plurality of design items,
Expressing a limit surface on the design space, which is an interface between an allowable region and a non-allowable region or an interface between a region where a defect occurs and a region where a defect does not occur,
A multi-objective design optimization, comprising: calculating a shortest distance from the origin of the design space to the limit surface; and calculating a unified evaluation index using an evaluation function using the shortest distance as a parameter. Support method.
前記複数の設計項目に関する設計空間を標準化あるいは正規化する手順と、
許容領域と非許容領域の界面あるいは不良が発生する領域と発生しない領域の界面である限界曲面を前記設計空間上で表現する手順と、
前記設計空間の原点から前記限界曲面までの最短距離を算出する手順と、
前記最短距離をパラメータとした評価関数を用いて統一的評価指標を算出する手順と
を実行させることを特徴とする多目的設計最適化支援プログラム。A multi-purpose design optimization support device that evaluates design solutions related to multiple design items,
Standardizing or normalizing the design space for the plurality of design items,
A procedure of expressing, on the design space, a critical curved surface that is an interface between an allowable region and a non-permissible region or an interface between a region where a defect occurs and a region where a defect does not occur,
A procedure for calculating the shortest distance from the origin of the design space to the limit surface,
Calculating a unified evaluation index using an evaluation function using the shortest distance as a parameter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002283922A JP3884359B2 (en) | 2002-09-27 | 2002-09-27 | Multi-objective design optimization support method and multi-objective design optimization support program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002283922A JP3884359B2 (en) | 2002-09-27 | 2002-09-27 | Multi-objective design optimization support method and multi-objective design optimization support program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004118719A true JP2004118719A (en) | 2004-04-15 |
JP3884359B2 JP3884359B2 (en) | 2007-02-21 |
Family
ID=32277648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002283922A Expired - Fee Related JP3884359B2 (en) | 2002-09-27 | 2002-09-27 | Multi-objective design optimization support method and multi-objective design optimization support program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3884359B2 (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003821A (en) * | 2006-06-22 | 2008-01-10 | Hitachi Ltd | Design support device, program, and design support method |
JP2008241337A (en) * | 2007-03-26 | 2008-10-09 | Toyota Motor Corp | Setting method of experimental planning for control parameter, program for making computer execute setting method of experimental planning, computer-readable recording medium recording the program |
JP2009169558A (en) * | 2008-01-14 | 2009-07-30 | Fujitsu Ltd | Multi-purpose optimization design support device, method and program under consideration of manufacture variation |
JP2010009341A (en) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | Device and method for classifying/displaying design shape having similar property and different shape, and program |
JP2010061439A (en) * | 2008-09-04 | 2010-03-18 | Fujitsu Ltd | Optimal solution relation display apparatus, method, and program |
US8271921B2 (en) | 2009-09-25 | 2012-09-18 | Fujitsu Limited | Automatic circuit design technique using pareto optimal solutions |
US8315843B2 (en) | 2008-01-14 | 2012-11-20 | Fujitsu Limited | Multi-objective optimal design support device, method and program storage medium |
US8527931B2 (en) | 2008-09-26 | 2013-09-03 | Fujitsu Limited | Automatic circuit design apparatus and method |
US8577653B2 (en) | 2010-12-08 | 2013-11-05 | Fujitsu Limited | Optimization processing method and apparatus |
US8578320B2 (en) | 2010-03-02 | 2013-11-05 | Fujitsu Limited | Automatic design support apparatus and method |
JP2014182605A (en) * | 2013-03-19 | 2014-09-29 | Yokohama Rubber Co Ltd:The | Data display method |
JP2015001943A (en) * | 2013-06-18 | 2015-01-05 | 横浜ゴム株式会社 | Method for visualization of data |
CN109871396A (en) * | 2019-01-31 | 2019-06-11 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | The normalization fusion method of multisample examination data |
CN112818458A (en) * | 2021-02-26 | 2021-05-18 | 西安建筑科技大学 | Building green performance design optimization method and system |
-
2002
- 2002-09-27 JP JP2002283922A patent/JP3884359B2/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003821A (en) * | 2006-06-22 | 2008-01-10 | Hitachi Ltd | Design support device, program, and design support method |
JP2008241337A (en) * | 2007-03-26 | 2008-10-09 | Toyota Motor Corp | Setting method of experimental planning for control parameter, program for making computer execute setting method of experimental planning, computer-readable recording medium recording the program |
JP4670826B2 (en) * | 2007-03-26 | 2011-04-13 | トヨタ自動車株式会社 | Control parameter experiment plan setting method, program for causing computer to execute experiment plan setting method, and computer-readable recording medium recording the program |
US8315843B2 (en) | 2008-01-14 | 2012-11-20 | Fujitsu Limited | Multi-objective optimal design support device, method and program storage medium |
JP2009169558A (en) * | 2008-01-14 | 2009-07-30 | Fujitsu Ltd | Multi-purpose optimization design support device, method and program under consideration of manufacture variation |
JP2010009341A (en) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | Device and method for classifying/displaying design shape having similar property and different shape, and program |
US8412494B2 (en) | 2008-09-04 | 2013-04-02 | Fujitsu Limited | Optimal solution relation display apparatus and optimal solution relation display method |
JP2010061439A (en) * | 2008-09-04 | 2010-03-18 | Fujitsu Ltd | Optimal solution relation display apparatus, method, and program |
US8527931B2 (en) | 2008-09-26 | 2013-09-03 | Fujitsu Limited | Automatic circuit design apparatus and method |
US8271921B2 (en) | 2009-09-25 | 2012-09-18 | Fujitsu Limited | Automatic circuit design technique using pareto optimal solutions |
US8578320B2 (en) | 2010-03-02 | 2013-11-05 | Fujitsu Limited | Automatic design support apparatus and method |
US8577653B2 (en) | 2010-12-08 | 2013-11-05 | Fujitsu Limited | Optimization processing method and apparatus |
JP2014182605A (en) * | 2013-03-19 | 2014-09-29 | Yokohama Rubber Co Ltd:The | Data display method |
JP2015001943A (en) * | 2013-06-18 | 2015-01-05 | 横浜ゴム株式会社 | Method for visualization of data |
CN109871396A (en) * | 2019-01-31 | 2019-06-11 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | The normalization fusion method of multisample examination data |
CN112818458A (en) * | 2021-02-26 | 2021-05-18 | 西安建筑科技大学 | Building green performance design optimization method and system |
CN112818458B (en) * | 2021-02-26 | 2023-11-21 | 西安建筑科技大学 | Building green performance design optimization method and system |
Also Published As
Publication number | Publication date |
---|---|
JP3884359B2 (en) | 2007-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3884359B2 (en) | Multi-objective design optimization support method and multi-objective design optimization support program | |
Ji et al. | Multiobjective design optimization of IGBT power modules considering power cycling and thermal cycling | |
Ibrahim et al. | Machine learning and digital twin driven diagnostics and prognostics of light‐emitting diodes | |
JP2006277370A (en) | Method and system for analyzing quality of circuit board | |
Tee et al. | Comprehensive board-level solder joint reliability modeling and testing of QFN and PowerQFN packages | |
JP4028490B2 (en) | Reliability analysis apparatus, reliability analysis method, and reliability analysis program | |
Wileman et al. | Physics of failure (PoF) based lifetime prediction of power electronics at the printed circuit board level | |
Lall et al. | Norris–Landzberg acceleration factors and Goldmann constants for SAC305 lead-free electronics | |
Mandol et al. | Robust optimization in determining failure criteria of a planetary gear assembly considering fatigue condition | |
Ferri et al. | Strategies for improving the parametric yield and profits of 3D ICs | |
Bhat et al. | Application of machine learning algorithms in prognostics and health monitoring of electronic systems: A review | |
Vandevelde et al. | Parameterized modeling of thermomechanical reliability for CSP assemblies | |
Hirohata et al. | Coupled thermal-stress analysis for FC-BGA packaging reliability design | |
Anzawa et al. | Reliability evaluation on deterioration of power device using coupled electrical-thermal-mechanical analysis | |
Hossain et al. | Design optimization and reliability of PWB level electronic package | |
Ladani | Successive softening and cyclic damage in viscoplastic material | |
Scholand et al. | An Investigation of PWB layout by genetic algorithms to maximize fatigue life | |
Jong et al. | The effects of temperature cyclic loading on lead-free solder joints of wafer level chip scale package by Taguchi method | |
Carey et al. | The exergy cost of information processing: A comparison of computer-based technologies and biological systems | |
Khan et al. | Design of chart for a Birnbaum Saunders distribution under accelerated hybrid censoring | |
Ghenam et al. | Enhancing ball grid array (BGA) component design and reliability using a novel reliability-based design optimization (RBDO) methodology | |
Menon et al. | Physics of failure based reliability assessment of electronic hardware | |
Shi et al. | An adaptive genetic algorithm optimize neural networks approach for wafer dicing saw quality prediction | |
CN117786856A (en) | Method for evaluating working performance of electronic device under thermal coupling effect | |
Mital et al. | Micromechanics-based modeling of SiC/SiC ceramic matrix composites and structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |