JP2004112645A - Image reader - Google Patents

Image reader Download PDF

Info

Publication number
JP2004112645A
JP2004112645A JP2002275321A JP2002275321A JP2004112645A JP 2004112645 A JP2004112645 A JP 2004112645A JP 2002275321 A JP2002275321 A JP 2002275321A JP 2002275321 A JP2002275321 A JP 2002275321A JP 2004112645 A JP2004112645 A JP 2004112645A
Authority
JP
Japan
Prior art keywords
pixel
image
reading
circuit
streak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002275321A
Other languages
Japanese (ja)
Other versions
JP4120331B2 (en
Inventor
Susumu Kondo
近藤　晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2002275321A priority Critical patent/JP4120331B2/en
Publication of JP2004112645A publication Critical patent/JP2004112645A/en
Application granted granted Critical
Publication of JP4120331B2 publication Critical patent/JP4120331B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Image Input (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem that the image data is shifted among a plurality of reading means at the same reading position due to variation in the carrying speed of a document and normal image data may be judged erroneously that a streak is present. <P>SOLUTION: Comparison results of two image data are developed into a window of N pixels in the main scanning direction and M lines in the sub-scanning direction and, assuming that a central pixel array in the main scanning direction is a remarked pixel array, a remarked pixel array reference circuit 722 makes a decision whether the image data in the remarked pixel array has entirely become logical "1" or not. In addition, left/right reference circuits 723 and 724 make a decision whether a pixel array entirely becoming logical "0" exists in the left/right area or not except the remarked pixel array. If the remarked pixel array is entirely logical "1" and a pixel array entirely becoming logical "0" exists in the left/right area except the remarked pixel array, an AND circuit 725 makes a decision that a streak has generated in that remarked pixel array. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、読み取り対象となる原稿からその原稿上に描かれた画像を読み取る複写機、ファクシミリ、スキャナ等の画像読取装置に関し、特に自動原稿搬送装置によってシート状原稿を移動させながら当該原稿上の画像を読み取る画像読取装置に関する。
【０００２】
【従来の技術】
画像読取装置としては、原稿をプラテンガラス上に載置する一方、読取光学系を移動させながら当該原稿上の画像を読み取る方式のものと、読取光学系を原稿読み取り位置に固定する一方、自動原稿搬送装置によってシート状原稿を移動させながら当該原稿上の画像を読み取る方式のものとが知られている。両者を比較すると、原稿画像の読取速度の高速化を図る上では、シート状原稿を移動させる後者の画像読取装置の方が、読取光学系を移動させる前者の画像読取装置よりも有利である。
【０００３】
ところが、後者の画像読取装置の場合には、原稿に付着したゴミが原稿読み取り位置のコンタクトガラスを汚したり、あるいはコンタクトガラスに付着したりすると、読取光学系が原稿読み取り位置に固定であるために、その汚れやゴミを常時読み取ることになる。その結果、画像の読み取り結果に原稿の搬送方向（副走査方向）のすじ、即ちすじ状のノイズが発生することになる。
【０００４】
このような原稿自動搬送方式の画像読取装置固有の問題を解消するために、従来、種々の技術が提案されている。例えば、複数の読取手段を用意して原稿画像を読み取り、これら複数の読取手段によって読み取った画像データを相互に比較して、その差が所定のスレッショールドレベル以上である場合にゴミ等の異物がいずれか一方の読取手段の光路上に存在するものと判断し、他方の読取手段で読み取った画像データを選択して出力する技術などである（例えば、特許文献１，２参照）。
【０００５】
これら従来技術では、例えば２つの読取手段にて読み取った画像データを比較してその比較結果が、所定のスレッショールドレベル以上の差がある場合にその画素の画像データを論理“１”とし、差がない場合は論理“０”とし、その比較結果を図４９に示す主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開して主走査方向における中央の画素列を注目画素列とする。そして、図５０に示すように、注目画素列の画素データが全て論理“１”となった場合に、その画素列にすじ状のノイズが発生したと判定している。
【０００６】
【特許文献１】
特開２０００−１５２００８号公報
【特許文献２】
特開２００２−１５８８３５号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来技術はいずれも、濃度の低いゴミ等の異物について確実に検出するのが難しく、その検出を確実に行うためにスレッショールドレベルを小さく設定して検知感度を上げると、特定の画像領域ではゴミが存在しないにも関わらずゴミと誤検知して、ノイズ除去を行う必要がない画像データに対してノイズ除去の補正を行うことになるため、逆に画像を劣化させてしまうという課題があった。
【０００８】
また、例えば原稿の搬送速度に変動が生じることに起因して、同じ読み取り位置における複数の読取手段の画像データにズレが生じると、正常な画像データであるにも関わらずノイズ成分が存在する画像データと誤検知してしまう場合がある。このとき、原稿画像が主走査方向の縦線であれば誤検知の影響はほとんど無いが、図５１（Ａ）に示すように、副走査方向の横線の場合には、横線の画素列全てがすじと判定されてしまい、図５１（Ｂ）に示すように、横線のエッジ部が凸凹になるように補正されてしまうため、横線が波打つような出力画像となり、画像の劣化が著しい。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、特に原稿の搬送速度に変動が生じた場合などでも誤検知を生じることなく、濃度の低いゴミ等の異物についても確実に検出して、それに起因して発生するすじ状のノイズを確実に除去可能な画像読取装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による画像読取装置は、原稿を読み取り位置に搬送する搬送手段と、前記搬送手段によって搬送される原稿の搬送方向に対応する副走査方向において所定の間隔だけ離間して設けられ、前記読み取り位置に搬送された原稿を当該原稿の搬送方向に直交する方向に対応する主走査方向に走査しつつ原稿画像の読み取り行う複数の読取手段と、前記複数の読取手段による読み取りによって得られた複数の画像データに基づいて、これら画像データ上のノイズ成分を検知する検知手段とを備え、前記検知手段が、前記複数の画像データを画素単位で比較する比較手段と、前記比較手段の比較結果に基づいて注目画素にノイズ成分が存在するか否かを判定する第一の判定手段と、前記比較手段の比較結果に基づいて注目画素の周辺画素にノイズ成分が存在するか否かを判定する第二の判定手段と、前記第一、第二の判定手段の各判定結果に基づいてノイズ成分が存在する画素を特定する特定手段とを有する構成となっている。
【００１１】
上記構成の画像読取装置において、複数の画像データを画素単位で比較して得られる比較結果に基づいて、注目画素にノイズ成分が存在するか否かを検知する際に、第一の判定手段による注目画素についての判定結果だけでなく、第二の判定手段による注目画素の周辺画素についての判定結果をも参照してノイズ検知を行う。これにより、原稿の搬送速度の変動の影響を受けることなく、ゴミの付着に起因して副走査方向に沿って発生するすじ状のノイズを確実に検知できる。特に、原稿の搬送速度の変動に起因して副走査方向の横線でズレが生じた場合であっても、横線の画素列全てをすじ状のノイズと誤判定することがないため、副走査方向の横線の誤検知を防ぐことができる。
【００１２】
また、本発明による他の画像読取装置は、原稿を読み取り位置に搬送する搬送手段と、前記搬送手段によって搬送される原稿の搬送方向に対応する副走査方向において所定の間隔だけ離間して設けられ、前記読み取り位置に搬送された原稿を当該原稿の搬送方向に直交する方向に対応する主走査方向に走査しつつ原稿画像の読み取り行う複数の読取手段と、原稿の搬送方向における先端非画像領域において、前記複数の読取手段による読み取りによって得られた複数の画像データに基づいて、これら画像データ上のノイズ成分を検知するノイズ検知手段とを備える構成となっている。
【００１３】
上記構成の他の画像読取装置において、ノイズ検知手段が原稿の余白部分である原稿先端非画像領域でノイズ成分の検知を行うことで、当該先端非画像領域では原稿画像の濃度変化などの外乱の影響がほとんど無く、検知用基準レベルを小さく設定して検知感度を高くできるため、濃度の低いゴミ等の異物についても確実に検出できる。また、検知用基準レベルを小さくし、検知感度を高く設定してもゴミ等の異物に起因するノイズ成分が存在しない画素について、これをノイズ成分が存在する画素と誤検知することもないため、ノイズ除去の補正処理を確実に行える。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
［第１実施形態］
図１は、本発明の第１実施形態に係る白黒方式の画像読取装置の要部の概略構成を示す側断面図である。本実施形態に係る画像読取装置は、自動原稿搬送装置（Ａｕｔｏｍａｔｉｃ　Ｄｏｃｕｍｅｎｔ　Ｆｅｅｄｅｒ；以下「ＡＤＦ」と略記する）１０を備えており、そのＡＤＦ１０によって読み取り対象となるシート状原稿（以下、単に「原稿」と記す）２０を移動させながら、その原稿２０上から画像を読み取る、いわゆるＣＶＴ（Ｃｏｎｓｔａｎｔ　Ｖｅｌｏｃｉｔｙ　Ｔｒａｎｓｆｅｒ）モードに対応可能な構成となっている。
【００１６】
すなわち、ＣＶＴモードでは、ＡＤＦ１０の原稿載置台１１に載置された原稿２０が引き込みローラ１２によって１枚ずつ搬送ローラ１３まで搬送され、その搬送ローラ１３によって搬送方向を変えて、コンタクトガラス１４まで案内される。そして、原稿２０はコンタクトガラス１４上を当該コンタクトガラス１４と平行に搬送される。このとき、後述するようにして、原稿２０上の画像の読み取りが行われる。その後は、画像読み取りが終了した原稿２０が搬出ローラ１５によってＡＤＦ１０の排出トレイ１６上に排出される。
【００１７】
コンタクトガラスガラス１４上では、そこを搬送される原稿２０が露光ランプ３１によって照射される。そして、その照射による反射光は、第一ミラー３２、第二ミラー３３および第三ミラー３４にて光路変更された後、レンズ３５によって縮小され、光電変換素子である例えばＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）型ラインセンサ（以下、「ＣＣＤセンサ」と記す）３６Ａの撮像面上に結像される。
【００１８】
これら露光ランプ３１、第一ミラー３２、第二ミラー３３、第三ミラー３４、レンズ３５およびＣＣＤセンサ３６Ａは、原稿２０上の画像を、当該原稿の搬送方向に直交する方向に対応する主走査方向に走査しつつ読み取る読取光学系３０を構成している。これにより、コンタクトガラス１４上を搬送される原稿２０上に描かれた画像は、ＣＣＤセンサ３６Ａによって画素単位で光電変換されることによってアナログ画像信号として出力されることになる。
【００１９】
図２は、白黒用ＣＣＤセンサ３６Ａの概要の一例を示す構成図である。図２から明らかなように、ＣＣＤセンサ３６Ａは、例えば１０μｍ×１０μｍフォトダイオード等の受光セル（画素）４０がｎ個ずつ直線状に配列されてなる複数本、例えば２本の画素列（光電変換素子列）４１，４２により構成されている。これら画素列４１，４２は、副走査方向において所定の距離だけ離間して設けられ、コンタクトガラス１４上に位置する原稿について、その搬送経路上に存在する下流側読み取り位置Ａおよび上流側読み取り位置Ｂにおいて原稿画像を主走査方向に走査しつつ読み取る。
【００２０】
図３は、ＣＣＤセンサ３６Ａの機能的な構成例を示すブロック図である。図３から明らかなように、画素列４１に対してその一方側に画素４０の配列方向に沿ってシフトゲート４３Ａが、さらにその外側に画素４０の配列方向に沿ってシフトレジスタ４４Ａがそれぞれ配置されている。シフトゲート４３Ａは、シフトパルスＳＨが与えられることにより、画素列４１の各画素（受光セル）４０で光電変換され、かつ蓄積された電荷をシフトレジスタ４４Ａに一斉に移動させる。シフトレジスタ４４Ａは、互いに逆相の転送パルスφ１，φ２によって転送駆動され、画素列４１から移された電荷を順次転送する。
【００２１】
シフトレジスタ４４Ａによって転送された電荷は、最終転送ゲート４７Ａに対して最終転送パルスＬＨが印加されることにより、当該最終転送ゲート４７Ａを通して例えばフローティングディフュージョンからなる出力部４８Ａに順に転送され、ここで電気信号に変換されて下流側読み取り位置Ａにおけるアナログ画像信号Ａとして出力される。出力部４８Ａは、リセットパルスＲＳが印加されることにより、アナログ画像信号Ａの出力後の電荷のリセットを行う。
【００２２】
画素列４２についても、画素列４１と全く同様の構成を採るとともに、同様の読み取り動作を行う。すなわち、画素列４２に対してその一方側に画素の配列方向に沿ってシフトゲート４３Ｂが、さらにその外側に画素４０の配列方向に沿ってシフトレジスタ４４Ｂがそれぞれ配置されている。そして、シフトレジスタ４４Ｂから最終転送ゲート４７Ｂを通して出力部４８Ｂに転送された電荷は、当該出力部４８Ｂにおいて電気信号に変換されて上流側読み取り位置Ｂにおけるアナログ画像信号Ｂとして出力される。
【００２３】
なお、ここでは一例として、画素列４１，４２の各一方側に１本のシフトレジスタ４４Ａ，４４Ｂをそれぞれ配置して、画素列４１，４２の全画素の電荷をそれぞれ１系統で出力する構成の場合を例に挙げて説明したが、シフトレジスタを画素列４１，４２の両側にそれぞ配置し、画素列４１，４２の奇数画素と偶数画素の各電荷を振り分けて並列転送して２系統で出力する構成を採ることも可能である。この構成を採ることにより、１系統で読み出しを行う場合に比べて２倍の速度で電荷の読み出し（転送）が可能となるため、高速な読み取り動作を実現できることになる。
【００２４】
画素列４１，４２は、副走査方向において例えば１００μｍの間隔を隔てて配置されている。この間隔は、読み取り画像の１０ライン分の走査線に相当する間隔である。この間隔を原稿の搬送経路上の上流側読み取り位置Ｂおよび下流側読み取り位置Ａの隔たりに換算すると、４００ｄｏｔ／ｉｎｃｈの解像度では、６３５μｍ（＝１０×２５４００÷４００）の間隔、６００ｄｏｔ／ｉｎｃｈの解像度では、４２３μｍ（＝１０×２５４００÷６００）の間隔となる。本実施形態では、１０ライン分の間隔としているが、これは一例に過ぎず、この間隔については、検知の対象となるゴミの発生頻度に基づいて決定するのが望ましい。
【００２５】
ここで、ＣＣＤセンサ３６Ａのライン間隔、即ち画素列４１，４２間の間隔を決定する具体例について図４を用いて説明する。図４には、ゴミのサイズに対するコンタクトガラス１４上に付着するゴミの発生頻度およびトータル発生比率の関係の一例を示しており、横軸はゴミのサイズ、縦軸は発生頻度およびトータル発生比率をそれぞれ表している。
【００２６】
発生するゴミのうちの９５％を占める６００μｍ以下のゴミによる影響を除去する場合には、読み取り位置の間隔は、６００μｍに所定の大きさが加えられた例えば６３５μｍに設計すると良い。このような間隔を隔てた各読み取り位置における各原稿画像（各々１ライン分の線画像）は、図１に示す読取光学系３０を経ることによってＣＣＤセンサ３６Ａの撮像面上に結像され、画素列４１，４２によって光電変換される。
【００２７】
下流側読み取り位置Ａに対応した画素列４１は、所定の主走査周期毎に、１ラインを構成するｎ画素それぞれの濃度を表すアナログ画像信号Ａを出力する。つまり、１主走査周期毎に１ライン分の画像が読み取られるので、以下では、主走査周期のことをライン周期と称する場合がある。同様に、上流側の読み取り位置Ｂに対応した画素列４２も、主走査周期毎にｎ画素それぞれの濃度を表すアナログ画像信号Ｂを出力する。
【００２８】
上述したように、下流側読み取り位置Ａおよび上流側読み取り位置Ｂそれぞれに対応した各画素列４１，４２の間隔１００μｍは、１０ライン分の走査線に対応した間隔である。したがって、原稿の搬送速度に変動がなければ、下流側読み取り位置Ａに対応するアナログ画像信号Ａは、上流側読み取り位置Ｂに対応するアナログ画像信号Ｂよりも１０ライン分だけ位相が遅れた画像信号となる。
【００２９】
図５は、第１実施形態に係る白黒方式の画像読取装置における信号処理系の構成の一例を示すブロック図である。
【００３０】
図５において、ＣＣＤセンサ３６ＡはＣＣＤ駆動回路５１によって駆動されることで、アナログ画像信号Ａ，Ｂをそれぞれ出力する。ＣＣＤ駆動回路５１は、各種のタイミング信号やクロック信号、具体的には先述したシフトパルスＳＨ、転送パルスφ１，φ２、最終転送パルスＬＨおよびリセットパルスＲＳなどを生成し、これら信号によってＣＣＤセンサ３６Ａを駆動する。
【００３１】
ＣＣＤセンサ３６Ａから出力されるアナログ画像信号Ａ，Ｂは、サンプルホールド回路５２Ａ，５２Ｂでサンプルホールドされ、増幅回路５３Ａ，５３Ｂで増幅された後、Ａ／Ｄ変換回路５４Ａ，５４Ｂでデジタル化されてデジタル画像データ（以下、単に「画像データ」と称す）Ａ，Ｂとして出力される。これら画像データＡ，Ｂは、シェーディング補正回路５５Ａ，５５ＢでＣＣＤセンサ３６Ａの感度バラツキや読取光学系３０（図１参照）の光量分布特性に対応した補正処理が施される。
【００３２】
シェーディング補正回路５５Ａを経たデジタル画像データＡは直接すじ補正回路５７に入力され、シェーディング補正回路５５Ｂを経たデジタル画像データＢは遅延回路５６を経由してすじ補正回路５７に入力される。遅延回路５７は、画像データＢを１０ライン相当の遅延時間だけ遅延させ、画像データＡと同相の画像データとして出力する（同時化する）。同時化された画像データＡ，Ｂは、すじ補正回路５７に供給される。すじ補正回路５７は、入力される画像データＡ，Ｂに対してすじの検出およびすじの除去の各処理を行って後段の画像処理回路５８に渡す。
【００３３】
後段の画像処理回路５８は、すじの補正処理が施された各画像データＡ，Ｂに対して例えば色空間変換処理、拡大縮小処理、地肌除去処理、２値化処理等の画像処理を施す。ＣＰＵ５９は、この画像読取装置の各部を制御する手段である。具体的には、ＣＰＵ５９は、ＣＣＤ駆動回路５１によって行われるＣＣＤセンサ３６Ａの駆動周期の設定、増幅回路５３Ａ，５３Ｂの利得制御、シェーディング補正回路５５Ａ，５５Ｂの制御、すじ補正回路５７の定数制御等を行う。
【００３４】
図６は、すじ補正回路５７の具体的な構成の一例を示すブロック図である。図６から明らかなように、本構成例に係るすじ補正回路５７は、データ変換回路６１Ａ，６１Ｂ、すじ検知回路６２、すじ判定回路６３およびすじ除去回路６４を有する構成となっている。
【００３５】
データ変換回路６１Ａ，６１Ｂは、後述するようにして画像データＡ，Ｂをそれぞれデータ変換する。すじ検知回路６２は、データ変換回路６１Ａから出力される画像データＡとデータ変換回路６１Ｂから出力される画像データＢとを比較することにより、画像データＡ上のノイズ成分を検知して、後述するすじ検知データを出力する。
【００３６】
すじ判定回路６３は、画像データＡに含まれる主走査方向の濃度変化点を検知し、その検知結果とすじ検知回路６２からのすじ検知データに基づいてすじ判定データを出力する。すじ除去回路６４は、すじ判定回路６３からのすじ判定データに基づき、シェーディング補正回路５５Ａから出力される画像データＡと遅延回路５６から出力される画像データＢとを用いて、ノイズ成分の存在しない画像データを生成し、後段画像処理回路５８に出力する。
【００３７】
以下、データ変換回路６１Ａ，６１Ｂ、すじ検知回路６２およびすじ除去回路６４の詳細について順に説明する。
【００３８】
先ず、データ変換回路６１Ａ，６１Ｂについて説明する。データ変換回路６１Ａ，６１Ｂは、例えば図７に示すようにＲＡＭによって構成される。図７には、１つのデータ変換回路を構成するＲＡＭ６５が代表的に示されている。このＲＡＭ６５には、データ変換テーブルが記憶されている。そして、画像データＡ／Ｂは、ＲＡＭ６５のアドレスデータとして入力されることで、そのアドレスに書き込まれているデータが変換後の画像データとして出力される。したがって、ＲＡＭ２６に記憶されているデータ変換テーブルを書き換えることによって様々なデータ変換が可能となる。
【００３９】
なお、本実施形態では、データ変換回路６１Ａ，６１Ｂとして、ＲＡＭを使用した場合を例に挙げているが、これに限られるものではなく、決まった変換関係でデータ変換が可能であれば、データ変換回路６１Ａ，６１ＢとしてＲＡＭ以外の手段を用いても良い。
【００４０】
図８は、データ変換テーブルの入力データと出力データの関係の一例を示す図である。ＲＡＭ６５には、図８に示すような非線形な関係を示すデータ変換テーブルが書き込まれている。
【００４１】
入力データと出力データとの関係として、図８に示す入出力関係のデータ変換テーブルを用いることにより、入力データの値が小さい領域では入力データの変化量ΔＤＩ１に対して出力データの変化量ΔＤＯ１は大きくなり、入力データの値が大きい領域では入カデータの変化量ΔＤＩ２に対して出力データの変化量ΔＤＯ２は小さくなる。
【００４２】
したがって、複数の画像データの差は、入力データの値が小さい領域では拡大され、入力データの値が大きい領域では縮小されることになる。画像データの値は、画像の濃度を表しているので、図８に示す関係のデータ変換により、濃度が高い画像領域では複数の画像データの差が抑制され、濃度が低い画像領域では複数の画像データの差が強調されることとなる。このような非線形な変換関係でデータ変換された画像データＡ，Ｂはすじ検知回路６２に入力される。
【００４３】
本発明では、すじ検知回路６２の具体的な構成およびその検出動作を特徴としている。このすじ検知回路６２について、以下、２つの実施例を挙げて具体的に説明する。
【００４４】
（第１実施例）
図９は、第１実施例に係るすじ検知回路６２Ａの構成の一例を示すブロック図である。図９から明らかなように、本実施例に係るすじ検知回路６２Ａは、データ比較ブロック（比較手段）７１および周辺参照ブロック７２によって構成されている。
【００４５】
データ比較ブロック７１には、ライン周期（主走査周期）毎に、各々ｎ画素分の画素の濃度を表す画像データＡおよび画像データＢが入力される。ここで、画像データＢは、上流側読み取り位置Ｂにおいて読み取られた原稿画像に対応しているが、遅延回路５６（図５参照）によって１０ライン相当の遅延が施されることで、下流側読み取り位置Ａにおいて読み取られた原稿画像に対応した画像データＡと同時化されている。したがって、原稿の搬送速度の変動がなければ、データ比較ブロック７１に入力される画像データＡおよび画像データＢは、各々原稿上の同一ラインに対応した読み取り画像を表しており、両者は本来一致すべきものである。
【００４６】
しかしながら、下流側読み取り位置Ａにゴミなどが付着すると、下流側読み取り位置Ａに対応した画像データＡのうちゴミの付着箇所に対応した画素の画像データがその影響を受け、画像データＡが表す当該画素の濃度が、画像データＢが表す当該画素の濃度よりも顕著に高くなると考えられる。そこで、このデータ比較ブロック７１は、このような前提に基づき、画像データＡが画像データＢよりも顕著に高くなっている場合に、画像データＡがゴミの影響を受けている可能性がある旨の比較結果を出力する。
【００４７】
図１０は、データ比較ブロック７１の具体的な構成の一例を示すブロック図である。図１０から明らかなように、本例に係るデータ比較ブロック７１は、比較回路７１１、減算回路７１２、比較回路７１３およびＡＮＤ回路７１４を有する構成となっている。
【００４８】
このデータ比較ブロック７１において、比較回路７１１は、画像データＡと画像データＢとを比較し、前者が後者よりも大きい場合に論理“１”の信号を出力し、そうでない場合には論理“０”の信号を出力する。減算回路７１２は、画像データＡから画像データＢを減算し、画像データＡおよび画像データＢの差Ａ−Ｂを出力する。比較回路７１３は、減算回路７１２によって求められた差Ａ−Ｂを、ＣＰＵ５９（図５参照）で設定される所定のスレッショールドレベルと比較し、差Ａ−Ｂが当該スレッショールドレベルよりも高い場合に論理“１”の信号を出力し、そうでない場合には論理“０”の信号を出力する。これにより、差Ａ−Ｂが顕著であるか否かが判定されることとなる。
【００４９】
ＡＮＤ回路７１４は、比較回路７１１，７１３の各出力信号の論理積をとり、比較結果として出力する。すなわち、ＡＮＤ回路７１４は、画像データＡに対応した画素の濃度が画像データＢに対応した画素の濃度よりも高く、かつ、両画素間に所定のスレッショールドレベル以上の顕著な濃度差がある場合に論理“１”の信号を比較結果として出力し、そうでない場合には論理“０”の信号を比較結果として出力する。
【００５０】
このデータ比較ブロック７１に入力されて比較される画像データＡおよび画像データＢは、先述したデータ変換回路６１Ａ，６１Ｂ（図６参照）で変換された画像データであるので、濃度が高い画像領域ではこれら画像データＡ，Ｂの差が抑制されており、濃度が低い画像領域ではこれら画像データＡ，Ｂの差が強調されている。このため、スレッショールドレベルが一定であっても、濃度が低い領域の方が、濃度が高い領域よりもゴミなどの検知感度が高い。一般に、ゴミなどの誤検知は、画像濃度が高いところで生じやすいので、画像濃度に応じた検知感度でゴミの検知を行う本実施例に係るすじ検知回路６２Ａによれば、すじ状のノイズを正確に検知することができる。
【００５１】
なお、以下では便宜上、ＡＮＤ回路７１４の出力信号、即ちデータ比較ブロック７１の比較結果をゴミ判定ビットと呼ぶこととする。
【００５２】
ところで、先述した通り、データ比較ブロック７１には、ライン周期毎に、各々１ライン（ｎ画素）分の画像データＡおよび画像データＢが入力される。データ比較ブロック７１では、１ラインを構成する各画素毎に上記処理が行われ、画像データＡがゴミの影響を受けているか否かを各画素毎に表したゴミ判定ビットからなるｎビットのシリアルデータがライン周期毎にＡＮＤ回路７１４から出力される。
【００５３】
さて、原稿の搬送速度が一定である場合には、ゴミ判定ビットが論理“１”となることを以て、読み取り画像上にすじが現れる旨の判定を行うことも可能である。しかしながら、実際には原稿の搬送速度には変動が生じるので、このゴミ判定ビットが論理“１”になったからと言って、直ちに読み取り画像上にすじが現れる旨の判定を行うことはできない。
【００５４】
原稿の搬送速度の変動は、原稿がローラに当たるときやローラから離れるときに発生するものであるため、搬送速度の変動に基づく画像データＡおよび画像データＢの位相ずれは、２〜３ライン周期程度しか持続しないと考えられる。これに対して、ゴミの付着によるすじの発生は、短くても数１０ライン周期以上は持続する。したがって、特定の画素に対応したゴミ判定ビットが５〜１０ライン周期に亘って連続して論理“１”となった場合には、原稿の搬送速度の変動の影響ではなく、ゴミの付着に起因してそのような事態が起こっていると考えて良い。
【００５５】
そこで、データ比較ブロック７１の比較結果（ゴミ判定ビット）を、図１１に示すように、主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開するとともに、主走査方向における中央の画素列を注目画素列とし、この注目画素列の画素データが全て論理“１”となった場合に、その注目画素列にすじが発生したと判定することができる。
【００５６】
ただし、原稿の搬送速度の変動に起因して、例えば副走査方向の横線でズレが生じた場合には、注目画素列の左右においても比較結果が論理“１”となる。そこで、注目画素列が全て論理“１”でかつ注目画素列を除く左右の領域に全て論理“０”となる存在した場合には、その注目画素列にすじが発生したと判定することで、副走査方向の横線の誤検知を防止できると考えられる。
【００５７】
図９における周辺参照ブロック７２は、このような考えに基づき、データ比較ブロック７１の後段に設けられている。この周辺参照ブロック７２の具体的な構成の一例を図１２に示す。ここでは、一例として、データ比較ブロック７１の比較結果を、主走査方向１１画素、副走査方向５ライン（Ｎ＝１１、Ｍ＝５）のウインドウに展開する場合を例に挙げるものとする。
【００５８】
図１２から明らかなように、本例に係る周辺参照ブロック７２は、主走査遅延回路７２１、着目画素列参照回路（第一の判定手段）７２２、左右領域参照回路（第二の判定手段）７２３，７２４およびＡＮＤ回路（特定手段）７２５によって構成されている。主走査遅延回路７２１は、データ比較ブロック７１の比較結果を主走査方向に０〜１０（＝Ｎ−１）画素分だけ遅延した信号を生成する。これにより、５画素遅延させた比較結果５が着目画素の結果となる。
【００５９】
図１３は、主走査遅延回路７２１の具体的な構成の一例を示すブロック図である。図１３から明らかなように、本例に係る主走査遅延回路７２１は、１０個のフリップフロップ（ＦＦ）回路７２１１−１〜７２１１−１０が縦続接続された構成となっている。この主走査遅延回路７２１において、１段目のＦＦ回路７２１１−１の入力、即ちデータ比較ブロック７１の比較結果がそのまま比較結果０となり、１段目のＦＦ回路７２１１−１の出力が比較結果１となり、……、１０段目のＦＦ回路７２１１−１０の出力が比較結果１０となる。
【００６０】
着目画素列参照回路７２２は、着目画素についての比較結果５を副走査方向に０〜４（＝Ｍ−１）ライン分だけ遅延した信号を生成し、各遅延信号の論理積をとる。すなわち、副走査方向の５ライン全ての注目画素の比較結果が論理“１”のときに論理積の結果が論理“１”となり、この論理積結果が参照結果１として出力される。
【００６１】
図１４は、着目画素列参照回路７２２の具体的な構成の一例を示すブロック図である。図１４から明らかなように、本例に係る着目画素列参照回路７２２は、４個のラインメモリ７２２１〜７２２４およびＡＮＤ回路７２２５により構成されている。ここで、ラインメモリ７２２１〜７２２４は各々、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ　Ｆｉｒｓｔ−Ｏｕｔ；先入れ先出し）メモリによって構成されている。これらラインメモリ７２２１〜７２２４は、図１４に示すように、カスケード接続されており、主走査遅延回路７２１の比較結果（ゴミ判定ビット）５を順次シフトするシフトレジスタを構成している。
【００６２】
また、ラインメモリ７２２１〜７２２４の各々は、ｎビットのシリアルデータを記憶するように構成されており、これらラインメモリに入力されたビットデータは１ライン周期後に当該ラインメモリから出力される。したがって、ある画素に対応したゴミ判定ビットが主走査遅延回路７２１から出力されているとき、ラインメモリ７２２１〜７２２４からは当該画素よりも各々１〜４ラインだけ前の各画素に対応した各ゴミ判定ビットが出力されることとなる。
【００６３】
ラインメモリ７２２１〜７２２４で遅延されたゴミ判定ビットはそれぞれＡＮＤ回路７２２５に入力される。ＡＮＤ回路７２２５は、副走査方向に０〜４ライン分だけ遅延されたゴミ判定ビットの論理積をとり、これらゴミ判定ビットが全て論理“１”である場合、即ち画素がゴミの影響を受けている旨の判定が主走査線上の共通位置で５ライン連続して行われた場合に論理“１”の信号を出力し、そうでない場合には論理“０”の信号を出力する。
【００６４】
着目画素列参照回路７２２が注目画素列を参照し、５ライン全ての画素のゴミ判定ビットが論理“１”であるか否かを判定するのに対して、左右領域参照回路７２３，７２４は、注目画素列を除く左右の領域を参照し、その領域に全ての論理が“０”となる列があるか否かを検出し、その検出結果を参照結果１，２として出力する。
【００６５】
図１５は、左右領域参照回路７２３，７２４の具体的な構成の一例を示すブロック図である。なお、左右領域参照回路７２３，７２４は全く同じ構成を採ることから、ここでは、左右領域参照回路７２３を例に挙げて説明する。図１５から明らかなように、本例に係る左右領域参照回路７２３は、主走査遅延回路７２１の比較結果０〜４に対応して設けられた５個の主走査参照回路７２３１〜７２３５およびＯＲ回路７２３６によって構成されている。
【００６６】
主走査参照回路７２３１〜７２３５は、比較結果０〜４を副走査方向に０〜４（Ｍ−１）ラインだけ遅延した信号を生成し、各遅延信号の否定論理積をとる。すなわち、副走査方向の全ての画素の比較結果（ゴミ判定ビット）が論理“０”のときに論理積結果の結果が論理“１”となる。主走査参照回路７２３１〜７２３５の各論理積結果は、ＯＲ回路７２３６に入力される。ＯＲ回路７２３６は、主走査参照回路７２３１〜７２３５の各論理積結果の論理和をとる。すなわち、５つの主走査参照回路７２３１〜７２３５の各論理積結果のうち、いずれか一つでも論理“１”となったときに、ＯＲ回路７２３６は論理“１”の信号を出力する。このＯＲ回路７２３６の論理和出力が参照結果０となる。
【００６７】
左右領域参照回路７２４も左右領域参照回路７２３と全く同じ構成を採り、その出力が参照結果２となる。これら左右領域参照回路７２３，７２４の各参照結果０，２は、図１２に示すように、着目画素列参照回路７２２の参照結果１と共に、ＡＮＤ回路７２５に与えられる。ＡＮＤ回路７２５は、これら参照結果０，１，２の論理積をとり、それらの全てが論理“１”のときに論理“１”の信号を出力し、この信号がすじ検知データとなる。
【００６８】
図１６は、主走査参照回路７２３１〜７２３５の具体的な構成の一例を示すブロック図である。５つの主走査参照回路７２３１〜７２３５は全く同じ構成を採ることから、ここでは、主走査参照回路７２３１を例に挙げて説明する。図１６から明らかなように、本例に係る主走査参照回路７２３１は、４個のラインメモリ７２４１〜７２４４およびＡＮＤ回路７２４５によって構成されている。ここで、ラインメモリ７２４１〜７２４４は各々、ＦＩＦＯメモリによって構成されている。
【００６９】
これらラインメモリ７２４１〜７２４４は、図１６に示すように、カスケード接続されており、主走査遅延回路７２１の比較結果（ゴミ判定ビット）０を順次シフトするシフトレジスタを構成している。また、ラインメモリ７２４１〜７２４４の各々は、ｎビットのシリアルデータを記憶するように構成されており、これらラインメモリに入力されたビットデータは１ライン周期後に当該ラインメモリから出力される。したがって、ある画素に対応したゴミ判定ビットが主走査遅延回路７２１から出力されているとき、ラインメモリ７２４１〜７２４４からは当該画素よりも各々１〜４ラインだけ前の各画素に対応した各ゴミ判定ビットが出力されることとなる。
【００７０】
ラインメモリ７２４１〜７２４４で遅延された信号はそれぞれＮＡＮＤ回路７２４５に入力される。ＮＡＮＤ回路７２４５は、比較結果０を副走査方向に０〜４ライン分だけ遅延したゴミ判定ビットの否定論理積をとり、これらゴミ判定ビットが全て論理“０”である場合に論理“１”の信号を出力し、そうでない場合には論理“０”の信号を出力する。
【００７１】
上述したように、第１実施例に係るすじ検知回路６２Ａにおいては、画像データＡと画像データＢとの比較結果（ゴミ判定ビット）を、主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開するとともに、主走査方向における中央の画素列を注目画素列とし、この注目画素列の画素データが全て論理“１”となった場合に、その注目画素列にすじが発生したと判定することで、原稿の搬送速度の変動の影響を受けることなく、ゴミの付着に起因して副走査方向に沿って発生するすじ状のノイズを確実に検知することができる。
【００７２】
しかも、注目画素列が全て論理“１”でかつ注目画素列を除く左右の領域に全て論理“０”となる画素列が存在した場合には、その注目画素列にすじが発生したと判定することで、すじ状のノイズを確実に検知でき、特に原稿の搬送速度の変動に起因して副走査方向の横線でズレが生じた場合であっても、横線の画素列全てをすじ状のノイズと誤判定することがないため、副走査方向の横線の誤検知を防ぐことができる。
【００７３】
また、本実施例に係るすじ検知回路６２Ａにおいて、データ比較ブロック７１の比較結果（ゴミ判定ビット）のウインドウ（図１１参照）における主走査方向の画素数Ｎを変更する手段を、着目画素列参照回路７２２および左右領域参照回路７２３，７２４に対して設け、当該手段によって画素数Ｎを適宜変更することにより、当該すじ検知回路６２Ａで検知するすじの主走査方向の幅を変えることができる。これにより、検出対象のノイズの幅を任意に設定可能となる。
【００７４】
ところで、原稿には、画像領域の周囲、即ち原稿の端部に必ず余白部分が存在する。この余白部分では、当然のことながら画像が形成されていなく、濃度が一定であるため、すじの検知に際して、、外乱は皆無に等しいと考えられる。このような考えに基づいて為されたのが、以下に説明する第２実施例に係るすじ検知回路６２Ｂである。
【００７５】
（第２実施例）
図１７は、第２実施例に係るすじ検知回路６２Ｂの構成の一例を示すブロック図である。図１７から明らかなように、本実施例に係るすじ検知回路６２Ｂは、第１，第２領域信号生成回路７３，７４、画像領域すじ検知回路７５、非画像領域すじ検知回路７６およびスレッショールドレベル補正回路７７を有する構成となっている。
【００７６】
第１領域信号生成回路７３は、ページ周期で与えられるページ同期信号およびライン周期で与えられるライン同期信号に基づいて、主走査領域信号および副走査領域信号を生成する。第２領域信号生成回路７４は、第１領域信号生成回路７３で生成される主走査領域信号および副走査領域信号に基づいて、画像領域信号および先端領域信号を生成する。
【００７７】
図１８に、原稿全体、原稿の画像領域および原稿先端領域（非画像領域）に対する主走査領域信号、副走査領域信号、画像領域信号および先端領域信号の各波形の関係を示す。また、図１９に、主走査領域信号、副走査領域信号、画像領域信号および先端領域信号の各タイミング関係を示す。
【００７８】
ここでは、一例として、原稿先端から原稿先端領域の開始位置および終了位置までの距離をそれぞれ５ｍｍ、１５ｍｍとする。この距離５ｍｍ、１５ｍｍは、６００ｄｏｔ／ｉｎｃｈの解像度では、１１８ｄｏｔ（＝５．０÷２５．４×６００）、３５４ｄｏｔ（＝１５．０÷２５．４×６００）に相当する。また、原稿先端から画像領域の開始位置までの距離を２０ｍｍとすると、この距離２０ｍｍは４７２ｄｏｔ（＝２０．０÷２５．４×６００）に相当する。
【００７９】
したがって、図１９のタイミングチャートにおいて、主走査領域信号の周期をＴ０とすると、副走査領域信号の立ち上がりタイミングから先端領域信号の立ち上がりタイミングまでの時間Ｔ１は１１８Ｔ０となり、副走査領域信号の立ち上がりタイミングから先端領域信号の立ち下がりタイミングまでの時間Ｔ２は３５４Ｔ０となる。また、副走査領域信号の立ち上がりタイミングから画像領域信号の立ち上がりタイミングまでの時間Ｔ３は４７２Ｔ０となる。
【００８０】
画像領域すじ検知回路７５は、第２領域信号生成回路７４から与えられる画像領域信号が高レベル（論理“１”）の期間、即ち画像領域において動作状態となり、データ変換回路６１Ａから出力される画像データＡとデータ変換回路６１Ｂから出力される画像データＢとを比較することにより、画像データＡに含まれるすじ状のノイズ成分を検知する。
【００８１】
非画像領域すじ検知回路７６は、第２領域信号生成回路７４から与えられる先端領域信号が高レベルの期間、即ち原稿先端領域（非画像領域）において動作状態となり、データ変換回路６１Ａから出力される画像データＡとデータ変換回路６１Ｂから出力される画像データＢとを比較することにより、画像データＡに含まれるすじ状のノイズ成分を検知する。
【００８２】
画像領域すじ検知回路７５と非画像領域すじ検知回路７６とは、動作上、画像領域においてすじ検知を行うか、原稿先端領域（非画像領域）においてすじ検知を行うかの違いがあるだけであり、回路構成としては、基本的に同じものを用いることができる。本実施例では、同じ回路構成のものを用いることとし、画像領域すじ検知回路７５を代表してその具体的な構成について説明する。
【００８３】
ただし、すじ検知の基準となるスレッショールドレベルとして、画像領域すじ検知回路７５には、後述するように、ＣＰＵ５９（図５参照）で設定されるスレッショールドレベル１またはスレッショールドレベル２が与えられるのに対し、非画像領域すじ検知回路７６には常時スレッショールドレベル１が与えられることになる。ここで、スレッショールドレベル１およびスレッショールドレベル２の大小関係は、スレッショールドレベル１＜スレッショールドレベル２となっている。
【００８４】
図２０は、画像領域すじ検知回路７５の具体的な構成の一例を示すブロック図である。図２０から明らかなように、本例に係る画像領域すじ検知回路７５は、データ比較ブロック７５１および連続性検知ブロック７５２によって構成されている。
【００８５】
データ比較ブロック７５１には、ライン周期（主走査周期）毎に、各々ｎ画素分の画素の濃度を表す画像データＡおよび画像データＢが入力される。ここで、画像データＢは、上流側読み取り位置Ｂにおいて読み取られた原稿画像に対応しているが、遅延回路５６（図５参照）によって１０ライン相当の遅延が施されることで、下流側読み取り位置Ａにおいて読み取られた原稿画像に対応した画像データＡと同時化されている。したがって、原稿の搬送速度の変動がなければ、データ比較ブロック７５１に入力される画像データＡおよび画像データＢは、各々原稿上の同一ラインに対応した読み取り画像を表しており、両者は本来一致すべきものである。
【００８６】
しかしながら、下流側読み取り位置Ａにゴミなどが付着すると、下流側読み取り位置Ａに対応した画像データＡのうちゴミの付着箇所に対応した画素の画像データがその影響を受け、画像データＡが表す当該画素の濃度が、画像データＢが表す当該画素の濃度よりも顕著に高くなると考えられる。そこで、このデータ比較ブロック７５１は、このような前提に基づき、画像データＡが画像データＢよりも顕著に高くなっている場合に、画像データＡがゴミの影響を受けている可能性がある旨の比較結果を出力する。
【００８７】
図２０から明らかなように、データ比較ブロック７５１は、比較回路７５１１、減算回路７５１２、比較回路７５１３およびＡＮＤ回路７５１４によって構成されている。比較回路７５１１は、画像データＡと画像データＢとを比較し、前者が後者よりも大きい場合に論理“１”の信号を出力し、そうでない場合には論理“０”の信号を出力する。減算回路７５１２は、画像データＡから画像データＢを減算し、画像データＡおよび画像データＢの差Ａ−Ｂを出力する。
【００８８】
比較回路７５１３は、減算回路７５１２によって求められた差Ａ−Ｂを、スレッショールドレベル１またはスレッショールドレベル２と比較し、差Ａ−Ｂが当該スレッショールドレベルよりも高い場合に論理“１”の信号を出力し、そうでない場合には論理“０”の信号を出力する。これにより、差Ａ−Ｂが顕著であるか否かが判定されることとなる。なお、非画像領域すじ検知回路７６の場合は、先述したように、比較基準レベルがスレッショールドレベル１に固定である。
【００８９】
ＡＮＤ回路７５１４は、比較回路７５１１，７５１３の各出力信号の論理積をとり、その論理積結果を比較結果として出力する。すなわち、ＡＮＤ回路７５１４は、画像データＡに対応した画素の濃度が画像データＢに対応した画素の濃度よりも高く、かつ、両画素間にスレッショールドレベル１またはスレッショールドレベル２以上の顕著な濃度差がある場合に論理“１”の信号を比較結果として出力し、そうでない場合には論理“０”の信号を比較結果として出力する。
【００９０】
なお、以下では便宜上、ＡＮＤ回路７５１４の出力信号、即ちデータ比較ブロック７５１の比較結果をゴミ判定ビットと呼ぶこととする。
【００９１】
ところで、先述した通り、データ比較ブロック７５１には、ライン周期毎に、各々１ライン（ｎ画素）分の画像データＡおよび画像データＢが入力される。データ比較ブロック７５１では、１ラインを構成する各画素毎に上記の処理が行われ、画像データＡがゴミの影響を受けているか否かを各画素毎に表したゴミ判定ビットからなるｎビットのシリアルデータがライン周期毎にＡＮＤ回路７５１４から出力される。
【００９２】
さて、原稿の搬送速度が一定である場合には、ゴミ判定ビットが論理“１”となることを以て、読み取り画像上にすじが現れる旨の判定を行うことも可能である。しかしながら、実際には原稿の搬送速度には変動が生じるので、このゴミ判定ビットが論理“１”になったからと言って、直ちに読み取り画像上にすじが現れる旨の判定を行うことはできない。
【００９３】
原稿の搬送速度の変動は、原稿がローラに当たるときやローラから離れるときに発生するものであるため、搬送速度の変動に基づく画像データＡおよび画像データＢの位相ずれは、２〜３ライン周期程度しか持続しないと考えられる。これに対して、ゴミの付着によるすじの発生は、短くても数１０ライン周期以上は持続する。したがって、特定の画素に対応したゴミ判定ビットが５〜１０ライン周期に亘って連続して論理“１”となった場合には、原稿の搬送速度の変動の影響ではなく、ゴミの付着に起因してそのような事態が起こっていると考えて良い。
【００９４】
このような考えに基づき、連続性検知ブロック７５２は、データ比較ブロック７５１の比較結果（ゴミ判定ビット）を、主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開するとともに、主走査方向における中央の画素列を注目画素列とし、この注目画素列の画素データが全て論理“１”となった場合に、その注目画素列にすじが発生したと判定してすじ検知データを出力する。
【００９５】
本実施例では、一例として、データ比較ブロック８３１の比較結果を、主走査方向１１画素、副走査方向５ライン（Ｎ＝１１、Ｍ＝５）のウインドウに展開する場合を例に挙げるものとする。
【００９６】
図２０から明らかなように、連続性検知ブロック７５２は、４個のラインメモリ７５２１〜７５２４およびＡＮＤ回路７５２５によって構成されている。ここで、ラインメモリ７５２１〜７５２４は各々ＦＩＦＯメモリによって構成されている。これらラインメモリ７５２１〜７５２４は、図２０に示すように、カスケード接続されており、データ比較ブロック７５１の比較結果（ゴミ判定ビット）を順次シフトするシフトレジスタを構成している。
【００９７】
また、ラインメモリ７５２１〜７５２４の各々は、ｎビットのシリアルデータを記憶するように構成されており、これらラインメモリに入力されたビットデータは１ライン周期後に当該ラインメモリから出力される。したがって、ある画素に対応したゴミ判定ビットがデータ比較ブロック７５１から出力されているときに、ラインメモリ７５２１〜７５２４からは当該画素よりも各々１〜４ラインだけ前の各画素に対応した各ゴミ判定ビットが出力されることとなる。
【００９８】
ラインメモリ７５２１〜７５２４で遅延されたゴミ判定ビットはそれぞれＡＮＤ回路７５２５に入力される。ＡＮＤ回路７５２５は、副走査方向に０〜４ライン分だけ遅延されたゴミ判定ビットの論理積をとり、これらゴミ判定ビットが全て論理“１”である場合、即ち画素がゴミの影響を受けている旨の判定が主走査線上の共通位置で５ライン連続して行われた場合に論理“１”の信号を出力し、そうでない場合には論理“０”の信号を出力する。このＡＮＤ回路７５２５の出力信号がすじ検知データである。
【００９９】
再び図１７において、スレッショールドレベル補正回路７７は、非画像領域すじ検知回路７６の検知結果に基づいて、画像領域すじ検知回路７５のスレッショールドレベル（検知用基準レベル）を補正する。具体的には、非画像領域すじ検知回路７６の検知結果が論理“１”のとき、即ち非画像領域すじ検知回路７６がすじを検知したときはスレッショールドレベル１を与え、論理“０”のとき、即ち非画像領域すじ検知回路７６がすじを検知しなかったときはスレッショールドレベル２を与える。
【０１００】
ここで、先述したように、スレッショールドレベル１とスレッショールドレベル２とは、スレッショールドレベル１＜スレッショールドレベル２の大小関係にある。したがって、上述したスレッショールドレベル補正回路７７の機能は、画像領域でのすじの検知において、非画像領域ですじと検知された画素についてはスレッショールドレベルを小さく設定し、すじと検知されなかった画素のみスレッショールドレベルを大きく設定することである。スレッショールドレベルを大きく設定するということは、非画像領域ですじと検知されなかった画素に対し、画像領域ではすじを検知する感度を下げることを意味する。
【０１０１】
上述したように、第２実施例に係るすじ検知回路６２Ｂにおいては、原稿の余白部分である原稿先端領域（非画像領域）において、画像データＡと画像データＢとの比較結果（ゴミ判定ビット）を、主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開するとともに、主走査方向における中央の画素列を注目画素列とし、この注目画素列の画素データが全て論理“１”となった場合に、その注目画素列にすじが発生したと判定することで、原稿の搬送速度の変動や原稿の濃度変化などの影響を受けることなく、すじを確実に検知することができる。
【０１０２】
特に、非画像領域では、原稿の濃度変化など外乱の影響がほとんど無く、スレッショールドレベル１を小さくして検知感度を高く設定できるため、濃度の低いゴミ等の異物についても確実に検出できる。また、スレッショールドレベル１を小さく設定して検知感度を高く設定しても、ゴミ等の異物に起因するノイズ成分が存在しない画素について、これをノイズ成分が存在する画素と誤検知することもないため、ノイズ除去の補正処理を確実に行うことができる。
【０１０３】
なお、本実施例に係るすじ検知回路６２Ｂでは、画像領域すじ検知回路７５と非画像領域すじ検知回路７６とを併用する、即ち原稿先端領域（非画像領域）とそれ以降の画像領域の双方で同様にすじの検知を行う構成を採っているが、これに限られるものではなく、非画像領域すじ検知回路７６のみを用いた構成でも、上述した如き作用効果を奏することができる。
【０１０４】
ただし、画像領域すじ検知回路７５と非画像領域すじ検知回路７６とを併用する構成を採った方が、すじの検知をより確実に行う上で有利であることは明らかである。しかも、画像領域の検知に対して原稿先端領域での検知結果を反映するようにし、原稿先端領域ですじと検知されなかった画素についてのみスレッショールドレベルを大きく設定して、すじを検知する感度を下げて画像領域でのすじの検知を行うことにより、原稿先端領域ですじと検知されなかった画素についてノイズ成分を含む画素と判定する誤検知を抑制できるため、画像領域での誤検知をより確実に防止することができる。
【０１０５】
さて、図６において、すじ検知回路６２は、画像データＡの値が画像データＢの値に比べて所定値以上大きい場合にゴミが存在すると判定するが、原稿濃度が高く、画像データＢに濃度の低いゴミが存在する場合でも、すじ検知回路６２は画像データＡにゴミがあると誤検知をしてしまう。また、濃度変化の小さいゴミを検知できるように、すじ検知回路６２で使用するスレッショールドレベルを小さくすると、ゴミが発生していない場合でも誤検知が発生しやすくなる。
【０１０６】
このようなことから、図６のすじ補正回路５７において、すじ検知回路６２の後段には当該検知回路６２によって検知されたすじの真偽を判定するすじ判定回路６３が設けられている。
【０１０７】
図２１は、すじ判定回路６３の具体的な構成の一例を示すブロック図である。図２１から明らかなように、すじ判定回路６３は、主走査エッジ検出ブロック６３１およびすじ検知マスクブロック６３２によって構成されている。
【０１０８】
画像データＡがゴミの影響を受けている場合には、画像データＡに基づいてそのゴミの真偽を判定することができるはずである。具体的には、画像データＡのうちゴミの影響を受けた画素のデータと、その画素の周辺の画素のデータとを比較して顕著な差異の有無を判定することによってゴミの真偽を判定することができる。より簡便に判定する場合には、主走査方向における濃度の段差（エッジ）が検出されるか否かで判定することもできる。ここでは、このエッジを検出する方法を採用している。
【０１０９】
主走査エッジ検出ブロック６３１は、すじが検出された画素（すじ検知画素）と、その画素から走査線方向に２画素隔たった３画素の平均値との差分を画像データＡに基づいて求め、その差分を所定のスレッショールドレベルと比較する。そして、差分がスレッショールドレベルよりも大きい場合は画像データＡの主走査方向にエッジ有りと判定し、差分がそのスレッショールドレベルよりも小さい場合はエッジ無しと判定する。
【０１１０】
具体的には、主走査エッジ検出ブロック６３１は、遅延回路６３１１および比較回路６３１２によって構成されている。遅延回路６３１１は、画像データＡを２画素分遅延するとともに、３画素の平均値を算出して出力する。比較回路６３１２は、遅延回路６３１１から出力された平均値と画像データＡとの差分を求めてスレッショールドレベルと比較することにより、エッジの有り／無しの判定を行う。
【０１１１】
すじ検知マスクブロック６３２は、主走査エッジ検出ブロック６３１によるエッジの検出結果がエッジ有りという結果であるときはすじ検知データをそのまますじ判定データとして出力し、検出結果がエッジ無しという結果であるときはすじ検知データをマスクする。すなわち、すじ検知回路６２からのすじ検知データが論理“１”であっても、検出結果がエッジ無しという結果であるときはすじ判定データを論理“０”として出力する。
【０１１２】
以上説明したように、すじ判定回路６３は、画像データＡのゴミ検知位置に主走査方向のエッジが無い場合には、すじ検知回路６２による検知の結果、ゴミ有りと検知された場合であっても、すじ検知回路６２が誤検知したとしてゴミ無しと訂正するものである。このすじ判定回路６３を備えることで、すじ状のノイズの誤検知を訂正して正確な検知を行うことができる。
【０１１３】
すじ判定回路６３から出力されるすじ判定データはすじ除去回路６４に入力される。このすじ除去回路６４は、すじ判定回路６３から与えられるすじ判定データに基づいて、画像データからすじ状のノイズを除去する。
【０１１４】
図２２は、すじ除去回路６４の具体的な構成の一例を示すブロック図である。図２２から明らかなように、本例に係るすじ除去回路６４は、選択回路６４１、遅延回路６４２，６４３および選択回路６４４によって構成されている。選択回路６４１は、すじ判定回路６３から出力されるすじ判定データが、論理“０”である場合にはシェーディング補正回路５５Ａからの画像データＡを選択し、論理“１”である場合には遅延回路５６からの画像データＢを選択してすじ除去画像データとして出力する。
【０１１５】
すなわち、すじ判定データが論理“０”であるときは画像データＡがそのまま選択回路６４１から出力されるが、すじ判定データが論理“１”となり、画像データＡを用いたのではすじが読み取り画像に現れることが判明したときには、画像データＡの代わりに画像データＢが選択回路６４１で選択されて出カされることになる。
【０１１６】
遅延回路６４２は、選択回路６４１からのすじ除去画像データを４ライン周期だけ遅延させて出力する。また、遅延回路６４３は、遅延回路５６からの画像データＢを４ライン周期だけ遅延させて出力する。選択回路６４４は、すじ判定回路６３から与えられるすじ判定データが論理“０”である場合には遅延回路６４２からのすじ除去画像データを選択し、論理“１”である場合には遅延回路６４３からの画像データＢを選択し、最終すじ除去画像データとして出力する。
【０１１７】
すなわち、すじ判定データが論理“１”であるときは、４ライン周期前に遡った画像データの切り換えも行う。このような４ライン周期前に遡った画像データの切り換えを行うのは、すじ判定データが論理“０”から論理“１”へ切り換わるタイミングが、読み取り画像にすじが現れるタイミングよりも４ライン周期だけ遅れるからである。
【０１１８】
なお、第１，第２実施例に係るすじ検知回路６２Ａ，６２Ｂを用いたすじ補正回路５７では、一例として、すじ検知回路６２Ａ，６２Ｂで画像データＡにゴミ等の異物に起因して発生するすじを検知するようにし、すじが検知されない場合には画像データＡをそのまま出力し、画像データＡにすじが検知された場合には画像データＡに代えて画像データＢを出力するようにしている。
【０１１９】
これに対して、すじ検知回路６２Ａ，６２Ｂで画像データＢにゴミ等の異物に起因して発生するすじを検知するようにし、すじが検知されない場合は画像データＢをそのまま出力し、画像データＢにすじが検知された場合には画像データＢに代えて画像データＡを出力するように構成することも可能であり、さらには両者を併用する構成を採ることも可能である。また、画像データＡおよび画像データＢの交換が可能な構成とすることも可能である。
【０１２０】
［第２実施形態］
図２３は、本発明の第２実施形態に係るカラー方式の画像読取装置の要部の概略構成を示す側断面図であり、図中、図１と同等部分には同一符号を付して示している。本実施形態に係る画像読取装置もＡＤＦ１０を備え、そのＡＤＦ１０によって読み取り対象となる原稿２０を移動させながら、その原稿２０上から画像を読み取るＣＶＴモードに対応可能な構成となっている。第１実施形態に係る白黒方式の画像読取装置との違いは、読取光学系３０において、読取センサとしてカラー用ＣＣＤセンサ３６Ｂを用いている点である。
【０１２１】
図２４は、カラー用ＣＣＤセンサ３６Ｂの概要の一例を示す構成図であり、図中、図２と同等部分には同一符号を付して示している。図２４から明らかなように、ＣＣＤセンサ３６Ｂは、フォトダイオードなどの受光セル（画素）４０が直線状に配列されて成る複数本の画素列（光電変換素子列）によって構成されている。より具体的には、赤（以下、「Ｒ」と記す）、緑（以下、「Ｇ」と記す）、青（以下、「Ｂ」と記す）の各分光感度特性を持って互いに並置された３本の画素列４１Ｒ，４１Ｇ，４１Ｂと、これら画素列４１Ｒ，４１Ｇ，４１Ｂに対して画素の配列方向（主走査方向）に垂直な方向、即ち原稿搬送方向（副走査方向）において所定の間隔だけ離れた位置に設けられた例えばＧの分光感度特性を持つ１本の画素列４２Ｇとを有する構成となっている。
【０１２２】
３本の画素列４１Ｒ，４１Ｇ，４１Ｂは第一の読取手段としての機能を持ち、読み取り対象となる原稿からカラー画像情報を読み取るためのものである。そのため、画素列４１Ｒ，４１Ｇ，４１Ｂの各々は、例えば１０μｍ×１０μｍのフォトダイオード等からなる受光セル４０がｎ個直線状に配置された構成となっており、図の下側からＲ，Ｇ，Ｂの順に１ライン分（１０μｍ）の間隔（ピッチ）で３列に配列されている。
【０１２３】
離れた１本の画素列４２Ｇは第二の読取手段としての機能を持ち、読み取り対象となる原稿からＧの画像情報を読み取るためのものである。そのため、画素列４１Ｒ，４１Ｇ，４１Ｂと同様に、例えば１０μｍ×１０μｍのフォトダイオード等からなる受光セル４０がｎ個直線状に配置された構成となっており、３本の画素列４１Ｒ，４１Ｇ，４１Ｂの中央に配置された画素列、即ち画素列４１Ｇと同等のＧの分光感度に対応している。また、離れた１本の画素列４２Ｇは、画素列４１Ｇとの間に例えば１２ライン分（１２０μｍ）の間隔が存在するように、画素列４１Ｒ，４１Ｇ，４１Ｂに対して原稿搬送方向（副走査方向）にオフセットして配置されている。
【０１２４】
なお、ＣＣＤセンサ３６Ｂの撮像面上には原稿画像の読取光がレンズ３５によって縮小されて結像されるので、読み取り解像度が６００ｄｐｉの場合、ＣＣＤセンサ３６Ｂにおける１ライン分（１０μｍ）の間隔および１２ライン分（１２０μｍ）の間隔は原稿搬送路上の読み取り位置ではそれぞれ６０μｍおよび７２０μｍの間隔に相当する。
【０１２５】
これにより、画素列４１Ｒ，４１Ｇ，４１Ｂ，４２Ｇの各々は原稿上の副走査方向において離れた位置の４ライン分の画像を同時に読み取ってアナログ画像信号として出力することになる。つまり、３本の画素列４１Ｒ，４１Ｇ，４１Ｂからは原稿上の１ライン毎に離れた画像の各画素のＲ，Ｇ，Ｂの濃度を表すアナログ画像信号が出力され、離れた１本の画素列４２Ｇからは３本のうちの中央に位置する画素列４１Ｇから１２ライン離れた画像の各画素のＧの濃度を表すアナログ画像信号が出力される。
【０１２６】
図２５は、ＣＣＤセンサ３６の機能的な構成例を示すブロック図である。図２５から明らかなように、画素列４１Ｂに対してその一方側に画素の配列方向に沿ってシフトゲート４３Ｂが、さらにその外側に画素の配列方向に沿ってシフトレジスタ４４Ｂがそれぞれ配置されている。画素列４１Ｇ，４１Ｒについても同様に、その一方側に画素の配列方向に沿ってシフトゲート４３Ｇ，４３Ｒが、さらにその外側に画素の配列方向に沿ってシフトレジスタ４４Ｇ，４４Ｒがそれぞれ配置されている。
【０１２７】
シフトゲート４３Ｂ，４３Ｇ，４３Ｒは、シフトパルスＳＨが与えられることで、画素列４１Ｂ，４１Ｇ，４１Ｒの各画素（受光セル）で光電変換され、かつ蓄積された電荷をシフトレジスタ４４Ｂ，４４Ｇ，４４Ｒに一斉に移動させる。シフトレジスタ４４Ｂ，４４Ｇ，４４Ｒは、互いに逆相の転送パルスφ１，φ２によって転送駆動され、画素列４１Ｂ，４１Ｇ，４１Ｒから移された電荷を順次転送する。
【０１２８】
これら転送された電荷は、最終転送ゲート４７Ｂ，４７Ｇ，４７Ｒに最終転送パルスＬＨが印加されることで、例えばフローティングディフュージョンからなる出力部４８Ｂ，４８Ｇ，４８Ｒに転送され、ここで電気信号に変換されて出力信号ＶＯ１，ＶＯ２，ＶＯ３として導出される。出力部４８Ｂ，４８Ｇ，４８Ｒは、リセットパルスＲＳが印加されることで、出力信号ＶＯ１，ＶＯ２，ＶＯ３の導出後の電荷のリセットを行う。
【０１２９】
一方、画素列４２Ｇについては、その両側に画素の配列方向に沿ってシフトゲート４３ＧＯ，４３ＧＥが、さらにその外側に画素の配列方向に沿ってシフトレジスタ４４ＧＯ，４４ＧＥがそれぞれ配置されている。画素列４２Ｇの電荷の読み出し（出力）の動作については、基本的に、画素列４１Ｂ，４１Ｇ，４１Ｒの場合と同じである。ただし、以下の点で相違している。
【０１３０】
すなわち、シフトレジスタ４４ＧＯ，４４ＧＥは、シフト段（転送段）の段数がシフトレジスタ４４Ｂ，４４Ｇ，４４Ｒの段数の１／２となっている。また、画素列４２Ｇからは奇数（ＯＤＤ）画素と偶数（ＥＶＥＮ）画素との各電荷がシフトゲート４３ＧＯ，４３ＧＥによってシフトレジスタ４４ＧＯ，４４ＧＥにそれぞれに振り分けられて転送される。そして、シフトレジスタ４４ＧＯ，４４ＧＥは、２相の転送パルスφ１，φ２によって奇数／偶数の２系統の電荷を並列に転送する。並列転送された２系統の電荷は、最終転送ゲート４７ＧＯ，４７ＧＥに最終転送パルスＬＨが印加されることで、出力部４８ＧＯ，４８ＧＥに転送され、ここで電気信号に変換されて出力信号ＶＯ４，ＶＯ５として導出される。
【０１３１】
このように、離れた１本のＧの色成分に対応した画素列４２Ｇについては、２本のシフトレジスタ４４ＧＯ，４４ＧＥを両側に配置し、奇数画素と偶数画素の各電荷を振り分けて並列転送する構成を採ることで、他の３本の画素列４１Ｂ，４１Ｇ，４１Ｒに比べて２倍の速度で読み出しが可能となる。これにより、この画素列４２Ｇを用いて読み取りを行う場合には、高速な読み取りが可能となる。例えば、３本の画素列４１Ｂ，４１Ｇ，４１Ｒを用いた読み取りモードをカラー読み取りモード、画素列４２Ｇを用いた読み取りモードを白黒読み取りモードとして使用することで、白黒読み取りモードではカラー読み取りモードの２倍の速度で読み取りが可能となる。
【０１３２】
図２６は、第２実施形態に係るカラー方式の画像読取装置における信号処理系の構成の一例を示すブロック図であり、図中、図５と同等部分には同一符号を付して示している。
【０１３３】
図２６において、ＣＣＤセンサ３６ＢはＣＣＤ駆動回路５１によって駆動されることで、Ｒ，Ｇ，Ｂの各アナログ画像信号およびＧについての奇数画素／偶数画素の各アナログ画像信号をそれぞれ出力する。ＣＣＤ駆動回路５１は、各種のタイミング信号やクロック信号、具体的には先述したシフトパルスＳＨ、転送パルスφ１，φ２、最終転送パルスＬＨおよびリセットパルスＲＳなどを生成し、これら信号によってＣＣＤセンサ３６Ｂを駆動する。
【０１３４】
ＣＣＤセンサ３６Ｂから出力される各アナログ画像信号は、サンプルホールド回路５２Ｒ，５２Ｇ，５２Ｂ，５２ＧＯ，５２ＧＥでサンプルホールドされ、増幅回路５３Ｒ，５３Ｇ，５３Ｂ，５３ＧＯ，５３ＧＥで増幅された後、Ａ／Ｄ変換回路５４Ｒ，５４Ｇ，５４Ｂ，５４ＧＯ，５４ＧＥでデジタル画像データに変換される。この後、デジタル画像データは、シェーディング補正回路５５Ｒ，５５Ｇ，５５Ｂ，５５ＧＯ，５５ＧＥでＣＣＤセンサ３６の感度バラツキや読取光学系３０（図２３参照）の光量分布特性に対応した補正を施された後、Ｒの画像データを除いて遅延回路５６Ｇ，５６Ｂ，５６ＧＯ，５６ＧＥに入力される。
【０１３５】
遅延回路５６Ｇ，５６Ｂ，５６ＧＯ，５６ＧＥでは、Ｒ出力を除く３つの画像データを遅延させて、Ｒ出力の読み取り位置を基準として全ての画像データを時間的に合わせる（同時化する）処理が行われる。すなわち、遅延回路５６Ｇ，５６Ｂの各遅延量を１ライン、２ライン相当の時間、遅延回路５６ＧＯ，５６ＧＥの各遅延量を共に１３ライン相当の時間に設定することで、Ｒの画像データに対してＧ，Ｂの各画像データおよびＧの２系統の各画像データを同時化することができる。
【０１３６】
同時化された各画像データは、すじ補正回路５７に入力される。ただし、Ｇの２系統の各画像データ、即ち奇数画素の画像データと偶数画素の画像データについては、元の画素列４２Ｇ（図２５参照）における画素配列の順番になるように合成回路６０で合成された後、すじ補正回路５７に入力される。すじ補正回路５７は、入力される各画像データに対してすじの検出およびすじの除去の各処理を行って後段の画像処理回路５８に渡す。
【０１３７】
後段の画像処理回路５８は、すじの補正処理が施された各画像データに対して例えば色空間変換処理、拡大縮小処理、地肌除去処理、２値化処理等の画像処理を施す。ＣＰＵ５９は、この画像読取装置の各部を制御する手段である。具体的には、ＣＰＵ５９は、ＣＣＤ駆動回路５１によって行われるＣＣＤセンサ３６Ｂの駆動周期の設定、増幅回路５３Ｒ，５３Ｇ，５３Ｂ，５３ＧＯ，５３ＧＥの利得制御、シェーディング補正回路５５Ｒ，５５Ｇ，５５Ｂ，５５ＧＯ，５５ＧＥの制御、すじ補正回路５７の定数制御等を行う。
【０１３８】
ここで、すじ補正回路５７において、コンタクトガラス上のゴミ等の付着に起因する画像上の副走査方向のすじを検知する原理について説明する。
【０１３９】
先ず、図２３に示したコンタクトガラス１４上において、第一の読取手段として機能する３本の画素列４１Ｒ，４１Ｇ，４１Ｂの光路の位置Ａにゴミが付着したとすると、その箇所のゴミが画素列４１Ｒ，４１Ｇ，４１によって画像として読み取られる。このとき、そのゴミに起因して３本の画素列４１Ｒ，４１Ｇ，４１Ｂの読み取り画像には、原稿上にはない副走査方向に延びる縦すじが現れる。一方、これとは１２ライン分離れて第二の読取手段として機能するＧの画素列４２Ｇの光路の位置Ｂにはゴミが存在しないため、原稿上の画像は当該画素列４２Ｇによって正常に読み取られる。
【０１４０】
そこで、１２ライン分離れた読み取り位置間における用紙の搬送に要する時間だけ、先行して読み取られる画素列４２Ｇの読み取り結果を遅延させて、第一の読取手段のうちの第二の読取手段と同じ分光感度特性をもつ中央の画素列、即ち画素列４１Ｇの読み取り結果と比較すると、ゴミが存在する箇所では双方の読み取り結果が不一致となる。
【０１４１】
したがって、画素列４１Ｇの読み取り結果と画素列４２Ｇの読み取り結果とを比較することにより、第一の読取手段の光路上の付着ゴミや浮遊ゴミに起因して発生する縦すじを検知することができる。また、第二の読取手段の光路上の位置Ｂにゴミが付着し、第一の読取手段の光路上の位置Ａにはゴミが存在しない場合にも同様に、画素列４１Ｇの読み取り結果と画素列４２Ｇの読み取り結果とを比較することにより、第二の読取手段の光路上の付着ゴミや浮遊ゴミに起因して発生する縦すじを検知することができる。
【０１４２】
なお、本実施形態では、第一読取手段の中央の画素列４１Ｇと第二の読取手段の画像列４２Ｇとの間の間隔を１２ライン相当としているが、これは一例に過ぎず、この間隔については、検知の対象となるゴミの大きさや発生頻度に基づいて決定するのが望ましい。
【０１４３】
次に、コンタクトガラス１４上において、第一の読取手段として機能する３本の画素列４１Ｒ，４１Ｇ，４１Ｂのうちの両端に位置する画素列、即ち４１Ｒ，４１Ｂのどちらか一方の光路の位置にのみゴミが付着した際に出力画像に現れるすじの検知について説明する。
【０１４４】
図２７および図２８は、コンタクトガラス１４上の画素列の読み取り位置と付着したゴミとの位置関係を示す図である。図２７および図２８では、３本の画素列の読み取り位置が、図の下側からＲ，Ｇ，Ｂの分光感度に対応した画素列４１Ｒ，４１Ｇ，４１Ｂの順となっていて、各々をＲの読み取り位置、Ｇの読み取り位置、Ｂの読み取り位置とする。また、四角で示された枠は読み取る画素の位置を示し、そのうち太線で示された枠はゴミＤが付着してすじが発生している画素位置を示している。
【０１４５】
図２９は、３本の画素列４１Ｒ，４１Ｇ，４１Ｂの各読み取り画像データを示すタイミングチャートである。図２９のタイミングチャートにおいては、横軸が主走査方向（搬送方向と直交する方向）の画素位置を表し、縦軸が画像の濃度データを表している。
【０１４６】
図２７に示す状態では、ゴミＤはＢの読み取り位置にのみ付着していて、ＧおよびＲの読み取り位置には付着していない。この状態では、前述した第一の読取手段の読み取り結果と第二の読取手段の読み取り結果の比較、即ち画素列４１Ｇの読み取り結果と画素列４２Ｇの読み取り結果の比較ではすじを検出することはできない。したがって、他の手段にてすじを検知する必要がある。この状態では、次に説明する５つの現象が発生する。
【０１４７】
先ず第一として、画素列４１Ｇの読み取り結果と画素列４２Ｇの読み取り結果の比較ですじは無いと判定される。第二として、ゴミＤが付着した読み取り位置に対応した画素の画像データはその主走査方向に前後する画素の画像データに対して差があるため、図２９に示すように、該当する画像データが変化する。第三として、Ｂの分光感度に対応する画素列４１Ｂはゴミの付着がなくなるまで読み続けるため、第二で発生する変化は副走査方向に所定のライン数だけ連続して発生する。第四として、第二で発生する変化は３画素以下となる。
【０１４８】
ここで３画素以下としているのは、４画素以上のすじとなるゴミが付着した場合に、図２８に示すように、Ｇの読み取り位置にまで付着するため、画素列４１Ｇの読み取り結果と画素列４２Ｇの読み取り結果の比較ですじが検知されるためである。したがって、この現象が発生するためには、３本の画素列４１Ｒ，４１Ｇ，４１Ｂと離れて位置する画素列４２Ｇの分光感度特性は、３本の画素列４１Ｒ，４１Ｇ，４１Ｂのうち中央に位置する画素列、即ち画素列４２Ｇの分光感度特性と同じであることが必要である。
【０１４９】
また、本実施形態では３画素としているが、対象となるゴミの形状や３本の画素列４１Ｒ，４１Ｇ，４１Ｂの配列ピッチに応じて変える必要がある。第五として、Ｒの読み取り位置にはゴミＤが付着していないため、Ｂの分光感度に対応する画素列４１Ｂの読み取り画像データでは主走査方向に変化は生じない。
【０１５０】
以上説明した五つの現象が全て発生したときに、該当する画素の読み取り位置にゴミＤが付着してすじが発生したと判定することで、コンタクトガラス１４上の第一の読取手段として機能する３本の画素列４１Ｒ，４１Ｇ，４１Ｂのうちの両端に位置する画素列４１Ｒ，４１Ｂのどちらか一方の光路の位置にのみゴミが付着した場合に出力画像に現れるすじの検知を行うことができる。
【０１５１】
次に、副走査方向のすじが検知された画素に対してすじを除去する原理について説明する。
【０１５２】
先ず、第一の読取手段、即ち画素列４１Ｒ，４１Ｇ，４１Ｂで検知されたすじの除去について説明する。図３０は、読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図である。
【０１５３】
図３０のウインドウにおいて、（Ａ）は３本の画素列４１Ｒ，４１Ｇ，４１Ｂの各読み取り画像データを表し、（Ｂ）は離れた１本の画素列４２Ｇ（Ｇｒｅｅｎ２）の読み取り画像データを表し、（Ｃ）はすじを除去した後の３本の画素列４１Ｒ，４１Ｇ，４１Ｂの各読み取り画像データを表している。図３０（Ａ），（Ｂ），（Ｃ）において、各々の画素の読み取り位置は一致している。また、ウインドウの中心の画素を除去の対象となる着目画素Ａとし、ゴミの付着によってすじが発生している画素は斜線で塗り潰して示している。
【０１５４】
図３０（Ａ），（Ｂ）に示すように、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取り画像データの着目画素Ａを含めた主走査方向の中央３画素にはゴミの付着によってすじが発生しているが、画素列４２Ｇの読み取り画像データにはすじは発生していない。このとき、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取り画像データのすじが発生していない画素と位置を同じくする画素列４２Ｇの読み取り画像データの画素の領域（すじ外領域）の中で、画素列４２Ｇの画像データの着目画素Ｂの濃度データに一番近いデータを持つ画素Ｂ′を算出し、それを置換対象画素とする。
【０１５５】
この置換対象画素Ｂ′と画素位置を同じくするＲ，Ｇ，Ｂの画像データの画素Ａ′は、着目画素Ａのすじがない状態での原稿の読み取り画像データと最も近い情報を持っていることになる。したがって、図３０（Ｃ）に示すように、この画素Ａ′を置換画素とし、すじが発生した着目画素Ａを置換画素Ａ′に置き換えることにより、第一の読取手段の出力に発生したすじを除去することができる。
【０１５６】
なお、本実施形態では、ウインドウを主走査１３画素×副走査５画素としているが、これは一例に過ぎず、このウインドウについては、対象となるゴミの大きさなどによって決めるのが望ましい。
【０１５７】
続いて、第二の読取手段、即ち画素列４２Ｇで検知されたすじの除去について説明する。図３１は、読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図である。
【０１５８】
図３１のウインドウにおいて、（Ａ）は３本の画素列４１Ｒ，４１Ｇ，４１Ｂの中のＧの読み取り画像データを表し、（Ｂ）は離れた１本の画素列４２Ｇの読み取り画像データを表し、（Ｃ）はすじを除去した後の画素列４２Ｇの読み取り画像データを表している。図３１（Ａ），（Ｂ），（Ｃ）において、各々の画素の読み取り位置は一致している。また、ウインドウの中心の画素を除去の対象となる着目画素Ａとし、ゴミの付着によってすじが発生している画素は斜線で塗り潰している。
【０１５９】
図３１（Ａ），（Ｂ）に示すように、画素列４２Ｇ（Ｇｒｅｅｎ２）の読み取り画像データの着目画素を含めた主走査方向の中央３画素はゴミの付着によってすじが発生しているが、画素列４１Ｇ（Ｇｒｅｅｎ）の読み取り画像データにはすじは存在しない。このとき、画素列４１Ｇ，４２Ｇに対応する分光感度は共にＧであるため、画素列４２Ｇの読み取り画像データのすじが発生した画素と位置を同じくするＧの画素の画像データはすじがない状態での原稿を読み取った画素列４２Ｇの読み取り画像データと同等になる。
【０１６０】
したがって、図３１（Ｃ）に示すように、画素列４２Ｇの読み取り画像データのすじが発生した着目画素Ｂを、位置を同じくするＧの画素Ａの読み取り画像データで置き換えることにより、第二の読取手段の出力に発生したすじを除去することができる。
【０１６１】
ところで、本実施形態では、Ｒ，Ｇ，Ｂの各分光感度特性を持つ３本の画素列４１Ｒ，４１Ｇ，４１Ｂと離れて位置する画素列を、Ｇの分光感度特性を持つ画素列４２Ｇとしている。このＧの色成分は、Ｒ，Ｇ，Ｂの色成分の中で最も分光特性の領域が広いものであることが知られている。したがって、すじの原因となるゴミの色成分に関係なくすじの検知を良好に行うことができ、また原稿画像に関係なくすじの除去における置換対象画素の算出も良好に行うことができる。
【０１６２】
また、Ｇの出力信号は信号レベルの大きな色成分として知られている。したがって、信号レベルに対してノイズレベルが小さいため、即ちＳＮ比が良いため、すじの検出を精度良く行うことができ、またすじの除去における置換対象画素の算出も良好に行うことができる。
【０１６３】
次に、以上説明した原理に基づいてすじの検出およびすじの除去の各処理を行うすじ補正回路５７の詳細について説明する。
【０１６４】
図３２は、すじ補正回路５７の構成の一例を示すブロック図である。図３２から明らかなように、すじ補正回路５７は、すじ検知回路６６およびすじ除去回路６７から構成されている。すじ検知回路６６は、画像データからすじの発生を検知し、すじ発生の画素を特定するすじ検知信号を出力する。このすじ検知信号はすじ除去回路６７に与えられる。すじ除去回路６７は、すじ検知回路６６から与えられるすじ検知信号と画像データに基づいてすじを除去し、すじの発生のない画像データを出力する。
【０１６５】
これらすじ検知回路６６およびすじ除去回路６７のうち、先ずすじ検知回路６６の詳細について説明する。図３３は、すじ検知回路６６の構成の一例を示すブロック図である。
【０１６６】
図３３から明らかなように、すじ検知回路６６は、４つの凸画素検出回路８１〜８４、データ比較回路８５、第一判定回路８６および第二判定回路８７を有する構成となっている。４つの凸画素検出回路８１〜８４は、画素列４１Ｒ，４１Ｇ，４１Ｂおよび画素列４２Ｇによる各読み取り画像データから、各画像データの主走査方向の変化を検出し、凸画素信号Ｒ，Ｇ，Ｂ，Ｇ２を出力する。データ比較回路８５は、画素列４１Ｇおよび画素列４２Ｇの各画像データの濃度を比較し、その比較結果として比較信号Ａ，Ｂを出力する。
【０１６７】
第一判定回路８６は、凸画素検出回路８１，８２，８３から出力される凸画素信号Ｒ，Ｇ，Ｂとデータ比較回路８５から出力される比較信号Ａとに基づいて、第一の読取手段、即ち画素列４１Ｒ，４１Ｇ，４１Ｂで発生したすじを検知し、すじ検知信号Ｒ，Ｇ，Ｂを出力する。第二判定回路８７は、凸画素検出回路８４から出力される凸画素信号Ｇ２とデータ比較回路８５から出力される比較信号Ｂとに基づいて、第二の読取手段、即ち画素列４２Ｇで発生したすじを検知し、すじ検知信号Ｇ２を出力する。
【０１６８】
図３４は、すじ検知回路６６内における凸画素検出回路８１，８２，８３の動作説明図である。凸画素検出回路８１，８２，８３は、各画像データの主走査方向において先行する複数の画素の濃度の平均値に対して所定の濃度だけ大きく、かつ主走査方向において後続する画素データが先行する画素データの平均値付近となる、いわゆる主走査方向に見て凸状となる画素を検出する。
【０１６９】
図３４では、主走査方向に連続する画素データの濃度と、検出結果である凸画素信号との関係を示しており、画素Ｄｎを着目画素とし、また着目画素Ｄｎに先行する複数の画素Ｄｎ−４〜Ｄｎ−１の濃度の平均値をＦＲＡＶＥとする。その平均値ＦＲＡＶＥと着目画素Ｄｎの濃度との比較および平均値ＦＲＡＶＥと主走査方向において着目画素Ｄｎの後方となる画素の濃度との比較を行う。
【０１７０】
そして、着目画素Ｄｎの濃度が平均値ＦＲＡＶＥよりも一定値α以上大きく、主走査方向において着目画素Ｄｎの後方となる画素の中にＦＲＡＶＥ＋βよりも濃度が小さい画素Ｄｎ＋４が存在した場合に、着目画素Ｄｎから画素Ｄｎ＋４のひとつ前の画素Ｄｎ＋３までを凸画素と判定し、凸画素信号を論理“１”として出力する。
【０１７１】
この着目画素Ｄｎの後方でＦＲＡＶＥ＋βと比較する画素の数を変更することで、検出する凸画素の幅を制限することができる。具体的には、設定した画素数未満の幅の凸画素しか検出されないことになる。例えば、比較する画素の数を３画素と設定した場合、図３４では、着目画素Ｄｎの後方の３画素Ｄｎ＋１、Ｄｎ＋２、Ｄｎ＋３には濃度がＦＲＡＶＥ＋β以下となる画素が存在しないため、凸画素としては検出されなくなる。この処理を画素列４１Ｒ，４１Ｇ，４１Ｂおよび画素列４２Ｇの各々に対して行い、それぞれの結果を凸画素信号Ｒ、凸画素信号Ｇ、凸画素信号Ｂ、凸画素信号Ｇ２とする。
【０１７２】
図３５は、すじ検知回路６６内におけるデータ比較回路８５の構成の一例を示すブロック図である。図３５から明らかなように、データ比較回路８５は、４つの比較回路８５１〜８５４、２つの減算回路８５５，８５６および２つのＡＮＤ回路８５７，８５８を有する構成となっている。
【０１７３】
比較回路８７１は、画素列４１Ｇ（Ｇｒｅｅｎ）の画像データ（以下、「画像データＧ」と記す）を比較入力Ａ、画素列４２Ｇ（Ｇｒｅｅｎ２）の画像データ（以下、「画像データＧ２」と記す）を比較入力Ｂとして画素毎に濃度の大小の比較を行い、画素データＧの方が大きい場合、即ちＡ＞Ｂの場合に論理“１”の比較結果を出力する。比較回路７５２は、画像データＧ２を比較入力Ａ、画像データＧを比較入力Ｂとして画素毎に濃度の大小の比較を行い、画素データＧ２の方が大きい場合、即ちＡ＞Ｂの場合に論理“１”の比較結果を出力する。
【０１７４】
減算回路８５５は、画像データＧを入力Ａ、画像データＧ２を入力Ｂとし、これら画像データＧ，Ｇ２の画素毎の濃度差（Ａ−Ｂ）を出力する。減算回路８５６は、画像データＧ２を入力Ａ、画像データＧを入力Ｂとし、これら画像データＧ２，Ｇの画素毎の濃度差（Ａ−Ｂ）を出力する。
【０１７５】
比較回路８５３は、減算回路８５５の減算出力を入力Ａ、図２６のＣＰＵ５９で設定されるスレッショールドレベルＡを入力Ｂとし、画像データＧと画像データＧ２との濃度差がスレッショールドレベルＡよりも大きい場合に論理“１”を出力する。比較回路８５４は、減算回路８５６の減算出力を入力Ａ、ＣＰＵ５９で設定されるスレッショールドレベルＢを入力Ｂとし、画像データＧ２と画像データＧとの濃度差がスレッショールドレベルＢよりも大きい場合に論理“１”を出力する。
【０１７６】
ＡＮＤ回路８５７は、比較回路８５１，８５３の各比較結果を２入力とし、それらの論理積をとることによって比較信号Ａを出力する。ＡＮＤ回路８５８は、比較回路８５２，８５４の各比較結果を２入力とし、それらの論理積をとることによって比較信号Ｂを出力する。
【０１７７】
なお、上記構成のデータ比較回路８５での処理においては、ゴミの付着に起因するすじの濃度が原稿画像よりも大きい（高い）場合を前提としているが、各回路の比較処理を反対の方向にする、具体的には比較回路８５１〜８５４における比較処理（Ａ＞Ｂ）を比較処理（Ｂ＞Ａ）にすることで、濃度が原稿画像よりも小さい（低い）すじの検出も可能である。
【０１７８】
図３６は、すじ検知回路６６内における第一判定回路８６の構成の一例を示すブロック図である。図３６から明らかなように、第一判定回路８６は、論理回路８６１、３つの連続性検知回路８６２，８６３，８６４およびＯＲ回路８６５を有する構成となっている。
【０１７９】
論理回路８６１は、凸画素信号Ｒ，Ｇ，Ｂおよび比較信号Ａの論理に応じて論理信号Ｒ，Ｇ，Ｂを出力する。連続性検知回路８６２，８６３，８６４は、論理回路８６１から出力される論理信号Ｒ，Ｇ，Ｂの副走査方向における連続性を検知し、すじ検知信号Ｒ，Ｇ，Ｂを出力する。ＯＲ回路８６５は、連続性検知回路８６２，８６３，８６４から出力されるすじ検知信号Ｒとすじ検知信号Ｇとすじ検知信号Ｂとの論理和をとり、その論理和結果をすじ検知信号ＣＬとする。
【０１８０】
図３７に、論理回路８６１の論理テーブルを示す。論理回路８６１は、この論理テーブルにしたがって凸画素信号Ｒ，Ｇ，Ｂおよび比較信号Ａの論理演算を行うことで論理信号Ｒ，Ｇ，Ｂを出力する。この論理演算を行う目的のひとつは、凸画素信号Ｒもしくは凸画素信号Ｂのみ論理“１”となるのを検知するため、即ち３本の画素列４１Ｒ，４１Ｇ，４１Ｂのうちの両端に位置するＲまたはＢの画素列４１Ｒ，４１Ｂのどちらか一方の光路の位置にのみゴミが付着した場合に出力画像に現れるすじを検知するためである。
【０１８１】
もうひとつの目的は、比較信号Ａと凸信号Ｇが共に論理“１”となるのを検知すること、即ちすじの検知を狙った読取手段とは違う側の読取手段にゴミの付着によるすじの発生によって誤った検知が行われるのを防ぐためである。例えば、第二の読取手段（画素列４２Ｇ）にゴミの付着に起因する原稿に対して濃度が小さいすじが発生した場合に、第一の読取手段（画素列４１Ｒ，４１Ｇ，４１Ｂ）の読み取り画像データは第二の読取手段の読み取りデータに対して濃度が大きくなり、第一の読取手段にゴミの付着に起因する原稿に対して濃度が大きいすじが発生した場合とデータ比較回路８５の出力が同じ結果となってしまうのを防ぐためである。
【０１８２】
論理回路８６１で処理された論理信号Ｒ，Ｇ，Ｂは、連続性検出回路８６２，８６３，８６４に入力される。連続性検出回路８６２，８６３，８６４は、画像データに含まれるノイズや原稿の搬送速度の変動によって誤った検知が行われるのを防ぐために設けられている。画像データにノイズが含まれていた場合、その画素に対して、凸画素信号Ｒ，Ｇ，Ｂや比較信号Ａの論理が“１”となる可能性がある。また、原稿の搬送速度が変動した場合、比較する画素、つまりは画素列４１Ｇの画像データと画素列４２Ｇの画像データの読み取り位置がずれてしまうため、比較信号Ａの論理が“１”となる可能性がある。
【０１８３】
ただし、どちらの場合も、副走査方向には長くても数ライン程度までしか発生することは無い。これに対して、ゴミの付着によるすじは、短くても数１０ライン以上に亘って主走査方向の同一画素に対して連続的に発生する。したがって、検知結果が副走査方向に所定のライン以上連続して続く場合はすじと判定することができる。
【０１８４】
なお、図３６に示す第一判定回路８６において、ＯＲ回路８６５で３つのすじ検知信号Ｒ，Ｇ，Ｂの論理和をとったものをすじ検知信号ＣＬとして出力しているが、これはＲ，Ｇ，Ｂの画像データのいずれか一つについてでもすじの発生を検知したことを示すものである。
【０１８５】
図３８は、すじ検知回路６６内における第二判定回路８７の構成の一例を示すブロック図である。図３８から明らかなように、第二判定回路８７は、ＡＮＤ回路８７１および連続性検知回路８７２によって構成されている。ＡＮＤ回路８７１は、比較信号Ｂと凸画素信号Ｇ２との論理積をとる。ここで論理積をとる目的は、第一判定回路８６と同様に、すじの検知を狙った読取手段とは違う側の読取手段にゴミの付着によるすじの発生によって誤った検知が行われるのを防ぐためである。
【０１８６】
また、連続性検出回路８７２を設ける目的は、第一判定回路８６内における連続性検出回路８６２，８６３，８６４と同様に、画像データに含まれるノイズや原稿の搬送速度の変動によって誤った検知が発生するのを防ぐためである。この連続性検出回路８７２の出力結果がすじ検知信号Ｇ２となる。
【０１８７】
次に、すじ除去回路６７の詳細について説明する。図３９は、すじ除去回路６７の構成の一例を示すブロック図である。
【０１８８】
図３９から明らかなように、すじ除去回路６７は、画素位置算出回路９１および第一，第二置換回路９２，９３を有する構成となっている。画素位置算出回路９１は、画素列４２Ｇの読み取り画像データに基づいて、置換する画素の画素位置を算出する。第一置換回路９２は、画素列４１Ｒ，４１Ｇ，４１Ｂの各読み取り画像データからすじを除去する。第二置換回路９３は、画素列４２Ｇの読み取り画像データからすじを除去する。
【０１８９】
図４０〜図４２は、画素位置算出回路９１の動作を説明するために、各読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図であり、ウインドウの中心の画素を着目画素とする。図４０〜図４２において、各画素には濃度を表すデータＤｘｙおよび処理結果Ｚｘｙが示されており、添字ｘｙはウインドウ内の画素位置を表し、上位の桁ｘが副走査方向の位置を、下位の桁ｙが主走査方向の桁をそれぞれ表している。例えば、着目画素の濃度データはＤ３７となる。
【０１９０】
画素位置算出回路９１では先ず、図４０に示すように、各画素のデータＤｘｙと着目画素のデータＤ３７との差の絶対値を算出する。次に、その差の絶対値に図４１に示した着目画素との距離を表す係数を加算し、その加算結果をＺｘｙとする。したがって、Ｚｘｙ＝｜Ｄｘｙ−Ｄ３７｜＋係数となる。この係数は着目画素との位置が離れるほど数値が大きくなっている。
【０１９１】
次に、図４２に示すように、この加算結果Ｚｘｙに対して、すじ検知信号ＣＬの論理が“１”である画素、即ちすじの発生が検知された画素については加算結果をデータの最大値Ｚｍａｘに置き換えてマスクする。ここで最大値に置き換えているのは、すじと検知された画素と着目画素との差を最大にすることにより、Ｒ，Ｇ，Ｂの読み取り画像データですじと検知された画素を算出しないようにするためである。
【０１９２】
最後に、図４２に示すマスク処理結果のデータの中で最小値となる画素、即ちすじの発生が検知されていない画素の中で、着目画素の濃度データに一番近い濃度データをもつ画素を算出し、その画素の位置を示す画素位置データｘｙを出力する。
【０１９３】
図４３は、すじ除去回路６７内における第一置換回路９２の構成の一例を示すブロック図である。図４３から明らかなように、第一置換回路９２は、第一選択回路９２１および第二選択回路９２２によって構成されている。第一選択回路９２１は、画素位置算出回路９１で算出された画素位置データで示された画素のデータを選択する。第二選択回路９２２は、すじ検知信号Ｒ，Ｇ，Ｂに基づいて第一選択回路９２１の出力結果と入力画像データを選択して出力する。
【０１９４】
図４４は、第一選択回路９２１の構成の一例を示すブロック図である。図４４から明らかなように、第一選択回路９２１は、３つのウインドウ回路９２１１，９２１２，９２１３および３つの画素選択回路９２１４，９２１５，９２１６によって構成されている。ウインドウ回路９２１１，９２１２，９２１３は、画素列４１Ｒ，４１Ｇ，４１Ｂの各読み取り画像データを主走査１３画素×副走査５画素のウインドウに展開する。画素選択回路９２１４，９２１５，９２１６は、画素位置算出回路９１から出力される画素位置データで指示されたウインドウ内の画素のデータを選択して出力する。
【０１９５】
図４５は、第二選択回路９２２の論理テーブルを示す図である。第二選択回路９２２は、すじ検知信号Ｒ，Ｇ，Ｂと図４５に示す論理テーブルにしたがって、出力する画像データを選択して出力する。これにより、すじが除去された画素列４１Ｒ，４１Ｇ，４１Ｂの各読み取り画像データが得られる。具体的には、すじ検知信号Ｇが論理“１”となる画素、即ち画素列４１Ｇの読み取り画像データと画素列４２Ｇの読み取り画像データとの比較によってすじの発生を検知した画素については、Ｒ，Ｇ，Ｂの全ての画像に対して画素位置算出回路９１で算出されたすじの発生のない周囲画素のデータに置き換える。
【０１９６】
すじ検知信号Ｒのみ論理“１”となる画素、即ち画素列４１Ｒの読み取り画像データにのみすじの発生を検知した画素については、Ｒの画像のみ画素位置算出回路９１で算出されたすじの発生のない周囲画素のデータに置き換える。すじ検知信号Ｂのみ論理“１”となる画素、即ち画素列４１Ｂの読み取り画像データにのみすじの発生を検知した画素については、Ｂの画像のみ画素位置算出回路９１で算出されたすじの発生のない周囲画素のデータに置き換える。
【０１９７】
第二置換回路９３は、すじ検知信号Ｇ２が論理“１”のとき、即ち画素列４２Ｇの読み取り画像データですじと検知された画素については、読み取り画像データＧを読み取り画像データＧ２として出力することですじを除去する。
【０１９８】
以上説明したすじ補正回路５７の構成および動作については、第一の読み取り手段である画素列４１Ｒ，４１Ｇ，４１Ｂの読み取り動作速度と、第二の読み取り手段である画素列４２Ｇの読み取り動作速度とが等しいとした場合を前提としたものである。
【０１９９】
次に、画素列４２Ｇの読み取りを、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取りの２倍の速度で動作させる場合において、画素列４２Ｇの読み取り画像データに発生するすじの検知およびその除去を行う他の構成例に係るすじ補正回路５７′について説明する。
【０２００】
図４６は、他の構成例に係るすじ補正回路５７′の構成を示すブロック図であり、図中、図３２と同等部分には同一符号を付して示している。図４６から明らかなように、本例に係るすじ補正回路５７′は、すじ検知回路６６およびすじ除去回路６７に加えて、低解像度変換回路６８および高解像度変換回路６９を有する構成となっている。
【０２０１】
低解像度変換回路６８は、画素列４２Ｇ（Ｇｒｅｅｎ２）の読み取り画像データの副走査方向の解像度を１／２に落としてすじ検知回路６６に供給する。高解像度変換回路６９は、画素列４１Ｇ（Ｇｒｅｅｎ）の読み取り画像データの副走査方向の解像度を２倍に上げてすじ除去回路６７に供給する。すじ検知回路６６およびすじ除去回路６７については先の構成例と同じものである。
【０２０２】
次に、上記構成のすじ検知回路５７′の動作について説明する。画素列４２Ｇの読み取りを、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取りの２倍の速度で動作させる場合、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取りの副走査方向の解像度は、画素列４２Ｇの読み取りの副走査方向の解像度の１／２となる。したがって、画素列４２Ｇの読み取り画像データについては、低解像度変換回路６８で副走査方向の解像度を１／２に落とし、画素列４１Ｇの読み取り画像データと解像度を等しくして当該画像データと共にすじ検知回路６６に入力することになる。
【０２０３】
ここで、画素列４１Ｇの読み取り画像データの解像度を上げるのではなく、画素列４２Ｇの読み取り画像データの解像度を落としているのは次の理由による。すなわち、解像度を上げると画像データが劣化し、すじの検知精度が落ちるためである。したがって、画素列４２Ｇの読み取り画像データの解像度を落として画素列４１Ｇの読み取り画像データの解像度と同じにして比較することで、すじの検知を精度良く行うことができる。すじ検知回路６６では、図３２で説明したように、凸画素検出回路８４、データ比較回路８５および第二判定回路８７の作用によってすじ検知信号Ｇ２が生成されて出力される。
【０２０４】
次に、画素列４１Ｇの読み取り画像データは、高解像度変換回路６９で副走査方向の解像度を２倍に上げられ、画素列４２Ｇの読み取り画像データと解像度を等しくされて当該画像データおよびすじ検知信号Ｇ２と共にすじ除去回路６７に入力される。すじ除去回路６７では、図３９で説明したように、第二置換回路９２によって画素列４２Ｇの読み取り画像データを、副走査方向の解像度を上げた画素列４１Ｇの読み取り画像データに置換することですじの除去が行われる。
【０２０５】
上述したように、本実施形態に係るカラー方式画像読取装置では、Ｒ，Ｇ，Ｂの色成分について原稿画像の読み取りを行う画素列４１Ｒ，４１Ｇ，４１Ｂと、これら画素列に対して副走査方向において所定の間隔だけ離間して設けられ、Ｇの色成分について原稿画像の読み取りを行う画素列４２Ｇとを有するカラー用ＣＣＤセンサ３６Ｂを用い、画素列４１Ｒ，４１Ｇ，４１Ｂ，４２Ｇの各読み取り画像データに基づいて、画素列４１Ｒ，４１Ｇ，４１Ｂまたは画素列４２Ｇの読み取り画像データ上のノイズ成分を検出しこれを除去することで、読取対象の原稿画像がカラー画像の場合であっても、ゴミなどの付着によって発生する読み取り画像のすじを精度良く検出しかつそれを除去することができる。
【０２０６】
なお、先述した２つの構成例に係るすじ補正回路、即ち第一構成例に係るすじ補正回路５７および第二構成例に係るすじ補正回路５７′については、カラー画像を読み取るモードと白黒画像を読み取るモードとを選択的にとり得るカラー／白黒方式画像読取装置において、以下のようにして切り換えて用いることで、いずれのモードの場合においても、すじの発生を検知してそれを除去する補正処理を確実に行うことができる。
【０２０７】
すなわち、図４７に示すように、第一構成例に係るすじ補正回路５７と第二構成例に係るすじ補正回路５７′とを並置し、モード設定部９４によって設定される動作モード（カラーモード／白黒モード）に応じていずれか一方を動作状態とする。なお、図４７には、図面の簡略化のために、図２６に示す信号処理系の要部の構成、即ちすじ補正回路５７，５７′および後段画像処理回路５８のみを示している。
【０２０８】
そして、カラー画像を読み取るカラーモードでは、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取りと画素列４２Ｇの読み取りの各動作速度を等しく設定して原稿画像を読み取り、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取り画像データをカラー画像として出力する一方、第一構成例に係るすじ補正回路５７により、画素列４１Ｒ，４１Ｇ，４１Ｂの読み取り画像データ上のすじを検知してその除去を行うようにすれば良い。
【０２０９】
一方、白黒画像を読み取る白黒モードでは、画素列４２Ｇの読み取りの動作速度を画素列４１Ｒ，４１Ｇ，４１Ｂの読み取りの２倍の動作速度に設定して原稿を読み取り、画素列４２Ｇの読み取り画像データを白黒画像データとして出力する一方、第二構成例に係るすじ補正回路５７′により、画素列４２Ｇの読み取り画像データ上のすじを検知してその除去を行うようにすれば良い。
【０２１０】
以上説明したカラー方式画像読取装置またはカラー／白黒方式画像読取装置において、すじ検知回路６６に対して、第１実施形態に係る白黒方式画像読取装置と同様に、先述した第１，第２実施例に係るすじ検知回路６２Ａ，６２Ｂを適用することが可能である。このことについて、以下に具体的に説明する。
【０２１１】
先ず、すじ検知回路６６に対して、第１実施例に係るすじ検知回路６２Ａを適用する場合には、図３３に示す構成のすじ検知回路６６と、図９に示す構成のすじ検知回路６２Ａとの対比において、データ比較回路８５とデータ比較ブロック７１とが対応している。これらは基本的に同じ構成となっている。そして、すじ検知回路６６を構成する第一，第二判定回路８６，８７の具体的な構成例を示す図３６および図３８において、連続性検知回路８６２，８６３，８６４，８７２として、図９の周辺参照ブロック７２を用いるようにすれば良い。
【０２１２】
このように、すじ検知回路６６に対して、第１実施例に係るすじ検知回路６２Ａを適用することにより、次のような作用効果を得ることができる。
【０２１３】
すなわち、カラー画像の読み取りにおいて、画像データＡと画像データＢとの比較結果を、主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開するとともに、主走査方向における中央の画素列を注目画素列とし、この注目画素列の画素データが全て論理“１”となった場合に、その注目画素列にすじが発生したと判定することで、原稿の搬送速度の変動の影響を受けることなく、ゴミの付着に起因して副走査方向に沿って発生するすじ状のノイズを確実に検知することができる。
【０２１４】
しかも、注目画素列が全て論理“１”でかつ注目画素列を除く左右の領域に全て論理“０”となる画素列が存在した場合には、その注目画素列にすじが発生したと判定することで、すじ状のノイズを確実に検知でき、特に原稿の搬送速度の変動に起因して副走査方向の横線でズレが生じた場合であっても、横線の画素列全てをすじ状のノイズと誤判定することがないため、副走査方向の横線の誤検知を防ぐことができる。
【０２１５】
次に、すじ検知回路６６に対して、第２実施例に係るすじ検知回路６２Ｂを適用する場合には、すじ検知回路６２Ｂの具体的な構成例を示す図１７において、画像領域すじ検知回路７５および非画像領域すじ検知回路７６として、図３３に示す構成のすじ検知回路６６をそのまま用いるようにすれば良い。ただし、この場合には、すじ検知回路６６を構成する第一，第二判定回路８６，８７の具体的な構成例を示す図３６および図３８において、連続性検知回路８６２，８６３，８６４，８７２は、次のような回路構成を採ることになる。
【０２１６】
連続性検知回路８６２，８６３，８６４，８７２は全く同じ回路構成を採ることになるので、ここでは、連続性検知回路８６２を例に挙げたその具体的な回路構成について説明する。図４８は、連続性検出回路８６２の具体的な構成の一例を示すブロック図である。
【０２１７】
図４８から明らかなように、連続性検出回路８６２は、ｎ個のラインメモリ８６２１−１〜８６２１−ｎおよびＡＮＤ回路８６２２によって構成されている。ラインメモリ８６２１−１〜８６２１−ｎは、入力される論理信号Ｒを順に１ライン相当の時間だけ遅延させ、論理信号Ｒに対してそれぞれ１〜ｎライン相当の時間だけ遅れた信号として出力する。
【０２１８】
ＡＮＤ回路８６２２は、入力される論理信号Ｒとラインメモリ８６２１−１〜８６２１−ｎの各出力信号と入力とし、これらの論理が全て“１”の場合、即ち主走査方向における論理信号Ｒの同一画素がｎ＋１ライン連続して論理“１”の場合に、その出力結果（連続検出結果）を論理“１”とする。そして、この連続性検出回路８６２の出力結果がすじ検知信号Ｒとなる。
【０２１９】
連続性検出回路８６３，８６４，８７２についても、連続性検出回路８６２の構成および動作と全く同じであり、これら連続性検出回路８６３，８６４，８７２の出力結果がそれぞれすじ検知信号Ｇ、すじ検知信号Ｂおよびすじ検知信号Ｇ２となる。
【０２２０】
このように、すじ検知回路６６に対して、第２実施例に係るすじ検知回路６２Ｂを適用することにより、次のような作用効果を得ることができる。
【０２２１】
すなわち、カラー画像の読み取りにおいて、原稿の余白部分である原稿先端領域（非画像領域）において、画像データＡと画像データＢとの比較結果を、主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開するとともに、主走査方向における中央の画素列を注目画素列とし、この注目画素列の画素データが全て論理“１”となった場合に、その注目画素列にすじが発生したと判定することにより、原稿の搬送速度の変動や原稿の濃度変化などの影響を受けることなく、すじを確実に検知することができる。
【０２２２】
特に、非画像領域では、原稿の濃度変化など外乱の影響がほとんど無く、スレッショールドレベル１を小さくして検知感度を高く設定できるため、濃度の低いゴミ等の異物についても確実に検出できる。また、スレッショールドレベル１を小さく設定して検知感度を高く設定しても、ゴミ等の異物に起因するノイズ成分が存在しない画素について、これをノイズ成分が存在する画素と誤検知することもないため、ノイズ除去の補正処理を確実に行うことができる。
【０２２３】
しかも、画像領域の検知に対して原稿先端領域での検知結果を反映するようにし、原稿先端領域ですじと検知されなかった画素についてのみスレッショールドレベルを大きく設定して、すじを検知する感度を下げて画像領域でのすじの検知を行うことにより、原稿先端領域ですじと検知されなかった画素についてノイズ成分を含む画素と判定する誤検知を抑制できるため、画像領域での誤検知をより確実に防止することができる。
【０２２４】
ただし、原稿先端領域（非画像領域）とそれ以降の画像領域の双方で同様にすじの検知を行う構成に限られないことは、第１実施形態に係る白黒方式画像読取装置での説明において述べた通りである。
【０２２５】
【発明の効果】
以上説明したように、本発明によれば、複数の画像データを画素単位で比較して得られる比較結果に基づいて、注目画素にノイズ成分が存在するか否かを判定する際に、注目画素についての判定結果だけでなく、注目画素の周辺画素についての判定結果を参照することにより、原稿の搬送速度の変動の影響を受けることなく、ゴミの付着に起因して副走査方向に沿って発生するすじ状のノイズを確実に検知でき、特に原稿の搬送速度の変動に起因して副走査方向の横線でズレが生じた場合であっても、副走査方向の横線の誤検知を防ぐことができる。
【０２２６】
また、原稿の余白部分である原稿先端非画像領域でノイズ成分の検知を行うことにより、当該先端非画像領域では、原稿の濃度変化など外乱の影響がほとんど無く、検知用基準レベルを小さく設定できるため、濃度の低いゴミ等の異物についても確実に検出でき、また検知用基準レベルを小さく設定してもゴミ等の異物が存在しない画素について、これを異物が存在する画素と誤検知することもないため、ノイズ除去の補正処理を確実に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る白黒方式の画像読取装置の要部の概略構成を示す側断面図である。
【図２】白黒用ＣＣＤセンサの概要の一例を示す構成図である。
【図３】白黒用ＣＣＤセンサの機能的な構成例を示すブロック図である。
【図４】コンタクトガラス上に付着するゴミのサイズに対する発生頻度およびトータル発生比率の関係の一例を示す図である。
【図５】第１実施形態に係る画像読取装置における信号処理系の構成の一例を示すブロック図である。
【図６】第１実施形態に係る画像読取装置におけるすじ補正回路の構成の一例を示すブロック図である。
【図７】１つのデータ変換回路を構成するＲＡＭを示す図である。
【図８】データ変換テーブルの入力データと出力データの関係の一例を示す図である。
【図９】第１実施例に係るすじ検知回路の構成の一例を示すブロック図である。
【図１０】データ比較ブロックの構成の一例を示すブロック図である。
【図１１】データ比較ブロックの比較結果を展開するウインドウを示した図である。
【図１２】周辺参照ブロックの構成の一例を示すブロック図である。
【図１３】主走査遅延回路の構成の一例を示すブロック図である。
【図１４】着目画素列参照回路の構成の一例を示すブロック図である。
【図１５】左右領域参照回路の構成の一例を示すブロック図である。
【図１６】主走査参照回路の構成の一例を示すブロック図である。
【図１７】第２実施例に係るすじ検知回路の構成の一例を示すブロック図である。
【図１８】原稿全体、原稿の画像領域および原稿先端領域（非画像領域）に対する主走査領域信号、副走査領域信号、画像領域信号および先端領域信号の各波形の関係を示す図である。
【図１９】主走査領域信号、副走査領域信号、画像領域信号および先端領域信号の各タイミング関係を示すタイミングチャートである。
【図２０】画像領域すじ検知回路の構成の一例を示すブロック図である。
【図２１】第１実施形態に係る画像読取装置におけるすじ判定回路の構成の一例を示すブロック図である。
【図２２】第１実施形態に係る画像読取装置におけるすじ除去回路の構成の一例を示すブロック図である。
【図２３】本発明の第２実施形態に係るカラー方式の画像読取装置の要部の概略構成を示す側断面図である。
【図２４】カラー用ＣＣＤセンサの概要の一例を示す構成図である。
【図２５】カラー用ＣＣＤセンサの機能的な構成例を示すブロック図である。
【図２６】第２実施形態に係る画像読取装置における信号処理系の構成の一例を示すブロック図である。
【図２７】コンタクトガラス上の画素列の読み取り位置と付着したゴミとの位置関係を示す図（その１）である。
【図２８】コンタクトガラス上の画素列の読み取り位置と付着したゴミとの位置関係を示す図（その２）である。
【図２９】３本の画素列の各読み取り画像データを示すタイミングチャートである。
【図３０】第一の読取手段で検知されたノイズを除去する場合に、読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図である。
【図３１】第二の読取手段で検知されたノイズを除去する場合に、読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図である。
【図３２】第２実施形態に係る画像読取装置におけるすじ補正回路の構成の一例（第一構成例）を示すブロック図である。
【図３３】第２実施形態に係る画像読取装置におけるすじ検知回路の構成の一例を示すブロック図である。
【図３４】凸画素検出回路の動作説明図である。
【図３５】データ比較回路の構成の一例を示すブロック図である。
【図３６】第一判定回路の構成の一例を示すブロック図である。
【図３７】論理回路の論理テーブルを示す図である。
【図３８】第二判定回路の構成の一例を示すブロック図である。
【図３９】第２実施形態に係る画像読取装置におけるすじ除去回路の構成の一例を示すブロック図である。
【図４０】画素位置算出回路の動作説明のために各読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図（その１）である。
【図４１】画素位置算出回路の動作説明のために各読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図（その２）である。
【図４２】画素位置算出回路の動作説明のために各読み取り画像データを主走査１３画素×副走査５画素のウインドウで示した図（その３）である。
【図４３】第一置換回路の構成の一例を示すブロック図である。
【図４４】第一選択回路の構成の一例を示すブロック図である。
【図４５】第二選択回路の論理テーブルを表す図である。
【図４６】第２実施形態に係る画像読取装置におけるすじ補正回路の構成の他の例（第二構成例）を示すブロック図である。
【図４７】第２実施形態に係る画像読取装置における信号処理系の要部の構成の他の例を示すブロック図である。
【図４８】連続性検出回路の構成の一例を示すブロック図である。
【図４９】主走査Ｎ画素×副走査Ｍラインのウインドウを示す図である。
【図５０】主走査Ｎ画素×副走査Ｍラインのウインドウにおける注目画素列を示す図である。
【図５１】従来技術の課題を説明するための図であり、（Ａ）は副走査方向の横線を、（Ｂ）は誤検知による補正後の横線をそれぞれ示している。
【符号の説明】
１０…原稿搬送装置（ＡＤＦ）、３０…読取光学系、３６Ａ…白黒用ＣＣＤセンサ、３６Ｂ…カラー用ＣＣＤセンサ、４１Ａ，４１Ｂ，４１Ｒ，４１Ｇ，４１Ｂ，４２Ｇ…画素列、５１…ＣＣＤ駆動回路、５７，５７′…すじ補正回路、６２，６２Ａ，６２Ｂ，６６…すじ検知回路、６２，６７…すじ除去回路、７１…データ比較ブロック、７２…周辺参照ブロック、７５…画像領域すじ検知回路、７６…非画像領域すじ検知回路、７７…スレッショールドレベル補正回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image reading apparatus such as a copier, a facsimile, and a scanner that reads an image drawn on a document from a document to be read. The present invention relates to an image reading device that reads an image.
[0002]
[Prior art]
The image reading apparatus includes a method in which an original is placed on a platen glass and an image on the original is read while moving a reading optical system. 2. Description of the Related Art There is known a system in which an image on a sheet-shaped document is read while a sheet-shaped document is moved by a transport device. Comparing the two, in order to increase the reading speed of the document image, the latter image reading device that moves the sheet-shaped document is more advantageous than the former image reading device that moves the reading optical system.
[0003]
However, in the case of the latter image reading apparatus, if dust adhering to the document contaminates the contact glass at the document reading position or adheres to the contact glass, the reading optical system is fixed at the document reading position. , The dirt and dust are always read. As a result, a streak-like noise, that is, a streak-like noise in the document conveyance direction (sub-scanning direction) is generated in the image reading result.
[0004]
Conventionally, various techniques have been proposed in order to solve the problems inherent in the image reading apparatus of the automatic document feeding system. For example, a plurality of reading units are provided to read a document image, and the image data read by the plurality of reading units are compared with each other. If the difference is equal to or more than a predetermined threshold level, foreign matter such as dust is detected. Is a technique for determining that the image data exists on the optical path of one of the reading means, and selecting and outputting image data read by the other reading means (for example, see Patent Documents 1 and 2).
[0005]
In these conventional techniques, for example, image data read by two reading units are compared, and if the comparison result shows a difference equal to or more than a predetermined threshold level, the image data of the pixel is set to logic “1”. If there is no difference, it is set to logic “0”, and the comparison result is developed into a window of N pixels in the main scanning direction and M lines in the sub-scanning direction shown in FIG. . Then, as shown in FIG. 50, when all the pixel data of the pixel row of interest becomes logic “1”, it is determined that streak-like noise has occurred in the pixel row.
[0006]
[Patent Document 1]
JP 2000-152008 A
[Patent Document 2]
JP-A-2002-158835
[0007]
[Problems to be solved by the invention]
However, it is difficult to reliably detect foreign matters such as low-concentration dust in any of the above-described conventional techniques, and if the threshold level is set small and the detection sensitivity is raised to perform the detection with certainty, the specific Even if no dust exists in the image area, the dust is erroneously detected as dust and noise removal is corrected for image data that does not need to be removed, so that the image deteriorates. There was a problem.
[0008]
Further, for example, if a shift occurs in the image data of a plurality of reading units at the same reading position due to a change in the document conveyance speed, an image in which noise components exist even though the image data is normal image data. It may be erroneously detected as data. At this time, if the original image is a vertical line in the main scanning direction, there is almost no influence of the erroneous detection. However, as shown in FIG. As shown in FIG. 51B, the image is determined to be a streak and is corrected so that the edge of the horizontal line becomes uneven, so that the output image becomes a wavy horizontal line, and the image is significantly deteriorated.
[0009]
The present invention has been made in view of the above problems, and has as its object to eliminate foreign substances such as low-concentration dust without erroneous detection even when the conveyance speed of a document fluctuates. It is another object of the present invention to provide an image reading apparatus capable of reliably detecting an image and reliably removing streak-like noise caused by the detection.
[0010]
[Means for Solving the Problems]
An image reading apparatus according to the present invention is provided with a transport unit that transports a document to a reading position and a predetermined interval in a sub-scanning direction corresponding to a transport direction of the document transported by the transport unit. A plurality of reading means for reading a document image while scanning the original conveyed in the main scanning direction corresponding to a direction orthogonal to the direction of conveyance of the original, and a plurality of images obtained by reading by the plurality of reading means A detection unit that detects a noise component on the image data based on the data, wherein the detection unit compares the plurality of image data on a pixel-by-pixel basis, based on a comparison result of the comparison unit. First determining means for determining whether or not a noise component is present in the target pixel; A second determining means for determining whether a minute exists or not, and a specifying means for specifying a pixel having a noise component based on each determination result of the first and second determining means. ing.
[0011]
In the image reading device having the above configuration, when detecting whether or not a noise component is present in a pixel of interest based on a comparison result obtained by comparing a plurality of image data in pixel units, the first determination unit Noise detection is performed with reference to not only the determination result of the target pixel but also the determination results of the peripheral pixels of the target pixel by the second determination unit. This makes it possible to reliably detect streak-like noise generated in the sub-scanning direction due to the attachment of dust without being affected by fluctuations in the document conveyance speed. In particular, even if a deviation occurs in a horizontal line in the sub-scanning direction due to a change in the conveyance speed of the document, all of the pixel rows of the horizontal line are not erroneously determined as streak-like noise. Erroneous detection of the horizontal line can be prevented.
[0012]
Further, another image reading apparatus according to the present invention is provided with a conveying unit for conveying a document to a reading position and a predetermined interval in a sub-scanning direction corresponding to a conveying direction of the document conveyed by the conveying unit. A plurality of reading means for reading a document image while scanning the document conveyed to the reading position in a main scanning direction corresponding to a direction orthogonal to the document conveyance direction; and And a noise detecting means for detecting a noise component on the image data based on a plurality of image data obtained by the reading by the plurality of reading means.
[0013]
In another image reading apparatus having the above configuration, the noise detection unit detects a noise component in a non-image leading-edge non-image area, which is a blank part of the original, so that disturbance such as a density change of the original image in the leading non-image area. Since there is almost no influence and the detection sensitivity can be increased by setting the detection reference level small, foreign substances such as dust with low density can be reliably detected. Further, even if the detection reference level is reduced and the detection sensitivity is set to be high, a pixel in which a noise component due to a foreign substance such as dust does not exist is not erroneously detected as a pixel in which a noise component exists. Correction processing for noise removal can be performed reliably.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0015]
[First Embodiment]
FIG. 1 is a side sectional view showing a schematic configuration of a main part of a black-and-white type image reading apparatus according to a first embodiment of the present invention. The image reading apparatus according to the present embodiment includes an automatic document feeder (hereinafter, abbreviated as “ADF”) 10, and a sheet-shaped document (hereinafter simply referred to as “document”) to be read by the ADF 10. (Referred to as “constant velocity transfer” (CVT) mode) that reads an image from the original 20 while moving the original 20.
[0016]
That is, in the CVT mode, the originals 20 placed on the original placing table 11 of the ADF 10 are transported one by one to the transport roller 13 by the draw-in roller 12, and the transport direction is changed by the transport roller 13 to guide the document 20 to the contact glass 14. Is done. Then, the document 20 is conveyed on the contact glass 14 in parallel with the contact glass 14. At this time, an image on the document 20 is read as described later. Thereafter, the document 20 for which the image reading has been completed is discharged onto the discharge tray 16 of the ADF 10 by the discharge roller 15.
[0017]
On the contact glass glass 14, an original 20 conveyed there is irradiated by an exposure lamp 31. The light reflected by the irradiation is changed in the optical path by the first mirror 32, the second mirror 33, and the third mirror 34, then reduced by the lens 35, and is, for example, a CCD (Charge Coupled Device) type photoelectric conversion element. An image is formed on an imaging surface of a line sensor (hereinafter, referred to as “CCD sensor”) 36A.
[0018]
The exposure lamp 31, the first mirror 32, the second mirror 33, the third mirror 34, the lens 35, and the CCD sensor 36A move the image on the document 20 in the main scanning direction corresponding to the direction orthogonal to the direction of conveyance of the document. The reading optical system 30 for reading while scanning is constituted. As a result, an image drawn on the document 20 conveyed on the contact glass 14 is photoelectrically converted in pixel units by the CCD sensor 36A and is output as an analog image signal.
[0019]
FIG. 2 is a configuration diagram showing an example of the outline of the monochrome CCD sensor 36A. As is clear from FIG. 2, the CCD sensor 36A has a plurality of, for example, two pixel columns (photoelectric conversion) in which light receiving cells (pixels) 40 such as 10 μm × 10 μm photodiodes are linearly arranged by n pieces. (Element row) 41 and 42. These pixel rows 41 and 42 are provided at a predetermined distance in the sub-scanning direction, and the downstream reading position A and the upstream reading position B on the conveyance path of the original located on the contact glass 14 are provided. The document image is read while scanning in the main scanning direction.
[0020]
FIG. 3 is a block diagram illustrating a functional configuration example of the CCD sensor 36A. As is apparent from FIG. 3, a shift gate 43A is arranged on one side of the pixel column 41 along the arrangement direction of the pixels 40, and a shift register 44A is arranged outside the pixel column 41 along the arrangement direction of the pixels 40. ing. The shift gate 43A, when supplied with the shift pulse SH, moves the charges that have been photoelectrically converted and accumulated in each pixel (light receiving cell) 40 of the pixel row 41 to the shift register 44A at the same time. The shift register 44A is transfer-driven by transfer pulses φ1 and φ2 having phases opposite to each other, and sequentially transfers the charges transferred from the pixel column 41.
[0021]
The charges transferred by the shift register 44A are sequentially transferred to the output unit 48A made of, for example, a floating diffusion through the final transfer gate 47A by applying the final transfer pulse LH to the final transfer gate 47A. It is converted into a signal and output as an analog image signal A at the downstream reading position A. The output unit 48A resets the charge after the output of the analog image signal A by the application of the reset pulse RS.
[0022]
The pixel column 42 has the same configuration as the pixel column 41 and performs the same reading operation. That is, a shift gate 43B is arranged on one side of the pixel column 42 along the pixel arrangement direction, and a shift register 44B is arranged outside the pixel column 42 along the arrangement direction of the pixels 40. The electric charge transferred from the shift register 44B to the output section 48B through the final transfer gate 47B is converted into an electric signal at the output section 48B and output as an analog image signal B at the upstream reading position B.
[0023]
Here, as an example, one shift register 44A, 44B is disposed on one side of each of the pixel columns 41, 42, and the charges of all the pixels of the pixel columns 41, 42 are output by one system. Although the case has been described as an example, the shift registers are arranged on both sides of the pixel columns 41 and 42, and the charges of the odd-numbered pixels and the even-numbered pixels of the pixel columns 41 and 42 are distributed and transferred in parallel by two systems. It is also possible to adopt a configuration for outputting. By adopting this configuration, charge can be read (transferred) at twice the speed as compared with the case where reading is performed by one system, so that a high-speed reading operation can be realized.
[0024]
The pixel rows 41 and 42 are arranged at intervals of, for example, 100 μm in the sub-scanning direction. This interval is an interval corresponding to 10 scanning lines of the read image. When this interval is converted into the distance between the upstream reading position B and the downstream reading position A on the document conveyance path, at a resolution of 400 dots / inch, an interval of 635 μm (= 10 × 25400 ÷ 400) and a resolution of 600 dots / inch In this case, the interval is 423 μm (= 10 × 25400 ÷ 600). In the present embodiment, the interval is set to 10 lines, but this is merely an example, and it is desirable to determine this interval based on the frequency of occurrence of dust to be detected.
[0025]
Here, a specific example of determining the line interval of the CCD sensor 36A, that is, the interval between the pixel rows 41 and 42 will be described with reference to FIG. FIG. 4 shows an example of the relationship between the size of dust and the frequency of occurrence of dust adhering to the contact glass 14 and the total occurrence ratio. The horizontal axis represents the size of dust and the vertical axis represents the occurrence frequency and total occurrence ratio. Each is represented.
[0026]
In order to eliminate the influence of dust having a size of 600 μm or less, which accounts for 95% of the generated dust, the interval between the reading positions may be designed to be 635 μm obtained by adding a predetermined size to 600 μm. Each original image (a line image for one line) at each of the reading positions separated at such an interval forms an image on the imaging surface of the CCD sensor 36A by passing through the reading optical system 30 shown in FIG. The photoelectric conversion is performed by the columns 41 and 42.
[0027]
The pixel row 41 corresponding to the downstream reading position A outputs an analog image signal A representing the density of each of the n pixels constituting one line in each predetermined main scanning cycle. That is, since an image for one line is read every one main scanning cycle, the main scanning cycle may be hereinafter referred to as a line cycle. Similarly, the pixel row 42 corresponding to the reading position B on the upstream side also outputs an analog image signal B representing the density of each of n pixels in each main scanning cycle.
[0028]
As described above, the 100 μm interval between the pixel rows 41 and 42 corresponding to the downstream reading position A and the upstream reading position B is an interval corresponding to 10 scanning lines. Therefore, if there is no change in the document conveying speed, the analog image signal A corresponding to the downstream reading position A has an image signal whose phase is delayed by 10 lines from the analog image signal B corresponding to the upstream reading position B. It becomes.
[0029]
FIG. 5 is a block diagram illustrating an example of a configuration of a signal processing system in the monochrome image reading apparatus according to the first embodiment.
[0030]
In FIG. 5, the CCD sensor 36A outputs analog image signals A and B by being driven by the CCD drive circuit 51, respectively. The CCD drive circuit 51 generates various timing signals and clock signals, specifically, the above-described shift pulse SH, transfer pulses φ1 and φ2, final transfer pulse LH, reset pulse RS, and the like, and uses these signals to control the CCD sensor 36A. Drive.
[0031]
Analog image signals A and B output from the CCD sensor 36A are sampled and held by sample and hold circuits 52A and 52B, amplified by amplifier circuits 53A and 53B, and then digitized by A / D conversion circuits 54A and 54B. It is output as digital image data (hereinafter, simply referred to as “image data”) A and B. These image data A and B are subjected to correction processing corresponding to the sensitivity variation of the CCD sensor 36A and the light amount distribution characteristics of the reading optical system 30 (see FIG. 1) in the shading correction circuits 55A and 55B.
[0032]
The digital image data A that has passed through the shading correction circuit 55A is directly input to the streak correction circuit 57, and the digital image data B that has passed through the shading correction circuit 55B is input to the streak correction circuit 57 via the delay circuit 56. The delay circuit 57 delays the image data B by a delay time equivalent to 10 lines and outputs (synchronizes) the image data A with the image data having the same phase. The synchronized image data A and B are supplied to a streak correction circuit 57. The streak correction circuit 57 performs each process of detecting streaks and removing streaks on the input image data A and B, and transfers the processed data to the subsequent image processing circuit 58.
[0033]
The subsequent image processing circuit 58 performs image processing such as color space conversion processing, enlargement / reduction processing, background removal processing, and binarization processing on the image data A and B that have been subjected to the streak correction processing. The CPU 59 is a unit that controls each unit of the image reading device. Specifically, the CPU 59 sets the drive cycle of the CCD sensor 36A performed by the CCD drive circuit 51, controls the gain of the amplifier circuits 53A and 53B, controls the shading correction circuits 55A and 55B, controls the constant of the streak correction circuit 57, and the like. I do.
[0034]
FIG. 6 is a block diagram showing an example of a specific configuration of the streak correction circuit 57. As is clear from FIG. 6, the streak correction circuit 57 according to this configuration example has a configuration including data conversion circuits 61A and 61B, a streak detection circuit 62, a streak determination circuit 63, and a streak removal circuit 64.
[0035]
The data conversion circuits 61A and 61B perform data conversion on the image data A and B, respectively, as described later. The streak detection circuit 62 detects a noise component on the image data A by comparing the image data A output from the data conversion circuit 61A with the image data B output from the data conversion circuit 61B, and will be described later. Outputs streak detection data.
[0036]
The streak determination circuit 63 detects a density change point in the main scanning direction included in the image data A, and outputs streak determination data based on the detection result and the streak detection data from the streak detection circuit 62. The streak removing circuit 64 uses the image data A output from the shading correction circuit 55A and the image data B output from the delay circuit 56 based on the streak determination data from the streak determination circuit 63, and has no noise component. The image data is generated and output to the subsequent image processing circuit 58.
[0037]
Hereinafter, the details of the data conversion circuits 61A and 61B, the streak detection circuit 62, and the streak removal circuit 64 will be sequentially described.
[0038]
First, the data conversion circuits 61A and 61B will be described. The data conversion circuits 61A and 61B are configured by a RAM, for example, as shown in FIG. FIG. 7 representatively shows a RAM 65 constituting one data conversion circuit. This RAM 65 stores a data conversion table. When the image data A / B is input as address data of the RAM 65, the data written at that address is output as converted image data. Therefore, various data conversions can be performed by rewriting the data conversion table stored in the RAM 26.
[0039]
In this embodiment, the case where a RAM is used as the data conversion circuits 61A and 61B is described as an example. However, the present invention is not limited to this. Means other than the RAM may be used as the conversion circuits 61A and 61B.
[0040]
FIG. 8 is a diagram illustrating an example of a relationship between input data and output data of the data conversion table. In the RAM 65, a data conversion table indicating a non-linear relationship as shown in FIG. 8 is written.
[0041]
By using the data conversion table of the input / output relationship shown in FIG. 8 as the relationship between the input data and the output data, in a region where the value of the input data is small, the change amount ΔDO1 of the output data is smaller than the change amount ΔDO1 of the input data. In a region where the value of the input data is large, the change amount ΔDO2 of the output data is smaller than the change amount ΔDI2 of the input data.
[0042]
Therefore, the difference between the plurality of image data is enlarged in a region where the value of the input data is small, and reduced in a region where the value of the input data is large. Since the value of the image data represents the density of the image, the data conversion of the relationship shown in FIG. 8 suppresses a difference between a plurality of image data in an image region having a high density and a plurality of image data in an image region having a low density. The difference between the data will be emphasized. The image data A and B that have been converted in such a non-linear conversion relationship are input to the streak detection circuit 62.
[0043]
The present invention is characterized by a specific configuration of the streak detection circuit 62 and its detection operation. The streak detection circuit 62 will be specifically described below with reference to two embodiments.
[0044]
(First embodiment)
FIG. 9 is a block diagram illustrating an example of the configuration of the streak detection circuit 62A according to the first embodiment. As is clear from FIG. 9, the streak detection circuit 62A according to the present embodiment includes a data comparison block (comparing means) 71 and a peripheral reference block 72.
[0045]
Image data A and image data B each representing the density of n pixels are input to the data comparison block 71 for each line cycle (main scanning cycle). Here, the image data B corresponds to the original image read at the upstream reading position B, but is delayed by 10 lines by the delay circuit 56 (see FIG. 5), so that the downstream reading is performed. It is synchronized with the image data A corresponding to the document image read at the position A. Therefore, if there is no change in the document conveying speed, the image data A and the image data B input to the data comparison block 71 represent the read images corresponding to the same line on the document, respectively. It is a kimono.
[0046]
However, if dust or the like adheres to the downstream reading position A, the image data of the pixel corresponding to the position where the dust adheres in the image data A corresponding to the downstream reading position A is affected by the dust. It is considered that the density of the pixel is significantly higher than the density of the pixel represented by the image data B. Therefore, based on such a premise, the data comparison block 71 indicates that if the image data A is significantly higher than the image data B, the image data A may be affected by dust. The result of the comparison is output.
[0047]
FIG. 10 is a block diagram showing an example of a specific configuration of the data comparison block 71. As is clear from FIG. 10, the data comparison block 71 according to this example has a configuration including a comparison circuit 711, a subtraction circuit 712, a comparison circuit 713, and an AND circuit 714.
[0048]
In the data comparison block 71, the comparison circuit 711 compares the image data A and the image data B, and outputs a logical "1" signal when the former is larger than the latter, and outputs a logical "0" otherwise. Is output. The subtraction circuit 712 subtracts the image data B from the image data A, and outputs a difference AB between the image data A and the image data B. The comparison circuit 713 compares the difference AB obtained by the subtraction circuit 712 with a predetermined threshold level set by the CPU 59 (see FIG. 5), and the difference AB is smaller than the threshold level. If it is high, a signal of logic "1" is output, otherwise, a signal of logic "0" is output. Thus, it is determined whether or not the difference AB is significant.
[0049]
The AND circuit 714 calculates the logical product of the output signals of the comparison circuits 711 and 713 and outputs the result as a comparison result. That is, the AND circuit 714 determines that the density of the pixel corresponding to the image data A is higher than the density of the pixel corresponding to the image data B, and that there is a remarkable density difference between the two pixels that is equal to or greater than a predetermined threshold level. In this case, a signal of logic "1" is output as a comparison result; otherwise, a signal of logic "0" is output as a comparison result.
[0050]
Since the image data A and the image data B which are input to and compared with the data comparison block 71 are image data converted by the data conversion circuits 61A and 61B (see FIG. 6), the image data A and the image data B in the image area where the density is high are high. The difference between the image data A and B is suppressed, and the difference between the image data A and B is emphasized in an image region having a low density. For this reason, even if the threshold level is constant, the detection sensitivity of dust and the like is higher in the low density area than in the high density area. In general, erroneous detection of dust or the like is likely to occur at a high image density. Therefore, according to the streak detection circuit 62A according to the present embodiment for detecting dust with a detection sensitivity corresponding to the image density, streak-like noise can be accurately detected. Can be detected.
[0051]
In the following, for convenience, the output signal of the AND circuit 714, that is, the comparison result of the data comparison block 71 is referred to as a dust determination bit.
[0052]
As described above, the image data A and the image data B for one line (n pixels) are input to the data comparison block 71 for each line cycle. In the data comparison block 71, the above-described processing is performed for each pixel constituting one line, and an n-bit serial number of dust determination bits indicating for each pixel whether or not the image data A is affected by dust. Data is output from the AND circuit 714 every line cycle.
[0053]
When the document conveying speed is constant, it is possible to determine that streaks appear on the read image by setting the dust determination bit to logic "1". However, since the conveyance speed of the document actually fluctuates, it cannot be immediately determined that a streak appears on the read image just because the dust determination bit becomes logic "1".
[0054]
Since the change in the transport speed of the document occurs when the document hits the roller or leaves the roller, the phase shift between the image data A and the image data B due to the change in the transport speed is about 2 to 3 line cycles. It is thought that it only lasts. On the other hand, the generation of streaks due to the attachment of dust lasts for at least several tens of line cycles. Therefore, when the dust determination bit corresponding to a specific pixel becomes logic "1" continuously over a period of 5 to 10 lines, the dust is not caused by the fluctuation of the document conveyance speed but is caused by the adhesion of dust. Then you can think that such a situation is happening.
[0055]
Therefore, as shown in FIG. 11, the comparison result (dust determination bit) of the data comparison block 71 is developed in a window of N pixels in the main scanning direction and M lines in the sub-scanning direction, and the central pixel row in the main scanning direction is displayed. When all the pixel data of the target pixel column becomes logical “1”, it can be determined that a streak has occurred in the target pixel column.
[0056]
However, if a shift occurs in a horizontal line in the sub-scanning direction due to a change in the document conveyance speed, for example, the comparison result is logic “1” on the right and left sides of the pixel row of interest. Therefore, if all the target pixel columns are logic “1” and all of the left and right regions except the target pixel column are logical “0”, it is determined that a streak has occurred in the target pixel column. It is considered that erroneous detection of a horizontal line in the sub-scanning direction can be prevented.
[0057]
The peripheral reference block 72 in FIG. 9 is provided after the data comparison block 71 based on such a concept. An example of a specific configuration of the peripheral reference block 72 is shown in FIG. Here, as an example, a case where the comparison result of the data comparison block 71 is developed in a window of 11 pixels in the main scanning direction and 5 lines (N = 11, M = 5) in the sub-scanning direction will be described.
[0058]
As is clear from FIG. 12, the peripheral reference block 72 according to the present example includes a main scanning delay circuit 721, a pixel column reference circuit of interest (first determination unit) 722, and a left and right region reference circuit (second determination unit) 723. , 724 and an AND circuit (specification means) 725. The main scanning delay circuit 721 generates a signal obtained by delaying the comparison result of the data comparison block 71 by 0 to 10 (= N−1) pixels in the main scanning direction. Thereby, the comparison result 5 delayed by five pixels becomes the result of the target pixel.
[0059]
FIG. 13 is a block diagram illustrating an example of a specific configuration of the main scanning delay circuit 721. As is clear from FIG. 13, the main scanning delay circuit 721 according to the present example has a configuration in which ten flip-flop (FF) circuits 7211-1 to 7211-10 are cascaded. In the main scanning delay circuit 721, the input of the first stage FF circuit 7211-1, that is, the comparison result of the data comparison block 71 becomes the comparison result 0 as it is, and the output of the first stage FF circuit 7211-1 becomes the comparison result 1 The output of the tenth stage FF circuit 7211-10 becomes the comparison result 10.
[0060]
The target pixel column reference circuit 722 generates a signal obtained by delaying the comparison result 5 for the target pixel by 0 to 4 (= M−1) lines in the sub-scanning direction, and takes the logical product of the delayed signals. That is, when the comparison result of all the pixels of interest in the five lines in the sub-scanning direction is logical "1", the logical product is logical "1", and the logical product is output as reference result 1.
[0061]
FIG. 14 is a block diagram illustrating an example of a specific configuration of the target pixel column reference circuit 722. As is apparent from FIG. 14, the pixel column of interest reference circuit 722 according to the present example includes four line memories 7221 to 7224 and an AND circuit 7225. Here, each of the line memories 7221 to 7224 is constituted by a FIFO (First-In First-Out; first-in first-out) memory. These line memories 7221 to 7224 are cascaded as shown in FIG. 14 and constitute a shift register for sequentially shifting the comparison result (dust determination bit) 5 of the main scanning delay circuit 721.
[0062]
Each of the line memories 7221 to 7224 is configured to store n-bit serial data, and the bit data input to these line memories is output from the line memory after one line cycle. Therefore, when a dust determination bit corresponding to a certain pixel is output from the main scanning delay circuit 721, each of the dust determination bits corresponding to each pixel one to four lines ahead of the pixel is output from the line memories 7221 to 7224. Bits will be output.
[0063]
The dust determination bits delayed by the line memories 7221 to 7224 are input to the AND circuits 7225, respectively. The AND circuit 7225 calculates the logical product of the dust determination bits delayed by 0 to 4 lines in the sub-scanning direction, and when all of the dust determination bits are logic “1”, that is, the pixels are affected by the dust. If a determination is made that five consecutive lines have been made at a common position on the main scanning line, a signal of logic "1" is output. Otherwise, a signal of logic "0" is output.
[0064]
The target pixel column reference circuit 722 refers to the target pixel column to determine whether or not the dust determination bits of all the pixels of the five lines are logic “1”. By referring to the left and right regions except for the target pixel column, it is detected whether or not there is a column in which all the logic is "0", and the detection result is output as reference results 1 and 2.
[0065]
FIG. 15 is a block diagram illustrating an example of a specific configuration of the left and right region reference circuits 723 and 724. Since the left and right region reference circuits 723 and 724 have exactly the same configuration, the following description will be made using the left and right region reference circuit 723 as an example. As is clear from FIG. 15, the left and right region reference circuit 723 according to the present example includes five main scan reference circuits 7231 to 7235 and an OR circuit provided corresponding to the comparison results 0 to 4 of the main scan delay circuit 721. 7236.
[0066]
The main scanning reference circuits 7231 to 7235 generate signals obtained by delaying the comparison results 0 to 4 by 0 to 4 (M−1) lines in the sub-scanning direction, and take the NAND of the respective delayed signals. That is, when the comparison result (dust determination bit) of all the pixels in the sub-scanning direction is logic “0”, the result of the logical product is logic “1”. Each logical product of the main scanning reference circuits 7231 to 7235 is input to the OR circuit 7236. The OR circuit 7236 calculates the logical sum of the logical product of the main scanning reference circuits 7231 to 7235. That is, when any one of the logical product results of the five main scanning reference circuits 7231 to 7235 becomes logical "1", the OR circuit 7236 outputs a signal of logical "1". The OR output of the OR circuit 7236 becomes the reference result 0.
[0067]
The left and right region reference circuit 724 also has exactly the same configuration as the left and right region reference circuit 723, and its output is the reference result 2. The reference results 0 and 2 of the left and right region reference circuits 723 and 724 are provided to the AND circuit 725 together with the reference result 1 of the target pixel column reference circuit 722 as shown in FIG. The AND circuit 725 calculates the logical product of these reference results 0, 1 and 2, and outputs a logical "1" signal when all of them are logical "1". This signal becomes the streak detection data.
[0068]
FIG. 16 is a block diagram illustrating an example of a specific configuration of the main scanning reference circuits 7231 to 7235. Since the five main scanning reference circuits 7231 to 7235 have exactly the same configuration, the main scanning reference circuit 7231 will be described here as an example. As is clear from FIG. 16, the main scanning reference circuit 7231 according to the present example includes four line memories 7241 to 7244 and an AND circuit 7245. Here, each of the line memories 7241 to 7244 is constituted by a FIFO memory.
[0069]
These line memories 7241 to 7244 are cascaded as shown in FIG. 16 and constitute a shift register for sequentially shifting the comparison result (dust determination bit) 0 of the main scanning delay circuit 721. Each of the line memories 7241 to 7244 is configured to store n-bit serial data, and the bit data input to these line memories is output from the line memory after one line cycle. Therefore, when a dust determination bit corresponding to a certain pixel is output from the main scanning delay circuit 721, each of the dust determination bits corresponding to each pixel one to four lines ahead of the pixel is output from the line memories 7241 to 7244. Bits will be output.
[0070]
The signals delayed by the line memories 7241 to 7244 are input to the NAND circuit 7245, respectively. The NAND circuit 7245 performs a NAND operation on the dust determination bits obtained by delaying the comparison result 0 by 0 to 4 lines in the sub-scanning direction, and when all the dust determination bits are logic “0”, the NAND circuit 7245 outputs the logical “1”. A signal is output, and otherwise, a signal of logic "0" is output.
[0071]
As described above, in the streak detection circuit 62A according to the first embodiment, the comparison result (dust determination bit) between the image data A and the image data B is stored in a window of N pixels in the main scanning direction and M lines in the sub-scanning direction. At the same time, the pixel row at the center in the main scanning direction is set as a target pixel row, and when all the pixel data of the target pixel row becomes logic “1”, it is determined that a streak has occurred in the target pixel row. Thus, it is possible to reliably detect the streak-like noise generated in the sub-scanning direction due to the attachment of dust without being affected by the fluctuation of the document conveyance speed.
[0072]
In addition, when there is a pixel row in which the target pixel row is all logic “1” and all the logic “0” exists in the left and right regions except the target pixel row, it is determined that a streak has occurred in the target pixel row. This makes it possible to reliably detect streak noise.Especially, even if a shift occurs in a horizontal line in the sub-scanning direction due to a change in the conveyance speed of the document, the entire line of pixel lines has a streak noise. Therefore, it is possible to prevent erroneous detection of a horizontal line in the sub-scanning direction.
[0073]
Further, in the streak detection circuit 62A according to the present embodiment, means for changing the number N of pixels in the main scanning direction in the window (see FIG. 11) of the comparison result (dust determination bit) of the data comparison block 71 is referred to as a target pixel column. The width of the streak detected by the streak detection circuit 62A in the main scanning direction can be changed by providing the circuit 722 and the left and right region reference circuits 723 and 724 and appropriately changing the number of pixels N by the means. This makes it possible to arbitrarily set the width of the noise to be detected.
[0074]
By the way, a document always has a margin around the image area, that is, at the end of the document. Naturally, no image is formed in this margin, and the density is constant. Therefore, when detecting the streak, it is considered that there is no disturbance at all. The streak detection circuit 62B according to the second embodiment described below is based on such an idea.
[0075]
(Second embodiment)
FIG. 17 is a block diagram illustrating an example of a configuration of a streak detection circuit 62B according to the second embodiment. As is apparent from FIG. 17, the streak detection circuit 62B according to the present embodiment includes a first and second area signal generation circuits 73 and 74, an image area streak detection circuit 75, a non-image area streak detection circuit 76, and a threshold. The configuration has a level correction circuit 77.
[0076]
The first area signal generation circuit 73 generates a main scanning area signal and a sub-scanning area signal based on a page synchronization signal given in a page cycle and a line synchronization signal given in a line cycle. The second area signal generation circuit 74 generates an image area signal and a tip area signal based on the main scanning area signal and the sub-scanning area signal generated by the first area signal generation circuit 73.
[0077]
FIG. 18 shows the relationship among the waveforms of the main scanning area signal, the sub-scanning area signal, the image area signal, and the leading edge area signal for the entire original, the original image area, and the leading edge area (non-image area) of the original. FIG. 19 shows a timing relationship among the main scanning area signal, the sub-scanning area signal, the image area signal, and the leading edge area signal.
[0078]
Here, as an example, the distances from the leading edge of the document to the start position and the end position of the leading edge region of the document are 5 mm and 15 mm, respectively. The distances of 5 mm and 15 mm correspond to 118 dots (= 5.0 ÷ 25.4 × 600) and 354 dots (= 15.0 ÷ 25.4 × 600) at a resolution of 600 dots / inch. If the distance from the leading edge of the document to the start position of the image area is 20 mm, this distance 20 mm corresponds to 472 dots (= 20.0 / 25.4 × 600).
[0079]
Therefore, in the timing chart of FIG. 19, assuming that the period of the main scanning area signal is T0, the time T1 from the rising timing of the sub-scanning area signal to the rising timing of the leading edge area signal is 118T0, and from the rising timing of the sub-scanning area signal. The time T2 until the fall timing of the leading edge region signal is 354T0. The time T3 from the rising timing of the sub-scanning area signal to the rising timing of the image area signal is 472T0.
[0080]
The image area streak detecting circuit 75 operates in a period in which the image area signal given from the second area signal generating circuit 74 is at a high level (logic "1"), that is, in the image area, and the image output from the data conversion circuit 61A. By comparing the data A with the image data B output from the data conversion circuit 61B, a streak-like noise component included in the image data A is detected.
[0081]
The non-image area streak detecting circuit 76 is in an operation state in a period when the leading edge area signal supplied from the second area signal generating circuit 74 is at a high level, that is, in the original leading edge area (non-image area), and is output from the data conversion circuit 61A. By comparing the image data A with the image data B output from the data conversion circuit 61B, a streak-like noise component included in the image data A is detected.
[0082]
The operation of the image area streak detection circuit 75 and the operation of the non-image area streak detection circuit 76 are different only in that streak detection is performed in the image area or in the document leading edge area (non-image area). Basically, the same circuit configuration can be used. In this embodiment, the same circuit configuration is used, and the specific configuration of the image area streak detection circuit 75 will be described as a representative.
[0083]
However, as a threshold level serving as a reference for the streak detection, a threshold level 1 or a threshold level 2 set by the CPU 59 (see FIG. 5) is set in the image area streak detection circuit 75 as described later. On the other hand, the threshold level 1 is always applied to the non-image area streak detection circuit 76. Here, the magnitude relation between the threshold level 1 and the threshold level 2 is such that the threshold level 1 <the threshold level 2.
[0084]
FIG. 20 is a block diagram illustrating an example of a specific configuration of the image area streak detection circuit 75. As is clear from FIG. 20, the image area streak detection circuit 75 according to the present example includes a data comparison block 751 and a continuity detection block 752.
[0085]
Image data A and image data B each representing the density of n pixels are input to the data comparison block 751 for each line cycle (main scanning cycle). Here, the image data B corresponds to the original image read at the upstream reading position B, but is delayed by 10 lines by the delay circuit 56 (see FIG. 5), so that the downstream reading is performed. It is synchronized with the image data A corresponding to the document image read at the position A. Therefore, if there is no change in the document conveyance speed, the image data A and the image data B input to the data comparison block 751 each represent a read image corresponding to the same line on the document, and the two should originally match. It is a kimono.
[0086]
However, if dust or the like adheres to the downstream reading position A, the image data of the pixel corresponding to the position where the dust adheres in the image data A corresponding to the downstream reading position A is affected by the dust. It is considered that the density of the pixel is significantly higher than the density of the pixel represented by the image data B. Therefore, based on such a premise, the data comparison block 751 indicates that if the image data A is significantly higher than the image data B, the image data A may be affected by dust. The result of the comparison is output.
[0087]
As apparent from FIG. 20, the data comparison block 751 includes a comparison circuit 7511, a subtraction circuit 7512, a comparison circuit 7513, and an AND circuit 7514. The comparison circuit 7511 compares the image data A and the image data B, and outputs a signal of logic “1” when the former is larger than the latter, and outputs a signal of logic “0” otherwise. The subtraction circuit 7512 subtracts the image data B from the image data A, and outputs a difference AB between the image data A and the image data B.
[0088]
The comparison circuit 7513 compares the difference AB obtained by the subtraction circuit 7512 with the threshold level 1 or the threshold level 2, and when the difference AB is higher than the threshold level, the logic " A signal of "1" is output, and otherwise, a signal of logic "0" is output. Thus, it is determined whether or not the difference AB is significant. In the case of the non-image area streak detecting circuit 76, the comparison reference level is fixed to the threshold level 1 as described above.
[0089]
The AND circuit 7514 calculates the logical product of the output signals of the comparison circuits 7511 and 7513, and outputs the logical product as the comparison result. That is, the AND circuit 7514 determines that the density of the pixel corresponding to the image data A is higher than the density of the pixel corresponding to the image data B, and that the threshold level between the two pixels is not less than the threshold level 1 or the threshold level 2 or more. If there is a large density difference, a signal of logic "1" is output as a comparison result, otherwise, a signal of logic "0" is output as a comparison result.
[0090]
In the following, for convenience, the output signal of the AND circuit 7514, that is, the comparison result of the data comparison block 751 is referred to as a dust determination bit.
[0091]
By the way, as described above, the image data A and the image data B for one line (n pixels) are input to the data comparison block 751 for each line cycle. In the data comparison block 751, the above-described processing is performed for each pixel constituting one line, and an n-bit dust determination bit composed of dust determination bits indicating whether or not the image data A is affected by dust for each pixel. Serial data is output from the AND circuit 7514 every line cycle.
[0092]
When the document conveying speed is constant, it is possible to determine that streaks appear on the read image by setting the dust determination bit to logic "1". However, since the conveyance speed of the document actually fluctuates, it cannot be immediately determined that a streak appears on the read image just because the dust determination bit becomes logic "1".
[0093]
Since the change in the transport speed of the document occurs when the document hits the roller or leaves the roller, the phase shift between the image data A and the image data B due to the change in the transport speed is about 2 to 3 line cycles. It is thought that it only lasts. On the other hand, the generation of streaks due to the attachment of dust lasts for at least several tens of line cycles. Therefore, when the dust determination bit corresponding to a specific pixel becomes logic "1" continuously over a period of 5 to 10 lines, the dust is not caused by the fluctuation of the document conveyance speed but is caused by the adhesion of dust. Then you can think that such a situation is happening.
[0094]
Based on this idea, the continuity detection block 752 develops the comparison result (dust determination bit) of the data comparison block 751 into a window of N pixels in the main scanning direction and M lines in the sub-scanning direction, and The central pixel row is set as a target pixel row, and when all pixel data of the target pixel row becomes logical “1”, it is determined that a streak has occurred in the target pixel row, and streak detection data is output.
[0095]
In the present embodiment, as an example, a case where the comparison result of the data comparison block 831 is developed in a window of 11 pixels in the main scanning direction and 5 lines in the sub-scanning direction (N = 11, M = 5) will be described. .
[0096]
As is clear from FIG. 20, the continuity detection block 752 includes four line memories 7521 to 7524 and an AND circuit 7525. Here, each of the line memories 7521 to 7524 is constituted by a FIFO memory. These line memories 7521 to 7524 are cascaded as shown in FIG. 20, and constitute a shift register for sequentially shifting the comparison result (dust determination bit) of the data comparison block 751.
[0097]
Each of the line memories 7521 to 7524 is configured to store n-bit serial data, and the bit data input to these line memories is output from the line memory after one line cycle. Therefore, when the dust determination bit corresponding to a certain pixel is output from the data comparison block 751, the line memories 7521 to 7524 output each dust determination bit corresponding to each pixel one to four lines ahead of the pixel. Bits will be output.
[0098]
The dust determination bits delayed by the line memories 7521 to 7524 are input to the AND circuits 7525, respectively. The AND circuit 7525 calculates the logical product of the dust determination bits delayed by 0 to 4 lines in the sub-scanning direction, and when all of the dust determination bits are logical "1", that is, the pixels are affected by the dust. If a determination is made that five consecutive lines have been made at a common position on the main scanning line, a signal of logic "1" is output. Otherwise, a signal of logic "0" is output. The output signal of the AND circuit 7525 is the streak detection data.
[0099]
Referring again to FIG. 17, the threshold level correction circuit 77 corrects the threshold level (detection reference level) of the image area streak detection circuit 75 based on the detection result of the non-image area streak detection circuit. Specifically, when the detection result of the non-image area streak detection circuit 76 is logic "1", that is, when the non-image area streak detection circuit 76 detects a streak, a threshold level 1 is given and a logic "0" is applied. In other words, when the non-image area streak detecting circuit 76 does not detect the streak, the threshold level 2 is given.
[0100]
Here, as described above, threshold level 1 and threshold level 2 have a magnitude relationship of threshold level 1 <threshold level 2. Therefore, the function of the threshold level correction circuit 77 described above is such that, in the detection of streaks in the image area, the threshold level is set small for pixels detected as streaks in the non-image area, and streaks are not detected. That is, the threshold level is set to be large only for the pixels that have been changed. Setting a large threshold level means lowering the sensitivity of detecting streaks in the image area with respect to pixels that are not detected in the non-image area.
[0101]
As described above, in the streak detection circuit 62B according to the second embodiment, the comparison result (dust determination bit) between the image data A and the image data B in the leading edge area (non-image area) of the original, which is the margin of the original. Is developed into a window of N pixels in the main scanning direction and M lines in the sub-scanning direction, and the pixel row at the center in the main scanning direction is set as the target pixel row, and all the pixel data of the target pixel row becomes logic “1”. In this case, by determining that a streak has occurred in the pixel row of interest, the streak can be reliably detected without being affected by a change in the conveyance speed of the document or a change in the density of the document.
[0102]
In particular, in the non-image area, there is almost no influence of disturbance such as a change in the density of the original, and the threshold level 1 can be reduced and the detection sensitivity can be set high. Therefore, foreign substances such as dust with low density can be reliably detected. Further, even if the detection sensitivity is set high by setting the threshold level 1 to a small value, a pixel having no noise component caused by a foreign substance such as dust may be erroneously detected as a pixel having a noise component. Therefore, the noise removal correction process can be reliably performed.
[0103]
In the streak detection circuit 62B according to the present embodiment, the image region streak detection circuit 75 and the non-image region streak detection circuit 76 are used in combination, that is, both in the document leading edge region (non-image region) and the image regions thereafter. Similarly, the configuration for detecting the streak is adopted, but the present invention is not limited to this, and the configuration using only the non-image area streak detection circuit 76 can achieve the above-described operation and effect.
[0104]
However, it is apparent that adopting a configuration in which the image area streak detection circuit 75 and the non-image area streak detection circuit 76 are used in combination is more advantageous for more reliably detecting the streaks. In addition, the detection result in the leading edge area of the document is reflected in the detection of the image area, and the threshold level is set higher only for pixels that are not detected as streaks in the leading edge area of the document. By detecting streaks in the image area by lowering the erroneous detection, it is possible to suppress erroneous detection of pixels that are not detected as streaks in the leading edge area of the original document as pixels containing noise components. It can be reliably prevented.
[0105]
In FIG. 6, the streak detecting circuit 62 determines that dust exists when the value of the image data A is larger than the value of the image data B by a predetermined value or more. Even if there is dust with low dust, the streak detection circuit 62 erroneously detects that dust is present in the image data A. Further, if the threshold level used in the streak detection circuit 62 is reduced so that dust with a small density change can be detected, erroneous detection is likely to occur even when dust is not generated.
[0106]
For this reason, in the streak correction circuit 57 of FIG. 6, a streak determination circuit 63 that determines whether the streak detected by the detection circuit 62 is true is provided downstream of the streak detection circuit 62.
[0107]
FIG. 21 is a block diagram illustrating an example of a specific configuration of the streak determination circuit 63. As is clear from FIG. 21, the streak determination circuit 63 includes a main scanning edge detection block 631 and a streak detection mask block 632.
[0108]
If the image data A is affected by dust, the authenticity of the dust should be able to be determined based on the image data A. Specifically, the authenticity of the dust is determined by comparing the data of the pixel affected by the dust in the image data A with the data of the pixels around the pixel to determine whether there is a remarkable difference. can do. For easier determination, the determination may be made based on whether or not a density step (edge) in the main scanning direction is detected. Here, a method of detecting this edge is adopted.
[0109]
The main scanning edge detection block 631 calculates a difference between a pixel in which a streak is detected (streak detection pixel) and an average value of three pixels separated by two pixels in the scanning line direction from the pixel based on the image data A. The difference is compared with a predetermined threshold level. If the difference is larger than the threshold level, it is determined that there is an edge in the main scanning direction of the image data A, and if the difference is smaller than the threshold level, it is determined that there is no edge.
[0110]
Specifically, the main scanning edge detection block 631 includes a delay circuit 6311 and a comparison circuit 6312. The delay circuit 6311 delays the image data A by two pixels and calculates and outputs an average value of three pixels. The comparison circuit 6312 determines the presence / absence of an edge by calculating the difference between the average value output from the delay circuit 6311 and the image data A and comparing the difference with the threshold level.
[0111]
The streak detection mask block 632 outputs the streak detection data as it is as the streak determination data when the edge detection result by the main scanning edge detection block 631 is a result indicating that there is an edge, and outputs the streak detection data when the detection result indicates that no edge exists. Masks streak detection data. That is, even if the streak detection data from the streak detection circuit 62 is logic “1”, if the detection result is a result indicating that there is no edge, the streak determination data is output as logic “0”.
[0112]
As described above, when there is no edge in the main scanning direction at the dust detection position of the image data A, the streak determination circuit 63 determines that there is dust as a result of the detection by the streak detection circuit 62. This also corrects that there is no dust because the streak detection circuit 62 has erroneously detected. By providing the streak determination circuit 63, erroneous detection of streak-like noise can be corrected and accurate detection can be performed.
[0113]
The streak determination data output from the streak determination circuit 63 is input to the streak removal circuit 64. The streak removing circuit 64 removes streak-like noise from the image data based on the streak determination data supplied from the streak determination circuit 63.
[0114]
FIG. 22 is a block diagram illustrating an example of a specific configuration of the streak removing circuit 64. As is clear from FIG. 22, the streak removing circuit 64 according to the present example includes a selecting circuit 641, delay circuits 642, 643, and a selecting circuit 644. The selection circuit 641 selects the image data A from the shading correction circuit 55A when the streak determination data output from the streak determination circuit 63 is logic “0”, and delays when the streak determination data is logic “1”. The image data B from the circuit 56 is selected and output as streak-removed image data.
[0115]
That is, when the streak determination data is logic “0”, the image data A is output from the selection circuit 641 as it is, but the streak determination data is logic “1”. , The image data B is selected by the selection circuit 641 and output instead of the image data A.
[0116]
The delay circuit 642 outputs the streak-removed image data from the selection circuit 641 with a delay of four line cycles. Further, the delay circuit 643 delays the image data B from the delay circuit 56 by a 4-line cycle and outputs it. The selection circuit 644 selects the streak-removed image data from the delay circuit 642 when the streak determination data provided from the streak determination circuit 63 is logic “0”, and selects the delay circuit 643 when the streak removal data is logic “1”. Is selected and output as the final streak-removed image data.
[0117]
In other words, when the streak determination data is logic "1", switching of the image data that goes back four cycles before is also performed. The switching of the image data that goes back four lines earlier is performed when the streak determination data is switched from logic “0” to logic “1” four lines cycle earlier than the timing at which streaks appear in the read image. Because it is only late.
[0118]
In the streak correction circuit 57 using the streak detection circuits 62A and 62B according to the first and second embodiments, for example, the streak detection circuits 62A and 62B generate the image data A due to a foreign substance such as dust. When a streak is not detected, the image data A is output as it is, and when a streak is detected in the image data A, the image data B is output instead of the image data A. .
[0119]
On the other hand, the streak detecting circuits 62A and 62B detect streaks generated due to foreign matter such as dust in the image data B. If no streaks are detected, the image data B is output as it is and the image data B If a streak is detected, it is possible to output image data A instead of image data B, and it is also possible to adopt a configuration in which both are used in combination. It is also possible to adopt a configuration in which the image data A and the image data B can be exchanged.
[0120]
[Second embodiment]
FIG. 23 is a side sectional view showing a schematic configuration of a main part of a color image reading apparatus according to a second embodiment of the present invention. In FIG. 23, parts equivalent to those in FIG. ing. The image reading apparatus according to the present embodiment also includes the ADF 10, and has a configuration capable of supporting a CVT mode in which an image is read from the original 20 while the original 20 to be read is moved by the ADF 10. The difference from the monochrome image reading apparatus according to the first embodiment is that the reading optical system 30 uses a color CCD sensor 36B as a reading sensor.
[0121]
FIG. 24 is a block diagram showing an example of the outline of the color CCD sensor 36B. In FIG. 24, the same parts as those in FIG. As is clear from FIG. 24, the CCD sensor 36B includes a plurality of pixel rows (photoelectric conversion element rows) in which light receiving cells (pixels) 40 such as photodiodes are linearly arranged. More specifically, they are juxtaposed with each other having spectral sensitivity characteristics of red (hereinafter, referred to as “R”), green (hereinafter, referred to as “G”), and blue (hereinafter, referred to as “B”). Three pixel rows 41R, 41G, and 41B, and predetermined intervals in the direction perpendicular to the pixel arrangement direction (main scanning direction) with respect to these pixel rows 41R, 41G, and 41B, that is, in the document transport direction (sub-scanning direction). And a single pixel row 42G having a spectral sensitivity characteristic of, for example, G provided at a position separated by only a distance.
[0122]
The three pixel rows 41R, 41G, and 41B have a function as first reading means, and are for reading color image information from a document to be read. Therefore, each of the pixel columns 41R, 41G, and 41B has a configuration in which n light-receiving cells 40 each composed of, for example, a 10 μm × 10 μm photodiode are linearly arranged. B are arranged in three rows at intervals (pitch) of one line (10 μm) in the order of B.
[0123]
The separated one pixel row 42G has a function as a second reading unit, and is for reading G image information from a document to be read. Therefore, similarly to the pixel rows 41R, 41G, and 41B, n light-receiving cells 40 each composed of, for example, a 10 μm × 10 μm photodiode are arranged in a straight line, and the three pixel rows 41R, 41G, It corresponds to a pixel row arranged at the center of 41B, that is, a spectral sensitivity of G equivalent to that of the pixel row 41G. In addition, the separated one pixel row 42G is placed in the document conveying direction (sub-scanning direction) with respect to the pixel rows 41R, 41G, and 41B such that there is an interval of 12 lines (120 μm) between the pixel row 41G and the pixel row 41G. Direction).
[0124]
The reading light of the original image is reduced and imaged on the imaging surface of the CCD sensor 36B by the lens 35. Therefore, when the reading resolution is 600 dpi, the interval of one line (10 μm) and 12 The interval of the line (120 μm) corresponds to the interval of 60 μm and 720 μm at the reading position on the document conveyance path, respectively.
[0125]
As a result, each of the pixel rows 41R, 41G, 41B, and 42G simultaneously reads four lines of images separated from each other in the sub-scanning direction on the document and outputs them as analog image signals. In other words, analog image signals representing the R, G, and B densities of the pixels of the image separated by one line on the original are output from the three pixel rows 41R, 41G, and 41B, and the separated one pixel is output. From the column 42G, an analog image signal representing the density of G of each pixel of the image 12 lines away from the pixel column 41G located at the center of the three is output.
[0126]
FIG. 25 is a block diagram illustrating a functional configuration example of the CCD sensor 36. As is apparent from FIG. 25, a shift gate 43B is arranged on one side of the pixel column 41B along the pixel arrangement direction, and a shift register 44B is arranged outside the pixel column 41B along the pixel arrangement direction. . Similarly, for the pixel columns 41G and 41R, shift gates 43G and 43R are arranged on one side along the pixel arrangement direction, and shift registers 44G and 44R are arranged outside the pixel gates 41G and 41R along the pixel arrangement direction. .
[0127]
The shift gates 43B, 43G, and 43R receive the shift pulse SH, and convert the charges that have been photoelectrically converted and accumulated in the pixels (light receiving cells) of the pixel columns 41B, 41G, and 41R into the shift registers 44B, 44G, and 44R. Move all at once. The shift registers 44B, 44G, 44R are transfer-driven by transfer pulses φ1, φ2 having phases opposite to each other, and sequentially transfer charges transferred from the pixel columns 41B, 41G, 41R.
[0128]
These transferred charges are transferred to the output units 48B, 48G, 48R made of, for example, floating diffusion by applying the final transfer pulse LH to the final transfer gates 47B, 47G, 47R, where they are converted into electric signals. And output signals VO1, VO2, and VO3. The output units 48B, 48G, and 48R reset the charge after the output signals VO1, VO2, and VO3 are derived by applying the reset pulse RS.
[0129]
On the other hand, with respect to the pixel column 42G, shift gates 43GO and 43GE are arranged on both sides along the pixel arrangement direction, and shift registers 44GO and 44GE are arranged outside the pixel array 42G along the pixel arrangement direction. The operation of reading (outputting) the electric charge of the pixel column 42G is basically the same as that of the pixel columns 41B, 41G, and 41R. However, they differ in the following points.
[0130]
That is, in the shift registers 44GO and 44GE, the number of shift stages (transfer stages) is １ ／ of the number of stages of the shift registers 44B, 44G and 44R. Further, from the pixel column 42G, charges of odd-numbered (ODD) pixels and even-numbered (EVEN) pixels are distributed to the shift registers 44GO and 44GE by the shift gates 43GO and 43GE, respectively, and transferred. Then, the shift registers 44GO and 44GE transfer two odd-numbered / even-numbered charges in parallel by the two-phase transfer pulses φ1 and φ2. The two-system charges transferred in parallel are transferred to the output units 48GO, 48GE by applying the final transfer pulse LH to the final transfer gates 47GO, 47GE, where they are converted into electric signals and output signals VO4, VO5. Is derived as
[0131]
As described above, for the pixel row 42G corresponding to one separated G color component, the two shift registers 44GO and 44GE are arranged on both sides, and the charges of the odd-numbered pixels and the even-numbered pixels are distributed and transferred in parallel. By adopting the configuration, reading can be performed at twice the speed of the other three pixel columns 41B, 41G, and 41R. Accordingly, when reading is performed using the pixel row 42G, high-speed reading can be performed. For example, the reading mode using the three pixel rows 41B, 41G, and 41R is used as the color reading mode, and the reading mode using the pixel row 42G is used as the black-and-white reading mode. It is possible to read at a speed of.
[0132]
FIG. 26 is a block diagram illustrating an example of the configuration of a signal processing system in a color-type image reading apparatus according to the second embodiment. In the figure, parts that are the same as those in FIG. 5 are given the same reference numerals. .
[0133]
In FIG. 26, the CCD sensor 36B is driven by the CCD drive circuit 51 to output R, G, and B analog image signals and G / O odd / even pixel analog image signals. The CCD drive circuit 51 generates various timing signals and clock signals, specifically, the above-described shift pulse SH, transfer pulses φ1 and φ2, final transfer pulse LH, reset pulse RS, and the like. Drive.
[0134]
Each analog image signal output from the CCD sensor 36B is sampled and held by sample and hold circuits 52R, 52G, 52B, 52GO, and 52GE, amplified by amplifier circuits 53R, 53G, 53B, 53GO, and 53GE, and then A / D The data is converted into digital image data by the conversion circuits 54R, 54G, 54B, 54GO, and 54GE. Thereafter, the digital image data is corrected by shading correction circuits 55R, 55G, 55B, 55GO, and 55GE in accordance with the sensitivity variation of the CCD sensor 36 and the light amount distribution characteristics of the reading optical system 30 (see FIG. 23). , R image data are input to the delay circuits 56G, 56B, 56GO, 56GE.
[0135]
In the delay circuits 56G, 56B, 56GO, and 56GE, three image data except for the R output are delayed, and all the image data is temporally adjusted (synchronized) with reference to the reading position of the R output. . That is, by setting each delay amount of the delay circuits 56G and 56B to a time equivalent to one line and two lines, and setting each delay amount of the delay circuits 56GO and 56GE to a time equivalent to 13 lines, the R image data is The G and B image data and the two G system image data can be synchronized.
[0136]
The synchronized image data is input to the streak correction circuit 57. However, the image data of the two systems of G, that is, the image data of the odd-numbered pixels and the image data of the even-numbered pixels, are synthesized by the synthesizing circuit 60 in the order of the pixel arrangement in the original pixel row 42G (see FIG. 25). After that, it is input to the streak correction circuit 57. The streak correction circuit 57 performs each process of streak detection and streak removal on each input image data, and transfers the processed data to the subsequent image processing circuit 58.
[0137]
The subsequent image processing circuit 58 performs image processing such as color space conversion processing, enlargement / reduction processing, background removal processing, and binarization processing on each of the image data on which the streak correction processing has been performed. The CPU 59 is a unit that controls each unit of the image reading device. Specifically, the CPU 59 sets the drive cycle of the CCD sensor 36B performed by the CCD drive circuit 51, controls the gain of the amplifier circuits 53R, 53G, 53B, 53GO, 53GE, and controls the shading correction circuits 55R, 55G, 55B, 55GO, 55GE control, constant control of the streak correction circuit 57, and the like are performed.
[0138]
Here, the principle in which the streak correction circuit 57 detects streaks in the sub-scanning direction on an image due to the adhesion of dust or the like on the contact glass will be described.
[0139]
First, assuming that dust adheres to the position A of the optical path of the three pixel rows 41R, 41G, and 41B functioning as first reading means on the contact glass 14 shown in FIG. The image is read as an image by the columns 41R, 41G, and 41. At this time, due to the dust, vertical streaks extending in the sub-scanning direction that do not exist on the document appear in the read images of the three pixel rows 41R, 41G, and 41B. On the other hand, since there is no dust at the position B in the optical path of the G pixel array 42G which functions as the second reading unit after being separated by 12 lines, the image on the document is normally read by the pixel array 42G. .
[0140]
Therefore, by delaying the reading result of the pixel row 42G to be read earlier by the time required for transporting the paper between the reading positions separated by 12 lines, the same as the second reading unit of the first reading unit is performed. When compared with the read result of the central pixel row having the spectral sensitivity characteristic, that is, the read result of the pixel row 41G, the two read results are inconsistent at the portion where dust exists.
[0141]
Therefore, by comparing the reading result of the pixel row 41G with the reading result of the pixel row 42G, it is possible to detect the vertical streak generated due to the attached dust or floating dust on the optical path of the first reading unit. . Similarly, when dust adheres to the position B on the optical path of the second reading unit and there is no dust at the position A on the optical path of the first reading unit, the read result of the pixel row 41G and the pixel By comparing the read result of the column 42G with the read result, it is possible to detect vertical streaks generated due to attached dust or floating dust on the optical path of the second reading unit.
[0142]
In the present embodiment, the interval between the pixel row 41G at the center of the first reading unit and the image row 42G of the second reading unit is equivalent to 12 lines, but this is merely an example, and Is desirably determined based on the size and frequency of occurrence of dust to be detected.
[0143]
Next, on the contact glass 14, a pixel row located at both ends of the three pixel rows 41R, 41G, and 41B functioning as a first reading unit, that is, a position on one of the optical paths of 41R and 41B. Detection of streaks appearing in an output image when only dust adheres will be described.
[0144]
FIGS. 27 and 28 are views showing the positional relationship between the reading position of the pixel row on the contact glass 14 and the attached dust. 27 and 28, the reading positions of the three pixel rows are in the order of pixel rows 41R, 41G, and 41B corresponding to the spectral sensitivities of R, G, and B from the bottom of the figure. , The G reading position, and the B reading position. A frame indicated by a square indicates the position of a pixel to be read, and a frame indicated by a thick line indicates a pixel position where dust D adheres and a streak occurs.
[0145]
FIG. 29 is a timing chart showing read image data of the three pixel rows 41R, 41G, and 41B. In the timing chart of FIG. 29, the horizontal axis represents a pixel position in the main scanning direction (a direction orthogonal to the transport direction), and the vertical axis represents image density data.
[0146]
In the state shown in FIG. 27, the dust D adheres only to the B reading position, and does not adhere to the G and R reading positions. In this state, a streak cannot be detected by the comparison between the read result of the first reading unit and the read result of the second reading unit, that is, the comparison between the read result of the pixel row 41G and the read result of the pixel row 42G. . Therefore, it is necessary to detect streaks by other means. In this state, the following five phenomena occur.
[0147]
First, it is determined that there is no streak in the comparison between the read result of the pixel row 41G and the read result of the pixel row 42G. Secondly, since the image data of the pixel corresponding to the reading position where the dust D is attached has a difference from the image data of the pixels before and after in the main scanning direction, as shown in FIG. Change. Thirdly, since the pixel row 41B corresponding to the spectral sensitivity B is continuously read until no dust adheres, the second change occurs continuously for a predetermined number of lines in the sub-scanning direction. Fourth, the change that occurs in the second is less than three pixels.
[0148]
The reason why the number of pixels is equal to or less than three pixels is that, when streak dust having four or more pixels adheres to the G reading position as shown in FIG. This is because a streak is detected by comparing the read results of 42G. Therefore, in order for this phenomenon to occur, the spectral sensitivity characteristic of the pixel row 42G located apart from the three pixel rows 41R, 41G, 41B is located at the center of the three pixel rows 41R, 41G, 41B. It should be the same as the spectral sensitivity characteristic of the pixel row to be changed, that is, the pixel row 42G.
[0149]
In this embodiment, three pixels are used. However, the number of pixels needs to be changed according to the shape of the target dust and the arrangement pitch of the three pixel rows 41R, 41G, and 41B. Fifth, since dust D does not adhere to the reading position of R, the read image data of the pixel array 41B corresponding to the spectral sensitivity of B does not change in the main scanning direction.
[0150]
When all of the above-described five phenomena occur, it is determined that dust D has adhered to the reading position of the corresponding pixel and a streak has occurred, thereby functioning as the first reading unit on the contact glass 14. It is possible to detect streaks appearing in an output image when dust adheres to only one of the optical paths of the pixel rows 41R and 41B located at both ends of the book pixel rows 41R, 41G and 41B.
[0151]
Next, a principle of removing a streak from a pixel in which a streak in the sub-scanning direction is detected will be described.
[0152]
First, the removal of streaks detected by the first reading unit, that is, the pixel rows 41R, 41G, and 41B will be described. FIG. 30 is a diagram showing read image data in a window of 13 pixels in the main scan × 5 pixels in the sub-scan.
[0153]
In the window of FIG. 30, (A) represents the read image data of the three pixel rows 41R, 41G, and 41B, (B) represents the read image data of the remote pixel row 42G (Green2), (C) shows the read image data of the three pixel rows 41R, 41G, and 41B after removing the streaks. In FIGS. 30A, 30B, and 30C, the reading positions of the respective pixels match. The pixel at the center of the window is the target pixel A to be removed, and the pixels having streaks due to the attachment of dust are shown shaded.
[0154]
As shown in FIGS. 30A and 30B, streaks are generated due to adhesion of dust at the central three pixels in the main scanning direction including the target pixel A of the read image data of the pixel columns 41R, 41G, and 41B. However, no streak has occurred in the read image data of the pixel row 42G. At this time, in the pixel area of the read image data of the pixel row 42G having the same position as the pixel where the streak of the read image data of the pixel rows 41R, 41G, and 41B does not occur (the area outside the streak), the pixel row 42G A pixel B 'having the data closest to the density data of the pixel of interest B of the image data is calculated, and it is set as a replacement target pixel.
[0155]
The pixel A 'of the image data of R, G, and B having the same pixel position as the replacement target pixel B' has information closest to the read image data of the original in a state where there is no streak of the target pixel A. become. Therefore, as shown in FIG. 30C, this pixel A 'is set as a replacement pixel, and the pixel A of interest in which the streak has occurred is replaced with the replacement pixel A'. Can be removed.
[0156]
In the present embodiment, the window is 13 pixels in the main scanning direction and 5 pixels in the sub-scanning direction. However, this is only an example, and it is desirable to determine this window depending on the size of the target dust.
[0157]
Subsequently, the removal of the streak detected by the second reading unit, that is, the pixel row 42G will be described. FIG. 31 is a diagram showing the read image data in a window of 13 pixels in main scanning × 5 pixels in sub-scanning.
[0158]
In the window of FIG. 31, (A) shows the read image data of G in the three pixel rows 41R, 41G, and 41B, (B) shows the read image data of one separate pixel row 42G, (C) shows the read image data of the pixel array 42G after removing the streaks. In FIGS. 31A, 31B, and 31C, the reading positions of the respective pixels match. The pixel at the center of the window is the target pixel A to be removed, and the pixels having streaks due to the attachment of dust are shaded.
[0159]
As shown in FIGS. 31 (A) and 31 (B), the central three pixels in the main scanning direction including the target pixel of the read image data of the pixel array 42G (Green 2) have streaks due to adhesion of dust. No streaks exist in the read image data of the pixel row 41G (Green). At this time, since the spectral sensitivities corresponding to the pixel rows 41G and 42G are both G, the image data of the G pixel at the same position as the pixel where the streak of the read image data of the pixel row 42G is generated has no streak. Is equivalent to the read image data of the pixel array 42G obtained by reading the original.
[0160]
Therefore, as shown in FIG. 31C, the target pixel B in which the streak of the read image data of the pixel array 42G has occurred is replaced with the read image data of the pixel A of the same position, thereby obtaining the second read. Streaks generated at the output of the means can be eliminated.
[0161]
In the present embodiment, a pixel row located apart from the three pixel rows 41R, 41G, and 41B having R, G, and B spectral sensitivity characteristics is defined as a pixel row 42G having a G spectral sensitivity characteristic. . It is known that the G color component has the widest spectral characteristic region among the R, G, and B color components. Therefore, the streak can be detected satisfactorily irrespective of the color component of dust causing the streak, and the pixel to be replaced in the streak removal can be satisfactorily calculated irrespective of the document image.
[0162]
The G output signal is known as a color component having a large signal level. Therefore, since the noise level is smaller than the signal level, that is, the SN ratio is good, the streak can be detected with high accuracy, and the pixel to be replaced in removing the streak can be satisfactorily calculated.
[0163]
Next, details of the streak correction circuit 57 that performs each process of streak detection and streak removal based on the principle described above will be described.
[0164]
FIG. 32 is a block diagram showing an example of the configuration of the streak correction circuit 57. 32, the streak correction circuit 57 includes a streak detection circuit 66 and a streak removal circuit 67. The streak detection circuit 66 detects the occurrence of a streak from the image data, and outputs a streak detection signal for specifying a pixel having the streak. This streak detection signal is supplied to the streak removing circuit 67. The streak removing circuit 67 removes streaks based on the streak detection signal and the image data supplied from the streak detecting circuit 66, and outputs image data free from streaks.
[0165]
First, the details of the streak detection circuit 66 will be described. FIG. 33 is a block diagram illustrating an example of the configuration of the streak detection circuit 66.
[0166]
As is clear from FIG. 33, the streak detection circuit 66 has a configuration including four convex pixel detection circuits 81 to 84, a data comparison circuit 85, a first determination circuit 86, and a second determination circuit 87. The four convex pixel detection circuits 81 to 84 detect a change in the main scanning direction of each image data from each read image data by the pixel columns 41R, 41G, 41B and the pixel column 42G, and generate convex pixel signals R, G, B. , G2. The data comparison circuit 85 compares the densities of the respective image data of the pixel columns 41G and 42G, and outputs comparison signals A and B as a result of the comparison.
[0167]
The first determination circuit 86 is a first reading unit based on the convex pixel signals R, G, B output from the convex pixel detection circuits 81, 82, 83 and the comparison signal A output from the data comparison circuit 85. That is, streaks generated in the pixel columns 41R, 41G, 41B are detected, and streak detection signals R, G, B are output. The second determination circuit 87 is generated by the second reading unit, that is, the pixel row 42G, based on the convex pixel signal G2 output from the convex pixel detection circuit 84 and the comparison signal B output from the data comparison circuit 85. A streak is detected, and a streak detection signal G2 is output.
[0168]
FIG. 34 is an operation explanatory diagram of the convex pixel detection circuits 81, 82, and 83 in the streak detection circuit 66. The convex pixel detection circuits 81, 82, and 83 increase the average value of the densities of a plurality of pixels preceding each image data in the main scanning direction by a predetermined density, and the pixel data that follows in the main scanning direction precedes. Pixels that are near the average value of pixel data and that are convex when viewed in the so-called main scanning direction are detected.
[0169]
FIG. 34 shows the relationship between the density of pixel data continuous in the main scanning direction and a convex pixel signal as a detection result. The pixel Dn is a target pixel, and a plurality of pixels Dn− The average value of the concentrations of 4-Dn-1 is defined as FRAVE. The average value FRAVE is compared with the density of the target pixel Dn, and the average value FRAVE is compared with the density of the pixel behind the target pixel Dn in the main scanning direction.
[0170]
If the density of the pixel of interest Dn is greater than the average value FRAVE by a certain value α or more and there is a pixel Dn + 4 having a density lower than FRAVE + β among the pixels behind the pixel of interest Dn in the main scanning direction, A pixel from Dn to a pixel Dn + 3 immediately before the pixel Dn + 4 is determined as a convex pixel, and a convex pixel signal is output as logic “1”.
[0171]
By changing the number of pixels to be compared with FRAVE + β after the target pixel Dn, the width of the detected convex pixel can be limited. Specifically, only convex pixels having a width smaller than the set number of pixels are detected. For example, when the number of pixels to be compared is set to three pixels, in FIG. 34, the three pixels Dn + 1, Dn + 2, and Dn + 3 behind the target pixel Dn do not have any pixels whose density is equal to or less than FRAVE + β. No longer detected. This processing is performed for each of the pixel columns 41R, 41G, 41B and the pixel column 42G, and the results are respectively referred to as a convex pixel signal R, a convex pixel signal G, a convex pixel signal B, and a convex pixel signal G2.
[0172]
FIG. 35 is a block diagram showing an example of the configuration of the data comparison circuit 85 in the streak detection circuit 66. As is clear from FIG. 35, the data comparison circuit 85 has a configuration including four comparison circuits 851 to 854, two subtraction circuits 855 and 856, and two AND circuits 857 and 858.
[0173]
The comparison circuit 871 compares the image data of the pixel array 41G (Green) (hereinafter, referred to as “image data G”) with a comparison input A, and the image data of the pixel array 42G (Green2) (hereinafter, referred to as “image data G2”). Is used as a comparison input B to compare the densities of the pixels, and when the pixel data G is larger, that is, when A> B, a comparison result of logic “1” is output. The comparison circuit 752 compares the density of each pixel with the image data G2 as the comparison input A and the image data G as the comparison input B. When the pixel data G2 is larger, that is, when A> B, the logic “ The comparison result of 1 "is output.
[0174]
The subtraction circuit 855 receives the image data G as the input A and the image data G2 as the input B, and outputs a density difference (AB) for each pixel of the image data G and G2. The subtraction circuit 856 receives the image data G2 as the input A and the image data G as the input B, and outputs a density difference (AB) for each pixel of the image data G2 and G.
[0175]
The comparison circuit 853 receives the subtraction output of the subtraction circuit 855 as an input A and the threshold level A set by the CPU 59 in FIG. 26 as an input B. The density difference between the image data G and the image data G2 is the threshold level A. If it is larger than the threshold value, a logical "1" is output. The comparison circuit 854 receives the subtraction output of the subtraction circuit 856 as an input A and the threshold level B set by the CPU 59 as an input B, and the density difference between the image data G2 and the image data G is larger than the threshold level B. In this case, a logic "1" is output.
[0176]
The AND circuit 857 receives each comparison result of the comparison circuits 851 and 853 as two inputs, and outputs a comparison signal A by calculating a logical product of them. The AND circuit 858 receives each comparison result of the comparison circuits 852 and 854 as two inputs, and outputs a comparison signal B by taking a logical product of them.
[0177]
Note that the processing in the data comparison circuit 85 having the above configuration is based on the premise that the density of streaks due to the attachment of dust is higher (higher) than the original image, but the comparison processing of each circuit is performed in the opposite direction. Specifically, by making the comparison processing (A> B) in the comparison circuits 851 to 854 a comparison processing (B> A), it is also possible to detect a streak whose density is lower (lower) than that of the original image.
[0178]
FIG. 36 is a block diagram showing an example of the configuration of the first determination circuit 86 in the streak detection circuit 66. As is clear from FIG. 36, the first determination circuit 86 has a configuration including a logic circuit 861, three continuity detection circuits 862, 863, 864, and an OR circuit 865.
[0179]
The logic circuit 861 outputs logic signals R, G, B according to the logic of the convex pixel signals R, G, B and the comparison signal A. The continuity detection circuits 862, 863, and 864 detect continuity of the logic signals R, G, and B output from the logic circuit 861 in the sub-scanning direction, and output streak detection signals R, G, and B. The OR circuit 865 calculates the logical sum of the streak detection signal R, the streak detection signal G, and the streak detection signal B output from the continuity detection circuits 862, 863, and 864, and sets the result of the OR as the streak detection signal CL. .
[0180]
FIG. 37 shows a logic table of the logic circuit 861. The logic circuit 861 outputs logic signals R, G, B by performing a logic operation on the convex pixel signals R, G, B and the comparison signal A according to the logic table. One of the purposes of performing this logical operation is to detect that only the convex pixel signal R or the convex pixel signal B becomes logic "1", that is, it is positioned at both ends of the three pixel columns 41R, 41G, and 41B. This is to detect streaks appearing in an output image when dust adheres to only one of the optical paths of the R or B pixel rows 41R and 41B.
[0181]
Another purpose is to detect that both the comparison signal A and the convex signal G become logic "1", that is, the streaking due to the adhesion of dust to the reading means different from the reading means aiming for streak detection. This is to prevent erroneous detection due to occurrence. For example, when a streak having a low density occurs on the original due to the adhesion of dust on the second reading unit (pixel row 42G), the image read by the first reading unit (pixel row 41R, 41G, 41B) is obtained. The data has a higher density than the data read by the second reading unit, and the output of the data comparison circuit 85 is different from the case where a streak having a high density occurs on the original due to the adhesion of dust on the first reading unit. This is to prevent the same result.
[0182]
The logic signals R, G, and B processed by the logic circuit 861 are input to continuity detection circuits 862, 863, and 864. The continuity detection circuits 862, 863, and 864 are provided to prevent erroneous detection due to noise included in the image data and fluctuations in the conveyance speed of the document. If the image data contains noise, the logic of the convex pixel signals R, G, B and the comparison signal A may be "1" for that pixel. Further, when the document conveying speed changes, the read position of the pixels to be compared, that is, the image data of the pixel row 41G and the image data of the pixel row 42G are shifted, so that the logic of the comparison signal A becomes “1”. there is a possibility.
[0183]
However, in either case, only a few lines occur at most in the sub-scanning direction. On the other hand, the streaks due to the adhesion of dust are continuously generated for the same pixel in the main scanning direction over several tens of lines at least. Therefore, when the detection result continues for a predetermined line or more in the sub-scanning direction, it can be determined that a streak occurs.
[0184]
In the first determination circuit 86 shown in FIG. 36, the OR circuit 865 outputs the logical sum of the three streak detection signals R, G, and B as the streak detection signal CL. This indicates that the occurrence of streaks has been detected for any one of the G and B image data.
[0185]
FIG. 38 is a block diagram showing an example of the configuration of the second determination circuit 87 in the streak detection circuit 66. As is clear from FIG. 38, the second determination circuit 87 includes an AND circuit 871 and a continuity detection circuit 872. The AND circuit 871 calculates the logical product of the comparison signal B and the convex pixel signal G2. The purpose of calculating the logical product here is that, similarly to the first determination circuit 86, an erroneous detection is performed due to the occurrence of a streak due to the adhesion of dust to the reading unit on the side different from the reading unit that aims to detect the streak. This is to prevent it.
[0186]
Further, the purpose of providing the continuity detection circuit 872 is that, similarly to the continuity detection circuits 862, 863, and 864 in the first determination circuit 86, erroneous detection due to noise included in image data and fluctuations in the conveyance speed of the document. This is to prevent occurrence. The output result of the continuity detection circuit 872 becomes the streak detection signal G2.
[0187]
Next, details of the streak removing circuit 67 will be described. FIG. 39 is a block diagram showing an example of the configuration of the streak removing circuit 67.
[0188]
As is clear from FIG. 39, the streak removing circuit 67 has a configuration including a pixel position calculating circuit 91 and first and second replacing circuits 92 and 93. The pixel position calculation circuit 91 calculates the pixel position of the pixel to be replaced based on the read image data of the pixel row 42G. The first replacement circuit 92 removes streaks from each read image data of the pixel rows 41R, 41G, and 41B. The second replacement circuit 93 removes streaks from the read image data of the pixel row 42G.
[0189]
FIGS. 40 to 42 are diagrams showing each read image data in a window of 13 pixels in the main scan × 5 pixels in the sub-scan in order to explain the operation of the pixel position calculation circuit 91, and paying attention to the pixel at the center of the window. Pixels. 40 to 42, data Dxy representing the density and processing result Zxy are shown for each pixel, the subscript xy represents the pixel position in the window, the upper digit x represents the position in the sub-scanning direction, and the lower digit xy represents the position in the sub-scanning direction. Indicates a digit in the main scanning direction. For example, the density data of the pixel of interest is D37.
[0190]
First, the pixel position calculation circuit 91 calculates the absolute value of the difference between the data Dxy of each pixel and the data D37 of the target pixel as shown in FIG. Next, the absolute value of the difference is added to the coefficient indicating the distance from the target pixel shown in FIG. 41, and the addition result is set to Zxy. Therefore, Zxy = | Dxy-D37 | + coefficient. The value of this coefficient increases as the distance from the pixel of interest increases.
[0191]
Next, as shown in FIG. 42, for the pixel whose logic of the streak detection signal CL is “1”, that is, for the pixel in which the streak is detected, the addition result is represented by the maximum value of the data. The mask is replaced with Zmax. The maximum value is replaced here by maximizing the difference between the pixel detected as the streak and the target pixel so that the pixel detected as the streak is not calculated from the read image data of R, G, and B. In order to
[0192]
Finally, among the pixels having the minimum value among the data of the mask processing result shown in FIG. 42, that is, the pixels having the density data closest to the density data of the target pixel among the pixels in which the occurrence of the streak is not detected are set. Calculated, and outputs pixel position data xy indicating the position of the pixel.
[0193]
FIG. 43 is a block diagram showing an example of the configuration of the first replacement circuit 92 in the streak removing circuit 67. As is apparent from FIG. 43, the first replacement circuit 92 includes a first selection circuit 921 and a second selection circuit 922. The first selection circuit 921 selects the data of the pixel indicated by the pixel position data calculated by the pixel position calculation circuit 91. The second selection circuit 922 selects and outputs the output result of the first selection circuit 921 and the input image data based on the streak detection signals R, G, and B.
[0194]
FIG. 44 is a block diagram illustrating an example of a configuration of the first selection circuit 921. As is clear from FIG. 44, the first selection circuit 921 includes three window circuits 9211, 9212, and 9213 and three pixel selection circuits 9214, 9215, and 9216. The window circuits 9211, 9212, and 9213 develop the read image data of the pixel rows 41R, 41G, and 41B into a window of 13 pixels in main scanning × 5 pixels in sub-scanning. The pixel selection circuits 9214, 9215, and 9216 select and output the data of the pixels in the window specified by the pixel position data output from the pixel position calculation circuit 91.
[0195]
FIG. 45 is a diagram illustrating a logic table of the second selection circuit 922. The second selection circuit 922 selects and outputs image data to be output according to the streak detection signals R, G, and B and the logic table shown in FIG. Thereby, each read image data of the pixel rows 41R, 41G, and 41B from which the streaks have been removed is obtained. Specifically, for pixels for which the streak detection signal G is logic “1”, that is, for pixels for which streak generation has been detected by comparing read image data of the pixel row 41G and read image data of the pixel row 42G, R, For all the G and B images, the pixel position calculation circuit 91 replaces the data of the surrounding pixels with no streaks.
[0196]
For a pixel in which only the streak detection signal R has a logic “1”, that is, for a pixel in which the occurrence of a streak has been detected only in the read image data of the pixel row 41R, the occurrence of the streak calculated by the pixel position calculation circuit 91 only for the R image is detected. Replace with the data of the surrounding pixels that do not exist. For a pixel in which only the streak detection signal B has a logic “1”, that is, a pixel in which a streak has been detected only in the read image data of the pixel row 41B, the streak calculated by the pixel position calculation circuit 91 only in the B image Replace with the data of the surrounding pixels that do not exist.
[0197]
The second replacement circuit 93 outputs the read image data G as the read image data G2 when the streak detection signal G2 is logic “1”, that is, for the pixel detected as streak in the read image data of the pixel array 42G. Remove streaks.
[0198]
Regarding the configuration and operation of the streak correction circuit 57 described above, the reading operation speed of the pixel arrays 41R, 41G, and 41B as the first reading unit and the reading operation speed of the pixel array 42G as the second reading unit are different. It is assumed that they are equal.
[0199]
Next, in a case where reading of the pixel row 42G is operated at twice the speed of reading of the pixel rows 41R, 41G, and 41B, other detection of streaks occurring in the read image data of the pixel row 42G and its removal are performed. The streak correction circuit 57 'according to the configuration example will be described.
[0200]
FIG. 46 is a block diagram showing a configuration of a streak correction circuit 57 'according to another configuration example. In the drawing, the same parts as those in FIG. 32 are denoted by the same reference numerals. As is apparent from FIG. 46, the streak correction circuit 57 'according to this example has a configuration including a low-resolution conversion circuit 68 and a high-resolution conversion circuit 69 in addition to the streak detection circuit 66 and the streak removal circuit 67. .
[0201]
The low-resolution conversion circuit 68 reduces the resolution of the read image data of the pixel array 42G (Green 2) in the sub-scanning direction to 供給 す る and supplies it to the streak detection circuit 66. The high-resolution conversion circuit 69 doubles the resolution in the sub-scanning direction of the read image data of the pixel array 41G (Green) and supplies it to the streak removal circuit 67. The streak detecting circuit 66 and the streak removing circuit 67 are the same as those in the above configuration example.
[0202]
Next, the operation of the streak detecting circuit 57 'having the above configuration will be described. When reading the pixel row 42G is performed at twice the speed of reading the pixel rows 41R, 41G, and 41B, the resolution in the sub-scanning direction of reading the pixel rows 41R, 41G, and 41B is the same as that of reading the pixel row 42G. It is の of the resolution in the scanning direction. Therefore, with respect to the read image data of the pixel row 42G, the resolution in the sub-scanning direction is reduced to half by the low resolution conversion circuit 68, and the read image data of the pixel row 41G is made equal to the resolution, and a streak detection circuit is provided together with the image data. 66.
[0203]
Here, the reason why the resolution of the read image data of the pixel row 42G is lowered instead of increasing the resolution of the read image data of the pixel row 41G is as follows. That is, when the resolution is increased, the image data is deteriorated, and the detection accuracy of the streak is reduced. Therefore, by lowering the resolution of the read image data of the pixel row 42G and making the same as the resolution of the read image data of the pixel row 41G and comparing, the streak can be detected with high accuracy. In the streak detection circuit 66, as described with reference to FIG. 32, the streak detection signal G2 is generated and output by the operation of the convex pixel detection circuit 84, the data comparison circuit 85, and the second determination circuit 87.
[0204]
Next, the read image data of the pixel row 41G is doubled in resolution in the sub-scanning direction by the high resolution conversion circuit 69, and the read image data of the pixel row 42G is made equal in resolution to the image data and the streak detection signal. It is input to the streak removing circuit 67 together with G2. In the streak removing circuit 67, as described with reference to FIG. 39, the read image data of the pixel row 42G is replaced by the second replacement circuit 92 with the read image data of the pixel row 41G whose resolution in the sub-scanning direction is increased. Is removed.
[0205]
As described above, in the color image reading apparatus according to the present embodiment, the pixel rows 41R, 41G, and 41B for reading the original image for the R, G, and B color components, and the pixel rows in the sub-scanning direction. Each of the read image data of the pixel rows 41R, 41G, 41B, and 42G is provided using a color CCD sensor 36B having a pixel row 42G that is provided at a predetermined interval and reads a document image for the G color component. , A noise component on the read image data of the pixel row 41R, 41G, 41B or the pixel row 42G is detected and removed, so that even if the original image to be read is a color image, dust or the like is removed. It is possible to accurately detect and remove streaks of a read image caused by the adhesion of the image.
[0206]
The streak correction circuits according to the above-described two configuration examples, that is, the streak correction circuit 57 according to the first configuration example and the streak correction circuit 57 ′ according to the second configuration example, have a mode for reading a color image and a mode for reading a monochrome image. In a color / black and white type image reading apparatus capable of selectively selecting a mode, a switching process is used as described below, and in any mode, a correction process for detecting occurrence of a streak and removing the streak is ensured. Can be done.
[0207]
That is, as shown in FIG. 47, a streak correction circuit 57 according to the first configuration example and a streak correction circuit 57 ′ according to the second configuration example are juxtaposed, and the operation mode (color mode / color mode) set by the mode setting unit 94 is set. One of them is set to the operating state according to the monochrome mode. 47 shows only the configuration of the main part of the signal processing system shown in FIG. 26, that is, only the streak correction circuits 57 and 57 'and the subsequent-stage image processing circuit 58 for simplification of the drawing.
[0208]
In the color mode for reading a color image, the original image is read by setting the respective operation speeds of reading the pixel rows 41R, 41G, 41B and reading of the pixel row 42G to be equal, and reading the read image data of the pixel rows 41R, 41G, 41B. Is output as a color image, while the streak correction circuit 57 according to the first configuration example detects a streak on the read image data of the pixel rows 41R, 41G, and 41B and removes the streak.
[0209]
On the other hand, in the monochrome mode for reading a black-and-white image, the original is read by setting the operation speed of reading the pixel array 42G to twice the operation speed of reading the pixel arrays 41R, 41G, and 41B, and the read image data of the pixel array 42G is read. While outputting as black and white image data, the streak correction circuit 57 'according to the second configuration example may detect a streak on the read image data of the pixel array 42G and remove it.
[0210]
In the color image reading apparatus or the color / black and white image reading apparatus described above, the streak detecting circuit 66 is provided in the same manner as in the black and white image reading apparatus according to the first embodiment. Can be applied. This will be specifically described below.
[0211]
First, when the streak detection circuit 62A according to the first embodiment is applied to the streak detection circuit 66, the streak detection circuit 66 having the configuration shown in FIG. 33 and the streak detection circuit 62A having the configuration shown in FIG. In the comparison, the data comparison circuit 85 and the data comparison block 71 correspond to each other. These have basically the same configuration. 36 and 38 showing specific examples of the first and second determination circuits 86 and 87 constituting the streak detection circuit 66, the continuity detection circuits 862, 863, 864 and 872 in FIG. The peripheral reference block 72 may be used.
[0212]
As described above, by applying the streak detecting circuit 62A according to the first embodiment to the streak detecting circuit 66, the following operation and effect can be obtained.
[0213]
That is, in reading a color image, the comparison result between the image data A and the image data B is expanded into a window of N pixels in the main scanning direction and M lines in the sub-scanning direction, and the center pixel row in the main scanning direction is set as a pixel of interest. When all the pixel data of the target pixel row becomes logical “1”, it is determined that a streak has occurred in the target pixel row, so that it is not affected by the fluctuation of the document conveyance speed. It is possible to reliably detect streak-like noise generated in the sub-scanning direction due to the attachment of dust.
[0214]
In addition, when there is a pixel row in which the target pixel row is all logic “1” and all the logic “0” exists in the left and right regions except the target pixel row, it is determined that a streak has occurred in the target pixel row. This makes it possible to reliably detect streak noise.Especially, even if a shift occurs in a horizontal line in the sub-scanning direction due to a change in the conveyance speed of the document, the entire line of pixel lines has a streak noise. Therefore, it is possible to prevent erroneous detection of a horizontal line in the sub-scanning direction.
[0215]
Next, when the streak detection circuit 62B according to the second embodiment is applied to the streak detection circuit 66, the image area streak detection circuit 75 shown in FIG. The streak detection circuit 66 having the configuration shown in FIG. 33 may be used as it is as the non-image area streak detection circuit 76. In this case, however, the continuity detecting circuits 862, 863, 864 and 872 are shown in FIGS. 36 and 38 showing specific examples of the first and second determination circuits 86 and 87 constituting the streak detecting circuit 66. Adopts the following circuit configuration.
[0216]
Since the continuity detection circuits 862, 863, 864, and 872 have exactly the same circuit configuration, a specific circuit configuration using the continuity detection circuit 862 as an example will be described here. FIG. 48 is a block diagram illustrating an example of a specific configuration of the continuity detection circuit 862.
[0217]
As is clear from FIG. 48, the continuity detection circuit 862 is composed of n line memories 8621-1 to 8621 -n and an AND circuit 8622. The line memories 8621-1 to 8621-n sequentially delay the input logic signal R by a time corresponding to one line, and output the signal as a signal delayed by a time corresponding to 1 to n lines, respectively, with respect to the logic signal R.
[0218]
The AND circuit 8622 receives the input logic signal R and each output signal of the line memories 8621-1 to 8621 -n, and when all of these logics are “1”, that is, the same logic signal R in the main scanning direction. When the pixel is continuously at logic "1" for n + 1 lines, the output result (continuous detection result) is defined as logic "1". Then, the output result of the continuity detection circuit 862 becomes the streak detection signal R.
[0219]
The continuity detection circuits 863, 864, and 872 have exactly the same configuration and operation as the continuity detection circuit 862, and the output results of the continuity detection circuits 863, 864, and 872 are the streak detection signal G and the streak detection signal, respectively. B and a streak detection signal G2.
[0220]
As described above, by applying the streak detection circuit 62B according to the second embodiment to the streak detection circuit 66, the following operation and effect can be obtained.
[0221]
That is, in reading a color image, the comparison result between the image data A and the image data B in the document leading edge area (non-image area), which is the blank area of the document, is represented by a window of N pixels in the main scanning direction and M lines in the sub scanning direction. And the central pixel row in the main scanning direction is set as a target pixel row, and when all the pixel data of the target pixel row becomes logic “1”, it is determined that a streak has occurred in the target pixel row. This makes it possible to reliably detect streaks without being affected by a change in the document conveyance speed or a change in the density of the document.
[0222]
In particular, in the non-image area, there is almost no influence of disturbance such as a change in the density of the original, and the threshold level 1 can be reduced and the detection sensitivity can be set high. Therefore, foreign substances such as dust with low density can be reliably detected. Further, even if the detection sensitivity is set high by setting the threshold level 1 to a small value, a pixel having no noise component caused by a foreign substance such as dust may be erroneously detected as a pixel having a noise component. Therefore, the noise removal correction process can be reliably performed.
[0223]
In addition, the detection result in the leading edge area of the document is reflected in the detection of the image area, and the threshold level is set higher only for pixels that are not detected as streaks in the leading edge area of the document. By detecting streaks in the image area by lowering the erroneous detection, it is possible to suppress erroneous detection of pixels that are not detected as streaks in the leading edge area of the original document as pixels containing noise components. It can be reliably prevented.
[0224]
However, it is to be noted in the description of the monochrome image reading apparatus according to the first embodiment that the streak detection is not limited to the configuration in which the streak is similarly detected in both the document leading edge area (non-image area) and the subsequent image area. As expected.
[0225]
【The invention's effect】
As described above, according to the present invention, when determining whether or not a noise component is present in a target pixel based on a comparison result obtained by comparing a plurality of image data in pixel units, the target pixel By referencing not only the judgment result for the pixel of interest but also the judgment result for the pixels surrounding the pixel of interest, it is not affected by fluctuations in the conveyance speed of the document, and is generated in the sub-scanning direction due to the adhesion of dust. It is possible to reliably detect streak-like noise, and to prevent erroneous detection of horizontal lines in the sub-scanning direction even if deviation occurs in horizontal lines in the sub-scanning direction due to fluctuations in the document conveyance speed. it can.
[0226]
In addition, by detecting the noise component in the original non-image area, which is the margin of the original, the detection reference level can be set to be small in the non-image area of the original because there is almost no influence of disturbance such as a change in the density of the original. Therefore, a foreign substance such as dust having a low density can be reliably detected, and a pixel in which a foreign substance such as dust does not exist even if the detection reference level is set to a small value may be erroneously detected as a pixel including a foreign substance. Therefore, the noise removal correction process can be reliably performed.
[Brief description of the drawings]
FIG. 1 is a side sectional view showing a schematic configuration of a main part of a monochrome image reading apparatus according to a first embodiment of the present invention.
FIG. 2 is a configuration diagram showing an example of an outline of a monochrome CCD sensor.
FIG. 3 is a block diagram showing a functional configuration example of a monochrome CCD sensor.
FIG. 4 is a diagram illustrating an example of the relationship between the frequency of occurrence and the total occurrence ratio with respect to the size of dust attached to a contact glass.
FIG. 5 is a block diagram illustrating an example of a configuration of a signal processing system in the image reading device according to the first embodiment.
FIG. 6 is a block diagram illustrating an example of a configuration of a streak correction circuit in the image reading device according to the first embodiment.
FIG. 7 is a diagram illustrating a RAM constituting one data conversion circuit;
FIG. 8 is a diagram illustrating an example of a relationship between input data and output data of a data conversion table.
FIG. 9 is a block diagram illustrating an example of a configuration of a streak detection circuit according to the first example.
FIG. 10 is a block diagram illustrating an example of a configuration of a data comparison block.
FIG. 11 is a diagram illustrating a window in which a comparison result of a data comparison block is developed.
FIG. 12 is a block diagram illustrating an example of a configuration of a peripheral reference block.
FIG. 13 is a block diagram illustrating an example of a configuration of a main scanning delay circuit.
FIG. 14 is a block diagram illustrating an example of a configuration of a target pixel column reference circuit.
FIG. 15 is a block diagram illustrating an example of a configuration of a left and right region reference circuit.
FIG. 16 is a block diagram illustrating an example of a configuration of a main scanning reference circuit.
FIG. 17 is a block diagram illustrating an example of a configuration of a streak detection circuit according to a second example.
FIG. 18 is a diagram illustrating a relationship between waveforms of a main scanning area signal, a sub-scanning area signal, an image area signal, and a leading edge signal with respect to the entire original, an image area of the document, and a leading edge area (non-image area) of the document.
FIG. 19 is a timing chart showing a timing relationship among a main scanning area signal, a sub-scanning area signal, an image area signal, and a leading edge area signal.
FIG. 20 is a block diagram illustrating an example of a configuration of an image area streak detection circuit.
FIG. 21 is a block diagram illustrating an example of a configuration of a streak determination circuit in the image reading device according to the first embodiment.
FIG. 22 is a block diagram illustrating an example of a configuration of a streak removing circuit in the image reading device according to the first embodiment.
FIG. 23 is a side sectional view showing a schematic configuration of a main part of a color image reading apparatus according to a second embodiment of the present invention.
FIG. 24 is a configuration diagram showing an example of an outline of a color CCD sensor.
FIG. 25 is a block diagram illustrating a functional configuration example of a color CCD sensor.
FIG. 26 is a block diagram illustrating an example of a configuration of a signal processing system in an image reading device according to a second embodiment.
FIG. 27 is a diagram (part 1) illustrating a positional relationship between a reading position of a pixel row on a contact glass and attached dust.
FIG. 28 is a diagram (part 2) illustrating a positional relationship between a reading position of a pixel row on a contact glass and attached dust.
FIG. 29 is a timing chart showing read image data of three pixel columns.
FIG. 30 is a diagram showing read image data in a window of 13 pixels in main scanning × 5 pixels in sub-scanning when removing noise detected by the first reading unit.
FIG. 31 is a view showing read image data in a window of 13 pixels in main scanning × 5 pixels in sub-scanning when removing noise detected by the second reading unit.
FIG. 32 is a block diagram illustrating an example (first configuration example) of a streak correction circuit in the image reading apparatus according to the second embodiment.
FIG. 33 is a block diagram illustrating an example of a configuration of a streak detection circuit in the image reading device according to the second embodiment.
FIG. 34 is an operation explanatory diagram of the convex pixel detection circuit.
FIG. 35 is a block diagram illustrating an example of a configuration of a data comparison circuit.
FIG. 36 is a block diagram illustrating an example of a configuration of a first determination circuit.
FIG. 37 is a diagram illustrating a logic table of a logic circuit.
FIG. 38 is a block diagram illustrating an example of a configuration of a second determination circuit.
FIG. 39 is a block diagram illustrating an example of a configuration of a streak removing circuit in the image reading device according to the second embodiment.
FIG. 40 is a diagram (No. 1) showing each read image data in a window of 13 pixels in the main scan × 5 pixels in the sub-scan for explaining the operation of the pixel position calculation circuit.
FIG. 41 is a diagram (part 2) showing each read image data in a window of 13 pixels in main scanning × 5 pixels in sub-scanning for explaining the operation of the pixel position calculation circuit.
FIG. 42 is a diagram (part 3) showing each read image data in a window of 13 pixels in main scanning × 5 pixels in sub-scanning for explaining the operation of the pixel position calculation circuit.
FIG. 43 is a block diagram illustrating an example of a configuration of a first replacement circuit.
FIG. 44 is a block diagram illustrating an example of a configuration of a first selection circuit.
FIG. 45 is a diagram illustrating a logic table of the second selection circuit.
FIG. 46 is a block diagram illustrating another example (second configuration example) of the configuration of the streak correction circuit in the image reading device according to the second embodiment.
FIG. 47 is a block diagram illustrating another example of the configuration of the main part of the signal processing system in the image reading device according to the second embodiment.
FIG. 48 is a block diagram illustrating an example of a configuration of a continuity detection circuit.
FIG. 49 is a diagram illustrating a window of N pixels in the main scan × M lines in the sub scan.
FIG. 50 is a diagram illustrating a target pixel column in a window of N pixels in the main scan × M lines in the sub scan.
FIGS. 51A and 51B are diagrams for explaining the problem of the related art, wherein FIG. 51A shows a horizontal line in the sub-scanning direction, and FIG. 51B shows a horizontal line after correction by erroneous detection.
[Explanation of symbols]
Reference Signs List 10: document feeder (ADF), 30: reading optical system, 36A: monochrome CCD sensor, 36B: color CCD sensor, 41A, 41B, 41R, 41G, 41B, 42G: pixel row, 51: CCD drive circuit, 57, 57 '... streak correction circuit, 62, 62A, 62B, 66 ... streak detection circuit, 62, 67 ... streak removal circuit, 71 ... data comparison block, 72 ... peripheral reference block, 75 ... image area streak detection circuit, 76 ... Non-image area streak detection circuit, 77 ... Threshold level correction circuit

Claims (11)

原稿を読み取り位置に搬送する搬送手段と、
前記搬送手段によって搬送される原稿の搬送方向に対応する副走査方向において所定の間隔だけ離間して設けられ、前記読み取り位置に搬送された原稿を当該原稿の搬送方向に直交する方向に対応する主走査方向に走査しつつ原稿画像の読み取り行う複数の読取手段と、
前記複数の読取手段による読み取りによって得られた複数の画像データに基づいて、これら画像データ上のノイズ成分を検知する検知手段とを備え、
前記検知手段は、
前記複数の画像データを画素単位で比較する比較手段と、
前記比較手段の比較結果に基づいて注目画素にノイズ成分が存在するか否かを判定する第一の判定手段と、
前記比較手段の比較結果に基づいて前記注目画素の周辺画素にノイズ成分が存在するか否かを判定する第二の判定手段と、
前記第一、第二の判定手段の各判定結果に基づいてノイズ成分が存在する画素を特定する特定手段とを有する
ことを特徴とする画像読取装置。Conveying means for conveying the original to the reading position;
The document conveyed to the reading position is provided at a predetermined interval in the sub-scanning direction corresponding to the conveyance direction of the document conveyed by the conveyance unit, and the main document corresponding to the direction orthogonal to the direction of conveyance of the document is provided. A plurality of reading means for reading a document image while scanning in a scanning direction;
Based on a plurality of image data obtained by reading by the plurality of reading means, and a detecting means for detecting a noise component on the image data,
The detection means,
Comparing means for comparing the plurality of image data in pixel units;
First determining means for determining whether a noise component is present in the pixel of interest based on the comparison result of the comparing means,
A second determination unit that determines whether a noise component exists in a peripheral pixel of the target pixel based on a comparison result of the comparison unit,
An image reading device comprising: a specifying unit that specifies a pixel in which a noise component exists based on each determination result of the first and second determination units. 前記第一の判定手段は、前記比較手段の比較結果を主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開して、当該ウインドウの主走査方向における中央の画素列を注目画素列とし、当該注目画素列にノイズ成分が存在する旨を判定し、
前記第二の判定手段は、前記比較手段の比較結果を主走査方向Ｎ画素、副走査方向Ｍラインのウインドウに展開して、当該ウインドウの主走査方向における中央の画素列を除く領域の画素にノイズ成分が存在しない旨を判定する
ことを特徴とする請求項１記載の画像読取装置。The first determination means expands the comparison result of the comparison means into a window of N pixels in the main scanning direction and M lines in the sub-scanning direction, and sets a central pixel row in the main scanning direction of the window as a pixel row of interest, It is determined that a noise component exists in the pixel row of interest,
The second determination unit expands the comparison result of the comparison unit into a window of N pixels in the main scanning direction and M lines in the sub-scanning direction, and assigns the result to pixels in an area excluding a central pixel row in the main scanning direction of the window. 2. The image reading apparatus according to claim 1, wherein it is determined that no noise component exists. 前記第一、第二の判定手段は、前記ウインドウの主走査方向の画素数Ｎを変更する手段を有する
ことを特徴とする請求項２記載の画像読取装置。3. The image reading apparatus according to claim 2, wherein the first and second determination units include a unit that changes the number N of pixels of the window in the main scanning direction. 前記複数の読取手段は各々、白黒成分について原稿画像の読み取りを行う
ことを特徴とする請求項１記載の画像読取装置。2. The image reading apparatus according to claim 1, wherein each of the plurality of reading units reads a document image for a black and white component. 前記複数の読取手段は、複数の色成分について原稿画像の読み取りを行う第一の読取手段と、前記第一の読取手段に対して副走査方向において所定の間隔だけ離間して設けられ、前記複数の色成分のうちのいずれか一つの色成分について原稿画像の読み取りを行う第二の読取手段とを有する
ことを特徴とする請求項１記載の画像読取装置。The plurality of reading units are provided at a predetermined interval in a sub-scanning direction with respect to the first reading unit for reading a document image with respect to a plurality of color components, and the plurality of reading units are provided. 2. The image reading apparatus according to claim 1, further comprising: a second reading unit that reads a document image with respect to any one of the color components. 原稿を読み取り位置に搬送する搬送手段と、
前記搬送手段によって搬送される原稿の搬送方向に対応する副走査方向において所定の間隔だけ離間して設けられ、前記読み取り位置に搬送された原稿を当該原稿の搬送方向に直交する方向に対応する主走査方向に走査しつつ原稿画像の読み取り行う複数の読取手段と、
原稿の搬送方向における先端非画像領域において、前記複数の読取手段による読み取りによって得られた複数の画像データに基づいて、これら画像データ上のノイズ成分を検知する第一のノイズ検知手段と
を備えることを特徴とする画像読取装置。Conveying means for conveying the original to the reading position;
The document conveyed to the reading position is provided at a predetermined interval in the sub-scanning direction corresponding to the conveyance direction of the document conveyed by the conveyance unit, and the main document corresponding to the direction orthogonal to the direction of conveyance of the document is provided. A plurality of reading means for reading a document image while scanning in a scanning direction;
A first noise detection unit for detecting a noise component on the image data based on a plurality of image data obtained by reading by the plurality of reading units in a leading end non-image area in a document conveyance direction; An image reading apparatus characterized by the above-mentioned. 前記先端非画像領域以降の画像領域において、前記複数の読取手段による読み取りによって得られた複数の画像データに基づいて、これら画像データ上のノイズ成分を検知する第二のノイズ検知手段をさらに備える
ことを特徴とする請求項６記載の画像読取装置。In the image area after the tip non-image area, based on a plurality of image data obtained by reading by the plurality of reading means, a second noise detecting means for detecting a noise component on the image data is further provided. The image reading apparatus according to claim 6, wherein: 前記第一のノイズ検知手段の検知結果に基づいて、前記第二のノイズ検知手段の検知用基準レベルを補正する補正手段をさらに備える
ことを特徴とする請求項７記載の画像読取装置。8. The image reading apparatus according to claim 7, further comprising a correction unit configured to correct a detection reference level of the second noise detection unit based on a detection result of the first noise detection unit. 前記補正手段は、前記第一のノイズ検知手段によってノイズ成分が検知されなかった画素については、前記第二のノイズ検知手段の検知用基準レベルを前記第一のノイズ検知手段の検知用基準レベルよりも大きく設定して検知感度を下げる
ことを特徴とする請求項８記載の画像読取装置。The correction unit sets the detection reference level of the second noise detection unit to a pixel whose noise component is not detected by the first noise detection unit from the detection reference level of the first noise detection unit. 9. The image reading apparatus according to claim 8, wherein the detection sensitivity is lowered by setting the value of the image reading apparatus to be large. 前記複数の読取手段は各々、白黒成分について原稿画像の読み取りを行う
ことを特徴とする請求項６〜８のうちのいずれか１項記載の画像読取装置。9. The image reading apparatus according to claim 6, wherein each of the plurality of reading units reads a document image for a black and white component. 前記複数の読取手段は、複数の色成分について原稿画像の読み取りを行う第一の読取手段と、前記第一の読取手段に対して副走査方向において所定の間隔だけ離れて設けられ、前記複数の色成分のうちいずれか一つの色成分について原稿画像の読み取りを行う第二の読取手段とを有する
ことを特徴とする請求項６〜８のうちのいずれか１項記載の画像読取装置。The plurality of reading units are provided at a predetermined interval in a sub-scanning direction with respect to the first reading unit that reads a document image with respect to a plurality of color components, and the plurality of reading units are provided. The image reading apparatus according to any one of claims 6 to 8, further comprising: a second reading unit configured to read a document image for any one of the color components.
JP2002275321A 2002-09-20 2002-09-20 Image reading device Expired - Fee Related JP4120331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002275321A JP4120331B2 (en) 2002-09-20 2002-09-20 Image reading device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002275321A JP4120331B2 (en) 2002-09-20 2002-09-20 Image reading device

Publications (2)

Publication Number Publication Date
JP2004112645A true JP2004112645A (en) 2004-04-08
JP4120331B2 JP4120331B2 (en) 2008-07-16

Family

ID=32271555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002275321A Expired - Fee Related JP4120331B2 (en) 2002-09-20 2002-09-20 Image reading device

Country Status (1)

Country Link
JP (1) JP4120331B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147783A (en) * 2006-12-06 2008-06-26 Canon Inc Image reader
US7551326B2 (en) 2004-09-30 2009-06-23 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7675657B2 (en) 2004-09-30 2010-03-09 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7675656B2 (en) 2004-09-30 2010-03-09 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7697175B2 (en) 2004-09-30 2010-04-13 Konica Minolta Business Technologies, Inc. Image reading apparatus capable of detecting noise
US7710618B2 (en) 2004-09-30 2010-05-04 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7710617B2 (en) 2004-09-30 2010-05-04 Konica Minolta Business Technologies, Inc. Image reading apparatus capable of detecting noise
US7719731B2 (en) 2004-09-30 2010-05-18 Konica Minolta Business Technologies, Inc. Image reading apparatus correcting noise in image data
US7782506B2 (en) 2004-11-10 2010-08-24 Konica Minolta Business Technologies, Inc. Image reading apparatus capable of detecting noise
JP2010226313A (en) * 2009-03-23 2010-10-07 Konica Minolta Business Technologies Inc Image reading device and streaky noise correction method
US7839545B2 (en) 2004-09-30 2010-11-23 Konica Minolta Business Technologies, Inc. Image reading apparatus correcting noise in image data
US10129415B2 (en) 2016-06-01 2018-11-13 Canon Kabushiki Kaisha Image reading apparatus, image forming apparatus, image reading method, and storage medium

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710617B2 (en) 2004-09-30 2010-05-04 Konica Minolta Business Technologies, Inc. Image reading apparatus capable of detecting noise
US7719731B2 (en) 2004-09-30 2010-05-18 Konica Minolta Business Technologies, Inc. Image reading apparatus correcting noise in image data
US7675657B2 (en) 2004-09-30 2010-03-09 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7675656B2 (en) 2004-09-30 2010-03-09 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7697175B2 (en) 2004-09-30 2010-04-13 Konica Minolta Business Technologies, Inc. Image reading apparatus capable of detecting noise
US7710618B2 (en) 2004-09-30 2010-05-04 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7551326B2 (en) 2004-09-30 2009-06-23 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7973986B2 (en) 2004-09-30 2011-07-05 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7839545B2 (en) 2004-09-30 2010-11-23 Konica Minolta Business Technologies, Inc. Image reading apparatus correcting noise in image data
US7969627B2 (en) 2004-09-30 2011-06-28 Konica Minolta Business Technologies, Inc. Image reading apparatus for detecting noise in image data
US7782506B2 (en) 2004-11-10 2010-08-24 Konica Minolta Business Technologies, Inc. Image reading apparatus capable of detecting noise
JP2008147783A (en) * 2006-12-06 2008-06-26 Canon Inc Image reader
JP2010226313A (en) * 2009-03-23 2010-10-07 Konica Minolta Business Technologies Inc Image reading device and streaky noise correction method
US10129415B2 (en) 2016-06-01 2018-11-13 Canon Kabushiki Kaisha Image reading apparatus, image forming apparatus, image reading method, and storage medium

Also Published As

Publication number Publication date
JP4120331B2 (en) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4107029B2 (en) Image reading device
JP4051889B2 (en) Image reading device
JP6432332B2 (en) Photoelectric conversion element, image reading apparatus, and image forming apparatus
JP3809226B2 (en) Correction method of output image signal of linear image sensor
JP4120331B2 (en) Image reading device
JP3501024B2 (en) Image reading apparatus and image reading method
WO2004098172A1 (en) Image information processor, image information processing method, and image forming device
JP3687405B2 (en) Image reading apparatus and image reading method
US20080024823A1 (en) Image processing apparatus and image reading apparatus
JPH09298647A (en) Offset level correction method for linear image sensor and device therefor
JP3721918B2 (en) Image reading device
EP1030514B1 (en) Image reading apparatus
US20020097330A1 (en) Photosensor array using segmented charge transfer gates to improve processing time for small images
JP3155877B2 (en) Solid-state imaging device and charge transfer method thereof
JP2996692B2 (en) Picture reader
JP7114768B2 (en) Image reading device and image forming device
JPH10233900A (en) Image reader
JP2011254356A (en) Image reading apparatus, image formation apparatus, and image reading method
JP2002158835A (en) Image-reading device
JP4414276B2 (en) Image reading device
JPH05191575A (en) Original reader
JPH0946489A (en) Image reader
JP2000078397A (en) Image forming device
JPH05103196A (en) Picture reader
JPH07154597A (en) Image data adjustment method of image reader

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees