JP2004103747A

JP2004103747A - Method of manufacturing semiconductor device

Info

Publication number: JP2004103747A
Application number: JP2002262187A
Authority: JP
Inventors: Kazumasa Yonekura; 米倉　和賢
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-09-09
Filing date: 2002-09-09
Publication date: 2004-04-02

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a method for manufacturing a semiconductor device, which suppress film characteristics of a low-dielectric-constant film from deteriorating when resist removal is carried out in an ashing process. <P>SOLUTION: In the method for manufacturing the semiconductor device having on a wafer with a device having an interlayer insulating film 104 made of the low-dielectric-constant film, nitrogen gas uses for a process of removing a resist 105 formed on the interlayer insulating film 104 by the ashing process, and an RF bias of 50 to 300 W when a device which uses nitrogen gas and controls plasma generation and ion acquisition to the wafer by different power sources is used, or an RF bias of 100 to 700 W when a device which controls the plasma generation and ion acquisition by the same power source is used, is applied to the wafer. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、ＩＣ、ＬＳＩ等の半導体装素子の製造方法に関するものである。特に、配線間容量の低減を目的として層間絶縁膜に低誘電率膜を用いる場合に、エッチングによりレジストマスクでパターンを形成した後のレジスト除去（アッシング）によって、低誘電率膜の膜特性が劣化することを抑制する方法に関するものである。
【０００２】
【従来の技術】
半導体素子の微細化に伴い、配線間のＲｅｓｉｓｔａｎｃｅ−Ｃａｐａｃｉｔａｎｃｅ（ＲＣ）遅延がデバイス特性に大きな影響を及ぼしつつある。この問題を解決する為には配線抵抗の低減と層間絶縁膜の誘電率の低減が必要となる。配線抵抗の低減の為には従来配線材料として用いられていたアルミニウム（Ａｌ）から更に抵抗の低い銅（Ｃｕ）への変更が進められている。
【０００３】
また、層間絶縁膜も従来から用いられていたＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などによって形成されるＳｉＯ_２に代えてＬｏｗ−ｋ膜と呼ばれる低誘電率膜の適用が進められている。一般的にＬｏｗ−ｋ膜とは誘電率（ｋ）が２．５〜３．０程度（ＳｉＯ_２はｋ＝４．０程度）の材料を指して呼ばれており、大別するとＣ、Ｏ、Ｈなどからなる有機材料とＳｉ、Ｏ、Ｈ、Ｃなどからなる無機材料（ＳｉＯＣなど）に分けられる。
【０００４】
この無機系のＬｏｗ−ｋ材料では、誘電率を下げる為に膜中にメチル基（−ＣＨ_３）を含有させている。メチル基を含むことで膜密度を下げることができ、かつ分極が少なくなる為に誘電率を下げることができる。そして、有機系Ｌｏｗ−ｋ材料はレジストと似た材質でありレジストマスクでのパターン形成は困難で有る為、ＳｉＯ_２などのハードマスクを用いてパターニングされる。これに対して、無機系Ｌｏｗ−ｋ材料の場合には従来のＳｉＯ_２と同じくレジストマスクでの加工が可能であるメリットがあるが、レジスト除去（アッシング）によるＬｏｗ−ｋ材料の膜特性の劣化を抑制する必要がある。
【０００５】
更に次世代デバイス対応としてＵｌｔｒａ　Ｌｏｗ−ｋ膜と呼ばれる超低誘電率材料の開発も行われている。Ｕｌｔｒａ　Ｌｏｗ−ｋ膜はｋが２．５以下の材料を指し、通常のＬｏｗ−ｋ材料と同様に有機系と無機系に大別されるが、特徴として材料内部に数ｎｍ程度の微細な空孔を持つものが多い。
【０００６】
このような微細な空孔を持つことによって膜密度を低減でき低誘電率化を実現しているが、一方で膜強度が弱いという短所があり、また、物理的な強度だけでなく耐プラズマ性でも従来のＬｏｗ−ｋ膜よりも大きく劣っているという短所がある。特に無機材料におけるプラズマ耐性の無さはパターン形成後のレジスト除去（アッシング）時に大きな問題となっている。
【０００７】
従来のＳｉＯ_２を層間絶縁膜に使用したデバイスでは通常酸素プラズマを用いたダウンフローアッシングを用いている。これはウェハを１５０〜３００℃程度に昇温し、酸素ラジカルの化学反応によってレジストを除去するものである。
【０００８】
それに対して無機系のＬｏｗ−ｋ材料を使用した構造では、前述のアッシングでは酸素ラジカルによって低誘電率膜が劣化してしまい、誘電率が上昇してしまう問題がある。この問題に対してはウェハ温度を１００℃以下に冷却しつつラジカル成分の少ないプラズマを使用することにより、誘電率の上昇を抑制することが出来る。
【０００９】
更に無機系のＵｌｔｒａ　Ｌｏｗ−ｋ材料を用いる場合には、このＬｏｗ−ｋ材料用のアッシング条件（ウェハを低温化しつつラジカル成分の少ないプラズマを用いる）でも大きく膜特性が劣化し、誘電率の上昇やリーク電流の増加などの悪影響が見られている。このため、Ｕｌｔｒａ　Ｌｏｗ−ｋ膜を劣化させないアッシング技術が求められている。
【００１０】
【発明が解決しようとする課題】
従来の半導体装置の製造方法は以上のように行われ、酸素プラズマを用いたアッシングでは反応性の大きい酸素ラジカルの影響で無機系のＬｏｗ−ｋ材料（特にＵｌｔｒａ　Ｌｏｗ−ｋ材料）の膜特性（誘電率やリーク電流）が劣化してしまうという問題点があった。
【００１１】
この発明は上記のような問題点を解消するためになされたもので、アッシング時のプラズマダメージによるＬｏｗ−ｋ材料（特にＵｌｔｒａ　Ｌｏｗ−ｋ材料）の劣化を防ぐことを目的として、Ｌｏｗ−ｋ膜の膜特性（誘電率やリーク電流など）を維持しつつパターン形成後のレジストを残渣無く除去することができる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る請求項１の半導体装置の製造方法は、低誘電率膜にて成る層間絶縁膜を有するデバイスをウェハ上に備えた半導体装置の製造方法において、層間絶縁膜上に形成された被処理膜をアッシング処理にて除去する工程を、窒素ガスを用い、かつ、プラズマ生成とウェハへのイオンの引き込みとを別々の電源にて制御している装置を用いる場合には５０〜３００ＷのＲＦバイアスをウェハに印加し、プラズマ生成とイオンの引き込みとを同じ電源にて制御している装置を用いる場合には１００〜７００ＷのＲＦバイアスをウェハに印加するものである。
【００１３】
また、この発明に係る請求項２の半導体装置の製造方法は、請求項１において、５０％以下の水素を添加するものである。
【００１４】
また、この発明に係る請求項３の半導体装置の製造方法は、請求項１において、６０％以下のアンモニアを添加するものである。
【００１５】
また、この発明に係る請求項４の半導体装置の製造方法は、低誘電率膜にて成る層間絶縁膜を有するデバイスをウェハ上に備えた半導体装置の製造方法において、層間絶縁膜上に形成された被処理膜を除去するアッシング処理を、第１ステップおよび第２ステップの２ステップにて行い、第１ステップを請求項１ないし請求項３のいずれかに記載のアッシング処理にて行い、第２ステップを酸素プラズマを用いるか、または、５０％より多くの水素または６０％より多くのアンモニアを添加した窒素プラズマを用いて行うものである。
【００１６】
また、この発明に係る請求項５の半導体装置の製造方法は、低誘電率膜にて成る層間絶縁膜を有するデバイスをウェハ上に備えた半導体装置の製造方法において、層間絶縁膜上に形成された被処理膜を除去する工程は、請求項１ないし請求項３のいずれかに記載のアッシング処理にて行い、アッシング処理後にウェット処理するものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１の無機系低誘電率材料を層間絶縁膜に用いた配線パターンの形成フローをシングルダマシン構造を例にして示す断面図である。図に基づいてこの発明の実施の形態１の半導体装置の製造方法について説明する。まず、下層層間絶縁膜１０１に導電性プラグ１０２を形成した後、トレンチエッチングのストッパー膜１０３を形成する。このストッパー膜１０３としては、上層の絶縁膜との選択比が確保できる例えばＳｉ_３Ｎ_４やＳｉＣが使用される。
【００１８】
この上に層間絶縁膜１０４を形成する。層間絶縁膜１０４はここでは低誘電率膜の為に、ＳｉＯＣなどの低誘電率膜やｐｏｒｏｕｓ　ＭＳＱ（空孔のあるメチルシルセスキオキサン）などの超低誘電率膜を使用する。次に、層間絶縁膜１０４上に被処理膜としてのレジスト１０５を形成する（図１（ａ））。次に、このレジスト１０５をマスクにストッパー膜１０３との選択性を有する条件で層間絶縁膜１０４のエッチングを行い、トレンチパターン１０を形成する（図１（ｂ））。
【００１９】
この後、レジスト１０５をアッシングにより除去する（図１（ｃ））。次に、トレンチパターン１０の底部のストッパー膜１０３をエッチングにより除去する（図１（ｄ））。さらに、ストッパー膜１０３のエッチング後にも、このエッチングによって形成されるトレンチパターン１０の底部の被処理膜としてのフロロカーボンポリマーを除去する目的でアッシングを行う。
【００２０】
尚、トレンチエッチングとストッパー膜のエッチングを連続して行い、その後にアッシングを行っても良い。また、トレンチエッチングの形状やオーバーエッチングの時間を調整することにより、ストッパー膜１０３を省略することもできる。また、層間絶縁膜１０４上には反射防止膜であるＳｉＯＮや有機膜が形成されることもある。さらに、後のＣＭＰ耐性を確保する為にＳｉＯ_２、ＳｉＣなどが形成される場合もある。
【００２１】
そして、トレンチパターンが形成された後に配線材料であるＴａ／ＴａＮ膜１０６やＣｕ膜１０７がスパッタリング法やメッキによって形成される（図１（ｅ））。次に、ＣＭＰによりトレンチ部分以外のＴａ／ＴａＮ膜１０６やＣｕ膜１０７を除去することによって配線膜１０８が形成される。尚、図１ではシングルダマシン構造に低誘電率膜を適用した配線形成フローを示したが、デュアルダマシン構造にも低誘電率膜は適用されることは言うまでもない。
【００２２】
このように図１のトレンチエッチング後のレジスト除去におけるアッシングや、ストッパー膜除去後のポリマー除去におけるアッシングにおいて、低誘電率膜の層間絶縁膜１０４の表面がプラズマにさらされる。この際の条件をどのように設定するかを以下にて説明する。
【００２３】
図２に、Ｌｏｗ−ｋ材料であるＳｉＯＣ（初期誘電率＝２．９）とＵｌｔｒａＬｏｗ−ｋ材料であるｐｏｒｏｕｓ　ＭＳＱ（初期誘電率＝２．２）を従来のアッシングに用いられている酸素プラズマに３分間さらした前後での誘電率の変化を示す。ＳｉＯＣでは誘電率の増加が１０％程度であるのに対して、ｐｏｒｏｕｓ　ＭＳＱでは４倍程度の高い誘電率を示しているのが確認できる。
【００２４】
図３に、Ｆｏｕｒｉｅｒ　ｔｒａｎｓｆｏｒｍ　ｉｎｆｒａｒｅｄ　ｓｐｅｃｔｒｏｓｃｏｐｙ（以下、ＦＴ−ＩＲと略す。）で測定した、この時の膜中に含まれるメチル基（−ＣＨ_３）の減少量を示す。図３と図２から明らかなように、メチル基の減少量がそのまま誘電率の上昇に寄与していることが分かる。よって前述したように、無機系のＬｏｗ−ｋ材料は誘電率を下げる為に膜中にメチル基を含んでいるが、ｐｏｒｏｕｓ　ＭＳＱを酸素プラズマにさらすと酸素ラジカルやイオンによって膜中のメチル基が引き抜かれ、メチル基の含有量が大きく減少して誘電率の上昇を引き起こしていることが確認できる。
【００２５】
まず、本発明ではアッシングに酸素プラズマではなく、窒素プラズマを用いることでＬｏｗ−ｋ膜の誘電率が上昇する問題を解決する。その根拠を以下に示す。ｐｏｒｏｕｓ　ＭＳＱ膜をさまざまなプラズマにさらした時の誘電率の変化を図４に示す。装置は２周波並行平板型エッチング装置を用い、プラズマにさらす時間はレジストが２５０ｎｍアッシングされる時間に設定している。図４から明らかなように、窒素プラズマを用いることによってＬｏｗ−ｋ材料の劣化を抑制できることが分かる。
【００２６】
図５に図４にて処理した後のＦＴ−ＩＲで測定した膜中のメチル基の減少量を示す。窒素プラズマではメチル基の減少量が少なく、Ｌｏｗ−ｋ膜を大きく劣化させていないことが分かる。また、図６に図４にて処理した後のｓｅｃｏｎｄａｒｙ　ｉｏｎ　ｍａｓｓ　ｓｐｅｃｔｒｏｍｅｔｒｙ　（ＳＩＭＳ）で測定したｐｏｒｏｕｓ　ＭＳＱ膜中の含有される炭素の深さ方向の分布を示す。膜中の炭素はメチル基が含まれていることを示している。
【００２７】
酸素プラズマや水素プラズマにさらされると膜中の炭素（即ちメチル基）が大きく減少しているが、窒素プラズマを用いると膜中炭素の減少は最表面だけに抑制できている。このように窒素プラズマを用いることによってＬｏｗ−ｋ材料の最表面を改質して、最表面以外の（膜中の）膜質の劣化を抑制できることが分かる。
【００２８】
しかし窒素プラズマを使用する場合には、従来用いられていたダウンフローによるアッシングでは十分なアッシング速度が得られずレジストの除去性も悪い。その為、ウェハにＲＦバイアスを印加することによってアッシング速度を得る必要がある。このことを以下に説明する。
【００２９】
図７はプラズマ生成とウェハへのイオンの引き込みとを別々の電源にて制御している装置の場合の窒素プラズマでのアッシング速度のウェハバイアスＲＦ電力依存性を示す図である。図から明らかなように、ＲＦバイアスが０Ｗの時はアッシング速度がほとんど得られていない。そして、バイアスの印加を増加することによってアッシング速度が得られることが分かる。
【００３０】
しなしながら、５０Ｗより小さいときはアッシング速度が十分に上昇しておらず適当であるとは言えない。そして、５０Ｗより大きくなるとアッシング速度がほぼ収束し、十分なアッシング速度を得ることができる。また、層間絶縁膜のドライエッチング時に形成されるレジスト表面変質層はスパッタ成分が少ないと除去されない為、ウェハバイアスのＲＦパワーが小さすぎるとレジスト残渣がウェハ表面に残ってしまう。反対に、ＲＦパワーが３００Ｗより大きくなると、Ｌｏｗ−ｋ材料の誘電率が劣化してしまうことが確認されている。
【００３１】
その為、２周波並行平板型エッチング装置や誘導結合型エッチング装置のようなプラズマ生成とウェハへのイオンの引き込みとを別々の電源に制御している装置ではウェハに５０〜３００ＷのＲＦバイアスを印加することがレジスト表面変質層の除去とアッシング速度を確保しつつ、Ｌｏｗ−ｋ膜の誘電率を悪化させない為に必要であることが分かる。
【００３２】
図８はプラズマ生成とウェハへのイオンの引き込みと同じ電源にて制御している装置の場合の窒素プラズマでのアッシング速度のＲＦ電力依存性を示す図である。本方式の装置では、ＲＦ電力が０Ｗの時はプラズマが生成されないためアッシング速度は０である。そして、ＲＦ電力が１００Ｗ以上でプラズマが生成され、ＲＦ電力を増加することによってアッシング速度が増加することが分かる。
【００３３】
しなしながら、１００Ｗより小さいときは安定なプラズマが生成できず適当であるとは言えない。そして、１００Ｗより大きくなると安定なプラズマが生成され、十分なアッシング速度を得ることができる。また、層間絶縁膜のドライエッチング時に形成されるレジスト表面変質層はスパッタ成分が少ないと除去されない為、ウェハバイアスのＲＦパワーが小さすぎるとレジスト残渣がウェハ表面に残ってしまう。反対に、ＲＦパワーが７００Ｗより大きくなると、Ｌｏｗ−ｋ材料の誘電率が劣化してしまうことが確認されている。
【００３４】
その為、通常のカソードカップル型並行平板エッチング装置や有磁場並行平板型エッチング装置のようなプラズマ生成とイオンの引き込みとを同じ電源で制御している装置の場合には、１００〜７００ＷのＲＦパワーを印加する必要がある。
【００３５】
従来用いられていた酸素プラズマによるアッシングではアッシング時に露出している銅配線の酸化防止の為にウェハ温度は１００℃程度が上限であった。しかし、本発明を用いた場合には酸素プラズマを用いていない為にウェハ温度を１００度以上に高温化してアッシングを行うことも可能である。
【００３６】
図９は本実験で用いた２周波並行平板型エッチング装置の概略図を示す。本装置は上部電極に６０ＭＨｚの高周波電力を印加することによってプラズマの生成を行い、下部電極に２ＭＨｚの比較的低い周波数の高周波電力を印加することによってウェハ表面へのイオンの引き込みを行う。
【００３７】
２周波並行平板型エッチング装置を用いた場合の一般的なアッシング条件を以下に示す。
ＲＦ　Ｐｏｗｅｒ（Ｔｏｐ／Ｂｏｔｔｏｍ）＝１０００／１００Ｗ
Ｐｒｅｓｓｕｒｅ＝１０Ｐａ
Ｎ_２＝５００ｓｃｃｍ
【００３８】
次に、有磁場並行平板型エッチング装置を用いた場合の一般的なアッシング条件を以下に示す。
ＲＦ　Ｐｏｗｅｒ＝３００Ｗ
Ｐｒｅｓｓｕｒｅ＝２０Ｐａ
Ｎ_２＝５００ｓｃｃｍ
【００３９】
上記のように行われた実施の形態１の半導体装置の製造方法は、窒素プラズマを用いているため、窒素ラジカルは反応性が低い為に膜中のメチル基の引き抜きが生じない為に層間絶縁膜の誘電率の劣化を抑制できる。また、ウェハにＲＦバイアスを印加することによりアッシング速度を十分に確保することができる。
【００４０】
上記実施の形態１の方法では十分なアッシング速度とレジストの除去性が得られない場合には、以下の方法を利用することが考えられる。その１例としては上記の実施の形態１の条件に微量のＨ_２を添加することによってこれらの問題を解決することができる。微量のＨ_２添加の場合にはＨ原子の多くがＮＨ_ｘイオン・ラジカルになる為にＨイオンやラジカルが生成され難く、低誘電率膜の膜質の劣化を抑制できる。
【００４１】
さらにＮＨ_ｘイオン・ラジカルが生成されることによってアッシング速度が増加し、レジスト除去性が向上する効果が得られる。ただし、図１０に示すようにＨ_２の添加量が多くなりすぎると、Ｈイオンやラジカルが生成されて膜質の劣化を引き起こす。よって、アッシング速度の増加量と低誘電率膜の膜質劣化を考慮してＨ_２の添加量は５０％以下にする必要がある。
【００４２】
他の１例としては、微量のＨ_２添加を行う代わりにＮＨ_３添加によっても同様の効果が得られる。ＮＨ_３添加の場合もＨラジカルよりもＮＨ_ｘラジカルが生成されやすい為に誘電率の劣化を抑制できる。また、ＮＨ_３はＨ_２よりも解離しやすい為、更なるアッシング速度の増加効果も得られる。ただし、上記Ｈ_２の場合と同様にＮＨ_３の添加量が多くなるとＨイオンやラジカルが生成されて膜質の劣化を引き起こす為、アッシング速度の増加量と低誘電率膜の膜質劣化を考慮してＮＨ_３の添加量は６０％以下が望ましい。
【００４３】
実施の形態２．
上記に示した実施の形態１の各アッシング条件では、従来の酸素プラズマや水素またはアンモニアの添加量を増やした窒素プラズマによるアッシング条件よりもアッシング速度が若干遅い。そこで、このことを解決するために、アッシング処理を第１ステップおよび第２ステップの２ステップに分けて行う方法がある。
【００４４】
第１ステップに前述の実施の形態１に記載された各アッシング条件のいずれかを適用し、第２ステップに従来の酸素プラズマや水素（５０％より多く）またはアンモニア（６０％より多く）の添加量を増やした窒素プラズマによるアッシング条件を適用して、アッシング処理時間の短縮を行う。
【００４５】
低誘電率膜が露出している箇所は、第１ステップのＮリッチなプラズマにさらされることによって、最表面に改質層が形成され、これが酸素ラジカルや水素ラジカルに対するバリア層となって膜中の変質を抑制できる。
【００４６】
実施の形態３．
上記実施の形態２においてはアッシング処理を２ステップに分け、第２ステップを従来から使用されていたアッシング処理を行うが、実施の形態３においてはの第２ステップの代わりに低誘電率膜を劣化させない溶液を選択して行うウェット処理を用いる。
【００４７】
ウェット処理のみではエッチングにより変質したレジストが完全には除去できないが、上記実施の形態１にて示した各アッシング条件で変質したレジスト部分を除去し、残りをウェット処理にて除去することによって低誘電率膜の劣化を抑制しつつレジスト除去を行うことができる。溶液としては例えばフッ化アンモニウム系のものを使用することにより、低誘電率膜の劣化を抑制しつつ、レジストの除去を行うことができる。
【００４８】
【発明の効果】
以上のようにこの発明の請求項１によれば、低誘電率膜にて成る層間絶縁膜を有するデバイスをウェハ上に備えた半導体装置の製造方法において、層間絶縁膜上に形成された被処理膜をアッシング処理にて除去する工程を、窒素ガスを用い、かつ、プラズマ生成とウェハへのイオンの引き込みとを別々の電源にて制御している装置を用いる場合には５０〜３００ＷのＲＦバイアスをウェハに印加し、プラズマ生成とイオンの引き込みとを同じ電源にて制御している装置を用いる場合には１００〜７００ＷのＲＦバイアスをウェハに印加するので、層間絶縁膜の膜質を劣化することなく、確実に被処理膜を除去することができる半導体装置の製造方法を提供することが可能となる。
【００４９】
また、この発明の請求項２によれば、請求項１において、５０％以下の水素を添加するので、アッシング速度を速めることができる半導体装置の製造方法を提供することが可能となる。
【００５０】
また、この発明の請求項３によれば、請求項１において、６０％以下のアンモニアを添加するので、アッシング速度を速めることができる半導体装置の製造方法を提供することが可能となる。
【００５１】
また、この発明の請求項４によれば、低誘電率膜にて成る層間絶縁膜を有するデバイスをウェハ上に備えた半導体装置の製造方法において、層間絶縁膜上に形成された被処理膜を除去するアッシング処理を、第１ステップおよび第２ステップの２ステップにて行い、第１ステップを請求項１ないし請求項３のいずれかに記載のアッシング処理にて行い、第２ステップを酸素プラズマを用いるか、または、５０％より多くの水素または６０％より多くのアンモニアを添加した窒素プラズマを用いて行うので、アッシング速度を速め、確実なる被処理膜の除去を行うことができる半導体装置の製造方法を提供することが可能となる。
【００５２】
また、この発明に係る請求項５の半導体装置の製造方法は、低誘電率膜にて成る層間絶縁膜を有するデバイスをウェハ上に備えた半導体装置の製造方法において、層間絶縁膜上に形成された被処理膜を除去する工程は、請求項１ないし請求項３のいずれかに記載のアッシング処理にて行い、アッシング処理後にウェット処理するので、アッシング速度を速め、確実なる被処理膜の除去を行うことができる半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体装置の製造方法を示す断面図である。
【図２】Ｌｏｗ−ｋ材料とＵｌｔｒａ　Ｌｏｗ−ｋ材料との酸素プラズマにおける誘電率の変化を示した図である。
【図３】図２に示した状態のＬｏｗ−ｋ材料とＵｌｔｒａ　Ｌｏｗ−ｋ材料とのメチル基の減少量を示した図である。
【図４】各プラズマにおけるＵｌｔｒａ　Ｌｏｗ−ｋ材料の誘電率の変化を示した図である。
【図５】図４に示した各プラズマにおけるＵｌｔｒａ　Ｌｏｗ−ｋ材料中のメチル基の減少量を示した図である。
【図６】図４に示した各プラズマにさらしたＵｌｔｒａ　Ｌｏｗ−ｋ膜における炭素の深さ方向の分布を示した図である。
【図７】プラズマ生成とウェハへのイオン引き込みとを別々の電源にて制御している装置における、アッシング速度とウェハバイアスＲＦ電力との関係を示した図である。
【図８】プラズマ生成とウェハへのイオン引き込みとを同じ電源にて制御している装置における、アッシング速度とＲＦ電力との関係を示した図である。
【図９】２周波並列平板型エッチング装置の構成を示す概略図である。
【図１０】窒素プラズマにおける水素添加量とＵｌｔｒａ　Ｌｏｗ−ｋ膜の誘電率及び膜中のメチル基の減少量との関係を示す図である。
【符号の説明】
１０３　ストッパー膜、１０４　層間絶縁膜、１０５　レジスト。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device such as an IC and an LSI. In particular, when a low dielectric constant film is used as an interlayer insulating film for the purpose of reducing the capacitance between wirings, the film characteristics of the low dielectric constant film are degraded by resist removal (ashing) after forming a pattern with a resist mask by etching. The present invention relates to a method for suppressing such a situation.
[0002]
[Prior art]
With the miniaturization of semiconductor elements, a resistance-capacitance (RC) delay between wirings is greatly affecting device characteristics. To solve this problem, it is necessary to reduce the wiring resistance and the dielectric constant of the interlayer insulating film. In order to reduce the wiring resistance, a change from aluminum (Al), which has been conventionally used as a wiring material, to copper (Cu), which has a lower resistance, is in progress.
[0003]
Further, as the interlayer insulating film, a low dielectric constant film called a Low-k film is being applied instead of SiO ₂ formed by a conventionally used CVD (Chemical Vapor Deposition) method or the like. Generally includes Low-k film is called point to the material having a dielectric constant of about (k) is 2.5 to 3.0 (SiO ₂ is k = 4.0 or so), are roughly classified into C, O , H, and the like, and inorganic materials (such as SiOC) such as Si, O, H, C, and the like.
[0004]
In this inorganic low-k material, a methyl group (—CH ₃ ) is contained in the film in order to lower the dielectric constant. By including a methyl group, the film density can be reduced, and the dielectric constant can be reduced because the polarization is reduced. Since the organic Low-k material is similar to a resist and it is difficult to form a pattern using a resist mask, it is patterned using a hard mask such as SiO ₂ . On the other hand, in the case of the inorganic low-k material, there is a merit that processing with a resist mask is possible as in the case of conventional SiO ₂ , but the film characteristics of the low-k material are deteriorated due to resist removal (ashing). Need to be suppressed.
[0005]
Further, an ultra-low dielectric constant material called an Ultra Low-k film has been developed for the next generation device. An Ultra Low-k film refers to a material having a k of 2.5 or less, and is roughly classified into an organic type and an inorganic type similarly to a normal Low-k material. Many have holes.
[0006]
By having such fine holes, the film density can be reduced and the dielectric constant can be reduced, but on the other hand, there is a disadvantage that the film strength is weak. However, it has a disadvantage that it is significantly inferior to the conventional Low-k film. In particular, the lack of plasma resistance of the inorganic material is a major problem when removing (ashing) resist after pattern formation.
[0007]
In a conventional device using SiO ₂ for an interlayer insulating film, downflow ashing using oxygen plasma is usually used. In this method, the temperature of the wafer is raised to about 150 to 300 ° C., and the resist is removed by a chemical reaction of oxygen radicals.
[0008]
On the other hand, in the structure using an inorganic low-k material, there is a problem in that the low dielectric constant film is deteriorated by oxygen radicals in the ashing described above, and the dielectric constant is increased. To solve this problem, it is possible to suppress an increase in the dielectric constant by using plasma having a small radical component while cooling the wafer temperature to 100 ° C. or lower.
[0009]
Further, when an inorganic Ultra Low-k material is used, the film characteristics are greatly deteriorated even under ashing conditions for the Low-k material (using a plasma having a low radical component while lowering the temperature of the wafer), and the dielectric constant is increased. And an increase in leakage current. For this reason, an ashing technique that does not deteriorate the Ultra Low-k film is required.
[0010]
[Problems to be solved by the invention]
The conventional method of manufacturing a semiconductor device is performed as described above. In ashing using oxygen plasma, the film characteristics (particularly, Ultra Low-k material) of an inorganic low-k material (especially an Ultra Low-k material) are affected by oxygen radicals having high reactivity. There is a problem that the dielectric constant and leak current are deteriorated.
[0011]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has been made in order to prevent the degradation of a Low-k material (particularly, an Ultra Low-k material) due to plasma damage during ashing. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of removing a resist after pattern formation without residue while maintaining film characteristics (dielectric constant, leak current, etc.) of the semiconductor device.
[0012]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer. When the process of removing the processing film by the ashing process is performed by using an apparatus that uses a nitrogen gas and controls the plasma generation and the drawing of ions into the wafer with separate power supplies, the RF of 50 to 300 W is used. When using a device that applies a bias to the wafer and controls plasma generation and ion attraction with the same power supply, an RF bias of 100 to 700 W is applied to the wafer.
[0013]
Further, according to a second aspect of the present invention, in the method of manufacturing a semiconductor device, 50% or less of hydrogen is added.
[0014]
In a third aspect of the invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein 60% or less of ammonia is added.
[0015]
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, the semiconductor device is formed on the interlayer insulating film. An ashing process for removing the film to be processed is performed in two steps of a first step and a second step, and the first step is performed by the ashing process according to any one of claims 1 to 3, The steps are performed using oxygen plasma or using a nitrogen plasma to which more than 50% hydrogen or more than 60% ammonia has been added.
[0016]
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, the semiconductor device is formed on the interlayer insulating film. The step of removing the film to be processed is performed by an ashing process according to any one of claims 1 to 3, and a wet process is performed after the ashing process.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view showing a flow of forming a wiring pattern using an inorganic low dielectric constant material according to a first embodiment of the present invention for an interlayer insulating film, taking a single damascene structure as an example. A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to the drawings. First, after a conductive plug 102 is formed on a lower interlayer insulating film 101, a stopper film 103 for trench etching is formed. As the stopper film 103, for example, Si ₃ N ₄ or SiC that can secure a selectivity with respect to an upper insulating film is used.
[0018]
An interlayer insulating film 104 is formed thereon. Here, as the interlayer insulating film 104, a low-dielectric-constant film such as SiOC or an ultra-low-dielectric-constant film such as porous MSQ (porous methylsilsesquioxane) is used for the low-dielectric-constant film. Next, a resist 105 as a film to be processed is formed on the interlayer insulating film 104 (FIG. 1A). Next, using the resist 105 as a mask, the interlayer insulating film 104 is etched under conditions having selectivity to the stopper film 103 to form a trench pattern 10 (FIG. 1B).
[0019]
Thereafter, the resist 105 is removed by ashing (FIG. 1C). Next, the stopper film 103 at the bottom of the trench pattern 10 is removed by etching (FIG. 1D). Further, after the etching of the stopper film 103, ashing is performed for the purpose of removing the fluorocarbon polymer as the film to be processed at the bottom of the trench pattern 10 formed by this etching.
[0020]
Incidentally, the trench etching and the etching of the stopper film may be performed successively, and thereafter, the ashing may be performed. In addition, the stopper film 103 can be omitted by adjusting the shape of the trench etching and the time of the over-etching. Further, on the interlayer insulating film 104, SiON or an organic film which is an antireflection film may be formed. Further, SiO ₂ , SiC or the like may be formed in order to secure the CMP resistance later.
[0021]
After the trench pattern is formed, a Ta / TaN film 106 and a Cu film 107, which are wiring materials, are formed by sputtering or plating (FIG. 1E). Next, the wiring film 108 is formed by removing the Ta / TaN film 106 and the Cu film 107 other than the trench portions by CMP. Although FIG. 1 shows a wiring formation flow in which a low dielectric constant film is applied to a single damascene structure, it goes without saying that a low dielectric constant film is also applied to a dual damascene structure.
[0022]
Thus, in the ashing in removing the resist after the trench etching and the ashing in removing the polymer after removing the stopper film in FIG. 1, the surface of the low dielectric constant interlayer insulating film 104 is exposed to plasma. How to set the conditions at this time will be described below.
[0023]
FIG. 2 shows that a low-k material, SiOC (initial dielectric constant = 2.9) and an ultra-low-k material, porous MSQ (initial dielectric constant = 2.2), are converted into oxygen plasma used in the conventional ashing. The change in dielectric constant before and after exposure for 3 minutes is shown. It can be confirmed that the increase in the dielectric constant of SiOC is about 10%, whereas the dielectric constant of porous MSQ is about four times as high.
[0024]
FIG. 3 shows the amount of decrease in the methyl group (—CH ₃ ) contained in the film at this time, as measured by Fourier transform infrastructure spectroscopy (hereinafter abbreviated as FT-IR). As is clear from FIGS. 3 and 2, it can be seen that the amount of decrease in the methyl group directly contributes to the increase in the dielectric constant. Therefore, as described above, the inorganic low-k material contains a methyl group in the film in order to lower the dielectric constant. However, when the porous MSQ is exposed to oxygen plasma, the methyl group in the film is formed by oxygen radicals or ions. As a result, it was confirmed that the content of the methyl group was significantly reduced and the dielectric constant was increased.
[0025]
First, the present invention solves the problem that the dielectric constant of the Low-k film increases by using nitrogen plasma instead of oxygen plasma for ashing. The basis is shown below. FIG. 4 shows the change in the dielectric constant when the porous MSQ film was exposed to various plasmas. The apparatus uses a two-frequency parallel plate type etching apparatus, and the exposure time to the plasma is set to a time for ashing of the resist by 250 nm. As is clear from FIG. 4, it can be seen that the use of nitrogen plasma can suppress the degradation of the Low-k material.
[0026]
FIG. 5 shows the amount of methyl group reduction in the film measured by FT-IR after the treatment in FIG. It can be seen that in the nitrogen plasma, the amount of reduction of the methyl group is small and the Low-k film is not significantly deteriorated. FIG. 6 shows the distribution in the depth direction of the carbon contained in the porous MSQ film measured by secondary ion mass spectrometry (SIMS) after the treatment in FIG. The carbon in the film indicates that it contains a methyl group.
[0027]
When the film is exposed to oxygen plasma or hydrogen plasma, carbon (that is, methyl group) in the film is greatly reduced, but when nitrogen plasma is used, the reduction of carbon in the film can be suppressed only to the outermost surface. As described above, it can be seen that by using nitrogen plasma, the outermost surface of the low-k material can be modified and deterioration of film quality (in the film) other than the outermost surface can be suppressed.
[0028]
However, when nitrogen plasma is used, ashing performed by a down flow, which has been conventionally used, cannot provide a sufficient ashing speed, and the resist is not easily removed. Therefore, it is necessary to obtain an ashing speed by applying an RF bias to the wafer. This will be described below.
[0029]
FIG. 7 is a diagram showing the dependence of the ashing speed with nitrogen plasma on the RF power of the wafer bias in the case of an apparatus in which the plasma generation and the ion attraction into the wafer are controlled by different power supplies. As is clear from the figure, when the RF bias is 0 W, almost no ashing speed is obtained. It can be seen that the ashing speed can be obtained by increasing the bias application.
[0030]
However, when the power is smaller than 50 W, the ashing speed has not sufficiently increased, and it cannot be said that the ashing speed is appropriate. When the power exceeds 50 W, the ashing speed substantially converges, and a sufficient ashing speed can be obtained. Further, since the resist surface altered layer formed during the dry etching of the interlayer insulating film is not removed if the sputter component is small, the resist residue remains on the wafer surface when the RF power of the wafer bias is too small. Conversely, it has been confirmed that when the RF power exceeds 300 W, the dielectric constant of the Low-k material deteriorates.
[0031]
Therefore, in an apparatus such as a two-frequency parallel plate etching apparatus or an inductively coupled etching apparatus in which plasma generation and ion attraction to the wafer are controlled by separate power supplies, an RF bias of 50 to 300 W is applied to the wafer. It can be seen that it is necessary to remove the deteriorated resist surface layer and secure the ashing speed and not to deteriorate the dielectric constant of the Low-k film.
[0032]
FIG. 8 is a diagram showing the RF power dependence of the ashing speed with nitrogen plasma in the case of an apparatus controlled by the same power supply for generating plasma and drawing ions into the wafer. In the apparatus of this system, when the RF power is 0 W, no ashing is performed because no plasma is generated. Then, it can be seen that plasma is generated when the RF power is 100 W or more, and the ashing speed is increased by increasing the RF power.
[0033]
However, when the power is smaller than 100 W, stable plasma cannot be generated, which is not appropriate. When the power exceeds 100 W, stable plasma is generated, and a sufficient ashing speed can be obtained. Further, since the resist surface altered layer formed during the dry etching of the interlayer insulating film is not removed if the sputter component is small, the resist residue remains on the wafer surface when the RF power of the wafer bias is too small. Conversely, it has been confirmed that when the RF power exceeds 700 W, the dielectric constant of the Low-k material deteriorates.
[0034]
Therefore, in the case of an apparatus in which plasma generation and ion attraction are controlled by the same power supply, such as a normal cathode-coupled parallel plate etching apparatus and a magnetic field parallel plate etching apparatus, an RF power of 100 to 700 W is used. Must be applied.
[0035]
In the conventionally used ashing by oxygen plasma, the upper limit of the wafer temperature is about 100 ° C. in order to prevent oxidation of the copper wiring exposed at the time of ashing. However, in the case of using the present invention, since oxygen plasma is not used, ashing can be performed by increasing the wafer temperature to 100 ° C. or higher.
[0036]
FIG. 9 is a schematic diagram of a two-frequency parallel plate type etching apparatus used in this experiment. This apparatus generates plasma by applying a high frequency power of 60 MHz to the upper electrode, and attracts ions to the wafer surface by applying a high frequency power of a relatively low frequency of 2 MHz to the lower electrode.
[0037]
General ashing conditions when using a two-frequency parallel plate type etching apparatus are shown below.
RF Power (Top / Bottom) = 1000 / 100W
Pressure = 10Pa
N ₂ = 500 sccm
[0038]
Next, general ashing conditions when a magnetic field parallel plate type etching apparatus is used are shown below.
RF Power = 300W
Pressure = 20Pa
N ₂ = 500 sccm
[0039]
In the method of manufacturing the semiconductor device according to the first embodiment performed as described above, since nitrogen plasma is used, nitrogen radicals are low in reactivity, so that extraction of methyl groups in the film does not occur. Deterioration of the dielectric constant of the film can be suppressed. Further, by applying an RF bias to the wafer, a sufficient ashing speed can be ensured.
[0040]
If the method of the first embodiment does not provide sufficient ashing speed and resist removability, the following method may be used. As one example, these problems can be solved by adding a small amount of H ₂ to the conditions of the first embodiment. When a small amount of H _{2 is} added, most of the H atoms become NH _x ions and radicals, so that H ions and radicals are not easily generated, and deterioration of the film quality of the low dielectric constant film can be suppressed.
[0041]
Further, the generation of NH _x ions and radicals increases the ashing speed, and has the effect of improving the resist removability. However, if the amount of H ₂ as shown in FIG. 10 too much, causing the deterioration of film quality is generated H ions and radicals. Therefore, the amount of by considering the quality deterioration of the increase and a low dielectric constant film ashing rate H ₂ should be 50% or less.
[0042]
As another example, the same effect can be obtained by adding NH ₃ instead of adding a small amount of H ₂ . Also in the case of adding NH ₃ , deterioration of the dielectric constant can be suppressed because NH _x radicals are more easily generated than H radicals. Further, since NH ₃ is more easily dissociated than H ₂ , an effect of further increasing the ashing speed can be obtained. However, as in the case of H ₂ , if the added amount of NH ₃ increases, H ions and radicals are generated to cause deterioration of the film quality. Therefore, the amount of increase in the ashing speed and the deterioration of the film quality of the low dielectric constant film are taken into consideration. The addition amount of NH ₃ is desirably 60% or less.
[0043]
Embodiment 2 FIG.
Under each of the ashing conditions of the first embodiment described above, the ashing speed is slightly slower than the conventional ashing condition using oxygen plasma or nitrogen plasma with an increased amount of added hydrogen or ammonia. In order to solve this problem, there is a method of performing the ashing process in two steps, a first step and a second step.
[0044]
One of the ashing conditions described in the first embodiment is applied to the first step, and conventional oxygen plasma, hydrogen (more than 50%) or ammonia (more than 60%) is added to the second step. The ashing process time is shortened by applying the ashing condition using the increased amount of nitrogen plasma.
[0045]
The exposed portion of the low dielectric constant film is exposed to N-rich plasma in the first step, whereby a modified layer is formed on the outermost surface, and this serves as a barrier layer for oxygen radicals and hydrogen radicals. Can be suppressed.
[0046]
Embodiment 3 FIG.
In the second embodiment, the ashing process is divided into two steps, and the ashing process, which has been conventionally used, is performed in the second step. However, in the third embodiment, the low dielectric constant film is deteriorated instead of the second step. Wet treatment is performed by selecting a solution that is not allowed to be used.
[0047]
Although the resist deteriorated by etching cannot be completely removed only by the wet processing, the resist part deteriorated under each of the ashing conditions described in the first embodiment is removed, and the remaining part is removed by the wet processing to reduce the dielectric constant. The resist can be removed while suppressing the deterioration of the rate film. By using, for example, an ammonium fluoride-based solution, the resist can be removed while suppressing the deterioration of the low dielectric constant film.
[0048]
【The invention's effect】
As described above, according to the first aspect of the present invention, in a method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, a process to be performed formed on the interlayer insulating film is performed. When the process of removing the film by ashing is performed using a nitrogen gas and using an apparatus that controls the plasma generation and the ion attraction to the wafer with separate power supplies, an RF bias of 50 to 300 W is used. Is applied to the wafer, and an RF bias of 100 to 700 W is applied to the wafer when using an apparatus that controls the plasma generation and the ion attraction with the same power supply, so that the quality of the interlayer insulating film may be deteriorated. In addition, it is possible to provide a method for manufacturing a semiconductor device capable of reliably removing a film to be processed.
[0049]
Further, according to the second aspect of the present invention, since 50% or less of hydrogen is added in the first aspect, it is possible to provide a method of manufacturing a semiconductor device capable of increasing an ashing speed.
[0050]
Further, according to the third aspect of the present invention, it is possible to provide a method of manufacturing a semiconductor device capable of increasing an ashing speed since 60% or less of ammonia is added in the first aspect.
[0051]
According to a fourth aspect of the present invention, in a method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, the process target film formed on the interlayer insulating film is removed. The ashing process to be removed is performed in two steps, a first step and a second step, the first step is performed by the ashing process according to any one of claims 1 to 3, and the second step is performed by applying oxygen plasma. Since it is used or performed using nitrogen plasma to which more than 50% of hydrogen or more than 60% of ammonia is added, a semiconductor device which can increase an ashing speed and reliably remove a film to be processed can be manufactured. It is possible to provide a method.
[0052]
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, the semiconductor device is formed on the interlayer insulating film. The step of removing the film to be processed is performed by the ashing processing according to any one of claims 1 to 3, and the wet processing is performed after the ashing processing. It is possible to provide a semiconductor device manufacturing method that can be performed.
[Brief description of the drawings]
FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention;
FIG. 2 is a diagram showing a change in dielectric constant of a low-k material and an ultra low-k material in oxygen plasma.
FIG. 3 is a view showing a reduction amount of a methyl group between the Low-k material and the Ultra Low-k material in the state shown in FIG. 2;
FIG. 4 is a diagram showing a change in a dielectric constant of an Ultra Low-k material in each plasma.
FIG. 5 is a diagram showing a reduction amount of a methyl group in an Ultra Low-k material in each plasma shown in FIG. 4;
FIG. 6 is a diagram illustrating a distribution of carbon in a depth direction in an Ultra Low-k film exposed to each plasma illustrated in FIG. 4;
FIG. 7 is a diagram showing a relationship between an ashing speed and a wafer bias RF power in an apparatus in which plasma generation and ion attraction to a wafer are controlled by different power supplies.
FIG. 8 is a diagram showing a relationship between an ashing speed and RF power in an apparatus in which plasma generation and ion attraction into a wafer are controlled by the same power supply.
FIG. 9 is a schematic diagram showing a configuration of a two-frequency parallel plate type etching apparatus.
FIG. 10 is a diagram showing the relationship between the amount of hydrogen added in nitrogen plasma, the dielectric constant of an Ultra Low-k film, and the amount of reduction of methyl groups in the film.
[Explanation of symbols]
103 stopper film, 104 interlayer insulating film, 105 resist.

Claims

In a method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, the step of removing a film to be processed formed on the interlayer insulating film by ashing is performed using nitrogen gas. In the case of using an apparatus that controls plasma generation and ion attraction to the wafer by separate power supplies, an RF bias of 50 to 300 W is applied to the wafer to generate plasma and ion attraction. A method of manufacturing a semiconductor device, comprising applying an RF bias of 100 to 700 W to the wafer when using an apparatus that controls the same with the same power supply.

2. The method according to claim 1, wherein 50% or less of hydrogen is added.

2. The method for manufacturing a semiconductor device according to claim 1, wherein 60% or less of ammonia is added.

In a method of manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, an ashing process for removing a film to be processed formed on the interlayer insulating film is performed in a first step and a first step. The first step is performed by an ashing process according to any one of claims 1 to 3, and the second step is performed using oxygen plasma or more than 50%. Using a nitrogen plasma to which more than 60% of hydrogen or ammonia is added.

In a method for manufacturing a semiconductor device having a device having an interlayer insulating film made of a low dielectric constant film on a wafer, the step of removing the film to be processed formed on the interlayer insulating film is performed. 3. A method for manufacturing a semiconductor device, comprising performing the ashing process according to any one of the items 3 and performing a wet process after the ashing process.