JP2004096919A

JP2004096919A - Protective circuit device of secondary battery

Info

Publication number: JP2004096919A
Application number: JP2002256559A
Authority: JP
Inventors: Yusuke Watarai; 渡会　祐介; Satoru Higano; 日向野　哲
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2002-09-02
Filing date: 2002-09-02
Publication date: 2004-03-25

Abstract

<P>PROBLEM TO BE SOLVED: To improve durability against a large current in a state that a protective circuit device is maintained to be reduced in size. <P>SOLUTION: The protective circuit device includes a first thyristor 11 connected to a secondary battery 10 and a discharging terminal 10c, a first voltage comparing means 12 for comparing a discharging voltage of the battery 10 with a discharging reference voltage, a first control circuit 13 constituted to supply a gate current to the thyristor 11 when the means 12 detects the discharge voltage of the discharge reference voltage or higher and to cut off the gate current when the means 12 detects the discharge voltage lower than the reference voltage, and a first reverse voltage applying circuit 14 constituted to apply a reverse voltage to the thyristor 11 when the means 12 detects the discharge voltage lower than the reference voltage. A second thyristor 16 is connected between the battery 10 and a charging terminal 10d, and the device preferably includes a second reverse voltage applying circuit 19 for applying the reverse voltage to the thyristor 16 when the charging voltage of the reference voltage or higher is detected. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、二次電池の充放電に対する保護回路装置に関する。更に詳しくは、比較的充放電の容量が大きな二次電池の保護回路装置に関するものである。
【０００２】
【従来の技術】
従来から、リチウムイオン電池など非水系の二次電池は定電流・定電圧充電が行われる。この充電方法では、二次電池を充電する際に、充電初期はある設定した電流で定電流充電を行い、これにより二次電池電圧がある設定値に達すると、次にその設定値電圧で定電圧充電を行って満充電になるまで充電を行うのが一般的である。このような定電圧充電方式に適した電池では、充電時に適正な電圧（充電禁止電圧）を越えて充電すると、電解液が分解しガスが発生して、性能劣化、電極の損傷、電池内部の短絡などが起こり、特に密閉型電池の場合は電池が破裂に至ることもある。更に、このような電池は放電時に適正な電圧（放電禁止電圧）以下になっても放電を続けると、著しく電池性能が劣化し、非回復放電電圧（例えば、電池１個当たり１Ｖ）まで放電すると、その後充電しても場合によっては全く使用できなくなることがあった。
【０００３】
このような不具合を避けるための電池保護手段として、充放電回路にＦＥＴスイッチを接続するとともに、電池の端子電圧（電池電圧）を常時監視し、充電時の電池電圧が充電禁止電圧を越えたときそのＦＥＴスイッチをオフすることにより充放電回路を遮断してその充電を停止させ、放電時の電池電圧が放電禁止電圧より下がったとき放電を停止させる方法が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−１２７５４３号公報。
【０００５】
【発明が解決しようとする課題】
しかし、ＦＥＴスイッチは放電容量が比較的低いために、比較的高電流の二次電池にこのＦＥＴスイッチを設けた場合には、複数のＦＥＴスイッチを並列に排泄しなければならない不具合がある。そしてＦＥＴスイッチを複数設けると、それら複数のＦＥＴスイッチを有することに起因して装置自体が大型化する不具合がある。また、それら複数のＦＥＴスイッチ間に電流値に関するアンバランスが生じると、いずれか一のＦＥＴスイッチに比較的大きな電流が流れてそのＦＥＴスイッチが発熱し、そのスイッチが破損する事態を生じさせる。
本発明の目的は、装置の小型化を維持した状態で高電流に対する耐久性が向上しうる二次電池の保護回路装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、二次電池１０とその二次電池１０の放電用端子１０ｃとの間に二次電池１０の放電方向にその順方向が一致するように接続された第１サイリスタ１１と、二次電池１０の放電電圧と放電基準電圧とを比較する第１電圧比較手段１２と、第１電圧比較手段１２が放電基準電圧以上の放電電圧を検出するとき第１サイリスタ１１のゲートにゲート電流を流し第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出するときゲート電流を遮断するように構成された第１制御回路１３と、第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出したとき第１サイリスタ１１に逆電圧を印加するように構成された第１逆電圧印加回路１４とを備えたことを特徴とする過放電を回避するための二次電池の保護回路装置である。
【０００７】
この請求項１に係る二次電池の保護回路装置では、比較的高電流に耐えうるサイリスタ１１を用いるので、二次電池１０がたとえ高電流であっても単一のサイリスタ１１を用いるだけて足りる。このため、従来の複数のＦＥＴを並列に接続する場合に比較して、二次電池１０自体が大型化することはない。
一方、サイリスタは、一度オン状態になるとオフ状態にし難い特性を持つけれども、放電基準電圧未満の放電電圧を検出したときに第１逆電圧印加回路１４により第１サイリスタ１１に逆電圧を印加することにより、第１サイリスタ１１を確実にオフ状態にして、過放電を有効に防止することができる。
【０００８】
請求項２に係る発明は、二次電池１０とその二次電池１０の充電用端子１０ｄとの間に二次電池１０の充電方向にその順方向が一致するように接続された第２サイリスタ１６と、二次電池１０の充電電圧と充電基準電圧とを比較する第２電圧比較手段１７と、第２電圧比較手段１７が充電基準電圧未満の充電電圧を検出するとき第２サイリスタ１６のゲートにゲート電流を流し第１電圧比較手段１７が充電基準電圧以上の充電電圧を検出するときゲート電流を遮断するように構成された第２制御回路１８と、第２電圧比較手段１７が充電基準電圧以上の充電電圧を検出したとき第２サイリスタ１６に逆電圧を印加するように構成された第２逆電圧印加回路１９とを備えたことを特徴とする過充電を回避するための二次電池の保護回路装置である。
【０００９】
この請求項２に係る二次電池の保護回路装置では、比較的高電流に耐えうるサイリスタ１１を用いるので、比較的高い電流を用いて二次電池を充電できる。このため、従来の複数のＦＥＴを並列に接続する場合に比較して、二次電池１０自体が大型化することはない。
一方、サイリスタは、一度オン状態になるとオフ状態にし難い特性を持つけれども、充電基準電圧以上の充電電圧を検出したときに第２逆電圧印加回路１９により第２サイリスタ１６に逆電圧を印加することにより、第２サイリスタ１６を確実にオフ状態にして、過充電を有効に防止することができる。
【００１０】
請求項３に係る発明は、二次電池１０とその二次電池１０の放電用端子１０ｃとの間に二次電池１０の放電方向にその順方向が一致するように接続された第１サイリスタ１１と、二次電池１０の放電電圧と放電基準電圧とを比較する第１電圧比較手段１２と、第１電圧比較手段１２が放電基準電圧以上の放電電圧を検出するとき第１サイリスタ１１のゲートにゲート電流を流し第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出するときゲート電流を遮断するように構成された第１制御回路１３と、第１電圧比較手段１２が放電基準電圧未満の放電電圧を検出したとき第１サイリスタ１１に逆電圧を印加するように構成された第１逆電圧印加回路１４と、二次電池１０とその二次電池１０の充電用端子１０ｄとの間に二次電池１０の充電方向にその順方向が一致するように接続された第２サイリスタ１６と、二次電池１０の充電電圧と充電基準電圧とを比較する第２電圧比較手段１７と、第２電圧比較手段１７が充電基準電圧未満の充電電圧を検出するとき第２サイリスタ１６のゲートにゲート電流を流し第１電圧比較手段１７が充電基準電圧以上の充電電圧を検出するときゲート電流を遮断するように構成された第２制御回路１８と、第２電圧比較手段１７が充電基準電圧以上の充電電圧を検出したとき第２サイリスタ１６に逆電圧を印加するように構成された第２逆電圧印加回路１９とを備えたことを特徴とする過放電及び過充電を回避するための二次電池の保護回路装置である。
【００１１】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図１に示すように、この実施の形態における二次電池１０はリチウム二次電池のような非水溶媒系二次電池や鉛蓄電池などの定電圧充電方式で充電するのに適した電池である。この二次電池１０は直列に接続された複数の電池セル１０ａを有し、直列に接続された複数の電池セル１０ａの両端にはグランド端子１０ｂ及び放電用端子１０ｃ並びに充電用端子１０ｄが接続される。そして本発明の保護回路装置は充電時における過充電を回避するための回路と、放電時における過放電を回避するための回路を有する。
【００１２】
過放電を回避する回路は、二次電池１０とその二次電池１０の放電用端子１０ｃとの間に二次電池１０の放電方向にその順方向が一致するように接続された第１サイリスタ１１と、その二次電池１０の放電電圧と放電基準電圧とを比較する第１電圧比較手段１２と、その第１電圧比較手段１２の検出出力により第１サイリスタ１１を制御する第１制御回路１３と、第１電圧比較手段１２が放電基準電圧未満の端子電圧を検出したとき第１サイリスタ１１に逆電圧を印加するように構成された第１逆電圧印加回路１４とを有する。第１サイリスタ１１のカソードは放電用端子１０ｃに接続され、第１サイリスタ１１のアノードは複数の電池セル１０ａの内最も正極側に位置する電池セル１０ａに接続される。そして第１サイリスタ１１のゲートが第１制御回路１３の放電用端子に接続される。なお、第１サイリスタ１１としてはオフ電圧上昇率が１０〜３０Ｖ／μｓｅｃのものを使用することが好ましい。
【００１３】
第１電圧比較手段１２は直列に接続された複数の電池セル１０ａの、各電池セル１０ａの両端にそれらの電池セル１０ａと並列に接続され、内部に二次電池１０の放電電圧に関する図示しない基準電源が設けられる。そしてこの第１電圧比較手段１２は各電池セル１０ａの両端における電圧と放電基準電圧とを比較して、各電池セル１０ａの両端における電圧がいずれも放電基準電圧以上である場合にはロウレベルの信号を出力し、各電池セル１０ａの両端における電圧のいずれかが放電基準電圧未満である場合にはハイレベルの信号を出力するように構成される。そして、第１電圧比較手段１２の出力は第１制御回路１３及び第１逆電圧印加回路１４にそれぞれ接続される。
【００１４】
一方、過充電を回避する回路は、二次電池１０と二次電池１０の充電用端子１０ｄとの間に二次電池１０の充電方向にその順方向が一致するように接続された第２サイリスタ１６と、その二次電池１０の充電電圧と充電基準電圧とを比較する第２電圧比較手段１７と、その第２電圧比較手段１７の検出出力により第２サイリスタ１６を制御する第２制御回路１８と、第２電圧比較手段１７が充電基準電圧以上の端子電圧を検出したとき第２サイリスタ１６に逆電圧を印加するように構成された第２逆電圧印加回路１９とを有する。第２サイリスタ１６のカソードは電池セル１０ａに接続され、第２サイリスタ１６のアノードは充電用端子１０ｄに接続される。そして第２サイリスタ１６のゲートが第２制御回路１８の放電用端子に接続される。なお、第２サイリスタ１６としては第１サイリスタ１１と同様にオフ電圧上昇率が１０〜３０Ｖ／μｓｅｃのものを使用することが好ましい。
【００１５】
第２電圧比較手段１７は直列に接続された複数の電池セル１０ａの、各電池セル１０ａの両端にそれらの電池セル１０ａと並列に接続され、内部に二次電池１０の充電電圧に関する基準電源が設けられる。そしてこの第２電圧比較手段１７は各電池セル１０ａの両端における電圧と充電基準電圧とを比較して、各電池セル１０ａの両端における電圧がいずれも充電基準電圧未満である場合にはロウレベルの信号を出力し、各電池セル１０ａの両端における電圧のいずれかが充電基準電圧以上である場合にはハイレベルの信号を出力するように構成される。そして、第２電圧比較手段１７の出力は第２制御回路１８及び第２逆電圧印加回路１９にそれぞれ接続される。
ここで、第１及び第２制御回路１３，１８、並びに第１及び第２逆電圧印加回路１４，１９はそれぞれ同一構造であり、代表して第１制御回路１３の詳細を図２に、並びに代表して第１逆電圧印加回路１４の詳細を図３にそれぞれ示す。
【００１６】
図１及び図２に詳しく示すように、第１及び第２制御回路１３，１８は、第１抵抗Ｒ１を介して第２電圧比較手段１７にゲートが接続されたｐチャンネル・エンハンスメント型ＦＥＴ１３ａ，１８ａと、そのｐ型ＦＥＴ１３ａ，１８ａのドレイン及び電池セル１０ａとグランド端子１６ｂを連結するグランド回路１０ｇに第２〜第４抵抗Ｒ２〜４を介してゲートが接続されたｎチャンネル・ディプレッション型ＦＥＴ１３ｂ，１８ｂとを備える。そして、そのｎ型ＦＥＴ１３ｂ，１８ｂのドレインはｐ型ＦＥＴ１３ａ，１８ａのソース及び電池セル１０ａの出力端に接続され、そのｎ型ＦＥＴ１３ｂ，１８ｂのソースが第１及び第２サイリスタ１３，１８のゲートに第５抵抗Ｒ５を介してそれぞれ接続される。
【００１７】
この第１制御回路１３では、第１電圧比較手段１２が放電基準電圧以上の端子電圧を検出するとき、即ち、第１電圧比較手段１２からロウレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方がオン状態となり、第１サイリスタ１１にゲート電流が流れるように構成される。一方、第１電圧比較手段１２が放電基準電圧未満の端子電圧を検出したとき、即ち、第１電圧比較手段１２からハイレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方がオフ状態となり、第１サイリスタ１１のゲート電流が遮断されるように構成される。
【００１８】
同様に、第２制御回路１８では、第２電圧比較手段１７が充電基準電圧未満の端子電圧を検出するとき、即ち、第２電圧比較手段１７からロウレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方がオン状態となり、第２サイリスタ１１にゲート電流が流れるように構成される。一方、第２電圧比較手段１７が充電基準電圧以上の端子電圧を検出したとき、即ち、第２電圧比較手段１７からハイレベルの信号の出力がなされたときには、ｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方がオフ状態となり、第２サイリスタ１６のゲート電流が遮断されるように構成される。
【００１９】
図１及び図３に示すように、第１及び第２逆電圧印加回路１４，１９は、単一のｎチャンネル・エンハンスメント型ＦＥＴ１４ａ，１９ａと、２つのｐチャンネル・エンハンスメント型ＦＥＴ１４ｂ，１４ｃ，１９ｂ，１９ｃをそれぞれ備える。ｎ型ＦＥＴ１４ａ，１９ａのソースと及び一方のｐ型ＦＥＴ１４ｂ，１９ｂのドレインとは接続されてそのｎ型ＦＥＴ１４ａ，１９ａ及びｐ型ＦＥＴ１４ｂ，１９ｂは直列にそれぞれ接続され、ｎ型ＦＥＴ１４ａ，１９ａのドレイン及びｐ型ＦＥＴ１４ｂ，１９ｂのソースが二次電池の出力側及びグランド側に接続されてその電池セル１０ａに並列に接続される。他方のｐ型ＦＥＴ１４ｃ，１９ｃのソースはキャパシタ１４ｄ，１９ｄを介しｎＮ型ＦＥＴ１４ａ，１９ａ及び一方のｐ型ＦＥＴ１４ｂ，１９ｂの中間に接続され、他方のｐ型ＦＥＴ１４ｃ，１９ｃのドレインが抵抗Ｒ９を介して第１及び第２サイリスタ１１，１６のカソードにそれぞれ接続される。
【００２０】
ｎ型ＦＥＴ１４ａ，１９ａ及び２つのｐ型ＦＥＴ１４ｂ，１４ｃ，１９ｂ，１９ｃにおけるそれぞれのゲートは抵抗Ｒ６〜８及び単安定マルチバイブレータ１４ｅ，１９ｅを介して第１及び第２電圧比較手段１２，１７にそれぞれ接続され、それらの単安定マルチバイブレータ１４ｅ，１９ｅは、入力がロウレベルの信号からハイレベルの信号に移行した時点から所定の期間だけ所定の電圧をそれぞれ出力するように構成される。
【００２１】
次に、本実施の形態の保護回路装置における放電時の動作を図６のタイムチャートを用いて説明する。図６における符号は図１のグランド回路１０ｇを基準とした図１の×印における部分の電位であり、その（ａ）は電池１０の電圧、（ｂ）は第１電圧比較手段１２における出力電圧、（ｃ）は第１制御回路１３の出力電圧、（ｄ）及び（ｅ）は単安定マルチバイブレータ１４ｅの出力電圧、（ｆ）は第１サイリスタ１１と放電用端子１０ｃの間における放電回路１０ｅにおける電圧をそれぞれ示す。
【００２２】
電池セル１０ａが充電されている場合には、その両端における電圧は放電基準電圧Ｖ_１以上である。この状態をｔ_０とすると、このｔ_０の状態では、第１電圧比較手段１２からロウレベルの信号が出力され、第１制御回路１３におけるｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方がオン状態となり、第１サイリスタ１１にゲート電流が流れる。従って、グランド端子１０ｂ及び放電用端子１０ｅ間に図示しない負荷が接続されると、第１サイリスタ１１を介して放電が開始される。このとき第１電圧比較手段１２からロウレベルの信号が出力されることにより、図６（ｄ）及び（ｅ）に示すように、第１逆電圧印加回路１４における単安定マルチバイブレータ１４ｅからはｎ型ＦＥＴ１４ａ及び一方のｐ型ＦＥＴ１４ｂに電圧が印加され、他方のｐ型ＦＥＴ１４ｃへの電圧は印加されない。このため図４に示すように、ｎ型ＦＥＴ１４ａと他方のｐ型ＦＥＴ１４ｃが開き、一方のｐ型ＦＥＴ１４ｂが閉じる状態となる。ここで、他方のｐ型ＦＥＴ１４ｃはその構造上サブストレートゲートがソースと接合されているため、どのドレインとゲートの間にＰＮ接合のいわゆる寄生ダイオードが形成される。よって，他方のｐ型ＦＥＴ１４ｃは開いているにもかかわらず、それに含まれる寄生ダイオードによりキャパシタ１４ｄには電池１０の両端における電圧が印加されることになり、キャパシタ１４ｄは電池電圧まで充電される。
【００２３】
図６（ａ）に示すように、放電に伴って電池電圧は徐々に低下する。放電が進んでその電圧が放電基準電圧Ｖ_１未満になったことを検出したｔ_１の時点で、図６（ｂ）に示すように、第１電圧比較手段１２はハイレベルの信号を出力する。すると第１制御回路１３におけるｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方はオフ状態となり、図６（ｃ）に示すように、第１サイリスタ１１に流れていた電流が遮断される。この段階で第１サイリスタ１１はその特性によりオフ状態にはならず、放電は継続される。
【００２４】
一方、第１電圧比較手段１２からハイレベルの信号が出力されることにより、図６（ｄ）及び（ｅ）に示すように、第１逆電圧印加回路１４における単安定マルチバイブレータ１４ｅからは、一定時間、即ちｔ_１からｔ_２までｎ型ＦＥＴ１４ａ及び一方のｐ型ＦＥＴ１４ｂに電圧が印加されず、他方のｐ型ＦＥＴ１４ｃへ電圧が印加される。このため図５に示すように、ｎ型ＦＥＴ１４ａ及び他方のｐ型ＦＥＴ１４ｃが閉じ、一方のｐ型ＦＥＴ１４ｂが開く状態となり，キャパシタ１４ｄに充電された電圧が第１サイリスタ１１のカソード及びアノード間に逆電圧として一定時間印加される。この逆電圧の印加により第１サイリスタ１１はオフ状態になり、放電が停止される。
放電が遮断されると電池電圧は徐々に上昇し、その電圧が図６（ａ）のｔ_３に示すように放電復帰電圧Ｖ_２に達すると、図６（ｂ）に示すように第１電圧比較手段１２からロウレベルの信号が出力され、第１制御回路１３におけるｐ型ＦＥＴ１３ａ及びｎ型ＦＥＴ１３ｂの双方が再びオン状態となり、第１サイリスタ１１にゲート電流が流れる。これにより第１サイリスタ１１はオン状態に復帰し、再び放電が開始される。
【００２５】
また、図７に本実施の形態の保護回路装置における充電時の動作を図７のタイムチャートを用いて説明する。図７における符号は図１のグランド回路１０ｇを基準とした図１の×印における部分の電位であり、その（ａ）は電池１０の電圧、（ｇ）は第２電圧比較手段１７における出力電圧、（ｈ）は第２制御回路１８の出力電圧、（ｊ）及び（ｋ）は単安定マルチバイブレータ１８ｅの出力波形、（ｍ）は第２サイリスタ１６と電池セル１０ａの間における充電回路１０ｆにおける電圧をそれぞれ示す。
【００２６】
電池セル１０ａが放電されている場合には、その両端における電圧は充電基準電圧Ｖ_３未満である。この状態ｔ_４とすると、このｔ_４の状態では、第２電圧比較手段１７からロウレベルの信号が出力され、第２制御回路１８におけるｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方がオン状態となり、第２サイリスタ１６にゲート電流が流れる。従って、グランド端子１０ｂ及び充電用端子１０ｄ間に図示しない充電器が接続されると、第２サイリスタ１６を介して充電が開始される。このとき第２電圧比較手段１７からロウレベルの信号が出力されることにより、図７（ｄ）及び（ｅ）に示すように、第２逆電圧印加回路１９における単安定マルチバイブレータ１９ｅからはｎ型ＦＥＴ１９ａ及び一方のｐ型ＦＥＴ１９ｂに電圧が印加され、他方のｐ型ＦＥＴ１９ｃへの電圧は印加されない。このためｎ型ＦＥＴ１９ａと他方のｐ型ＦＥＴ１９ｃが開き、一方のｐ型ＦＥＴ１９ｂが閉じる状態となり，他方のｐ型ＦＥＴ１９ｃに含まれる寄生ダイオードによりキャパシタ１９ｄには電池電圧まで充電される。
【００２７】
図７（ａ）に示すように、充電に伴って電池電圧は徐々に増加する。充電が進んでその電圧が充電基準電圧Ｖ_３に達したことを検出したｔ_５の時点で、図７（ｇ）に示すように、第２電圧比較手段１７はハイレベルの信号を出力する。すると第２制御回路１８におけるｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方はオフ状態となり、図７（ｈ）に示すように、第２サイリスタ１６に流れていた電流が遮断される。この段階で第２サイリスタ１６はその特性によりオフ状態にはならず、充電は継続される。
【００２８】
一方、第２電圧比較手段１７からハイレベルの信号が出力されることにより、図７（ｊ）及び（ｋ）に示すように、第２逆電圧印加回路１９における単安定マルチバイブレータ１９ｅからは、一定時間、即ちｔ_５からｔ_６の時点までｎ型ＦＥＴ１９ａ及び一方のｐ型ＦＥＴ１９ｂに電圧が印加されず、他方のｐ型ＦＥＴ１９ｃへ電圧が印加される。これにより、ｎ型ＦＥＴ１９ａ及び他方のｐ型ＦＥＴ１９ｃが閉じ、一方のｐ型ＦＥＴ１９ｂが開く状態となり，キャパシタ１９ｄに充電された電圧が第２サイリスタ１６のカソード及びアノード間に逆電圧として一定時間印加される。この逆電圧の印加により第２サイリスタ１６はオフ状態になり、充電が停止される。
【００２９】
充電が遮断されると電池電圧は徐々に下降し、その電圧が図７（ａ）のｔ_７に示すように充電復帰電圧Ｖ_４にまで低下すると、図７（ｂ）に示すように第２電圧比較手段１７からロウレベルの信号が出力され、第２制御回路１８におけるｐ型ＦＥＴ１８ａ及びｎ型ＦＥＴ１８ｂの双方が再びオン状態となり、第２サイリスタ１６にゲート電流が流れる。これにより第２サイリスタ１６はオン状態に復帰し、再び充電が開始される。
なお、上述した実施の形態では、直列に接続された複数の電池セル１０ａを有する二次電池１０を用いて説明したが、二次電池は単一の電池セルからなるものであっても良く、複数の電池セルを並列に接続したものであっても良い。並列に接続された複数の電池セルからなる集合物を更に直列に接続したものであっても良い。
【００３０】
【発明の効果】
以上述べたように、本発明によれば、二次電池と放電用端子との間に二次電池の放電方向にその順方向が一致するように比較的高電流に耐え得る第１サイリスタを接続し、又は二次電池と充電用端子との間に二次電池の充電方向にその順方向が一致するように比較的高電流に耐え得る第２サイリスタを接続するので、複数のＦＥＴを並列に接続する従来品に比較して、二次電池自体を小型化することができる。
一方、サイリスタは、一度オン状態になるとオフ状態にし難い特性を持つけれども、放電基準電圧未満の放電電圧を検出したとき第１サイリスタに逆電圧を印加する第１逆電圧印加回路、又は充電基準電圧以上の充電電圧を検出したとき第２サイリスタに逆電圧を印加するように構成された第２逆電圧印加回路を備えるので、過放電時における第１サイリスタ又は過充電時における第２サイリスタを確実にオフ状態にすることができる。この結果、装置の小型化を維持した状態で高電流に対する耐久性を従来より向上することができる。
【図面の簡単な説明】
【図１】本発明の保護回路装置を示す回路図。
【図２】その装置における制御回路の詳細図。
【図３】その装置における逆電圧印加回路の詳細図。
【図４】放電中における逆電圧印加回路の動作状態を示す図。
【図５】放電が遮断された逆電圧印加回路の動作状態を示す図。
【図６】その装置が放電を遮断する動作を示すタイムチャート。
【図７】その装置が充電を遮断する動作を示すタイムチャート。
【符号の説明】
１０　二次電池
１０ｃ　放電用端子
１０ｄ　充電用端子
１１　第１サイリスタ
１２　第１電圧比較手段
１３　第１制御回路
１４　第１逆電圧印加回路
１６　第２サイリスタ
１７　第２電圧比較手段
１８　第２制御回路
１９　第２逆電圧印加回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a protection circuit device for charging and discharging a secondary battery. More specifically, the present invention relates to a protection circuit device for a secondary battery having a relatively large charge / discharge capacity.
[0002]
[Prior art]
Conventionally, a non-aqueous secondary battery such as a lithium ion battery is charged with a constant current and a constant voltage. In this charging method, when charging a secondary battery, constant current charging is performed at a certain set current at the initial stage of charging, and when the secondary battery voltage reaches a certain set value, the secondary battery voltage is then set at the set value voltage. Generally, charging is performed until the battery is fully charged by voltage charging. In a battery suitable for such a constant voltage charging method, if the battery is charged beyond a proper voltage (a charging prohibition voltage) at the time of charging, the electrolytic solution is decomposed and gas is generated, which deteriorates the performance, damages the electrodes, and damages the inside of the battery. A short circuit or the like may occur, and particularly in the case of a sealed battery, the battery may be exploded. Further, if such a battery continues to be discharged even when the voltage falls below an appropriate voltage (discharge inhibition voltage) at the time of discharging, the battery performance is significantly deteriorated, and when the battery is discharged to a non-recovery discharge voltage (for example, 1 V per battery). In some cases, even after charging, the battery cannot be used at all.
[0003]
As a battery protection means for avoiding such a problem, an FET switch is connected to the charge / discharge circuit, and the terminal voltage of the battery (battery voltage) is constantly monitored, and when the battery voltage during charging exceeds the charging prohibition voltage. A method has been proposed in which the charging / discharging circuit is cut off by turning off the FET switch to stop the charging, and the discharging is stopped when the battery voltage at the time of discharging falls below the discharge prohibiting voltage (for example, Patent Document 1). reference).
[0004]
[Patent Document 1]
JP-A-11-127543.
[0005]
[Problems to be solved by the invention]
However, since the FET switch has a relatively low discharge capacity, when the FET switch is provided in a relatively high-current secondary battery, there is a problem that a plurality of FET switches must be discharged in parallel. When a plurality of FET switches are provided, there is a problem that the device itself becomes large due to having the plurality of FET switches. Further, if an imbalance occurs in the current value among the plurality of FET switches, a relatively large current flows through any one of the FET switches, and the FET switch generates heat, and the switch is damaged.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a protection circuit device for a secondary battery that can improve the durability against a high current while keeping the size of the device small.
[0006]
[Means for Solving the Problems]
As shown in FIG. 1, the invention according to claim 1 is configured such that the forward direction of the secondary battery 10 coincides with the discharge direction of the secondary battery 10 between the secondary battery 10 and the discharge terminal 10c of the secondary battery 10. The first thyristor 11 connected, the first voltage comparing means 12 for comparing the discharge voltage of the secondary battery 10 with the discharge reference voltage, and when the first voltage comparing means 12 detects a discharge voltage higher than the discharge reference voltage. A first control circuit configured to supply a gate current to the gate of the first thyristor and to cut off the gate current when the first voltage comparison means detects a discharge voltage lower than a discharge reference voltage; A first reverse voltage application circuit configured to apply a reverse voltage to the first thyristor when the means detects a discharge voltage lower than the discharge reference voltage; Rechargeable battery for It is a protection circuit device.
[0007]
Since the thyristor 11 capable of withstanding a relatively high current is used in the protection circuit device for a secondary battery according to the first aspect, it is sufficient to use a single thyristor 11 even if the secondary battery 10 has a high current. . For this reason, the secondary battery 10 itself does not increase in size as compared with a conventional case where a plurality of FETs are connected in parallel.
On the other hand, although the thyristor has a characteristic that it is difficult to turn it off once it is turned on, it applies a reverse voltage to the first thyristor 11 by the first reverse voltage application circuit 14 when detecting a discharge voltage lower than the discharge reference voltage. Thereby, the first thyristor 11 can be reliably turned off, and overdischarge can be effectively prevented.
[0008]
The invention according to claim 2 is a second thyristor 16 connected between the secondary battery 10 and the charging terminal 10d of the secondary battery 10 such that the forward direction of the secondary thyristor 16 matches the charging direction of the secondary battery 10. A second voltage comparing means 17 for comparing the charging voltage of the secondary battery 10 with a charging reference voltage; and a gate of the second thyristor 16 when the second voltage comparing means 17 detects a charging voltage lower than the charging reference voltage. The second control circuit 18 configured to cut off the gate current when the gate current flows and the first voltage comparing means 17 detects a charging voltage higher than the charging reference voltage, and the second voltage comparing means 17 is higher than the charging reference voltage And a second reverse voltage application circuit 19 configured to apply a reverse voltage to the second thyristor 16 when the charge voltage of the secondary thyristor 16 is detected. Circuit device .
[0009]
In the secondary battery protection circuit device according to the second aspect, since the thyristor 11 that can withstand a relatively high current is used, the secondary battery can be charged using a relatively high current. For this reason, the secondary battery 10 itself does not increase in size as compared with a conventional case where a plurality of FETs are connected in parallel.
On the other hand, although the thyristor has a characteristic that it is difficult to turn it off once it is turned on, it applies a reverse voltage to the second thyristor 16 by the second reverse voltage application circuit 19 when detecting a charging voltage higher than the charging reference voltage. Thereby, the second thyristor 16 can be reliably turned off, and overcharging can be effectively prevented.
[0010]
The first thyristor 11 is connected between the secondary battery 10 and the discharge terminal 10c of the secondary battery 10 so that the forward direction of the secondary thyristor 10 coincides with the discharge direction of the secondary battery 10. A first voltage comparing means 12 for comparing the discharge voltage of the secondary battery 10 with a discharge reference voltage; and a gate of the first thyristor 11 when the first voltage comparing means 12 detects a discharge voltage equal to or higher than the discharge reference voltage. A first control circuit configured to cut off the gate current when a gate current is supplied and the first voltage comparison means detects a discharge voltage lower than the discharge reference voltage; Between the first reverse voltage application circuit 14 configured to apply a reverse voltage to the first thyristor 11 when the discharge voltage is detected, and the secondary battery 10 and the charging terminal 10 d of the secondary battery 10. Rechargeable battery 10 A second thyristor 16 connected so that its forward direction coincides with the electric direction, a second voltage comparing means 17 for comparing a charging voltage of the secondary battery 10 with a charging reference voltage, and a second voltage comparing means 17. A gate current is supplied to the gate of the second thyristor 16 when detecting a charging voltage lower than the charging reference voltage, and the gate current is cut off when the first voltage comparing means 17 detects a charging voltage higher than the charging reference voltage. A second control circuit and a second reverse voltage application circuit configured to apply a reverse voltage to the second thyristor when the second voltage comparison means detects a charge voltage equal to or higher than the charge reference voltage; This is a protection circuit device for a secondary battery for avoiding overdischarge and overcharge.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of the present invention will be described with reference to the drawings.
As shown in FIG. 1, a secondary battery 10 in this embodiment is a battery suitable for charging by a constant voltage charging method such as a non-aqueous solvent secondary battery such as a lithium secondary battery or a lead storage battery. . The secondary battery 10 has a plurality of battery cells 10a connected in series, and a ground terminal 10b, a discharging terminal 10c, and a charging terminal 10d are connected to both ends of the plurality of battery cells 10a connected in series. You. The protection circuit device of the present invention has a circuit for avoiding overcharging during charging and a circuit for avoiding overdischarging during discharging.
[0012]
The circuit for avoiding over-discharge includes a first thyristor 11 connected between the secondary battery 10 and a discharging terminal 10c of the secondary battery 10 so that the forward direction of the secondary battery 10 coincides with the discharge direction of the secondary battery 10. A first voltage comparing means 12 for comparing the discharge voltage of the secondary battery 10 with a discharge reference voltage, and a first control circuit 13 for controlling the first thyristor 11 based on a detection output of the first voltage comparing means 12. A first reverse voltage application circuit configured to apply a reverse voltage to the first thyristor when the first voltage comparison means detects a terminal voltage lower than the discharge reference voltage. The cathode of the first thyristor 11 is connected to the discharge terminal 10c, and the anode of the first thyristor 11 is connected to the battery cell 10a located on the most positive side of the plurality of battery cells 10a. Then, the gate of the first thyristor 11 is connected to the discharging terminal of the first control circuit 13. The first thyristor 11 preferably has an off-voltage increase rate of 10 to 30 V / μsec.
[0013]
The first voltage comparing means 12 is connected in parallel to both ends of each battery cell 10a of the plurality of battery cells 10a connected in series and in parallel with the battery cells 10a, and internally has a reference (not shown) regarding the discharge voltage of the secondary battery 10. A power supply is provided. The first voltage comparing means 12 compares the voltage at both ends of each battery cell 10a with the discharge reference voltage. If all the voltages at both ends of each battery cell 10a are equal to or higher than the discharge reference voltage, a low level signal is output. And outputs a high-level signal when any of the voltages at both ends of each battery cell 10a is lower than the discharge reference voltage. The output of the first voltage comparison means 12 is connected to the first control circuit 13 and the first reverse voltage application circuit 14, respectively.
[0014]
On the other hand, a circuit for avoiding overcharging includes a second thyristor connected between the secondary battery 10 and the charging terminal 10d of the secondary battery 10 so that the forward direction of the secondary thyristor 10 coincides with the charging direction of the secondary battery 10. 16, a second voltage comparing means 17 for comparing the charging voltage of the secondary battery 10 with a charging reference voltage, and a second control circuit 18 for controlling the second thyristor 16 based on a detection output of the second voltage comparing means 17. And a second reverse voltage application circuit 19 configured to apply a reverse voltage to the second thyristor 16 when the second voltage comparison means 17 detects a terminal voltage equal to or higher than the charge reference voltage. The cathode of the second thyristor 16 is connected to the battery cell 10a, and the anode of the second thyristor 16 is connected to the charging terminal 10d. Then, the gate of the second thyristor 16 is connected to the discharging terminal of the second control circuit 18. In addition, as the second thyristor 16, it is preferable to use one having an off-voltage increase rate of 10 to 30 V / μsec similarly to the first thyristor 11.
[0015]
The second voltage comparing means 17 is connected in parallel with both ends of each battery cell 10a of the plurality of battery cells 10a connected in series, and internally stores a reference power supply relating to the charging voltage of the secondary battery 10. Provided. The second voltage comparing means 17 compares the voltage at both ends of each battery cell 10a with the charging reference voltage, and if any of the voltages at both ends of each battery cell 10a is lower than the charging reference voltage, a low level signal is output. And outputs a high-level signal when any of the voltages at both ends of each battery cell 10a is equal to or higher than the charging reference voltage. The output of the second voltage comparing means 17 is connected to the second control circuit 18 and the second reverse voltage applying circuit 19, respectively.
Here, the first and second control circuits 13 and 18 and the first and second reverse voltage application circuits 14 and 19 have the same structure, and the details of the first control circuit 13 are shown in FIG. FIG. 3 shows details of the first reverse voltage application circuit 14 as a representative.
[0016]
As shown in detail in FIGS. 1 and 2, the first and second control circuits 13 and 18 include p-channel enhancement type FETs 13a and 18a whose gates are connected to a second voltage comparison means 17 via a first resistor R1. And n-channel depletion type FETs 13b and 18b having gates connected to drains of the p-type FETs 13a and 18a and a ground circuit 10g connecting the battery cell 10a and the ground terminal 16b via second to fourth resistors R2 to R4. And The drains of the n-type FETs 13b, 18b are connected to the sources of the p-type FETs 13a, 18a and the output terminal of the battery cell 10a, and the sources of the n-type FETs 13b, 18b are connected to the gates of the first and second thyristors 13, 18. Each is connected via the fifth resistor R5.
[0017]
In the first control circuit 13, when the first voltage comparing means 12 detects a terminal voltage equal to or higher than the discharge reference voltage, that is, when the first voltage comparing means 12 outputs a low-level signal, the p-type FET 13a and the Both of the n-type FETs 13b are turned on, and the gate current flows through the first thyristor 11. On the other hand, when the first voltage comparing means 12 detects a terminal voltage lower than the discharge reference voltage, that is, when a high-level signal is output from the first voltage comparing means 12, both the p-type FET 13a and the n-type FET 13b Are turned off, and the gate current of the first thyristor 11 is cut off.
[0018]
Similarly, in the second control circuit 18, when the second voltage comparison means 17 detects a terminal voltage lower than the charging reference voltage, that is, when the second voltage comparison means 17 outputs a low-level signal, the p-type The FET 18a and the n-type FET 18b are both turned on, and a gate current flows through the second thyristor 11. On the other hand, when the second voltage comparing means 17 detects a terminal voltage equal to or higher than the charging reference voltage, that is, when a high-level signal is output from the second voltage comparing means 17, both the p-type FET 18a and the n-type FET 18b Are turned off, and the gate current of the second thyristor 16 is cut off.
[0019]
As shown in FIGS. 1 and 3, the first and second reverse voltage applying circuits 14 and 19 include a single n-channel enhancement type FET 14a and 19a and two p-channel enhancement type FETs 14b, 14c and 19b, 19c. The sources of the n-type FETs 14a, 19a and the drain of one of the p-type FETs 14b, 19b are connected, and the n-type FETs 14a, 19a and the p-type FETs 14b, 19b are connected in series, respectively. The sources of the p-type FETs 14b and 19b are connected to the output side and the ground side of the secondary battery, and are connected in parallel to the battery cell 10a. The sources of the other p-type FETs 14c and 19c are connected to the middle of the nN-type FETs 14a and 19a and one of the p-type FETs 14b and 19b via capacitors 14d and 19d, and the drains of the other p-type FETs 14c and 19c are connected via a resistor R9. It is connected to the cathodes of the first and second thyristors 11 and 16, respectively.
[0020]
The gates of the n-type FETs 14a, 19a and the two p-type FETs 14b, 14c, 19b, 19c are respectively connected to the first and second voltage comparing means 12, 17 via resistors R6 to R8 and monostable multivibrators 14e, 19e. The monostable multivibrators 14e and 19e are connected to each other and output a predetermined voltage for a predetermined period from the time when the input shifts from a low level signal to a high level signal.
[0021]
Next, an operation at the time of discharging in the protection circuit device of the present embodiment will be described with reference to a time chart of FIG. 6 are the potentials of the portions indicated by the crosses in FIG. 1 with reference to the ground circuit 10g in FIG. 1, (a) is the voltage of the battery 10, and (b) is the output voltage of the first voltage comparing means 12. , (C) is the output voltage of the first control circuit 13, (d) and (e) are the output voltages of the monostable multivibrator 14e, and (f) is the discharge circuit 10e between the first thyristor 11 and the discharge terminal 10c. Are shown.
[0022]
When the battery cell 10a is being charged, the voltage at both ends is discharge reference voltages V ₁ or more. When this state _{t 0,} the state of the _{t 0,} low-level signal from the first voltage comparison means 12 is output, both the p-type FET13a and n-type FET13b in the first control circuit 13 is turned on, the A gate current flows through one thyristor 11. Therefore, when a load (not shown) is connected between the ground terminal 10b and the discharge terminal 10e, the discharge is started via the first thyristor 11. At this time, the low-level signal is output from the first voltage comparison means 12, and as shown in FIGS. 6D and 6E, the n-type signal is output from the monostable multivibrator 14e in the first reverse voltage application circuit 14. A voltage is applied to the FET 14a and one p-type FET 14b, and no voltage is applied to the other p-type FET 14c. Therefore, as shown in FIG. 4, the n-type FET 14a and the other p-type FET 14c are opened, and the one p-type FET 14b is closed. Here, since the other p-type FET 14c has a structure in which the substrate gate is joined to the source, a so-called parasitic diode having a PN junction is formed between any drain and gate. Therefore, although the other p-type FET 14c is open, the voltage at both ends of the battery 10 is applied to the capacitor 14d by the parasitic diode included therein, and the capacitor 14d is charged to the battery voltage.
[0023]
As shown in FIG. 6A, the battery voltage gradually decreases with the discharge. Discharge willing at time t ₁ it is detected that the voltage becomes less than the discharge reference voltage V _1, as shown in FIG. 6 (b), the first voltage comparison means 12 outputs a high level signal . Then, both the p-type FET 13a and the n-type FET 13b in the first control circuit 13 are turned off, and the current flowing through the first thyristor 11 is cut off as shown in FIG. At this stage, the first thyristor 11 is not turned off due to its characteristics, and the discharge is continued.
[0024]
On the other hand, when a high-level signal is output from the first voltage comparing means 12, as shown in FIGS. 6D and 6E, the monostable multivibrator 14e in the first reverse voltage applying circuit 14 fixed time, i.e. _{t 1} voltage to the n-type FET14a and one p-type FET14b until _{t 2} is not applied from a voltage is applied to the other p-type FET14c. As a result, as shown in FIG. 5, the n-type FET 14a and the other p-type FET 14c are closed and one p-type FET 14b is opened, and the voltage charged in the capacitor 14d is reversed between the cathode and the anode of the first thyristor 11. The voltage is applied for a certain period of time. The application of this reverse voltage turns off the first thyristor 11 and stops the discharge.
When the discharge is interrupted the battery voltage gradually rises and the voltage thereof reaches the discharge return voltage V ₂ as shown in t ₃ in FIG. 6 (a), the first voltage as shown in FIG. 6 (b) A low-level signal is output from the comparison means 12, and both the p-type FET 13a and the n-type FET 13b in the first control circuit 13 are turned on again, and a gate current flows through the first thyristor 11. As a result, the first thyristor 11 returns to the ON state, and discharge is started again.
[0025]
FIG. 7 illustrates a charging operation of the protection circuit device according to the present embodiment, with reference to a time chart of FIG. The reference numerals in FIG. 7 indicate the potentials of the portions indicated by crosses in FIG. 1 with reference to the ground circuit 10g in FIG. , (H) is the output voltage of the second control circuit 18, (j) and (k) are the output waveforms of the monostable multivibrator 18e, and (m) is the output voltage of the charging circuit 10f between the second thyristor 16 and the battery cell 10a. The voltage is indicated respectively.
[0026]
When the battery cell 10a is discharged, the voltage at both ends is less than the charging reference voltage V _3. With this state _{t 4,} in the state of the _{t 4,} the low-level signal from the second voltage comparing means 17 is output, both the p-type FET18a and n-type FET18b in the second control circuit 18 is turned on, the second A gate current flows through the thyristor 16. Therefore, when a charger (not shown) is connected between the ground terminal 10b and the charging terminal 10d, charging starts via the second thyristor 16. At this time, the low-level signal is output from the second voltage comparing means 17, and as shown in FIGS. 7D and 7E, the n-type signal is output from the monostable multivibrator 19e in the second reverse voltage applying circuit 19. A voltage is applied to the FET 19a and one p-type FET 19b, and no voltage is applied to the other p-type FET 19c. As a result, the n-type FET 19a and the other p-type FET 19c are opened and the one p-type FET 19b is closed, and the capacitor 19d is charged to the battery voltage by the parasitic diode included in the other p-type FET 19c.
[0027]
As shown in FIG. 7A, the battery voltage gradually increases with charging. At the time of t ₅ in which the voltage is detected to have reached the charging reference voltage V ₃ proceeds charging, as shown in FIG. 7 (g), the second voltage comparison means 17 outputs a high level signal. Then, both the p-type FET 18a and the n-type FET 18b in the second control circuit 18 are turned off, and the current flowing through the second thyristor 16 is cut off as shown in FIG. At this stage, the second thyristor 16 is not turned off due to its characteristics, and charging is continued.
[0028]
On the other hand, when a high-level signal is output from the second voltage comparison means 17, as shown in FIGS. 7J and 7K, the monostable multivibrator 19e in the second reverse voltage application circuit 19 outputs: fixed time, i.e. _{t 5} voltage to the n-type FET19a and one p-type FET19b up to the point of _{t 6} is not applied from a voltage is applied to the other p-type FET19c. As a result, the n-type FET 19a and the other p-type FET 19c are closed and the one p-type FET 19b is opened, and the voltage charged in the capacitor 19d is applied between the cathode and the anode of the second thyristor 16 as a reverse voltage for a certain period of time. You. The application of the reverse voltage turns off the second thyristor 16 and stops charging.
[0029]
When charging shutdown battery voltage is gradually lowered, its voltage drops to the charge return voltage V ₄ as shown in t ₇ in FIG. 7 (a), the second as shown in FIG. 7 (b) A low-level signal is output from the voltage comparison means 17, and both the p-type FET 18a and the n-type FET 18b in the second control circuit 18 are turned on again, so that a gate current flows through the second thyristor 16. As a result, the second thyristor 16 returns to the ON state, and charging is started again.
In the above-described embodiment, the description has been given using the secondary battery 10 having the plurality of battery cells 10a connected in series. However, the secondary battery may be configured by a single battery cell. A plurality of battery cells may be connected in parallel. An assembly composed of a plurality of battery cells connected in parallel may be further connected in series.
[0030]
【The invention's effect】
As described above, according to the present invention, the first thyristor that can withstand a relatively high current is connected between the secondary battery and the discharge terminal so that the forward direction of the secondary battery coincides with the discharge direction. Or a second thyristor capable of withstanding a relatively high current is connected between the secondary battery and the charging terminal so that the forward direction matches the charging direction of the secondary battery, so that a plurality of FETs are connected in parallel. The size of the secondary battery itself can be reduced as compared with a conventional product to be connected.
On the other hand, a thyristor has a characteristic that it is difficult to turn off once it is turned on, but a first reverse voltage application circuit that applies a reverse voltage to the first thyristor when detecting a discharge voltage lower than the discharge reference voltage, or a charge reference voltage. A second reverse voltage application circuit configured to apply a reverse voltage to the second thyristor when the above-described charging voltage is detected is provided, so that the first thyristor at the time of overdischarge or the second thyristor at the time of overcharge is reliably provided. It can be turned off. As a result, it is possible to improve the durability against a high current as compared with the related art while maintaining the miniaturization of the device.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a protection circuit device of the present invention.
FIG. 2 is a detailed diagram of a control circuit in the device.
FIG. 3 is a detailed view of a reverse voltage application circuit in the device.
FIG. 4 is a diagram showing an operation state of a reverse voltage application circuit during discharging.
FIG. 5 is a diagram showing an operation state of a reverse voltage application circuit in which discharge is interrupted.
FIG. 6 is a time chart showing an operation of the device for interrupting discharge.
FIG. 7 is a time chart showing the operation of the device to interrupt charging.
[Explanation of symbols]
Reference Signs List 10 secondary battery 10c discharging terminal 10d charging terminal 11 first thyristor 12 first voltage comparing means 13 first control circuit 14 first reverse voltage applying circuit 16 second thyristor 17 second voltage comparing means 18 second control circuit 19 Second reverse voltage application circuit

Claims

A first thyristor connected between a secondary battery (10) and a discharge terminal (10c) of the secondary battery (10) such that the forward direction of the secondary battery (10) matches the discharge direction of the secondary battery (10). (11)
First voltage comparing means (12) for comparing a discharge voltage of the secondary battery (10) with a discharge reference voltage;
When the first voltage comparison means (12) detects a discharge voltage equal to or higher than the discharge reference voltage, a gate current flows to the gate of the first thyristor (11), and the first voltage comparison means (12) applies the discharge reference voltage. A first control circuit (13) configured to interrupt the gate current when detecting a discharge voltage less than;
A first reverse voltage application circuit configured to apply a reverse voltage to the first thyristor when the first voltage comparison means detects a discharge voltage less than the discharge reference voltage; A protection circuit device for a secondary battery for avoiding over-discharge, comprising:

A second thyristor connected between a secondary battery (10) and a charging terminal (10d) of the secondary battery (10) such that the forward direction of the secondary battery (10) matches the charging direction of the secondary battery (10). (16),
Second voltage comparing means (17) for comparing a charging voltage of the secondary battery (10) with a charging reference voltage;
When the second voltage comparing means (17) detects a charging voltage lower than the charging reference voltage, a gate current flows to the gate of the second thyristor (16), and the second voltage comparing means (17) detects the charging reference voltage. A second control circuit (18) configured to cut off the gate current when detecting the above charging voltage;
A second reverse voltage application circuit (19) configured to apply a reverse voltage to the second thyristor (16) when the second voltage comparison means (17) detects a charging voltage equal to or higher than the charging reference voltage; A protection circuit device for a secondary battery for avoiding overcharging, comprising:

A first thyristor connected between a secondary battery (10) and a discharge terminal (10c) of the secondary battery (10) such that the forward direction of the secondary battery (10) matches the discharge direction of the secondary battery (10). (11)
First voltage comparing means (12) for comparing a discharge voltage of the secondary battery (10) with a discharge reference voltage;
When the first voltage comparison means (12) detects a discharge voltage equal to or higher than the discharge reference voltage, a gate current flows to the gate of the first thyristor (11), and the first voltage comparison means (12) applies the discharge reference voltage. A first control circuit (13) configured to interrupt the gate current when detecting a discharge voltage less than;
A first reverse voltage application circuit configured to apply a reverse voltage to the first thyristor when the first voltage comparison means detects a discharge voltage less than the discharge reference voltage; ,
A second thyristor connected between a secondary battery (10) and a charging terminal (10d) of the secondary battery (10) such that the forward direction of the secondary battery (10) matches the charging direction of the secondary battery (10). (16) and second voltage comparing means (17) for comparing a charging voltage of the secondary battery (10) with a charging reference voltage;
When the second voltage comparing means (17) detects a charging voltage lower than the charging reference voltage, a gate current flows to the gate of the second thyristor (16), and the second voltage comparing means (17) detects the charging reference voltage. A second control circuit (18) configured to cut off the gate current when detecting the above charging voltage;
A second reverse voltage application circuit (19) configured to apply a reverse voltage to the second thyristor (16) when the second voltage comparison means (17) detects a charging voltage equal to or higher than the charging reference voltage; A protection circuit device for a secondary battery for avoiding over-discharge and over-charge, comprising: