JP2004096319A

JP2004096319A - Schmitt trigger circuit

Info

Publication number: JP2004096319A
Application number: JP2002253319A
Authority: JP
Inventors: Takanobu Takeuchi; 竹内　孝信
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2004-03-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a Schmitt trigger circuit that is easily designed and has a simple configuration. <P>SOLUTION: The Schmitt trigger circuit comprises a first inverter where a transistor P1 is connected to a transistor N1 in series, a second inverter where a transistor P2 is connected to a transistor N2 in series and an output signal Vin from the first inverter is inputted, and a transistor P3 connected to the transistor P1 in parallel. A threshold when the output of the second inverter is inverted from "Low" to "High" is set higher than a threshold when the output of the first inverter is inverted from "Low" to "High". <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は入力電圧に対して２つのしきい値を持つシュミットトリガ回路に関する。
【０００２】
【従来の技術】
図５に従来のシュミットトリガ回路の一例を示す。図５に示す回路は、Ｐチャネル型トランジスタＰ１、Ｐ１’と、Ｎチャネル型トランジスタＮ１、Ｎ１’とが直列に接続されてなる第１のインバータと、Ｐチャネル型トランジスタＰ２とＮチャネル型トランジスタＮ２とが直列に接続されてなる第２のインバータとを含む。また、Ｐチャネル型トランジスタＰ４が、トランジスタＰ１とトランジスタＰ３の接続点と、グランド線ＧＮＤとの間に接続されている。Ｎチャネル型トランジスタＮ４が、トランジスタＮ１とトランジスタＮ３の接続点と、電源線ＶＤＤとの間に接続されている。
【０００３】
シュミットトリガ回路の入力Ｖｉｎに「Ｈｉｇｈ（高い電位の信号、以下「Ｈ」という。）」が入力されると、第１のインバータの出力Ｖａは「Ｌｏｗ（低い電位の信号、以下「Ｌ」という。）」に、第２のインバータの出力Ｖｏｕｔは「Ｈ」になる。このとき、第１のインバータにおいてトランジスタＰ１、Ｐ１’がオフ、トランジスタＮ１、Ｎ１’がオンし、第２のインバータにおいてトランジスタＰ２がオン、トランジスタＮ２がオフしている。また、トランジスタＰ４がオン、トランジスタＮ４がオフしている。
【０００４】
入力信号が「Ｈ」から「Ｌ」に移行していくとき、ＶｉｎがＰチャネル型トランジスタのピンチオフ電圧を過ぎるとトランジスタＰ１に電流が流れ始める。このとき、トランジスタＰ４のソースとトランジスタＰ１のドレインは接続され、トランジスタＰ４のドレインは接地されているため、トランジスタＰ１のドレイン電圧はトランジスタＰ１とトランジスタＰ４それぞれのオン抵抗のバランスで低下する。そのため、トランジスタＰ３はさらに電圧が低下しないと動作しない。
【０００５】
トランジスタＰ１、Ｐ３、Ｐ４による電流能力と、トランジスタＮ１、Ｎ３の電流能力のバランスが反転したところが、出力信号が「Ｈ」から「Ｌ」になるときのしきい値となる。このしきい値は、トランジスタＰ１、Ｐ１’、Ｎ１、Ｎ１’で構成した第１のインバータに対しトランジスタＰ４の影響でトランジスタＰ１のドレイン電圧が低下するため低い値となる。
【０００６】
逆に、出力信号が「Ｌ」から「Ｈ」になるときのしきい値は、第１のインバータに対し、トランジスタＮ４の影響でトランジスタＮ１のドレイン電圧が上がるため高い値となる。
【０００７】
以上のように、図５に示す回路は、出力信号が「Ｈ」から「Ｌ」になるときのしきい値と、出力信号が「Ｌ」から「Ｈ」に変化するときのしきい値とが異なり、シュミットトリガ回路として動作する。
【０００８】
【発明が解決しようとする課題】
図５に示すシュミットトリガ回路において、しきい値を決定するためには、トランジスタＰ１、Ｐ３、Ｐ４による動作ポイントと電流能力の関係と、トランジスタＮ１、Ｎ３の電流能力の関係とを計算する必要がある。しかし、図５に示す回路では、回路構成が複雑であり、動作ポイントや電流能力の関係を計算するの非常に困難であり、ＣＡＤ等によるシミュレーションにらなければならず、回路設計が容易でなかった。
【０００９】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、設計が容易でかつ簡易な構成のシュミットトリガ回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る第１のシュミットトリガ回路は、第１のＰチャネル型トランジスタと第１のＮチャネル型トランジスタとが直列に接続されてなる第１のインバータと、第２のＰチャネル型トランジスタと第２のＮチャネル型トランジスタとが直列に接続されてなり、第１のインバータからの出力信号を入力する第２のインバータと、第１のＰチャネル型トランジスタと並列に接続された第３のＰチャネル型トランジスタとを備える。第２のインバータの出力が「Ｌｏｗ」から「Ｈｉｇｈ」に反転する際のしきい値を、第１のインバータの出力が「Ｌｏｗ」から「Ｈｉｇｈ」に反転する際のしきい値よりも高い値に設定する。
上記構成により、しきい値の計算が容易すなわち設計が容易で、かつ、簡易な回路構成のシュミットトリガ回路を実現できる。また、第２のインバータのしきい値を高く設定することにより、第１のインバータの出力の確実な反転を実現し、シュミットトリガ回路全体で安定した動作を可能とする。
【００１１】
好ましくは、第１のシュミットトリガ回路は、第３のＰチャネル型トランジスタがオンしたときに、第３のＰチャネル型トランジスタに対して一定電流を供給する定電流回路をさらに備える。これにより、シュミットトリガ回路において電源電圧変動の影響を受けない安定した動作を実現する。
【００１２】
本発明に係る第２のシュミットトリガ回路は、第１のＰチャネル型トランジスタと第１のＮチャネル型トランジスタとが直列に接続されてなる第１のインバータと、第２のＰチャネル型トランジスタと第２のＮチャネル型トランジスタとが直列に接続されてなり、第１のインバータからの出力信号を入力する第２のインバータと、第２のＮチャネル型トランジスタと並列に接続された第３のＮチャネル型トランジスタとを備える。第２のインバータの出力が「Ｈｉｇｈ」から「Ｌｏｗ」に反転する際のしきい値は、第１のインバータの出力が「Ｈｉｇｈ」から「Ｌｏｗ」に反転する際のしきい値よりも低い値に設定する。
上記構成により、しきい値の計算が容易すなわち設計が容易で、かつ、簡易な回路構成のシュミットトリガ回路を実現できる。また、第２のインバータのしきい値を高く設定することにより、第１のインバータの出力の確実な反転を実現し、シュミットトリガ回路全体で安定した動作を可能とする。
【００１３】
好ましくは、第２のシュミットトリガ回路は、第３のＮチャネル型トランジスタがオンしたときに、第３のＮチャネル型トランジスタに対して一定電流を掃引する定電流回路をさらに備える。これにより、シュミットトリガ回路において電源電圧変動の影響を受けない安定した動作を実現する。
【００１４】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係るシュミットトリガ回路の実施の形態を詳細に説明する。
【００１５】
実施の形態１．
図１に本発明に係るシュミットトリガ回路の回路図を示す。シュミットトリガ回路は、Ｐチャネル型トランジスタＰ１とＮチャネル型トランジスタＮ１が直列接続されてなる第１のインバータと、Ｐチャネル型トランジスタＰ２とＮチャネル型トランジスタＮ２が直列接続されてなり、第１のインバータからの出力信号を受信する第２のインバータとを含む。第１のインバータのトランジスタＰ１には、それと並列にＰチャネル型トランジスタＰ３が接続されている。トランジスタＰ３のゲートは第２のインバータの出力端に接続されている。以下に、このシュミットトリガ回路の動作を説明する。なお、本明細書中において、「Ｈ」は高い電位の信号を示すが、説明の便宜上、高い電位や高い電圧を意味する場合もある。「Ｌ」についても同様である。
【００１６】
１）出力が「Ｈ（Ｈｉｇｈ）」→「Ｌ（Ｌｏｗ）」へ切り替わる場合の動作
入力信号Ｖｉｎが「Ｈ」のとき、トランジスタＮ１がオンし、トランジスタＰ１がオフするため、第１のインバータの出力Ｖａすなわち出力ノードＸの電位は「Ｌ」となる。これを受けて第２のインバータにおいては、トランジスタＰ２がオンし、トランジスタＮ２がオフするため、第２のインバータの出力Ｖｏｕｔすなわち出力ノードＹの電位は「Ｈ」となる。このとき、トランジスタＰ３のゲートは「Ｈ」になるため、トランジスタＰ３はオフとなる。
【００１７】
入力信号Ｖｉｎを「Ｈ」から「Ｌ」へ徐々に変化させていくと、それにしたがいトランジスタＰ１のゲート電圧が低下していく。そして、トランジスタＰ１のゲート電圧がピンチオフ電圧を過ぎると、トランジスタＰ１に電流が流れはじめる。このとき、トランジスタＰ３のゲートは出力ノードＹと接続され、出力ノードＹは依然として「Ｈ」であるため、トランジスタＰ３はオフ状態が継続される。
【００１８】
トランジスタＰ１の電流能力とトランジスタＮ１の電流能力とのバランスにしたがい、出力信号Ｖａが「Ｌ」から徐々に「Ｈ」に遷移する。やがて、出力ノードＸの電位が第２のインバータのしきい値電圧を超えると、第２のインバータの出力は「Ｈ」から「Ｌ」に反転する。これによりトランジスタＰ３がオンする。
【００１９】
以上の場合、つまり、出力が「Ｈ」から「Ｌ」へ変る場合のシュミットトリガ回路のしきい値は、図２に示すようにトランジスタＰ１、Ｎ１によるしきい値Ｔｈ１となる。
【００２０】
２）出力が「Ｌ（Ｌｏｗ）」→「Ｈ（Ｈｉｇｈ）」へ切り替わる場合の動作
入力信号Ｖｉｎが「Ｌ」のとき、トランジスタＰ１がオンし、トランジスタＮ１がオフするため、第１のインバータの出力Ｖａすなわち出力ノードＸは「Ｈ」となる。これを受けて第２のインバータにおいては、トランジスタＮ２がオンし、トランジスタＰ２がオフするため、第２のインバータの出力Ｖｏｕｔすなわち出力ノードＹは「Ｌ」となる。このとき、トランジスタＰ３のゲートが「Ｌ」になるため、トランジスタＰ３はオンとなる。
【００２１】
入力信号Ｖｉｎを「Ｌ」から「Ｈ」へ変化させていくと、トランジスタＮ１のゲート電位が上昇していく。そして、トランジスタＮ１のゲート−ソース間電圧がピンチオフ電圧を過ぎると、トランジスタＮ１に電流が流れはじめる。このとき、トランジスタＰ３のゲートは出力ノードＹと接続され、出力ノードＹは依然として「Ｌ」を出力しているため、トランジスタＰ３はオン状態が継続される。
【００２２】
トランジスタＰ１の電流能力、トランジスタＮ１の電流能力、及びオン状態のトランジスタＰ３の電流能力とのバランスにしたがい、出力信号Ｖａが「Ｈ」から徐々に「Ｌ」に遷移する。やがて、出力ノードＸの電位が第２のインバータのしきい値電圧を超えると、第２のインバータの出力は「Ｌ」から「Ｈ」に反転し、これによりトランジスタＰ３がオフとなる。
【００２３】
以上の場合、つまり、出力が「Ｌ」から「Ｈ」へ変る場合のシュミットトリガ回路のしきい値は図２に示すしきい値Ｔｈ２となり、出力が「Ｈ」から「Ｌ」へ変る場合のトランジスタＰ１、Ｎ１によるしきい値Ｔｈ１よりも高い値となる。
【００２４】
以上のように、上記回路は２つのしきい値Ｔｈ１、Ｔｈ２を有し、シュミットトリガ回路としての動作が可能である。
【００２５】
以上の構成のシュミットトリガ回路は動作領域が明確であるため、しきい値の計算が容易すなわち設計が容易になり、また、簡易な回路構成で実現できるため、回路規模を小さくできる。
【００２６】
実施の形態２．
実施の形態１に示したシュミットトリガ回路において、入力信号Ｖｉｎが「Ｌ」から「Ｈ」へ変化しても、第２のインバータの出力Ｖｏｕｔが「Ｌ」から「Ｈ」へ切り替わらなければ、トランジスタＰ３はオン状態に保持される。このため、トランジスタＮ１の電流能力が、トランジスタＰ３の電流能力よりも十分に大きくないと第１のインバータの出力Ｖａは「Ｌ」に達することができないと言う問題がある。
【００２７】
そこで、本実施形態では、第２のインバータのしきい値を、第１のインバータのしきい値より高く設定し、入力信号Ｖｉｎが「Ｌ」から「Ｈ」へ変化する際には、必ず出力Ｖａを反転させるようにする。より具体的には、第２のインバータにおける出力が「Ｌ」から「Ｈ」へ切り替わる際のしきい値を、第１のインバータにおける出力が「Ｌ」から「Ｈ」へ切り替わる際のしきい値より高くなるように設定する。
【００２８】
例えば、第１のインバータを、集積回路のウェハプロセスにより制限されるトランジスタゲートＬ、Ｗ値の最小値で作製されるＰチャネル型トランジスタとＮチャネル型トランジスタの組み合わせにより構成した場合に、第２のインバータにおける出力が「Ｌ」から「Ｈ」へ切り替わる際のしきい値を、第１のインバータにおける出力が「Ｌ」から「Ｈ」へ切り替わる際のしきい値より高くなるように設定する。
【００２９】
入力信号Ｖｉｎが「Ｌ」のとき、第１のインバータにおいてトランジスタＰ１がオンし、トランジスタＮ１がオフし、第２のインバータにおいてトランジスタＰ２がオフし、トランジスタＮ２がオンする。このとき、出力Ｖｏｕｔは「Ｌ」であるため、トランジスタＰ３はオンする。そして入力信号Ｖｉｎが徐々に「Ｌ」から「Ｈ」に移行していくと、出力Ｖａは「Ｈ」から「Ｌ」へ移行する。ここで、第２のインバータのしきい値は、第１のインバータのしきい値よりも高く設定されているため、より早い段階でその出力が「Ｌ」から「Ｈ」へ反転する。これにより、トランジスタＰ３が早期にオフし、第１のインバータの出力Ｖａがより確実に「Ｈ」から「Ｌ」へ反転し、シュミットトリガ回路全体で安定した動作を実現する。
【００３０】
実施の形態３．
上記のシュミットトリガ回路において、そのしきい値の幅はトランジスタＰ３の能力によって決定される。トランジスタＰ３の能力は（Ｖｇｓ−Ｖｔｈ０）^２に比例する（Ｖｇｓ：トランジスタＰ３のゲート・ソース間電圧、Ｖｔｈ０：トランジスタＰ３のピンチオフ電圧）。故に、電源電圧が大幅に変動すると、シュミットトリガ回路のしきい値も大幅に変動する。本実施形態では、しきい値がかかる電源電圧の変動の影響を受けないシュミットトリガ回路を説明する。
【００３１】
図３に本実施形態のシュミットトリガ回路を示す。本実施形態のシュミットトリガ回路は、実施の形態１のシュミットトリガ回路の構成に加えてカレントミラー回路と定電流源とからなる定電流回路１１を設けている。すなわち、トランジスタＰ３のソースは定電流回路１１を介して電源線ＶＤＤに接続される。この定電流回路１１によりトランジスタＰ３がオンしたときにトランジスタＰ３に流れる電流値を一定にし、トランジスタＰ３のしきい値の変動を抑制している。
【００３２】
１）出力が「Ｈ」→「Ｌ」へ切り替わる場合の動作
入力電圧Ｖｉｎが「Ｈ」のとき、トランジスタＮ１がオンし、トランジスタＰ１がオフするため、第１のインバータの出力Ｖａすなわち出力ノードＸは「Ｌ」となる。これを受けて第２のインバータにおいては、トランジスタＰ２がオンし、トランジスタＮ２がオフするため、第２のインバータの出力Ｖｏｕｔすなわち出力ノードＹは「Ｈ」となる。このとき、トランジスタＰ３のゲートは「Ｈ」になるため、トランジスタＰ３はオフとなる。
【００３３】
入力電圧Ｖｉｎを「Ｈ」から「Ｌ」へ徐々に変化させていくと、それにしたがいトランジスタＰ１のゲート電圧が低下していく。そして、トランジスタＰ１のゲート電圧がピンチオフ電圧を過ぎると、トランジスタＰ１に電流が流れはじめる。このとき、トランジスタＰ３のゲートは出力ノードＹと接続され、出力ノードＹは依然として「Ｈ」であるため、トランジスタＰ３はオフ状態が継続される。
【００３４】
トランジスタＰ１の電流能力とトランジスタＮ１の電流能力とのバランスにしたがい、出力電圧Ｖａが「Ｌ」から徐々に「Ｈ」に遷移する。やがて、出力ノードＸの電位が第２のインバータのしきい値電圧を超えると、第２のインバータの出力は「Ｈ」から「Ｌ」に反転する。これによりトランジスタＰ３がオンし、定電流回路１１からの一定電流を流し始める。
【００３５】
２）出力が「Ｌ」→「Ｈ」へ切り替わる場合の動作
入力電圧Ｖｉｎが「Ｌ」のとき、トランジスタＰ１がオンし、トランジスタＮ１がオフするため、第１のインバータの出力Ｖａすなわち出力ノードＸは「Ｈ」となる。これを受けて第２のインバータにおいては、トランジスタＮ２がオンし、トランジスタＰ２がオフするため、第２のインバータの出力Ｖｏｕｔすなわち出力ノードＹは「Ｌ」となる。このとき、トランジスタＰ３のゲートが「Ｌ」になるため、トランジスタＰ３がオンし、定電流回路１１からの一定電流が流れ始める。
【００３６】
入力電圧Ｖｉｎを「Ｌ」から「Ｈ」へ変化させていくと、トランジスタＮ１のゲート電位が上昇していく。そして、トランジスタＮ１のゲート−ソース間電圧がピンチオフ電圧を過ぎると、トランジスタＮ１に電流が流れはじめる。このとき、トランジスタＰ３のゲートは出力ノードＹと接続され、出力ノードＹは依然として「Ｌ」を出力しているため、トランジスタＰ３はオン状態が継続される。
【００３７】
トランジスタＰ１の電流能力、トランジスタＮ１の電流能力、及びオン状態のトランジスタＰ３に流れる定電流能力（定電流回路１１の能力）とのバランスにしたがい、出力電圧Ｖａが「Ｈ」から徐々に「Ｌ」に遷移する。やがて、出力ノードＸの電位が第２のインバータのしきい値電圧を超えると、第２のインバータの出力は「Ｌ」から「Ｈ」に反転し、これによりトランジスタＰ３がオフとなる。
【００３８】
以上のように定電流回路を設け、トランジスタＰ３のオン時に流れる電流を一定に制御することによりトランジスタＰ３のしきい値が電源電圧変動によらず安定させることができ、シュミットトリガ回路のしきい値の電源電圧変動による変動を抑制できる。
【００３９】
実施の形態４．
図４にシュミットトリガ回路の別の構成を示す。前述の実施形態では、第１のインバータを構成するＰ型トランジスタＰ１にそれと並列にＰ型トランジスタＰ３を設けていたが、本実施形態では、第１のインバータを構成するＮ型トランジスタＮ１にそれと並列にＮ型トランジスタＮ３を設けている。これによっても前述の実施形態と同様に簡易な構成でシュミットトリガ回路が実現できる。その動作についてはＰ型−Ｎ型の相反性を考慮することにより実施の形態１のものと同様に考えられる。
【００４０】
本実施形態におけるシュミットトリガ回路に対しても、実施の形態２で示した思想を適用できる。すなわち、この場合、第２のインバータにおける出力が「Ｈ」から「Ｌ」に切り替わる際のしきい値を、第１のインバータにおける出力が「Ｈ」から「Ｌ」に切り替わる際のしきい値よりも低くする。これにより、トランジスタＮ３が確実にオフし、第１のインバータの出力Ｖａがより確実に「Ｌ」から「Ｈ」へ反転し、シュミットトリガ回路全体で安定した動作を実現する。
【００４１】
また、本実施形態においても、実施の形態３と同様にトランジスタＮ３に対して一定電流を掃引するよう定電流回路を設けてもよい。この場合はトランジスタＮ３のソースを定電流回路を介してグランド線ＧＮＤに接続するようにする。これにより、電源電圧変動によるシュミットトリガ回路のしきい値変動を抑制できる。
【００４２】
【発明の効果】
本発明によれば、簡易な構成で且つしきい値の設計が容易なシュミットトリガ回路を実現できる。
【図面の簡単な説明】
【図１】本発明に係るシュミットトリガ回路の回路図（実施の形態１）
【図２】本発明に係るシュミットトリガ回路を構成するトランジスタの入力電圧に対するドレイン電流ＩＤの特性を示した図
【図３】本発明に係るシュミットトリガ回路の回路図（実施の形態３）
【図４】本発明に係るシュミットトリガ回路の回路図（実施の形態４）
【図５】従来のシュミットトリガ回路の回路図
【符号の説明】
１１　定電流回路、　Ｎ１〜Ｎ４　Ｎチャネル型トランジスタ、　Ｐ１〜Ｐ４Ｐチャネル型トランジスタ、　Ｖｉｎ　入力信号、　Ｖｏｕｔ　出力信号、　ＶＤＤ電源、　ＧＮＤ　グランド、　Ｘ　第１のインバータの出力ノード、　Ｙ　第２のインバータの出力ノード。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a Schmitt trigger circuit having two thresholds for an input voltage.
[0002]
[Prior art]
FIG. 5 shows an example of a conventional Schmitt trigger circuit. The circuit shown in FIG. 5 includes a first inverter in which P-channel transistors P1 and P1 'and N-channel transistors N1 and N1' are connected in series, a P-channel transistor P2 and an N-channel transistor N2. And a second inverter connected in series. Further, a P-channel transistor P4 is connected between the connection point between the transistors P1 and P3 and the ground line GND. An N-channel transistor N4 is connected between the connection point between the transistors N1 and N3 and the power supply line VDD.
[0003]
When “High (high-potential signal, hereinafter referred to as“ H ”)” is input to the input Vin of the Schmitt trigger circuit, the output Va of the first inverter becomes “Low (low-potential signal, hereinafter referred to as“ L ”). )), The output Vout of the second inverter becomes “H”. At this time, in the first inverter, the transistors P1 and P1 'are off, the transistors N1 and N1' are on, and in the second inverter, the transistor P2 is on and the transistor N2 is off. Further, the transistor P4 is on and the transistor N4 is off.
[0004]
When the input signal shifts from “H” to “L”, a current starts flowing through the transistor P1 when Vin exceeds the pinch-off voltage of the P-channel transistor. At this time, the source of the transistor P4 is connected to the drain of the transistor P1, and the drain of the transistor P4 is grounded. Therefore, the drain voltage of the transistor P1 is reduced by the balance between the on-resistances of the transistor P1 and the transistor P4. Therefore, the transistor P3 does not operate unless the voltage further decreases.
[0005]
When the balance between the current capabilities of the transistors P1, P3, and P4 and the current capabilities of the transistors N1 and N3 is inverted, the threshold value when the output signal changes from “H” to “L”. This threshold value is low because the drain voltage of the transistor P1 is reduced due to the effect of the transistor P4 with respect to the first inverter including the transistors P1, P1 ', N1, and N1'.
[0006]
Conversely, the threshold value when the output signal changes from "L" to "H" is higher than that of the first inverter because the drain voltage of the transistor N1 increases due to the influence of the transistor N4.
[0007]
As described above, the circuit shown in FIG. 5 has a threshold when the output signal changes from “H” to “L” and a threshold when the output signal changes from “L” to “H”. And operates as a Schmitt trigger circuit.
[0008]
[Problems to be solved by the invention]
In the Schmitt trigger circuit shown in FIG. 5, in order to determine the threshold value, it is necessary to calculate the relationship between the operating points of the transistors P1, P3 and P4 and the current capability, and the relationship between the current capabilities of the transistors N1 and N3. is there. However, in the circuit shown in FIG. 5, the circuit configuration is complicated, it is very difficult to calculate the relationship between the operating point and the current capability, and it is necessary to perform a simulation by CAD or the like, and the circuit design is not easy. Was.
[0009]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a Schmitt trigger circuit having a simple design and a simple configuration.
[0010]
[Means for Solving the Problems]
A first Schmitt trigger circuit according to the present invention includes a first inverter having a first P-channel transistor and a first N-channel transistor connected in series, a second P-channel transistor and a second P-channel transistor. Two N-channel transistors are connected in series, a second inverter receiving an output signal from the first inverter, and a third P-channel connected in parallel with the first P-channel transistor A type transistor. The threshold value when the output of the second inverter is inverted from “Low” to “High” is a value higher than the threshold value when the output of the first inverter is inverted from “Low” to “High”. Set to.
With the above configuration, it is possible to realize a Schmitt trigger circuit with easy calculation of the threshold value, that is, easy design and a simple circuit configuration. Further, by setting the threshold value of the second inverter to be high, the output of the first inverter can be reliably inverted, and the entire Schmitt trigger circuit can operate stably.
[0011]
Preferably, the first Schmitt trigger circuit further includes a constant current circuit that supplies a constant current to the third P-channel transistor when the third P-channel transistor turns on. This realizes a stable operation in the Schmitt trigger circuit that is not affected by power supply voltage fluctuation.
[0012]
A second Schmitt trigger circuit according to the present invention includes a first inverter in which a first P-channel transistor and a first N-channel transistor are connected in series, a second P-channel transistor and a second P-channel transistor. Two N-channel transistors are connected in series, a second inverter receiving an output signal from the first inverter, and a third N-channel connected in parallel with the second N-channel transistor A type transistor. The threshold value when the output of the second inverter is inverted from “High” to “Low” is lower than the threshold value when the output of the first inverter is inverted from “High” to “Low”. Set to.
With the above configuration, it is possible to realize a Schmitt trigger circuit with easy calculation of the threshold value, that is, easy design and a simple circuit configuration. Further, by setting the threshold value of the second inverter to be high, the output of the first inverter can be reliably inverted, and the entire Schmitt trigger circuit can operate stably.
[0013]
Preferably, the second Schmitt trigger circuit further includes a constant current circuit that sweeps a constant current to the third N-channel transistor when the third N-channel transistor turns on. This realizes a stable operation in the Schmitt trigger circuit that is not affected by power supply voltage fluctuation.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a Schmitt trigger circuit according to the present invention will be described in detail with reference to the accompanying drawings.
[0015]
Embodiment 1 FIG.
FIG. 1 shows a circuit diagram of a Schmitt trigger circuit according to the present invention. The Schmitt trigger circuit includes a first inverter in which a P-channel transistor P1 and an N-channel transistor N1 are connected in series, and a first inverter in which a P-channel transistor P2 and an N-channel transistor N2 are connected in series. And a second inverter receiving an output signal from the second inverter. A P-channel transistor P3 is connected in parallel with the transistor P1 of the first inverter. The gate of the transistor P3 is connected to the output terminal of the second inverter. Hereinafter, the operation of the Schmitt trigger circuit will be described. Note that in this specification, “H” indicates a signal with a high potential, but may refer to a high potential or a high voltage for convenience of description. The same applies to “L”.
[0016]
1) When the output is switched from “H (High)” to “L (Low)” When the input signal Vin is “H”, the transistor N1 is turned on and the transistor P1 is turned off. The output Va, that is, the potential of the output node X becomes “L”. In response to this, in the second inverter, the transistor P2 is turned on and the transistor N2 is turned off, so that the output Vout of the second inverter, that is, the potential of the output node Y becomes “H”. At this time, the gate of the transistor P3 becomes “H”, so that the transistor P3 is turned off.
[0017]
When the input signal Vin is gradually changed from “H” to “L”, the gate voltage of the transistor P1 decreases accordingly. Then, when the gate voltage of the transistor P1 exceeds the pinch-off voltage, a current starts flowing through the transistor P1. At this time, the gate of the transistor P3 is connected to the output node Y, and the output node Y is still at "H", so that the transistor P3 is kept off.
[0018]
According to the balance between the current capability of the transistor P1 and the current capability of the transistor N1, the output signal Va gradually transitions from "L" to "H". Eventually, when the potential of the output node X exceeds the threshold voltage of the second inverter, the output of the second inverter is inverted from “H” to “L”. This turns on the transistor P3.
[0019]
In the above case, that is, when the output changes from "H" to "L", the threshold value of the Schmitt trigger circuit is the threshold value Th1 of the transistors P1 and N1 as shown in FIG.
[0020]
2) Operation when the output switches from “L (Low)” to “H (High)” When the input signal Vin is “L”, the transistor P1 is turned on and the transistor N1 is turned off. The output Va, that is, the output node X becomes “H”. In response to this, in the second inverter, the transistor N2 is turned on and the transistor P2 is turned off, so that the output Vout of the second inverter, that is, the output node Y becomes "L". At this time, the gate of the transistor P3 becomes “L”, so that the transistor P3 is turned on.
[0021]
As the input signal Vin changes from “L” to “H”, the gate potential of the transistor N1 increases. Then, when the gate-source voltage of the transistor N1 exceeds the pinch-off voltage, a current starts to flow through the transistor N1. At this time, the gate of the transistor P3 is connected to the output node Y, and the output node Y is still outputting “L”, so that the transistor P3 is kept on.
[0022]
The output signal Va gradually transitions from “H” to “L” according to the balance between the current capability of the transistor P1, the current capability of the transistor N1, and the current capability of the transistor P3 in the ON state. Eventually, when the potential of the output node X exceeds the threshold voltage of the second inverter, the output of the second inverter is inverted from “L” to “H”, whereby the transistor P3 is turned off.
[0023]
In the above case, that is, when the output changes from “L” to “H”, the threshold value of the Schmitt trigger circuit becomes the threshold value Th2 shown in FIG. 2, and when the output changes from “H” to “L”. The value is higher than the threshold value Th1 of the transistors P1 and N1.
[0024]
As described above, the above circuit has two thresholds Th1 and Th2, and can operate as a Schmitt trigger circuit.
[0025]
Since the Schmitt trigger circuit having the above configuration has a clear operation area, the calculation of the threshold value is easy, that is, the design is easy, and the Schmitt trigger circuit can be realized with a simple circuit configuration, so that the circuit scale can be reduced.
[0026]
Embodiment 2 FIG.
In the Schmitt trigger circuit described in the first embodiment, even if the input signal Vin changes from “L” to “H”, if the output Vout of the second inverter does not switch from “L” to “H”, the transistor P3 is kept on. Therefore, there is a problem that the output Va of the first inverter cannot reach "L" unless the current capability of the transistor N1 is sufficiently larger than the current capability of the transistor P3.
[0027]
Therefore, in the present embodiment, the threshold value of the second inverter is set higher than the threshold value of the first inverter, and when the input signal Vin changes from “L” to “H”, the output is always set. Va is inverted. More specifically, the threshold value when the output of the second inverter switches from “L” to “H” is the threshold value when the output of the first inverter switches from “L” to “H”. Set to be higher.
[0028]
For example, when the first inverter is configured by a combination of a P-channel transistor and an N-channel transistor manufactured with the minimum transistor gate L and W value limited by the wafer process of the integrated circuit, The threshold value when the output of the inverter switches from “L” to “H” is set to be higher than the threshold value when the output of the first inverter switches from “L” to “H”.
[0029]
When the input signal Vin is "L", the transistor P1 is turned on and the transistor N1 is turned off in the first inverter, and the transistor P2 is turned off and the transistor N2 is turned on in the second inverter. At this time, since the output Vout is “L”, the transistor P3 is turned on. When the input signal Vin gradually shifts from “L” to “H”, the output Va shifts from “H” to “L”. Here, since the threshold value of the second inverter is set higher than the threshold value of the first inverter, its output is inverted from "L" to "H" at an earlier stage. As a result, the transistor P3 is turned off early, and the output Va of the first inverter is more reliably inverted from “H” to “L”, and a stable operation is realized in the entire Schmitt trigger circuit.
[0030]
Embodiment 3 FIG.
In the above-described Schmitt trigger circuit, the width of the threshold value is determined by the capability of the transistor P3. The performance of the transistor P3 is proportional to (Vgs-Vth0) ² (Vgs: gate-source voltage of the transistor P3, Vth0: pinch-off voltage of the transistor P3). Therefore, when the power supply voltage fluctuates significantly, the threshold of the Schmitt trigger circuit also fluctuates greatly. In the present embodiment, a Schmitt trigger circuit that is not affected by the fluctuation of the power supply voltage with a threshold will be described.
[0031]
FIG. 3 shows a Schmitt trigger circuit of the present embodiment. The Schmitt trigger circuit of the present embodiment includes a constant current circuit 11 including a current mirror circuit and a constant current source in addition to the configuration of the Schmitt trigger circuit of the first embodiment. That is, the source of the transistor P3 is connected to the power supply line VDD via the constant current circuit 11. The constant current circuit 11 keeps the value of the current flowing through the transistor P3 constant when the transistor P3 is turned on, thereby suppressing the fluctuation of the threshold value of the transistor P3.
[0032]
1) Operation when output is switched from "H" to "L" When the input voltage Vin is "H", the transistor N1 is turned on and the transistor P1 is turned off, so that the output Va of the first inverter, that is, the output node X Becomes “L”. In response to this, in the second inverter, the transistor P2 is turned on and the transistor N2 is turned off, so that the output Vout of the second inverter, that is, the output node Y becomes “H”. At this time, the gate of the transistor P3 becomes “H”, so that the transistor P3 is turned off.
[0033]
When the input voltage Vin is gradually changed from "H" to "L", the gate voltage of the transistor P1 decreases accordingly. Then, when the gate voltage of the transistor P1 exceeds the pinch-off voltage, a current starts flowing through the transistor P1. At this time, the gate of the transistor P3 is connected to the output node Y, and the output node Y is still at "H", so that the transistor P3 is kept off.
[0034]
According to the balance between the current capability of the transistor P1 and the current capability of the transistor N1, the output voltage Va transitions from "L" to "H" gradually. Eventually, when the potential of the output node X exceeds the threshold voltage of the second inverter, the output of the second inverter is inverted from “H” to “L”. As a result, the transistor P3 is turned on, and the constant current from the constant current circuit 11 starts to flow.
[0035]
2) Operation when output is switched from “L” to “H” When the input voltage Vin is “L”, the transistor P1 turns on and the transistor N1 turns off, so that the output Va of the first inverter, that is, the output node X Becomes "H". In response to this, in the second inverter, the transistor N2 is turned on and the transistor P2 is turned off, so that the output Vout of the second inverter, that is, the output node Y becomes "L". At this time, since the gate of the transistor P3 becomes “L”, the transistor P3 is turned on, and a constant current from the constant current circuit 11 starts flowing.
[0036]
As the input voltage Vin changes from “L” to “H”, the gate potential of the transistor N1 increases. Then, when the gate-source voltage of the transistor N1 exceeds the pinch-off voltage, a current starts to flow through the transistor N1. At this time, the gate of the transistor P3 is connected to the output node Y, and the output node Y is still outputting “L”, so that the transistor P3 is kept on.
[0037]
According to the balance between the current capability of the transistor P1, the current capability of the transistor N1, and the constant current capability (the capability of the constant current circuit 11) flowing through the transistor P3 in the ON state, the output voltage Va gradually changes from “H” to “L”. Transitions to. Eventually, when the potential of the output node X exceeds the threshold voltage of the second inverter, the output of the second inverter is inverted from “L” to “H”, whereby the transistor P3 is turned off.
[0038]
By providing the constant current circuit as described above and controlling the current flowing when the transistor P3 is on to be constant, the threshold value of the transistor P3 can be stabilized irrespective of the power supply voltage fluctuation. Can be suppressed due to the power supply voltage fluctuation.
[0039]
Embodiment 4 FIG.
FIG. 4 shows another configuration of the Schmitt trigger circuit. In the above-described embodiment, the P-type transistor P1 forming the first inverter is provided with the P-type transistor P3 in parallel with the P-type transistor P1. Is provided with an N-type transistor N3. Also in this case, a Schmitt trigger circuit can be realized with a simple configuration as in the above-described embodiment. The operation can be considered in the same manner as in the first embodiment by considering the reciprocity of the P-type and the N-type.
[0040]
The concept described in the second embodiment can be applied to the Schmitt trigger circuit in the present embodiment. That is, in this case, the threshold value when the output of the second inverter switches from “H” to “L” is determined by the threshold value when the output of the first inverter switches from “H” to “L”. Also lower. As a result, the transistor N3 is reliably turned off, the output Va of the first inverter is more reliably inverted from "L" to "H", and a stable operation is realized in the entire Schmitt trigger circuit.
[0041]
Also in this embodiment, a constant current circuit may be provided so as to sweep a constant current to the transistor N3 as in the third embodiment. In this case, the source of the transistor N3 is connected to the ground line GND via a constant current circuit. This makes it possible to suppress a change in the threshold voltage of the Schmitt trigger circuit due to a change in the power supply voltage.
[0042]
【The invention's effect】
According to the present invention, it is possible to realize a Schmitt trigger circuit having a simple configuration and easily designing a threshold value.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a Schmitt trigger circuit according to the present invention (first embodiment).
FIG. 2 is a diagram showing characteristics of a drain current ID with respect to an input voltage of a transistor constituting a Schmitt trigger circuit according to the present invention; FIG. 3 is a circuit diagram of a Schmitt trigger circuit according to the present invention (third embodiment);
FIG. 4 is a circuit diagram of a Schmitt trigger circuit according to the present invention (Embodiment 4);
FIG. 5 is a circuit diagram of a conventional Schmitt trigger circuit.
11 constant current circuit, N1 to N4 N-channel transistor, P1 to P4 P-channel transistor, Vin input signal, Vout output signal, VDD power supply, GND ground, X Output node of first inverter, Y Output of second inverter node.

Claims

A first inverter in which a first P-channel transistor and a first N-channel transistor are connected in series;
A second inverter in which a second P-channel transistor and a second N-channel transistor are connected in series, and which inputs an output signal from the first inverter;
A third P-channel transistor connected in parallel with the first P-channel transistor;
The threshold value when the output of the second inverter is inverted from “Low” to “High” is smaller than the threshold value when the output of the first inverter is inverted from “Low” to “High”. A Schmitt trigger circuit characterized by setting a high value.

2. The Schmitt trigger circuit according to claim 1, further comprising: a constant current circuit that supplies a constant current to the third P-channel transistor when the third P-channel transistor is turned on. .

A first inverter in which a first P-channel transistor and a first N-channel transistor are connected in series;
A second inverter in which a second P-channel transistor and a second N-channel transistor are connected in series, and which inputs an output signal from the first inverter;
A third N-channel transistor connected in parallel with the second N-channel transistor;
The threshold value when the output of the second inverter is inverted from “High” to “Low” is smaller than the threshold value when the output of the first inverter is inverted from “High” to “Low”. A Schmitt trigger circuit characterized by being set to a low value.

4. The Schmitt trigger circuit according to claim 3, further comprising: a constant current circuit that sweeps a constant current to the third N-channel transistor when the third N-channel transistor is turned on. .