JP2004096223A - Video signal converting method and apparatus thereof - Google Patents

Video signal converting method and apparatus thereof Download PDF

Info

Publication number
JP2004096223A
JP2004096223A JP2002251666A JP2002251666A JP2004096223A JP 2004096223 A JP2004096223 A JP 2004096223A JP 2002251666 A JP2002251666 A JP 2002251666A JP 2002251666 A JP2002251666 A JP 2002251666A JP 2004096223 A JP2004096223 A JP 2004096223A
Authority
JP
Japan
Prior art keywords
video signal
signal
field
pixel
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002251666A
Other languages
Japanese (ja)
Inventor
Tetsuro Tanaka
田中 鉄朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002251666A priority Critical patent/JP2004096223A/en
Publication of JP2004096223A publication Critical patent/JP2004096223A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Television Systems (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To convert interlace image signals into progressive image signals at a high precision by precisely detecting to what kind of image signal sequence the original interlace image signals are based on. <P>SOLUTION: In interpolating pixel signals using pixel signals and adjacent pixel signals thereto on horizontal lines in each field of an interlace image signal, a generator 16 obtains interpolated pixel signals at the same spatial positions as those of the pixel signals on the horizontal lines in the just previous field, and a detector 13 detects the difference between the interpolated pixel signal and that at the same spatial position in the just previous field. If the detected difference below a threshold is repeatedly detected at specified intervals, the interlace image signals are decided to be those based on the 2/2 sequence and converted to corresponding progressive image signals. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、インターレース映像信号をプログレッシブ映像信号に変換する映像信号変換方法及び装置に関し、特に、映画フィルムやコンピュータグラフィックで作成された映像による映像信号を変換するのに好適な変換方法及び装置に関する。
【0002】
【従来の技術】
インターレース映像信号は、1フレームの映像信号が2フィールドの映像信号で構成されており、その1フレームを構成する2フィールドの映像信号の内の、奇数フィールドの映像信号と、偶数フィールドの映像信号とで、水平ラインの位置が互い違いに異なる位置に設定してある。従って、2フィールドの映像信号で1フレームの映像信号の全ての水平ラインの信号が揃う構成としてある。従来のテレビジョン放送用の映像信号は、基本的に全てこのインターレース映像信号であり、テレビジョン受像機はインターレース映像信号を処理して表示させるようにしてあった。
【0003】
このようなインターレース映像信号に対して、近年、より高画質の映像を表示させることができるプログレッシブ映像信号を生成させて、そのプログレッシブ映像信号を処理して表示させることができる受像機が開発されている。プログレッシブ映像信号は、1フィールドの映像信号の水平ライン数を、インターレース映像信号の2倍として、インターレースすることなく表示させる映像信号であり、各フィールド期間に表示される映像信号は、垂直方向で2倍の密度になり、表示される映像の高画質化に貢献する。
【0004】
【発明が解決しようとする課題】
ところで、インターレース映像信号からプログレッシブ映像信号を生成させる変換処理を行う場合、各フィールドの映像信号の水平ライン数を2倍にする必要があるが、その水平ライン数の2倍化を行うときには、元の映像信号が、どのような映像信号であるかを検出して、その検出に基づいて、水平ライン数を増やす変換処理を行う必要がある。
【0005】
例えば、映像信号のフレーム周波数が30Hzであるとすると、コンピュータグラフィックで作成されたアニメーションなどの映像の場合には、元の映像として、1秒当たり30枚の映像を作成して、作成された1枚ずつの映像を1フレームに割り当てて、インターレース映像信号を生成させるようにしてあった。なお、このようなインターレース映像信号を生成させる処理は、2・2シーケンスとも称される。
【0006】
従って、このような映像信号の場合には、1フレームを構成する2フィールドの映像信号が、必ず同一の映像から生成された信号になる。このような映像信号をプログレッシブ映像信号に変換する場合には、各フィールドで増やす水平ラインの信号は、1フレーム内の信号から生成させれば良い。
【0007】
これに対して、映画フィルムに記録された映像の場合には、フィルム上のコマ数が毎秒24コマなどであり、映像信号のフレーム周波数である30Hzなどと一致してないために、フィルム上の1コマの映像から、2フレームの映像信号を生成させる期間と、3フレームの映像信号を生成させる期間とを組み合わせて、毎秒24コマの映像を、30フレームの周期に合わせるようにしてあった。このため、このような映像の場合には、奇数フィールドの映像と、偶数フィールドの映像とが、同一の映像から生成されたものにはならないことがある。なお、このようなインターレース映像信号を生成させる処理は、2・3シーケンスとも称される。
【0008】
このような映像信号をプログレッシブ映像信号に変換する場合には、各フィールドで増やす水平ラインの信号を、1フレーム内の信号だけから生成させると、場合によっては異なる2つのコマの映像を使用して、1フィールドの映像信号を生成させてしまうことになり、プログレッシブ映像信号に変換された信号の精度が悪くなってしまう。
【0009】
このような点から、インターレース映像信号をプログレッシブ映像信号に変換する場合には、元のインターレース映像信号が、どのようなシーケンスによる映像信号であるかを検出して、その検出に基づいて変換処理状態を変化させる必要がある。なお、2・2シーケンスと2・3シーケンスの詳細については、後述する実施の形態の中でより詳細に説明する。
【0010】
従来の、インターレース映像信号がどのようなシーケンスの映像信号であるかを検出する処理としては、例えば、各フィールドの映像信号と、直前のフィールドの映像信号とを、各画素毎に比較して、そのレベルの差が、1フィールド周期で所定のしきい値よりも低い場合と、しきい値よりも高い場合とが繰り返す状態であるとき、上述した2・2シーケンスであると検出するようにしてあり、その他の周期でしきい値よりも低い場合と高い場合とが繰り返す状態であるとき、その他のシーケンスであると検出するようにしていた。
【0011】
これは、2・2シーケンスである場合に、1フレーム内の奇数フィールドと偶数フィールドが、基本的に同じ映像で構成される点を利用した検出処理である。ところが、奇数フィールドと偶数フィールドとが同じ映像から構成されていても、インターレースされた映像信号であるために、その2つのフィールドの隣接した各画素の位置は相互に1/2ラインずれた位置であり、2つのフィールドの隣接した画素同士のレベルを比較しても、全く同じレベルになるとは限らない。
【0012】
従って、従来の2・2シーケンス検出処理は、検出精度が完全であるとは言えず、誤検出する可能性があり、もし誤検出した場合には、インターレース映像信号をプログレッシブ映像信号に変換する場合の、変換処理が誤った処理方式で変換されて、変換後の映像信号の解像度を低下させてしまう等の問題があった。
【0013】
本発明はかかる点に鑑みてなされたものであり、インターレース映像信号を、プログレッシブ映像信号に変換する際に、元のインターレース映像信号がどのようなシーケンスによる映像信号であるかの検出を精度良く行って、高精度の変換が行えるようにすることを目的とする。
【0014】
【課題を解決するための手段】
本発明は、インターレース映像信号を、プログレッシブ映像信号に変換する場合に、インターレース映像信号の各フィールドの各水平ラインの画素信号と、その画素信号の近隣の画素信号とを使用した補間で、直前のフィールドの各水平ライン上に存在する画素信号と同じ空間的な位置の補間画素信号を得て、その補間画素信号と、直前のフィールドの同じ空間的な位置の画素信号との差分を検出し、その検出した差分と閾値との比較で、差分が閾値以下となることが、所定の周期毎に繰り返されることを検出した場合に、2・2シーケンスによるインターレース映像信号と判断して、対応したプログレッシブ映像信号への変換処理を行うようにしたものである。
【0015】
このようにしたことで、2つのフィールドの映像信号を比較する際の、比較される各画素位置が、空間的に同じ位置になり、同じ位置どうしで正確な画素の差分が検出できるようになる。
【0016】
【発明の実施の形態】
以下、添付図面を参照して、本発明の一実施の形態について説明する。
【0017】
図1は、本例のシステム構成例を示す図である。本例においては、インターレース映像信号を、プログレッシブ映像信号に変換して、その変換されたプログレッシブ映像信号を、内蔵又は接続された映像表示部に表示させる処理を行う装置に適用したものである。図1に示すように、インターレース映像信号入力端子1には、放送信号の受信、或いはビデオテープ,ビデオディスクなどの再生により、インターレースされた映像信号が得られる。映像信号の1フレームのライン数から見た信号方式としては、525i,625i,1125i(iはインターレースであることを示す)などの各ライン数のものがあるが、いずれでも良い。
【0018】
この入力端子1に得られるインターレース映像信号をフロント映像処理部2に供給し、そのフロント映像処理部2で処理されたインターレース映像信号を、インターレース・プログレッシブ変換部(以下IP変換部と称する)3に供給して、各フィールド期間の水平ライン数が2倍のプログレッシブ映像信号に変換する。IP変換部3の詳細構成については後述する。
【0019】
IP変換部3で変換されたプログレッシブ映像信号は、映像表示装置駆動部4に供給して、表示装置を駆動するための映像信号とし、その駆動部4が映像表示部5の表示駆動を行い、映像表示部5でプログレッシブ映像信号による映像を表示させる。即ち、各フィールド期間毎に全ての水平ラインを表示させるノンインターレスの表示を行う。映像表示部5としては、陰極線管による表示部や、液晶表示パネルによる表示部など、どのような表示手段を使用した表示部であっても良く、また表示部が装置に内蔵されたタイプと、表示部が変換装置とは別体のタイプのいずれであっても良い。
【0020】
図2は、インターレース映像信号をプログレッシブ映像信号に変換するIP変換部3の構成例を示した図である。フロント映像処理部2から供給されるインターレース映像信号は、2・2変換処理部11と、IP変換処理部12と、2・2シーケンス検出部13とに供給する。2・2変換処理部11は、2・2シーケンスに基づいてインターレース映像信号をプログレッシブ映像信号に変換する処理を行う回路である。IP変換処理部12についても、インターレース映像信号をプログレッシブ映像信号に変換する処理を行う回路であるが、このIP変換処理部12は、2・2シーケンス以外のシーケンスに適した変換処理を行う回路である。2・2シーケンス検出部13は、供給される映像信号が、2・2シーケンスによるインターレース映像信号であることを検出する回路である。
【0021】
また、フロント映像処理部2から供給されるインターレース映像信号は、書込み処理部14にも供給するようにしてあり、この書込み処理部14の処理で、IP変換部3に接続されたフィールドメモリ18に、逐次入力映像信号を書込ませるようにしてある。図2ではフィールドメモリ18は、IP変換処理部12とは別体の外部の回路として示してあるが、IP変換処理部12などが構成される集積回路に内蔵されたメモリとしても良い。
【0022】
フィールドメモリ18に書込まれた映像信号は、読出し処理部15により読出して、2・2変換処理部11とIP変換処理部12とフィールド内補間データ生成部16に供給するようにしてある。フィールド内補間データ生成部16は、メモリ18から読出した1フィールドの映像信号から、その1フィールド内にない水平ラインの画素データを補間で生成させて、その生成されたデータ(補間データ)を、IP変換処理部12と2・2シーケンス検出部13とに供給する。
【0023】
2・2変換処理部11とIP変換処理部12とで変換されたプログレッシブ映像信号は、出力回路部17に供給して、2・2シーケンス検出部13での検出結果に基づいて、いずれか一方の変換処理部11又は12で変換された映像信号を、後段の回路である映像表示装置駆動部4に供給する。
【0024】
IP変換部3内のフィールド内補間データ生成部16で、1フィールド内の信号から画素データを補間で生成させる処理については、図4に示した原理で実行される。即ち、各フィールドの映像信号は、インターレースされた映像信号であるため、1フレームの映像が有する水平ラインの半分で構成され、1ライン毎に間引きされた信号となっている。従って、例えば図4に示すように、あるフィールドで実ラインP,Rがあり、そのラインQについては、そのフィールドでは存在しない。隣接したフィールドではラインQが存在している。各ライン上の丸印a〜oは、それぞれのライン上に存在する画素を示す。
【0025】
ここで、フィールド内補間データ生成部16では、このフィールド内の実ラインP,Rの各画素信号から、その間のラインである補間ラインQの画素信号を生成させる。例えば、図4に示した補間ラインQの中央の画素hは、隣接する上下のラインP,Rの上下の画素から生成させる。具体的には、画素hを生成させるために、図4に線で結んで示すように、その画素hを直線で通過する上下の2つの画素のペアa−o,b−n,c−m,d−l,e−kを用意して、その用意された複数のペアの中から、そのときの画像の状態に基づいて、最も確からしいデータペアを選択する。その最も確からしいデータペアを選択する具体的な処理については省略するが、例えば、そのときの画像の動きの判断などから、確からしいデータペアを選択すれば良い。そして、その選択された上下のデータペアの平均を取る上下値平均値補間により、補間点の画素hのデータを生成させる。例えば、そのときの画像の状態に基づいた最も確からしいデータペアが、(c−m)であるとすると、(データc+データm)/2を補間点の画素hのデータとする。
【0026】
このようにして計算された補間点のデータは、2・2シーケンス検出部13に送られ、1フィールド内の各ライン上の画素と、次のフィールドの空間的に同じ位置になる画素との差分の計算に利用される。即ち、例えば図3に示すようにあるフィールドF1と、その直前のフィールドF2が存在して、それぞれのフィールドF1,F2上のラインL1,L2‥‥が存在するとする。フィールドF1では、奇数ラインL1,L3,L5‥‥が実在するラインで、フィールドF2では、偶数ラインL2,L4,L6‥‥が実在するラインで、残りのラインは補間ラインであるとする。
【0027】
ここで、例えばフィールドF1のラインL3上の画素D13については、直前のフィールドF2の空間的に同じ位置になる画素が、補間ラインL3上の補間画素D23であり、この画素D13と補間画素D23の差分が検出される。
【0028】
このようにして、1フィールド内のそれぞれの画素毎に、直前のフィールドの空間的に同じ位置になる補間画素との差分が検出され、その検出された差分の絶対値が、2・2シーケンス検出部13で検出された閾値よりも低い状態が、1フィールドおきに周期的に現れる場合に、そのときの映像信号が、2・2シーケンスによる映像信号であると判断する。なお、2・2シーケンス検出部13では、1フィールド内の全ての画素の差分の絶対値を加算して判断するが、例えば1フレームのライン数525本のときには、その内の480本(即ち1フィールド当たり240本)が映像情報が含まれるラインであり、各フィールド240本の水平ライン上の画素の差分の総和から判断すれば良い。但し、240本よりも少ない一部のラインの画素の絶対値の和から判断するようにしても良い。
【0029】
ここで、2・2シーケンスの映像信号であると判断する処理例を、図5を参照して説明する。元の映像信号が、2・2シーケンスのインターレース映像信号である場合には、図5(a)に示すように、原画像A,B,Cが1フレーム周期で変化する。このような場合には、インターレース映像信号として、図5(b)に示すように、原画像Aから或る奇数フィールド期間の映像A ODDと、偶数フィールド期間の映像A EVENとが生成され、以下同様に、原画像Bから次の奇数フィールド期間の映像B ODDと偶数フィールド期間の映像B EVENとが生成され、さらに原画像Cから次の奇数フィールド期間の映像C ODDと偶数フィールド期間の映像C EVENとが生成される。
【0030】
2・2シーケンスのインターレース映像信号の場合には、このように1フレーム単位(即ち2フィールド単位)で、原画像が変化する映像信号となる。このため、2・2シーケンス検出部13で直前のフィールドの各画素との差分の絶対値を検出した場合、静止画でない限りは、例えば図6に示すように、1フィールド毎に、値が閾値より下回る状態と、閾値よりも高くなる状態とが繰り返されることになる。但し、原画像が連続して同じ画像である静止画像である場合には、閾値以下の状態が繰り返される。図6のt1,t2,t3‥‥は、1フィールド毎に計算される差分の絶対値である。
【0031】
ここで本例の場合には、原画像が同じであり閾値よりも低くなるときの差分の絶対値については、隣接したフィールドの近くの実在する画素どうしを比較していた従来の場合に比べて、同一位置で比較しているので、差分絶対値が低くなる。従って、2・2シーケンス検出部13で2・2シーケンスであることを検出する閾値(図6に破線で示す閾値)は、従来よりも低い値に設定することができ、2・2シーケンスであることを従来よりも高い確率で高精度に検出できるようになる。
【0032】
閾値よりも低い隣接フィールド間では、同一の原画像から生成されたフィールドであることが判り、その2つのフィールドを使用して、相互に不足する水平ラインの画素を補間して、補間画素を生成する処理を、2・2変換処理部13で行うことで、水平ライン数が2倍になったプログレッシブ映像信号を、各フィールド毎に得ることができる。
【0033】
そして、2・2シーケンス検出部13で2・2シーケンスであることを検出した場合には、出力回路部17で、2・2変換処理部13の出力を選択する制御を行うことで、2・2変換処理部13で変換されたプログレッシブ映像信号が出力されるようになる。なお、2・2シーケンス検出部13で2・2シーケンスでないと判断した場合には、IP変換処理部12で変換されたプログレッシブ映像信号が出力回路部17で選択する制御が行われる。IP変換処理部12については、前段の映像処理部2から供給される映像信号と、フィールドメモリ18から読出した1フィールド期間前の映像信号と、フィールド内補間データ生成部16で生成された補間信号とを使って、そのときの画像の動き・静止を判断して、インターレース信号からプログレッシブ信号に変換する一般的な変換処理である。
【0034】
ここで、2・2シーケンス以外のインターレース映像信号が入力した場合の例を、図7,図8を参照して説明する。例えば、従来例で説明したように、映画フィルムに記録された毎秒24コマの映像から、毎秒30フレームの映像信号を得るようにした、2・3シーケンスの映像信号の場合には、原画像と各フィールドの画像との関係が、図7に示すようになる。即ち、図7(a)に示すように、3枚の原画像A,B,Cがある場合に、インターレース映像信号として、図7(b)に示すように、1枚の原画像が2フィールド使用される場合と、3フィールド使用される場合とが周期的に存在するようになる。例えば、原画像Aからは、或る奇数フィールド期間の映像A ODDと、その次の偶数フィールド期間の映像A EVENと、さらに次の奇数フィールド期間の映像A ODDとが生成され、原画像Bからは、次の偶数フィールド期間の映像B EVENと、次の奇数フィールド期間の映像B ODDとが生成される。原画像Cからは、次の偶数フィールド期間の映像C EVENと、次の奇数フィールド期間の映像C ODDと、さらに次の偶数フィールド期間の映像C EVENとが生成される。
【0035】
このような2・3シーケンスのインターレース映像信号から、2・2シーケンス検出部13で直前のフィールドの各画素との差分の絶対値を検出した場合、静止画でない限りは、例えば図8に示すような結果になる。即ち、値が閾値より下回る状態が2フィールド連続した次に、1フィールド期間だけ閾値よりも高くなり、次に1フィールドだけ閾値よりも低くなり、さらに2フィールド期間連続して値が閾値より下回る状態となる。このような周期での検出が繰り返される場合、入力映像信号が2・3シーケンスのインターレース映像信号であると判断でき、2・2シーケンス以外の入力信号であり、IP変換処理部12で変換されたプログレッシブ映像信号を選択させる制御を行うことになる。従って、このような場合には、2・2変換処理部11の出力が使用されることはない。
【0036】
なお、図7に示した原理の2・3シーケンスのインターレース映像信号が入力した場合に、その2・3シーケンスに最適なプログレッシブ映像信号への変換処理を行う回路と、その2・3シーケンスを検出する回路とを設けて、2・3シーケンスの場合にも最適な変換処理が行われるようにしても良い。
【0037】
また、図2に示した構成では、2・2変換処理部11とIP変換処理部12とを個別の回路として設けて、それぞれの回路で変換処理を実行させるようにしたが、1つの変換処理部だけを設ける構成として、その1つの変換処理部での変換動作を、そのときの変換シーケンスの検出に基づいて、2・2シーケンス用の変換動作を行う状態と、その他の一般的な変換動作を行う状態とを切換えるようにしても良い。また、コンピュータ装置などで構成される映像データ処理装置に、本例のような変換処理を行う処理プログラムを実装させて、上述した装置と同様の処理を行うようにしても良い。
【0038】
【発明の効果】
本発明によると、2つのフィールドの映像信号を比較する際の、比較される各画素位置が、空間的に同じ位置になり、同じ位置どうしで正確な画素の差分が検出できるようになる。従って、インターレース映像信号をプログレッシブ映像信号に変換する場合に、2・2シーケンスなどの検出が正確に行え、その検出に基づいて正確な変換処理が行えるようになる。
【0039】
この場合、差分が閾値以下となることが、所定の周期とは異なる周期での繰り返しであることを検出した場合に、奇数フィールドのプログレッシブ映像信号と偶数フィールドのプログレッシブ映像信号とを、隣接した異なるフレームのインターレース映像信号から作成することを、周期的に行うようにしたことで、例えば、2・3シーケンスの場合の変換処理についても正確に行えるようになる。
【0040】
また、それぞれの空間的な位置の補間画素信号は、隣接した2つの水平ラインの画素信号から生成可能な複数の候補の中から選択された補間画素信号としたことで、より正確な補間画素信号が得られるようになり、より正確な変換シーケンスの検出が行えるようになる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による全体構成例を示すブロック図である。
【図2】本発明の一実施の形態によるIP変換部の構成例を示すブロック図である。
【図3】本発明の一実施の形態による補間画素生成例を示す説明図である。
【図4】本発明の一実施の形態によるフィールド内補間の例を示す説明図である。
【図5】本発明の一実施の形態による2・2シーケンスの映像処理例を示す説明図である。
【図6】図5の例での差分絶対値の計算結果の例を示す説明図である。
【図7】本発明の一実施の形態による2・3シーケンスの映像処理例を示す説明図である。
【図8】図7の例での差分絶対値の計算結果の例を示す説明図である。
【符号の説明】
1…インターレース映像信号入力端子、2…フロント映像処理部、3…IP変換部(インターレース・プログレッシブ変換部)、4…映像表示装置駆動部、5…映像表示部、11…2・2変換処理部、12…IP変換処理部、13…2・2シーケンス検出部、14…書込み処理部、15…読出し処理部、16…フィールド内補間データ生成部、17…出力回路部、18…フィールドメモリ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a video signal conversion method and apparatus for converting an interlaced video signal into a progressive video signal, and more particularly to a conversion method and apparatus suitable for converting a video signal based on a video created by a movie film or computer graphics.
[0002]
[Prior art]
In the interlaced video signal, a video signal of one frame is composed of a video signal of two fields, and a video signal of an odd field and a video signal of an even field among the video signals of two fields constituting one frame. Thus, the positions of the horizontal lines are alternately set at different positions. Therefore, the configuration is such that the signals of all the horizontal lines of the video signal of one frame are aligned with the video signal of two fields. Conventionally, all video signals for television broadcasting are interlaced video signals, and the television receiver processes and displays the interlaced video signals.
[0003]
In recent years, for such an interlaced video signal, a receiver has been developed which can generate a progressive video signal capable of displaying a higher-quality video and process and display the progressive video signal. I have. The progressive video signal is a video signal that is displayed without interlacing by setting the number of horizontal lines of the video signal of one field to twice that of the interlaced video signal, and the video signal displayed in each field period is 2 in the vertical direction. Double the density, contributing to higher image quality of the displayed video.
[0004]
[Problems to be solved by the invention]
By the way, when performing a conversion process for generating a progressive video signal from an interlaced video signal, it is necessary to double the number of horizontal lines of the video signal of each field. It is necessary to detect what kind of image signal the image signal is and to perform a conversion process for increasing the number of horizontal lines based on the detection.
[0005]
For example, assuming that the frame frequency of a video signal is 30 Hz, in the case of a video such as an animation created by computer graphics, 30 videos are created per second as an original video, and 1 In this case, an interlaced video signal is generated by allocating each video to one frame. The process of generating such an interlaced video signal is also called a 2.2 sequence.
[0006]
Therefore, in the case of such a video signal, the video signal of two fields constituting one frame is always a signal generated from the same video. When such a video signal is converted into a progressive video signal, a signal of a horizontal line to be increased in each field may be generated from a signal in one frame.
[0007]
On the other hand, in the case of a video recorded on a movie film, the number of frames on the film is 24 frames per second or the like, and does not match the frame frequency of the video signal, such as 30 Hz. A period in which a 2-frame video signal is generated from one frame of video and a period in which a 3-frame video signal is generated are combined so that a video of 24 frames per second is adjusted to a cycle of 30 frames. Therefore, in the case of such a video, the video in the odd field and the video in the even field may not be generated from the same video. The process of generating such an interlaced video signal is also called a 2.3 sequence.
[0008]
When such a video signal is converted to a progressive video signal, if the signal of the horizontal line to be increased in each field is generated only from the signal in one frame, the video of two different frames may be used in some cases. That is, a video signal of one field is generated, and the accuracy of the signal converted into the progressive video signal is deteriorated.
[0009]
From such a point, when converting an interlaced video signal into a progressive video signal, the sequence of the original interlaced video signal is detected as a video signal, and the conversion processing state is determined based on the detection. Needs to be changed. The details of the 2.2 sequence and the 2.3 sequence will be described in more detail in an embodiment described later.
[0010]
As a conventional process for detecting what kind of sequence the interlaced video signal is, for example, comparing the video signal of each field with the video signal of the immediately preceding field for each pixel, When the difference between the levels is lower than a predetermined threshold value and higher than the threshold value in one field cycle, the above-mentioned 2.2 sequence is detected. In other cases, when the period is lower and higher than the threshold value in other cycles, the sequence is detected as another sequence.
[0011]
This is a detection process using a point in which an odd field and an even field in one frame are basically composed of the same video in the case of a 2.2 sequence. However, even if the odd field and the even field are composed of the same video, because of the interlaced video signal, the positions of the adjacent pixels in the two fields are shifted by 1/2 line from each other. Also, even if the levels of adjacent pixels in two fields are compared, the levels are not always exactly the same.
[0012]
Therefore, the conventional 2.2 sequence detection processing cannot be said to have perfect detection accuracy, and there is a possibility of erroneous detection. If erroneous detection is performed, the interlaced video signal is converted to a progressive video signal. However, there has been a problem that the conversion processing is performed by an erroneous processing method and the resolution of the converted video signal is reduced.
[0013]
The present invention has been made in view of such a point, and when converting an interlaced video signal into a progressive video signal, performs accurate detection of what sequence the original interlaced video signal is based on. To perform high-precision conversion.
[0014]
[Means for Solving the Problems]
The present invention, when converting an interlaced video signal to a progressive video signal, the interpolation using the pixel signal of each horizontal line of each field of the interlaced video signal and the neighboring pixel signal of the pixel signal, the immediately preceding Obtain an interpolated pixel signal at the same spatial position as the pixel signal present on each horizontal line of the field, detect the difference between the interpolated pixel signal and the pixel signal at the same spatial position of the previous field, In the comparison between the detected difference and the threshold value, when it is detected that the difference becomes equal to or smaller than the threshold value, which is repeated at predetermined intervals, it is determined that the signal is an interlaced video signal by a 2.2 sequence, and the corresponding progressive signal is determined. The conversion into a video signal is performed.
[0015]
By doing so, when comparing the video signals of the two fields, the positions of the pixels to be compared are spatially the same, and an accurate pixel difference can be detected between the same positions. .
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
[0017]
FIG. 1 is a diagram illustrating an example of a system configuration according to the present embodiment. In the present embodiment, the present invention is applied to an apparatus that performs a process of converting an interlaced video signal into a progressive video signal and displaying the converted progressive video signal on a built-in or connected video display unit. As shown in FIG. 1, an interlaced video signal is obtained at an interlaced video signal input terminal 1 by receiving a broadcast signal or reproducing a video tape, a video disk, or the like. As a signal system viewed from the number of lines of one frame of the video signal, there is a signal system of each line number such as 525i, 625i, and 1125i (i indicates that it is an interlace), but any of them may be used.
[0018]
The interlace video signal obtained at the input terminal 1 is supplied to a front video processing unit 2, and the interlace video signal processed by the front video processing unit 2 is sent to an interlace progressive conversion unit (hereinafter, referred to as an IP conversion unit) 3. The signal is supplied and converted into a progressive video signal in which the number of horizontal lines in each field period is doubled. The detailed configuration of the IP conversion unit 3 will be described later.
[0019]
The progressive video signal converted by the IP conversion unit 3 is supplied to a video display device driving unit 4 to be a video signal for driving the display device, and the driving unit 4 performs display driving of the video display unit 5, The video display unit 5 displays a video based on the progressive video signal. That is, non-interlace display for displaying all horizontal lines for each field period is performed. The image display unit 5 may be a display unit using any display means, such as a display unit using a cathode ray tube or a display unit using a liquid crystal display panel. The display may be of any type separate from the converter.
[0020]
FIG. 2 is a diagram illustrating a configuration example of the IP conversion unit 3 that converts an interlaced video signal into a progressive video signal. The interlaced video signal supplied from the front video processing unit 2 is supplied to a 2.2 conversion processing unit 11, an IP conversion processing unit 12, and a 2.2 sequence detection unit 13. The 2.2 conversion processing unit 11 is a circuit that performs a process of converting an interlaced video signal to a progressive video signal based on a 2.2 sequence. The IP conversion processing unit 12 is also a circuit that performs a process of converting an interlaced video signal into a progressive video signal. The IP conversion processing unit 12 is a circuit that performs a conversion process suitable for a sequence other than the 2.2 sequence. is there. The 2.2 sequence detector 13 is a circuit that detects that the supplied video signal is an interlaced video signal based on a 2.2 sequence.
[0021]
The interlaced video signal supplied from the front video processing unit 2 is also supplied to the writing processing unit 14, and the processing of the writing processing unit 14 stores the interlaced video signal in the field memory 18 connected to the IP conversion unit 3. , The input video signal is sequentially written. In FIG. 2, the field memory 18 is shown as an external circuit separate from the IP conversion processing unit 12, but may be a memory built in an integrated circuit in which the IP conversion processing unit 12 and the like are configured.
[0022]
The video signal written in the field memory 18 is read by the read processing unit 15 and supplied to the 2.2 conversion processing unit 11, the IP conversion processing unit 12, and the intra-field interpolation data generation unit 16. The intra-field interpolation data generating unit 16 generates pixel data of a horizontal line not in one field from the video signal of one field read from the memory 18 by interpolation, and generates the generated data (interpolated data). It is supplied to the IP conversion processing unit 12 and the 2.2 sequence detection unit 13.
[0023]
The progressive video signal converted by the 2.2 conversion processing unit 11 and the IP conversion processing unit 12 is supplied to the output circuit unit 17, and based on the detection result of the 2.2 sequence detection unit 13, one of the two is output. The video signal converted by the conversion processing unit 11 or 12 is supplied to the video display device driving unit 4 which is a subsequent circuit.
[0024]
The process of causing the intra-field interpolation data generation unit 16 in the IP conversion unit 3 to generate pixel data from signals in one field by interpolation is performed according to the principle shown in FIG. That is, since the video signal of each field is an interlaced video signal, the video signal is composed of half of a horizontal line included in the video of one frame, and is a signal decimated for each line. Therefore, for example, as shown in FIG. 4, there are real lines P and R in a certain field, and the line Q does not exist in that field. Line Q exists in the adjacent field. Circles a to o on each line indicate pixels existing on each line.
[0025]
Here, the intra-field interpolation data generation unit 16 generates a pixel signal of an interpolation line Q, which is a line between them, from each pixel signal of the real lines P and R in this field. For example, the center pixel h of the interpolation line Q shown in FIG. 4 is generated from the upper and lower pixels of the adjacent upper and lower lines P and R. Specifically, in order to generate a pixel h, a pair of upper and lower two pixels ao, bn, cm that pass through the pixel h in a straight line as shown by a line in FIG. , Dl, and ek, and selects the most probable data pair from the prepared pairs based on the state of the image at that time. Although a specific process of selecting the most probable data pair is omitted, a probable data pair may be selected based on, for example, determination of image movement at that time. Then, the data of the pixel h at the interpolation point is generated by the upper and lower value average value interpolation for taking the average of the selected upper and lower data pairs. For example, if the most probable data pair based on the state of the image at that time is (c−m), (data c + data m) / 2 is set as the data of the pixel h at the interpolation point.
[0026]
The data of the interpolation point calculated in this way is sent to the 2.2 sequence detecting unit 13 and the difference between the pixel on each line in one field and the pixel at the same spatial position in the next field is calculated. Is used to calculate That is, for example, it is assumed that a certain field F1 and a field F2 immediately before the field F1 exist as shown in FIG. 3, and lines L1 and L2 on the respective fields F1 and F2 exist. In the field F1, it is assumed that the odd lines L1, L3, L5} are actual lines, in the field F2, the even lines L2, L4, L6} are actual lines, and the remaining lines are interpolation lines.
[0027]
Here, for example, as for the pixel D13 on the line L3 of the field F1, the pixel at the same spatial position in the immediately preceding field F2 is the interpolation pixel D23 on the interpolation line L3, and this pixel D13 and the interpolation pixel D23 A difference is detected.
[0028]
In this way, for each pixel in one field, a difference from the interpolated pixel at the same spatial position in the immediately preceding field is detected, and the absolute value of the detected difference is determined by the 2.2 sequence detection. When a state lower than the threshold value detected by the unit 13 appears periodically every other field, it is determined that the video signal at that time is a video signal in a 2.2 sequence. Note that the 2.2 sequence detecting unit 13 determines the sum by adding the absolute values of the differences of all the pixels in one field. For example, when the number of lines in one frame is 525, 480 of them (that is, 1 (240 lines per field) are lines containing video information, and may be determined from the sum of differences between pixels on 240 horizontal lines in each field. However, the determination may be made from the sum of the absolute values of the pixels of some lines less than 240 lines.
[0029]
Here, an example of processing for determining a video signal of a 2.2 sequence will be described with reference to FIG. If the original video signal is a 2.2 sequence interlaced video signal, the original images A, B, and C change at one frame period as shown in FIG. In such a case, as shown in FIG. 5B, a video A ODD in a certain odd field period and a video A EVEN in an even field period are generated from the original image A as an interlaced video signal. Similarly, a video B ODD of the next odd field period and a video B EVEN of the even field period are generated from the original image B, and a video C ODD of the next odd field period and a video C of the even field period are generated from the original image C. EVEN is generated.
[0030]
In the case of a 2.2 sequence interlaced video signal, a video signal in which an original image changes in one frame unit (that is, in two field units) is obtained. For this reason, when the 2.2 sequence detector 13 detects the absolute value of the difference from each pixel in the immediately preceding field, unless the image is a still image, for example, as shown in FIG. The state below the threshold and the state above the threshold are repeated. However, if the original image is a still image that is the same image in succession, the state below the threshold is repeated. T1, t2, t3} in FIG. 6 are the absolute values of the differences calculated for each field.
[0031]
Here, in the case of the present example, the absolute value of the difference when the original image is the same and becomes lower than the threshold value is compared with the conventional case where actual pixels near adjacent fields are compared. Since the comparison is performed at the same position, the absolute value of the difference becomes low. Therefore, the threshold (the threshold indicated by the broken line in FIG. 6) for detecting the 2.2 sequence by the 2.2 sequence detecting unit 13 can be set to a lower value than in the related art, which is the 2.2 sequence. Can be detected with a higher probability and higher accuracy than before.
[0032]
Between adjacent fields lower than the threshold value, it is found that the fields are generated from the same original image, and the two fields are used to interpolate the pixels of the horizontal line that are mutually lacking to generate an interpolated pixel. By performing the processing to be performed by the 2/2 conversion processing unit 13, a progressive video signal in which the number of horizontal lines is doubled can be obtained for each field.
[0033]
When the 2.2 sequence detection unit 13 detects that the sequence is a 2.2 sequence, the output circuit unit 17 controls the selection of the output of the 2.2 conversion processing unit 13 so that the 2 · 2 sequence is output. The progressive video signal converted by the 2 conversion processing unit 13 is output. If the 2.2 sequence detecting unit 13 determines that the sequence is not a 2.2 sequence, the output circuit unit 17 controls to select the progressive video signal converted by the IP conversion processing unit 12. As for the IP conversion processing unit 12, the video signal supplied from the video processing unit 2 in the preceding stage, the video signal one field period before read from the field memory 18, and the interpolation signal generated by the intra-field interpolation data generation unit 16 Is a general conversion process of determining the motion / stillness of the image at that time and converting the interlaced signal into a progressive signal.
[0034]
Here, an example in which an interlaced video signal other than the 2.2 sequence is input will be described with reference to FIGS. For example, as described in the conventional example, in the case of a 2.3 sequence video signal in which a video signal of 30 frames per second is obtained from a video of 24 frames per second recorded on a movie film, the original image and The relationship between each field and the image is as shown in FIG. That is, when there are three original images A, B, and C as shown in FIG. 7A, one original image is composed of two fields as an interlaced video signal as shown in FIG. 7B. The case where it is used and the case where three fields are used periodically exist. For example, from the original image A, a video A ODD of a certain odd field period, a video A EVEN of the next even field period, and a video A ODD of the next odd field period are generated. Generates an image B EVEN in the next even field period and an image B ODD in the next odd field period. From the original image C, a video C EVEN of the next even field period, a video C ODD of the next odd field period, and a video C EVEN of the next even field period are generated.
[0035]
When the 2.2 sequence detector 13 detects the absolute value of the difference from each pixel in the immediately preceding field from the interlaced video signal of the 2.3 sequence, as shown in FIG. Results. That is, the state where the value is lower than the threshold value is continuous for two fields, then becomes higher than the threshold value for one field period, then is lower than the threshold value for one field period, and the value is lower than the threshold value for two consecutive field periods It becomes. When detection at such a cycle is repeated, it can be determined that the input video signal is an interlaced video signal of a 2.3 sequence, and is an input signal other than the 2.2 sequence, and is converted by the IP conversion processing unit 12. Control is performed to select a progressive video signal. Therefore, in such a case, the output of the 2.2 conversion processing unit 11 is not used.
[0036]
When a 2.3-sequence interlaced video signal based on the principle shown in FIG. 7 is input, a circuit for converting the interlaced video signal into a progressive video signal optimal for the 2.3-sequence is detected. Circuit may be provided so that the optimum conversion processing is performed even in the case of a 2.3 sequence.
[0037]
In the configuration shown in FIG. 2, the 2.2 conversion processing unit 11 and the IP conversion processing unit 12 are provided as separate circuits, and the conversion processing is executed by each circuit. And a state in which the conversion operation of the one conversion processing unit is performed based on the detection of the conversion sequence at that time, and the conversion operation for the 2.2 sequence is performed. May be switched. Further, a processing program for performing the conversion processing as in the present example may be installed in a video data processing device including a computer device or the like, and the same processing as the above-described device may be performed.
[0038]
【The invention's effect】
According to the present invention, when comparing the video signals of the two fields, the positions of the pixels to be compared are spatially the same, and accurate pixel differences can be detected between the same positions. Therefore, when an interlaced video signal is converted into a progressive video signal, detection of a 2.2 sequence or the like can be accurately performed, and accurate conversion processing can be performed based on the detection.
[0039]
In this case, when it is detected that the difference is equal to or less than the threshold value, which is a repetition at a cycle different from the predetermined cycle, the progressive video signal of the odd field and the progressive video signal of the even field are adjacent to each other. Since the creation from the interlaced video signal of the frame is periodically performed, for example, the conversion process in the case of a 2.3 sequence can be accurately performed.
[0040]
In addition, the interpolation pixel signal at each spatial position is an interpolation pixel signal selected from a plurality of candidates that can be generated from the pixel signals of two adjacent horizontal lines, thereby providing a more accurate interpolation pixel signal. Can be obtained, and a more accurate conversion sequence can be detected.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of the overall configuration according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration example of an IP conversion unit according to an embodiment of the present invention.
FIG. 3 is an explanatory diagram showing an example of generating an interpolation pixel according to an embodiment of the present invention;
FIG. 4 is an explanatory diagram showing an example of intra-field interpolation according to an embodiment of the present invention.
FIG. 5 is an explanatory diagram showing a video processing example of a 2.2 sequence according to the embodiment of the present invention;
FIG. 6 is an explanatory diagram showing an example of a calculation result of a difference absolute value in the example of FIG. 5;
FIG. 7 is an explanatory diagram illustrating an example of video processing of a 2.3 sequence according to an embodiment of the present invention.
FIG. 8 is an explanatory diagram showing an example of a calculation result of a difference absolute value in the example of FIG. 7;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Interlace video signal input terminal, 2 ... Front video processing part, 3 ... IP conversion part (interlace progressive conversion part), 4 ... Video display device drive part, 5 ... Video display part, 11 ... 2.2 conversion processing part , 12 ... IP conversion processing unit, 13 ... 2.2 sequence detection unit, 14 ... Write processing unit, 15 ... Read processing unit, 16 ... Inter-field interpolation data generation unit, 17 ... Output circuit unit, 18 ... Field memory

Claims (6)

インターレース映像信号を、プログレッシブ映像信号に変換する映像信号変換方法において、
前記インターレース映像信号の各フィールドの各水平ラインの画素信号と、その画素信号の近隣の画素信号とを使用した補間で、直前のフィールドの各水平ライン上に存在する画素信号と同じ空間的な位置の補間画素信号を得て、
その補間画素信号と、直前のフィールドの同じ空間的な位置の画素信号との差分を検出し、
その検出した差分と閾値との比較で、差分が閾値以下となることが、所定の周期毎に繰り返されることを検出した場合に、
2フィールドで構成される1フレームのインターレース映像信号を利用して、2フィールドのプログレッシブ映像信号を作成する
映像信号変換方法。
In a video signal conversion method for converting an interlaced video signal into a progressive video signal,
Interpolation using the pixel signal of each horizontal line of each field of the interlaced video signal and the neighboring pixel signal of the pixel signal, the same spatial position as the pixel signal existing on each horizontal line of the immediately preceding field To obtain the interpolation pixel signal of
The difference between the interpolated pixel signal and the pixel signal at the same spatial position in the previous field is detected,
In the comparison between the detected difference and the threshold, when it is detected that the difference is equal to or smaller than the threshold, which is repeated every predetermined period,
A video signal conversion method for creating a two-field progressive video signal using an interlaced video signal of one frame composed of two fields.
請求項1記載の映像信号変換方法において、
差分が閾値以下となることが、前記所定の周期とは異なる周期での繰り返しであることを検出した場合に、奇数フィールドのプログレッシブ映像信号と偶数フィールドのプログレッシブ映像信号とを、隣接した異なるフレームのインターレース映像信号から作成することを、周期的に行うようにした
映像信号変換方法。
The video signal conversion method according to claim 1,
When the difference is equal to or smaller than the threshold, when it is detected that the repetition is performed at a different cycle from the predetermined cycle, the progressive video signal of the odd field and the progressive video signal of the even field are compared with the adjacent different frames. A video signal conversion method in which creation from an interlaced video signal is performed periodically.
請求項1記載の映像信号変換方法において、
それぞれの空間的な位置の補間画素信号は、隣接した2つの水平ラインの画素信号から生成可能な複数の候補の中から選択された補間画素信号とした
映像信号変換方法。
The video signal conversion method according to claim 1,
A video signal conversion method in which an interpolated pixel signal at each spatial position is an interpolated pixel signal selected from a plurality of candidates that can be generated from pixel signals of two adjacent horizontal lines.
インターレース映像信号を、プログレッシブ映像信号に変換する映像信号変換装置において、
前記インターレース映像信号の各フィールドの各水平ラインの画素信号と、その画素信号の近隣の画素信号とを使用した補間で、直前のフィールドの各水平ライン上に存在する画素信号と同じ空間的な位置の補間画素信号を得る補間信号生成手段と、
前記補間信号生成手段で生成された補間画素信号と、直前のフィールドの同じ空間的な位置の画素信号との差分を検出し、その検出した差分と閾値との比較で、差分が閾値以下となることが、所定の周期毎に繰り返されるかを判断する特定シーケンス検出手段と、
前記特定シーケンス検出手段で、差分が閾値以下となることが所定の周期毎に繰り返されることを検出した場合に、1フレームのインターレース映像信号を利用して、連続した2フィールドのプログレッシブ映像信号を作成する変換手段とを備えた
映像信号変換装置。
In a video signal conversion device that converts an interlaced video signal into a progressive video signal,
Interpolation using the pixel signal of each horizontal line of each field of the interlaced video signal and the neighboring pixel signal of the pixel signal, the same spatial position as the pixel signal existing on each horizontal line of the immediately preceding field Interpolation signal generation means for obtaining an interpolation pixel signal of
The difference between the interpolated pixel signal generated by the interpolated signal generating means and the pixel signal at the same spatial position in the immediately preceding field is detected, and the difference between the detected difference and the threshold value is equal to or smaller than the threshold value. That, a specific sequence detection means to determine whether to be repeated every predetermined period,
When the specific sequence detecting means detects that the difference becomes equal to or less than the threshold value is repeated at predetermined intervals, a progressive video signal of two continuous fields is generated using an interlaced video signal of one frame. A video signal conversion device comprising:
請求項4記載の映像信号変換装置において、
前記変換手段は、前記特定シーケンス検出手段で、差分が閾値以下となることが、前記所定の周期とは異なる周期での繰り返しであることを検出した場合に、奇数フィールドのプログレッシブ映像信号と偶数フィールドのプログレッシブ映像信号とを、隣接した異なるフレームのインターレース映像信号から作成することを、周期的に行う
映像信号変換装置。
The video signal conversion device according to claim 4,
The conversion unit, when the specific sequence detection unit detects that the difference is equal to or less than the threshold, which is a repetition at a period different from the predetermined period, the progressive video signal of the odd field and the even field A video signal conversion apparatus for periodically generating the progressive video signal from the interlaced video signals of adjacent different frames.
請求項4記載の映像信号変換装置において、
補間信号生成手段で生成されるそれぞれの空間的な位置の補間画素信号は、隣接した2つの水平ラインの画素信号から生成可能な複数の候補の中から選択された補間画素信号とした
映像信号変換装置。
The video signal conversion device according to claim 4,
The video signal conversion is such that the interpolation pixel signal at each spatial position generated by the interpolation signal generation means is an interpolation pixel signal selected from a plurality of candidates that can be generated from pixel signals of two adjacent horizontal lines. apparatus.
JP2002251666A 2002-08-29 2002-08-29 Video signal converting method and apparatus thereof Pending JP2004096223A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002251666A JP2004096223A (en) 2002-08-29 2002-08-29 Video signal converting method and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002251666A JP2004096223A (en) 2002-08-29 2002-08-29 Video signal converting method and apparatus thereof

Publications (1)

Publication Number Publication Date
JP2004096223A true JP2004096223A (en) 2004-03-25

Family

ID=32058199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002251666A Pending JP2004096223A (en) 2002-08-29 2002-08-29 Video signal converting method and apparatus thereof

Country Status (1)

Country Link
JP (1) JP2004096223A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095470A1 (en) * 2005-03-08 2006-09-14 Mitsubishi Denki Kabushiki Kaisha Video signal processing apparatus, video signal processing method, and video signal displaying apparatus
US7898556B2 (en) 2006-01-13 2011-03-01 Toshiba Matsushita Display Technology Co., Ltd. Display device and driving method and terminal device thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095470A1 (en) * 2005-03-08 2006-09-14 Mitsubishi Denki Kabushiki Kaisha Video signal processing apparatus, video signal processing method, and video signal displaying apparatus
US8174614B2 (en) 2005-03-08 2012-05-08 Mitsubishi Electric Corporation Video signal processing apparatus, video signal processing method, and video signal display apparatus
US7898556B2 (en) 2006-01-13 2011-03-01 Toshiba Matsushita Display Technology Co., Ltd. Display device and driving method and terminal device thereof

Similar Documents

Publication Publication Date Title
US6647062B2 (en) Method and apparatus for detecting motion and absence of motion between odd and even video fields
JP4438795B2 (en) Video conversion device, video display device, and video conversion method
CN100433791C (en) Film mode correction in still areas
JP4207009B2 (en) Image processing apparatus and method
US7961253B2 (en) Method of processing fields of images and related device for data lines similarity detection
JP4218640B2 (en) Image processing apparatus and method, video display apparatus, and recorded information reproducing apparatus
JP4273112B2 (en) Image processing apparatus and method using judder map
JP3855761B2 (en) Image signal processing apparatus and method
KR20050001215A (en) De-interlacing method, apparatus, video decoder and reproducing apparatus thereof
JP2005167887A (en) Dynamic image format conversion apparatus and method
JP4119360B2 (en) Video format conversion apparatus and method
US7379120B2 (en) Image processing device and image processing method
WO2012137394A1 (en) Frame rate conversion method and video processing device using said frame rate conversion method
JP3596520B2 (en) Image signal processing apparatus and method
JP3596519B2 (en) Image signal processing apparatus and method
JP2006109488A (en) Video processing device capable of selecting field and method thereof
JP4936857B2 (en) Pull-down signal detection device, pull-down signal detection method, and progressive scan conversion device
US7616693B2 (en) Method and system for detecting motion between video field of same and opposite parity from an interlaced video source
JP5241632B2 (en) Image processing circuit and image processing method
JP4433949B2 (en) Image processing apparatus and method
JP2004096223A (en) Video signal converting method and apparatus thereof
JP2007288483A (en) Image converting apparatus
JP2006174123A (en) Successive scanning conversion apparatus
JP4032785B2 (en) Image processing apparatus and method, recording medium, and program
WO2000067480A1 (en) Image signal conversion device and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526