JP2004071630A - Phase comparator for josephson circuit and pll circuit using the same - Google Patents

Phase comparator for josephson circuit and pll circuit using the same Download PDF

Info

Publication number
JP2004071630A
JP2004071630A JP2002224907A JP2002224907A JP2004071630A JP 2004071630 A JP2004071630 A JP 2004071630A JP 2002224907 A JP2002224907 A JP 2002224907A JP 2002224907 A JP2002224907 A JP 2002224907A JP 2004071630 A JP2004071630 A JP 2004071630A
Authority
JP
Japan
Prior art keywords
phase difference
output
closed loop
current
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002224907A
Other languages
Japanese (ja)
Inventor
Itaru Kurosawa
黒沢 格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
JAPAN WOMEN'S UNIV
Original Assignee
Hitachi Ltd
JAPAN WOMEN'S UNIV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, JAPAN WOMEN'S UNIV filed Critical Hitachi Ltd
Priority to JP2002224907A priority Critical patent/JP2004071630A/en
Publication of JP2004071630A publication Critical patent/JP2004071630A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a phase comparator applicable to a Josephson circuit system and a PLL circuit which is a circuit applied with the same. <P>SOLUTION: A phase comparator 10 is formed of a phase difference detecting loop 11 and a phase difference output SQUID12 which are placed under the ultra-low temperature environment. The phase difference detecting loop 11 is formed of a super-conductor closed loop to which the permanent loop current can be applied, a first input terminal In1 and a second input terminal In2 provided in the super-conductor closed loop, a non-latch type first Josephson switching portion J1 for generating, in a closed loop provided in this closed loop, a permanent loop current which rotates in a first direction, a non-latch type second Josephson switching portion J2 for generating in the closed loop a permanent loop current which rotates in a second direction reversed from the first direction, and inductor portions M1, M2 for magnetic coupling with the phase difference output SQUID12. The phase difference output SQUID12 is a non-latch type DC SQUID, and the inductor portions Ma, Mb provided therein are magnetically coupled with the inductors M1, M2 of the phase difference detecting loop 11. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、ジョセフソン回路(超伝導回路)用の位相比較器、及びその代表的な応用例としてのPLL回路(フェーズ・ロックド・ループ回路:位相同期ループ回路)に関する。
【0002】
【従来の技術】
半導体系であるならば、二つの周波数信号の位相差を比較し、その差に応じた電気値出力(電圧出力や電流出力)を発する位相比較器は種々の構成のものが提案されている。しかし、ジョセフソン回路用としては、安定な動作が検証されたものは未だ、提示されていない。したがって、半導体系におけると同様、クロックの安定化のために極めて安定な周波数を発振する必要に駆られたときとか、或いは周波数シンセサイザとして任意所望の安定な周波数を発振するために必要なPLL回路もまた、未だ提案されていなかった。PLL回路それ自体はそれこそ半導体系の出現以前から周知の回路構成であって、それだけにその応用範囲もきわめて広く、各種信号同期系には殆ど必須となってくるし、ジョセフソン・コンピュータではそのクロック信号の安定化にも重要な役割を果たす等、ジョセフソン回路系でも待望されてきたものである。
【0003】
【発明が解決しようとする課題】
しかし、半導体系においては既に成熟した回路になっているとは言え、ジョセフソン回路では、スイッチング要素一つにしても、これに特有の、ほぼ純デジタル的動作をなす回路要素を用いねばならない制約から、そしてまた、一磁束量子Φo を一ビットとして取り扱うのを原則とする制約から、単純に既存の半導体系における位相比較器の構成を援用することはできない。
【0004】
そこで本発明は、新たにジョセフソン回路に適当な位相比較器と、これを用いた代表的応用回路であるPLL回路を提案せんとするものである。
【0005】
【課題を解決するための手段】
本発明ではまず、ジョセフソン回路用位相比較器として、
極低温環境下に置かれる位相差検出ループと位相差出力SQUID とを有し;
上記位相差検出ループは、
a 永久環電流を流し得る超伝導閉ループと;
b 該超伝導閉ループに設けられた第一、第二の入力端子と;
c 閉ループ中に設けられ、第一入力端子に第一の周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と;
d 閉ループ中に設けられ、第二入力端子に第二の周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と;
e 位相差出力SQUID に磁気結合するための相互インダクタンスの一方を形成し、かつ、閉ループ中に生じた永久環電流を保持する大きさのインダクタンスを形成するインダクタ部と;
を有し、
上記の位相差出力SQUID は非ラッチ型の直流SQUID であって、
f 自身に設けられているインダクタ部を上記の一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、この相互インダクタンスを介し、位相差検出ループの閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている SQUID電圧の変化分としての出力電圧を位相差検出出力信号として出力すること;
を特徴とするジョセフソン回路用位相比較器を提案する。
【0006】
さらに本発明では、より実用的な下位構成として、
上記の位相差検出ループを複数個並設し、これに伴い、それぞれに上記相互インダクタンスを介して磁気結合する上記位相差出力SQUID も同じ数の複数個として;
これら複数個の位相差検出ループの各々の第一入力端子に並列に第一の周波数信号を、また、第二の入力端子にも並列に第二の周波数信号を印加する一方;
複数個の位相差出力SQUID は直列に接続することにより、検出感度を高めたこと;
を特徴とする位相比較器も提案する。
【0007】
本発明ではまた、ジョセフソン回路用のPLL回路として、
基準周波数発振器の出力する基準周波数と、Nを1以上の整数として、電気値制御発振器の出力する発振周波数の1/Nとを比較し、それら両周波数の差に基づく位相差検出出力信号を出力する位相比較器と、この位相比較器の出力を積分し、交流成分を除去または低減した電流または電圧出力として制御電気値を出力するループフィルタとを含み、電気値制御発振器は、ループフィルタの出力する制御電気値を受けて、位相比較器における上記の両周波数の差がなくなる方向に自身の発振周波数を調整するPLL回路であって、
上記の位相比較器は、極低温環境下に置かれる位相差検出ループと、位相差出力SQUID とを有し;
位相差検出ループは、
a 永久環電流を流し得る超伝導閉ループと;
b 超伝導閉ループに設けられた第一、第二の入力端子と;
c 閉ループ中に設けられ、第一入力端子に第一の周波数信号としての基準周波数の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と;
d 閉ループ中に設けられ、第二入力端子に第二の周波数信号としての発振周波数の1/Nの周波数信号の磁束量子が入力すると一旦スイッチングし、閉ループに第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と;
e 位相差出力SQUID に磁気結合するための相互インダクタンスの一方のインダクタンスを形成するインダクタ部と;
を有し、
位相差出力SQUID は非ラッチ型の直流SQUID であって、
f 自身に設けられているインダクタ部を上記の一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、この相互インダクタンスを介し、位相差検出ループの閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている SQUID電圧の変化分としての出力電圧を位相差検出出力信号として出力すること;
を特徴とするジョセフソン回路用PLL回路を提案する。
【0008】
このPLL回路においても、既述した位相差検出ループと位相差出力SQUID の複数構成は援用できる。つまり、基準周波数信号も発振周波数の1/N周波数信号も、それぞれ分割して複数の第一、第二入力端子に与えれば良い。
【0009】
また、上記の位相比較器からの出力をループフィルタであるローパスフィルタを介して制御電流として取り出す一方、上記の電気値制御発振器を、直流SQUID 構成を含む弛緩発振器と、この弛緩発振器に含まれるジョセフソンスイッチング部の臨界電流を変調する関係で、該弛緩発振器に含まれるインダクタに磁気結合し、上記の制御電流の流れるインダクタとから構成することで、電流制御発振器とした構成も提案する。
【0010】
さらに、この場合、当該弛緩発振器のインダクタに磁気結合し、制御電流の流されるインダクタを、ローパスフィルタを構成するインダクタで流用すると、回路構成は一層簡略化し、好ましい。
【0011】
【発明の実施の形態】
PLL回路をジョセフソン回路系において実現する場合にも、その回路ブロック構成だけならば、既存の半導体系における基本構成に準ずることができ、例えば図1(A) に示すようになる。すなわち、基準周波数発振器(OSC)20の出力する基準周波数fsと、一般的には電圧値により発振周波数foが制御される電圧制御発振器(VCO:Voltage Controlled Oscillator)30の当該発振周波数foの1/N(Nは1以上の整数)とを比較し、それら両周波数の差に基づく位相差出力信号Ecを出力する位相比較器(PD:Phase Detector)10と、この位相比較器10の出力を積分し、交流成分を除去または低減した電圧出力Vcを出力するループフィルタ50とが設けられ、電圧制御発振器30はループフィルタ50の出力する電圧値を制御電圧Vcとして受けて、位相比較器10における上記の両周波数fs,fo/Nの差がなくなる方向に自身の発振周波数foを調整する。
【0012】
電圧制御発振器30の周波数をN分周器40でN分の一に分周するのは、一般に基準周波数fsよりも高い出力周波数foを得たい場合や、Nの値を変えることで任意所望の出力周波数foを得るために、意図的に電圧制御発振器30の方の発振周波数foを予め高めて置く場合が多いからで、もちろん、分周の必要の無いとき(N=1のとき)には、N分周器40は省略可能である。逆に、このN分周器40を可変分周器として構成すれば周波数シンセサイザとなり、分周可能数に応じた所望の周波数間隔で任意の出力発振周波数foを得ることができる。さらに、ループフィルタ50は交流成分を除去する積分器として構成されるのであるから、実質的にはローパスフィルタ(LPF:Low Pass Filter)50でもある。
【0013】
しかるに、半導体系の場合には、上記のように出力発振周波数foは電圧制御発振器30により得られることが多いが、本発明で対象としているジョセフソン回路系では、後述する本発明の一実施形態に認められるように、電圧制御ではなく、電流制御発振器(CCO:Current Controlled Oscillator)30として構成することが便利な場合もある。従って、両者を総合して述べる場合には、電気値制御発振器(ECO:Electric value Controlled Oscillator)と呼ぶこともできる。電流制御発振器の場合には、先の制御電圧Vcは制御電流Icとなる。
【0014】
さて、新たに考えねばならなかったのは、位相比較器10である。他の回路要素は、既存の回路要素をそのまま、ないし少し改変すれば、用い得ない訳ではないからである。例えば基準周波数発振器20は、極低温環境外で水晶発振子等を用いて構成した安定な周波数源から、極低温環境下に当該基準周波数信号を導いてくることで満足でき、極低温環境下では、例えば磁束量子列へのコンバータ等を介して安定な時間間隔で発生する磁束量子(SFQ:Single−Flux−Quantum)のパルス列を生成できる。
【0015】
また、電圧制御発振器30も、バイアス電圧によって発振周波数の変わる、既存のジョセフソン弛緩発振器を用いて構成できるし、ローパスフィルタ50はインダクタと抵抗、または抵抗とキャパシタ等の受動回路で構成できる。しかし、位相比較器10に関しての具体的提案はこれまでに認めることができなかった。
【0016】
そこで本発明では、ここで述べる実施形態に認められるように、ジョセフソン回路系に適応する位相比較器10の提供を図った。なお、最近のジョセフソン回路系では、信号の伝搬に、以前の同期系の信号線路構成ではなく、高速動作を目論んで、非同期系の、いわゆるRSFQ回路(Rapid Single−Flux−Quantum回路:高速一磁束量子回路) と呼ばれる方式に準ずることが多く、この方式に適合する必要もある。簡単に言えば、信号伝搬経路に介在するジョセフソン接合に非ラッチ型の接合、つまり信号(磁束量子SFQ)の到来と共に一旦電圧状態に遷移しても、信号の低下または消失と共に自動的に元の零電圧状態に戻るものが用いられる。
【0017】
さて、通常、位相差を考える場合には、図1(B) に示すように、それは結局、普通は sin波で表される二つの信号の角度差Δθに対応する。しかし、ジョセフソン回路では、図1(B) に示すように、ある時刻tnにて発生ないし到来し、次の発生時刻ないし到来時刻tn’までに時間差τを置く周期τの第一の SFQパルス列と、この SFQパルス列とは時間差Δτを置いて発生する(ないし到来する)第二の SFQパルス列との当該時間差Δτで位相差Δθを表すことができる。つまり、
Δθ=2πΔτ/τ .....(1)
の関係にある。
【0018】
位相差を求めるには、周期の差を求めれば良いのであるから、一方のパルス列が到来してから次のパルス列が来るまでに、何らかの電気的状態が異なる回路を極低温環境下で動作可能な回路系により実現できれば、そして、その電気的に異なる状態を後続の処理回路に電気信号として出力できれば、目的とする位相比較器10が構成できることになる。本発明では、こうした観点から、例えば図1(C) に原理構成例を示す位相比較器10を提供するに至った。
【0019】
本発明に従う位相比較器10は、位相差検出ループ11と、位相差出力SQUID12 を有している。「SQUID」は、この分野で周知の磁束量子干渉デバイス(スキッド)である。まず、前者に就き説明すると、二つの非ラッチ型のジョセフソンスイッチング部J1,J2と、原理的には一つで良いが、後述の位相差出力SQUID12 との相互インダクタンスを介する磁気結合の関係で回路構成上は直列な二つとして示されているインダクタ部M1,M2を有し、永久環電流を流し得る超伝導閉ループがある。
【0020】
非ラッチ型のジョセフソンスイッチング部J1,J2としては、既に公知の技術故に詳細は控えるが、例えば、いわゆるマイクロブリッジ型やエッジ接合型等、それ自体の構造的要因により、そもそもヒステリシスを持たない弱結合素子としたものや、ヒステリシスを有するラッチ型ジョセフソン接合に並列にオーバダンピング抵抗を付すこと等により、ヒステリシス特性を意図的に失わせて非ラッチ型にしたもの等がある。ラッチ型接合の方が素材上も構造上も、はたまた製法上も成熟しているため、一般には後者の構成が採用される。もちろん、本発明にとっては使用可能である限りどちらでも良く、このジョセフソンスイッチング部自体が非ラッチ型の SQUID構成となっていても良い。以下、特に断らなくても、RSFQモードで動作するので、ここで述べる各スイッチング部ないしスイッチング回路系は、すべて非ラッチ型である。
【0021】
二つのジョセフソンスイッチング部J1,J2の一端同士の間に入っているインダクタ部M1,M2のインダクタンスLmは、当該二つのジョセフソンスイッチング部の臨界電流をImとした場合、一磁束量子Φo に対し、
Lm×Im>Φo  .....(2)
なる関係を満たす大きさに選ばれる。
【0022】
このような値にすると、超伝導閉ループに磁束を保持する条件が満たされ、一方のジョセフソンスイッチング部J1と一方のインダクタM1の接続部を第一の入力端子In1 とし、他方のジョセフソンスイッチング部J2と他方のインダクタM2との接続部を第二の入力端子In2 とすると、図中で左側に示している信号線路21を介し、便宜上、「+」記号を付した一磁束量子+Φo が図中で左から右に向かって進んできて第一入力端子In1 に到来すると、第一ジョセフソンスイッチング部J1が一旦電圧状態に遷移した後に閉じて、当該一磁束量子Φo が捕捉され、対応する大きさの永久環電流Iloop が閉ループ中に流れる状態となる。
【0023】
同様に、図中で右側に示している信号線路31を介し、便宜上、「−」記号を付した一磁束量子−Φo が図中で右から左に向かって進んできて第二入力端子In2 に到来すると、第二ジョセフソンスイッチング部J2が一旦電圧状態に遷移した後に閉じ、当該一磁束量子Φo が捕捉され、やはり、対応する大きさの永久環電流Iloop が閉ループ中に流れる状態となる。
【0024】
しかし、ここで特徴的なことは、第一入力端子In1 に一磁束量子+Φo が到来したことで生ずる超伝導閉ループ中の永久環電流Iloop のループ内循環方向と、第二入力端子In2 に一磁束量子−Φo が到来することで生じた永久環電流Iloop のループ内循環方向は逆である,ということである。この事実を有効に利用するのが、本発明の位相比較器10でもある。
【0025】
つまり、図1(B) に戻って、周期τをおいて時刻tn,tn’....で周期的に発生するパルス列が第一入力端子In1 に+Φo として到来し、位相差検出ループ11の超伝導閉ループ中に第一の方向の永久環電流Iloop を生じさせた後、時間差Δτをおいて時刻tn+a,tn+a’....で周期的に生ずるパルス列(一磁束量子)−Φo が第二入力端子In2 に到達すると、これは逆方向の永久環電流Iloop を生じさせるため、先に発生していた永久環電流を+Iloop とするならば、同じ大きさで方向が逆の−Iloop により前者が打ち消される関係となるため、実質的にそこで永久環電流は消失する。
【0026】
こうしたことから、この位相差検出ループ11では、到来する二つの周波数信号の位相差に応じた時間の間だけ流れる永久環電流を生じさせることができる。結局、一方の+Φo を表す信号を基準周波数発振器20からの基準周波数fsであるパルス列信号とし、他方−Φo を電圧制御発振器30からの発振周波数foまたはその1/Nの周波数であるパルス列とすれば、それらの位相差を検出できることになる。なお、図1(C) 中ではN分周器40は省略しているが、もちろん、用いる場合には、電圧制御発振器30と位相差検出ループのこの場合は第二入力端子In2 との間にこれを介在させる。
【0027】
予め述べておくと、既存の回路として、トグル型のフリップフロップがジョセフソン回路系でも既に提案されており、これは二発の磁束量子パルスで一発の磁束量子パルスを生成する二分の一分周器として機能するので、これをカスケードに接続することにより、N分周器40を構成することは簡単にできる。また、カスケードに接続したN分周器の各段のフリップフロップを任意選択的にバイパスするようにスイッチング線路を構成することも既存の回路で可能なので、結局、バイパスさせる線路数を選択することで、Nの値が可変な可変分周器を構成することができる。
【0028】
さて、上述のように、位相差検出ループ11が、二つの到来周波数信号fo/Nとfsの位相差を検出できるので、これを電気出力として後続回路に取り出すため、本発明では図示の通り、非ラッチ型の直流 SQUID構成による位相差出力SQUID12 を設け、この回路に含まれるインダクタMa,Mbを位相差検出ループ11のインダクタM1,M2と相互インダクタンスを形成する関係で近接配置している。すなわち、インダクタMa,Mbが相互インダクタンスを形成する一方のインダクタ部、インダクタM1,M2が他方のインダクタ部となっている。SQUID12自体としての構成は既存構成そのままであって、特に改変を要する所はなく、超伝導閉ループ中に二つの非ラッチ型ジョセフソンスイッチング部Ja,Jbを有し、それらの一端の間に当該インダクタMa,Mbがあって、これらインダクタMa,Mbの間にバイアス電圧Vpが印加され、一対のジョセフソンスイッチング部Ja,Jbの他端が共通電位(一般にグランドプレーン電位等の接地電位)に落とされている。
【0029】
このような構成により、本発明による位相比較器10は、基準周波数発振器20の発振する基準周波数fsと電圧制御発振器30の発振する発振周波数foの1/Nの位相差を検出、出力できる。位相差出力SQUID12 から実際に位相差に対応した変化幅を呈する信号としての出力電圧Vcを取り出せるかどうかを知るには、ローパスフィルタ50を付加すれば良く、ここでは直列な抵抗RとキャパシタCとからなるローパスフィルタ50を用いている。実際に検証の結果、位相差に応じて SQUID印加電圧Vpに対応的な変動分を持つ出力電圧Vcを得ることに成功した。
【0030】
ただ、図2に示すように、SQUID印加電圧(バイアス電圧)Vpが高いと、位相差Δτによって変動する電圧値である出力電圧Vcの変化幅はかなり小さくなり、バイアス電圧Vpを低くした方が位相差出力電圧Vcの変化幅自体は大きく取れた。この図2の特性を取った実例においては、バイアス電圧Vpを100mV から低下させて行ったとき、48mVで最大となる0.26mVの電圧変化幅(電圧差)が得られた。従って、出力電圧Vcは電圧制御発振回路30の発振周波数foを制御する制御電圧Vcとして用い得る。
【0031】
しかし、実用回路を組む上では、位相差出力電圧Vcの変化幅が小さく、使いづらいのは否めない。そこで、これを解消するためには、図3に示す構成を提案できる。つまり、基準周波数発振器20の出力及び電圧制御発振器30の出力をそれぞれm分割し、m個の位相差検出ループ11の対応する第一、第二入力端子に並列に入力する。既存の回路として、ジョセフソンパルスを二分割する回路、パルス・スプリッタがあるので、例えば8分割する場合には、このパルス・スプリッタをツリー上に三段用いれば良い。二分割したもののそれぞれを二分割し、さらにそれらを二分割すれば八分割となる。一方、これらm個の位相差検出ループ11に対しては、それぞれに磁気結合させた位相差出力SQUID12 を互いに直列に接続し、それら直列なSQUID12 の出力電圧の和として位相差出力電圧Vcを得ることができる。もっとも、この図3に例示する構成では、ローパスフィルタ50を先掲のCR構成からインダクタLと抵抗Rに変え、主として位相差出力電流Icを得るに適した回路に替えている。これは、電流出力Icとしても位相差情報を取り出し得るか否かを試したが故で、もちろんこれでも良く、実際、本出願人の実験の結果、図1(C) に示した単段構成の場合に比し、理論通り、m=8で略々8倍の変化幅を呈する出力電流Icを得ることができた。逆に、CRのローパスフィルタ構成にして略々8倍の変化幅を呈する出力電圧Vcを得ることも確認している。
【0032】
次に考慮したのは、基準周波数発振器20からの基準周波数信号fsと、電気値制御発振器30からの発振周波数信号fo/Nの進み遅れの関係の弁別である。位相差を検出した結果としての位相差出力電圧Vcないし位相差出力電流Icは、結局は位相差出力SQUID12 の臨界電流Ioが変調を受けることに基づいて発生されている訳であるが、図4(A) に示すように、対称型の直流SQUID では、位相差検出に利用する領域(図中、太線部分)は検出電流が正負どちらに触れても、絶対値において同じならば臨界電流Ioの低下の程度も同じであるため、基準周波数発振器20からの基準周波数信号と電気量制御発振器30からの発振周波数信号のどちらが先に届いたのかは知ることができない。
【0033】
そこで、これを弁別するためには、当該SQUID を非対称型にすることにし、第4図(B) に示すように、位相差検出に基づく臨界電流Ioの変化の単調な変化傾向部分を位相差検出領域とするように図った。
【0034】
図5にはこれを満たす回路例が示されている。ここでは、既に図3に関して説明したように、位相差出力SQUID12 を複数個、直列接続して実質的に検出感度を上げるための回路例が例示されているが、一つ一つの位相差出力SQUID12 は同じ構成で良いため、その一つに就き説明する。また、用いている符号は、これまで説明してきた回路において用いられていた対応する構成要素に付した符号と同じである。さらに、位相差検出ループ11の方は、図の簡明化のため、その中のインダクタM1,M2をのみ抜き出して示しているが、今まで説明してきたと同様の構成であって良い。
【0035】
対して、位相差出力SQUID12 には、抵抗Rdを介し、一方向に流れるバイアス電流Idを印加する。これにより、当然のことながら、位相差検出ループ11に流れる永久環電流の方向によって、位相差出力SQUID12 に相互インダクタンスを介して流れる電流の大きさが変化し、図4(B) に示す非対称性が得られる。また、基準周波数fsを受ける側と電気値制御発振器30からの発振周波数foを受ける側とで線路インピータンスが異なるようにすると、より大きな効果が得られるため、そのようにするため、この場合はインダクタM2の側に接続する線路中に、追加のインダクタM3を設けた。
【0036】
こうした工夫により、ある特定の実験例で言えば、+90psから−90psの位相差(磁束量子パルス到達時間差)範囲において、ローパスフィルタ50を介する線路中に、0.126mAの電流変化幅が得られた。理想的な直線変化にはならなかったが、電気値制御発振器に帰還を掛けるには十分な大きさで位相差変化の対応関係の取れる電流出力が得られた。なお、図4において、縦軸は臨界電流であるが、これを SQUID電圧軸にして表現した場合には、特性曲線が磁束軸に対し線対称になって、山谷が反転した格好になる。
【0037】
位相比較器10からローパスフィルタ50を介して発せられる制御電圧Vcにより発振周波数の制御される電圧制御発振器30は、ジョセフソン回路系において既存の弛緩発振器を援用することができる。その構成は、後述の電流制御発振器を構成する場合に就き説明する図6(A) において、図示されているインダクタL1,L2とそれらに直列な抵抗Rを含む信号線路を省き、かつ、基本的には、図中では超伝導閉ループ中に二つの非ラッチ型ジョセフソンスイッチング部Jo1,Jo2 と、それら一端同士の間に設けられたインダクタMo1,Mo2 とを有し、当該閉ループにバイアス電圧印加に伴うバイアス電流Ib1 の与えられる直流SQUID となっている部分を単一のジョセフソンスイッチング部に置き換えた上で、これに並列に弛緩発振用ローパスフィルタ(抵抗RfとインダクタLfを含む)を接続したもので、バイアス電圧の大きさに応じた周波数で磁束量子パルス列を発振する。つまり、バイアス電圧を可変することで発振周波数を可変できる。発振したパルスは、これも既知の構成のジョセフソントランスミッションライン(JTL)を介して後続回路に伝達されて行く。当該JTL は、図示のようにインダクタLtを介して磁束量子パルスを伝達した非ラッチ型ジョセフソンスイッチング部Jtが、あらかじめバイアスIb2 を与えられていることにより一旦電圧状態に遷移して後、再びゼロ電圧状態に戻ることでパルスを伝達して行く構成で、これがカスケードに接続されていることにより、次々に磁束量子パルスをバケツリレー的に伝搬させて行く。先に述べたように、本発明のPLL回路でも、必要とする線路部分にこの JTL構成を任意に採用できる。
【0038】
しかるに、弛緩発振器は、そのバイアス電流を可変することでも結局は発振周波数を可変できるし、さらに言えば、ジョセフソンスイッチング部Jo1,Jo2 およびインダクタMo1,Mo2からなる直流SQUIDの臨界電流を変調することでも発振周波数を可変できる。そこで、本発明による位相比較器10の出力をローパスフィルタ50で電圧化し、これを制御電圧Vcとしてこれを弛緩発振器のバイアス電圧に重畳しても良いのであるが、むしろ、電流出力Icとしてそのまま弛緩発振器に磁気結合させると簡単に済む。つまり、電気値制御発振器30を電流制御発振器30として構成すると、電流を電圧に変換するコンバータ段を省略できることにもなる。
【0039】
そこでこの図6(A) に示す回路では、望ましい構成として、既に説明したローパスフィルタ50からの電流出力Icを弛緩発振器の直流SQUID 部に磁気結合を介して印加するようにし、ジョセフソンスイッチング部Jo1,Jo2 の臨界電流を変調することで発振周波数を可変制御するようにしている。そしてまた、このようにする場合は、当該直流SQUID のインダクタMo1,Mo2 に磁気結合するインダクタL1,L2を別途独立な回路部品として設けるのではなく、これ自体を抵抗RとインダクタLとから成る既述のローパスフィルタ50の当該インダクタLとして流用すると合理的であり、回路構成は一層、簡略化する。すなわち、それらインダクタL1,L2と、これに直列な抵抗Rが、図1,3,4,5で説明してきたループフィルタ(ローパスフィルタ)50を構成している。
【0040】
実際、本発明者の数値実験例によれば、図6(B) に具体的に得られた特性の一例を示すように、弛緩発振器へのバイアス電圧が15mVの場合に、制御電流Icをゼロから0.07mAの僅かな範囲内で変化させることで、結構大きな発振周期変化(発振周波数変化幅)を得ることができた。同図に併示するように、回路パラメータによって適当なバイアス電圧値は異なり、この実験例では20mVではあまり有効な結果は得られていない。逆に言えば、回路パラメータごとに適当なバイアス電圧値等は模索する必要があるかもしれないが、制御電流Icの可変によって満足な発振周波数変化幅を得られる設計は十分かつ確実に可能である。
【0041】
【発明の効果】
以上のように、本発明によると、ジョセフソン回路系において有効に動作する位相比較器を始めて提供できる。その応用例は広く、種々考えられるが、最も有効な応用例の一つとしてのPLL回路を提供し得るに至ったことは大きな利点である。PLL回路自体の応用使途も極めて広いため、結局、本発明がこの種の技術分野に貢献する所、大なるものがある。
【図面の簡単な説明】
【図1】本発明による位相比較器とPLL回路の回路構成例の説明図である。
【図2】本発明により構成された位相比較器にて得られた特性例の説明図である。
【図3】位相比較器の感度を高めるための回路構成の一例の説明図である。
【図4】位相差検出の態様を特性図に即して説明する説明図である。
【図5】位相比較器を非対称型の検出特性にする場合の回路例の説明図である。
【図6】電流制御発振器を構成する場合の望ましい回路構成例の説明図である。
【符号の説明】
10 本発明の位相比較器
11 位相差検出ループ
12 位相差出力SQUID
20 基準周波数発振器
30 電気値制御発振器
40 N分周器
50 ループフィルタ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a phase comparator for a Josephson circuit (superconducting circuit) and a PLL circuit (phase locked loop circuit: phase locked loop circuit) as a typical application example thereof.
[0002]
[Prior art]
In the case of a semiconductor system, various configurations of phase comparators that compare the phase difference between two frequency signals and generate an electrical value output (voltage output or current output) according to the difference have been proposed. However, a circuit whose stable operation has been verified has not yet been proposed for a Josephson circuit. Therefore, as in the semiconductor system, the PLL circuit required to oscillate an extremely stable frequency for stabilizing a clock or to oscillate an arbitrary desired stable frequency as a frequency synthesizer is also required. Also, it has not been proposed yet. The PLL circuit itself has a well-known circuit configuration before the advent of the semiconductor system, and its application range is extremely wide, and it is almost essential for various signal synchronization systems. It also plays an important role in stabilization, and has been expected in Josephson circuits.
[0003]
[Problems to be solved by the invention]
However, although the circuit is already mature in the semiconductor system, the Josephson circuit has a restriction that even if it is a single switching element, it must use a circuit element that performs almost purely digital operation peculiar to this. In addition, because of the principle that one magnetic flux quantum Φo is treated as one bit, the configuration of the phase comparator in the existing semiconductor system cannot be simply used.
[0004]
Accordingly, the present invention proposes a new phase comparator suitable for a Josephson circuit and a PLL circuit which is a typical application circuit using the phase comparator.
[0005]
[Means for Solving the Problems]
In the present invention, first, as a Josephson circuit phase comparator,
Having a phase difference detection loop and a phase difference output SQUID placed in a cryogenic environment;
The phase difference detection loop,
a superconducting closed loop capable of passing a permanent ring current;
b first and second input terminals provided in the superconducting closed loop;
c, a non-latching first Josephson that is provided in a closed loop and switches once when a flux quantum of a first frequency signal is input to a first input terminal, and generates a permanent ring current that rotates in a first direction in the closed loop. . A switching unit;
d is provided in the closed loop, and once the flux quantum of the second frequency signal is input to the second input terminal, the switching is performed once, and the closed loop generates a permanent ring current in the second direction opposite to the first direction. A second latch-type Josephson switching section;
e an inductor section forming one of mutual inductances for magnetic coupling to the phase difference output SQUID and forming an inductance large enough to hold a permanent ring current generated during the closed loop;
Has,
The above phase difference output SQUID is a non-latch type DC SQUID,
f The inductor portion provided in itself is the other inductor portion which is magnetically coupled with the above-mentioned one inductor portion so as to form a mutual inductance, and through this mutual inductance, the permanent ring current in the closed loop of the phase difference detection loop And outputting the output current or the output voltage as a variation of the SQUID voltage applied to itself as a phase difference detection output signal;
We propose a phase comparator for Josephson circuits characterized by the following.
[0006]
Further, in the present invention, as a more practical sub-configuration,
A plurality of the above-mentioned phase difference detection loops are juxtaposed, and a plurality of the phase difference output SQUIDs magnetically coupled to each other through the mutual inductance are also provided with the same number.
A first frequency signal is applied in parallel to a first input terminal of each of the plurality of phase difference detection loops, and a second frequency signal is also applied to a second input terminal in parallel;
A plurality of phase difference outputs SQUIDs are connected in series to increase detection sensitivity;
We also propose a phase comparator characterized by
[0007]
In the present invention, as a PLL circuit for a Josephson circuit,
The reference frequency output from the reference frequency oscillator is compared with 1 / N of the oscillation frequency output from the electric value controlled oscillator, where N is an integer of 1 or more, and a phase difference detection output signal based on the difference between the two frequencies is output. A phase comparator, and a loop filter that integrates the output of the phase comparator and outputs a control electric value as a current or voltage output from which an AC component has been removed or reduced. A PLL circuit that receives its control electric value and adjusts its own oscillation frequency in a direction in which the difference between the two frequencies in the phase comparator disappears,
The phase comparator has a phase difference detection loop placed in a cryogenic environment and a phase difference output SQUID;
The phase difference detection loop is
a superconducting closed loop capable of passing a permanent ring current;
b first and second input terminals provided in the superconducting closed loop;
c is provided in a closed loop, and when a flux quantum of a reference frequency as a first frequency signal is input to a first input terminal, the flux is once switched, and a non-latch type second circuit that generates a permanent ring current rotating in a first direction in the closed loop. A Josephson switching unit;
d is provided in the closed loop, and once the flux quantum of the frequency signal of 1 / N of the oscillation frequency as the second frequency signal is input to the second input terminal, once switched, the closed loop is switched to the first direction in the direction opposite to the first direction. A second non-latching Josephson switching section for producing a permanent ring current in two directions;
e an inductor part forming one of mutual inductances for magnetic coupling to the phase difference output SQUID;
Has,
The phase difference output SQUID is a non-latch type DC SQUID,
f The inductor portion provided in itself is the other inductor portion which is magnetically coupled with the above-mentioned one inductor portion so as to form a mutual inductance, and through this mutual inductance, the permanent ring current in the closed loop of the phase difference detection loop And outputting the output current or the output voltage as a variation of the SQUID voltage applied to itself as a phase difference detection output signal;
A PLL circuit for a Josephson circuit is proposed.
[0008]
Also in this PLL circuit, the above-described plural configurations of the phase difference detection loop and the phase difference output SQUID can be used. That is, both the reference frequency signal and the 1 / N frequency signal of the oscillation frequency may be divided and supplied to the plurality of first and second input terminals.
[0009]
The output from the phase comparator is taken out as a control current through a low-pass filter, which is a loop filter. On the other hand, the electric value controlled oscillator is a relaxation oscillator having a DC SQUID configuration and a Josephson oscillator included in the relaxation oscillator. In order to modulate the critical current of the son switching section, a configuration in which the current control oscillator is formed by magnetically coupling to the inductor included in the relaxation oscillator and including the above-described control current flowing inductor is also proposed.
[0010]
Further, in this case, it is preferable that the inductor, which is magnetically coupled to the inductor of the relaxation oscillator and through which the control current flows, be used as the inductor forming the low-pass filter, further simplifying the circuit configuration.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Even when the PLL circuit is realized in a Josephson circuit system, if only the circuit block configuration is used, it is possible to conform to the basic configuration in an existing semiconductor system, for example, as shown in FIG. That is, the reference frequency fs output from the reference frequency oscillator (OSC) 20 and, in general, 1/1 of the oscillation frequency fo of a voltage controlled oscillator (VCO) 30 whose oscillation frequency fo is controlled by a voltage value. N (N is an integer of 1 or more), a phase comparator (PD: Phase Detector) 10 that outputs a phase difference output signal Ec based on the difference between the two frequencies, and integrates the output of the phase comparator 10 And a loop filter 50 for outputting a voltage output Vc from which the AC component has been removed or reduced. The voltage control oscillator 30 receives the voltage value output from the loop filter 50 as the control voltage Vc, Of its own oscillation frequency fo such that the difference between the two frequencies fs and fo / N is eliminated. .
[0012]
The frequency of the voltage controlled oscillator 30 is divided by the N frequency divider 40 into 1 / N. Generally, when it is desired to obtain an output frequency fo higher than the reference frequency fs, or by changing the value of N, any desired value can be obtained. In many cases, the oscillation frequency fo of the voltage-controlled oscillator 30 is intentionally increased beforehand in order to obtain the output frequency fo. If the frequency division is not required (when N = 1), of course, , N divider 40 can be omitted. Conversely, if the N frequency divider 40 is configured as a variable frequency divider, it becomes a frequency synthesizer, and an arbitrary output oscillation frequency fo can be obtained at a desired frequency interval according to the number of dividable frequencies. Further, since the loop filter 50 is configured as an integrator for removing an AC component, the loop filter 50 is also substantially a low-pass filter (LPF: Low Pass Filter) 50.
[0013]
However, in the case of a semiconductor system, the output oscillation frequency fo is often obtained by the voltage-controlled oscillator 30 as described above, but in a Josephson circuit system which is an object of the present invention, one embodiment of the present invention described later is used. In some cases, it may be convenient to configure a current controlled oscillator (CCO) 30 instead of voltage control. Therefore, when both are described collectively, they can be called an electric value controlled oscillator (ECO). In the case of the current control oscillator, the control voltage Vc becomes the control current Ic.
[0014]
What has to be newly considered is the phase comparator 10. This is because the other circuit elements cannot be used if the existing circuit elements are left unchanged or slightly modified. For example, the reference frequency oscillator 20 can be satisfied by guiding the reference frequency signal under a cryogenic environment from a stable frequency source configured using a crystal oscillator or the like outside a cryogenic environment. For example, a pulse train of magnetic flux quantum (SFQ: Single-Flux-Quantum) generated at a stable time interval via a converter to a magnetic flux quantum train or the like can be generated.
[0015]
The voltage controlled oscillator 30 can also be configured using an existing Josephson relaxation oscillator whose oscillation frequency changes according to the bias voltage, and the low-pass filter 50 can be configured with a passive circuit such as an inductor and a resistor or a resistor and a capacitor. However, a specific proposal for the phase comparator 10 could not be recognized so far.
[0016]
In view of the above, the present invention provides a phase comparator 10 adapted to a Josephson circuit system, as can be seen in the embodiment described here. In recent Josephson circuit systems, the so-called RSFQ circuit (Rapid Single-Flux-Quantum circuit: high-speed one-way circuit) of an asynchronous system is used for signal propagation in consideration of high-speed operation instead of the signal line configuration of the previous synchronous system. It often conforms to a method called a magnetic flux quantum circuit, and it is necessary to conform to this method. In short, a non-latching type junction is applied to the Josephson junction interposed in the signal propagation path, that is, even if the state once transitions to the voltage state with the arrival of the signal (magnetic flux quantum SFQ), it automatically returns to the original state as the signal decreases or disappears. Which returns to the zero voltage state.
[0017]
Now, when considering the phase difference, as shown in FIG. 1 (B), it usually corresponds to the angle difference Δθ between two signals usually represented by a sine wave. However, in the Josephson circuit, as shown in FIG. 1B, a first SFQ pulse train having a period τ that occurs or arrives at a certain time tn and sets a time difference τ between the next occurrence time and the arrival time tn ′. The phase difference Δθ can be represented by the time difference Δτ from the second SFQ pulse train generated (or arriving) at a time difference Δτ from the SFQ pulse train. That is,
Δθ = 2πΔτ / τ. . . . . (1)
In a relationship.
[0018]
To find the phase difference, it is only necessary to find the difference in the period.Because one pulse train arrives and the next pulse train arrives, a circuit with a different electrical state can operate in a cryogenic environment. If it can be realized by a circuit system, and if its electrically different state can be output as an electric signal to a subsequent processing circuit, the intended phase comparator 10 can be configured. The present invention has provided a phase comparator 10 whose principle configuration is shown in FIG. 1C, for example.
[0019]
The phase comparator 10 according to the present invention has a phase difference detection loop 11 and a phase difference output SQUID12. "SQUID" is a flux quantum interference device (skid) well known in the art. First, to explain the former, two non-latch type Josephson switching units J1 and J2 and one in principle may be used, but due to the magnetic coupling via mutual inductance with a phase difference output SQUID12 described later. In terms of circuit configuration, there is a superconducting closed loop that has inductor portions M1 and M2 shown as two in series and can pass a permanent ring current.
[0020]
The non-latch type Josephson switching units J1 and J2 will not be described in detail because of a known technique. However, for example, a weak type having no hysteresis due to its own structural factors such as a so-called microbridge type and edge junction type. There are a coupling element and a non-latching type in which the hysteresis characteristic is intentionally lost by attaching an over-damping resistor in parallel to a latch-type Josephson junction having hysteresis. Since the latch type joining is more mature in terms of material, structure and manufacturing method, the latter configuration is generally adopted. Of course, any one can be used for the present invention, and the Josephson switching unit itself may have a non-latch type SQUID configuration. Hereinafter, the operation is performed in the RSFQ mode, unless otherwise specified. Therefore, each of the switching units or switching circuit systems described herein is of a non-latch type.
[0021]
The inductance Lm of the inductors M1 and M2 inserted between one ends of the two Josephson switching units J1 and J2 is, with the critical current of the two Josephson switching units Im being one flux quantum Φo. ,
Lm × Im> Φo. . . . . (2)
The size is selected to satisfy the following relationship.
[0022]
With such a value, the condition for holding the magnetic flux in the superconducting closed loop is satisfied, and the connection between one Josephson switching unit J1 and one inductor M1 is used as the first input terminal In1, and the other Josephson switching unit is used. Assuming that the connection between J2 and the other inductor M2 is a second input terminal In2, one magnetic flux quantum + Φo with a “+” symbol is provided for convenience through the signal line 21 shown on the left side in the figure. When the first Josephson switching section J1 once transitions to the voltage state and then closes, the single flux quantum Φo is captured and reaches the first input terminal In1. Of the permanent ring current Iloop flows during the closed loop.
[0023]
Similarly, through the signal line 31 shown on the right side in the figure, for convenience, one magnetic flux quantum -Φo with a “-” sign travels from right to left in the figure and goes to the second input terminal In2. When it arrives, the second Josephson switching section J2 once transitions to the voltage state and then closes, the one flux quantum Φo is captured, and the permanent ring current Iloop of the corresponding magnitude again flows in the closed loop.
[0024]
However, what is characteristic here is that the direction of circulation of the permanent ring current Iloop in the superconducting closed loop caused by the arrival of one flux quantum + Φo at the first input terminal In1 and one flux at the second input terminal In2. This means that the circulation direction of the permanent ring current Iloop in the loop caused by the arrival of the quantum -Φo is opposite. The phase comparator 10 of the present invention effectively utilizes this fact.
[0025]
That is, returning to FIG. 1B, the time tn, tn '. . . . Pulse sequence periodically arrives at the first input terminal In1 as + Φo, causing a permanent ring current Iloop in the first direction in the superconducting closed loop of the phase difference detection loop 11, and after a time difference Δτ. Times tn + a, tn + a '. . . . When the pulse train (one magnetic flux quantum) -Φo which periodically occurs at the second input terminal In2 generates a permanent ring current Iloop in the opposite direction, the previously generated permanent ring current is set to + Iloop. Then, since the former is canceled by -Iloop of the same size but in the opposite direction, the permanent ring current substantially disappears there.
[0026]
From this, the phase difference detection loop 11 can generate a permanent ring current that flows only for a time corresponding to the phase difference between the two incoming frequency signals. After all, if one of the signals representing + Φo is a pulse train signal having the reference frequency fs from the reference frequency oscillator 20 and the other −Φo is a pulse train having the oscillation frequency fo from the voltage controlled oscillator 30 or a frequency of 1 / N thereof. , The phase difference between them can be detected. Although the N frequency divider 40 is omitted in FIG. 1 (C), it is needless to say that, when used, the N frequency divider 40 is connected between the voltage controlled oscillator 30 and the second input terminal In2 of the phase difference detection loop in this case. This is interposed.
[0027]
To be described in advance, as an existing circuit, a toggle flip-flop has already been proposed in a Josephson circuit system, which is a half that generates one magnetic flux quantum pulse with two magnetic flux quantum pulses. Since it functions as a frequency divider, it is easy to configure the N frequency divider 40 by connecting it in a cascade. In addition, since it is possible to configure the switching line so as to arbitrarily bypass the flip-flop of each stage of the N divider connected in cascade by an existing circuit, after all, by selecting the number of lines to be bypassed, , N can be configured as a variable frequency divider.
[0028]
Now, as described above, since the phase difference detection loop 11 can detect the phase difference between the two incoming frequency signals fo / N and fs, the phase difference is taken out as an electrical output to a subsequent circuit. A phase difference output SQUID12 of a non-latch type DC SQUID configuration is provided, and the inductors Ma and Mb included in this circuit are arranged close to the inductors M1 and M2 of the phase difference detection loop 11 so as to form mutual inductance. That is, the inductors Ma and Mb form one inductor part forming a mutual inductance, and the inductors M1 and M2 form the other inductor part. The configuration as the SQUID 12 itself is the same as the existing configuration, and there is no particular need for modification. The SQUID 12 has two non-latching Josephson switching units Ja and Jb in a superconducting closed loop, and the inductor is connected between one end thereof. A bias voltage Vp is applied between the inductors Ma and Mb, and the other ends of the pair of Josephson switching units Ja and Jb are dropped to a common potential (generally a ground potential such as a ground plane potential). ing.
[0029]
With such a configuration, the phase comparator 10 according to the present invention can detect and output a phase difference of 1 / N between the reference frequency fs oscillated by the reference frequency oscillator 20 and the oscillation frequency fo oscillated by the voltage controlled oscillator 30. In order to know whether or not the output voltage Vc as a signal exhibiting a change width corresponding to the phase difference can be actually extracted from the phase difference output SQUID12, a low-pass filter 50 may be added. Is used. As a result of actual verification, the inventors succeeded in obtaining an output voltage Vc having a variation corresponding to the SQUID applied voltage Vp according to the phase difference.
[0030]
However, as shown in FIG. 2, when the SQUID applied voltage (bias voltage) Vp is high, the change width of the output voltage Vc, which is a voltage value fluctuated by the phase difference Δτ, is considerably small, and it is better to lower the bias voltage Vp. The change width of the phase difference output voltage Vc itself was large. In the example taking the characteristics of FIG. 2, when the bias voltage Vp is lowered from 100 mV, a voltage change width (voltage difference) of 0.26 mV, which is the maximum at 48 mV, is obtained. Therefore, the output voltage Vc can be used as the control voltage Vc for controlling the oscillation frequency fo of the voltage controlled oscillation circuit 30.
[0031]
However, in assembling a practical circuit, the change width of the phase difference output voltage Vc is small, and it is undeniable that it is difficult to use. Then, in order to solve this, the structure shown in FIG. 3 can be proposed. That is, the output of the reference frequency oscillator 20 and the output of the voltage controlled oscillator 30 are each divided by m, and are input in parallel to the corresponding first and second input terminals of the m phase difference detection loops 11. As an existing circuit, there is a circuit for dividing a Josephson pulse into two and a pulse splitter. For example, in the case where the pulse is divided into eight, three stages of the pulse splitter may be used on a tree. Each of the two parts is divided into two parts, and further divided into two parts, resulting in eight parts. On the other hand, for these m phase difference detection loops 11, the phase difference outputs SQUID12 magnetically coupled to each other are connected in series with each other, and the phase difference output voltage Vc is obtained as the sum of the output voltages of the series SQUID12. be able to. However, in the configuration illustrated in FIG. 3, the low-pass filter 50 is changed from the above-described CR configuration to the inductor L and the resistor R, and is changed to a circuit mainly suitable for obtaining the phase difference output current Ic. This is because whether or not the phase difference information can be taken out as the current output Ic was tested. Of course, this may be used. In fact, as a result of the experiments by the present applicant, the single-stage configuration shown in FIG. As compared with the case of (1), the output current Ic exhibiting an approximately 8-fold change width when m = 8 was obtained as theoretically. Conversely, it has been confirmed that an output voltage Vc exhibiting a change width of approximately eight times can be obtained by using a CR low-pass filter configuration.
[0032]
The next consideration was discrimination of the relationship between the advance and delay of the reference frequency signal fs from the reference frequency oscillator 20 and the oscillation frequency signal fo / N from the electrical value control oscillator 30. The phase difference output voltage Vc or the phase difference output current Ic as a result of detecting the phase difference is eventually generated based on the fact that the critical current Io of the phase difference output SQUID12 is modulated. As shown in (A), in the symmetrical DC SQUID, the area used for phase difference detection (the thick line in the figure) is the critical current Io if the absolute value is the same regardless of whether the detected current is positive or negative. Since the degree of the decrease is the same, it is impossible to know which of the reference frequency signal from the reference frequency oscillator 20 and the oscillation frequency signal from the electric quantity control oscillator 30 has arrived first.
[0033]
Therefore, in order to discriminate this, the SQUID is made to be asymmetric, and as shown in FIG. 4 (B), the monotonically changing portion of the change of the critical current Io based on the phase difference detection is changed to the phase difference. It was designed to be a detection area.
[0034]
FIG. 5 shows an example of a circuit that satisfies this. Here, as described with reference to FIG. 3, an example of a circuit for substantially increasing the detection sensitivity by connecting a plurality of phase difference outputs SQUID12 in series is exemplified. Since the same configuration may be used, only one of them will be described. The reference numerals used are the same as the reference numerals assigned to the corresponding components used in the circuits described above. Further, the phase difference detection loop 11 is shown with only the inductors M1 and M2 extracted therefrom for simplification of the drawing, but may have the same configuration as described above.
[0035]
On the other hand, a bias current Id flowing in one direction is applied to the phase difference output SQUID12 via a resistor Rd. Thereby, naturally, the magnitude of the current flowing through the mutual inductance in the phase difference output SQUID12 changes depending on the direction of the permanent ring current flowing in the phase difference detection loop 11, and the asymmetry shown in FIG. Is obtained. Further, if the line impedance differs between the side receiving the reference frequency fs and the side receiving the oscillation frequency fo from the electric value controlled oscillator 30, a greater effect can be obtained. An additional inductor M3 was provided in the line connected to the inductor M2.
[0036]
With such a contrivance, in a specific experimental example, a current change width of 0.126 mA was obtained in the line passing through the low-pass filter 50 in the phase difference (flux quantum pulse arrival time difference) range of +90 ps to -90 ps. . Although it did not become an ideal linear change, a current output which was large enough to feed back to the electric value controlled oscillator and which could correspond to the phase difference change was obtained. In FIG. 4, the vertical axis represents the critical current, but when this is expressed on the SQUID voltage axis, the characteristic curve becomes line-symmetric with respect to the magnetic flux axis, and the peaks and valleys are reversed.
[0037]
As the voltage-controlled oscillator 30 whose oscillation frequency is controlled by the control voltage Vc generated from the phase comparator 10 via the low-pass filter 50, an existing relaxation oscillator in a Josephson circuit system can be used. The configuration is such that, in FIG. 6A, which will be described when a current control oscillator to be described later is configured, signal lines including inductors L1 and L2 and a resistor R in series with them are omitted, and Has two non-latching Josephson switching units Jo1 and Jo2 in a superconducting closed loop in the figure and inductors Mo1 and Mo2 provided between one ends thereof, and applies a bias voltage to the closed loop. A DC SQUID part to which the accompanying bias current Ib1 is applied is replaced with a single Josephson switching unit, and a relaxation oscillation low-pass filter (including a resistor Rf and an inductor Lf) is connected in parallel to this unit. Then, a flux quantum pulse train is oscillated at a frequency corresponding to the magnitude of the bias voltage. That is, the oscillation frequency can be varied by varying the bias voltage. The oscillated pulse is transmitted to a subsequent circuit via a Josephson transmission line (JTL) also having a known configuration. As shown in the figure, the non-latch type Josephson switching unit Jt, which has transmitted the magnetic flux quantum pulse via the inductor Lt, temporarily transitions to the voltage state because the bias Ib2 is given in advance, and then returns to zero. The configuration is such that the pulse is transmitted by returning to the voltage state, and since this is connected in cascade, the flux quantum pulses are successively propagated like a bucket relay. As described above, in the PLL circuit of the present invention, the JTL configuration can be arbitrarily adopted for a required line portion.
[0038]
However, the relaxation oscillator can ultimately vary the oscillation frequency by varying its bias current, and furthermore, modulates the critical current of the DC SQUID composed of the Josephson switching units Jo1, Jo2 and the inductors Mo1, Mo2. However, the oscillation frequency can be varied. Therefore, the output of the phase comparator 10 according to the present invention may be converted into a voltage by the low-pass filter 50, and this may be superimposed on the bias voltage of the relaxation oscillator as the control voltage Vc. Magnetic coupling to the oscillator simplifies it. That is, when the electric value controlled oscillator 30 is configured as the current controlled oscillator 30, the converter stage for converting the current into the voltage can be omitted.
[0039]
Therefore, in the circuit shown in FIG. 6A, as a desirable configuration, the current output Ic from the low-pass filter 50 described above is applied to the DC SQUID section of the relaxation oscillator via magnetic coupling, and the Josephson switching section Jo1 is applied. , And Jo2 are variably controlled by modulating the critical current. In this case, the inductors L1 and L2 magnetically coupled to the inductors Mo1 and Mo2 of the DC SQUID are not separately provided as independent circuit components. It is reasonable to divert the inductor L of the low-pass filter 50 described above, and the circuit configuration is further simplified. That is, the inductors L1 and L2 and the resistor R in series with them constitute the loop filter (low-pass filter) 50 described with reference to FIGS.
[0040]
In fact, according to the numerical experiment example of the present inventor, as shown in FIG. 6B, when the bias voltage to the relaxation oscillator is 15 mV, the control current Ic is zero. By changing it within a small range from 0.07 mA to 0.07 mA, a considerably large oscillation cycle change (oscillation frequency change width) could be obtained. As shown in the figure, an appropriate bias voltage value differs depending on circuit parameters. In this experimental example, a very effective result is not obtained at 20 mV. Conversely, it may be necessary to search for an appropriate bias voltage value or the like for each circuit parameter, but a design capable of obtaining a satisfactory oscillation frequency change width by varying the control current Ic is sufficiently and reliably possible. .
[0041]
【The invention's effect】
As described above, according to the present invention, a phase comparator that operates effectively in a Josephson circuit system can be provided for the first time. Although there are a wide variety of application examples, it is a great advantage that a PLL circuit as one of the most effective application examples can be provided. Since the applications of the PLL circuit itself are extremely wide, there is a great deal where the present invention ultimately contributes to this kind of technical field.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a circuit configuration example of a phase comparator and a PLL circuit according to the present invention.
FIG. 2 is an explanatory diagram of a characteristic example obtained by a phase comparator configured according to the present invention.
FIG. 3 is an explanatory diagram of an example of a circuit configuration for increasing the sensitivity of a phase comparator.
FIG. 4 is an explanatory diagram for explaining an aspect of phase difference detection with reference to a characteristic diagram.
FIG. 5 is an explanatory diagram of a circuit example in a case where the phase comparator has an asymmetric detection characteristic.
FIG. 6 is an explanatory diagram of a preferred circuit configuration example when configuring a current controlled oscillator.
[Explanation of symbols]
10. Phase comparator of the present invention
11 Phase difference detection loop
12 Phase difference output SQUID
20 Reference frequency oscillator
30 Electric value controlled oscillator
40 N frequency divider
50 Loop filter

Claims (6)

ジョセフソン回路用の位相比較器であって;
極低温環境下に置かれる位相差検出ループと位相差出力SQUID とを有し、
上記位相差検出ループは、
a 永久環電流を流し得る超伝導閉ループと;
b 該超伝導閉ループに設けられた第一、第二の入力端子と;
c 該閉ループ中に設けられ、上記第一入力端子に第一の周波数信号の磁束量子が入力すると一旦スイッチングし、該閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と;
d 該閉ループ中に設けられ、上記第二入力端子に第二の周波数信号の磁束量子が入力すると一旦スイッチングし、該閉ループに上記第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と;
e 上記位相差出力SQUID に磁気結合するための相互インダクタンスの一方を形成し、かつ、該閉ループ中に生じた永久環電流を保持する大きさのインダクタンスを形成するインダクタ部と;
を有し、
上記位相差出力SQUID は非ラッチ型の直流SQUID であって、
f 自身に設けられているインダクタ部を上記一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、該相互インダクタンスを介し、上記位相差検出ループの上記閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている SQUID電圧の変化分としての出力電圧を位相差検出出力信号として出力すること;
を特徴とするジョセフソン回路用位相比較器。
A phase comparator for a Josephson circuit;
Having a phase difference detection loop and a phase difference output SQUID placed in a cryogenic environment,
The phase difference detection loop,
a superconducting closed loop capable of passing a permanent ring current;
b first and second input terminals provided in the superconducting closed loop;
c A non-latch type first circuit which is provided in the closed loop and switches once when a magnetic flux quantum of a first frequency signal is input to the first input terminal to generate a permanent ring current rotating in the first direction in the closed loop. Josephson switching department;
d is provided in the closed loop, once the flux quantum of the second frequency signal is input to the second input terminal, once switched, the permanent loop current in the second direction opposite to the first direction in the closed loop A second non-latching Josephson switching section that produces
e, an inductor part forming one of mutual inductances for magnetic coupling to the phase difference output SQUID and forming an inductance large enough to hold a permanent ring current generated in the closed loop;
Has,
The phase difference output SQUID is a non-latch type DC SQUID,
f The other inductor part provided in itself is magnetically coupled to the one inductor part so as to form a mutual inductance, and a permanent ring in the closed loop of the phase difference detection loop via the mutual inductance. Extracting the presence of the current and outputting the output current or the output voltage as a change in the SQUID voltage applied to itself as a phase difference detection output signal;
A phase comparator for a Josephson circuit.
請求項1記載の位相比較器であって;
上記位相差検出ループを複数個並設し、それぞれに上記相互インダクタンスを介して磁気結合する上記位相差出力SQUID も同じ数の複数個として;
該複数個の位相差検出ループの各々の上記第一入力端子に並列に上記第一の周波数信号を、また、上記第二の入力端子にも並列に上記第二の周波数信号を印加する一方;
上記複数個の位相差出力SQUID は直列に接続することにより、検出感度を高めたこと;
を特徴とする位相比較器。
The phase comparator according to claim 1, wherein:
A plurality of the phase difference detection loops are juxtaposed, and the same number of the phase difference output SQUIDs magnetically coupled to each other through the mutual inductance are also provided;
Applying the first frequency signal in parallel to the first input terminal of each of the plurality of phase difference detection loops and applying the second frequency signal in parallel to the second input terminal;
The plurality of phase difference outputs SQUIDs are connected in series to increase the detection sensitivity;
A phase comparator characterized by the above-mentioned.
基準周波数発振器の出力する基準周波数と、Nを1以上の整数として、電気値制御発振器の出力する発振周波数の1/Nとを比較し、それら両周波数の差に基づく位相差検出出力信号を出力する位相比較器と、この位相比較器の出力を積分し、交流成分を除去または低減した電流または電圧出力として制御電気値を出力するループフィルタとを含み、上記電気値制御発振器は、該ループフィルタの出力する制御電気値を受けて、上記位相比較器における上記両周波数の差がなくなる方向に自身の発振周波数を調整するジョセフソン回路用PLL回路であって;
上記位相比較器は、極低温環境下に置かれる位相差検出ループと、位相差出力SQUID とを有し、
該位相差検出ループは、
a 永久環電流を流し得る超伝導閉ループと;
b 該超伝導閉ループに設けられた第一、第二の入力端子と;
c 該閉ループ中に設けられ、上記第一入力端子に第一の周波数信号としての上記基準周波数の磁束量子が入力すると一旦スイッチングし、該閉ループに第一の方向に回る永久環電流を生じさせる非ラッチ型の第一のジョセフソン・スイッチング部と;
d 該閉ループ中に設けられ、上記第二入力端子に第二の周波数信号としての上記発振周波数の1/Nの周波数信号の磁束量子が入力すると一旦スイッチングし、該閉ループに上記第一の方向とは逆方向の第二の方向の永久環電流を生じさせる非ラッチ型の第二のジョセフソン・スイッチング部と;
e 上記位相差出力SQUID に磁気結合するための相互インダクタンスの一方のインダクタンスを形成するインダクタ部と;
を有し、
上記位相差出力SQUID は非ラッチ型の直流SQUID であって、
f 自身に設けられているインダクタ部を上記一方のインダクタ部に相互インダクタンスを形成する関係で磁気結合する他方のインダクタ部とし、該相互インダクタンスを介し、上記位相差検出ループの上記閉ループ内の永久環電流の存在を抽出して、出力電流、または自身に印加されている SQUID電圧の変化分としての出力電圧を上記位相差検出出力信号として出力すること;
を特徴とするジョセフソン回路用PLL回路。
The reference frequency output from the reference frequency oscillator is compared with 1 / N of the oscillation frequency output from the electric value controlled oscillator, where N is an integer of 1 or more, and a phase difference detection output signal based on the difference between the two frequencies is output. A phase comparator that integrates the output of the phase comparator and outputs a control electric value as a current or voltage output from which an AC component has been removed or reduced. A PLL circuit for a Josephson circuit, which adjusts its own oscillation frequency in a direction in which the difference between the two frequencies in the phase comparator is eliminated by receiving the control electric value output by the phase comparator;
The phase comparator has a phase difference detection loop placed in a cryogenic environment, and a phase difference output SQUID,
The phase difference detection loop includes:
a superconducting closed loop capable of passing a permanent ring current;
b first and second input terminals provided in the superconducting closed loop;
c is provided in the closed loop, and when the magnetic flux quantum of the reference frequency as the first frequency signal is input to the first input terminal, the magnetic flux is once switched to generate a permanent ring current rotating in the first direction in the closed loop. A first Josephson switching unit of the latch type;
d is provided in the closed loop, once the flux quantum of the 1 / N frequency signal of the oscillation frequency as the second frequency signal is input to the second input terminal, once switched, the closed loop and the first direction A second non-latching Josephson switching section for producing a permanent ring current in the opposite second direction;
e an inductor part forming one of mutual inductances for magnetic coupling to the phase difference output SQUID;
Has,
The phase difference output SQUID is a non-latch type DC SQUID,
f The other inductor part provided in itself is magnetically coupled to the one inductor part so as to form a mutual inductance, and a permanent ring in the closed loop of the phase difference detection loop via the mutual inductance. Extracting the presence of the current and outputting the output current or the output voltage as a change in the SQUID voltage applied to itself as the phase difference detection output signal;
A PLL circuit for a Josephson circuit.
請求項3記載のPLL回路であって;
上記位相差検出ループを複数個並設し、それぞれに上記相互インダクタンスを介して磁気結合する上記位相差出力SQUID も同じ数の複数個として;
該複数個の位相差検出ループの各々の上記第一入力端子に並列に上記第一の周波数信号を、また、上記第二の入力端子にも並列に上記第二の周波数信号を印加する一方;
上記複数個の位相差出力SQUID は直列に接続することにより、検出感度を高めたこと;
を特徴とするPLL回路。
The PLL circuit according to claim 3, wherein:
A plurality of the phase difference detection loops are juxtaposed, and the same number of the phase difference output SQUIDs magnetically coupled to each other through the mutual inductance are also provided;
Applying the first frequency signal in parallel to the first input terminal of each of the plurality of phase difference detection loops and applying the second frequency signal in parallel to the second input terminal;
The plurality of phase difference outputs SQUIDs are connected in series to increase the detection sensitivity;
A PLL circuit characterized by the above-mentioned.
請求項3記載のPLL回路であって;
上記位相比較器からの出力を上記ループフィルタとしてのローパスフィルタを介して制御電流として取り出し;
上記の電気値制御発振器を、直流SQUID 構成を含む弛緩発振器と、この弛緩発振器に含まれるジョセフソンスイッチング部の臨界電流を変調する関係で、該弛緩発振器に含まれるインダクタに磁気結合し、上記制御電流の流れるインダクタとから構成し、電流制御発振器としたこと;
を特徴とするPLL回路。
The PLL circuit according to claim 3, wherein:
Taking an output from the phase comparator as a control current through a low-pass filter as the loop filter;
The electric value control oscillator is magnetically coupled to a relaxation oscillator having a DC SQUID configuration and an inductor included in the relaxation oscillator in relation to modulating a critical current of a Josephson switching unit included in the relaxation oscillator. A current-controlled oscillator composed of an inductor through which current flows;
A PLL circuit characterized by the above-mentioned.
請求項5記載のPLL回路であって;
上記弛緩発振器のインダクタに磁気結合し、上記制御電流の流されるインダクタを、上記ローパスフィルタを構成するインダクタで流用したこと;
を特徴とするPLL回路。
The PLL circuit according to claim 5, wherein:
The inductor that is magnetically coupled to the inductor of the relaxation oscillator and through which the control current flows is diverted to the inductor forming the low-pass filter;
A PLL circuit characterized by the above-mentioned.
JP2002224907A 2002-08-01 2002-08-01 Phase comparator for josephson circuit and pll circuit using the same Pending JP2004071630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002224907A JP2004071630A (en) 2002-08-01 2002-08-01 Phase comparator for josephson circuit and pll circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002224907A JP2004071630A (en) 2002-08-01 2002-08-01 Phase comparator for josephson circuit and pll circuit using the same

Publications (1)

Publication Number Publication Date
JP2004071630A true JP2004071630A (en) 2004-03-04

Family

ID=32012739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002224907A Pending JP2004071630A (en) 2002-08-01 2002-08-01 Phase comparator for josephson circuit and pll circuit using the same

Country Status (1)

Country Link
JP (1) JP2004071630A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017532841A (en) * 2014-09-18 2017-11-02 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation Superconducting phase shift system
JP2019525595A (en) * 2016-07-22 2019-09-05 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation Reciprocal quantum logic (RQL) serial data receiver system
US10848241B2 (en) 2013-12-18 2020-11-24 Northrop Grumman Systems Corporation Optical transceiver with variable data rate and sensitivity control
WO2022263704A1 (en) * 2021-06-15 2022-12-22 Iqm Finland Oy Qubit clock signal generation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10848241B2 (en) 2013-12-18 2020-11-24 Northrop Grumman Systems Corporation Optical transceiver with variable data rate and sensitivity control
US11601197B2 (en) 2013-12-18 2023-03-07 Northrop Grumman Systems Corporation Optical transceiver with variable data rate and sensitivity control
JP2017532841A (en) * 2014-09-18 2017-11-02 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation Superconducting phase shift system
JP2019525595A (en) * 2016-07-22 2019-09-05 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation Reciprocal quantum logic (RQL) serial data receiver system
WO2022263704A1 (en) * 2021-06-15 2022-12-22 Iqm Finland Oy Qubit clock signal generation

Similar Documents

Publication Publication Date Title
KR101828732B1 (en) Reciprocal quantum logic comparator for qubit readout
KR101901166B1 (en) Superconducting phase-shift system
US6480049B2 (en) Multiphase clock generator
US7554369B2 (en) Digital programmable frequency divider
EP3577761B1 (en) Superconducting circuits based devices and methods
AU2016357098B2 (en) Josephson transmission line (JTL) system
CN109643980A (en) The lossless microwave switch based on tunable filter for quantum information processing
CN111903060A (en) Superconducting integrated circuit with clock signal distributed via inductive coupling
Cawthorne et al. Synchronized oscillations in Josephson junction arrays: The role of distributed coupling
EP1303046B1 (en) Inject synchronous narrowband reproducible phase locked loop
CA2019347A1 (en) High resolution sample clock generator with deglitcher
JPH04507333A (en) phase detector
JP2004071630A (en) Phase comparator for josephson circuit and pll circuit using the same
KR20000017276A (en) Clock regenerator
US6104326A (en) Bit synchronization apparatus for recovering high speed NRZ data
JP7193654B2 (en) Superconducting transmission line driver system
Kaplunenko et al. Superconducting single flux quantum 20 Gb/s clock recovery circuit
McNeill et al. A 150 mW, 155 MHz phase locked loop with low jitter VCO
US5063577A (en) High-speed bit synchronizer
WO2021021398A1 (en) Superconducting clock conditioning system
RU2395899C1 (en) Frequency synthesiser
KR100272576B1 (en) Apparatus for recovering clock of pll
EP1611674B1 (en) Linear phase detector with multiplexed latches
US20240039541A1 (en) SFQ-based Pulse-conserving Logic Gates
JP2012130011A (en) Oscillating circuit with giant magnetoresistance effect junctions