JP2004061447A - Substrate inspection method and selection means of substrate inspection method - Google Patents
Substrate inspection method and selection means of substrate inspection method Download PDFInfo
- Publication number
- JP2004061447A JP2004061447A JP2002223826A JP2002223826A JP2004061447A JP 2004061447 A JP2004061447 A JP 2004061447A JP 2002223826 A JP2002223826 A JP 2002223826A JP 2002223826 A JP2002223826 A JP 2002223826A JP 2004061447 A JP2004061447 A JP 2004061447A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- luminance
- comparison
- value
- luminance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、基板上の欠陥を検出するための基板検査方法及び基板検査方法の選択方法に関する。
【0002】
【従来の技術】
半導体基板の表面におけるゴミやパターン崩れ等の欠陥を検出する方法として、暗視野照明を利用する方法が知られている。従来の暗視野照明下での基板検査方法では、以下のような処理が行われる。
【0003】
すなわち、まず暗視野照明下において基板上の検査位置及びこれに対応する比較位置からの散乱光を異なる方向に配置された複数の検出器により検出し、複数の検査用輝度値及び複数の比較用輝度値を取得する。そして、検出器毎に検査用輝度値と比較用輝度値との輝度値差を求める。
【0004】
ここで、暗視野照明下における検査では、欠陥の他に基板表面の凹凸も敏感に検出されるため、メタルデポジション後やメタルエッチング後の基板のように表面にメタルグレインが存在する場合は、欠陥とグレインとを区別する必要がある。
【0005】
通常、グレインからの散乱光を検出する検出器の数は、欠陥からの散乱光を検出する検出器の数よりも少なくなる。例えば、4つの検出器により散乱光を検出するとき、グレインからの散乱光はその形状から1〜3個の検出器により検出されることが多く、一方、欠陥からの散乱光は3〜4個の検出器により検出されることが多い。
【0006】
そこで、従来は散乱光が検出される検出器数と上記した輝度値差とに基づいて、グレインと区別して欠陥を検出していた。
【0007】
【発明が解決しようとする課題】
しかしながら、上記した従来の基板検査方法では、グレインが大きくなってくるとそれからの散乱光の強度が大きくなるため、グレインのほとんどが欠陥として検出されるようになって、欠陥の検出精度が低下するおそれがあった。
【0008】
本発明は、上記した問題点を解決するためになされたものであり、欠陥の検出精度の向上を図ることが可能な基板検査方法及び基板検査方法の選択方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
発明者は、上記目的を達成するため鋭意検討した結果、欠陥からの散乱光は比較的方向性が低いため、各検出器で検出される輝度値にあまり差が無いが、グレインからの散乱光は方向性が高いため、各検出器で検出される輝度値に大きな差があることに着目した。そして、複数の検出器で検出された複数の輝度値を平均するなど、複数の輝度値を合成して一の輝度合成値を生成することで、グレインからの散乱光に基づく輝度合成値は小さくでき、欠陥からの散乱光に基づく輝度合成値は高く維持できることが分かった。よって、かかる輝度合成値に基づいて欠陥の判定を行うことで、感度よく欠陥を検出することができることを見出した。本発明は、かかる知見に基づくものである。
【0010】
本発明に係る基板検査方法は、暗視野照明下において基板上の検査位置及びこれに対応する比較位置からの散乱光を異なる方向に配置された複数の検出器により検出して得られた複数の検査用輝度値及び複数の比較用輝度値に基づいて欠陥を検出する基板検査方法である。この方法は、複数の検査用輝度値を合成して一の検査用輝度合成値を生成する第1の合成工程と、複数の比較用輝度値を合成して一の比較用輝度合成値を生成する第2の合成工程と、検査用輝度合成値と比較用輝度合成値とに基づいて、検査位置における欠陥の有無を判定する欠陥判定工程と、を備えることを特徴とする。
【0011】
この検査方法では、複数の検査用輝度値を合成して一の検査用輝度合成値を生成すると共に、複数の比較用輝度値を合成して一の比較用輝度合成値を生成している。このようにして生成される輝度合成値によれば、グレインからの散乱光に基づく場合はその値を小さくでき、欠陥からの散乱光に基づく場合はその値を高く維持できる。従って、かかる検査用輝度合成値と比較用輝度合成値とに基づいて欠陥の判定を行うことで、感度よく欠陥を検出することができ、欠陥の検出精度の向上が図られる。
【0012】
本発明に係る基板検査方法において、第1の合成工程では、複数の検査用輝度値を平均して検査用輝度合成値を生成し、第2の合成工程では、複数の比較用輝度値を平均して比較用輝度合成値を生成すると好ましい。
【0013】
本発明に係る基板検査方法の選択方法は、暗視野照明下において基板上の検査領域及び比較領域からの散乱光を検出して検査用輝度値群及び比較用輝度値群を取得する輝度値群取得工程と、検査用輝度値群及び比較用輝度値群に基づいて、検査領域及び比較領域のそれぞれ対応する位置における検査用輝度値と比較用輝度値との差を求めて輝度値差群を生成し、輝度値差群に基づいて輝度値差の標準偏差を算出する標準偏差算出工程と、標準偏差に応じて基板上の欠陥を検出するための複数種の検査方法から一の検査方法を選択する選択工程と、を備えることを特徴とする。
【0014】
この選択方法では、輝度値差の標準偏差、すなわちノイズの大きさに応じて基板上の欠陥を検出するための最適な検査方法を選択することで、欠陥の検出精度の向上を図ることが可能となる。
【0015】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【0016】
図1は、本発明の実施形態に係る基板検査方法を実施するための基板検査装置(以下、単に検査装置ともいう)10の構成を模式的に示す図である。図1(a)は、検査装置10の検出部20の構成を示し、図1(b)は、検査装置10のデータ解析部30の構成を示している。
【0017】
検出部20は、図1(a)に示すように、光源22と、複数の検出器#1〜#4とを有している。光源22は、レーザー光を照射して半導体基板W上の所定領域を走査する。この光源22から出射されたレーザー光は、半導体基板W上にほぼ垂直に入射され、基板W上で散乱される。複数の検出器(本実施形態では4個)#1〜#4は、基板W上において所定の散乱角度θ1で散乱された光を検出する。これにより、基板W上の暗視野像が取得される。これら4つの検出器#1〜#4は、基板Wを取り囲むように、基板Wの斜め上方(散乱角度θ1)に45度の等間隔で配置されている。各検出器#1〜#4は、検出した光信号を電気信号に変換し、256階調で表される輝度値データを生成する。各検出器#1〜#4は、データ解析部30のデータ記憶部32と電気的に接続されている。
【0018】
また検出部20は、基板Wによりほぼ垂直に反射された光を検出する検出器#5を有している。この検出器#5により、基板W上の明視野像が取得される。更に、検出部20は、検出器#1〜#4により検出される散乱光の散乱角度θ1より大きい散乱角度θ2で散乱する光を検出する検出器#6を有している。この検出器#6により、当該散乱角度θ2での基板W上の暗視野像が取得される。なお、基板Wからの反射光及び散乱角度θ2での散乱光は、所望の光学系24によりそれぞれ検出器#5及び検出器#6に伝搬される。なお、各検出器#5及び検出器#6も、データ解析部30のデータ記憶部32と電気的に接続されている。
【0019】
データ解析部30は、図1(b)に示すように、データ記憶部32と、演算部34と、演算された結果を表示させるための表示部36とを有している。検出部20の各検出器#1〜#4、及び検出器#5,#6により検出された輝度値データは、データ記憶部32に入力されて記憶される。そして、データ記憶部32に記憶されたデータに基づいて、演算部34において種々の演算が行われる。そして、演算の結果は表示部36により表示される。
【0020】
以上の基板検査装置10を用いた基板検査方法について説明する。
【0021】
(第1実施形態)
図2のフローチャートを参照して、第1実施形態に係る基板検査方法について説明する。
【0022】
まず、光源22からレーザー光を出射して基板W上の検査領域I及び比較領域Rを走査し、基板W上で散乱された散乱光を4つの検出器#1〜#4により検出して4つの検査用輝度値群及び4つの比較用輝度値群を予め取得しておく。なお、本実施形態では、図3(a)に示すように、基板W上に同一パターンを有する複数のチップが形成されている場合について考えている。そして、検査対象のチップが占める領域を検査領域Iとし、これに隣接するチップが占める領域を比較領域Rとしている。
【0023】
4つの検査用輝度値群及び4つの比較用輝度値群を取得するときは、図3(b)で矢示するように、検査対象及び比較対照のチップをレーザー光により走査して、散乱光を4つの検出器#1〜#4により所定のサンプリング周期で取得する。
【0024】
図4は、検査用輝度値群を説明するための図である。図4(a)〜(d)にそれぞれ示されるように、検出器毎に検査領域I上の各検査位置と対応付けて検査用輝度値gが取得され、これにより一の検出用輝度値群が構成されている。例えば、図4(a)に示すように、検出器#1では検査領域I上の検査位置iと対応付けて検査用輝度値gI1(i)が取得され、一の検出用輝度値群gI1(1)〜gI1(n)が構成されている。本実施形態では、4つの検出器#1〜#4により散乱光が検出されるため、4つの検査用輝度値群{gI1(1)〜gI1(n)}、{gI2(1)〜gI2(n)}、{gI3(1)〜gI3(n)}、{gI4(1)〜gI4(n)}が取得され、データ記憶部32に記憶される。
【0025】
図5は、比較用輝度値群を説明するための図である。図5(a)〜(d)にそれぞれ示されるように、検出器毎に比較領域R上の各比較位置と対応付けて比較用輝度値gが取得され、これにより一の比較用輝度値群が構成されている。例えば、図5(a)に示すように、検出器#1では比較領域R上の比較位置iと対応付けて比較用輝度値gR1(i)が取得され、一の比較用輝度値群gR1(1)〜gR1(n)が構成されている。本実施形態では、4つの検出器#1〜#4により散乱光が検出されるため、4つの比較用輝度値群{gR1(1)〜gR1(n)}、{gR2(1)〜gR2(n)}、{gR3(1)〜gR3(n)}、{gR4(1)〜gR4(n)}が取得され、データ記憶部32に記憶される。
【0026】
そして、上記のように予め取得されデータ記憶部32に記憶されたデータに基づいて、欠陥の検査を行う。
【0027】
まず、図2に示すように、比較用輝度合成値gR *(i)の生成を行う(ステップS10)。比較用輝度合成値の生成では、4つの比較用輝度値群からそれぞれi番目の比較位置iにおける比較用輝度値gR1(i)〜gR4(i)を抽出する。この比較位置iは、検査領域Iにおける検査位置iに対応している。そして、これら4つの比較用輝度値を合成して、一の比較用輝度合成値gR *(i)を生成する。ここで「合成」とは、n個の検出器で取得された同一の比較位置における比較用輝度値のバラツキ具合を反映させて、一の輝度値を生成することをいう。例えば、n個の比較用輝度値の平均値を求めたり、n個の比較用輝度値を掛け合わせてn乗根を求めたりすることをいう。また、このようにして求めた平均値或いはn乗根と検出器#6で取得した他の暗視野照明下での輝度値との輝度値差を算出してもよい。ここでは、4つの比較用輝度値の平均値を求める場合について説明する。そして、比較領域R内の全ての比較位置1〜nについて比較用輝度合成値gR *(1)〜gR *(n)を生成する。
【0028】
次に、図2に示すように、検査用輝度合成値の生成を行う(ステップS12)。検査用輝度合成値の生成では、図4に示すように、4つの検査用輝度値群からそれぞれi番目の検査位置iにおける検査用輝度値gI1(i)〜gI4(i)を抽出する。この検査位置iは、比較領域Rにおける比較位置iに対応している。そして、これら4つの検査用輝度値を合成して、一の検査用輝度合成値gI *(i)を生成する。ここで「合成」とは、n個の検出器で取得された同一の検査位置における検査用輝度値のバラツキ具合を反映させて、一の輝度値を生成することをいう。例えば、n個の検査用輝度値の平均値を求めたり、n個の検査用輝度値を掛け合わせてn乗根を求めたりすることをいう。また、このようにして求めた平均値或いはn乗根と検出器#6で取得した他の暗視野照明下での輝度値との輝度値差を算出してもよい。ここでは、4つの検査用輝度値の平均値を求める場合について説明する。そして、検査領域I内の全ての検査位置1〜nについて検査用輝度合成値gI *(1)〜gI *(n)を生成する。
【0029】
なお、上記した「合成」処理を、図6及び図7を参照して視覚的に説明する。図6(a)〜(d)は、各検出器#1〜#4により検出された検査用輝度値群(あるいは比較用輝度値群)の一例を示している。図6に示すように、各グラフにおいて底面Sは検査領域I(比較領域R)に対応し、縦軸に輝度値を取ることで、検査位置i(比較位置i)ごとの輝度値が立体的に描かれている。
【0030】
図6に示すように、欠陥からの散乱光は方向性が低いため、各検出器#1〜#4で検出される輝度値にそれほどの差はない。これに対し、グレインからの散乱光は方向性が高いため、互いに対向配置された検出器#1及び検出器#3では検出されるものの、検出器#2及び検出器#4ではほとんど検出されておらず、各検出器#1〜#4で輝度値の差が大きい。従って、検査位置i(比較位置i)からの散乱光に基づいて4つの検出器#1〜#4で検出された検査用輝度値gI1(i)〜gI4(i)(比較用輝度値gR1(i)〜gR4(i))を平均して一の検査用輝度合成値gI *(i)(比較用輝度合成値gR *(i))を生成することで、図7に示すように、欠陥からの散乱光に基づく検査用輝度合成値(比較用輝度合成値)は高く維持できる一方で、グレインからの散乱光に基づく検査用輝度合成値(比較用輝度合成値)は小さくでき、その結果、ノイズ成分の低減を図ることができる。
【0031】
次に、このようにして生成した検査用輝度合成値gI *(1)〜gI *(n)及び比較用輝度合成値gR *(1)〜gR *(n)から、それぞれ対応する検査用輝度合成値gI *(i)及び比較用輝度合成値gR *(i)を抽出し、抽出した検査用輝度合成値gI *(i)と比較用輝度合成値gR *(i)とに基づいて、検査領域Iの各検査位置iにおける欠陥の有無を判定する(ステップS14)。
【0032】
このステップS14における処理を、図8を参照して説明する。図8において、横軸は比較領域Rの輝度合成値gR *(i)を表しており、縦軸は検査領域Iの輝度合成値gI *(i)を表している。基板W上に設けられた複数のチップは同一のパターンを有しているため、検査領域I内のi番目の検査位置iとこれに対応する比較領域R内のi番目の比較位置iとでは、検査用輝度合成値gI *(i)と比較用輝度合成値gR *(i)とは基本的に同一の値になる。従って、互いに対応する検査用輝度合成値gI *(i)と比較用輝度合成値gR *(i)とに基づいて図8中に点をプロットすると、基本的にはその点は等価線LB上に乗ってくる。
【0033】
しかしながら、検査位置iに欠陥がある場合、検査用輝度合成値gI *(i)は、欠陥がない比較位置iについての比較用輝度合成値gR *(i)よりも極めて大きな値となり、図8中に点をプロットすると、点D1に示すように等価線LBから乖離してくる。従って、点D1のようにプロットされた点がスレショールドラインJと等価線LBとの間にない場合は、これを欠陥として検出する。
【0034】
本実施形態では、図7を参照して説明したように、グレイン等のノイズの影響が低減されているため、グレイン等からの散乱光に基づく検査用輝度合成値gI *(i)と比較用輝度合成値gR *(i)とに基づいて図8中に点をプロットすると、その点Nは等価線LBからの乖離が小さい。
【0035】
これに対し、従来の方法によれば、検出器#1〜#4毎に検査用輝度値と比較用輝度値とを比較していたため、図8と同様に点をプロットすると、図9に示すように、その点Nは等価線LBからの乖離が大きくなる。従って、欠陥の検出レベルを下げると(スレショールドラインJを上げると)、未検出の欠陥が増えて検出精度が低下する。一方、欠陥の検出レベルを上げると(スレショールドラインJを下げると)、多くのグレインが欠陥として検出されて欠陥の検出精度が低下する。
【0036】
これに対し、本実施形態では、検出器#1〜#4毎に検査用輝度値と比較用輝度値とを比較することなく、複数の検査用輝度値を合成して生成された検査用輝度合成値gI *(i)と複数の比較用輝度値を合成して生成された比較用輝度合成値gR *(i)とを比較することにより、グレイン等のノイズが誤って欠陥として検出されるおそれが低減され、逆に言えば検出されるべき欠陥が未検出になるおそれが低減され、これにより欠陥の検出精度の向上を図ることが可能となる。
【0037】
なお、図8において、スレショールドラインJは所定の条件に従って設定することができ、等価線LBからのオフセット量やその傾きなどは任意に設定することができる。
【0038】
また、上記した説明では、検査領域I内に欠陥がある場合について欠陥が精度よく検出されると説明したが、図8に示すように、等価線LBより下方に比較領域R用のスレショールドラインKを設定し、等価線LBとスレショールドラインKとの間の領域にない点を検出することで、比較領域R内の欠陥D2をも同時に精度よく検出することができる。
【0039】
以上の処理を、基板W上の全てのチップについて、例えば図3(a)に示す基板Wの左上のチップから順に繰り返すことで、全てのチップについて欠陥の検出が精度よく行われる。
【0040】
(第2実施形態)
次に、図10のフローチャートを参照して、第2実施形態に係る基板検査方法について説明する。
【0041】
本実施形態に係る基板検査方法は、基板W上のノイズの状態に応じて、欠陥を検出するための最適な検査方法を選択する選択方法を含んでいる。なお、本実施形態においても、図3(a)に示すように、基板W上に同一パターンを有する複数のチップが形成されている場合について考えている。
【0042】
この基板検査方法では、まず基板Wの検査を行うための検査方法の選択を、図10に示すように、ステップS20〜ステップS30で行う。そして、ステップS32において、選択された検査方法により基板Wの検査を行う。
【0043】
検査方法の選択では、ステップS20において、まず光源22からレーザー光を出射して基板W上の検査領域I及び比較領域Rを走査し、散乱光を4つの検出器#1〜#4により検出する。これにより、図4及び図5に示すような4つの検査用輝度値群及び4つの比較用輝度値群を取得する(輝度値群取得工程)。
【0044】
次に、ステップS22において、取得した4つの検査用輝度値群及び4つの比較用輝度値群に基づいて、検出器#1〜#4毎に検査領域I及び比較領域Rのそれぞれ対応する位置における検査用輝度値と比較用輝度値との差を求めて輝度値差群を生成する。例えば、図4(a)及び図5(a)を参照して説明すると、検出器#1についてそれぞれ対応する位置における検査用輝度値gI1(i)及び比較用輝度値gR1(i)を抽出し、これらの差をとることで、検出器#1についての輝度値差群を求める。これにより、チップ上のパターンがキャンセルされ、ノイズ情報のみを持ったデータ群となる。この輝度値差群の算出を全ての検出器#1〜#4について行い、4つの輝度値差群を取得する。次に、ステップS24において、生成した4つの輝度値差群に基づいて、輝度値差の標準偏差σを算出する(標準偏差算出工程)。
【0045】
なお、上記した説明では4つの検出器#1〜#4により4つの検査用輝度値群及び4つの比較用輝度値群を取得し、これらに基づいて4つの輝度値差群を算出してから輝度値差の標準偏差σを求めたが、これに限らず、少なくとも1つの検出器により1つの検査用輝度値群及び1つの比較用輝度値群を取得し、これらに基づいて1つの輝度値差群を算出して輝度値差の標準偏差σを求めてもよい。
【0046】
次に、ステップS26において、算出した標準偏差σが所定の基準値σ0よりも大きいか否か判断する。そして、標準偏差σが所定の基準値σ0よりも大きい場合は、ステップS28に進み、第1の検査方法を選択する。一方、標準偏差σが所定の基準値σ0以下の場合は、ステップS30に進み、第2の検査方法を選択する。このように、標準偏差σに応じて、基板W上の欠陥を検出するための複数種(ここでは2種類)の検査方法から一の検査方法を選択する(選択工程)。ここで、所定の基準値σ0はパラメータファイルにより指定できるが、通常のオペレーションでは所望の値が自動適用される。なお、この検査方法の選択は、通常、所定のロットを検査する際のセットアップ時に行われる。
【0047】
そして、ステップS32において、ステップS28で選択された第1の検査方法、あるいはステップS30で選択された第2の検査方法により、基板Wの検査を行う。ここで、第1の検査方法とは上記した第1実施形態で説明した基板検査方法である。この検査方法では、前述した通り、グレイン等のノイズからの散乱が大きい場合に、その影響を低減して感度よく欠陥を検出することができる。従って、検査領域Iと比較領域Rとの輝度値差の標準偏差σが大きい場合、すなわちグレイン等のノイズからの影響が大きい場合は、かかる影響を低減して感度よく欠陥の検出が可能な第1の検査方法により検査することで、欠陥の検出精度の向上を図ることができる。
【0048】
一方、第2の検査方法とは、従来技術でも説明した従来の基板検査方法である。この方法は、グレイン等のノイズからの影響が大きい場合に欠陥の検出精度の低下を招くおそれがあるが、グレイン等のノイズからの影響が小さいときには未だ有効な検査方法である。例えば、欠陥からの散乱光が弱く信号レベルが低いときや、CMP(化学的機械研磨処理)後のスクラッチのように散乱光に方向性がある場合にも上記第1の検査方法で検査を行うと、合成により必要な情報まで弱められ、欠陥の検出精度が低下するおそれがある。そこで、標準偏差σが小さくグレイン等のノイズからの影響が小さいときは、第2の検査方法により基板Wの検査を行うことで、欠陥の検出精度を高めることができる。
【0049】
ここで、従来の第2の検査方法について説明すると、第1の検査方法と同様に、光源22からレーザー光を出射して基板W上の検査領域I及び比較領域Rを走査し、基板W上で散乱された散乱光を4つの検出器#1〜#4により検出して4つの検査用輝度値群及び4つの比較用輝度値群を予め取得しておく。
【0050】
次に、検出器#1〜#4毎に検査用輝度値群及び比較用輝度値群から対応する位置iにおける検査用輝度値及び比較用輝度値を抽出し、輝度値差を求める。例えば、図4(a)及び図5(a)を参照して説明すると、それぞれ対応する位置における検査用輝度値gI1(i)及び比較用輝度値gR1(i)を抽出し、輝度値差を求める。この輝度値差の算出を全ての検出器#1〜#4について行う。そして、輝度値差の大きさと散乱光が検出された検出器数とに基づいて、位置iにおける欠陥の有無の判定を行う。この作業を検査領域I内の全ての検査位置iについて行うことで、検査対象のチップの検査が行われる。更に、これら一連の処理を基板W上の全てのチップについて、例えば図3(a)に示す基板Wの左上のチップから順に上記処理を繰り返すことで、全てのチップについて欠陥の検出が精度よく行われる。
【0051】
なお、本発明は上記した実施形態に限定されることなく種々の変更が可能である。
【0052】
例えば、基板検査装置10の検出器の数は、4つに限られず、少なくとも3つ以上あればよい。すなわち、検査用輝度合成値(比較用輝度合成値)を算出するための検査用輝度値(比較用輝度値)の数は、4つに限られず、少なくとも3つ以上あればよい。また、合成のための計算も、平均値やn乗根の算出に限られない。
【0053】
また、上記した第2実施形態では、標準偏差σに応じて2種類の方法より検査方法を選択したが、その値に応じて3種以上の方法より検査方法を選択するようにしてもよい。
【0054】
【発明の効果】
本発明によれば、欠陥の検出精度の向上を図ることが可能な基板検査方法及び基板検査方法の選択方法が提供される。
【図面の簡単な説明】
【図1】本実施形態に係る基板検査方法を実行するための基板検査装置の構成を模式的に示す図である。図1(a)は検出部の構成を示し、図1(b)はデータ解析部の構成を示す。
【図2】第1実施形態に係る基板検査方法を示すフローチャートである。
【図3】図3(a)は検査される基板を示す図であり、同一パターンを有するチップが複数形成されている様子を示している。図3(b)は、レーザー光により検査領域及び比較領域を走査する様子を説明する図である。
【図4】図4(a)〜(d)は、各検出器により検出して取得された検査領域の検査用輝度値群を説明する図である。
【図5】図5(a)〜(d)は、各検出器により検出して取得された比較領域の比較用輝度値群を説明する図である。
【図6】図6(a)〜(d)は、各検出器により検出して取得された検査用輝度値群(比較用輝度値群)の一例を検査位置(比較位置)毎にプロットしたグラフである。
【図7】図6(a)〜(d)に示す場合において、複数の検査用輝度値(比較用輝度値)を合成して得られた検査用輝度合成値(比較用輝度合成値)を、検査位置(比較位置)毎にプロットしたグラフである。
【図8】第1実施形態に係る基板検査方法により、それぞれ対応する位置における検査用輝度合成値と比較用輝度合成値とに基づいて欠陥の有無を判定する手法を説明するための図である。
【図9】従来の基板検査方法により、それぞれ対応する位置における検査用輝度値と比較用輝度値とに基づいて欠陥の有無を判定する手法を説明するための図である。
【図10】第2実施形態に係る基板検査方法を示すフローチャートである。
【符号の説明】
10…基板検査装置、20…検出部、22…光源、30…データ解析部、32…データ記憶部、34…演算部、36…表示部、I…検査領域、R…比較領域、…、#1〜#4…検出器、W…半導体基板。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate inspection method for detecting a defect on a substrate and a method for selecting a substrate inspection method.
[0002]
[Prior art]
2. Description of the Related Art As a method for detecting a defect such as dust or a pattern collapse on the surface of a semiconductor substrate, a method using dark field illumination is known. In the conventional substrate inspection method under dark field illumination, the following processing is performed.
[0003]
That is, first, under dark-field illumination, scattered light from the inspection position on the substrate and the corresponding comparison position are detected by a plurality of detectors arranged in different directions, and a plurality of inspection luminance values and a plurality of comparison luminance values are detected. Get the luminance value. Then, a luminance value difference between the luminance value for inspection and the luminance value for comparison is obtained for each detector.
[0004]
Here, in the inspection under dark field illumination, irregularities on the substrate surface are also sensitively detected in addition to defects, so if metal grains exist on the surface, such as a substrate after metal deposition or metal etching, It is necessary to distinguish between defects and grains.
[0005]
Typically, the number of detectors that detect scattered light from the grains is less than the number of detectors that detect scattered light from defects. For example, when scattered light is detected by four detectors, scattered light from grains is often detected by one to three detectors due to its shape, while scattered light from defects is three to four. Are often detected by the detector.
[0006]
Therefore, conventionally, based on the number of detectors from which scattered light is detected and the above-described luminance value difference, defects are detected separately from grains.
[0007]
[Problems to be solved by the invention]
However, in the above-described conventional board inspection method, since the intensity of scattered light from the grain increases as the grain increases, most of the grain is detected as a defect, and the accuracy of defect detection decreases. There was a fear.
[0008]
The present invention has been made in order to solve the above-described problems, and an object of the present invention is to provide a substrate inspection method and a method for selecting a substrate inspection method capable of improving the accuracy of defect detection.
[0009]
[Means for Solving the Problems]
The inventor has conducted intensive studies to achieve the above object. As a result, since the scattered light from the defect has relatively low directionality, there is not much difference in the luminance value detected by each detector. Focused on the fact that there was a large difference in the luminance values detected by the detectors because of high directionality. Then, by combining a plurality of brightness values and generating one brightness combined value, such as averaging a plurality of brightness values detected by a plurality of detectors, the brightness combined value based on the scattered light from the grains is reduced. It was found that the luminance composite value based on the scattered light from the defect could be maintained high. Therefore, it has been found that the defect can be detected with high sensitivity by performing the defect determination based on the luminance composite value. The present invention is based on such findings.
[0010]
The substrate inspection method according to the present invention includes a plurality of inspection positions obtained by detecting scattered light from an inspection position on a substrate and a corresponding comparison position by a plurality of detectors arranged in different directions under dark-field illumination. This is a board inspection method for detecting a defect based on an inspection luminance value and a plurality of comparison luminance values. This method includes a first synthesizing step of synthesizing a plurality of inspection luminance values to generate one inspection luminance synthesis value, and synthesizing a plurality of comparison luminance values to generate one comparison luminance synthesis value. And a defect determination step of determining the presence or absence of a defect at the inspection position based on the inspection luminance composite value and the comparison luminance composite value.
[0011]
In this inspection method, a plurality of inspection luminance values are combined to generate one inspection luminance combination value, and a plurality of comparison luminance values are combined to generate one comparison luminance combination value. According to the luminance composite value generated in this manner, the value can be reduced when the luminance is based on the scattered light from the grains, and can be maintained high when the luminance is based on the scattered light from the defect. Therefore, by determining a defect based on the luminance composite value for inspection and the luminance composite value for comparison, the defect can be detected with high sensitivity, and the accuracy of defect detection can be improved.
[0012]
In the board inspection method according to the present invention, in the first synthesizing step, a plurality of inspection luminance values are averaged to generate an inspection luminance composite value, and in the second synthesizing step, the plurality of comparison luminance values are averaged. It is preferable to generate a comparative luminance composite value in this way.
[0013]
The method for selecting a substrate inspection method according to the present invention includes a luminance value group for detecting scattered light from an inspection region and a comparison region on a substrate under dark-field illumination to obtain a luminance value group for inspection and a luminance value group for comparison. Obtaining the difference between the luminance value for inspection and the luminance value for comparison at a position corresponding to each of the inspection region and the comparative region, based on the luminance value group for inspection and the luminance value group for comparison, A standard deviation calculation step of generating and calculating a standard deviation of the luminance value difference based on the luminance value difference group, and one inspection method from a plurality of inspection methods for detecting a defect on the substrate according to the standard deviation. And a selecting step of selecting.
[0014]
In this selection method, it is possible to improve the defect detection accuracy by selecting an optimal inspection method for detecting a defect on a substrate according to the standard deviation of the luminance value difference, that is, the magnitude of the noise. It becomes.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description. Also, the dimensional ratios in the drawings do not always match those described.
[0016]
FIG. 1 is a diagram schematically illustrating a configuration of a substrate inspection apparatus (hereinafter, also simply referred to as an inspection apparatus) 10 for performing a substrate inspection method according to an embodiment of the present invention. FIG. 1A shows the configuration of the
[0017]
The
[0018]
In addition, the
[0019]
As shown in FIG. 1B, the
[0020]
A board inspection method using the above
[0021]
(1st Embodiment)
The substrate inspection method according to the first embodiment will be described with reference to the flowchart in FIG.
[0022]
First, a laser beam is emitted from the
[0023]
When obtaining four inspection brightness value groups and four comparison brightness value groups, as shown by arrows in FIG. 3B, the chip to be inspected and the chip to be compared are scanned with a laser beam to obtain scattered light. At a predetermined sampling cycle by the four
[0024]
FIG. 4 is a diagram for explaining a test luminance value group. As shown in FIGS. 4A to 4D, an inspection luminance value g is acquired for each detector in association with each inspection position on the inspection area I, whereby one detection luminance value group is obtained. Is configured. For example, as shown in FIG. 4A, the
[0025]
FIG. 5 is a diagram for explaining a comparative brightness value group. As shown in FIGS. 5A to 5D, a comparison luminance value g is acquired for each detector in association with each comparison position on the comparison region R, thereby obtaining one comparison luminance value group. Is configured. For example, as shown in FIG. 5A, the
[0026]
Then, a defect inspection is performed based on the data obtained in advance and stored in the
[0027]
First, as shown in FIG.R *(I) is generated (step S10). In the generation of the comparative luminance composite value, the comparative luminance value g at the i-th comparative position i from each of the four comparative luminance value groups.R1(I) -gR4(I) is extracted. This comparison position i corresponds to the inspection position i in the inspection area I. Then, the four comparative luminance values are combined to form one comparative luminance composite value g.R *Generate (i). Here, “synthesis” refers to generating a single luminance value by reflecting the variation in the comparative luminance value at the same comparison position acquired by the n detectors. For example, it means obtaining an average value of n comparison luminance values, or obtaining an nth root by multiplying the n comparison luminance values. Further, a luminance value difference between the average value or the nth root obtained in this way and the luminance value under another dark field illumination acquired by the
[0028]
Next, as shown in FIG. 2, a test luminance composite value is generated (step S12). In the generation of the inspection luminance composite value, as shown in FIG. 4, the inspection luminance value g at the i-th inspection position i from the four inspection luminance value groups.I1(I) -gI4(I) is extracted. This inspection position i corresponds to the comparison position i in the comparison region R. Then, these four test luminance values are combined to form one test luminance composite value g.I *Generate (i). Here, “synthesis” refers to generating one luminance value by reflecting the degree of variation of the inspection luminance value at the same inspection position acquired by the n detectors. For example, this means obtaining an average value of n inspection luminance values, or obtaining an nth root by multiplying the n inspection luminance values. Further, a luminance value difference between the average value or the nth root obtained in this way and the luminance value under another dark field illumination acquired by the
[0029]
Note that the above-described “combining” processing will be visually described with reference to FIGS. 6 and 7. FIGS. 6A to 6D show an example of an inspection luminance value group (or a comparison luminance value group) detected by each of the
[0030]
As shown in FIG. 6, since the scattered light from the defect has low directionality, there is not much difference between the luminance values detected by the
[0031]
Next, the test luminance composite value g thus generatedI *(1) -gI *(N) and comparative luminance composite value gR *(1) -gR *From (n), the corresponding test luminance composite values gI *(I) and luminance composite value g for comparisonR *(I) is extracted and the extracted test luminance composite value gI *(I) and comparative luminance composite value gR *Based on (i), the presence or absence of a defect at each inspection position i in the inspection area I is determined (step S14).
[0032]
The process in step S14 will be described with reference to FIG. In FIG. 8, the horizontal axis represents the luminance composite value g of the comparison region R.R *(I), and the vertical axis represents the luminance composite value g of the inspection area I.I *(I). Since the plurality of chips provided on the substrate W have the same pattern, the i-th inspection position i in the inspection region I and the i-th comparison position i in the comparison region R corresponding thereto are different. , Inspection luminance composite value gI *(I) and comparative luminance composite value gR *(I) is basically the same value. Therefore, the corresponding test luminance composite values gI *(I) and comparative luminance composite value gR *When a point is plotted in FIG. 8 based on (i), the point is basically represented by an equivalent line LBCome on.
[0033]
However, when there is a defect at the inspection position i, the inspection luminance composite value gI *(I) is a comparative luminance composite value g for a comparative position i having no defect.R *The value is much larger than (i), and the points are plotted in FIG.1As shown in FIG.BDivergence from. Therefore, the point plotted as the point D1 is the threshold line J and the equivalent line LBIf it is not between them, this is detected as a defect.
[0034]
In the present embodiment, as described with reference to FIG. 7, since the influence of noise such as grains is reduced, the luminance composite value g for inspection based on the scattered light from the grains and the like is used.I *(I) and comparative luminance composite value gR *When a point is plotted in FIG. 8 based on (i), the point N is equivalent to the equivalent line LBDeviation from is small.
[0035]
On the other hand, according to the conventional method, since the inspection luminance value and the comparison luminance value are compared for each of the
[0036]
On the other hand, in the present embodiment, the inspection luminance generated by combining a plurality of inspection luminance values without comparing the inspection luminance value with the comparison luminance value for each of the
[0037]
In FIG. 8, the threshold line J can be set according to a predetermined condition, and the equivalent line LBThe offset amount and the inclination thereof can be arbitrarily set.
[0038]
Further, in the above description, it has been described that a defect is detected with high accuracy when there is a defect in the inspection area I. However, as shown in FIG.BA threshold line K for the comparison area R is set below and the equivalent line LBBy detecting a point that is not in the area between the threshold line K and the threshold line K, the defect D in the comparison area R is detected.2Can also be accurately detected at the same time.
[0039]
By repeating the above process for all the chips on the substrate W, for example, in order from the upper left chip of the substrate W shown in FIG.
[0040]
(2nd Embodiment)
Next, a substrate inspection method according to the second embodiment will be described with reference to the flowchart in FIG.
[0041]
The substrate inspection method according to the present embodiment includes a selection method for selecting an optimal inspection method for detecting a defect according to the state of noise on the substrate W. In this embodiment, a case is considered in which a plurality of chips having the same pattern are formed on a substrate W as shown in FIG.
[0042]
In this substrate inspection method, first, an inspection method for inspecting the substrate W is selected in steps S20 to S30 as shown in FIG. Then, in step S32, the substrate W is inspected by the selected inspection method.
[0043]
In the selection of the inspection method, in step S20, first, laser light is emitted from the
[0044]
Next, in step S22, based on the acquired four inspection luminance value groups and the four comparison luminance value groups, at each of the positions corresponding to the inspection region I and the comparison region R for each of the
[0045]
In the above description, four detector brightness value groups and four comparison brightness value groups are obtained by the four
[0046]
Next, in step S26, the calculated standard deviation σ is set to a predetermined reference value σ0It is determined whether it is greater than. The standard deviation σ is equal to a predetermined reference value σ0If it is larger, the process proceeds to step S28, and the first inspection method is selected. On the other hand, the standard deviation σ is a predetermined reference value σ0In the following cases, the process proceeds to step S30, and the second inspection method is selected. As described above, one inspection method is selected from a plurality of (in this case, two) inspection methods for detecting a defect on the substrate W according to the standard deviation σ (selection step). Here, a predetermined reference value σ0Can be specified by a parameter file, but in normal operation the desired value is automatically applied. The selection of the inspection method is usually performed at the time of set-up when inspecting a predetermined lot.
[0047]
Then, in step S32, the substrate W is inspected by the first inspection method selected in step S28 or the second inspection method selected in step S30. Here, the first inspection method is the substrate inspection method described in the first embodiment. In this inspection method, as described above, when scattering from noise such as grains is large, the influence can be reduced and a defect can be detected with high sensitivity. Therefore, when the standard deviation σ of the luminance value difference between the inspection area I and the comparison area R is large, that is, when the influence from noise such as grain is large, the influence can be reduced and the defect can be detected with high sensitivity. Inspection by the
[0048]
On the other hand, the second inspection method is a conventional substrate inspection method described in the related art. This method may cause a decrease in defect detection accuracy when the influence from noise such as grain is large, but is still an effective inspection method when the influence from noise such as grain is small. For example, when the scattered light from the defect is weak and the signal level is low, or when the scattered light has directionality such as a scratch after CMP (chemical mechanical polishing), the inspection is performed by the first inspection method. Then, necessary information may be weakened by the synthesis, and the accuracy of defect detection may be reduced. Therefore, when the standard deviation σ is small and the influence from noise such as grains is small, the accuracy of detecting a defect can be improved by inspecting the substrate W by the second inspection method.
[0049]
Here, the second conventional inspection method will be described. As in the first inspection method, laser light is emitted from the
[0050]
Next, a luminance value for inspection and a luminance value for comparison at a corresponding position i are extracted from the luminance value group for inspection and the luminance value group for comparison for each of the
[0051]
Note that the present invention is not limited to the above-described embodiment, and various changes can be made.
[0052]
For example, the number of detectors of the
[0053]
Further, in the above-described second embodiment, an inspection method is selected from two types of methods according to the standard deviation σ, but an inspection method may be selected from three or more types of methods according to the value.
[0054]
【The invention's effect】
According to the present invention, there is provided a substrate inspection method and a method for selecting a substrate inspection method capable of improving the accuracy of defect detection.
[Brief description of the drawings]
FIG. 1 is a diagram schematically illustrating a configuration of a substrate inspection apparatus for executing a substrate inspection method according to an embodiment. FIG. 1A shows the configuration of the detection unit, and FIG. 1B shows the configuration of the data analysis unit.
FIG. 2 is a flowchart illustrating a board inspection method according to the first embodiment.
FIG. 3A is a diagram showing a substrate to be inspected, and shows a state in which a plurality of chips having the same pattern are formed. FIG. 3B is a diagram illustrating a state in which the inspection region and the comparison region are scanned by the laser light.
FIGS. 4A to 4D are diagrams illustrating a test luminance value group of a test area detected and acquired by each detector.
FIGS. 5A to 5D are diagrams illustrating a comparative brightness value group of a comparison area detected and acquired by each detector.
6 (a) to 6 (d) plot an example of an inspection luminance value group (comparison luminance value group) detected and obtained by each detector for each inspection position (comparison position). It is a graph.
FIGS. 7A to 7D show a test luminance composite value (comparative luminance composite value) obtained by synthesizing a plurality of test luminance values (comparative luminance values) in the cases shown in FIGS. And a graph plotted for each inspection position (comparison position).
FIG. 8 is a diagram for explaining a method of determining the presence or absence of a defect based on the combined luminance for inspection and the combined luminance for comparison at the corresponding positions by the board inspection method according to the first embodiment. .
FIG. 9 is a diagram for explaining a method of determining the presence or absence of a defect based on an inspection luminance value and a comparison luminance value at corresponding positions by a conventional substrate inspection method.
FIG. 10 is a flowchart illustrating a board inspection method according to a second embodiment.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記複数の検査用輝度値を合成して一の検査用輝度合成値を生成する第1の合成工程と、
前記複数の比較用輝度値を合成して一の比較用輝度合成値を生成する第2の合成工程と、
前記検査用輝度合成値と前記比較用輝度合成値に基づいて、前記検査位置における欠陥の有無を判定する欠陥判定工程と、
を備えることを特徴とする基板検査方法。A plurality of inspection luminance values and a plurality of comparison values obtained by detecting scattered light from an inspection position on a substrate and a corresponding comparison position on the substrate under dark field illumination by a plurality of detectors arranged in different directions. A board inspection method for detecting a defect based on a luminance value,
A first combining step of combining the plurality of test luminance values to generate one test luminance composite value;
A second combining step of combining the plurality of comparative brightness values to generate one comparative brightness combined value;
A defect determination step of determining the presence or absence of a defect at the inspection position based on the inspection luminance composite value and the comparison luminance composite value;
A substrate inspection method, comprising:
前記検査用輝度値群及び前記比較用輝度値群に基づいて、前記検査領域及び前記比較領域のそれぞれ対応する位置における検査用輝度値と比較用輝度値との差を求めて輝度値差群を生成し、該輝度値差群に基づいて輝度値差の標準偏差を算出する標準偏差算出工程と、
前記標準偏差に応じて前記基板上の欠陥を検出するための複数種の検査方法から一の検査方法を選択する選択工程と、
を備えることを特徴とする基板検査方法の選択方法。A luminance value group acquiring step of detecting scattered light from the inspection region and the comparison region on the substrate under dark field illumination to acquire a luminance value group for inspection and a luminance value group for comparison,
Based on the inspection luminance value group and the comparison luminance value group, a difference between the inspection luminance value and the comparison luminance value at a position corresponding to each of the inspection region and the comparison region is calculated to obtain a luminance value difference group. Generating a standard deviation calculating step of calculating a standard deviation of the luminance value difference based on the luminance value difference group,
A selecting step of selecting one inspection method from a plurality of types of inspection methods for detecting a defect on the substrate according to the standard deviation,
A method for selecting a substrate inspection method, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002223826A JP2004061447A (en) | 2002-07-31 | 2002-07-31 | Substrate inspection method and selection means of substrate inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002223826A JP2004061447A (en) | 2002-07-31 | 2002-07-31 | Substrate inspection method and selection means of substrate inspection method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004061447A true JP2004061447A (en) | 2004-02-26 |
Family
ID=31943486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002223826A Pending JP2004061447A (en) | 2002-07-31 | 2002-07-31 | Substrate inspection method and selection means of substrate inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004061447A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008058239A (en) * | 2006-09-01 | 2008-03-13 | Hitachi High-Technologies Corp | Surface inspection method and surface inspection apparatus |
JP2009283917A (en) * | 2008-04-23 | 2009-12-03 | Hitachi High-Technologies Corp | Defect observation method and defect observation device |
US8314930B2 (en) | 2007-05-31 | 2012-11-20 | Hitachi High-Technologies Corporation | Inspection device and inspection method |
US8958076B2 (en) | 2010-12-27 | 2015-02-17 | Hitachi High-Technologies Corporation | Surface shape measuring apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961142A (en) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | Inspecting device of defect |
JP2002188999A (en) * | 2000-12-21 | 2002-07-05 | Hitachi Ltd | Detector and method for detecting foreign matter and defect |
-
2002
- 2002-07-31 JP JP2002223826A patent/JP2004061447A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961142A (en) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | Inspecting device of defect |
JP2002188999A (en) * | 2000-12-21 | 2002-07-05 | Hitachi Ltd | Detector and method for detecting foreign matter and defect |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008058239A (en) * | 2006-09-01 | 2008-03-13 | Hitachi High-Technologies Corp | Surface inspection method and surface inspection apparatus |
US8314930B2 (en) | 2007-05-31 | 2012-11-20 | Hitachi High-Technologies Corporation | Inspection device and inspection method |
JP2009283917A (en) * | 2008-04-23 | 2009-12-03 | Hitachi High-Technologies Corp | Defect observation method and defect observation device |
US8731275B2 (en) | 2008-04-23 | 2014-05-20 | Hitachi High-Technologies Corporation | Method and apparatus for reviewing defects |
US8958076B2 (en) | 2010-12-27 | 2015-02-17 | Hitachi High-Technologies Corporation | Surface shape measuring apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6342046B2 (en) | Generation of wafer inspection processes using bit defects and virtual inspection | |
US9721337B2 (en) | Detecting defects on a wafer using defect-specific information | |
JP5097335B2 (en) | Process variation monitoring system and method | |
JP3290643B2 (en) | Apparatus and method for inspecting defects on a workpiece surface | |
JP4776308B2 (en) | Image defect inspection apparatus, image defect inspection system, defect classification apparatus, and image defect inspection method | |
US6798504B2 (en) | Apparatus and method for inspecting surface of semiconductor wafer or the like | |
WO1995003540A1 (en) | Pattern elimination process for surface inspection | |
TWI625806B (en) | Metrology optimized inspection | |
JP4711570B2 (en) | Pattern inspection method and inspection apparatus | |
JP4733154B2 (en) | Foreign matter inspection method and foreign matter inspection device | |
US20100315626A1 (en) | Optical apparatus for defect inspection | |
JP2006284433A (en) | Device and method for visual examination | |
JP2004177139A (en) | Support program for preparation of inspection condition data, inspection device, and method of preparing inspection condition data | |
KR100814410B1 (en) | Method for defect inspection of substrate having semiconductor device | |
CN109075094B (en) | System and method for wafer inspection with noise boundary threshold | |
US8358406B2 (en) | Defect inspection method and defect inspection system | |
JP2004061447A (en) | Substrate inspection method and selection means of substrate inspection method | |
JP2996263B2 (en) | Optimal threshold value determination method for foreign object detection | |
JP2003240723A (en) | Method and apparatus for examining defect | |
KR102586394B1 (en) | Cell-to-cell comparison method | |
JP2007047122A (en) | Image defect inspection device, defect classification device, and image defect inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |