JP2004046249A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP2004046249A JP2004046249A JP2003353997A JP2003353997A JP2004046249A JP 2004046249 A JP2004046249 A JP 2004046249A JP 2003353997 A JP2003353997 A JP 2003353997A JP 2003353997 A JP2003353997 A JP 2003353997A JP 2004046249 A JP2004046249 A JP 2004046249A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- pixel
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は液晶表示装置に係り、特に画素部開口率の高いアクティブマトリックス型の液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and particularly to an active matrix type liquid crystal display device having a high aperture ratio of a pixel portion.
液晶表示装置は、薄型、低消費電力等の特徴を生かして、テレビあるいはグラフィックディスプレイなどの表示素子として盛んに利用されている。 (4) Liquid crystal display devices are actively used as display elements such as televisions and graphic displays, taking advantage of features such as thinness and low power consumption.
中でも、薄膜トランジスタ(Thin Film Transistor;以下、TFTと略称)をスイッチング素子として用いたアクティブマトリックス型液晶表示装置は、高速応答性に優れ、高精細化に適しており、ディスプレイ画面の高画質化、大型化、カラー画像化を実現するものとして注目されている。 Among them, an active matrix type liquid crystal display device using a thin film transistor (hereinafter abbreviated as TFT) as a switching element is excellent in high-speed response, suitable for high definition, high image quality of a display screen, large size. And color imaging are attracting attention.
このアクティブマトリックス型液晶表示装置の表示素子部分は、一般的にTFTのようなスイッチング用アクティブ素子とこれに接続された画素電極が配設されたアクティブ素子アレイ基板と、これに対向して配置される対向電極が形成された対向基板と、これら基板間に挟持される液晶組成物と、さらに各基板の外表面側に貼設される偏光板とからその主要部分が構成されている。 The display element portion of this active matrix type liquid crystal display device is generally provided with an active element array substrate on which a switching active element such as a TFT and a pixel electrode connected thereto are disposed, and an active element array substrate opposed thereto. The main part is composed of a counter substrate on which counter electrodes are formed, a liquid crystal composition sandwiched between these substrates, and a polarizing plate stuck on the outer surface side of each substrate.
このようなアクティブマトリックス型液晶表示装置は、画素電極と対向電極と、これら両電極の間に挟持された液晶層とで各画素ごとに液晶画素セルが形成される。 In such an active matrix type liquid crystal display device, a liquid crystal pixel cell is formed for each pixel by a pixel electrode, a counter electrode, and a liquid crystal layer sandwiched between these electrodes.
画素電極に印加する電圧を変化させることによってその液晶画素セルの液晶分子の光学的状態を変化させて、画面に画像を表示する。その画素電極の外側の領域のいわゆる非画素部に存在している液晶層については、映像信号電圧に対応した電界は印加されない。このため、これら非画素領域は光学的に遮蔽される。 (4) By changing the voltage applied to the pixel electrode, the optical state of the liquid crystal molecules of the liquid crystal pixel cell is changed to display an image on a screen. An electric field corresponding to a video signal voltage is not applied to a liquid crystal layer existing in a so-called non-pixel portion outside a pixel electrode. Therefore, these non-pixel regions are optically shielded.
このように、画素電極が形成された画素部の電界を変化させることで、その画素部の液晶層の光学的状態を変化させて表示を行なう。 (4) As described above, by changing the electric field of the pixel portion where the pixel electrode is formed, the optical state of the liquid crystal layer of the pixel portion is changed to perform display.
液晶層のうち、画素電極と対向電極との間に挟持されて表示に関与する部分の液晶分子は、理論上では上記のように画素電極から印加される電界のみを正確に受けて光学的状態が変化するはずである。 In the liquid crystal layer, the liquid crystal molecules of the part involved in display sandwiched between the pixel electrode and the counter electrode theoretically receive only the electric field applied from the pixel electrode as described above, and are in an optical state. Should change.
しかしながら、そのような各画素ごとの液晶画素セルは実際上、画素電極とその周囲に配設された信号線や走査線との間に発生する電界の影響を受けて、特に画素電極の周縁部付近の液晶分子が反転した状態となる、いわゆるエッジリバース現象を発生するという問題がある。 However, such a liquid crystal pixel cell for each pixel is actually affected by an electric field generated between the pixel electrode and a signal line or a scanning line disposed around the pixel electrode. There is a problem that a so-called edge reverse phenomenon occurs in which liquid crystal molecules in the vicinity are inverted.
即ち、このような画素電極の周縁部付近(つまり各画素部の周縁部)に存在する液晶分子は、映像信号に対応して画素電極から印加される映像信号電圧に正確に対応した電界の他に、信号線や走査線との間に発生する電界の影響を受けるため、画像を表示した際に映像信号に正確に対応した光学的状態とはならない。このため、画素部の周縁部で光が漏れるなどしてコントラストが低下し、画面の表示品質を著しく低下させるという問題がある。 That is, the liquid crystal molecules existing near the peripheral portion of the pixel electrode (that is, the peripheral portion of each pixel portion) have an electric field precisely corresponding to the video signal voltage applied from the pixel electrode in response to the video signal. In addition, since an image is affected by an electric field generated between the signal line and the scanning line, the optical state does not accurately correspond to a video signal when an image is displayed. For this reason, there is a problem that the contrast is reduced due to light leakage at the peripheral portion of the pixel portion, and the display quality of the screen is significantly reduced.
このような画素部の周縁部での光の漏れ等の現象に起因したコントラスト低下を防ぐことを企図して、図10に示すように、画素電極1の周縁部の配線、特に信号線2および走査線3と画素電極1との間に、数μm程度の隙間を設け、さらに画素電極1の外側つまり非画素領域およびエッジリバースを発生する領域には、重複するようにブラックマトリックス4を形成する、という方策が提案されている。このブラックマトリックス4によって、光シャッタとして正確には機能しない領域が光学的に遮蔽されて、画面の表示品質を向上することができる。
In order to prevent a decrease in contrast due to a phenomenon such as light leakage at the peripheral portion of the pixel portion, as shown in FIG. A gap of about several μm is provided between the
しかしながら、表示品質の向上を目的として形成するブラックマトリックス4も、遮光領域が増加することで表示装置の光利用効率の低下を招くという別の側面を持つ。それ故、ブラックマトリックス4の面積を増加させることは、液晶表示装置の全体の消費電力増加に結びつく傾向にある。従って、表示品質と光利用効率とを同時に向上するには、各液晶画素セルを駆動(制御)するための画素電極1の有効面積を拡大する一方で、十分な遮光効果を確保しつつ遮光領域の面積は小さくすることが必要である。このようにして画素部開口率をできるだけ大きくすることが必要である。
However, the
そのような画素部開口率を向上する方策の一つとして、隣り合った2行の補助容量線を1本の補助容量線5で兼用する方法が提案されている。図11は、このような従来の液晶表示装置の概要を示す図、図12はその等価回路図である。
(4) As one of the measures for improving the aperture ratio of the pixel portion, a method has been proposed in which two adjacent storage capacitor lines are shared by one
これにより、表示領域内の走査線3と平行な方向の配線つまり走査線3と補助容量線5との総本数は図10に示した液晶表示装置と比較して3/4となるため、画素部開口率を向上することが出来る。
As a result, the total number of wirings in the direction parallel to the
しかしながら、上記の構成においても、画素電極1とその周辺の走査線3や信号線2などとの間に発生する電界の影響を避けるために、特に画素電極1と走査線3との間などに一定の間隔を設ける必要がある。また、走査線3が2行ずつ隣り合うように配列されるため、短絡不良等を回避する必要上、それら隣り合う2本の走査線3どうしの間をある程度以上には近接して配置することが困難であり、場合によってはそれら走査線3どうしの間の距離の分、むしろ画素部開口率を低下させてしまうという問題がある。
However, even in the above configuration, in order to avoid the influence of the electric field generated between the
画素部開口率の向上を企図したもう一つの方策として、図13、図14に示すように、補助容量線5と走査線3とを1本の配線6で兼用する方法が提案されている。
As another measure for improving the aperture ratio of the pixel portion, a method has been proposed in which the
これにより、表示領域内の走査線方向(つまり図13中の横方向)の配線の総本数が従来方式の1/2となるため、上記の液晶表示装置と比較してさらに画素部開口率を向上することが可能と考えられる。 As a result, the total number of wirings in the scanning line direction (that is, the horizontal direction in FIG. 13) in the display area is の that of the conventional method, so that the aperture ratio of the pixel portion is further reduced as compared with the above-described liquid crystal display device. It is thought that it can be improved.
しかしながら、上記の液晶表示装置の場合、配線6に付随する一行分の補助容量Csは、走査パルス印加時には全て寄生容量として働くことになるため、走査線3として機能する際の配線6の電気的な時定数が大きくなって、水平ブランキング期間内で画素スイッチング素子である画素部TFT素子7の駆動を行ごとに切り換える実用的なスイッチングスピードが得られないという問題がある。
However, in the case of the above-described liquid crystal display device, the auxiliary capacitance Cs for one row attached to the
さらには、画素電極1の図13中左右端部には画素部TFT素子7のON・OFF動作を繰り返すための急峻な走査パルスが印加される走査線3が配置されており、この走査線3と画素電極1との間の電界の相互作用によって液晶分子(図示省略)がエッジリバースを発生しやすい状態となる。従って、これら走査線3(前記したように補助容量線5と兼用)と画素電極1との間には一定の間隔を設ける必要があり、それ以上に近接させることはできない。従って、このような走査線3と補助容量線5とを兼用する配線6を採用した場合でも、開口率の向上はすでに限界にきており、それ以上の向上は困難であるという問題がある。
Further, a
また、走査線3と補助容量線5とが兼用されているため、この兼用の配線6が補助容量Csとして機能するためには画素部TFT素子7のOFF信号が配線6に印加された状態でなくてはならない。
Further, since the
例えば、上記の補助容量Csとして画素部TFT素子7と同極性の半導体層で形成されたMOS型の容量を用いた場合、画素TFT素子7のOFF信号では十分なゲート電圧が確保できないため、絶縁膜と半導体層との界面に反転層を形成することが困難であり、このMOS型の容量を効果的に機能させることが不可能となる。そのため、図11に示したような構造の従来の液晶表示装置では、駆動用の電圧を印加することが必要なMOS型の容量は用いることができない。従ってこれとは別の材料および構造の容量を採用せざるを得ず、その構造および製造プロセスが大幅に煩雑化するという問題がある。
For example, when a MOS-type capacitor formed of a semiconductor layer having the same polarity as that of the pixel
さらには、上記の3つの従来の構造の液晶表示装置に共通の問題として、ブラックマトリクスを設計する際に各工程での種々の精度を考慮して設計しなくてはならないという問題がある。 Furthermore, as a problem common to the above three conventional liquid crystal display devices, there is a problem that when designing a black matrix, it is necessary to design in consideration of various precisions in each step.
特に、対向基板上にブラックマトリックスが形成された液晶表示装置の場合、ブラックマトリックスの加工精度以外にもセル製造工程におけるアクティブ素子アレイ基板と対向基板との合わせ精度をも考慮する必要があり、その誤差を見込んだマージンを考慮に入れてあらかじめ面積を最低必要面積よりも拡大してブラックマトリックスの設計を行なわねばならない。その結果、液晶表示装置の開口率が必要以上に低下するという問題があった。 In particular, in the case of a liquid crystal display device in which a black matrix is formed on a counter substrate, it is necessary to consider not only the processing accuracy of the black matrix but also the alignment accuracy of the active element array substrate and the counter substrate in the cell manufacturing process. The black matrix must be designed by expanding the area in advance from the minimum required area in consideration of a margin in which an error is considered. As a result, there is a problem that the aperture ratio of the liquid crystal display device is unnecessarily reduced.
本発明はこのような問題を解決するために成されたもので、その目的は、画素部開口率の向上と表示品質の向上とを両立させて、高輝度でコントラスト比が高く、かつ高品質な画像表示を実現できる液晶表示装置を提供することにある。 The present invention has been made in order to solve such a problem, and an object of the present invention is to achieve high luminance, high contrast ratio, and high quality by simultaneously improving the aperture ratio of the pixel portion and the display quality. It is an object of the present invention to provide a liquid crystal display device capable of realizing an image display.
本発明の液晶表示装置は、基板上に互いに交差するように配列された複数行の走査配線と複数列の信号配線と前記走査配線および前記信号配線に接続されたスイッチング素子と該スイッチング素子ごとに接続された画素電極と、前記スイッチング素子の出力端に接続された補助容量とが形成されたスイッチング素子アレイ基板と、前記スイッチング素子アレイ基板に間隙を有して対向配置される対向電極が形成された対向基板と、前記スイッチング素子アレイ基板と前記対向基板との間に封入された液晶組成物と、を有する液晶表示装置において、前記走査配線は、前記画素電極を横切る位置に形成され、前記補助容量は、前記スイッチング素子の出力端と接続された電極層と、この電極層に絶縁層を介して対向し前記走査配線と同じ層として走査配線に沿って配置される補助容量線との対向部分で形成され、前記補助容量線は、前記信号配線に沿った方向に列設され互いに隣接する前記画素電極の各々の一辺と重複配置されることにより前記隣接する画素電極の間隙を遮光することを特徴としている。 The liquid crystal display device of the present invention includes a plurality of rows of scanning wirings and a plurality of columns of signal wirings arranged so as to intersect with each other on a substrate, switching elements connected to the scanning wirings and the signal wirings, and each of the switching elements. A switching element array substrate on which a connected pixel electrode and an auxiliary capacitor connected to an output terminal of the switching element are formed; and a counter electrode disposed to face the switching element array substrate with a gap therebetween. And a liquid crystal composition sealed between the switching element array substrate and the counter substrate, wherein the scanning line is formed at a position crossing the pixel electrode, The capacitor has an electrode layer connected to the output terminal of the switching element, and an electrode layer facing the electrode layer via an insulating layer and the same layer as the scanning wiring. The storage capacitor line is formed at a portion opposing a storage capacitor line disposed along the scanning line, and the storage capacitor line is arranged in a row along the signal line and overlaps with one side of each of the pixel electrodes adjacent to each other. By doing so, the gap between the adjacent pixel electrodes is shielded from light.
また、上記の液晶表示装置において、前記スイッチング素子が、絶縁層を介して前記信号配線と重複する平面的位置に形成されたことを特徴としている。 In addition, in the above liquid crystal display device, the switching element is formed at a planar position overlapping with the signal wiring via an insulating layer.
また、上記の液晶表示装置において、前記スイッチング素子に接続された走査配線の行と、該スイッチング素子に接続された画素電極の行とが、異なる行であることを特徴としている。 In addition, in the above liquid crystal display device, a row of the scanning wiring connected to the switching element and a row of the pixel electrode connected to the switching element are different rows.
また、上記いずれかに記載の液晶表示装置において、前記信号配線が、前記画素電極の前記信号配線と平行な方向の辺を含む端部に対して絶縁層を介して対向するように形成されたことを特徴としている。 Further, in the liquid crystal display device according to any one of the above, the signal wiring is formed to face an end of the pixel electrode including a side in a direction parallel to the signal wiring via an insulating layer. It is characterized by:
また、上記いずれかに記載の液晶表示装置において、前記走査配線および前記信号配線に接続されて各行ごとの画素電極又は各画素電極ごとに映像信号電圧の極性を切り換えて書き込む液晶駆動回路とを具備することを特徴としている。 The liquid crystal display device according to any one of the above, further comprising a liquid crystal drive circuit connected to the scanning wiring and the signal wiring and switching and writing the polarity of a video signal voltage for each pixel electrode for each row or each pixel electrode. It is characterized by doing.
(作用)本発明によれば、補助容量線を画素電極の端部と一部重複するように形成することにより、これをブラックマトリックスの一部として併用することができ、アレイ工程、セル工程での位置合わせズレによる画素部開口率の低下を解消することができる。 (Function) According to the present invention, the auxiliary capacitance line is formed so as to partially overlap with the end of the pixel electrode, and this can be used as a part of the black matrix. Can reduce the decrease in the aperture ratio of the pixel portion due to the misalignment.
また、一般にほぼ矩形状である画素電極の、周縁部(周囲のエッジ部)における液晶分子の姿勢を、補助容量線によって定電位で安定な状態に維持することができ、エッジリバースの発生に起因した表示品質の低下を防ぐことができる。 In addition, the posture of the liquid crystal molecules at the peripheral portion (peripheral edge portion) of the generally rectangular pixel electrode can be maintained in a stable state at a constant potential by the auxiliary capacitance line, resulting in the occurrence of edge reverse. This can prevent the display quality from deteriorating.
また、画素部スイッチング素子である例えばp−SiTFTやa−SiTFTを信号配線で遮光するように配置することによって、そのスイッチング素子への光入射に起因した光リークの発生などの悪影響を解消することができる。また、画素開口部へのスイッチング素子の張り出しを防ぐことができ、画素部開口率をさらに向上させることができる。 In addition, by arranging a pixel-port switching element, for example, a p-SiTFT or an a-SiTFT so as to block light with a signal wiring, it is possible to eliminate adverse effects such as light leakage caused by light incident on the switching element. Can be. In addition, it is possible to prevent the switching element from protruding into the pixel opening, and it is possible to further improve the pixel opening ratio.
また、スイッチング素子に接続された走査線の行と、そのスイッチング素子に接続された画素電極の行とを、異なる行とすることにより、書き込み中の画素電極と、動作中の走査線とが重複した一本の配線であるという状態を避けることができ、走査線の駆動に伴なった突き抜け電圧の発生を防いで、表示品質の向上と信頼性の向上とを実現できる。 In addition, by setting the row of the scanning line connected to the switching element and the row of the pixel electrode connected to the switching element to different rows, the pixel electrode being written and the scanning line being operated overlap. Thus, it is possible to avoid the state of being a single wiring, prevent the generation of a punch-through voltage due to the driving of the scanning line, and realize an improvement in display quality and an improvement in reliability.
また、信号配線をブラックマトリックスの一部として併用することによって、アレイ工程、セル工程での合わせズレに起因した画素部開口率の低下を防ぎ、さらに信号配線と補助容量線でブラックマトリックスとしての機能を全て果たすことが可能となり、新たに遮光層を形成する必要がなくなる。よって液晶表示装置の製造工程を大幅に簡略化することができる。 In addition, by using the signal wiring as part of the black matrix, it is possible to prevent a decrease in the aperture ratio of the pixel area due to misalignment in the array process and the cell process, and to function as a black matrix with the signal wiring and auxiliary capacitance lines. Can be achieved, and it is not necessary to newly form a light shielding layer. Therefore, the manufacturing process of the liquid crystal display device can be greatly simplified.
また、表示領域内の画素への映像信号の供給に際し、各行もしくは各ドット単位で極性を切り替えて信号を供給することによって、表示領域内の信号配線の電位を、1フィールド期間の平均で、補助容量線の電位もしくは対向基板の電位と同電位に保つことが可能となる。従って、表示領域内の各配線群の電位が1フィールド期間において平均的に一定電位となり、エッジリバースやクロストークの発生を防いで、液晶表示装置の表示品質を大幅に向上することができる。 In addition, when supplying a video signal to the pixels in the display area, by switching the polarity in units of rows or dots and supplying a signal, the potential of the signal wiring in the display area is averaged over one field period to assist. It is possible to maintain the same potential as the potential of the capacitor line or the potential of the counter substrate. Therefore, the potential of each wiring group in the display area becomes constant on average in one field period, and the occurrence of edge reverse and crosstalk can be prevented, so that the display quality of the liquid crystal display device can be greatly improved.
本発明によれば、画素部開口率の向上と表示品質の向上とを両立させて、高輝度でコントラスト比が高く、かつ高品質な画像表示を実現できる液晶表示装置を提供することができる。 According to the present invention, it is possible to provide a liquid crystal display device capable of realizing a high-luminance, high-contrast ratio, and high-quality image display while achieving both an improvement in the aperture ratio of the pixel portion and an improvement in the display quality.
以下、本発明の液晶表示装置の実施例を、図面に基づいて詳細に説明する。 Hereinafter, embodiments of the liquid crystal display device of the present invention will be described in detail with reference to the drawings.
図1は、本発明に係る第1の実施例の液晶表示装置の画素部を中心として示す図である。なお、以降の各図において、図示の理解の簡潔化を企図して、画素開口部を太線で示している。また、走査線102が画素電極105と重複している部分、および補助容量線103には、斜線を付して示している。
FIG. 1 is a view mainly showing a pixel portion of a liquid crystal display device according to a first embodiment of the present invention. In each of the following drawings, a pixel opening is indicated by a bold line for the purpose of simplifying the illustration. Further, a portion where the
信号配線101、走査配線102、および補助容量線103がマトリックス状に配線され、信号配線101と走査配線102との各交差部には、スイッチング素子としてTFT104、このTFT104に接続した画素電極105および補助容量(Cs)106が形成されている。走査配線102と補助容量線103とは、図1中で上から下に順次交互に配列されている。画素電極105の上下両端部分は、補助容量線103と重複し、またその中央部は走査配線102と重複するように、それらの各部位が配設されている。これが本実施例の液晶表示装置の構造の特徴的な点である。
A
図1のA−A´における断面を、図2に示す。透明絶縁膜によるマトリックス基板201と、カラーフィルタ202が形成された対向基板203との間に、液晶204が封入されて、液晶セルが形成されている。
FIG. 2 shows a cross section taken along line AA ′ of FIG. A liquid crystal 204 is sealed between a
マトリックス基板201上には、低温ポリシリコンプロセスを用いて画素部スイッチング素子としてTFT104、補助容量106等が形成されている。
(4) On the
次に、簡単にマトリックスアレイ基板201の製造方法について説明する。
Next, a method of manufacturing the
透明絶縁基板205上に、プラズマCVD法でアモルファスシリコン薄膜を形成し、これをパターニングした後、エキシマレーザ照射を行なって再結晶化し、多結晶シリコン膜206を得る。
(4) An amorphous silicon thin film is formed on the transparent insulating
次に常圧CVD法を用いて、ゲート絶縁膜および補助容量の絶縁膜を形成するためのシリコン酸化膜207を成膜する。
Next, a
次にスパッタ法によってMo(モリブデン)−W(タングステン)薄膜を形成し、これをパターニングして、TFT104のゲート電極208および補助容量(Cs)106の上部電極209を得る。この上部電極209は、補助容量線103のうちの特に補助容量(Cs)106を形成する部分として、図2の断面図に上部電極209として示した。
Next, a Mo (molybdenum) -W (tungsten) thin film is formed by a sputtering method, and is patterned to obtain a gate electrode 208 of the
その後、上記のゲート電極208および上部電極209をマスクとして用いて、イオンドーピング法により不純物添加を行ない、TFT104のソース領域210a、ドレイン領域210bを形成する。
Then, using the gate electrode 208 and the
そして常圧CVD法により、層間絶縁膜211を形成し、コンタクトホールを開口した後、アルミ膜をスパッタ法にて成膜する。そしてこのアルミ膜をパターニングすることで、ソース電極212a、ドレイン電極212bを形成する。
Then, an
さらに第2層間絶縁膜213を形成し、コンタクトホールを開口した後、透明導電膜としてITO膜を成膜し、これをパターニングして、画素電極105を形成する。
(4) After forming a second interlayer insulating film 213 and opening a contact hole, an ITO film is formed as a transparent conductive film, and the ITO film is patterned to form the
なお、画素部スイッチング素子であるTFT104の製造方法は、p−SiTFTとして形成する上記のような製造方法のみには限定されないことは言うまでもない。
It goes without saying that the method of manufacturing the
一方、対向基板203上には、カラーフィルタ202、ブラックマトリックス214および透明導電膜からなる対向電極215が形成されている。
On the other hand, on the opposing
そしてさらに、両基板の最上層には、液晶の配向方向を制御するために、ポリイミド膜を成膜しその表面に配向処理を行なって、配向膜216a、bを形成、両基板間に液晶217を注入することで、液晶セルを構成する。
Further, a polyimide film is formed on the uppermost layer of both substrates to control the alignment direction of the liquid crystal, and an alignment process is performed on the surface thereof to form
上記の実施例において、補助容量106はMOS型としているが、補助容量線103の電位を任意の電位とするためには、補助容量106の下部電極218に不純物注入を行なって、MIM型の電気容量として形成することが望ましい。
In the above embodiment, the
また、スイッチング素子としては、ドレイン近傍の電界を緩和するための構造、例えばLDD構造を取ることで、ドレイン近傍でのトンネル電流を抑えることができ、リーク電流を減らすこともできる。 (4) The switching element has a structure for alleviating an electric field near the drain, for example, an LDD structure, so that a tunnel current near the drain can be suppressed and a leak current can be reduced.
また、上記のソース領域210a/ドレイン領域210bを形成するための不純物としては、P(燐)のようなn型の不純物を用いても良く、あるいはB(ホウ素)のようなp型の不純物を用いても、上記実施例と同様の効果を得ることができる。
As the impurity for forming the
また、マトリックスアレイ基板201上に液晶ドライバ回路(図示省略)を一体に形成する場合には、その液晶ドライバ回路についてはCMOS構造として構成することによって、低い消費電力での高速な駆動を実現することができる。
When a liquid crystal driver circuit (not shown) is integrally formed on the
上記のような構造を採ることにより、ブラックマトリックス214の他にも補助容量線103が、非画素部やTFT104を覆うための遮光部材として機能するため、ブラックマトリックス214としては、従来の走査配線102と同方向の部分は不要となる。その結果、走査配線102に平行な方向に関しては、対向基板上にブラックマトリックス214を形成した際に問題となるセル組み工程での合わせ精度や、マトリックスアレイ基板201上にブラックマトリックス214を形成する場合に問題となる、ブラックマトリックス214と各配線との合わせ精度や、ブラックマトリックス214自体の加工精度等を考慮する必要がなくなるため、画素部開口率を飛躍的に向上させることができる。
With the above structure, the
また本実施例においては、補助容量線103を画素電極105の両端部でそれぞれ重複するように配設してあり、各画素どうしの間のスペース、いわゆる非画素部に補助容量(Cs)106を配置しているため、TFT104の形状変更等により補助容量106の容量値を増加せざるを得ないような場合であっても、容量値の増加に伴なう画素部開口率への影響を小さく抑えることが可能となる。
In the present embodiment, the
また、本実施例においては、画素電極105の両端部にそれぞれ重なるように補助容量線103を配置することにより、その画素電極105の両端部の領域に存在している液晶分子の状態を、補助容量線103の電位によって、常に安定的な状態に維持することが可能となる。これにより、TFT104のON/OFF動作を繰り返す走査配線102が同位置に配線された場合と比較して、液晶層における画素周辺部でのエッジリバースの発生を解消することができ、エッジリバースの遮蔽を目的とした部分のブラックマトリックス214の面積は省略することができる。その結果、画素部開口率や表示品質を大幅に向上させることができる。これは、補助容量線103の電位を正負の映像信号振幅の中央の値と同電位にした場合に最も効果が表れる。
Further, in this embodiment, the
また、本実施例においては、走査配線102は画素電極105によって液晶分子から電気的にシールドされた構造となっている。これにより、液晶分子の誘電率の影響に起因した走査配線102の時定数の変化を防ぐことが可能となり、液晶材料の設計や選定の自由度が高くなり、より最適な設定を採用することができるという利点もある。
In addition, in this embodiment, the
さらには、本実施例においては、補助容量線103と走査配線102とが独立して形成されており、走査配線102と補助容量線103とを兼用した場合に不可能だったMOS型の容量素子の適用が可能となるため、従来の構成の液晶表示装置と比較して、素子構造の設計の自由度がさらに大きくなる。
Further, in this embodiment, the
また、本実施例においては、下部電極218と補助容量線103の特に上部電極209の部分とがシリコン酸化膜207を誘電体層として介して対向して、補助容量106が形成されている。そしてまた、画素電極105の図1中上下端部と補助容量線103の上部電極209の部分とが層間絶縁膜211を介して対向することで電気容量が形成されるが、これは補助容量106を助ける電気容量の一部となっている。ここで、補助容量106は、本実施例のような場合以外にも、例えば下部電極218は省略し、画素電極105と補助容量線103の上部電極209の部分とが層間絶縁膜211を介して対向することで形成される電気容量のみを補助容量106としてもよく、あるいは逆に、画素電極105と補助容量線103の上部電極209の部分とが重ならないようにする一方、補助容量線103の上部電極209の部分と下部電極218とが重なるように形成して、これで形成される電気容量のみを補助容量106としてもよい。
In this embodiment, the
以上の実施例に示したように、補助容量線103を画素電極105の信号配線に沿った方向の両端に配置して、その部分をブラックマトリックス214に代る遮光膜の一部として機能させ、走査配線102を画素電極105に重複して形成することによって、設計、プロセス、及び液晶材料の設計、選択等に対して自由度が高く、高い表示品質でかつ開口率が大きく、光利用効率の高い、消費電力の小さい液晶表示装置を得ることができる。
As described in the above embodiment, the
なお、本発明は上記の実施例のみには限定されない。この他にも、画素電極105の上下両端部に補助容量線103が重なるように配設し、その部分で補助容量線103をブラックマトリックス214に代る遮光膜として機能させ、さらに各走査配線102を、画素電極105を横切るように配置しているものであれば、TFTの構造や形成方法はどのような方式のものでもよく、また各配線材料にはどのような材料が使用されていても良い。またTFT104のチャネル部分が非晶質Siであってもよく、あるいはSi以外の素材で形成されていても良い。また画素スイッチング素子としてはTFT以外の素子を用いてもよい。
Note that the present invention is not limited to only the above embodiments. In addition, the
図3は、本発明に係る第2の実施例の液晶表示装置の画素部を中心として示す図である。 FIG. 3 is a view mainly showing a pixel portion of a liquid crystal display device according to a second embodiment of the present invention.
図3に示すように、TFT104を信号配線101と重なる位置に配設したことで、信号配線101をTFT104の遮光膜として用いることが可能となる。特にバックライトもしくは投射光源から入射する光に起因したTFT104の光リーク電流の発生を解消することができる。
(3) By arranging the
そのため、画素電極105の映像信号保持を目的として補助容量106を増加する必要がなくなる。その結果、画素部開口率および画面の表示品質の向上を実現することができる。
Therefore, it is not necessary to increase the
図4は、前記の図3に示した第2の実施例の液晶表示装置における、補助容量線103を信号配線101よりも下層の、画素電極105の上下端部のさらに周縁部にも重複する形状に配設して、開口率をさらに向上した、第3の実施例の液晶表示装置を示す図である。
FIG. 4 shows that the
図4に示すように、補助容量線103を信号配線101の下層に形成することにより、補助容量線103がブラックマトリクス214と同様に遮光膜として機能する領域が広がる。しかも、それに伴なって補助容量106を信号配線101の下層にも形成できるようになるため、第2の実施例と比較して、さらに画素部開口率を向上することができる。
(4) As shown in FIG. 4, by forming the
図5は、第4の実施例の液晶表示装置の画素部を中心として示す図である。 FIG. 5 is a diagram mainly showing a pixel portion of the liquid crystal display device of the fourth embodiment.
TFT104のソース/ドレインのうちの一方の端子は信号配線101に接続されており、他方の端子は補助容量106を形成しつつ補助容量線103の下層を経由して、前段もしくは次段の行の、走査配線102と重複する形状に形成された画素電極105に接続されている。
One terminal of the source / drain of the
図5に示すように、TFT104を制御する走査パルスを供給するための走査配線102と、書き込みが行なわれる画素電極105との、重複を避けることによって、従来は走査配線102と画素電極105との間に形成されていた寄生容量に起因した突き抜け電圧の発生を抑制することができる。その結果、映像信号の書き込み誤差を解消することができ、表示品質の向上が実現できる。
As shown in FIG. 5, by avoiding the overlap between the
図6は、第5の実施例の液晶表示装置の画素部を中心として示す図である。 FIG. 6 is a diagram mainly showing a pixel portion of the liquid crystal display device of the fifth embodiment.
画素電極105の図中で左右の両端部が、絶縁膜(図示省略)を介して信号配線101と重複して形成されており、この信号配線101をブラックマトリックスの代りに遮光膜として機能させることができる。
The left and right ends in the drawing of the
そして画素電極105の図中で上下の両端部は、上記実施例5等と同様の構造に形成されて、遮光されている。従って、上記の各実施例で述べたブラックマトリックス214は全く不要となる。
The upper and lower ends of the
このような構造を採ることにより、従来の液晶表示装置においては必須であったブラックマトリックスの形成が不要となり、また、セル工程での合わせ精度やブラックマトリックスの形成工程での加工精度等を考慮する必要がなくなるため、従来の液晶表示装置と比較して、さらに画素部開口率を向上させることができ、表示品質の向上を実現することができる。 By adopting such a structure, the formation of the black matrix, which is essential in the conventional liquid crystal display device, becomes unnecessary, and the alignment accuracy in the cell process and the processing accuracy in the black matrix formation process are taken into consideration. Since the necessity is eliminated, the aperture ratio of the pixel portion can be further improved as compared with the conventional liquid crystal display device, and the display quality can be improved.
図7は、図6に示した第5の実施例の液晶表示装置における画素電極105を、信号配線101にさらに近い位置に配置して形成した、第6の実施例の液晶表示装置を示す図である。ブラックマトリクスとして機能する信号配線101の面積をさらに減少させて、第5の実施例の液晶表示装置と比較してさらに画素部開口率を向上することができる。
FIG. 7 is a diagram illustrating a liquid crystal display device according to a sixth embodiment in which the
図8は、図7に示した第6の実施例の液晶表示装置において、補助容量線103のコーナー部分を45°の角度に形成した、第7の実施例の液晶表示装置を示す図である。
FIG. 8 is a diagram showing a liquid crystal display device of a seventh embodiment in which the corner portion of the
これにより、補助容量106の電気容量値は減らすことなく、補助容量線103による開口部の損失面積は減少させることができる。つまり、開口部の面積をさらに増大することができ、画素部開口率をさらに向上することができる。
Thus, the loss area of the opening due to the
図9は、本発明に係る液晶表示装置の駆動方法の一例を示す図である。 FIG. 9 is a diagram showing an example of a method for driving the liquid crystal display device according to the present invention.
同図に示すように、画素電極105への映像信号の書き込みに際して、1行もしくは1ドットごとに映像信号の極性を反転して供給することにより、信号配線101の電位が1フレーム期間の平均で常に映像信号の駆動振幅の中央に位置することになる。よって、信号配線101と画素電極105との間の寄生容量に起因した縦方向のクロストークを抑制することができ、液晶表示装置の表示品質を大幅に向上することができる。
As shown in the drawing, at the time of writing a video signal to the
なお、本発明は上記の実施例のみに限定されるものではなく、画素電極の信号配線に平行な方向の両端部が絶縁膜を介して補助容量線に重複して形成され、走査配線が画素電極に重複して形成された構造を持つものであれば、画素の縦横比が3:1である必要はなく、各配線の形状、間隔がそれぞれ異なっていても同様の効果をもたらす。 Note that the present invention is not limited to only the above embodiment, and both ends of the pixel electrode in a direction parallel to the signal wiring are formed so as to overlap with the auxiliary capacitance line via the insulating film, and the scanning wiring is If the pixel has a structure formed so as to overlap with the electrode, the aspect ratio of the pixel does not need to be 3: 1, and the same effect can be obtained even if the shape and interval of each wiring are different.
また、特に上記の液晶表示装置が直視型のディスプレイとして用いられる場合に、表示領域内の配線を酸化クロム、光吸収生黒色樹脂材料等に代表される仮反射材料で遮蔽することにより、さらに表示品質を向上させることが可能である。また、上記の低反射材料は、対向基板上に形成される場合でもアレイ基板上に形成される場合であっても、外光の映り込み防止の効果は同様に発揮され、またマトリックスアレイ基板上に形成する場合は表示領域内の各配線をマスクとした裏面露光工程を経て形成することなどによって、低反射材料の付加に伴なう工程の繁雑化を防ぐことができる。 Further, particularly when the above-mentioned liquid crystal display device is used as a direct-view type display, further display is performed by shielding the wiring in the display area with a temporary reflection material typified by chromium oxide, a light absorbing black resin material, or the like. It is possible to improve the quality. In addition, the above-described low-reflection material has the same effect of preventing reflection of external light whether it is formed on the opposing substrate or the array substrate, and also on the matrix array substrate. For example, by forming the film through a back surface exposure step using each wiring in the display area as a mask, complication of the step accompanying the addition of the low reflection material can be prevented.
101………信号配線
102………走査配線
103………補助容量線
104………TFT
105………画素電極
106………補助容量(Cs)
214………ブラックマトリックス
101: signal wiring 102: scanning wiring 103: auxiliary capacitance line 104: TFT
105
214 Black matrix
Claims (5)
前記走査配線は、前記画素電極を横切る位置に形成され、
前記補助容量は、前記スイッチング素子の出力端と接続された電極層と、この電極層に絶縁層を介して対向し前記走査配線と同じ層として走査配線に沿って配置される補助容量線との対向部分で形成され、前記補助容量線は、前記信号配線に沿った方向に列設され互いに隣接する前記画素電極の各々の一辺と重複配置されることにより前記隣接する画素電極の間隙を遮光することを特徴とする液晶表示装置。 A plurality of rows of scanning lines and a plurality of columns of signal lines arranged so as to intersect with each other on a substrate, switching elements connected to the scanning lines and the signal lines, and pixel electrodes connected to the switching elements; A switching element array substrate on which an auxiliary capacitor connected to an output terminal of the switching element is formed; a counter substrate on which a counter electrode is disposed facing the switching element array substrate with a gap; A liquid crystal display device having a liquid crystal composition sealed between an array substrate and the counter substrate,
The scanning wiring is formed at a position crossing the pixel electrode,
The auxiliary capacitance is formed of an electrode layer connected to the output terminal of the switching element, and an auxiliary capacitance line opposed to the electrode layer via an insulating layer and arranged along the scanning wiring as the same layer as the scanning wiring. The storage capacitor lines are formed in opposing portions, and the storage capacitor lines are arranged in a row along the signal wiring and overlap with one side of each of the adjacent pixel electrodes to shield a gap between the adjacent pixel electrodes. A liquid crystal display device characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353997A JP3618339B2 (en) | 2003-10-14 | 2003-10-14 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353997A JP3618339B2 (en) | 2003-10-14 | 2003-10-14 | Liquid crystal display |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13665595A Division JP3792749B2 (en) | 1995-06-02 | 1995-06-02 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004046249A true JP2004046249A (en) | 2004-02-12 |
JP3618339B2 JP3618339B2 (en) | 2005-02-09 |
Family
ID=31712842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003353997A Expired - Fee Related JP3618339B2 (en) | 2003-10-14 | 2003-10-14 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3618339B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9500915B2 (en) | 2014-05-20 | 2016-11-22 | Japan Display Inc. | Liquid crystal display device |
-
2003
- 2003-10-14 JP JP2003353997A patent/JP3618339B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9500915B2 (en) | 2014-05-20 | 2016-11-22 | Japan Display Inc. | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP3618339B2 (en) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3992797B2 (en) | Liquid crystal display | |
US5459595A (en) | Active matrix liquid crystal display | |
US6396470B1 (en) | Liquid crystal display apparatus | |
JP3792749B2 (en) | Liquid crystal display | |
US6914644B2 (en) | Liquid crystal device | |
JP5659708B2 (en) | Liquid crystal display panel and liquid crystal display device | |
US6724443B1 (en) | Active matrix type display device | |
JP5511911B2 (en) | Active matrix substrate and liquid crystal display device | |
JPH05127195A (en) | Liquid crystal display device | |
JPH05249478A (en) | Liquid crystal display device | |
JP3126630B2 (en) | display | |
CN112666761B (en) | Display device | |
JP3657702B2 (en) | Liquid crystal display | |
JP2005260145A (en) | Electro-optical device and manufacturing method thereof, and electronic apparatus | |
JP4065645B2 (en) | Active matrix liquid crystal display device | |
JP5199638B2 (en) | Liquid crystal display | |
JP2012069842A (en) | Display device | |
JP2008165029A (en) | Liquid crystal display | |
JPH05181159A (en) | Active matrix type liquid crystal display element | |
JP5299407B2 (en) | Liquid crystal display | |
JPH1184359A (en) | Liquid crystal display device | |
US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
JP2007179077A (en) | Electro-optical device and projector | |
JP3829028B2 (en) | Display element and projection display device | |
JP3618339B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |