JP2004032967A

JP2004032967A - Charging device

Info

Publication number: JP2004032967A
Application number: JP2002189916A
Authority: JP
Inventors: Toshihiro Waguri; 和栗　利弘; Katsuyuki Matsumoto; 松本　勝行; Yoichi Fukami; 深見　陽一
Original assignee: Sanyo Electric Co Ltd; Sanyo Technosound Co Ltd
Current assignee: Sanyo Electric Co Ltd; Sanyo Technosound Co Ltd
Priority date: 2002-06-28
Filing date: 2002-06-28
Publication date: 2004-01-29

Abstract

<P>PROBLEM TO BE SOLVED: To charge a battery in a short time, by supplying a current according to a maximum current value approved by a PC. <P>SOLUTION: When the PC is connected to a USB terminal 30 via a USB cable, a CPU 34 demands the supply of a current value I[n] for the PC. When the response of approving the demand is sent from the PC, the CPU 34 increases the current value I[n] to demand the supply of the current value I[n] again. If the PC sends the response of rejecting the demand, the CPU 34 controls a charging circuit 36 and a changeover circuit 38 in such a way that the battery 18 is charged by the current according to the maximum current value approved by the PC. The data of the current value I[n] is kept in a cache memory 44 inside the CPU 34. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、充電装置に関し、特にたとえば給電可能な最低電流値が規定された電流供給手段から供給された電流によってバッテリを充電する、充電装置に関する。
【０００２】
【従来技術】
従来のこの種の充電装置としては、ＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ）からＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）ケーブルを介して供給された電流によってバッテリを充電するものがあった。ＰＣが給電可能な電流の最低値は１００［ｍＡ］であり、従来技術では、１００［ｍＡ］以上の固定値を有する電流によってバッテリが充電されていた。
【０００３】
【発明が解決しようとする課題】
しかし、従来技術では、給電される電流値が固定であったため、充電に長時間を要する場合があった。
【０００４】
それゆえに、この発明の主たる目的は、短時間でバッテリを充電することができる、充電装置を提供することである。
【０００５】
【課題を解決するための手段】
この発明は、給電可能な最低電流値が規定された電流供給手段から供給された電流によってバッテリを充電する充電装置において、最低電流値よりも大きい電流値を保持する保持手段、保持手段によって保持された電流値を有する電流の供給を電流供給手段に要求する要求手段、要求手段の要求が承認されたとき保持手段の電流値を更新する更新手段、および要求手段の要求が拒否されたとき電流供給手段によって承認された最大電流値に従う充電設定を行う設定手段を備えることを特徴とする、充電装置である。
【０００６】
【作用】
この発明では、要求手段が、保持手段によって保持された電流値に従う電流の供給を電流供給手段に要求する。この要求が電流供給手段によって承認されると、更新手段が、保持手段の電流値を更新する。そして、この更新された電流値に従う電流を供給するよう、要求手段が、電流供給手段に対して再度要求を行う。一方、要求手段による要求が電流供給手段によって拒否されたとき、設定手段が、当該電流供給手段によって承認された最大電流値に従う充電設定を行い、これによってバッテリの充電が行われる。つまり、バッテリは、電流供給手段によって承認された最大電流値に従う電流によって充電される。
【０００７】
なお、電流供給手段は複数の要求手段から要求された電流値の合計が給電可能な最大電流値を超えたとき低減指令を発するものとし、当該低減指令に応答して設定手段によって設定された充電電流値を低減する低減手段をさらに備えてもよい。このようにすれば、電流供給手段から供給される電流によって複数のバッテリが充電されるという状況下で、これらのバッテリに供給される充電電流値の合計が電流供給手段によって供給可能な最大電流値を超えたとき、個々のバッテリに供給される充電電流値が低減される。したがって、電流供給手段によって供給可能な最大電流値の範囲内で、複数のバッテリの充電が可能となる。
【０００８】
また、電流供給手段から供給される電流は、ＵＳＢケーブルを介して供給されるものとしてもよい。
【０００９】
【発明の効果】
この発明によれば、バッテリは電流供給手段によって承認された最大電流値に従う電流によって充電されるので、固定の電流値で充電が行われる従来技術に比べて、当該バッテリを短時間で充電することができる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１１】
【実施例】
図１を参照して、この実施例の充電システム１０は、ＰＣ１２，デバイス１４およびこれらを互いに接続するＵＳＢケーブル１６を含む。なお、デバイス１４としては、たとえば半導体メモリを記録媒体とするオーディオプレーヤやボイスレコーダがある。また、デバイス１４は、自身に内蔵されたバッテリ１８を電源として駆動し、バッテリ１８は、ＰＣ１２からＵＳＢケーブル１６を介して供給されるバス電力によって充電される。
【００１２】
図２を参照して、ＰＣ１２は、ＵＳＢケーブル１６（厳密にはＵＳＢケーブル１６の一方端に設けられたシリーズＡプラグ）が接続されるＵＳＢ端子（シリーズＡソケット）２０を備えており、このＵＳＢ端子２０は、図示しないＵＳＢコントローラが内蔵されたＵＳＢインタフェース回路２２を介してＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）２４に接続されている。ＣＰＵ２４は、ＵＳＢ端子２０にＵＳＢケーブル１６を介してデバイス１４が接続されたとき、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）２６に記憶されている制御プログラムに従って、デバイス１４との間で後述する環境設定のためのデータ通信を行う。なお、上述のバス電力は、＋５［Ｖ］の直流電力であり、ＵＳＢインタフェース回路２２によって生成される。このバス電力の容量は、電流値に換算して最大５００［ｍＡ］とされている。
【００１３】
一方、デバイス１４もまた、図３に示すように、ＵＳＢケーブル１６（厳密にはＵＳＢケーブル１６の他方端に設けられたシリーズＢプラグ）が接続されるＵＳＢ端子（シリーズＢソケット）３０を備えている。そして、このＵＳＢ端子３０は、図示しないＵＳＢコントローラが内蔵されたＵＳＢインタフェース回路３２を介してＣＰＵ３４に接続されている。
【００１４】
また、図には示さないが、ＵＳＢインタフェース回路３２は、ＰＣ１２から供給されるバス電力を抽出するための抽出回路を内蔵しており、この抽出回路によって抽出されたバス電力は、充電回路３６に入力される。充電回路３６は、入力されたバス電力に対して、雑音除去処理などの所定の処理を施す。この充電回路３６による処理後のバス電力は、ＣＰＵ３４の制御によって、切換回路３８に供給され、または非供給とされる。
【００１５】
切換回路３８は、複数の出力ポートを有しており、各出力ポートには電流制限回路４０を構成する複数（Ｎ個）の定数回路４２，４２，・・・が個別に接続されている。そして、切換回路３８は、充電回路３６からバス電力が供給されたとき、ＣＰＵ３４による制御に従っていずれか１つの定数回路４２に当該バス電力を入力する。これによって、バス電力が入力された定数回路４２から当該定数回路４２の定数に応じた一定の電流値Ｉ［ｎ］（ｎ＝１〜Ｎ；任意の定数回路４２を表すインデックス）の直流電流が出力され、この直流電流は、バッテリ１８に入力される。これによって、バッテリ１８の充電が行われる。
【００１６】
なお、電流値Ｉ［ｎ］は、インデックスｎの数値が大きいほど大きくなる。この電流値Ｉ［ｎ］の最小値、つまりインデックスｎが“１”のときの電流値Ｉ［１］は、バッテリ１８を充電するのに最低限必要な電流値に設定されており、この実施例では、ＵＳＢ規格においてバス電力の最低電流値として保証されている１００［ｍＡ］に設定されている。一方、電流値Ｉ［ｎ］の最大値、つまりインデックスｎが“Ｎ”のときの電流値Ｉ［Ｎ］は、バッテリ１８を高速充電するのに十分な程度の電流値であり、デバイス１４の種類（機種）によって異なる。ただし、電流値Ｉ［Ｎ］は、５００［ｍＡ］以下とされている。いずれの電流値Ｉ［ｎ］に従ってバッテリ１８が充電されるか、換言すればいずれの定数回路４２が切換回路３８によって有効化されているかの情報は、ＣＰＵ３４に内蔵された保持手段としてのキャッシュメモリ４４に保持される。
【００１７】
ところで、図１に示すようにデバイス１４がＵＳＢケーブル１６を介してＰＣ１２に接続されたとき、デバイス１４側のＣＰＵ３４は、ＥＥＰＲＯＭ４６に記憶された制御プログラムに従ってバッテリ１８を効率よく充電するための上述した環境設定を行い、この環境設定を行うに当たって、ＰＣ１２側のＣＰＵ２４との間で次のようなデータ通信を行う。
【００１８】
すなわち、デバイス１４側のＣＰＵ３４は、まず、ＰＣ１２側のＣＰＵ２４に対して、最低電流値Ｉ［１］（＝１００［ｍＡ］）の電流の供給を要求する。この要求に対して、ＰＣ１２側のＣＰＵ２４は、要求された電流値Ｉ［ｎ］（Ｉ［１］）の電流を供給することができるか否かを判断し、可能な場合、つまり電流値Ｉ［ｎ］の電力を供給する余裕がある場合は、デバイス１４側のＣＰＵ３４に対して当該要求を承認する旨を応答する。一方、要求された電流値Ｉ［ｎ］の電流を供給することができない場合、具体的にはバス電力が既に使用されており電流値Ｉ［ｎ］の電流を供給する余裕がない場合には、ＰＣ１２側のＣＰＵ２４は、デバイス１４側のＣＰＵ３４に対して要求を拒否する旨を応答する。なお、図１に示すようにＰＣ１２に対して１台のデバイス１４のみが接続されているときは、ＰＣ１２側のＣＰＵ２４によって当該要求が拒否されることはない。
【００１９】
デバイス１４側のＣＰＵ３４は、ＰＣ１２側のＣＰＵ２４から要求を承認する旨の応答を受けると、前回要求した電流値Ｉ［ｎ］の次に大きい電流値、つまりＩ［ｎ＋１］という電流値の電流の供給をＰＣ１２側のＣＰＵ３４に再度要求する。ＰＣ１２側のＣＰＵ３４は、この要求に対し上述と同様の手順に従って当該要求を承認する旨を応答する。そして、デバイス１４側のＣＰＵ３４もまた、このＰＣ１２側のＣＰＵ３４からの応答に対して上述と同様の手順を繰り返す。
【００２０】
このデバイス１４側のＣＰＵ３４とＰＣ１２側のＣＰＵ２４とのやり取りは、デバイス１４側のＣＰＵ３４がＰＣ１２側のＣＰＵ２４に対し最大電流値Ｉ［Ｎ］の電流の供給を要求し、この要求に対してＰＣ１２側のＣＰＵ２４がデバイス１４側のＣＰＵ３４に当該要求を承認する旨を応答するまで繰り返される。そして、デバイス１４側のＣＰＵ３４は、最大電流値Ｉ［Ｎ］についての承認が得られた後、充電回路３６から切換回路３８にバス電力が供給されるよう当該充電回路３６を制御するとともに、このバス電力が最大電流値Ｉ［Ｎ］に対応する定数回路４２に入力されるよう切換回路３８を制御する。これによって、最大電流値Ｉ［Ｎ］の電流がバッテリ１８に流れ、当該バッテリ１８の充電が開始される。つまり、図１に示すようにＰＣ１２に対して１台のデバイス１４のみが接続されたときは、バッテリ１８は、最大電流値Ｉ［Ｎ］の電流によって充電される。
【００２１】
さて、ＵＳＢ規格によれば、図４に示すように専用のハブ（集線装置）５０を用いることによって、１台のＰＣ１２に対して複数台（最大１２７台）のデバイス１４，１４，・・・を接続することができる。ここで、今、ＰＣ１２に対してＭ（Ｍ≧１）台のデバイス１４が接続されており、新たに別のデバイス、つまり“Ｍ＋１”台目のデバイス１４がＰＣ１２に接続されるとする。
【００２２】
この場合、“Ｍ＋１”台目のデバイス１４のＣＰＵ３４は、図１におけるデバイス１４と同様に、まず、ＰＣ１２側のＣＰＵ２４に対して、最低電流値Ｉ［１］の電流の供給を要求する。この要求に対して、ＰＣ１２側のＣＰＵ２４は、要求された電流値Ｉ［ｎ］（Ｉ［１］）の電流を供給できるか否かを判断し、供給できると判断したときは、“Ｍ＋１”台目のデバイス１４のＣＰＵ３４に対し当該要求を承認する旨を応答する。この承認の旨の応答を受けると、デバイス１４側のＣＰＵ３４は、図２におけるデバイス１４と同様に、前回要求した電流値Ｉ［ｎ］の次に大きい電流値Ｉ［ｎ＋１］の電流の供給をＰＣ１２側のＣＰＵ２４に再度要求する。そして、この要求を受けたＰＣ１２側のＣＰＵ２４は、上述と同様に、再度、要求された電流値Ｉ［ｎ］の電流を供給できるか否かを判断する。
【００２３】
このようなデバイス１４側のＣＰＵ３４とＰＣ１２側のＣＰＵ２４とのやり取りは、ＰＣ１２側のＣＰＵ２４がデバイス１４側のＣＰＵ３４から要求された電流値Ｉ［ｎ］の電流を供給することができないと判断するか、若しくはデバイス１４側のＣＰＵ３４がＰＣ１２側のＣＰＵ２４に対して最大電流値Ｉ［Ｎ］の電流の供給を要求するまで繰り返される。そして、デバイス１４側のＣＰＵ３４が最大電流値Ｉ［Ｎ］の電流の供給を要求し、この要求に対してＰＣ１２側のＣＰＵ２４が当該要求を承認する旨を応答した場合には、図２の場合と同様、“Ｍ＋１”台目のデバイス１４のバッテリ１８は最大電流値Ｉ［Ｎ］の電流によって充電される。
【００２４】
一方、ＰＣ１２側のＣＰＵ２４が“Ｍ＋１”台目のデバイス１４のＣＰＵ３４から要求された電流値Ｉ［ｎ］の電流を供給することができないと判断したとき、具体的にはバス電力として供給可能な残りの電流値Ｉｒが要求された電流値Ｉ［ｎ］に満たないときは、ＰＣ１２側のＣＰＵ２４は、“Ｍ＋１”台目のデバイス１４のＣＰＵ３４に対して当該要求を拒否する旨を応答する。この場合、“Ｍ＋１”台目のデバイス１４のＣＰＵ３４は、最後に要求した電流値Ｉ［ｎ］の次に小さい電流値、つまりＩ［ｎ−１］という電流値の電流によってバッテリ１８が充電されるよう、充電回路３６および切り替え回路３８を制御する。
【００２５】
なお、ＰＣ１２側のＣＰＵ２４が、“Ｍ＋１”台目のデバイス１４のＣＰＵ３４から最初に給電要求を受けたとき、つまり電流値Ｉ［１］の給電要求を受けたときであって、当該要求された電流値Ｉ［１］の電流を供給することができないと判断したときは、ＰＣ１２側のＣＰＵ２４は、他のＭ台のデバイス１４，１４，・・・に対して、各々における充電電流値Ｉ［ｎ］の低減を求める電流低減要求を発する。この場合、電流低減要求を受けた各々のデバイス１４のＣＰＵ３４は、現在の充電電流値Ｉ［ｎ］を１段階下げて、電流値Ｉ［ｎ−１］の電流による充電を行う。ただし、電流低減要求を受けたデバイス１４の充電電流値Ｉ［ｎ］が最低電流値［１］の場合には、そのデバイス１４のＣＰＵ３４は、当該電流低減要求を拒否する。
【００２６】
このようにして他のＭ台のデバイス１４，１４，・・・において充電電流値Ｉ［ｎ］が低減された後、ＰＣ側のＣＰＵ２４は、再度“Ｍ＋１”台目のデバイス１４のＣＰＵ３４から要求された電流値Ｉ［１］の電流を供給することができるか否かを判断する。そして、供給できると判断した場合、ＰＣ１２側のＣＰＵ２４は、“Ｍ＋１”台目のデバイス１４のＣＰＵ３４に対して、要求を承認する旨を応答する。これによって、“Ｍ＋１”台目のデバイス１４のために最低電流値Ｉ［１］の充電電流が確保され、この最低電流値Ｉ［１］の電流によって当該“Ｍ＋１”台目のデバイス１４のバッテリ１８が充電される。
【００２７】
一方、他のデバイス１４，１４，・・・の充電電流値Ｉ［ｎ］が低減されても未だ“Ｍ＋１”台目のデバイス１４のＣＰＵ３４から要求された電流値Ｉ［１］の電流を供給することができないと判断した場合は、ＰＣ１２側のＣＰＵ２４は、再度、他のデバイス１４，１４，・・・に対して電流低減要求を発する。つまり、少なくとも“Ｍ＋１”台目のデバイス１４のために最低電流値Ｉ［１］の充電電流を確保できるように努める。
【００２８】
なお、他のＭ台全てのデバイス１４，１４，・・・において充電電流値Ｉ［ｎ］が最低電流値Ｉ［１］まで低減されても、“Ｍ＋１”台目のデバイス１４のための最低電流値Ｉ［１］の充電電流を確保できない場合には、ＰＣ１２側のＣＰＵ２４は、当該“Ｍ＋１”台目のデバイス１４のＣＰＵ３４に対して要求を拒否する旨を応答する。この場合、“Ｍ＋１”台目のデバイス１４のＣＰＵ３４は、充電回路３６から切換回路３８へバス電力が非供給となるよう充電回路３６を制御する。これによって、当該“Ｍ＋１”台目のデバイス１４において、バッテリ１８の充電が不能化される。
【００２９】
このような一連の環境設定を実現するために、デバイス１４側のＣＰＵ３４は、図５および図６のフロー図で示される各処理を実行する。
【００３０】
すなわち、デバイス１４側のＣＰＵ３４は、ＵＳＢケーブル１６を介してＰＣ１２が接続されると、図５のステップＳ１に進む。このステップＳ１において、ＣＰＵ３４は、上述したインデックスｎに“１”を入力する。そして、ＣＰＵ３４は、ステップＳ３に進み、当該インデックスｎの値が“１”であるか否かを判断する。なお、このインデックスｎの情報は、上述したようにキャッシュメモリ４６に保持される。
【００３１】
このステップＳ３においてインデックスｎの値が“１”であるとき、ＣＰＵ３４は、ステップＳ５に進み、所定のフラグＥに“０”を設定した後、ステップＳ７に進む。一方、インデックスｎの値が“１”でないとき、ＣＰＵ３４は、ステップＳ３からステップＳ９に進む。そして、このステップＳ９において、フラグＥに“１”を設定した後、ステップＳ７に進む。なお、フラグＥは、デバイス１４側のＣＰＵ３４からＰＣ１２側のＣＰＵ２４に対して電流値Ｉ［ｎ］の電流の供給を要求するとき、その要求が最初であるか否かを表すもので、“０”は、最初の要求を表し、“１”は、最初の要求でないことを表す。
【００３２】
ステップＳ７において、ＣＰＵ３４は、ＰＣ１２側のＣＰＵ２４に対して電流値Ｉ［ｎ］の電流の供給を要求する。このとき、ＣＰＵ３４は、ステップＳ５またはステップＳ９において設定されたフラグＥの情報を添付する。
【００３３】
ステップＳ７の処理後、ＣＰＵ３４は、ステップＳ１１に進み、当該ステップＳ７における要求に対するＰＣ１２側のＣＰＵ２４からの応答を待つ。この待ち時間は、ステップＳ１３において計測され、所定の時間が経過（タイムアップ）してもＰＣ１２側のＣＰＵ２４から応答がない場合には、ＣＰＵ３４は、再度要求を行うべくステップＳ７に戻る。一方、所定の時間が経過する前に、ＰＣ１２のＣＰＵ２４から応答が返ってきた場合、ＣＰＵ３４は、ステップＳ１１からステップＳ１５に進む。
【００３４】
ステップＳ１５において、ＣＰＵ３４は、ＰＣ１２側のＣＰＵ２４から返ってきた応答が要求を承認するものであるか否かを判断する。ここで、当該応答が要求を承認するものである場合、ＣＰＵ３４は、ステップＳ１７に進み、現在キャッシュメモリ４４に保持されているインデックスｎがその最大値“Ｎ”であるか否かを判断し、最大値“Ｎ”でない場合は、ステップＳ１９に進む。そして、このステップＳ１９においてインデックスｎの値を“１”だけインクリメントした後、ＣＰＵ３４は、ステップＳ３に戻る。
【００３５】
ステップＳ１７においてインデックスｎが最大値“Ｎ”に達していると判断すると、ＣＰＵ３４は、ステップＳ２１に進む。そして、このステップＳ２１において、ＣＰＵ３４は、充電電流値Ｉ［ｎ］を設定し、詳しくは現在のインデックスｎに対応する定数回路４２が有効化されるよう切換回路４０を制御する。さらに、ＣＰＵ３４は、ステップＳ２３に進み、バッテリ１８の充電を開始し、詳しくは充電回路３６から切換回路３８にバス電力が供給されるよう当該充電回路３６を制御する。
【００３６】
ステップＳ２３の処理後、ＣＰＵ３４は、ステップＳ２５に進み、バッテリ１６の充電が行われているか否かを表すフラグＧに“１”を設定する。なお、このフラグＧの“１”は、バッテリ１８の充電が行われていることを表し、“０”は、バッテリ１８の充電が行われていない、つまり不能化されていることを表す。
【００３７】
このステップＳ２５の処理後、ＣＰＵ３４は、ステップＳ２７に進む。ここで、ＣＰＵ３４は、ＰＣ１２側のＣＰＵ２４に対して現在の充電電流値Ｉ［ｎ］を通知し、この図５のフロー図で示される一連の処理を終了する。
【００３８】
一方、上述のステップＳ１５において、ＰＣ１２側のＣＰＵ２４から返ってきた応答が要求を拒否するものである場合、ＣＰＵ３４は、ステップＳ２９に進む。そして、ＣＰＵ３４は、このステップＳ２９において現在のインデックスｎの値を“１”だけデクリメントした後、ステップＳ３１に進む。
【００３９】
ステップＳ３１において、ＣＰＵ３４は、デクリメント後のインデックスｎの値が“０”であるか否かを判断する。ここで、インデックスｎの値が“０”の場合、ＣＰＵ３４は、ステップＳ３３に進み、バッテリ１８の充電を不能化し、詳しくは充電回路３６から切換回路３８に対しバス電力が非供給となるよう当該充電回路３６を制御する。そして、ＣＰＵ３４は、ステップＳ３５において、上述のフラグＧに“０”を設定した後、ステップＳ２７を経て、この図５のフロー図で示される一連の処理を終了する。一方、ステップＳ３１において、インデックスｎの値が“０”でない（ｎ＞０）場合には、ＣＰＵ３４は、ステップＳ２１に進む。
【００４０】
次に、図６を参照して、既にＰＣ１２に接続されているデバイス１４のＣＰＵ３４は、ＰＣ１２側のＣＰＵ２４から上述した電流低減要求を受けると、ステップＳ５１に進む。そして、このステップＳ５１において、ＣＰＵ３４は、上述のフラグＧが“１”であるか否か、つまりバッテリ１８の充電が行われているか否かを判断する。ここで、フラグＧが“１”である（バッテリ１８の充電が行われている）と判断した場合、ＣＰＵ３４は、ステップＳ５３に進み、現在のインデックスｎの値が“１”であるか否か、つまり現在最低電流値Ｉ［１］によってバッテリ１８の充電が行われているか否かを判断する。
【００４１】
ステップＳ５３においてインデックスｎの値が“１”であると判断した場合、ＣＰＵ３４は、ステップＳ５５に進む。そして、このステップＳ５５において、ＰＣ１２側のＣＰＵ２４に対して電流低減要求を拒否する旨を応答し、この図６のフロー図で示される一連の処理を終了する。
【００４２】
一方、ステップＳ５３においてインデックスｎの値が“１”でない（ｎ＞１）と判断した場合、ＣＰＵ３４は、ステップＳ５７に進む。そして、このステップＳ５７において、インデックスｎの値を“１”だけデクリメントした後、ＣＰＵ３４は、ステップＳ５９に進み、当該デクリメント後のインデックスｎに従って充電電流値Ｉ［ｎ］を変更する。そして、ＣＰＵ３４は、ステップＳ６１において、ＰＣ１２側のＣＰＵ２４に対して電流低減要求を承認する旨を応答するとともに、変更後の充電電流値Ｉ［ｎ］を通知し、この図６のフロー図で示される一連の処理を終了する。
【００４３】
なお、上述のステップＳ５１において、フラグＧが“１”でない場合（フラグＧが“０”の場合）、ＣＰＵ３４は、ステップＳ５３をスキップしてステップＳ５５に進む。
【００４４】
このようなデバイス１４側のＣＰＵ３４の動作に対して、ＰＣ１２側のＣＰＵ２４は、図７および図８のフロー図で示される各処理を実行する。
【００４５】
すなわち、ＰＣ１２側のＣＰＵ２４は、ＵＳＢケーブル１６を介してデバイス１４が接続され、当該デバイス１４側のＣＰＵ３４から最初（電流値Ｉ［１］の電流）の給電要求を受けると、図７のステップＳ７１に進む。なお、ＰＣ１２側のＣＰＵ２４は、既にＭ台（Ｍ≧１）のデバイス１４が接続されているとき、それぞれのデバイス１４に対して早く接続されたものから順に“１”〜“Ｍ”の識別番号を付す。そして、新たに接続されたデバイス１４には、“Ｍ＋１”という識別番号を付す。
【００４６】
ステップＳ７１において、ＣＰＵ２４は、現在供給されているバス電力の総電流値Ｉｓを算出する。この総電流値Ｉｓは、既にＰＣ１２に接続されているデバイス１４のＣＰＵ３４から通知された充電電流値Ｉ［ｎ］の合計によって求められ、具体的には次の数１によって求められる。
【００４７】
【数１】

【００４８】
なお、この数１において、Ｉ［ｍ，ｎ］は、既にＰＣ１２に接続されている識別番号“ｍ”番（ｍ＝１〜Ｍ）のデバイス１４の充電電流Ｉ［ｎ］である。
【００４９】
そして、ＣＰＵ２４は、ステップＳ７３において、バス電力として供給可能な残りの電流値Ｉｒを算出する。この電流値Ｉｒは、バス電力の最大容量Ｉｍａｘ（＝５００［ｍＡ］）からステップＳ７１で求められた総電流値Ｉｓを差し引くこと（Ｉｒ＝Ｉｍａｘ−Ｉｓ）によって求められる。
【００５０】
ステップＳ７３の処理後、ＣＰＵ２４は、ステップＳ７５に進み、ステップＳ７３で求められた電流値Ｉｒと、新たに接続されたデバイス１４が要求する電流値Ｉ［ｎ］（Ｉ［Ｍ＋１，ｎ］）とを比較する。ここで、電流値Ｉｒが電流値Ｉ［Ｍ＋１，ｎ］以上（Ｉｒ≧Ｉ［Ｍ＋１，ｎ］）のとき、ＣＰＵ２４は、ステップＳ７７に進む。そして、このステップＳ７７において、新たに接続されたデバイス１４に対して当該デバイス１４からの要求を承認する旨を応答して、このフロー図で示される一連の処理を終了する。
【００５１】
一方、ステップＳ７５において、電流値Ｉｒが電流値Ｉ［Ｍ＋１，ｎ］よりも小さい（Ｉｒ＜Ｉ［Ｍ＋１，ｎ］）とき、ＣＰＵ２４は、図８のステップＳ７９に進む。そして、このステップＳ７９において、ＣＰＵ２４は、新たに接続されたデバイス１４からの給電要求に添付されてくるフラグＥが“０”であるか否かを判断する。ここで、フラグＥが“０”である場合、つまり新たに接続されたデバイス１４からの給電要求が最初の要求である場合、ＣＰＵ２４は、ステップＳ８１に進む。
【００５２】
ＣＰＵ２４は、ステップＳ８１において後述するフラグＦに“０”を設定した後、ステップＳ８３に進み、最初に接続されたデバイス１４を指定するべく任意の識別番号を表すインデックスｍに“１”を入力する。そして、ＣＰＵ２４は、ステップＳ８５において、識別番号が“ｍ”番のデバイス１４に対し上述した電流低減要求を行う。
【００５３】
ステップＳ８５の処理後、ＣＰＵ２４は、ステップＳ８７に進み、当該ステップＳ８５における電流低減要求に対するデバイス１４側のＣＰＵ３４からの応答を待つ。この待ち時間は、ステップＳ８９において計測され、所定の時間が経過（タイムアップ）してもデバイス１４側のＣＰＵ３４から応答がない場合には、ＣＰＵ２４は、再度同じデバイス１４に電流低減要求を行うべくステップＳ８５に戻る。一方、所定の時間が経過する前に、デバイス１４側のＣＰＵ３４から応答が返ってきた場合には、ＣＰＵ２４は、ステップＳ８７からステップＳ９１に進む。
【００５４】
ステップＳ９１において、ＣＰＵ２４は、デバイス１４のＣＰＵ３４から返ってきた応答が電流低減要求を承認するものであるか否かを判断する。ここで、当該応答が電流低減要求を承認するものである場合、ＣＰＵ２４は、ステップＳ９３に進む。そして、このステップＳ９３において、上述したフラグＦに“１”を設定することによって、少なくとも１以上のデバイス１４において電流低減要求が承認されたことを表した後、ＣＰＵ２４は、ステップＳ９５に進む。なお、ステップＳ９１において、デバイス１４からの応答が電流低減要求を拒否するものである場合、ＣＰＵ２４は、ステップＳ９３をスキップして、ステップＳ９５に進む。
【００５５】
ステップＳ９５において、ＣＰＵ２４は、インデックスｍがその最大値“Ｍ”であるか否かを判断し、最大値“Ｍ”で無い場合は、ステップＳ９７に進む。そして、このステップＳ９７においてインデックスｍの値を“１”だけインクリメントした後、ＣＰＵ２４は、ステップＳ８５に戻る。
【００５６】
一方、ステップＳ９５においてインデックスｍが最大値“Ｍ”に達していると判断すると、ＣＰＵ２４は、ステップＳ９９に進む。そして、このステップＳ９９において、ＣＰＵ２４は、フラグＦが“０”であるか否かを判断する。ここで、フラグＦが“０”の場合、すなわちいずれのデバイス１４からも電流低減要求を承認する旨の応答が得られなかった場合、ＣＰＵ２４は、ステップＳ９１に進む。そして、このステップ９１において、ＣＰＵ２４は、新たに接続されたデバイス１４に対して給電要求を拒否する旨を応答して、このフロー図で示される一連の処理を終了する。
【００５７】
ステップＳ９９において、フラグＦが“０”でない場合、つまりいずれかのデバイス１４から電流低減要求を承認する旨の応答が得られた場合、ＣＰＵ２４は、新たに接続されたデバイス１４のために電流値Ｉ［１］の充電電流を確保できるかを再度確認するべく、図７のステップＳ７１に戻る。
【００５８】
なお、上述のステップＳ７９において、フラグＥが“０”でない場合、つまり新たに接続されたデバイス１４からの給電要求が最初の要求でない場合、ＣＰＵ２４は、ステップＳ９１を経て、このフロー図で示される一連の処理を終了する。
【００５９】
以上の説明から明らかなように、この実施例によれば、図１に示すようにＰＣ１２に対して１台のデバイス１４のみが接続されたとき、バッテリ１８は、最大電流値Ｉ［Ｎ］の電流によって充電されるので、当該バッテリ１８を短時間で充電することができる。また、図４に示すように、ＰＣ１２に対して複数台のデバイス１４，１４，・・・が接続されたときは、ＰＣ１２から供給可能なバス電力の最大容量の範囲内で、多くのデバイス１４，１４，・・・に対して充電電流Ｉ［ｎ］が供給されるよう当該バス電力が振り分けられる。
【００６０】
なお、この実施例においては、ＰＣ１２とデバイス１４とがＵＳＢケーブル１６によって接続される構成にこの発明を適用する場合について説明したが、これに限らない。いわゆるＵＳＢ接続以外の構成においても、この発明を適用することができる。
【図面の簡単な説明】
【図１】この発明の一実施例の概略構成を示す図である。
【図２】図１の実施例におけるＰＣの概略構成を示すブロック図である。
【図３】図１の実施例におけるデバイスの概略構成を示すブロック図である。
【図４】図１とは異なるシステム構成を示す図である。
【図５】図１の実施例においてＰＣに接続されたときのデバイス側のＣＰＵの動作を示すフロー図である。
【図６】図１の実施例において既にＰＣに接続された状態にあるときのデバイス側のＣＰＵの動作を示すフロー図である。
【図７】図１の実施例におけるＰＣ側のＣＰＵの動作を示すフロー図である。
【図８】図７に続くフロー図である。
【符号の説明】
１０…充電システム
１２…ＰＣ
１４…デバイス
１８…バッテリ
２４，３４…ＣＰＵ
３６…充電回路
３８…切換回路
４０…電流制限回路
４４…キャッシュメモリ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a charging device, and more particularly to a charging device that charges a battery with a current supplied from a current supply unit that defines a minimum current value that can be supplied.
[0002]
[Prior art]
As a conventional charging device of this type, there has been a charging device that charges a battery with a current supplied from a PC (Personal Computer) via a USB (Universal Serial Bus) cable. The minimum value of the current that can be supplied by the PC is 100 [mA], and in the related art, the battery is charged by a current having a fixed value of 100 [mA] or more.
[0003]
[Problems to be solved by the invention]
However, in the related art, the current value to be supplied is fixed, so that charging may take a long time in some cases.
[0004]
Therefore, a main object of the present invention is to provide a charging device that can charge a battery in a short time.
[0005]
[Means for Solving the Problems]
According to the present invention, in a charging device for charging a battery with a current supplied from a current supply unit in which a minimum current value that can be supplied is specified, a holding unit that holds a current value larger than the minimum current value is held by the holding unit. Means for requesting the current supply means to supply a current having the same current value, updating means for updating the current value of the holding means when the request of the request means is approved, and current supply when the request of the request means is rejected. A charging device comprising: a setting unit configured to perform charging setting according to a maximum current value approved by the unit.
[0006]
[Action]
In the present invention, the requesting unit requests the current supply unit to supply a current according to the current value held by the holding unit. When the request is approved by the current supply unit, the update unit updates the current value of the holding unit. Then, the requesting unit requests the current supplying unit again to supply a current according to the updated current value. On the other hand, when the request by the requesting means is rejected by the current supplying means, the setting means performs the charging setting according to the maximum current value approved by the current supplying means, thereby charging the battery. That is, the battery is charged by the current according to the maximum current value approved by the current supply means.
[0007]
The current supply means issues a reduction command when the sum of the current values requested by the plurality of request means exceeds the maximum current value that can be supplied, and the charging set by the setting means in response to the reduction command. A reduction unit for reducing the current value may be further provided. With this configuration, in a situation where a plurality of batteries are charged by the current supplied from the current supply unit, the sum of the charging current values supplied to these batteries is the maximum current value that can be supplied by the current supply unit. Is exceeded, the charging current value supplied to each battery is reduced. Therefore, a plurality of batteries can be charged within the range of the maximum current value that can be supplied by the current supply unit.
[0008]
Further, the current supplied from the current supply means may be supplied via a USB cable.
[0009]
【The invention's effect】
According to the present invention, the battery is charged by the current according to the maximum current value approved by the current supply means, so that the battery can be charged in a shorter time as compared with the related art in which charging is performed at a fixed current value. Can be.
[0010]
The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.
[0011]
【Example】
Referring to FIG. 1, a charging system 10 according to the present embodiment includes a PC 12, a device 14, and a USB cable 16 connecting the PC 12 and the device 14 to each other. The device 14 includes, for example, an audio player and a voice recorder using a semiconductor memory as a recording medium. In addition, the device 14 is driven by using a battery 18 incorporated therein, and the battery 18 is charged by bus power supplied from the PC 12 via the USB cable 16.
[0012]
Referring to FIG. 2, PC 12 includes a USB terminal (series A socket) 20 to which a USB cable 16 (strictly, a series A plug provided at one end of USB cable 16) is connected. The terminal 20 is connected to a CPU (Central Processing Unit) 24 via a USB interface circuit 22 having a built-in USB controller (not shown). When the device 14 is connected to the USB terminal 20 via the USB cable 16, the CPU 24 performs an environment setting between the device 14 and the device 14 according to a control program stored in an EEPROM (Electrically Erasable Programmable ROM) 26. Of data communication. The bus power described above is DC power of +5 [V], and is generated by the USB interface circuit 22. This bus power capacity is set to a maximum of 500 [mA] in terms of a current value.
[0013]
On the other hand, as shown in FIG. 3, the device 14 also has a USB terminal (series B socket) 30 to which the USB cable 16 (strictly, a series B plug provided at the other end of the USB cable 16) is connected. I have. The USB terminal 30 is connected to a CPU 34 via a USB interface circuit 32 having a USB controller (not shown).
[0014]
Although not shown in the figure, the USB interface circuit 32 has a built-in extraction circuit for extracting bus power supplied from the PC 12, and the bus power extracted by the extraction circuit is supplied to the charging circuit 36. Is entered. The charging circuit 36 performs predetermined processing such as noise removal processing on the input bus power. The bus power after the processing by the charging circuit 36 is supplied to or not supplied to the switching circuit 38 under the control of the CPU 34.
[0015]
The switching circuit 38 has a plurality of output ports, and a plurality of (N)

constant circuits

42, 42,... Constituting the current limiting circuit 40 are individually connected to each output port. When the bus power is supplied from the charging circuit 36, the switching circuit 38 inputs the bus power to one of the constant circuits 42 under the control of the CPU 34. As a result, a DC current having a constant current value I [n] (n = 1 to N; an index representing an arbitrary constant circuit 42) corresponding to the constant of the constant circuit 42 is generated from the constant circuit 42 to which the bus power is input. The DC current is output and input to the battery 18. As a result, the battery 18 is charged.
[0016]
The current value I [n] increases as the value of the index n increases. The minimum value of the current value I [n], that is, the current value I [1] when the index n is “1”, is set to the minimum necessary current value for charging the battery 18. In the example, it is set to 100 [mA] which is guaranteed as the minimum current value of the bus power in the USB standard. On the other hand, the maximum value of the current value I [n], that is, the current value I [N] when the index n is “N” is a current value that is enough to charge the battery 18 at a high speed. It depends on the type (model). However, the current value I [N] is set to 500 [mA] or less. Information on which current value I [n] the battery 18 is charged with, in other words, which constant circuit 42 is enabled by the switching circuit 38, is stored in a cache memory as a holding means built in the CPU 34. 44.
[0017]
By the way, when the device 14 is connected to the PC 12 via the USB cable 16 as shown in FIG. 1, the CPU 34 on the device 14 side described above for efficiently charging the battery 18 according to the control program stored in the EEPROM 46. Environment setting is performed, and in performing the environment setting, the following data communication is performed with the CPU 24 of the PC 12.
[0018]
That is, the CPU 34 of the device 14 first requests the CPU 24 of the PC 12 to supply a current having the minimum current value I [1] (= 100 [mA]). In response to this request, the CPU 24 of the PC 12 determines whether or not the current of the requested current value I [n] (I [1]) can be supplied. If there is room to supply the power of [n], a response is made to the CPU 34 of the device 14 to approve the request. On the other hand, when the current of the requested current value I [n] cannot be supplied, specifically, when the bus power is already used and there is no room to supply the current of the current value I [n]. The CPU 24 of the PC 12 responds to the CPU 34 of the device 14 to reject the request. When only one device 14 is connected to the PC 12 as shown in FIG. 1, the request is not rejected by the CPU 24 of the PC 12.
[0019]
When the CPU 34 of the device 14 receives a response from the CPU 24 of the PC 12 acknowledging the request, the CPU 34 of the current value having the current value next to the previously requested current value I [n], that is, the current value of I [n + 1]. The supply is requested again to the CPU 34 of the PC 12. The CPU 34 of the PC 12 responds to the request that the request is approved according to the same procedure as described above. Then, the CPU 34 of the device 14 also repeats the same procedure as described above for the response from the CPU 34 of the PC 12.
[0020]
In the exchange between the CPU 34 of the device 14 and the CPU 24 of the PC 12, the CPU 34 of the device 14 requests the CPU 24 of the PC 12 to supply a current having the maximum current value I [N]. Is repeated until the CPU 24 of the device 14 responds to the CPU 34 of the device 14 to approve the request. After the approval of the maximum current value I [N] is obtained, the CPU 34 of the device 14 controls the charging circuit 36 so that bus power is supplied from the charging circuit 36 to the switching circuit 38, and the CPU 34 controls the charging circuit 36. The switching circuit 38 is controlled so that the bus power is input to the constant circuit 42 corresponding to the maximum current value I [N]. As a result, a current having the maximum current value I [N] flows to the battery 18, and charging of the battery 18 starts. That is, as shown in FIG. 1, when only one device 14 is connected to the PC 12, the battery 18 is charged by the current having the maximum current value I [N].
[0021]
According to the USB standard, a plurality of (up to 127)

devices

14, 14,... Are provided for one PC 12 by using a dedicated hub (concentrator) 50 as shown in FIG. Can be connected. Here, it is assumed that M (M ≧ 1) devices 14 are connected to the PC 12 and another device, that is, an “M + 1” th device 14 is newly connected to the PC 12.
[0022]
In this case, similarly to the device 14 in FIG. 1, the CPU 34 of the “M + 1” th device 14 first requests the CPU 24 of the PC 12 to supply a current having the minimum current value I [1]. In response to this request, the CPU 24 of the PC 12 determines whether the current having the requested current value I [n] (I [1]) can be supplied, and when it is determined that the current can be supplied, “M + 1” A response that the request is approved is sent to the CPU 34 of the first device 14. When receiving the response of the approval, the CPU 34 of the device 14 supplies the current having the current value I [n + 1] next to the current value I [n] requested last time, similarly to the device 14 in FIG. The request is made to the CPU 24 of the PC 12 again. Then, the CPU 24 of the PC 12 having received the request determines again whether or not the current having the requested current value I [n] can be supplied, as described above.
[0023]
In such an exchange between the CPU 34 on the device 14 side and the CPU 24 on the PC 12 side, is it determined that the CPU 24 on the PC 12 side cannot supply the current of the current value I [n] requested from the CPU 34 on the device 14 side? Alternatively, the process is repeated until the CPU 34 of the device 14 requests the CPU 24 of the PC 12 to supply a current having the maximum current value I [N]. When the CPU 34 of the device 14 requests the supply of the current of the maximum current value I [N], and the CPU 24 of the PC 12 responds to this request that the request is approved, the case of FIG. Similarly to the above, the battery 18 of the “M + 1” th device 14 is charged by the current having the maximum current value I [N].
[0024]
On the other hand, when the CPU 24 of the PC 12 determines that the current of the current value I [n] requested from the CPU 34 of the “M + 1” th device 14 cannot be supplied, specifically, it can be supplied as bus power. When the remaining current value Ir is less than the requested current value I [n], the CPU 24 of the PC 12 responds to the CPU 34 of the “M + 1” th device 14 to reject the request. In this case, the CPU 34 of the “M + 1” -th device 14 charges the battery 18 with a current having the next smaller current value than the last requested current value I [n], that is, a current value of I [n−1]. Thus, the charging circuit 36 and the switching circuit 38 are controlled.
[0025]
Note that the CPU 24 of the PC 12 first receives a power supply request from the CPU 34 of the “M + 1” th device 14, that is, a power supply request of the current value I [1]. When it is determined that the current of the current value I [1] cannot be supplied, the CPU 24 of the PC 12 transmits the charging current value I [to the

other M devices

14, 14,. n] is requested to reduce the current. In this case, the CPU 34 of each device 14 that has received the current reduction request lowers the current charging current value I [n] by one step and performs charging with the current having the current value I [n-1]. However, when the charging current value I [n] of the device 14 that has received the current reduction request is the minimum current value [1], the CPU 34 of the device 14 rejects the current reduction request.
[0026]
After the charging current value I [n] is reduced in the

other M devices

14, 14,... In this manner, the CPU 24 on the PC side requests again from the CPU 34 of the “M + 1” th device 14. It is determined whether the current having the current value I [1] can be supplied. If it is determined that the request can be supplied, the CPU 24 of the PC 12 responds to the CPU 34 of the “M + 1” th device 14 that the request is approved. As a result, the charging current of the minimum current value I [1] is secured for the “M + 1” -th device 14, and the battery of the “M + 1” -th device 14 is charged by the current of the minimum current value I [1]. 18 is charged.
[0027]
On the other hand, even if the charging current value I [n] of the

other devices

14, 14,... Is reduced, the current of the current value I [1] requested by the CPU 34 of the “M + 1” th device 14 is still supplied. If the CPU 24 of the PC 12 determines that the current reduction cannot be performed, it issues a current reduction request to the

other devices

14, 14,... Again. That is, an effort is made to secure a charging current of the minimum current value I [1] for at least the “M + 1” th device 14.
[0028]
Note that even if the charging current value I [n] is reduced to the minimum current value I [1] in all of the

other M devices

14, 14,. If the charging current of the current value I [1] cannot be secured, the CPU 24 of the PC 12 responds to the CPU 34 of the “M + 1” th device 14 to reject the request. In this case, the CPU 34 of the “M + 1” th device 14 controls the charging circuit 36 so that bus power is not supplied from the charging circuit 36 to the switching circuit 38. As a result, charging of the battery 18 is disabled in the “M + 1” th device 14.
[0029]
In order to realize such a series of environment settings, the CPU 34 of the device 14 executes each process shown in the flowcharts of FIGS.
[0030]
That is, when the PC 12 is connected via the USB cable 16, the CPU 34 of the device 14 proceeds to step S1 in FIG. In this step S1, the CPU 34 inputs "1" to the above-mentioned index n. Then, the CPU 34 proceeds to step S3, and determines whether or not the value of the index n is “1”. The information of the index n is held in the cache memory 46 as described above.
[0031]
When the value of the index n is "1" in step S3, the CPU 34 proceeds to step S5, sets "0" to a predetermined flag E, and then proceeds to step S7. On the other hand, when the value of the index n is not “1”, the CPU 34 proceeds from step S3 to step S9. Then, after setting the flag E to "1" in step S9, the process proceeds to step S7. The flag E indicates whether or not the request is the first when the CPU 34 of the device 14 requests the CPU 24 of the PC 12 to supply the current of the current value I [n]. "" Indicates the first request, and "1" indicates that it is not the first request.
[0032]
In step S7, the CPU 34 requests the CPU 24 of the PC 12 to supply a current having the current value I [n]. At this time, the CPU 34 attaches the information of the flag E set in step S5 or step S9.
[0033]
After the process in step S7, the CPU 34 proceeds to step S11, and waits for a response from the CPU 24 of the PC 12 to the request in step S7. This waiting time is measured in step S13. If there is no response from the CPU 24 on the PC 12 side even after the predetermined time has elapsed (time-up), the CPU 34 returns to step S7 to make a request again. On the other hand, if a response is returned from the CPU 24 of the PC 12 before the predetermined time has elapsed, the CPU 34 proceeds from step S11 to step S15.
[0034]
In step S15, the CPU 34 determines whether or not the response returned from the CPU 24 of the PC 12 is to approve the request. Here, if the response acknowledges the request, the CPU 34 proceeds to step S17, and determines whether or not the index n currently held in the cache memory 44 is the maximum value “N”, If it is not the maximum value “N”, the process proceeds to step S19. Then, after incrementing the value of the index n by “1” in step S19, the CPU 34 returns to step S3.
[0035]
When determining that the index n has reached the maximum value “N” in step S17, the CPU 34 proceeds to step S21. Then, in step S21, the CPU 34 sets the charging current value I [n], and more specifically, controls the switching circuit 40 so that the constant circuit 42 corresponding to the current index n is enabled. Further, the CPU 34 proceeds to step S23 to start charging the battery 18, and more specifically, controls the charging circuit 36 so that bus power is supplied from the charging circuit 36 to the switching circuit 38.
[0036]
After the processing in step S23, the CPU 34 proceeds to step S25 and sets “1” to a flag G indicating whether or not the battery 16 is being charged. Note that “1” of the flag G indicates that the battery 18 is being charged, and “0” indicates that the battery 18 is not being charged, that is, disabled.
[0037]
After the processing in step S25, the CPU 34 proceeds to step S27. Here, the CPU 34 notifies the CPU 24 of the PC 12 of the current charging current value I [n], and ends the series of processes shown in the flowchart of FIG.
[0038]
On the other hand, if the response returned from the CPU 24 on the PC 12 side in step S15 rejects the request, the CPU 34 proceeds to step S29. Then, the CPU 34 decrements the current value of the index n by “1” in step S29, and then proceeds to step S31.
[0039]
In step S31, the CPU 34 determines whether or not the value of the index n after decrement is “0”. Here, if the value of the index n is “0”, the CPU 34 proceeds to step S33 to disable charging of the battery 18, and more specifically, the charging circuit 36 controls the switching circuit 38 so that bus power is not supplied to the switching circuit 38. The charging circuit 36 is controlled. Then, the CPU 34 sets “0” to the above-described flag G in step S35, and after step S27, ends the series of processes illustrated in the flowchart of FIG. On the other hand, if the value of the index n is not “0” (n> 0) in step S31, the CPU 34 proceeds to step S21.
[0040]
Next, referring to FIG. 6, when CPU 34 of device 14 already connected to PC 12 receives the above-described current reduction request from CPU 24 of PC 12, the process proceeds to step S51. Then, in this step S51, the CPU 34 determines whether or not the flag G is "1", that is, whether or not the battery 18 is being charged. Here, if it is determined that the flag G is “1” (the battery 18 is being charged), the CPU 34 proceeds to step S53 to determine whether or not the current value of the index n is “1”. That is, it is determined whether or not the battery 18 is currently charged based on the current value I [1].
[0041]
When determining in step S53 that the value of the index n is "1", the CPU 34 proceeds to step S55. Then, in step S55, a response to the rejection of the current reduction request is sent to the CPU 24 on the PC 12 side, and the series of processes shown in the flowchart of FIG. 6 is ended.
[0042]
On the other hand, if it is determined in step S53 that the value of the index n is not “1” (n> 1), the CPU 34 proceeds to step S57. Then, in this step S57, after decrementing the value of the index n by “1”, the CPU 34 proceeds to a step S59, and changes the charging current value I [n] according to the index n after the decrement. Then, in step S61, the CPU 34 responds to the CPU 24 of the PC 12 that the current reduction request is approved, and notifies the CPU 24 of the changed charging current value I [n], as shown in the flowchart of FIG. A series of processing to be performed ends.
[0043]
If the flag G is not “1” in the above step S51 (if the flag G is “0”), the CPU 34 skips step S53 and proceeds to step S55.
[0044]
In response to such an operation of the CPU 34 of the device 14, the CPU 24 of the PC 12 executes each processing shown in the flowcharts of FIGS. 7 and 8.
[0045]
That is, when the device 14 is connected via the USB cable 16 and receives the first (current of the current value I [1]) power supply request from the CPU 34 of the device 14, the CPU 24 on the PC 12 side proceeds to step S71 in FIG. Proceed to. When the M devices (M ≧ 1) are already connected, the CPU 24 of the PC 12 determines the identification numbers of “1” to “M” in order from the one connected earlier to each device 14. Is attached. Then, the newly connected device 14 is assigned an identification number “M + 1”.
[0046]
In step S71, the CPU 24 calculates the total current value Is of the currently supplied bus power. This total current value Is is obtained by the sum of the charging current values I [n] notified from the CPU 34 of the device 14 already connected to the PC 12, and is specifically obtained by the following equation 1.
[0047]
(Equation 1)

[0048]
In Equation 1, I [m, n] is the charging current I [n] of the device 14 of the identification number “m” (m = 1 to M) already connected to the PC 12.
[0049]
Then, in step S73, the CPU 24 calculates the remaining current value Ir that can be supplied as the bus power. This current value Ir is obtained by subtracting the total current value Is obtained in step S71 from the maximum capacity Imax (= 500 [mA]) of the bus power (Ir = Imax-Is).
[0050]
After the process in step S73, the CPU 24 proceeds to step S75, where the current value Ir obtained in step S73 and the current value I [n] (I [M + 1, n]) required by the newly connected device 14 are set. Compare. Here, when the current value Ir is equal to or more than the current value I [M + 1, n] (Ir ≧ I [M + 1, n]), the CPU 24 proceeds to step S77. Then, in step S77, a response is sent to the newly connected device 14 to approve the request from the device 14, and the series of processes shown in this flowchart is ended.
[0051]
On the other hand, in step S75, when the current value Ir is smaller than the current value I [M + 1, n] (Ir <I [M + 1, n]), the CPU 24 proceeds to step S79 in FIG. Then, in this step S79, the CPU 24 determines whether or not the flag E attached to the power supply request from the newly connected device 14 is “0”. Here, when the flag E is “0”, that is, when the power supply request from the newly connected device 14 is the first request, the CPU 24 proceeds to step S81.
[0052]
The CPU 24 sets “0” to a flag F to be described later in step S81, and then proceeds to step S83 to input “1” to an index m representing an arbitrary identification number so as to designate the device 14 connected first. . Then, in step S85, the CPU 24 makes the above-described current reduction request to the device 14 whose identification number is “m”.
[0053]
After the process in step S85, the CPU 24 proceeds to step S87, and waits for a response from the CPU 34 of the device 14 to the current reduction request in step S85. This waiting time is measured in step S89, and if there is no response from the CPU 34 on the device 14 side even after the predetermined time has elapsed (time-up), the CPU 24 requests the same device 14 again to reduce the current. It returns to step S85. On the other hand, if a response is returned from the CPU 34 of the device 14 before the predetermined time has elapsed, the CPU 24 proceeds from step S87 to step S91.
[0054]
In step S91, the CPU 24 determines whether or not the response returned from the CPU 34 of the device 14 is to approve the current reduction request. Here, if the response is to approve the current reduction request, the CPU 24 proceeds to step S93. Then, in step S93, by setting the above-mentioned flag F to "1" to indicate that the current reduction request has been approved in at least one or more devices 14, the CPU 24 proceeds to step S95. If the response from the device 14 rejects the current reduction request in step S91, the CPU 24 skips step S93 and proceeds to step S95.
[0055]
In step S95, the CPU 24 determines whether or not the index m is the maximum value “M”. If the index m is not the maximum value “M”, the process proceeds to step S97. Then, after incrementing the value of the index m by “1” in step S97, the CPU 24 returns to step S85.
[0056]
On the other hand, when determining in step S95 that the index m has reached the maximum value “M”, the CPU 24 proceeds to step S99. Then, in this step S99, the CPU 24 determines whether or not the flag F is “0”. Here, when the flag F is “0”, that is, when no response to approve the current reduction request is obtained from any of the devices 14, the CPU 24 proceeds to step S91. Then, in this step 91, the CPU 24 responds to the newly connected device 14 that the power supply request is rejected, and ends the series of processes shown in this flowchart.
[0057]
If the flag F is not “0” in step S99, that is, if a response to approve the current reduction request is obtained from any of the devices 14, the CPU 24 sets the current value for the newly connected device 14. The process returns to step S71 in FIG. 7 to confirm again whether the charging current of I [1] can be secured.
[0058]
If the flag E is not “0” in the above-described step S79, that is, if the power supply request from the newly connected device 14 is not the first request, the CPU 24 goes to step S91 and is shown in this flowchart. A series of processing ends.
[0059]
As is apparent from the above description, according to this embodiment, when only one device 14 is connected to the PC 12 as shown in FIG. 1, the battery 18 has the maximum current value I [N]. Since the battery 18 is charged by the current, the battery 18 can be charged in a short time. As shown in FIG. 4, when a plurality of

devices

14, 14,... Are connected to the PC 12, a large number of devices 14 are provided within the range of the maximum bus power that can be supplied from the PC 12. , 14, ..., the bus power is distributed so that the charging current I [n] is supplied.
[0060]
In this embodiment, the case where the present invention is applied to the configuration in which the PC 12 and the device 14 are connected by the USB cable 16 has been described, but the invention is not limited to this. The present invention can be applied to configurations other than the so-called USB connection.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of an embodiment of the present invention.
FIG. 2 is a block diagram showing a schematic configuration of a PC in the embodiment of FIG.
FIG. 3 is a block diagram showing a schematic configuration of a device in the embodiment of FIG. 1;
FIG. 4 is a diagram showing a system configuration different from FIG. 1;
FIG. 5 is a flowchart showing an operation of a device-side CPU when connected to a PC in the embodiment of FIG. 1;
FIG. 6 is a flowchart showing the operation of the device-side CPU when the device is already connected to the PC in the embodiment of FIG. 1;
FIG. 7 is a flowchart showing the operation of the CPU on the PC side in the embodiment of FIG. 1;
FIG. 8 is a flowchart following FIG. 7;
[Explanation of symbols]
10. Charging system
12 PC
14… Device
18… Battery
24, 34 ... CPU
36 ... Charging circuit
38 Switching circuit
40 ... current limiting circuit
44… Cache memory

Claims

In a charging device for charging a battery with a current supplied from a current supply unit having a minimum current value that can be supplied,
Holding means for holding a current value larger than the minimum current value;
Requesting means for requesting the current supply means to supply a current having a current value held by the holding means,
Update means for updating the current value of the holding means when the request of the request means is approved, and setting for performing charge setting according to the maximum current value approved by the current supply means when the request of the request means is rejected A charging device comprising means.

The current supply unit issues a reduction command when the sum of the current values requested by the plurality of request units exceeds the maximum current value that can be supplied,
The charging device according to claim 1, further comprising a reduction unit configured to reduce a charging current value set by the setting unit in response to the reduction command.

The charging device according to claim 1, wherein the current is supplied from the current supply unit via a USB cable.