【０００１】
【発明の属する技術分野】
本発明は、ディスクリート部品で構成したスイッチング電源装置に関し、特に素子破壊等に伴うループオープン時の出力側の保護技術に関する。
【０００２】
【従来の技術】
［スイッチング電源装置の基本動作］
従来のスイッチング電源装置、すなわち自励型フライバックコンバータ（ＲＣＣ：リンギングチョークコンバータ）を図４に基づいて説明する。
【０００３】
絶縁トランス１は、入力側の１次巻線Ｎｐと出力側の２次巻線Ｎｓおよび１次側の補助巻線Ｎｂにて構成されている。補助巻線Ｎｂは、スイッチング素子として機能するＭＯＳ−ＦＥＴ２のゲート電圧制御を行うトランジスタ３を駆動するために利用される。入力電圧Ｅは、ＡＣ入力電圧をブリッジダイオードで整流し、アルミ電解コンデンサにて平滑された直流電圧であり、アルミ電解コンデンサの両端の電圧である。図４では、ブリッジダイオード、アルミ電解コンデンサは図示していない。
【０００４】
入力電圧Ｅは、１次巻線Ｎｐの一端と前記ＭＯＳ−ＦＥＴ２のソース端子の間に印加され、入力電圧の（＋）側は１次巻線Ｎｐの巻き始めに接続され、入力電圧の（−）側はＭＯＳ−ＦＥＴ２のソース端子に接続されている。また、補助巻き線Ｎｂは１次巻線Ｎｐと同極に接続され、２次巻線Ｎｓは異極に接続されている。
【０００５】
入力電圧の（＋）側、（−）側とＭＯＳ−ＦＥＴ２のゲート間には、夫々、起動抵抗４、５が接続されている。また、ＭＯＳ−ＦＥＴ２のゲートと補助巻線Ｎｂの巻き始めとの間にはコンデンサ６とゲート抵抗７、８が接続されている。ゲート抵抗８の両端には、補助巻線Ｎｂ側をカソードの向きにしたダイオード９が接続されており、ＭＯＳ−ＦＥＴ２のターンオン、ターンオフのスピードを調整している。
【０００６】
トランジスタ３のベースには、入力電圧の（−）側との間にコンデンサ１０が接続されている。補助巻線Ｎｂとトランジスタ３のベースとの間には、抵抗１１が接続され、コンデンサ１０との間で時定数回路を構成している。
【０００７】
フォトカプラ１２のコレクタとＭＯＳ−ＦＥＴ２のゲートとの間には、抵抗１３が接続され、フォトカプラ１２に流れる電流を制限している。フォトカプラ１２のエミッタは、トランジスタ３のベースに接続されている。絶縁トランス１の２次巻線Ｎｓの巻き終わりには、整流用のダイオード１４のアノード側が接続されている。ダイオード１４のカソード側と２次巻線Ｎｓの巻き始めとの間には、電解コンデンサ１５が接続され、平滑を行っている。出力電圧Ｖｏは、抵抗１６，１７によって分圧され、分圧された電圧はＯＰアンプ１８の反転入力端子に入力され、ツェナーダイオード１９と抵抗２０とで生成された基準電圧はＯＰアンプ１８の非反転入力端子に入力されている。
【０００８】
このＯＰアンプ１８は、反転入力端子の入力電圧と基準電圧との比較結果により出力端子の電圧を調整することで、抵抗２１を介してフォトカプラ１２のダイオードに流れる電流を制御している。ＯＰアンプ１８の反転入力端子と出力端子との間に接続された抵抗２２とコンデンサ２３は、閉ループの利得、位相を調整するためのものである。
【０００９】
ＭＯＳ−ＦＥＴ２は、起動抵抗４、５によりゲートにバイアスが印加されて導通状態となる。ＭＯＳ−ＦＥＴ２が導通状態になると、１次巻線Ｎｐに入力電圧Ｅが印加され、補助巻線Ｎｂに巻き始め側を（＋）とする電圧が誘起される。このとき、２次巻線Ｎｓにも電圧が誘起されるが、整流ダイオード１４のアノード側を（−）とする電圧であるため、２次側には電圧は伝達されない。
【００１０】
従って、１次巻線Ｎｐを流れる電流は絶縁トランス１の励磁電流だけで、絶縁トランス１には励磁電流の２乗に比例したエネルギーが蓄積される。この励磁電流は時間に比例して増大する。
【００１１】
補助巻線Ｎｂに誘起された電圧により、コンデンサ６、抵抗７、８を介してＭＯＳ−ＦＥＴ２のゲートが充電され、さらに導通状態が継続される。時定数回路を構成している抵抗１１、コンデンサ１０には、補助巻線Ｎｂから電荷が充電され、コンデンサ１０の両端の電圧がトランジスタ３のＶｂｅより高くなると、トランジスタ３が導通状態となり、ＭＯＳ−ＦＥＴ２のゲート電圧が低下することで、ＭＯＳ−ＦＥＴ２は非導通状態となる。このとき、絶縁トランス１の各巻線には、起動時と逆向きの電圧が発生し、２次巻線には整流ダイオード１４のアノード側を（＋）とする電圧が発生するため、絶縁トランス１に蓄積されたエネルギーが整流、平滑され、２次側に伝達される。
【００１２】
絶縁トランス１に蓄えられているエネルギーが２次側にすべて伝達されると、ＭＯＳ−ＦＥＴ２は再び導通状態となる。これは、ＭＯＳ−ＦＥＴ２のドレイン−ソース間の電圧に比例した電圧が補助巻線Ｎｂに発生し、ＭＯＳ−ＦＥＴ２が非導通状態になった直後はゲートが（−）にバイアスされているが、２次側にエネルギーの伝達が終わると（−）のバイアスが徐々に低下するため、Ｃカップリングしているコンデンサ６から再びＭＯＳ−ＦＥＴ２のゲートが（＋）方向にバイアスされるためである。
【００１３】
フォトカプラ１２からの電流は、出力電圧Ｖｏが高いときに電流を多く流すので、それによってコンデンサ１０に電流が供給され、充電時間が短くなる。これはＭＯＳ−ＦＥＴ２の導通時間が短くなることを示しており、これによって絶縁トランス１に蓄積されるエネルギーが減少することで、出力電圧Ｖｏが下がり、定電圧動作が行われることとなる。出力電圧が低い場合は逆の動作となる。
【００１４】
図５は、ＲＣＣ方式における各部の波形を示している。図５において、ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＶＮｓは２次巻線Ｎｓに発生する電圧を、ＩＳは２次側の整流ダイオード１４に流れる電流を、ＶＮｂは補助巻線Ｎｂに発生する電圧を示している。
【００１５】
まず、ＭＯＳ−ＦＥＴ２のオン期間について説明する。起動抵抗４、５によりゲートにバイアスが印加され、ゲート電圧ＶＧの電位が上昇することによってＭＯＳ−ＦＥＴ２は導通状態となり、ドレイン電流ＩＤは時間とともに正の傾きで直線的に増加し、絶縁トランス１にエネルギーが蓄積される。このとき、ドレイン−ソース電圧ＶＤＳは、ＭＯＳ−ＦＥＴ２が導通状態であるため、ほぼ零になっており、２次側の整流ダイオード１４には、２次巻線Ｎｓの電圧ＶＮｓが印加されて逆バイアスされているため、電流ＩＳは流れない。
【００１６】
このとき、補助巻線Ｎｂの電圧を示したのがＶＮｂである。この電圧ＶＮｂによりコンデンサ１０が充電され、トランジスタ３が導通状態になると、ＭＯＳ−ＦＥＴ２のゲート電圧ＶＧは零になり、ＭＯＳ−ＦＥＴ２は非導通状態となるため、ドレイン電流ＩＤは零になり、ドレイン−ソース電圧ＶＤＳは、入力電圧Ｅと２次側の出力電圧の巻線比倍の電圧、およびサージ電圧を重畳したものとなる。このとき、２次側の整流ダイオード１４は導通状態となり、絶縁トランス１に蓄積されたエネルギーが２次側に伝達される。この際、整流ダイオード１４の電流ＩＳは、負の傾きで直線的に減少する。このとき、補助巻線Ｎｂには負電圧が発生する。
【００１７】
［過電圧検出回路の動作］
次に、ループオープン、素子破壊等が発生したときに過電圧の発生を防止するための回路素子の動作について説明する。
【００１８】
出力電圧Ｖｏには、抵抗２４を介してツェナーダイオード２５のカソードが接続され、ツェナーダイオード２５のアノードには、過電圧検出信号を伝達するためのフォトカプラ２６の発光側のアノードが接続され、発光側のカソードは、出力のＧＮＤ端子に接続されている。ＭＯＳ−ＦＥＴ２のゲートには、ラッチ動作用のサイリスタ２７のアノードが接続され、サイリスタ２７のカソードは、ＭＯＳ−ＦＥＴ２のソースに接続されている。
【００１９】
フォトカプラ２６の受光側トランジスタのコレクタは、ＭＯＳ−ＦＥＴ２のゲートに接続され、受光側トランジスタのエミッタは、サイリスタ２７のゲートに接続されている。
【００２０】
例えば、ＯＰアンプ１８の入力端子間のショート、フォトカプラ１２の素子オープン等により帰還信号がなくなった場合には、正常な閉ループ制御を行うことができず、出力電圧の上昇を招き、出力側の回路の故障、入力側のアルミ電解コンデンサ（図４では省略）の暴爆弁の動作等を引き起こすことになる。
【００２１】
本従来例では、このような出力電圧の異常な上昇を抑えるために、ツェナーダイオード２５、フォトカプラ２６、サイリスタ２７等で構成された回路により保護動作を行えるようになっている。以下、その保護動作について説明する。
【００２２】
上記の閉ループ制御の異常により、出力電圧Ｖｏがツェナーダイオード２５の動作電圧より上昇すると、抵抗２４を介してフォトカプラ２６の発光側に電流が流れる。この電流はフォトカプラ２６の受光側に伝達され、サイリスタ２７のゲートにトリガ電流が供給され、サイリスタ２７のアノードからカソードに向かって電流が流れることにより、ＭＯＳ−ＦＥＴ２のゲート電圧が低下する。
【００２３】
ゲート電圧の低下により、ＭＯＳ−ＦＥＴ２の発振は停止し、出力電圧Ｖｏが低下する。サイリスタ２７には起動抵抗４側から保持電流が供給されるため、ＭＯＳ−ＦＥＴ２の発振停止は、ＡＣ入力がオフとなり保持電流が無くなるまで継続される。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来の構成では、サイリスタという高価な素子を用いているため、コストが上昇してしまうという問題があった、また、注入ノイズ等によりサイリスタが誤動作を引き起こすのを防止するため、サイリスタのゲートにフィルタ回路を追加する必要があり（図４では省略）、この点でもコスト高となっていた。
【００２５】
さらに、従来は、過電圧保護回路にも高価なフォトカプラを使用しているため、この点でもコスト高となっていた。
【００２６】
本発明は、このような従来技術の問題点に鑑みてなされたもので、その課題は、過大な出力電圧の発生を防止するための安価な保護回路を有するスイッチング電源装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記課題を解決するため、本発明は、１次巻線、補助巻線、２次巻線を有する絶縁トランスと、前記絶縁トランスの１次巻線と直流電源との間に接続されて前記１次巻線に入力する直流をスイッチングするスイッチング素子と、前記絶縁トランスの２次巻線に発生した交流電圧を整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線に接続されたスイッチング電源装置において、前記直流出力に設けた電圧検出回路により規定の直流出力電圧値よりも高い電圧が検出された場合に、前記制御部を非動作状態にすることにより前記スイッチング素子のオフ期間をゼロとし、前記絶縁トランスの１次側に配設された遮断素子を動作させるように構成されている。
【００２８】
また、本発明は、１次巻線、補助巻線、２次巻線を有する絶縁トランスと、前記絶縁トランスの１次巻線と直流電源との間に接続されて前記１次巻線に入力する直流をスイッチングするスイッチング素子と、前記絶縁トランスの２次巻線に発生した交流電圧を整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線に接続されたスイッチング電源装置において、前記補助巻線に設けた負電圧検出回路により規定の負電圧値よりも低い電圧が検出された場合に、前記制御部を非動作状態にすることにより前記スイッチング素子のオフ期間をゼロとし、前記絶縁トランスの１次側に配設された遮断素子を動作させるように構成されている。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３０】
［第１の実施形態］
図１は、本発明の第１の実施形態によるスイッチング電源装置の概略構成を示す回路図である。なお、図１では、従来のスイッチング電源装置（図４）と同じ機能を有する回路素子には同一の符号を付している。また、図１では、図４に対してアルミ電解コンデンサ４２より入力側の回路素子を明記してある。
【００３１】
ＡＣ入力電圧の相線には、ノイズ除去用のラインフィルタ２９の各相線が接続され、一方の相線には先安全規格上要求されている遮断素子２８（ここではヒューズ）が挿入され、相線間にもノイズ除去用のライン間コンデンサ３０が接続されている。ラインフィルタ２９の後段には、同じくノイズ除去用のＹコンデンサ３１、３２が保護接地用の中性線との間に接続され、Ｙコンデンサ３１，３２の後段には、整流用のブリッジダイオード４１、平滑用のアルミ電解コンデンサ４２が接続されている。
【００３２】
従来例との相違点としては、サイリスタ２７を削除し、フォトカプラ２６の受光側トランジスタのコレクタ端子をＭＯＳ−ＦＥＴ２のゲート制御用のトランジスタ３のベースに接続し、フォトカプラ２６の受光側トランジスタのエミッタ端子をＭＯＳ−ＦＥＴ２のソース端子（１次側回路のＧＮＤ）に接続した点が挙げられる。
【００３３】
以下、動作について説明する。
【００３４】
ＭＯＳ−ＦＥＴ２の正常発振状態からフォトカプラ１２の発光部のオープン、受光部のオープン等により閉ループがオープンになると、フォトカプラ１２からの帰還電流がなくなるため、コンデンサ１０と抵抗１１とで決まる時間だけＭＯＳ−ＦＥＴ２のオン時間が延長される。このＭＯＳ−ＦＥＴ２のオン時間の延長により、必要分以上のエネルギーが２次側に供給されるため、出力電圧Ｖｏは上昇する。
【００３５】
保護回路が無ければ、このまま出力電圧Ｖｏは上昇し続けるため、素子破壊、アルミ電解コンデンサ４２の暴爆等を引き起こすことになる。しかしながら、出力電圧Ｖｏがツェナーダイオード２５の動作電圧（Ｖｚ１）よりも上昇すると、ツェナーダイオード２５に流れた電流がフォトカプラ２６により伝達され、コンデンサ１０の電荷を一気に放電させる。この放電によりＭＯＳ−ＦＥＴ２はオフすることができなくなり、絶縁トランス１に励磁電流を流し続けることになる。
【００３６】
絶縁トランス１は、通常最大励磁電流が決まっており、最大励磁電流以上の電流を流すと飽和現象を引き起こす。絶縁トランス１が飽和すると、インダクタンス成分は失われ、ただの抵抗体になってしまうため、さらに加速度的にＭＯＳ−ＦＥＴ２に電流が流れる。この電流によりＭＯＳ−ＦＥＴ２のドレイン−ソース間はショート状態となり、遮断素子２８（本実施形態ではヒューズ）を溶断させる。この一連の動作により、ループオープン等の異常時に出力側へ被害が拡大するのを防止することができる。
【００３７】
図２は、上記の一連の動作を説明するために各部の波形を示したものである。図２において、ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＶＮｓは２次巻線Ｎｓに発生する電圧を、ＩＳは２次側の整流ダイオード１４に流れる電流を、ＶＮｂは補助巻線Ｎｂに発生する電圧を示している。
【００３８】
ｔ１からｔ２間は正常動作時の波形を示しており、ｔ３期間にループオープンが起こったことを示している。ループオープンが発生したことにより、ＭＯＳ−ＦＥＴ２のドレイン電流（ＩＤ）が正常時よりも多く流れる。そのため、出力電圧が上昇し、ツェナーダイオード２５の動作電圧（Ｖｚ１）になるｔ４期間終了時にフォトカプラ２６により電流が伝達され、コンデンサ１０の電荷が一気に放電されることにより、ＭＯＳ−ＦＥＴ２を制御するトランジスタ３は非動作状態となる。
【００３９】
図２ではｔ４期間終了と同じタイミングに放電開始を想定したが、ｔ４期間中であってもよい。その場合には、ドレイン電流ＩＤはゼロから流れるのではなく、あるバイアスを持ったところから流れ始める。
【００４０】
ｔ５期間には抵抗１１側からの電流よりもフォトカプラ２６からの伝達電流の方が大きいため、ＭＯＳ−ＦＥＴ２はオフできず、絶縁トランス１が飽和するまで電流を流し続ける。
【００４１】
絶縁トランス１が飽和すると、インダクタンス成分は失われることで加速度的にＭＯＳ−ＦＥＴ２に電流が流れ、この電流によりＭＯＳ−ＦＥＴ２のドレイン−ソース間はショート状態となり、遮断素子２８（本実施形態ではヒューズ）が溶断する。
【００４２】
このように、第１の実施形態では、サイリスタ等の高価な素子を用いることなく、ループオープン等時に発生する出力電圧の上昇による被害の拡大を防止する保護回路を安価に構成している。また、サイリスタ等の誤動作を防止するためにサイリスタのゲートにフィルタ回路等を付加する必要もなくなり、この点でも過大な出力電圧の発生を防止するための保護回路を安価に構成している。
【００４３】
［第２の実施形態］
次に、本発明の第２の実施形態を説明する。第１の実施形態との相違点は、フォトカプラ２６、ツェナーダイオード２５、抵抗２４を用いることなく、絶縁トランス１の２次側の直流出力ではなく、１次側にて直流出力の上昇を検出する点にある。すなわち、第２の実施形態は、第１の実施形態のように正電圧検出回路を用いることなく、負電圧検出回路を用いている点で相違する。
【００４４】
図３は、本発明の第２の実施形態によるスイッチング電源装置の概略構成を示す回路図である。
【００４５】
第２の実施形態に係る負電圧検出回路では、ダイオード３３のカソードは、補助巻線Ｎｂの巻き始めに接続され、ダイオード３３のアノードには、アルミ電解コンデンサ３４の陰極が接続されている。アルミ電解コンデンサ３４の陽極は補助巻線Ｎｂの巻き終わり、すなわちＧＮＤ側に接続されている。
【００４６】
図２に示したように、補助巻線Ｎｂには巻き始めを正としてＭＯＳ−ＦＥＴ２のオン期間（ｔ１）にＥ×Ｎｂ／Ｎｐの正電圧が発生し、ＭＯＳ−ＦＥＴ２のオフ期間（ｔ２）にＶｏ×Ｎｂ／Ｎｓ１の負電圧が発生する。ＭＯＳ−ＦＥＴ２のオン期間（ｔ１）はダイオード３３が逆バイアスされるため、アルミ電解コンデンサ３４に電荷は充電されないが、ＭＯＳ−ＦＥＴ２のオフ期間（ｔ２）にはダイオード３３は導通状態となり、アルミ電解コンデンサ３４は陽極を正として充電される。この充電によりアルミ電解コンデンサ３４の陰極にはＶｏ×Ｎｂ／Ｎｓ１の負電圧が発生することになる。
【００４７】
補助巻線Ｎｂの巻き始めには、ＰＮＰトランジスタ３５のエミッタが接続され、ＰＮＰトランジスタ３５のエミッタとベースの間には抵抗３６が接続され、ＰＮＰトランジスタ３５のベースには抵抗３７を介してツェナーダイオード３８のカソードが接続されている。ツェナーダイオード３８のアノードはアルミ電解コンデンサ３４の陰極に接続されている。また、ＰＮＰトランジスタ３５のコレクタにはトランジスタ３のベースをアノード、エミッタをカソードの向きに接続されたサイリスタ２７のゲート端子が接続されている。
【００４８】
ループオープン等が発生すると、出力電圧Ｖｏには過電圧（例：３０Ｖ等）が発生する。この過電圧が発生すると、前述の負電圧検出回路の電圧Ｖｏ×Ｎｂ／Ｎｓ１が負の方向に上昇する。この負電圧の上昇により発生する電圧が、ツェナーダイオード３８の動作電圧（Ｖｚ２）より高くなると、ツェナーダイオード３８に電流が流れることでＰＮＰトランジスタ３５のエミッタからベースに向かって電流が流れ、コレクタ電流がサイリスタ２７のゲートに流れる。
【００４９】
サイリスタ２７のゲートに電流が供給されると、サイリスタ２７のアノード、カソード間が導通状態となり、コンデンサ１０の電荷が放電してしまうため、すなわち、ＭＯＳ−ＦＥＴ２を制御するトランジスタ３は非動作状態となるため、ＭＯＳ−ＦＥＴ２はオフできず、絶縁トランス１が飽和するまで電流を流し続ける。絶縁トランス１が飽和するとインダクタンス成分は失われることで加速度的にＭＯＳ−ＦＥＴ２に電流が流れ、この電流によりＭＯＳ−ＦＥＴ２のドレイン−ソース間はショート状態となり、遮断素子２８（本実施形態ではヒューズ）が溶断する。
【００５０】
このように、第２の実施形態では、フォトカプラ等の高価な過電圧検出信号伝達素子を用いることなく、ループオープン等により発生する出力電圧の上昇に伴う被害の拡大を防止する保護回路を安価に構成している。また、従来のように、サイリスタ等の誤動作を防止するためにサイリスタのゲートにフィルタ回路等を付加する必要もなくなり、この点でも過大な出力電圧の発生を防止するための保護回路を安価に構成している。
【００５１】
なお、本発明は、上記の第１，２の実施形態に限定されることなく、種々応用変形することが可能である。例えば、第１，２の実施形態では、遮断素子としてヒューズを一方の相線に装着していたが、ループオープン時に当該遮断素子が動作しない場合などに備えて、当該溶断素子（ヒューズ）と共に別の溶断素子（例えばヒューズ抵抗）を平滑用のアルミ電解コンデンサと絶縁トランス１との間（直流入力段）に接続することも可能である。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、過大な出力電圧の発生を防止するための安価な保護回路を有するスイッチング電源装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるスイッチング電源装置の概略構成を示す回路図である。
【図２】本発明の第１，２の実施形態によるスイッチング電源装置の動作を説明するための波形図である。
【図３】本発明の第２の実施例によるスイッチング電源装置の概略構成を示す回路図である。
【図４】従来のスイッチング電源装置の概略構成を示す回路図である。
【図５】従来のスイッチング電源装置の動作を説明するための波形図である。
【符号の説明】
１：絶縁トランス
２：ＭＯＳ−ＦＥＴ（スイッチング素子）
３：ＭＯＳ−ＦＥＴ制御用のトランジスタ
１４：整流ダイオード
１５：２次側の平滑用の電解コンデンサ
２５：出力電圧の上昇を検知するためのツェナーダイオード
２６：過電圧発生時に動作するフォトカプラ
２７：サイリスタ
２８：遮断素子（ヒューズ）
３３：負電圧検出回路を構成するダイオード
３４：負電圧検出回路を構成するアルミ電解コンデンサ
３５：ＰＮＰトランジスタ
３８：負電圧の低下を検知するためのツェナーダイオード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching power supply device composed of discrete components, and more particularly to a technique for protecting an output side when a loop is opened due to destruction of elements.
[0002]
[Prior art]
[Basic operation of switching power supply]
A conventional switching power supply, that is, a self-excited flyback converter (RCC: ringing choke converter) will be described with reference to FIG.
[0003]
The insulating transformer 1 includes an input-side primary winding Np, an output-side secondary winding Ns, and a primary-side auxiliary winding Nb. The auxiliary winding Nb is used to drive the transistor 3 that controls the gate voltage of the MOS-FET 2 that functions as a switching element. The input voltage E is a DC voltage obtained by rectifying an AC input voltage with a bridge diode and smoothing the rectified voltage with an aluminum electrolytic capacitor, and is a voltage across the aluminum electrolytic capacitor. In FIG. 4, the bridge diode and the aluminum electrolytic capacitor are not shown.
[0004]
The input voltage E is applied between one end of the primary winding Np and the source terminal of the MOS-FET 2, the (+) side of the input voltage is connected to the beginning of the primary winding Np, and the input voltage ( The (-) side is connected to the source terminal of the MOS-FET2. The auxiliary winding Nb is connected to the same polarity as the primary winding Np, and the secondary winding Ns is connected to a different polarity.
[0005]
Starting resistors 4 and 5 are connected between the (+) and (-) sides of the input voltage and the gate of the MOS-FET 2, respectively. A capacitor 6 and gate resistors 7 and 8 are connected between the gate of the MOS-FET 2 and the start of the winding of the auxiliary winding Nb. A diode 9 having the auxiliary winding Nb side facing the cathode is connected to both ends of the gate resistor 8 to adjust the turn-on and turn-off speed of the MOS-FET 2.
[0006]
A capacitor 10 is connected to the base of the transistor 3 between the transistor 3 and the (−) side of the input voltage. A resistor 11 is connected between the auxiliary winding Nb and the base of the transistor 3, and forms a time constant circuit with the capacitor 10.
[0007]
A resistor 13 is connected between the collector of the photocoupler 12 and the gate of the MOS-FET 2 to limit a current flowing through the photocoupler 12. The emitter of the photocoupler 12 is connected to the base of the transistor 3. At the end of the winding of the secondary winding Ns of the insulating transformer 1, the anode side of the rectifying diode 14 is connected. An electrolytic capacitor 15 is connected between the cathode side of the diode 14 and the start of the winding of the secondary winding Ns to perform smoothing. The output voltage Vo is divided by the resistors 16 and 17, the divided voltage is input to the inverting input terminal of the OP amplifier 18, and the reference voltage generated by the Zener diode 19 and the resistor 20 is the non-inverting voltage of the OP amplifier 18. Input to the inverted input terminal.
[0008]
The OP amplifier 18 controls the current flowing through the diode of the photocoupler 12 via the resistor 21 by adjusting the voltage at the output terminal according to the result of comparison between the input voltage at the inverting input terminal and the reference voltage. The resistor 22 and the capacitor 23 connected between the inverting input terminal and the output terminal of the OP amplifier 18 are for adjusting the gain and phase of the closed loop.
[0009]
The bias is applied to the gate of the MOS-FET 2 by the starting resistors 4 and 5, and the MOS-FET 2 is turned on. When the MOS-FET 2 is turned on, the input voltage E is applied to the primary winding Np, and a voltage having a winding start side (+) is induced in the auxiliary winding Nb. At this time, although a voltage is induced also in the secondary winding Ns, the voltage is not transmitted to the secondary side because the voltage is set to the negative side of the rectifier diode 14.
[0010]
Therefore, the current flowing through the primary winding Np is only the exciting current of the insulating transformer 1, and energy proportional to the square of the exciting current is stored in the insulating transformer 1. This exciting current increases in proportion to time.
[0011]
The gate of the MOS-FET 2 is charged by the voltage induced in the auxiliary winding Nb via the capacitor 6 and the resistors 7 and 8, and the conduction state is continued. The resistor 11 and the capacitor 10 constituting the time constant circuit are charged with electric charge from the auxiliary winding Nb. When the voltage across the capacitor 10 becomes higher than Vbe of the transistor 3, the transistor 3 is turned on, and the MOS- When the gate voltage of the FET2 decreases, the MOS-FET2 is turned off. At this time, a voltage is generated in each winding of the insulating transformer 1 in a direction opposite to that at the time of startup, and a voltage is generated in the secondary winding with the anode side of the rectifier diode 14 being (+). Is rectified and smoothed and transmitted to the secondary side.
[0012]
When all the energy stored in the insulating transformer 1 is transmitted to the secondary side, the MOS-FET 2 is turned on again. This is because a voltage proportional to the voltage between the drain and the source of the MOS-FET 2 is generated in the auxiliary winding Nb, and the gate is biased to (-) immediately after the MOS-FET 2 is turned off. This is because when the transmission of energy to the secondary side ends, the bias of (−) gradually decreases, and the gate of the MOS-FET 2 is again biased in the (+) direction from the C-coupled capacitor 6.
[0013]
Since a large amount of current flows from the photocoupler 12 when the output voltage Vo is high, the current is supplied to the capacitor 10 and the charging time is shortened. This indicates that the conduction time of the MOS-FET 2 is shortened. As a result, the energy stored in the insulating transformer 1 is reduced, so that the output voltage Vo is reduced and the constant voltage operation is performed. When the output voltage is low, the operation is reversed.
[0014]
FIG. 5 shows waveforms at various parts in the RCC system. In FIG. 5, VG is the gate voltage of the MOS-FET 2, VDS is the drain-source voltage of the MOS-FET 2, ID is the drain current, VNs is the voltage generated in the secondary winding Ns, and IS is the secondary side. VNb indicates a voltage generated in the auxiliary winding Nb.
[0015]
First, the ON period of the MOS-FET 2 will be described. A bias is applied to the gates by the start-up resistors 4 and 5, and the potential of the gate voltage VG rises, so that the MOS-FET 2 becomes conductive, the drain current ID increases linearly with time with a positive slope, and the insulating transformer 1 Energy is stored in At this time, the drain-source voltage VDS is almost zero because the MOS-FET 2 is in a conductive state, and the voltage VNs of the secondary winding Ns is applied to the rectifier diode 14 on the secondary side so that the voltage VDS is inverted. The current IS does not flow because it is biased.
[0016]
At this time, VNb indicates the voltage of the auxiliary winding Nb. When the capacitor 10 is charged by the voltage VNb and the transistor 3 is turned on, the gate voltage VG of the MOS-FET 2 becomes zero and the MOS-FET 2 becomes non-conductive, so that the drain current ID becomes zero and the drain current ID becomes zero. The source voltage VDS is obtained by superimposing a surge voltage on the input voltage E and a voltage twice the winding ratio of the output voltage on the secondary side. At this time, the rectifier diode 14 on the secondary side becomes conductive, and the energy stored in the insulating transformer 1 is transmitted to the secondary side. At this time, the current IS of the rectifier diode 14 decreases linearly with a negative slope. At this time, a negative voltage is generated in the auxiliary winding Nb.
[0017]
[Operation of overvoltage detection circuit]
Next, an operation of a circuit element for preventing occurrence of overvoltage when a loop open, element destruction, or the like occurs will be described.
[0018]
The output voltage Vo is connected to the cathode of a Zener diode 25 via a resistor 24, and the anode of the Zener diode 25 is connected to the light emitting side anode of a photocoupler 26 for transmitting an overvoltage detection signal. Is connected to the output GND terminal. The anode of the thyristor 27 for latch operation is connected to the gate of the MOS-FET 2, and the cathode of the thyristor 27 is connected to the source of the MOS-FET 2.
[0019]
The collector of the light receiving transistor of the photocoupler 26 is connected to the gate of the MOS-FET 2, and the emitter of the light receiving transistor is connected to the gate of the thyristor 27.
[0020]
For example, when the feedback signal disappears due to a short circuit between the input terminals of the OP amplifier 18 or an element open of the photocoupler 12, normal closed-loop control cannot be performed, which causes an increase in output voltage and an increase in output voltage. This may cause a circuit failure, an explosion valve operation of the input side aluminum electrolytic capacitor (omitted in FIG. 4), and the like.
[0021]
In this conventional example, in order to suppress such an abnormal increase in the output voltage, the protection operation can be performed by a circuit including the Zener diode 25, the photocoupler 26, the thyristor 27, and the like. Hereinafter, the protection operation will be described.
[0022]
When the output voltage Vo rises above the operating voltage of the Zener diode 25 due to the abnormality of the closed loop control, a current flows to the light emitting side of the photocoupler 26 via the resistor 24. This current is transmitted to the light receiving side of the photocoupler 26, a trigger current is supplied to the gate of the thyristor 27, and a current flows from the anode to the cathode of the thyristor 27, so that the gate voltage of the MOS-FET 2 decreases.
[0023]
Oscillation of the MOS-FET 2 stops due to a decrease in the gate voltage, and the output voltage Vo decreases. Since the holding current is supplied to the thyristor 27 from the starting resistor 4 side, the oscillation stop of the MOS-FET 2 is continued until the AC input is turned off and the holding current disappears.
[0024]
[Problems to be solved by the invention]
However, in the conventional configuration, there has been a problem that the cost increases because an expensive element called a thyristor is used. In addition, in order to prevent the thyristor from malfunctioning due to injection noise or the like, the gate of the thyristor is required. In addition, it is necessary to add a filter circuit (omitted in FIG. 4), which also increases the cost.
[0025]
Further, conventionally, an expensive photocoupler is also used for the overvoltage protection circuit, which also increases the cost in this respect.
[0026]
The present invention has been made in view of such problems of the related art, and an object thereof is to provide a switching power supply device having an inexpensive protection circuit for preventing generation of an excessive output voltage. .
[0027]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides an insulating transformer having a primary winding, an auxiliary winding, and a secondary winding, and the first transformer connected between a primary winding of the insulating transformer and a DC power supply. A switching element for switching a DC input to the next winding, a rectifying and smoothing unit for rectifying and smoothing an AC voltage generated in the secondary winding of the insulating transformer, and a DC output output from the rectifying and smoothing unit. In a switching power supply device in which a control unit that controls the switching element is connected to the auxiliary winding, when a voltage higher than a specified DC output voltage value is detected by a voltage detection circuit provided for the DC output, By turning off the control unit, the off period of the switching element is set to zero, and the shut-off element provided on the primary side of the insulating transformer is operated.
[0028]
Also, the present invention provides an insulating transformer having a primary winding, an auxiliary winding, and a secondary winding, and an input connected to the primary winding of the insulating transformer and a DC power supply. A rectifying / smoothing unit for rectifying and smoothing an AC voltage generated in a secondary winding of the insulating transformer, and controlling the switching device in accordance with a DC output output from the rectifying / smoothing unit. In the switching power supply device connected to the auxiliary winding, when the negative voltage detection circuit provided in the auxiliary winding detects a voltage lower than a specified negative voltage value, the control unit turns off the control unit. By setting the operating state, the off period of the switching element is set to zero, and the shut-off element disposed on the primary side of the insulating transformer is operated.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0030]
[First Embodiment]
FIG. 1 is a circuit diagram showing a schematic configuration of the switching power supply according to the first embodiment of the present invention. In FIG. 1, circuit elements having the same functions as those of the conventional switching power supply device (FIG. 4) are denoted by the same reference numerals. FIG. 1 clearly shows circuit elements on the input side of the aluminum electrolytic capacitor 42 with respect to FIG.
[0031]
Each phase line of the line filter 29 for noise removal is connected to the phase line of the AC input voltage, and a cutoff element 28 (here, a fuse) required by the safety standards is inserted into one of the phase lines. An inter-line capacitor 30 for removing noise is also connected between the phase lines. In the subsequent stage of the line filter 29, similarly, Y capacitors 31 and 32 for removing noise are connected between a neutral line for protective grounding, and in the succeeding stage of the Y capacitors 31 and 32, a bridge diode 41 for rectification, An aluminum electrolytic capacitor 42 for smoothing is connected.
[0032]
The difference from the conventional example is that the thyristor 27 is eliminated, the collector terminal of the light receiving transistor of the photocoupler 26 is connected to the base of the transistor 3 for controlling the gate of the MOS-FET 2, and the light receiving transistor of the photocoupler 26 is connected. The emitter terminal is connected to the source terminal of the MOS-FET 2 (GND of the primary circuit).
[0033]
Hereinafter, the operation will be described.
[0034]
When the closed loop is opened due to the opening of the light emitting unit and the opening of the light receiving unit of the photocoupler 12 from the normal oscillation state of the MOS-FET 2, the feedback current from the photocoupler 12 disappears. The ON time of the MOS-FET 2 is extended. By extending the on-time of the MOS-FET 2, more energy than necessary is supplied to the secondary side, and the output voltage Vo rises.
[0035]
Without the protection circuit, the output voltage Vo continues to rise as it is, causing element destruction, explosion of the aluminum electrolytic capacitor 42, and the like. However, when the output voltage Vo rises above the operating voltage (Vz1) of the Zener diode 25, the current flowing through the Zener diode 25 is transmitted by the photocoupler 26, and the electric charge of the capacitor 10 is discharged at once. Due to this discharge, the MOS-FET 2 cannot be turned off, and the exciting current continues to flow through the insulating transformer 1.
[0036]
Normally, the maximum exciting current of the insulating transformer 1 is determined. When a current equal to or more than the maximum exciting current flows, a saturation phenomenon occurs. When the insulating transformer 1 saturates, the inductance component is lost and it becomes a simple resistor, so that the current flows through the MOS-FET 2 more rapidly. This current causes a short-circuit between the drain and source of the MOS-FET 2 to blow the cutoff element 28 (fuse in this embodiment). With this series of operations, it is possible to prevent the damage from spreading to the output side in the event of an abnormality such as a loop open.
[0037]
FIG. 2 shows waveforms of respective parts for explaining the above-described series of operations. In FIG. 2, VG is the gate voltage of the MOS-FET 2, VDS is the drain-source voltage of the MOS-FET 2, ID is the drain current, VNs is the voltage generated in the secondary winding Ns, and IS is the secondary side. VNb indicates a voltage generated in the auxiliary winding Nb.
[0038]
The waveform during normal operation is shown from t1 to t2, and indicates that a loop open has occurred during the period t3. Due to the occurrence of the loop open, the drain current (ID) of the MOS-FET 2 flows more than normal. Therefore, the current is transmitted by the photocoupler 26 at the end of the period t4 when the output voltage rises and becomes the operating voltage (Vz1) of the Zener diode 25, and the charge of the capacitor 10 is discharged at once, thereby controlling the MOS-FET2. Transistor 3 is turned off.
[0039]
In FIG. 2, the discharge start is assumed at the same timing as the end of the t4 period, but may be during the t4 period. In that case, the drain current ID does not flow from zero but starts to flow from a place having a certain bias.
[0040]
Since the transmission current from the photocoupler 26 is larger than the current from the resistor 11 during the period t5, the MOS-FET 2 cannot be turned off, and the current continues to flow until the insulating transformer 1 is saturated.
[0041]
When the insulating transformer 1 saturates, the inductance component is lost, and a current flows through the MOS-FET 2 at an accelerating rate. This current causes a short-circuit between the drain and the source of the MOS-FET 2, and the cutoff element 28 (in this embodiment, the fuse ) Is blown.
[0042]
As described above, in the first embodiment, the protection circuit for preventing the damage from being increased due to the increase in the output voltage generated when the loop is opened or the like is formed at a low cost without using an expensive element such as a thyristor. Further, it is not necessary to add a filter circuit or the like to the gate of the thyristor in order to prevent a malfunction of the thyristor or the like. In this respect, a protection circuit for preventing generation of an excessive output voltage is configured at a low cost.
[0043]
[Second embodiment]
Next, a second embodiment of the present invention will be described. The difference from the first embodiment is that a rise in DC output is detected not on the secondary side of the isolation transformer 1 but on the primary side without using the photocoupler 26, the Zener diode 25, and the resistor 24. Is to do. That is, the second embodiment is different from the first embodiment in that a negative voltage detection circuit is used without using a positive voltage detection circuit.
[0044]
FIG. 3 is a circuit diagram showing a schematic configuration of the switching power supply according to the second embodiment of the present invention.
[0045]
In the negative voltage detection circuit according to the second embodiment, the cathode of the diode 33 is connected to the start of the auxiliary winding Nb, and the anode of the diode 33 is connected to the cathode of the aluminum electrolytic capacitor 34. The anode of the aluminum electrolytic capacitor 34 is connected to the end of the auxiliary winding Nb, that is, to the GND side.
[0046]
As shown in FIG. 2, a positive voltage of E × Nb / Np is generated in the auxiliary winding Nb during the ON period (t1) of the MOS-FET 2 with the winding start being positive, and the OFF period (t2) of the MOS-FET 2 , A negative voltage of Vo × Nb / Ns1 is generated. Since the diode 33 is reverse-biased during the on-period (t1) of the MOS-FET2, no charge is charged in the aluminum electrolytic capacitor 34. However, during the off-period (t2) of the MOS-FET2, the diode 33 becomes conductive, and the aluminum electrolytic capacitor 34 becomes conductive. The capacitor 34 is charged with the anode being positive. By this charging, a negative voltage of Vo × Nb / Ns1 is generated at the cathode of the aluminum electrolytic capacitor.
[0047]
At the beginning of the winding of the auxiliary winding Nb, the emitter of the PNP transistor 35 is connected, a resistor 36 is connected between the emitter and the base of the PNP transistor 35, and a Zener diode is connected to the base of the PNP transistor 35 via the resistor 37. 38 cathodes are connected. The anode of the Zener diode 38 is connected to the cathode of the aluminum electrolytic capacitor 34. The collector of the PNP transistor 35 is connected to the gate terminal of a thyristor 27 having the base of the transistor 3 connected to the anode and the emitter connected to the cathode.
[0048]
When a loop open or the like occurs, an overvoltage (eg, 30 V or the like) occurs in the output voltage Vo. When this overvoltage occurs, the voltage Vo × Nb / Ns1 of the negative voltage detection circuit increases in the negative direction. When the voltage generated by the rise of the negative voltage becomes higher than the operating voltage (Vz2) of the Zener diode 38, a current flows through the Zener diode 38, so that a current flows from the emitter of the PNP transistor 35 toward the base, and a collector current flows. It flows to the gate of thyristor 27.
[0049]
When a current is supplied to the gate of the thyristor 27, the anode and the cathode of the thyristor 27 become conductive, and the charge of the capacitor 10 is discharged. That is, the transistor 3 that controls the MOS-FET 2 is turned off. Therefore, the MOS-FET 2 cannot be turned off, and the current continues to flow until the insulating transformer 1 is saturated. When the insulating transformer 1 saturates, the inductance component is lost, and a current flows through the MOS-FET 2 at an accelerating rate. This current causes a short-circuit between the drain and the source of the MOS-FET 2, and the cutoff element 28 (a fuse in this embodiment). Is blown.
[0050]
As described above, in the second embodiment, without using an expensive overvoltage detection signal transmission element such as a photocoupler, a protection circuit for preventing an increase in damage caused by an increase in output voltage caused by a loop open or the like can be manufactured at a low cost. Make up. Further, unlike the conventional case, it is not necessary to add a filter circuit or the like to the gate of the thyristor in order to prevent a malfunction of the thyristor or the like. In this respect, a protection circuit for preventing occurrence of an excessive output voltage can be configured at a low cost. are doing.
[0051]
The present invention is not limited to the first and second embodiments, but can be variously applied and modified. For example, in the first and second embodiments, a fuse is mounted on one of the phase lines as a breaking element. However, in case the breaking element does not operate when the loop is opened, another fuse is provided together with the blowing element (fuse). (For example, a fuse resistor) can be connected between the aluminum electrolytic capacitor for smoothing and the insulating transformer 1 (DC input stage).
[0052]
【The invention's effect】
As described above, according to the present invention, it is possible to realize a switching power supply device having an inexpensive protection circuit for preventing generation of an excessive output voltage.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a schematic configuration of a switching power supply according to a first embodiment of the present invention.
FIG. 2 is a waveform chart for explaining the operation of the switching power supply according to the first and second embodiments of the present invention.
FIG. 3 is a circuit diagram showing a schematic configuration of a switching power supply according to a second embodiment of the present invention.
FIG. 4 is a circuit diagram showing a schematic configuration of a conventional switching power supply device.
FIG. 5 is a waveform diagram for explaining the operation of the conventional switching power supply device.
[Explanation of symbols]
1: Isolation transformer 2: MOS-FET (switching element)
3: MOS-FET control transistor 14: rectifier diode 15: secondary-side smoothing electrolytic capacitor 25: zener diode 26 for detecting an increase in output voltage: photocoupler 27 that operates when overvoltage occurs: thyristor 28 : Breaking element (fuse)
33: a diode constituting a negative voltage detecting circuit 34: an aluminum electrolytic capacitor 35 constituting a negative voltage detecting circuit 35: a PNP transistor 38: a Zener diode for detecting a decrease in negative voltage
