【０００１】
【発明の属する技術分野】
この発明は、画像データサイズ変換装置に係わるものであり、例えば、画像データの表示及び保存機能を有する携帯機器等に利用される画像データサイズ変換装置に係わるものである。
【０００２】
【従来の技術】
図８は、第１の従来の画像データサイズ変換装置のブロック図であり、撮像画像を表示及び保存するように構成されている。図８において、１０１は画像を撮像する画像撮像手段、１０２は画像データをフレームメモリ１０３に書き込むメモリ書き込み手段、１０３は画像データと同じかそれ以上のデータ容量を有するフレームメモリ、１０４はフレームメモリ１０３に書き込まれた画像データを読み出すメモリ読み出し手段、１０５は画像サイズ変換手段であり、表示手段１０７にて表示する大きさに適合するよう、画像データのサイズを変換する。１０６は表示手段１０７の入力フォーマットに従って画像データをフォーマット変換し、画像データを出力する表示制御手段、１０７は液晶ディスプレイや有機ＥＬ等の画像データを表示する表示手段である。１０８は中央演算装置（以下、「ＣＰＵ」と言う。）であり、データバス、制御線等を有し、各手段、メモリの動作を制御するとともに、フレームメモリ１０３に書き込まれた画像データを読み出し、サイズ変換やフォーマット変換をおこなう。１０９はサイズ変換やフォーマット変換した画像データを、取り込み保存しておく保存用大容量メモリである。
【０００３】
次に、動作について説明する。
画像撮像手段１０１は撮像した画像を、水平画素数Ｎ画素、垂直画素数Ｍ画素（以下、「画素数Ｎ×Ｍ」と言う。）の画像データとして、メモリ書き込み手段１０２に出力する。メモリ書き込み手段１０２は、画像撮像手段１０１から出力される画像データを、画素数Ｎ×Ｍ又はそれ以上のデータ容量をもつフレームメモリ１０３に書き込む。このフレームメモリ１０３への書き込み動作について、図９を参照して説明する。即ち、フレームメモリ１０３内のアドレス（Ｎ、Ｍ）＝（０、０）からスタートし、（Ｎ、Ｍ）＝（１、０）、（Ｎ、Ｍ）＝（２、０）と水平方向（図９中、紙面に向かって左から右へ向かう方向）に（Ｎ、Ｍ）＝（Ｎ―１、０）まで１ライン分の画像データを順次書き込み、書き終えると、次に、（Ｎ、Ｍ）＝（０、１）から水平方向に２ライン目の画像データを書き込む。２ライン目の最後に、アドレス（Ｎ、Ｍ）＝（Ｎ−１、１）まで書き込み、書き終えると、３ライン目に書き込みを行なう。この動作を繰り返し、フレームメモリ１０２内のアドレスが（Ｎ、Ｍ）＝（Ｎ−１、Ｍ−１）まで１画面分の画像データを書き終えると、再び次の画素数Ｎ×Ｍの画像データが画像撮像手段１０１から出力され、メモリ書き込み手段１０２は、アドレス（Ｎ、Ｍ）＝（０、０）から順次書き込みを開始する。以上のような動作を繰り返してフレームメモリ１０３内の画像データが更新される。
【０００４】
フレームメモリ１０３に書き込まれた画像データは、メモリ書き込み手段１０２がフレームメモリ１０３に書き込みを行なう速度に比べて、十分に速い速度でメモリ読み出し手段１０４により読み出される。フレームメモリ１０３への書き込みおよび読み出しのタイミングを図１０を参照して説明する。なお、通常、フレームメモリ１０３は書き込みと読み出しが同時にできないメモリであることが多い。そこで、フレームメモリ１０３からの画像データの読み出しは、画像撮像手段１０１の垂直ブランキング期間を利用しておこなわれれ、メモリ書き込み手段１０２からフレームメモリ１０３への画像データの書き込みは、各垂直ブランキング期間に挟まれた時間帯に行なわれる。即ち、メモリ読み出し手段１０４は、画像撮像手段１０１から出力される垂直同期信号を受け取り、この同期信号により画像データ書き込み期間を判断して、垂直ブランキングの期間内に読み出しを行なう。したがって、フレームメモリ１０３からの画像データの読み出しは垂直ブランキング期間内に完了する必要があり、フレームメモリ１０３への画像データの書き込みは、各垂直ブランキング期間に挟まれた時間帯で完了する必要がある。
【０００５】
メモリ読み出し手段１０４は、図９を参照して説明したような書き込みの手順と同様に、画素数Ｎ×Ｍの画像データを、フレームメモリ１０３内のアドレス（Ｎ、Ｍ）＝（０、０）から水平方向に順に（Ｎ、Ｍ）＝（Ｎ―１、０）まで１ライン分の画像データを読み出し、次に（Ｎ、Ｍ）＝（０、１）から水平方向に２ライン目の画像データを読み出し、（Ｎ、Ｍ）＝（Ｎ−１、１）まで読み出すと、次に３ライン目の読み出しを行なう。この動作を繰り返し、フレームメモリ１０３内のアドレスが（Ｎ、Ｍ）＝（Ｎ−１、Ｍ−１）まで１画面分の画像データを読み出す。したがって、メモリ読み出し手段１０４から画像サイズ変換手段１０５には、ライン毎に画像データが出力される。この画像データの読み出しを垂直ブランキング期間内に完了すると、フレームメモリ１０３には次のフレームの新しい画像データが書き込まれる。そして、次の垂直ブランキング期間で、フレームメモリ１０３にある新しいフレームの画像データの読み出しを行なう。
【０００６】
メモリ読み出し手段１０４により読み出され、画像サイズ変換手段１０５に出力された画像データは、画像サイズ変換手段１０５により所望のサイズに変換される。なお、変換後の画像データのサイズは、表示手段１０７に表示するサイズにより決定される。つまり、表示手段１０７で画素数Ｈ×Ｋの大きさで表示する場合は、画素数Ｎ×Ｍの画像データを画素数Ｈ×Ｋの画像データにサイズ変換する必要がある。サイズ変換の具体的な方法については、後述する。サイズ変換された画素数Ｈ×Ｋの画像データは、画像サイズ変換手段１０５から表示制御手段１０６に出力される。
【０００７】
表示制御手段１０６は、画素数Ｈ×Ｋの画像データを表示手段１０７に表示可能な形式にフォーマット変換を行ない、表示手段１０７に画像データを出力する。また、表示手段１０７は内部に表示画面用メモリ１０７ａを有しており、表示制御手段１０６から出力された画像データを保持し、表示手段１０７のリフレッシュタイミングに合わせてこのメモリ１０７ａから読出し、画像データを表示する。
【０００８】
次に、画像データを保存用大容量メモリ１０９へ取り込む手順を、図１１に示す。図１１に示すように、第２フレーム目の書き込みの途中で画像データの取り込み指示が出されると、ＣＰＵ１０８はまず最初に、メモリ読み出し手段１０４に対し、第２フレームの画像データを読み出した後に読み出し作業を停止するよう制御する。すると、表示手段１０７には第２フレームの画像データが表示された状態となり、ユーザーはその画像データを確認することが出来る。次に、ＣＰＵ１０８はメモリ書き込み手段１０２に対し、画像撮像手段１０１から出力される第３フレームの画像データが、フレームメモリ１０３に書き込まれることを禁止するよう制御する。そして、ＣＰＵ１０８は、ＣＰＵＢＵＳを介し第２フレームの画像データをフレームメモリ１０３から読み出す。読み出された第２フレームの画像データは、さらにＣＰＵ１０８で所望のサイズ、フォーマットに変換され、保存用大容量メモリ１０９に取り込まれ、保存される。
【０００９】
なお、保存用大容量メモリ１０９に取り込まれた画像データを、表示手段１０６に表示することもできる。すなわち、保存用大容量メモリ１０９に取り込まれた画像データをＣＰＵ１０８が読み出し、当該ＣＰＵ１０８においてサイズ、フォーマット変換した後、ＣＰＵＢＵＳを介してフレームメモリ１０３に出力する。そして、メモリ読込み手段１０４、画像サイズ変換手段１０５、表示制御手段１０６を介し、表示手段１０７に表示する。また、保存用大容量メモリ１０９への取り込みまではされていないが、ＣＰＵ１０８に読み込まれた画像データも、上述したのと同様に、当然表示手段１０７に表示することができる。
【００１０】
上記第１の従来の画像データサイズ変換装置では、フレームメモリ１０３は画像データ１フレーム分以上の大容量のものが必要であった。そこで、より容量の小さいメモリで済ませる工夫もなされており、それを第２の従来の画像データサイズ変換装置として説明する。図１２は第２の従来の画像データサイズ変換装置のブロック図であり、撮像画像を表示及び保存するように構成されている。図１２において、２０１は画像を撮像する画像撮像手段、２０２はメモリ２０３に画像データを書き込むメモリ書き込み手段、２０３は画像データをサイズ変換するために必要な所定のデータ容量を有して、画像データを一時的に保存するメモリ、２０４はメモリ２０３に書き込まれた画像データを読み出すメモリ読み出し手段、２０５は画像サイズ変換手段であり、表示手段１０７にて表示する大きさに適合するよう、画像データのサイズを変換する。２０８はＣＰＵであり、データバス、制御線等を有し、各手段の動作を制御する。なお、図８と同様の要素については、同じ符号が付されている。
【００１１】
次に、動作について説明する。
画像撮像手段２０１は撮像した画像に対する画素数Ｎ×Ｍの画像データを、メモリ書き込み手段２０２に出力する。メモリ書き込み手段２０２は、画像撮像手段２０１から出力される画像データを、画素数Ｎ×（ａ×２）のデータ容量をもつ、画像データを一時的に保存するメモリ２０３に書き込む。このとき垂直分割数ａは正の整数であり、垂直分割数ａの値は、画像サイズ変換手段２０５において画像データをサイズ変換するのに必要な、垂直方向の画素数により決定される。メモリ読み出し手段２０４はメモリ書き込み手段２０３からの書き込み完了信号を受け、メモリ２０２から画像データの読み出しを行なう。読み出された画像データは、画像サイズ変換手段２０５に出力されサイズ変換される。
【００１２】
画像撮像手段２０１からメモリ書き込み手段２０２に出力される画像データの大きさは、第１の従来の例と同様に画素数Ｎ×Ｍである。メモリ書き込み手段２０２は、画素数Ｎ×Ｍの画像データを、画素数Ｎ×ａのデータに分割してメモリ２０３に書き込む。また、メモリ２０３は、画素数Ｎ×ａのデータ容量を持つ領域αと、同じデータ容量の領域βとにより構成される。図１３は、画素数Ｎ×Ｍの画像データを、画素数Ｎ×ａのデータ容量をそれぞれ有するＭ／ａ個のブロックに分割し、それぞれＡブロック、Ｂブロック、Ｃブロック、…（Ｍ／ａ）ブロックとしたこと、及びメモリ２０３が、各領域のデータ容量が各々画素数Ｎ×ａである領域αと領域βとにより構成されている状態を示している。
【００１３】
画像データのメモリ２０３への書き込みからサイズ変換までの手順を詳細に説明する。
まず、メモリ書き込み手段２０２は、Ａブロックのデータの領域αへの書き込みを開始する。図１４に示すように、Ａブロックのデータの領域αへの書き込みが、領域αの最後の画素である画素Ｎ×ａ画素目まで達すると、メモリ書き込み手段２０２はメモリ読み出し手段２０４に領域αへの書き込み完了信号を出力し、次に、Ｂブロックのデータの領域βへの書き込みを開始する。
【００１４】
メモリ書き込み手段２０２から領域αへの書き込み完了信号を受け取ったメモリ読み出し手段２０４は、領域αに書き込まれたＡブロックのデータの読み出しを開始する。この時、メモリ読み出し手段２０４が領域αからデータを読み出す速度は、メモリ書き込み手段２０２が領域αへ書き込む速度よりも十分に速い。
【００１５】
Ｂブロックのデータの領域βへの書き込みが、領域βの最後の画素Ｎ×ａ×２画素目まで達すると、メモリ書き込み手段２０２はメモリ読み出し手段２０４に領域βへの書き込み完了信号を出力し、次にＣブロックのデータの領域αへの書き込みを開始する。この時、領域αに一時的に保存されたＡブロックのデータは、メモリ読み出し手段２０４によって読み出されており、Ｎ×ａ画素目までの読み出しが完了している。
【００１６】
メモリ書き込み手段２０２から領域βへの書き込み完了信号を受け取ったメモリ読み出し手段２０４は、領域βに書き込まれたＢブロックのデータの読み出しを開始する。この時、領域βからのデータの読み出しは、メモリ書き込み手段２０２が領域βへ書き込む速度よりも十分に速い速度で行なわれる。
【００１７】
続いてメモリ書き込み手段２０３は、Ｃブロックのデータの領域αへの書き込みを開始し、書き込みが領域αの最後の画素Ｎ×ａ画素目まで達すると、メモリ読み出し手段２０３に領域αへの書き込み完了信号を出力し、次にＤブロックのデータの領域βへの領域に書き込みを開始する。図１３において、上記のような動作を（Ｍ／ａ）ブロックのデータまで書き込み、読み出しを繰り返し、１フレーム分の画像データの読み出しが完了する。さらに、次のフレームでも上記と同様に動作することにより、連続した画像データの読み出しが可能である。
【００１８】
次に、画像サイズ変換手段２０５にて行われる、画像データのサイズ変換方法について説明する。今、水平および垂直方向ともに、例えば１／２倍のサイズ変換を行なう場合について述べる。なお、画像サイズ変換においては一般に水平方向、垂直方向とも同一の倍率にてサイズ変換が行われる。１／２倍のサイズ変換の場合は垂直分割数ａ＝２であり、図１３においては、Ａブロック、Ｂブロック、・・・等の各ブロック、及び領域α、領域βの大きさは画素数Ｎ×２となる。また、図１５に領域α、又は領域βからの画素の読み出し順、及び画素の生成方法を模式的に示す。垂直分割数ａ＝２の場合、４画素から新たな１画素を生成することになる。したがって、メモリ読み出し手段２０４は、図１５に示すような番号順に画素の読み出しを行ない、順次読み出した４画素から１画素を生成する。新たな画素の生成の方法としては、４画素の平均を取ったり、代表点のデータを採用したり、各画素と係数との演算により生成する等の手法がある。画素１から画素４までの読み出したこれら４画素から１画素を生成すると、次に上記と同様に、図１５に示すように画素５から順に画素８まで読み出しを行ない、この４画素から次の１画素を生成する。こうして画素数Ｎ×２のデータから画素数Ｎ／２のデータを生成する。生成された画像データは、画像サイズ変換手段２０５から表示制御手段２０６に出力される。
【００１９】
また、例えば垂直分割数ａ＝１の場合には、図１６に示すように、領域α、領域βとも画素数Ｎ×１の大きさ、つまり、水平方向に１ライン分の大きさとなるので、メモリ２０２は２ライン分のメモリを用意しておけばよく、メモリ読み出し手段２０４から出力されたデータは、画像サイズ変換手段２０５が１倍のサイズ変換を行ったことになり、そのまま表示制御手段１０６に出力される。
【００２０】
メモリ読み出し手段２０４により読み出され、画素サイズ変換手段２０５においてサイズ変換されたデータは、表示制御手段１０６に出力される。表示制御手段１０６は、サイズ変換処理された画像データを、表示手段１０７に表示可能な形式にフォーマット変換を行ない、表示手段１０７に画像データを出力する。
【００２１】
また、画像データを保存用大容量メモリ１０９へ取り込む手順を示す。図１１に示したように、第１の従来の例と同様に、第２フレーム目の書き込みの途中で画像取り込みの指示が出されると、ＣＰＵ２０８はまず最初にメモリ読み出し手段２０４対し、第２フレームを読み出した後に読み出し作業をとめるように制御する。このとき、表示手段１０７には第２フレームの画像データが表示された状態となり、ユーザーはその画像データを確認することが出来る。なお、ＣＰＵ２０８と表示制御手段１０６は非同期であるため、画像サイズ変換手段２０５からＣＰＵ２０８と表示制御手段１０６とに同時に画像データを出力することはできない。また、メモリ２０３は、１フレーム分の画像データを保持しているフレームメモリ１０３と異なり、画像サイズ変換に必要な分のデータ容量しかないため、メモリ書き込み手段２０２に書き込みを止める制御をすることができない。したがって、次に、ＣＰＵ２０８は、所望のサイズの画像データをＣＰＵ２０８自身が読み込むために、ＣＰＵＢＵＳを介してメモリ２０３、メモリ読み出し手段２０４、画像サイズ変換手段２０５にそれぞれ設定を行ない、画像サイズ変換手段２０５の出力データバスをＣＰＵＢＵＳに切り替え、画像サイズ変換手段２０５を通して所望のサイズ、フォーマットに変換された画像データを読み込み、保存用大容量メモリ１０９に画像データを取り込む。
【００２２】
したがって、ＣＰＵ２０８が読み込む画像データは、表示手段１０７に表示している第２フレームの画像データではなく、次の第３フレームまたは数フレーム後の画像データとなる。ＣＰＵ２０８が読み込んだ画像データや、保存用大容量メモリ１０９に取り込まれた画像データは、表示手段１０７が表示可能な形式に変換を行なった後、画像サイズ変換手段２０５、表示制御手段１０６を介して画像データ転送し、表示する画像データを更新する。
【００２３】
【発明が解決しようとする課題】
従来の画像データサイズ変換装置は、以上のように構成されていたので、下記のような問題が有った。まず、第１の従来例においては、画像データのサイズが大きくなると画像データサイズ分のフレームメモリの容量が必要となる。この場合、ＬＳＩ等の内部にフレームメモリを持たせるとＬＳＩのチップ面積が増大し、ＬＳＩの外部にフレームメモリを持たせても、機器本体のサイズアップに繋がり、機器の小型化が要求されている携帯電話等の端末装置では、その要求に反することとなる。さらに、画像データを保存用大容量メモリに取り込むために、画像データのサイズ、フォーマット変換等の処理をＣＰＵが行なっていたため、ＣＰＵの処理能力を低下させる原因になっていた。
【００２４】
また、第２の従来例においては、表示している画像データとＣＰＵに読み込まれる画像データではフレームが一致しないため、ＣＰＵに読み込まれた画像データや保存用大容量メモリに取り込まれた画像データをユーザーが確認するためには、画像データをサイズ、フォーマット変換した後に表示手段に転送して、表示を更新させる必要があった。
【００２５】
この発明は以上のような問題点を解決するためになされたもので、画像データを一時的に書き込むメモリの容量の削減と機器本体のサイズアップ防止、ＣＰＵの処理能力の低下を防止すると共に、表示される画像データと、保存用に取込まれる画像データとを同じフレームの画像データとすることができる画像データサイズ変換装置を供給することを目的とする。
【００２６】
【課題を解決するための手段】
この発明に係る画像データサイズ変換装置は、入力される画像データをメモリに書き込むメモリ書き込み手段と、入力される画像データの１フレーム分より小さい容量を有し、複数の領域に分割され、上記各々の領域に対する書き込み、読み出しの操作をそれぞれ独立して行うことができるメモリと、上記メモリに書き込まれる画像データを読み出すメモリ読み出し手段と、上記メモリ読み出し手段により読み出される画像データのサイズを変換する画像サイズ変換手段と、サイズ変換された画像データを表示する表示手段と、上記各手段とメモリを制御する中央演算装置と、画像データを保存する保存用大容量メモリとを備え、上記メモリ書き込み手段から画像データの書き込み完了信号が上記中央演算装置に出力され、上記完了信号を受取った上記中央演算装置から出力される制御信号に基づいて上記メモリ読み出し手段を制御し、上記中央演算装置は上記画像サイズ変換手段から画像データを読み出し、保存用大容量メモリに画像データを取り込むこととしたものである。
【００２７】
また、メモリの各領域は、画像サイズ変換手段における画像データのサイズ変換動作に必要な容量を有することとしてもよい。
【００２８】
さらに、画像撮像手段を更に備え、画像データは画像撮像手段から出力されるものであることとしてもよい。
【００２９】
【発明の実施の形態】
以下、この発明に係る画像データサイズ変換装置を図を用いて説明する。
【００３０】
実施の形態１．
図１は、この発明の実施の形態１に係る、画像データサイズ変換装置のブロック図であり、撮像画像を表示及び保存するように構成されている。図１において、１は画像を撮像する画像撮像手段、２はメモリ３に画像データを書き込むメモリ書き込み手段、３は画像データをサイズ変換するために必要な所定のデータ容量を有して、画像データを一時的に保存するメモリであり、第２の従来の画像データサイズ変換装置で説明したメモリ２０３と同様に複数の領域、具体的には画素数Ｎ×ａの二つの領域に分割されており、１フレーム分の画素数Ｎ×Ｍのデータ容量よりはるかに小さい。４はメモリ３に書き込まれた画像データを読み出すメモリ読み出し手段、５は画像データを所望のサイズに変換する画像サイズ変換手段、６は表示手段７の入力フォーマットに従って画像データをフォーマット変換し、画像データを出力する表示制御手段、７は液晶ディスプレイや有機ＥＬ等の画像データを表示する表示手段である。８はＣＰＵであり、データバス、制御線等を有し、各手段の動作を制御する。９はサイズ変換やフォーマット変換した画像データを、取り込み保存しておく保存用大容量メモリである。なお、メモリ書き込み手段２からの書き込み完了信号は、メモリ読み出し手段４だけでなく、ＣＰＵ８にも出力される点が第２の従来の画像データサイズ変換装置と相違する。また、ＣＰＵ８は、書き込み完了信号を受けてアドレス信号ＣＰＵ＿Ａｄｄ、リード信号ＣＰＵ＿ＲＤをメモリ読み出し手段４に出力し、メモリ読み出し手段４は、ウェイト信号ＷＡＩＴをＣＰＵ８に出力する点でも第２の従来の画像データサイズ変換装置と相違する。
【００３１】
次に、動作に付いて、画像データの取り込み指示が出る場合について、図２を用いて動作を説明する。
図２に示すように、例えば、第２フレーム目の画像データを読み出している途中で画像取り込み指示を受けるとする。この場合、第１フレームの画像データの読み出しは、第２の従来例で説明したように、メモリ書き込み手段２からメモリ読み出し手段４へ完了信号が出力され、画像データの読み出しやサイズ変換等が行われ、既に完了している。さらに、第２フレーム目の画像データについても第１フレームの場合と同様、１フレーム分の画像データの読み出しが終了するまでは、メモリ読み出し手段４のタイミングでメモリ３の読み出しを行なう。メモリ書き込み手段２は、第２フレーム目の最後のデータブロックである（Ｍ／ａ）ブロックのデータをメモリ３に書き込んだ後、書き込み完了信号をＣＰＵ８に出力する。書き込み完了信号を受取ったＣＰＵ８はタイミング制御を行い、第２フレーム目と第３フレーム目の間のブランキング期間で読み出しタイミングの切り換えを行なう。第３フレーム目の画像データの読み出しは、ＣＰＵ８のタイミングで行われ、画像データの表示、保存処理が行われる。
【００３２】
図３、図４を用いて、第３フレームの画像データの処理について説明する。
まず、メモリ書き込み手段２は、Ａブロックのデータの領域αへの書き込みを開始する。Ａブロックのデータの領域αへの書き込みが、領域αの最後の画素である画素Ｎ×ａ画素目まで達すると、メモリ書き込み手段２はメモリ読み出し手段４に領域αへの書き込み完了信号ＩＮＴ１を出力し、次に、Ｂブロックのデータの領域βへの書き込みを開始する。
【００３３】
メモリ書き込み手段２から領域αへの書き込み完了信号ＩＮＴ１を受け取ったＣＰＵ８は、領域αに書き込まれたＡブロックのデータの読み出し指令をメモリ読み出し手段４に出力する。
ＣＰＵ８からメモリ読み出し手段４に出力される読み出し指令を、図４を用いて説明する。まず、ＣＰＵ８がメモリ読み出し手段４に、アドレス信号ＣＰＵ＿Ａｄｄ＝Ａ１、読み出し信号ＣＰＵ＿ＲＤをＬＯＷとして出力すると、メモリ読み出し手段４はＣＰＵ８にＷＡＩＴ信号をＨＩＧＨとして出力し、ＣＰＵ８の画像データの読み出しを待たせる。この間、メモリ読み出し手段４は、図３の番号に対応するメモリ読み出しアドレスＭＡ１、ＭＡ２、ＭＡ３、ＭＡ４を発生し、メモリ３の各画素から各々の画像データＤ１、Ｄ２、Ｄ３、Ｄ４を読み出す。そして、これらの画像データを画像サイズ変換手段５に出力する。画像サイズ変換手段５では、出力された各画像データＤ１、Ｄ２、Ｄ３、Ｄ４からデータサイズが変換された画像データＤＤ１を作成する。画像データＤＤ１が生成されるタイミングで、メモリ読み出し手段４がＣＰＵ８に出力していたＷＡＩＴ信号をＨＩＧＨからＬＯＷに設定を変えると、読み出し信号ＣＰＵ＿ＲＤがＨＩＧＨに移行し、１クロック後にＬＯＷに戻る。この時、画像サイズ変換手段５はＣＰＵＢＵＳに画像データＤＤ１を出力し、ＣＰＵ８はサイズ変換された画像データＤＤ１をＣＰＵＢＵＳから読み出し、保存用大容量メモリ９に画像データＤＤ１を取り込む。また、読み出し信号ＣＰＵ＿ＲＤがＨＩＧＨに移行したタイミングで、画像サイズ変換手段５は表示制御手段７に読み出しイネーブル信号をＨＩＧＨからＬＯＷに移行させ、１クロック後にＨＩＧＨに戻す。表示制御手段６はこのタイミングでサイズ変換後の画像データＤＤ１を画像サイズ変換手段５から読み出す。したがって、サイズ変換後の画像データＤＤ１がＣＰＵ８を経て保存用大容量メモリ９に取り込まれる、ＣＰＵ＿ＲＤがＨＩＧＨの期間となるタイミングと、表示制御手段６が画像データＤＤ１を読み出す、読み出しネーブル信号がＬＯＷと期間は同じタイミングとなる。同様のタイミング手順にて、画像サイズ変換後の２画素目の画像データＤＤ２をＣＰＵ８と表示制御手段６が読み出す。これを繰り返して、Ａブロックを読み出してＮ／２画素のデータを取り込む。
【００３４】
Ｂブロックのデータの領域βへの書き込みが、領域βの最後の画素Ｎ×ａ×２画素目まで達すると、メモリ書き込み手段２はＣＰＵ８に領域βへの書き込み完了信号ＩＮＴ２を出力し、次にＣブロックのデータの領域αへの書き込みを開始する。この時、領域αに一時的に保存されたＡブロックのデータは、メモリ読み出し手段４によって読み出されており、Ｎ×ａ画素目までの読み出しが完了している。
【００３５】
メモリ書き込み手段２から領域βへの書き込み完了信号ＩＮＴ２を受け取ったＣＰＵ８は、領域βに書き込まれたＢブロックのデータの読み出し指令をメモリ読み出し手段４に出力する。
以下の動作は、上記の場合と同様である。
これらの動作を、（Ｍ／ａ）ブロックのデータの読み出し、書き込み完了信号ＩＮＴ（Ｍ／ａ）の出力までサイズ変換を繰り返し、１フレーム分の画像データの変換作業が完了する。
【００３６】
このように、メモリ３を複数の領域に分割し、領域毎に書き込みと読み出しを独立して行うようにしたので、メモリ容量が画像データ１フレーム分の容量より小さくてすむ。また、ＣＰＵ８のタイミングでメモリ読み出し手段４の書き込みと読み出し動作を行うようにしたので、保存用大容量メモリ９に取り込む画像データと表示手段７に表示させる画像データとが同一フレームの画像となる。
【００３７】
なお、ＣＰＵ８から画像データの取り込み指示が出ていない場合は、画像データを表示手段７に表示させるための処理、即ち、画像データのメモリ３への書き込み、メモリ３からの読み出し、画像サイズ変換等における各手段の動作等が第２の従来例と同様であるので、ここでは詳細な説明は省略する。
【００３８】
実施の形態２．
次に実施の形態２に付いて説明する。
実施の形態１では、表示手段７に表示させる画像データと、ＣＰＵ８により読み込まれる画像データのサイズが同じであった。この実施の形態２では、表示される画像データと、読み込まれる画像データのサイズが異なる場合に付いて説明する。なお、機器の構成は実施の形態１で説明した図１と同様であるため、図１の説明は省略する。また、メモリ書き込み手段２、メモリ３、画像サイズ変換手段４、ＣＰＵ８、書き込み完了信号等についても実施の形態１と同様であるため、説明を省略する。
【００３９】
ＣＰＵ８からメモリ読み出し手段４に出力される読み出し指令を、図５を用いて説明する。書き込み完了信号を受取ったＣＰＵ８はメモリ読み出し手段４に、アドレス信号ＣＰＵ＿Ａｄｄ＝Ａ１、読み出し信号ＣＰＵ＿ＲＤをＬＯＷとして出力するが、メモリ読み出し手段４は、ＣＰＵ８にＷＡＩＴ信号をＨＩＧＨとして出力せず、ＣＰＵ８の画像データの読み出しを待たせない。したがって、ＣＰＵ８からの読み出し信号ＣＰＵ＿ＲＤは、実施の形態１の場合よりも短い周期でＨＩＧＨ、ＬＯＷを繰り返す。メモリ読み出し手段４は、図３の番号に対応するメモリ読み出しアドレスＭＡ１、ＭＡ２、ＭＡ３、ＭＡ４をそれぞれ発生し、メモリ３の各画素から各々の画像データＤ１、Ｄ２、Ｄ３、Ｄ４を順番に読み出す。そして、これらの画像データを順番に画像サイズ変換手段５に出力する。一方、ＣＰＵ＿ＲＤがＨＩＧＨに移行し１クロック後にＬＯＷとなるタイミングで、画像サイズ変換手段５は画像データをＣＰＵＢＵＳ出力し、ＣＰＵ８はＣＰＵＢＵＳを介しこれらのサイズ変換前の画像データを読み出し、保存用大容量メモリ９に取り込む。したがって、ＣＰＵ８が読み出し、保存用大容量メモリ９に取り込まれる画像データは、画像サイズ変換前のＤ１、Ｄ２、Ｄ３、Ｄ４そのものである。一方、画像サイズ変換手段５では、出力された各画像データＤ１、Ｄ２、Ｄ３、Ｄ４から画像データＤＤ１を作成する。画像データＤＤ１が生成されるタイミングで、画像サイズ変換手段５は表示制御手段６に読み出しイネーブル信号を出力し、表示制御手段６はこのタイミングでサイズ変換後の画像データＤＤ１を画像サイズ変換手段５から読み出す。
【００４０】
同様のタイミング手順にて、画像サイズ変換前のＤ５、Ｄ６、Ｄ７、Ｄ８が画像サイズ変換手段５、ＣＰＵＢＵＳ、ＣＰＵ８を介し保存用大容量メモリ９に取り込まれ、表示制御手段６は画像サイズ変換手段５から画像サイズ変換後の２画素目の画像データＤＤ２を読み出す。
この動作を繰り返すと保存用大容量メモリ９に取り込まれる画像データはサイズ変換前のものであるから、画素数Ｎ×Ｍの画像データとなる一方、表示手段７に表示される画像データは（Ｎ×Ｍ）／４の大きさとなる。
【００４１】
実施の形態３．
図６は、この発明の実施の形態３に係る画像データサイズ変換装置のブロック図であり、撮像画像を送信するように構成されており、撮像画像を送信する装置、例えば携帯電話端末機器、ＰＤＡ等である。図６において、１１は送信手段である。なお、図１と同様の要素については、同じ符号が付されている。実施の形態１、２については撮像画像を表示、保存する装置について説明したが、本発明はその実施の形態において説明したものに限られるものではなく、図６のように画像サイズ変換手段５の後段に送信手段１１を設けてもよい。送信手段１１は表示手段７、保存用大容量メモリ９と交換して構成してもよく、また、新たに追加して構成してもよい。もちろん、それらが一体とに構成されていてもよい。このように送信手段１１を備えることにより、他の端末機器に画像データを送信することが可能となる。
【００４２】
実施の形態４．
図７は、この発明の実施の形態４に係る画像データサイズ変換装置のブロック図であり、装置外部からの画像を受信するように構成されており、装置外部からの画像を受信する装置、例えば、携帯電話端末機器、ＰＤＡ等である。図７において、１２は受信手段である。なお、図１と同様の要素については、同じ符号が付されている。上記では撮像画像を送信する装置について説明したが、図７のようにメモリ書き込み手段２の前段に受信手段１２を設けてもよい。受信手段１２は表示手段７、保存用大容量メモリ９、発信手段１１と交換して構成してもよく、また、新たに追加して構成してもよい。もちろん、それらが一体として構成されていてもよい。さらに、送信手段１１と受信手段１２とを備えた構成としてもよい。このように受信手段１２を備えることにより、他の端末機器からの画像データを受信することが可能となり、同時に送信手段１１を備えれば、画像データの送受信が可能となる。
また、サイズ変更の対象となる画像データは、撮像画像に限られるものではなく、受信手段１２により受信した画像や、ダウンロード画像でもよい。また、静止画、動画のいずれでもよい。
【００４３】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００４４】
入力される画像データをメモリに書き込むメモリ書き込み手段と、入力される画像データの１フレーム分より小さい容量を有し、複数の領域に分割され、上記各々の領域に対する書き込み、読み出しの操作をそれぞれ独立して行うことができるメモリと、上記メモリに書き込まれる画像データを読み出すメモリ読み出し手段と、上記メモリ読み出し手段により読み出される画像データのサイズを変換する画像サイズ変換手段と、サイズ変換された画像データを表示する表示手段と、上記各手段とメモリを制御する中央演算装置と、画像データを保存する保存用大容量メモリとを備え、上記メモリ書き込み手段から画像データの書き込み完了信号が上記中央演算装置に出力され、上記完了信号を受取った上記中央演算装置から出力される制御信号に基づいて上記メモリ読み出し手段を制御し、上記中央演算装置は上記画像サイズ変換手段から画像データを読み出し、保存用大容量メモリに画像データを取り込むこととしたので、画像データを一時的に書き込むメモリの容量の削減と機器本体のサイズアップを防止でき、ＣＰＵの処理能力の低下を防止しつつ、表示される画像データと、保存用に取込まれる画像データとを同じフレームの画像データすることができる。
【００４５】
メモリの各領域は、画像サイズ変換手段における画像データのサイズ変換動作に必要な容量を有することとすれば、画像データを一時的に書き込むメモリの容量の削減することができる。
【００４６】
画像撮像手段を更に備え、画像データは画像撮像手段から出力されるものであることとすれば、画像データを一時的に書き込むメモリの容量の削減と機器本体のサイズアップを防止できる。
【図面の簡単な説明】
【図１】実施の形態１における画像データサイズ変換装置を示すブロック図である。
【図２】実施の形態１におけるメモリの書き込み、及び読み出しのタイミングを示す図である。
【図３】実施の形態１における、垂直分割数ａ＝２によるサイズ変換を説明するための説明図である。
【図４】実施の形態１における、画像データの読み出しのタイミングを示す図である。
【図５】実施の形態２における、画像データの読み出しのタイミングを示す図である。
【図６】実施の形態３における画像データサイズ変換装置を示すブロック図である。
【図７】実施の形態４における画像データサイズ装置を示すブロック図である。
【図８】第１の従来の画像データサイズ変換装置を示すブロック図である。
【図９】第１の従来の画像データサイズ変換装置における、フレームメモリの書き込み、及び読み出し方法を示す図である。
【図１０】第１の従来の画像データサイズ変換装置における、フレームメモリの書き込み、及び読み出しのタイミングを示す図である。
【図１１】第１の従来の画像データサイズ変換装置における、画像データを保存用大容量メモリに取り込むタイミングを示す図である。
【図１２】第２の従来の画像データサイズ変換装置を示すブロック図である。
【図１３】第２の従来の画像データサイズ変換装置における、メモリに書き込むために分割された画像データ、及び複数の領域で構成されたメモリを示す図である。
【図１４】第２の従来の画像データサイズ変換装置におけるメモリの書き込み、及び読み出しのタイミングを示す図である。
【図１５】第２の従来の画像データサイズ変換装置における、垂直分割数ａ＝２によるサイズ変換を説明するための説明図である。
【図１６】第２の従来の画像データサイズ変換装置における、垂直分割数ａ＝１によるサイズ変換を説明するための説明図である。
【符号の説明】
１ 画像撮像手段、２ メモリ書き込み手段、３ メモリ、４ メモリ読み出し手段、５ 画像サイズ変換手段、６ 表示制御手段、７ 表示手段、８ ＣＰＵ、９ 保存用大容量メモリ、１１ 送信手段、１２ 受信手段。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image data size conversion device, for example, to an image data size conversion device used for a portable device having a function of displaying and storing image data.
[0002]
[Prior art]
FIG. 8 is a block diagram of a first conventional image data size conversion device, which is configured to display and store a captured image. 8, reference numeral 101 denotes an image capturing unit that captures an image; 102, a memory writing unit that writes image data into a frame memory 103; 103, a frame memory having a data capacity equal to or larger than image data; And 105, an image size conversion means for converting the size of the image data so as to match the size displayed on the display means 107. Reference numeral 106 denotes a display control means for converting the format of image data according to the input format of the display means 107 and outputting the image data, and 107 a display means for displaying image data such as a liquid crystal display or an organic EL. Reference numeral 108 denotes a central processing unit (hereinafter, referred to as a “CPU”), which has a data bus, control lines, and the like, controls the operation of each unit and memory, and reads image data written in the frame memory 103. Perform size conversion and format conversion. Reference numeral 109 denotes a large-capacity storage memory that captures and stores image data that has been subjected to size conversion or format conversion.
[0003]
Next, the operation will be described.
The image capturing unit 101 outputs the captured image to the memory writing unit 102 as image data having N horizontal pixels and M vertical pixels (hereinafter referred to as “pixel number N × M”). The memory writing unit 102 writes the image data output from the image capturing unit 101 to a frame memory 103 having a data capacity of N × M pixels or more. The write operation to the frame memory 103 will be described with reference to FIG. That is, starting from the address (N, M) = (0, 0) in the frame memory 103, (N, M) = (1, 0), (N, M) = (2, 0) and the horizontal direction ( In FIG. 9, one line of image data is sequentially written until (N, M) = (N-1, 0) in the direction from left to right toward the page, and when writing is completed, (N, M) M) = (0,1) Writes the image data of the second line in the horizontal direction. At the end of the second line, writing is performed up to the address (N, M) = (N-1, 1), and when writing is completed, writing is performed on the third line. When this operation is repeated and the image data for one screen is written until the address in the frame memory 102 becomes (N, M) = (N-1, M-1), the image data of the next pixel number N × M is again obtained. Is output from the image capturing unit 101, and the memory writing unit 102 starts writing sequentially from the address (N, M) = (0, 0). By repeating the above operation, the image data in the frame memory 103 is updated.
[0004]
The image data written in the frame memory 103 is read out by the memory reading unit 104 at a speed sufficiently faster than the speed at which the memory writing unit 102 writes into the frame memory 103. The timing of writing to and reading from the frame memory 103 will be described with reference to FIG. Note that usually, the frame memory 103 is often a memory in which writing and reading cannot be performed simultaneously. Therefore, the reading of the image data from the frame memory 103 is performed using the vertical blanking period of the image capturing unit 101, and the writing of the image data from the memory writing unit 102 to the frame memory 103 is performed in each vertical blanking period. It is performed in the time zone between That is, the memory reading unit 104 receives the vertical synchronizing signal output from the image capturing unit 101, determines the image data writing period based on the synchronizing signal, and performs reading during the vertical blanking period. Therefore, the reading of the image data from the frame memory 103 needs to be completed within the vertical blanking period, and the writing of the image data to the frame memory 103 needs to be completed within the time period between each vertical blanking period. There is.
[0005]
The memory reading unit 104 stores the image data of the number of pixels N × M in the frame memory 103 at the address (N, M) = (0, 0) in the same manner as the writing procedure described with reference to FIG. , The image data for one line is sequentially read out from (N, M) = (N−1, 0) in the horizontal direction, and then the image of the second line in the horizontal direction from (N, M) = (0, 1) When the data is read out and read out until (N, M) = (N-1, 1), the reading of the third line is performed next. This operation is repeated, and the image data for one screen is read out until the address in the frame memory 103 becomes (N, M) = (N-1, M-1). Therefore, image data is output from the memory reading unit 104 to the image size conversion unit 105 line by line. When the reading of the image data is completed within the vertical blanking period, new image data of the next frame is written into the frame memory 103. Then, in the next vertical blanking period, image data of a new frame in the frame memory 103 is read.
[0006]
The image data read by the memory reading unit 104 and output to the image size conversion unit 105 is converted into a desired size by the image size conversion unit 105. The size of the converted image data is determined by the size displayed on the display unit 107. That is, when the display unit 107 performs display with the size of the number of pixels H × K, it is necessary to convert the image data of the number of pixels N × M into image data of the number of pixels H × K. A specific method of size conversion will be described later. The size-converted image data of the number of pixels H × K is output from the image size conversion unit 105 to the display control unit 106.
[0007]
The display control means 106 converts the image data of the number of pixels H × K into a format that can be displayed on the display means 107 and outputs the image data to the display means 107. The display means 107 has a display screen memory 107a therein, holds the image data output from the display control means 106, and reads out the image data from the memory 107a in accordance with the refresh timing of the display means 107. Is displayed.
[0008]
Next, a procedure for loading image data into the large-capacity storage memory 109 is shown in FIG. As shown in FIG. 11, when an instruction to capture image data is issued during the writing of the second frame, the CPU 108 first instructs the memory reading unit 104 to read out the image data of the second frame and then read out the image data. Control to stop work. Then, the image data of the second frame is displayed on the display unit 107, and the user can check the image data. Next, the CPU 108 controls the memory writing unit 102 to prohibit the third frame of image data output from the image capturing unit 101 from being written to the frame memory 103. Then, the CPU 108 reads out the image data of the second frame from the frame memory 103 via the CPUBUS. The read image data of the second frame is further converted into a desired size and format by the CPU 108, taken into the large-capacity storage memory 109, and stored.
[0009]
The image data captured in the large-capacity storage memory 109 can be displayed on the display unit 106. That is, the CPU 108 reads out the image data taken in the large-capacity storage memory 109, converts the size and format in the CPU 108, and outputs the converted data to the frame memory 103 via the CPUBUS. Then, the image is displayed on the display unit 107 via the memory reading unit 104, the image size conversion unit 105, and the display control unit 106. Further, the image data read by the CPU 108 can be naturally displayed on the display means 107 in the same manner as described above, although the image data has not been loaded into the large-capacity storage memory 109.
[0010]
In the first conventional image data size conversion device, the frame memory 103 needs to have a large capacity of one frame or more of image data. In view of the above, there has been a contrivance for using a memory having a smaller capacity, and this will be described as a second conventional image data size converter. FIG. 12 is a block diagram of a second conventional image data size conversion apparatus, which is configured to display and store a captured image. In FIG. 12, reference numeral 201 denotes an image capturing unit that captures an image; 202, a memory writing unit that writes image data into a memory 203; 203, a predetermined data capacity necessary for converting the size of the image data; 204 is a memory reading means for reading image data written in the memory 203, 205 is an image size converting means, and the image data converting means 205 is adapted to fit the size of the image data to be displayed on the display means 107. Convert size. A CPU 208 has a data bus, control lines, and the like, and controls the operation of each unit. Note that the same components as those in FIG. 8 are denoted by the same reference numerals.
[0011]
Next, the operation will be described.
The image capturing unit 201 outputs image data of the number of pixels N × M for the captured image to the memory writing unit 202. The memory writing unit 202 writes the image data output from the image capturing unit 201 into a memory 203 having a data capacity of N × (a × 2) pixels and temporarily storing image data. At this time, the number of vertical divisions a is a positive integer, and the value of the number of vertical divisions a is determined by the number of pixels in the vertical direction necessary for the image size conversion means 205 to convert the size of image data. The memory reading means 204 receives the write completion signal from the memory writing means 203 and reads image data from the memory 202. The read image data is output to the image size conversion means 205 and subjected to size conversion.
[0012]
The size of the image data output from the image capturing unit 201 to the memory writing unit 202 is the number of pixels N × M as in the first conventional example. The memory writing unit 202 divides the image data having the number of pixels N × M into data having the number of pixels N × a, and writes the divided data into the memory 203. The memory 203 includes an area α having a data capacity of the number N × a of pixels and an area β having the same data capacity. FIG. 13 divides image data having the number of pixels N × M into M / a blocks each having a data capacity of the number of pixels N × a, and each of the blocks A, B, C,... (M / a 3) shows a state in which the memory 203 is composed of a region α and a region β in which the data capacity of each region is the number of pixels N × a.
[0013]
A procedure from writing of image data to the memory 203 to size conversion will be described in detail.
First, the memory writing unit 202 starts writing the data of the A block to the area α. As shown in FIG. 14, when the writing of the data of the block A into the area α reaches the pixel N × a pixel which is the last pixel of the area α, the memory writing means 202 sends the memory reading means 204 to the area α. Then, the writing of the data of the B block to the area β is started.
[0014]
The memory reading means 204, which has received the write completion signal to the area α from the memory writing means 202, starts reading data of the A block written in the area α. At this time, the speed at which the memory reading means 204 reads data from the area α is sufficiently higher than the speed at which the memory writing means 202 writes to the area α.
[0015]
When the writing of the data of the B block to the region β reaches the last pixel N × a × 2 pixel of the region β, the memory writing unit 202 outputs a write completion signal to the region β to the memory reading unit 204, Next, the writing of the data of the C block to the area α is started. At this time, the data of the A block temporarily stored in the area α has been read by the memory reading means 204, and the reading up to the N × a-th pixel has been completed.
[0016]
The memory reading unit 204 that has received the write completion signal to the area β from the memory writing unit 202 starts reading data of the B block written in the area β. At this time, the reading of data from the area β is performed at a speed sufficiently higher than the speed at which the memory writing means 202 writes to the area β.
[0017]
Subsequently, the memory writing means 203 starts writing the data of the C block to the area α, and when the writing reaches the last pixel N × a pixel of the area α, the memory reading means 203 completes the writing to the area α. Then, a signal is output, and then writing of the data of the D block to the area β is started. In FIG. 13, the above operation is repeated until data of (M / a) block is written and read, and reading of image data for one frame is completed. Further, by operating in the same manner as described above in the next frame, continuous image data can be read.
[0018]
Next, a method of converting the size of image data performed by the image size conversion unit 205 will be described. Now, a case will be described in which, for example, a size conversion of 1/2 times is performed in both the horizontal and vertical directions. In image size conversion, size conversion is generally performed at the same magnification in both the horizontal and vertical directions. In the case of 1/2 size conversion, the number of vertical divisions a = 2. In FIG. 13, the size of each block such as A block, B block,. N × 2. FIG. 15 schematically illustrates the order of reading pixels from the region α or the region β, and a method of generating pixels. When the number of vertical divisions a = 2, one new pixel is generated from four pixels. Therefore, the memory reading means 204 reads out the pixels in numerical order as shown in FIG. 15, and generates one pixel from the four pixels sequentially read out. As a method of generating a new pixel, there are a method of averaging four pixels, adopting data of a representative point, and a method of generating by calculating each pixel and a coefficient. When one pixel is generated from the four pixels read out from the pixel 1 to the pixel 4, next, similarly to the above, reading is performed from the pixel 5 to the pixel 8 as shown in FIG. Generate pixels. Thus, data of the pixel number N / 2 is generated from the data of the pixel number N × 2. The generated image data is output from the image size conversion unit 205 to the display control unit 206.
[0019]
Also, for example, when the number of vertical divisions a = 1, as shown in FIG. 16, both the area α and the area β have the size of the number of pixels N × 1, that is, the size of one line in the horizontal direction. The memory 202 only needs to have two lines of memory, and the data output from the memory reading means 204 has been subjected to one-time size conversion by the image size conversion means 205, and the display control means 106 Is output to
[0020]
The data read by the memory reading unit 204 and subjected to size conversion by the pixel size conversion unit 205 is output to the display control unit 106. The display control means 106 converts the size-converted image data into a format that can be displayed on the display means 107, and outputs the image data to the display means 107.
[0021]
Also, a procedure for importing image data into the large-capacity storage memory 109 will be described. As shown in FIG. 11, as in the first conventional example, when an instruction to capture an image is issued during the writing of the second frame, the CPU 208 first causes the memory reading unit 204 to send the second frame to the second frame. Is controlled so that the reading operation is stopped after reading the data. At this time, the image data of the second frame is displayed on the display means 107, and the user can check the image data. Since the CPU 208 and the display control unit 106 are asynchronous, the image data cannot be output from the image size conversion unit 205 to the CPU 208 and the display control unit 106 at the same time. Also, unlike the frame memory 103 that holds image data for one frame, the memory 203 has only the data capacity necessary for image size conversion, so that the memory writing unit 202 can control to stop writing. Can not. Accordingly, the CPU 208 next sets the memory 203, the memory readout unit 204, and the image size conversion unit 205 via the CPU BUS so that the CPU 208 itself reads image data of a desired size. Is switched to the CPU BUS, the image data converted into a desired size and format is read through the image size conversion means 205, and the image data is taken into the large-capacity storage memory 109.
[0022]
Therefore, the image data read by the CPU 208 is not the image data of the second frame displayed on the display means 107 but the image data of the next third frame or several frames later. The image data read by the CPU 208 and the image data taken into the large-capacity storage memory 109 are converted into a format that can be displayed by the display unit 107, and then converted via the image size conversion unit 205 and the display control unit 106. The image data is transferred and the image data to be displayed is updated.
[0023]
[Problems to be solved by the invention]
Since the conventional image data size conversion device is configured as described above, there are the following problems. First, in the first conventional example, when the size of the image data increases, the capacity of the frame memory for the image data size is required. In this case, if a frame memory is provided inside an LSI or the like, the chip area of the LSI increases, and even if a frame memory is provided outside the LSI, it leads to an increase in the size of the device body, and a reduction in the size of the device is required. For example, a terminal device such as a mobile phone violates the demand. Further, since the CPU performs processing such as conversion of the size and format of the image data in order to load the image data into the large-capacity storage memory, it causes a reduction in the processing capability of the CPU.
[0024]
Further, in the second conventional example, since the frames of the displayed image data and the image data read by the CPU do not match, the image data read by the CPU or the image data captured by the large-capacity memory are stored in the memory. In order for the user to confirm, it is necessary to transfer the image data to the display unit after converting the size and format, and update the display.
[0025]
The present invention has been made in order to solve the above-described problems, and it is possible to reduce the capacity of a memory for temporarily writing image data, prevent an increase in the size of a device main body, and prevent a reduction in processing performance of a CPU. It is an object of the present invention to provide an image data size conversion device capable of converting image data to be displayed and image data taken in for storage into image data of the same frame.
[0026]
[Means for Solving the Problems]
An image data size conversion device according to the present invention has a memory writing unit for writing input image data to a memory, and a capacity smaller than one frame of the input image data, and is divided into a plurality of regions. A memory that can independently perform writing and reading operations on the area, a memory reading unit that reads image data written to the memory, and an image size that converts the size of image data read by the memory reading unit Conversion means, display means for displaying the size-converted image data, a central processing unit for controlling each of the means and the memory, and a large-capacity storage memory for storing the image data. A data write completion signal is output to the central processing unit and the completion signal is received. Controlling the memory readout means based on a control signal output from the central processing unit, the central processing unit reads out image data from the image size conversion means, and loads the image data into a large-capacity memory for storage. It is what it was.
[0027]
Further, each area of the memory may have a capacity necessary for the image data size conversion operation of the image size conversion means.
[0028]
Further, the image processing apparatus may further include an image capturing unit, and the image data may be output from the image capturing unit.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an image data size conversion device according to the present invention will be described with reference to the drawings.
[0030]
Embodiment 1 FIG.
FIG. 1 is a block diagram of an image data size conversion device according to Embodiment 1 of the present invention, which is configured to display and store a captured image. In FIG. 1, reference numeral 1 denotes an image capturing unit for capturing an image, 2 denotes a memory writing unit that writes image data to a memory 3, and 3 denotes a predetermined data capacity necessary for converting the size of the image data. Is temporarily divided into a plurality of areas, specifically, two areas having the number of pixels N × a, similarly to the memory 203 described in the second conventional image data size conversion apparatus. Is much smaller than the data capacity of N × M pixels for one frame. 4 is a memory reading means for reading the image data written in the memory 3, 5 is an image size converting means for converting the image data into a desired size, 6 is a format converting means for the image data according to the input format of the display means 7, Is a display control means for outputting image data such as a liquid crystal display or an organic EL. A CPU 8 has a data bus, control lines, and the like, and controls the operation of each unit. Reference numeral 9 denotes a large-capacity memory for storing image data that has been subjected to size conversion or format conversion. Note that the write completion signal from the memory writing means 2 is output not only to the memory reading means 4 but also to the CPU 8, which is different from the second conventional image data size conversion apparatus. Further, the CPU 8 outputs the address signal CPU_Add and the read signal CPU_RD to the memory reading means 4 in response to the write completion signal, and the memory reading means 4 outputs the wait signal WAIT to the CPU 8 in the second conventional image data. It is different from the size conversion device.
[0031]
Next, a case where an instruction to capture image data is issued will be described with reference to FIG.
As shown in FIG. 2, for example, it is assumed that an image capture instruction is received while image data of the second frame is being read. In this case, in the reading of the image data of the first frame, as described in the second conventional example, a completion signal is output from the memory writing means 2 to the memory reading means 4, and the reading of the image data and the size conversion are performed. We have already completed. Further, as for the image data of the second frame, as in the case of the first frame, the reading of the memory 3 is performed at the timing of the memory reading means 4 until the reading of the image data for one frame is completed. The memory writing unit 2 writes the data of the (M / a) block, which is the last data block of the second frame, to the memory 3, and then outputs a write completion signal to the CPU 8. Upon receiving the write completion signal, the CPU 8 performs timing control, and switches read timing in a blanking period between the second frame and the third frame. The reading of the image data of the third frame is performed at the timing of the CPU 8, and the display and storage processing of the image data is performed.
[0032]
The processing of the image data of the third frame will be described with reference to FIGS.
First, the memory writing unit 2 starts writing the data of the A block to the area α. When the writing of the data of the A block to the area α reaches the pixel N × a pixel which is the last pixel of the area α, the memory writing means 2 outputs a write completion signal INT1 to the area reading section 4 to the memory reading means 4. Then, the writing of the data of the B block to the area β is started.
[0033]
The CPU 8 that has received the write completion signal INT1 to the area α from the memory writing means 2 outputs to the memory reading means 4 an instruction to read the data of the A block written in the area α.
A read command output from the CPU 8 to the memory read means 4 will be described with reference to FIG. First, when the CPU 8 outputs the address signal CPU_Add = A1 and the read signal CPU_RD to the memory reading means 4 as LOW, the memory reading means 4 outputs the WAIT signal to HIGH to make the CPU 8 wait for the CPU 8 to read the image data. During this time, the memory read means 4 generates the memory read addresses MA1, MA2, MA3, MA4 corresponding to the numbers in FIG. 3, and reads the respective image data D1, D2, D3, D4 from each pixel of the memory 3. Then, these image data are output to the image size conversion means 5. The image size conversion unit 5 creates image data DD1 whose data size has been converted from the output image data D1, D2, D3, and D4. When the setting of the WAIT signal output from the memory reading means 4 to the CPU 8 is changed from HIGH to LOW at the timing when the image data DD1 is generated, the reading signal CPU_RD shifts to HIGH, and returns to LOW one clock later. At this time, the image size conversion means 5 outputs the image data DD1 to the CPUBUS, and the CPU 8 reads the size-converted image data DD1 from the CPUBUS, and loads the image data DD1 into the large-capacity storage memory 9. At the timing when the read signal CPU_RD shifts to HIGH, the image size conversion means 5 shifts the read enable signal from HIGH to LOW to the display control means 7 and returns to HIGH after one clock. The display control means 6 reads out the image data DD1 after the size conversion from the image size conversion means 5 at this timing. Therefore, the size-converted image data DD1 is taken into the large-capacity storage memory 9 via the CPU 8, the timing when CPU_RD is in the HIGH period, the display control means 6 reads the image data DD1, and the read enable signal is LOW. The periods have the same timing. In a similar timing procedure, the CPU 8 and the display control means 6 read out the image data DD2 of the second pixel after the image size conversion. By repeating this, block A is read and data of N / 2 pixels is taken in.
[0034]
When the writing of the data of the B block to the area β reaches the last pixel N × a × 2 pixel of the area β, the memory writing means 2 outputs a write completion signal INT2 to the area β to the CPU 8, and then The writing of the data of the C block to the area α is started. At this time, the data of the A block temporarily stored in the area α has been read by the memory reading means 4, and the reading up to the N × a-th pixel has been completed.
[0035]
The CPU 8 which has received the write completion signal INT2 to the area β from the memory writing means 2 outputs a command to read data of the B block written in the area β to the memory reading means 4.
The following operation is the same as in the above case.
These operations are repeated until the reading of the data of the (M / a) block and the output of the write completion signal INT (M / a) are repeated, thereby completing the conversion of the image data for one frame.
[0036]
As described above, since the memory 3 is divided into a plurality of areas and writing and reading are performed independently for each area, the memory capacity can be smaller than the capacity of one frame of image data. Further, since the writing and reading operations of the memory reading means 4 are performed at the timing of the CPU 8, the image data taken into the large-capacity storage memory 9 and the image data to be displayed on the display means 7 are the same frame image.
[0037]
If the CPU 8 does not issue an instruction to capture image data, processing for displaying the image data on the display unit 7, that is, writing the image data to the memory 3, reading the image data from the memory 3, and converting the image size, etc. Are the same as those in the second conventional example, and the detailed description is omitted here.
[0038]
Embodiment 2 FIG.
Next, a second embodiment will be described.
In the first embodiment, the size of the image data displayed on the display unit 7 and the size of the image data read by the CPU 8 are the same. In the second embodiment, a case where the size of image data to be displayed is different from the size of image data to be read will be described. Note that the configuration of the device is the same as that of FIG. 1 described in Embodiment 1, and therefore the description of FIG. 1 is omitted. In addition, the memory writing unit 2, the memory 3, the image size conversion unit 4, the CPU 8, the write completion signal, and the like are the same as those in the first embodiment, and the description is omitted.
[0039]
A read command output from the CPU 8 to the memory read means 4 will be described with reference to FIG. The CPU 8 that has received the write completion signal outputs the address signal CPU_Add = A1 and the read signal CPU_RD to the memory reading means 4 as LOW. However, the memory reading means 4 does not output the WAIT signal to the CPU 8 as HIGH, Do not wait for data reading. Therefore, the read signal CPU_RD from the CPU 8 repeats HIGH and LOW in a shorter cycle than in the first embodiment. The memory read means 4 generates memory read addresses MA1, MA2, MA3, and MA4 corresponding to the numbers in FIG. 3, respectively, and sequentially reads the respective image data D1, D2, D3, and D4 from each pixel of the memory 3. Then, these image data are output to the image size conversion means 5 in order. On the other hand, at the timing when the CPU_RD shifts to HIGH and becomes LOW one clock later, the image size conversion means 5 outputs the image data to the CPU BUS, and the CPU 8 reads out the image data before the size conversion via the CPU BUS and outputs the large capacity for storage. The data is stored in the memory 9. Therefore, the image data read by the CPU 8 and taken into the large-capacity storage memory 9 are D1, D2, D3, and D4 themselves before the image size conversion. On the other hand, the image size conversion means 5 creates image data DD1 from the output image data D1, D2, D3, D4. At the timing when the image data DD1 is generated, the image size conversion unit 5 outputs a read enable signal to the display control unit 6, and the display control unit 6 outputs the image data DD1 after the size conversion at this timing from the image size conversion unit 5. read out.
[0040]
In a similar timing procedure, D5, D6, D7 and D8 before image size conversion are taken into the large-capacity storage memory 9 via the image size conversion means 5, CPUBUS and CPU8, and the display control means 6 5, the image data DD2 of the second pixel after the image size conversion is read out.
When this operation is repeated, the image data taken into the large-capacity storage memory 9 is the one before the size conversion, so that the image data is N × M pixels, while the image data displayed on the display means 7 is (N × M) / 4.
[0041]
Embodiment 3 FIG.
FIG. 6 is a block diagram of an image data size conversion device according to Embodiment 3 of the present invention, which is configured to transmit a captured image, and a device that transmits the captured image, for example, a mobile phone terminal device, a PDA And so on. In FIG. 6, reference numeral 11 denotes a transmitting unit. Note that the same elements as those in FIG. 1 are denoted by the same reference numerals. In the first and second embodiments, a device for displaying and storing a captured image has been described. However, the present invention is not limited to the device described in the embodiment, and the image size conversion unit 5 may be configured as shown in FIG. The transmission means 11 may be provided at a subsequent stage. The transmission means 11 may be configured by replacing the display means 7 and the large-capacity storage memory 9, or may be newly added. Of course, they may be integrally formed. The provision of the transmission means 11 makes it possible to transmit image data to another terminal device.
[0042]
Embodiment 4 FIG.
FIG. 7 is a block diagram of an image data size conversion apparatus according to Embodiment 4 of the present invention, which is configured to receive an image from the outside of the apparatus. , A mobile phone terminal device, a PDA, and the like. In FIG. 7, reference numeral 12 denotes a receiving unit. Note that the same elements as those in FIG. 1 are denoted by the same reference numerals. Although the apparatus for transmitting the captured image has been described above, the receiving unit 12 may be provided before the memory writing unit 2 as shown in FIG. The receiving means 12 may be replaced with the display means 7, the large-capacity storage memory 9, and the transmitting means 11, or may be newly added. Of course, they may be configured integrally. Further, a configuration including a transmitting unit 11 and a receiving unit 12 may be employed. The provision of the receiving means 12 makes it possible to receive image data from another terminal device. At the same time, if the transmitting means 11 is provided, image data can be transmitted and received.
Further, the image data to be resized is not limited to the captured image, but may be an image received by the receiving unit 12 or a download image. Further, either a still image or a moving image may be used.
[0043]
【The invention's effect】
Since the present invention is configured as described above, it has the following effects.
[0044]
A memory writing means for writing input image data to a memory; and a memory having a capacity smaller than one frame of the input image data, divided into a plurality of areas, and independently performing writing and reading operations for the respective areas. Memory, a memory readout unit that reads out image data written to the memory, an image size conversion unit that converts the size of image data read out by the memory readout unit, Display means for displaying, a central processing unit for controlling each of the means and the memory, and a large-capacity storage memory for storing image data, wherein a write completion signal of image data is sent from the memory writing means to the central processing unit. The control signal output from the central processing unit that has received the completion signal. The central processing unit reads out the image data from the image size conversion means and loads the image data into the large-capacity storage memory, so that the memory for temporarily writing the image data is controlled. Image data to be displayed and image data to be taken in for storage can be converted into image data of the same frame while preventing a reduction in the capacity of the device and an increase in the size of the device main body and a decrease in the processing capacity of the CPU. it can.
[0045]
If each area of the memory has a capacity necessary for the size conversion operation of the image data by the image size conversion means, the capacity of the memory for temporarily writing the image data can be reduced.
[0046]
If the image capturing means is further provided, and the image data is output from the image capturing means, it is possible to reduce the capacity of the memory for temporarily writing the image data and prevent the size of the device body from increasing.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an image data size conversion device according to a first embodiment.
FIG. 2 is a diagram showing write and read timings of a memory according to the first embodiment;
FIG. 3 is an explanatory diagram for explaining size conversion based on a vertical division number a = 2 in the first embodiment.
FIG. 4 is a diagram showing a timing of reading image data in the first embodiment.
FIG. 5 is a diagram showing a timing of reading image data in the second embodiment.
FIG. 6 is a block diagram illustrating an image data size conversion device according to a third embodiment.
FIG. 7 is a block diagram illustrating an image data size device according to a fourth embodiment.
FIG. 8 is a block diagram showing a first conventional image data size conversion device.
FIG. 9 is a diagram showing a method of writing and reading data in a frame memory in a first conventional image data size conversion device.
FIG. 10 is a diagram showing timings of writing and reading of a frame memory in the first conventional image data size conversion device.
FIG. 11 is a diagram showing timings of loading image data into a large-capacity storage memory in the first conventional image data size conversion device.
FIG. 12 is a block diagram showing a second conventional image data size conversion device.
FIG. 13 is a diagram illustrating image data divided for writing into a memory and a memory configured with a plurality of areas in a second conventional image data size conversion device.
FIG. 14 is a diagram showing timings of writing and reading of a memory in a second conventional image data size converter.
FIG. 15 is an explanatory diagram for explaining size conversion by a vertical division number a = 2 in the second conventional image data size conversion device.
FIG. 16 is an explanatory diagram for explaining size conversion by a vertical division number a = 1 in a second conventional image data size conversion device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Image imaging means, 2 memory writing means, 3 memories, 4 memory reading means, 5 image size conversion means, 6 display control means, 7 display means, 8 CPU, 9 large-capacity memory for storage, 11 transmission means, 12 reception means .
