JP2004023720A

JP2004023720A - Transmission apparatus for transmitting multi-carrier modulation signal and method for using same

Info

Publication number: JP2004023720A
Application number: JP2002179897A
Authority: JP
Inventors: Eiji Shako; 車古　英治; Yasuto Funyu; 舟生　康人
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-06-20
Filing date: 2002-06-20
Publication date: 2004-01-22
Anticipated expiration: 2022-06-20
Also published as: JP3927452B2

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a spurious radiation signal caused within a frequency band of a multi-carrier modulation signal. <P>SOLUTION: The transmission apparatus of this invention having an input port and an output port and transmitting a multi-carrier modulation signal, is provided with: a high speed digital / analog converter means for receiving I and Q components of a digital transmission signal and converting the multiplexed signal of them into an analog signal; an RF circuit means for converting the analog signal into an RF signal forming a multi-carrier modulation signal and outputting the RF signal from the output port; a control means coupled to the input port to set a power supply voltage to be supplied to the high speed digital / analog converter means; and a storage means coupled to the control means. The power supply voltage which the control means receives from the input port and allows the storage means to store is a value to give a lower limit of a spurious radiation signal within a prescribed voltage range and the frequency of the spurious radiation signal is decided depending on a data sampling frequency and the multi-carrier frequency. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、一般にマルチキャリア（複数搬送波）変調方式を利用する移動通信の技術分野に関し、特に、マルチキャリア変調信号を送信する送信装置およびこの送信装置を使用する方法に関する。
【０００２】
【従来の技術】
この種の技術分野において、マルチパス伝搬環境による影響を小さくする等の理由から、ワイドバンド符号分割多重接続システム（Ｗ−ＣＤＭＡ：　Ｗｉｄｅｂａｎｄ　Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）のような移動通信システムでも、マルチキャリア変調方式を採用している。
【０００３】
図１は、マルチキャリア変調方式を使用する基地局送信機１０の部分概略図を示す。各キャリアからのベースバンドのディジタル送信信号（ｘ１〜ｘ４）は、同相成分信号Ｉｎおよび直交成分信号Ｑｎ（ｎは任意のキャリア）に分割された形式で受信される。これらの信号は、各々の周波数変換部にて、基準周波数（ｆｓ／４：後述するサンプリング周波数の４分の１）に対して所定のキャリア周波数（ｆ_１〜ｆ_４）だけシフトされる。各周波数変換部にて周波数シフトされた同相成分信号Ｉｎ´は、Ｉ加算部にて合成され、各周波数変換部にて周波数シフトされた直交成分信号Ｑｎ´は、Ｑ加算部にて合成される。Ｉ，Ｑ加算部にて合成された同相成分信号Ｉおよび直交成分信号Ｑは、ディジタル直交変調器ＤＱＭＯＤにてディジタル変調され、その出力はディジタル・アナログ変換器ＤＡＣに入力される。
【０００４】
ディジタル・アナログ変換器ＤＡＣは、データ・サンプリング周波数（スイッチング周波数）ｆｓを利用して、入力されたディジタル信号（ディジタル直交変調器ＤＱＭＯＤからの出力）をアナログ信号に変換する。ディジタル直交変調器ＤＱＭＯＤにもデータ・サンプリング周波数ｆｓ／２が供給される。ディジタル・アナログ変換器ＤＡＣからの周波数多重信号Ｓ_Ｍは、無線周波数に周波数変換されて、電力増幅器５２による増幅等を経てアンテナ５４から送信される。
【０００５】
図２は、送信信号に関する模式的な周波数分布を示す。第１ないし第４マルチキャリア周波数ｆ_１ないしｆ_４は、周波数軸上に等間隔に整列し、４つのキャリア全体で例えば２０ＭＨｚの周波数帯域（使用帯域）を占める。これら４つのキャリアの全部又は一部が、通信システムの容量およびトラフィック等に依存して利用される。
【０００６】
図３は、図１に示すようなマルチキャリア送信機に使用することが可能な高速ディジタル・アナログ変換手段を示し、これは図１の波線で囲まれた部分２０に対応する。高速ディジタル・アナログ変換手段２０は、第１および第２端子ＰＯＲＴ１，ＰＯＲＴ２から送信信号の同相成分（Ｉ）および直交成分（Ｑ）のような２系統の信号を受信してラッチする第１および第２ラッチ手段を有する。第１，第２ラッチ手段の出力は、多重化手段ＭＵＸで多重化される。多重化された信号は、第３ラッチ手段であるＤＡＣラッチ手段に入力される。アナログ・ディジタル変換器ＤＡＣの出力は、高速アナログ・ディジタル変換手段２０の出力ポートから出力される。高速アナログ・ディジタル変換手段２０は、第１及び第２ラッチ手段、多重化手段ＭＵＸおよびＤＡＣラッチ手段にデータ・サンプリング周波数（スイッチング周波数）を供給するＰＬＬ手段を有する。この場合において、ＤＡＣラッチ手段に供給する周波数ｆｓの２分の１の周波数が多重化手段ＭＵＸに供給され、第１，第２ラッチ手段には周波数ｆｓの４分の１の周波数が供給される。更に、アナログ・ディジタル変換器ＤＡＣには、アナログ信号を形成するための基準値が供給される（リファンレス）。
【０００７】
第１，第２ラッチ手段、多重化手段ＭＵＸおよびＤＡＣラッチ手段には、ディジタル手段用電源が端子ＤＶＤＤから供給される。また、ＰＬＬ用電源およびクロック用電源が、それぞれ電源端子ＰＬＬＶＤＤおよびＣＬＫＶＤＤを通じてＰＬＬ手段に供給される。
【０００８】
【発明が解決しようとする課題】
このようなマルチキャリア送信機の形態では、ディジタル・アナログ変換器ＤＡＣのデータ・サンプリング周波数ｆｓだけでなく、ｆｓ／２およびｆｓ／４等のデータ・サンプリング周波数で動作する手段が必要となる。これは、主に、複数系列の信号（Ｉ，Ｑ）を周波数ｆｓ／４で受信し、周波数ｆｓ／２で多重化し、この多重化信号を周波数ｆｓでディジタル・アナログ変換することに起因する。このため、データ・サンプリング周波数とマルチキャリア周波数（ｆ_１ないしｆ_４）によるスプリアス信号が発生し得る。例えば、ｆｓ／２のデータ・サンプリング周波数と第３マルチキャリア周波数ｆ_３（図２）との干渉により、第２マルチキャリア周波数ｆ_２の位置にスプリアス信号（イメージ周波数）が生じ得る。この場合において、第２，第３マルチキャリア周波数ｆ_２，ｆ_３を利用して通信システムが運用されているならば、第２マルチキャリア周波数ｆ_２のところに生じたスプリアス信号の大きさは、使用されているキャリア信号ｆ_２に比較して小さいので無視し得る。
【０００９】
しかしながら、第２マルチキャリア周波数ｆ_２を利用していなかった場合（第３マルチキャリア信号のみを使用していた場合）に周波数ｆ_２のところに生じるスプリアス信号は、他の信号に隠れることなく出現し、無視し得えないノイズとなり得る。マルチキャリア変調方式では、このようなスプリアス信号は、使用帯域内に発生するので、帯域通過フィルタにより排除すること等は困難である。
【００１０】
本願課題は、マルチキャリア変調信号の帯域内に発生するスプリアス信号を低減させる送信装置および方法を提供することである。
【００１１】
【課題を解決するための手段】
本願発明者は、高速ディジタル・アナログ変換手段２０に供給する電源電圧を、素子毎に調整することにより、上記のスプリアス信号を低減させ得ることを見出した。この場合において、調整すべき電源電圧は、少なくとも第１，第２ラッチ手段及びＤＡＣラッチ手段に供給する電源（ディジタル手段用電源ＤＶＤＤ）、ＰＬＬ手段用電源（ＰＬＬＶＤＤ）、またはクロック用電源（ＣＬＫＶＤＤ）である。上記のスプリアス信号は、電源ラインに関連したスイッチング・ノイズと考えることができる。スイッチング動作を行う各種ラッチ手段はディジタル手段用電源ＤＶＤＤを利用するので、この電源はスイッチング・ノイズに影響し得る。また、スイッチング動作の周波数はＰＬＬ手段により設定され、このＰＬＬ手段にはＰＬＬ手段用電源ＰＬＬＶＤＤおよびクロック用電源ＣＬＫＶＤＤが供給されているので、これらの電源もスイッチング・ノイズに影響し得る。
【００１２】
また、本願発明者は、素子（高速ディジタル・アナログ変換手段２０）の許容電圧範囲内で、スプリアス信号の下限値を与える電源電圧の値は、その電圧範囲内の最小値であるとは限らず、また、スプリアス信号の下限値を与える電圧値は素子毎に異なることも見出した。このような分析及び考察の下に、本願発明者は、以下の解決手段を得た。
【００１３】
本発明による解決手段によれば、
入力ポートおよび出力ポートを有し、マルチキャリア変調信号を送信する送信装置であって、
ディジタル送信信号の同相成分および直交成分を受信し、これらを多重化した信号をアナログ信号に変換するディジタル・アナログ変換手段と、
前記アナログ信号を、前記マルチキャリア変調信号を形成するＲＦ信号に変換して前記出力ポートから出力するＲＦ回路手段と、
前記入力ポートに結合され、前記ディジタル・アナログ変換手段に供給する電源電圧値を設定する制御手段と、
前記制御手段による制御の下に前記入力ポートから受信した電源電圧値を格納する記憶手段と
を有し、前記制御手段が設定する電源電圧値は、所定の電圧範囲内で前記ＲＦ信号に含まれるスプリアス信号の下限値を与える値であることを特徴とする送信装置が提供される。
【００１４】
【作用】
請求項１記載の発明によれば、高速ディジタル・アナログ変換手段に、スプリアス信号を小さくする電源電圧値を設定するので、マルチキャリア変調信号の帯域内に発生するスプリアス信号を低減させることが可能になる。
【００１５】
請求項２記載の発明によれば、ディジタル直交信号および多重化信号のラッチ手段に供給する電源電圧を適切に設定することによって、スプリアス信号を抑制することが可能になる。
【００１６】
請求項３記載の発明によれば、ＰＬＬ回路手段に供給される位相ロック・ループ用電源およびクロック用電源の電圧を適切に設定することによって、スプリアス信号を抑制することが可能になる。
【００１７】
請求項４記載の発明によれば、記憶手段に格納されたディジタル値をアナログ値に変換することにより、最適な電源電圧を簡易にディジタル・アナログ変換手段に供給することが可能になる。
【００１８】
請求項５記載の発明によれば、一連の手順を実行することにより、スプリアス信号を抑制する適切な電源電圧を送信装置に設定することが可能になる。
【００１９】
【発明の実施の形態】
図４は、本実施例によるマルチキャリア変調信号を送信する送信装置４００を示す概略ブロック図である。送信装置４００は、送信信号の同相成分（Ｉ）および直交成分（Ｑ）のような２系列の信号を並列に受信する受信ポートに結合された高速ディジタル・アナログ変換手段２０を有する。この高速ディジタル・アナログ変換手段２０自体は、図３で説明したような従来のものと同様である。
【００２０】
送信装置４００は、高速ディジタル・アナログ変換手段２０からのアナログ信号を、ＲＦ信号に変換して出力ポートである第１通信ポートから出力させるＲＦ手段４０２を有する。このＲＦ信号は、マルチキャリア変調信号を形成する信号となる。
【００２１】
送信装置４００は、入力ポートである第２通信ポートに結合され、高速ディジタル・アナログ変換手段２０に供給する電源電圧を調整する内部制御手段４０４を有する。内部制御手段４０４は、マイクロプロセッサ、マイクロコントローラ、ディジタル信号処理装置その他の制御手段で構成することが可能である。電源電圧をどのように調整するかは、内部制御手段４０４に結合される記憶手段４０６に格納された電圧値に基づいて定められる。
【００２２】
さらに、送信装置４００は、内部制御手段４０４によるライト・イネーブル信号ＷＥに応じて、高速ディジタル・アナログ変換手段２０に供給する各種の電源電圧を設定するための第１，第２，第３電源供給手段４１２，４１４，４１６を有する。電源供給手段４１２，４１４，４１６は具体的にはディジタル・アナログ変換器より成り、そこ書き込まれたディジタル値に対応するアナログ電圧（電源電圧）を作成し、高速ディジタル・アナログ変換手段２０の各々の端子に供給する。第１電源供給手段４１２は、高速ディジタル・アナログ変換手段２０のディジタル手段用電源端子ＤＶＤＤに電圧を供給し、第２電源供給手段４１４はクロック用電源端子ＣＬＫＶＤＤに電圧を供給し、第３電源供給手段４１６はＰＬＬ手段用電源端子ＰＬＬＶＤＤに電圧を供給する。
【００２３】
図示している送信装置４００は、１つの手段基板に実装されるような形態を想定しているが、このことは本発明に必須ではない。複数の手段基板で構築してもよいし、１チップＩＣとして構築することも可能である。
【００２４】
図５は、高速ディジタル・アナログ変換手段２０に含まれるＰＬＬ手段のブロック図を示す。このＰＬＬ手段には、クロック信号ＣＬＫ＋，ＣＬＫ−が入力され、位相検出器の一方の入力に入力される。他方の入力には、比較の対象となる分周信号が入力される。位相検出器には、第２電源供給手段４１４（図４）からクロック用電源ＣＬＫＶＤＤが供給されている。位相検出器により検出された位相差は、電圧信号として出力され、チャージ・ポンプを介して電圧制御発振器ＶＣＯに供給される。チャージ・ポンプおよび電圧制御発振器ＶＣＯには、第３電源供給手段４１６（図４）からＰＬＬ用電源ＰＬＬＶＤＤが供給されている。電圧制御発振器ＶＣＯは、位相検出器により検出された位相差に比例した電圧信号に応答する周波数信号を出力し、この出力はＤＡＣラッチ手段（図３）に供給され、出力信号を２分の１に分周した信号は、位相検出器の上記他方の入力に受信される一方、多重化手段（図３）等に供給される。
【００２５】
動作を次に説明する。本実施例には２つの動作モードが用意されており、１つは測定モードであり、もう１つは運用モードである。概して、測定モードでは、送信装置４００が動作するのに最適な電源電圧値を見出し、その値を記憶手段４０６に格納する。運用モードでは、送信装置４００の起動時に、測定モードで設定された電源電圧値を記憶手段から読み出し、その値に対応する電圧を高速ディジタル・アナログ変換手段２０に実際に設定する。これにより、送信装置４００は、スプリアス信号の少ない状態で動作を行うことが可能になる。
【００２６】
図４に示されるように、測定モードでは、送信装置４００の出力ポートである第１通信ポートに例えばＲＦケーブルを介して測定器４２０を接続する。この測定器４２０は、ＲＦ手段４０２の出力する信号中に、スプリアス信号（データ・サンプリング周波数とマルチキャリア周波数によるイメージ周波数）がどの程度包含されているかを測定することが可能な測定器である。更に、外部制御装置４２２を送信装置の入力ポートである第２通信ポートおよび測定器４２０の両者に接続する。外部制御装置４２２は、例えばパーソナル・コンピュータのような、送信装置４００および測定器４２０を制御することの可能な装置である。このように、測定器４２０および外部制御装置４２２を送信装置４００に結合した後に、図６に示す手順を実行する。
【００２７】
図６は、本願実施例による電源電圧の設定を行うためのフロー６００を示す。図７は、横軸に電源電圧をとり、縦軸にスプリアス信号量を取った場合の模式的なグラフである。このように、高速ディジタル・アナログ変換手段２０に供給する電源電圧を、所定の電圧範囲内で調整することにより、スプリアス信号を低減させ得ることを本願発明者は見出した。しかも、スプリアス信号の下限値Ｓｍｉｎを与える電源電圧値Ｖｏｐは、必ずしも所定の電圧範囲内の最小値Ｖ１ではないことも見出したのである。このような性質を利用して、最適な電源電圧値Ｖｏｐおよびスプリアス信号量Ｓｍｉｎを探索する。
【００２８】
フロー６００は、準備段階を含むステップ６０２から始まる。準備段階では、例えば、送信装置４００に測定器４２０および外部制御装置４２２が取り付けられる。
【００２９】
ステップ６０４において、外部制御手段４２２は、内部制御手段４０４を介して、電源電圧の初期値を記憶手段４０６に書き込む。初期値は、例えば、図７のグラフにおける所定の電圧範囲（Ｖ１ないしＶＮ）内の最小値Ｖ１（例えば、２．４ボルト）とすることが可能である。また、所定の電圧範囲における統計的な平均値（例えば、２．７ボルト）とすることも可能である。所定の電圧範囲は、例えば、高速ディジタル・アナログ変換（集積）手段２０のメーカー動作保証範囲とすることが可能である。本実施例では、設定する電源電圧は３種類（ＤＶＤＤ，ＣＬＫＶＤＤ，ＰＬＬＶＤＤ）あるので、初期値Ｖ１だけでなく、他の初期値Ｖ１’，Ｖ１”（図示せず）も設定される。
【００３０】
ステップ６０６では、内部制御手段４０４が、外部制御手段４２２の制御の下にライト・イネーブル信号ＷＥをアクティブにして、記憶手段４０６から各種の設定値（初期値）を読み出し、第１ないし第３電源供給手段４１２，４１４，４１６に設定値の各々を書き込む。これにより、記憶手段４０６に格納された値に対応する各種の電源電圧が、高速ディジタル・アナログ変換手段２０に現実に供給される。
【００３１】
電源電圧の設定が完了すると、ステップ６０８において、外部制御手段４２２が内部制御手段４０４に疑似送信コマンドを発行する。このコマンドに応答して、内部制御手段４０４は、設定された各種の電源電圧の下で、高速ディジタル・アナログ変換手段２０が擬似的な送信信号（テスト・データ）を出力し、ＲＦ手段４０２からアナログ送信信号が出力されるようにする。
【００３２】
ステップ６１０では、第１通信ポートを通じて、測定器４２０が擬似的なアナログ送信信号を受信し、この信号に含まれるスプリアス信号の測定値（図７のｓ１）を求める。
【００３３】
ステップ６１２では、このようにして求めたスプリアス信号の測定値Ｓ１（および対応する電源電圧値Ｖ１）に対して、前回の測定値と比較し、前回より小さな測定値であるか否かを判定する。今回の測定値が前回よりも小さい場合は、ステップ６１４に進み、その測定値を最小値Ｓｍｉｎとし、最小値Ｓｍｉｎに対応する電源電圧値を最適電圧値Ｖｏｐとする。その後に、ステップ６１６において、電源電圧値を所定の量だけ変化させる（例えば、Ｖ_ｉからＶ_ｉ＋１（ｉ＝１〜Ｎ−１）に変化させる。）。ただし、初期値の場合は前回の測定値がないので、ステップ６１４に進ませて、次回から比較を行うようにする。
【００３４】
ステップ６１８では、ステップ６１６において設定した電圧値が、所定の電圧範囲を越えたか否かを判定する。例えば、電圧値が図７のＶ１からＶ２へ変化した場合のように、更新後の電圧が所定の範囲内であった場合は、ステップ６０６に戻り、更新後の電圧値を設定する。
【００３５】
以下は同様に、疑似送信信号を発生させ（ステップ６０８）、スプリアス信号の測定値（ステップ６１０）を求め、過去の測定値と比較し（ステップ６１２）、必要に応じて測定値を更新する（ステップ６１４）。そして、ステップ６１６による更新後の電圧が所定の電圧範囲を超えたならば（所定の電圧範囲が網羅されたならば）、ステップ６２０において、電源電圧値Ｖｏｐを設定するフローが終了する。このような手順が必要な電源電圧の種類に応じて行われる。本実施例では、設定する電源は３種類なので、最適電圧値Ｖｏｐの探索が３回行われる。
【００３６】
次に、もう１つの動作モードである運用モードについて説明する。運用モードでは、測定モードで見出され記憶手段４０６に格納された各種の電源電圧値を利用して、実際の送信動作を行う。運用モードでは、第１，第２通信ポートに、測定器４２０および外部制御装置４２２が接続されている必要はなく、送信装置４００は、マルチキャリア変調方式の基地局（図示せず）に設けられている。
【００３７】
送信装置４００の起動時に、内部制御手段４０４が記憶手段４０６から各種の電源電圧値を読み出し、それらの値（ディジタル値）が電源供給手段４１２，４１４，４１６に設定される。設定された各々の値に応じて、電源供給手段は、対応するアナログ電圧（電源電圧）を形成し、高速ディジタル・アナログ変換手段２０に供給する。これにより、スプリアス信号をできるだけ小さくするような電源電圧が、高速ディジタル・アナログ変換手段２０に設定される。以後は、受信ポートから送信信号が入力され、高速ディジタル・アナログ変換手段２０およびＲＦ手段４０２の処理を経て送信される。
【００３８】
このように、本実施例によれば、電源電圧を調整することにより、スプリアス信号を効果的に抑制することが可能になる。
【００３９】
本実施例によれば、各種の電源電圧を個別に設定するので、個々の製品の品質を向上させることが可能になる。
【００４０】
本実施例による電源電圧設定フロー６００は、自動的に行うことが可能なので、（電源電圧設定フローを含む）試験工程は簡易に実現され得る。
【００４１】
本実施例によれば、外部制御手段４２２および外部の測定値４２０を、測定モード時に送信装置４００に付加しているが、運用モードではこれらを分離している。基地局に搭載する送信装置（基板）に追加する要素は、電源供給手段（Ｄ／Ａ），内部制御手段４０４，電圧値の記憶手段４０６に過ぎない。したがって、本実施例を実現するに際して、送信装置のサイズを特に大型化する必要はなく、従来と同程度のサイズで足りる。
【００４２】
本実施例では、入力ポートと出力ポートとが別個独立した形態であるように図示しているが、このことは本発明に必須ではなく、１つのポートを共有させてもよい。
【００４３】
本実施例では、測定モードで各種の電源電圧を設定し、運用モードで動作させる例を説明した。更なる実施例では、所定の条件を満たした場合に、再び測定モードに入ることが可能である。例えば、４つのマルチキャリア周波数（ｆ_１〜ｆ_４）の各帯域（例えば、全２０ＭＨｚ中の５ＭＨｚ）におけるスプリアス信号をそれぞれ測定し、その測定値が所定のレベルを超えるような場合に、送信装置４００を測定モードに切り替えて、電源電圧を調整し直すことが可能である。更に、事前に温度とスプリアス信号との関係を把握しておけば、高速ディジタル・アナログ変換手段に設定する電圧値が、把握した温度特性に従って変化するように内部制御手段により制御することも可能になる。このように、本願実施例によれば、必要に応じて又は定期的に測定モードを実行することにより、最適な電圧値の変動に動的に対応することが可能になる。
【００４４】
【発明の効果】
以上のように本発明によれば、マルチキャリア変調信号の帯域内に発生するスプリアス信号を低減させる送信装置および方法を提供することが可能になる。
【００４５】
【図面の簡単な説明】
【図１】図１は、マルチキャリア変調方式を採用する基地局用送信機の部分概略図を示す。
【図２】図２は、送信信号に関する模式的な周波数分布を示す図である。
【図３】図３は、基地局用送信機に使用することが可能な高速ディジタル・アナログ変換手段の概略ブロック図を示す。
【図４】図４は、本実施例によるマルチキャリア変調信号を送信する送信装置を示す概略ブロック図である。
【図５】図５は、ＰＬＬ手段のブロック図を示す。
【図６】図６は、本願実施例による電源電圧の設定を行うためのフローチャートを示す。
【図７】図７は、電源電圧とスプリアス信号の関係を模式的に示すグラフである。
【符号の説明】
１０　基地局送信機
５２　電力増幅器
５４　アンテナ
ｘ１，ｘ２，ｘ３，ｘ４　ディジタル送信信号
ＤＱＭＯＤ　ディジタル直交変調器
ＤＡＣ　ディジタル・アナログ変換器
ｆ_１，ｆ_２，ｆ_３，ｆ_４　マルチキャリア周波数
ｆｓ　サンプリング周波数
Ｓ_Ｍ　周波数多重信号
４００　送信装置
４０２　ＲＦ手段
４０４　内部制御手段
４０６　記憶手段
４１２，４１４，４１６　電源供給手段
ＷＥ　ライト・イネーブル信号
４２０　測定器
４２２　外部制御手段
Ｖｏｐ　最適値
Ｓｍｉｎ　下限値[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention generally relates to the technical field of mobile communication using a multi-carrier (multiple-carrier) modulation scheme, and more particularly, to a transmitting apparatus for transmitting a multi-carrier modulated signal and a method using the transmitting apparatus.
[0002]
[Prior art]
In the technical field of this type, even in a mobile communication system such as a wideband code division multiple access (W-CDMA), a multicarrier modulation is performed for the reason of reducing the influence of a multipath propagation environment. The method is adopted.
[0003]
FIG. 1 shows a partial schematic diagram of a base station transmitter 10 using a multi-carrier modulation scheme. The baseband digital transmission signals (x1 to x4) from each carrier are received in a form divided into an in-phase component signal In and a quadrature component signal Qn (n is an arbitrary carrier). These signals are shifted by a predetermined carrier frequency (f _{1 to} f ₄ ) with respect to a reference frequency (fs / 4: one-fourth of a sampling frequency described later) in each frequency converter. The in-phase component signal In 'frequency-shifted by each frequency converter is synthesized by the I adder, and the quadrature component signal Qn' frequency-shifted by each frequency converter is synthesized by the Q adder. . The in-phase component signal I and the quadrature component signal Q synthesized by the I and Q adders are digitally modulated by a digital quadrature modulator DQMOD, and the output is input to a digital / analog converter DAC.
[0004]
The digital-to-analog converter DAC converts an input digital signal (output from the digital quadrature modulator DQMOD) into an analog signal using the data sampling frequency (switching frequency) fs. The data sampling frequency fs / 2 is also supplied to the digital quadrature modulator DQMOD. Frequency multiplexed signal S _M from the digital-to-analog converter DAC, it is frequency converted to a radio frequency and transmitted from the antenna 54 through the amplification or the like by the power amplifier 52.
[0005]
FIG. 2 shows a schematic frequency distribution for a transmission signal. The first to fourth multi-carrier frequencies f ₁ to f ₄ are arranged at regular intervals on the frequency axis, and occupy a frequency band (used band) of, for example, 20 MHz in all four carriers. All or some of these four carriers are used depending on the capacity and traffic of the communication system.
[0006]
FIG. 3 shows a high-speed digital-to-analog conversion means that can be used in a multi-carrier transmitter as shown in FIG. 1, which corresponds to the part 20 enclosed by the dashed line in FIG. The high-speed digital-to-analog conversion means 20 receives and latches two systems of signals such as an in-phase component (I) and a quadrature component (Q) of a transmission signal from the first and second terminals PORT1 and PORT2. It has two latch means. The outputs of the first and second latch means are multiplexed by the multiplexing means MUX. The multiplexed signal is input to the DAC latch means which is the third latch means. The output of the analog-to-digital converter DAC is output from the output port of the high-speed analog-to-digital converter 20. The high-speed analog-to-digital converter 20 has PLL means for supplying a data sampling frequency (switching frequency) to the first and second latch means, the multiplexing means MUX and the DAC latch means. In this case, half of the frequency fs supplied to the DAC latch means is supplied to the multiplexing means MUX, and the first and second latch means are supplied with one-fourth of the frequency fs. . Furthermore, a reference value for forming an analog signal is supplied to the analog-to-digital converter DAC (refanless).
[0007]
Digital means power is supplied to the first and second latch means, the multiplexing means MUX and the DAC latch means from a terminal DVDD. Further, a power supply for PLL and a power supply for clock are supplied to the PLL means through power supply terminals PLLVDD and CLKVDD, respectively.
[0008]
[Problems to be solved by the invention]
In such a multi-carrier transmitter, not only the data sampling frequency fs of the digital-to-analog converter DAC but also means for operating at a data sampling frequency such as fs / 2 and fs / 4 are required. This is mainly because a plurality of series of signals (I, Q) are received at the frequency fs / 4, multiplexed at the frequency fs / 2, and the multiplexed signal is subjected to digital-to-analog conversion at the frequency fs. Therefore, a spurious signal due to the data sampling frequency and the multi-carrier frequency (f ₁ to f ₄ ) can be generated. For example, the interference between fs / 2 of the data sampling frequency and the third multi-carrier frequency f _{3 (FIG.} 2), spurious signals (image frequency) can occur in the second multi-carrier frequency f ₂ position. In this case, if the communication system is operated using the second and third multi-carrier frequencies f ₂ and f ₃ , the magnitude of the spurious signal generated at the second multi-carrier frequency f ₂ is: negligible so small compared to the carrier signal f ₂ being used.
[0009]
However, spurious signals caused at the frequency f ₂ when not using the second multi-carrier frequency f ₂ (if you have used only the third multicarrier signal), appearance without hiding the other signal However, the noise can not be ignored. In the multi-carrier modulation method, such spurious signals are generated in the used band, and it is difficult to eliminate such spurious signals by a band-pass filter.
[0010]
An object of the present application is to provide a transmission device and a method for reducing a spurious signal generated in a band of a multicarrier modulation signal.
[0011]
[Means for Solving the Problems]
The inventor of the present application has found that the above-mentioned spurious signal can be reduced by adjusting the power supply voltage supplied to the high-speed digital-to-analog converter 20 for each element. In this case, the power supply voltage to be adjusted is at least a power supply (power supply DVDD for digital means), a power supply for PLL means (PLLLVDD), or a power supply for clock (CLKVDD) supplied to the first and second latch means and DAC latch means. It is. The above spurious signal can be considered as switching noise associated with the power supply line. Since various latch means for performing the switching operation use the power supply DVDD for digital means, this power supply may affect switching noise. Further, the frequency of the switching operation is set by the PLL means. Since the PLL means is supplied with the power supply PLLVDD for the PLL means and the clock power supply CLKVDD, these power supplies may also affect the switching noise.
[0012]
Further, the inventor of the present application has found that the value of the power supply voltage that gives the lower limit value of the spurious signal within the allowable voltage range of the element (high-speed digital-to-analog conversion means 20) is not necessarily the minimum value within the voltage range. Also, it has been found that the voltage value giving the lower limit value of the spurious signal differs for each element. Under such analysis and consideration, the present inventor has obtained the following solution.
[0013]
According to the solution according to the invention,
A transmission device having an input port and an output port, for transmitting a multicarrier modulated signal,
Digital-to-analog conversion means for receiving an in-phase component and a quadrature component of a digital transmission signal and converting a multiplexed signal into an analog signal;
RF circuit means for converting the analog signal into an RF signal forming the multicarrier modulation signal and outputting the RF signal from the output port;
Control means coupled to the input port for setting a power supply voltage value to be supplied to the digital / analog conversion means;
Storage means for storing a power supply voltage value received from the input port under the control of the control means, wherein the power supply voltage value set by the control means is included in the RF signal within a predetermined voltage range There is provided a transmission device having a value giving a lower limit value of a spurious signal.
[0014]
[Action]
According to the first aspect of the present invention, since the power supply voltage value for reducing the spurious signal is set in the high-speed digital-to-analog converter, the spurious signal generated in the band of the multicarrier modulation signal can be reduced. Become.
[0015]
According to the second aspect of the present invention, the spurious signal can be suppressed by appropriately setting the power supply voltage to be supplied to the latch means for the digital quadrature signal and the multiplexed signal.
[0016]
According to the third aspect of the present invention, the spurious signal can be suppressed by appropriately setting the voltages of the phase lock loop power supply and the clock power supply supplied to the PLL circuit means.
[0017]
According to the fourth aspect of the invention, by converting the digital value stored in the storage means into an analog value, it becomes possible to easily supply the optimum power supply voltage to the digital / analog conversion means.
[0018]
According to the fifth aspect of the present invention, by executing a series of procedures, it becomes possible to set an appropriate power supply voltage for suppressing a spurious signal in the transmitting device.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 4 is a schematic block diagram showing a transmitting apparatus 400 for transmitting a multicarrier modulated signal according to the present embodiment. Transmitting apparatus 400 has high-speed digital-to-analog converting means 20 coupled to a receiving port for receiving two series of signals such as an in-phase component (I) and a quadrature component (Q) of a transmission signal in parallel. The high-speed digital-to-analog conversion means 20 itself is the same as the conventional one as described with reference to FIG.
[0020]
The transmitting device 400 includes an RF unit 402 that converts an analog signal from the high-speed digital-to-analog converting unit 20 into an RF signal and outputs the RF signal from a first communication port that is an output port. This RF signal is a signal that forms a multicarrier modulation signal.
[0021]
The transmission device 400 has an internal control unit 404 coupled to the second communication port, which is an input port, for adjusting a power supply voltage supplied to the high-speed digital-to-analog conversion unit 20. The internal control means 404 can be constituted by a microprocessor, a microcontroller, a digital signal processing device, and other control means. How to adjust the power supply voltage is determined based on the voltage value stored in the storage means 406 coupled to the internal control means 404.
[0022]
Further, the transmitting device 400 is provided with a first, second, and third power supply for setting various power supply voltages to be supplied to the high-speed digital-to-analog conversion means 20 in accordance with the write enable signal WE from the internal control means 404. It has means 412,414,416. The power supply means 412, 414, 416 specifically comprises a digital-to-analog converter, which generates an analog voltage (power supply voltage) corresponding to the written digital value, and converts each of the high-speed digital-to-analog conversion means 20. Supply to terminal. The first power supply means 412 supplies a voltage to the digital power supply terminal DVDD of the high-speed digital-to-analog conversion means 20, the second power supply means 414 supplies a voltage to the clock power supply terminal CLKVDD, and a third power supply. The means 416 supplies a voltage to the PLL means power supply terminal PLLVDD.
[0023]
The illustrated transmitting apparatus 400 is assumed to be mounted on one means board, but this is not essential to the present invention. It may be constructed by a plurality of means substrates, or may be constructed as a one-chip IC.
[0024]
FIG. 5 shows a block diagram of the PLL means included in the high-speed digital / analog conversion means 20. Clock signals CLK + and CLK- are input to the PLL means and input to one input of a phase detector. A divided signal to be compared is input to the other input. The phase detector is supplied with the clock power supply CLKVDD from the second power supply means 414 (FIG. 4). The phase difference detected by the phase detector is output as a voltage signal and supplied to the voltage controlled oscillator VCO via the charge pump. The charge pump and the voltage controlled oscillator VCO are supplied with the PLL power supply PLLVDD from the third power supply means 416 (FIG. 4). The voltage controlled oscillator VCO outputs a frequency signal responsive to a voltage signal proportional to the phase difference detected by the phase detector, and this output is supplied to DAC latch means (FIG. 3), and the output signal is halved. Is received by the other input of the phase detector and supplied to multiplexing means (FIG. 3) and the like.
[0025]
The operation will be described next. In the present embodiment, two operation modes are prepared, one is a measurement mode, and the other is an operation mode. Generally, in the measurement mode, the power supply voltage value that is optimal for the operation of the transmission device 400 is found, and the value is stored in the storage unit 406. In the operation mode, when the transmitting apparatus 400 is started, the power supply voltage value set in the measurement mode is read from the storage means, and the voltage corresponding to the value is actually set in the high-speed digital / analog conversion means 20. This allows the transmitting apparatus 400 to operate with less spurious signals.
[0026]
As shown in FIG. 4, in the measurement mode, the measuring device 420 is connected to the first communication port, which is the output port of the transmitting device 400, for example, via an RF cable. The measuring device 420 is a measuring device that can measure how much a spurious signal (an image frequency based on a data sampling frequency and a multicarrier frequency) is included in a signal output from the RF unit 402. Further, the external control device 422 is connected to both the second communication port, which is the input port of the transmitting device, and the measuring device 420. The external control device 422 is a device capable of controlling the transmitting device 400 and the measuring device 420, such as a personal computer, for example. After the measuring device 420 and the external control device 422 are connected to the transmitting device 400, the procedure shown in FIG. 6 is executed.
[0027]
FIG. 6 shows a flow 600 for setting the power supply voltage according to the present embodiment. FIG. 7 is a schematic graph when the horizontal axis represents the power supply voltage and the vertical axis represents the spurious signal amount. As described above, the inventor of the present application has found that the spurious signal can be reduced by adjusting the power supply voltage supplied to the high-speed digital-to-analog converter 20 within a predetermined voltage range. Moreover, it has been found that the power supply voltage value Vop that gives the lower limit value Smin of the spurious signal is not always the minimum value V1 within a predetermined voltage range. By utilizing such properties, the optimum power supply voltage value Vop and spurious signal amount Smin are searched.
[0028]
Flow 600 begins with step 602, which includes a preparation phase. In the preparation stage, for example, the measuring device 420 and the external control device 422 are attached to the transmitting device 400.
[0029]
In step 604, the external control unit 422 writes the initial value of the power supply voltage to the storage unit 406 via the internal control unit 404. The initial value can be, for example, the minimum value V1 (for example, 2.4 volts) within a predetermined voltage range (V1 to VN) in the graph of FIG. It is also possible to use a statistical average value (for example, 2.7 volts) in a predetermined voltage range. The predetermined voltage range can be, for example, the manufacturer operation guarantee range of the high-speed digital-to-analog conversion (integration) means 20. In this embodiment, since there are three types of power supply voltages to be set (DVDD, CLKVDD, PLLVDD), not only the initial value V1, but also other initial values V1 'and V1 "(not shown) are set.
[0030]
In step 606, the internal control unit 404 activates the write enable signal WE under the control of the external control unit 422, reads various set values (initial values) from the storage unit 406, and outputs the first to third power supplies. Each of the set values is written to the supply means 412, 414, 416. Thus, various power supply voltages corresponding to the values stored in the storage unit 406 are actually supplied to the high-speed digital / analog conversion unit 20.
[0031]
When the setting of the power supply voltage is completed, in step 608, the external control means 422 issues a pseudo transmission command to the internal control means 404. In response to this command, the internal control means 404 causes the high-speed digital-to-analog conversion means 20 to output a pseudo transmission signal (test data) under various set power supply voltages. An analog transmission signal is output.
[0032]
In step 610, the measuring device 420 receives the pseudo analog transmission signal through the first communication port, and obtains a measured value (s1 in FIG. 7) of the spurious signal included in the signal.
[0033]
In step 612, the measured value S1 of the spurious signal (and the corresponding power supply voltage value V1) thus determined is compared with the previous measured value to determine whether the measured value is smaller than the previous measured value. . If the current measured value is smaller than the previous measured value, the process proceeds to step 614, and the measured value is set to the minimum value Smin, and the power supply voltage value corresponding to the minimum value Smin is set to the optimum voltage value Vop. Thereafter, in step 616, the power supply voltage value is changed by a predetermined amount (changing, for example, _V i + 1 from _{V i (i = 1~N-1} ).). However, in the case of the initial value, since there is no previous measurement value, the process proceeds to step 614, and comparison is performed from the next time.
[0034]
In step 618, it is determined whether the voltage value set in step 616 has exceeded a predetermined voltage range. For example, when the updated voltage is within a predetermined range, such as when the voltage value changes from V1 to V2 in FIG. 7, the process returns to step 606 to set the updated voltage value.
[0035]
Hereinafter, similarly, a pseudo transmission signal is generated (Step 608), the measured value of the spurious signal (Step 610) is obtained, compared with the past measured value (Step 612), and the measured value is updated as necessary (Step 612). Step 614). If the voltage after the update in step 616 exceeds the predetermined voltage range (if the predetermined voltage range is covered), in step 620, the flow for setting the power supply voltage value Vop ends. Such a procedure is performed according to the type of the required power supply voltage. In this embodiment, since there are three types of power sources to be set, the search for the optimum voltage value Vop is performed three times.
[0036]
Next, an operation mode, which is another operation mode, will be described. In the operation mode, an actual transmission operation is performed using various power supply voltage values found in the measurement mode and stored in the storage unit 406. In the operation mode, the measuring device 420 and the external control device 422 do not need to be connected to the first and second communication ports, and the transmitting device 400 is provided in a base station (not shown) of a multicarrier modulation system. ing.
[0037]
When the transmitting device 400 is activated, the internal control unit 404 reads various power supply voltage values from the storage unit 406, and these values (digital values) are set in the power supply units 412, 414, and 416. The power supply means forms a corresponding analog voltage (power supply voltage) according to each set value and supplies the analog voltage to the high-speed digital / analog conversion means 20. As a result, the power supply voltage that minimizes the spurious signal is set in the high-speed digital-to-analog converter 20. Thereafter, a transmission signal is input from the reception port and transmitted through the processing of the high-speed digital / analog conversion means 20 and the RF means 402.
[0038]
As described above, according to the present embodiment, it is possible to effectively suppress spurious signals by adjusting the power supply voltage.
[0039]
According to the present embodiment, since various power supply voltages are individually set, it is possible to improve the quality of each product.
[0040]
Since the power supply voltage setting flow 600 according to the present embodiment can be automatically performed, the test process (including the power supply voltage setting flow) can be easily realized.
[0041]
According to the present embodiment, the external control means 422 and the external measurement value 420 are added to the transmitting device 400 in the measurement mode, but they are separated in the operation mode. Elements that are added to the transmitting device (substrate) mounted on the base station are only power supply means (D / A), internal control means 404, and voltage value storage means 406. Therefore, when implementing this embodiment, it is not necessary to particularly increase the size of the transmission device, and a size similar to that of the related art is sufficient.
[0042]
In the present embodiment, the input port and the output port are illustrated as being independent from each other. However, this is not essential to the present invention, and one port may be shared.
[0043]
In this embodiment, an example has been described in which various power supply voltages are set in the measurement mode and the operation is performed in the operation mode. In a further embodiment, it is possible to reenter the measurement mode if certain conditions are fulfilled. For example, when a spurious signal is measured in each band (for example, 5 MHz of all 20 MHz) of _four multicarrier frequencies (f _{1 to} f ₄ ), and the measured value exceeds a predetermined level, the transmitting apparatus The power supply voltage can be readjusted by switching 400 to the measurement mode. Further, if the relationship between the temperature and the spurious signal is grasped in advance, it is possible to control the voltage value set in the high-speed digital / analog conversion means by the internal control means so as to change according to the grasped temperature characteristic. Become. As described above, according to the embodiment of the present application, by executing the measurement mode as needed or periodically, it becomes possible to dynamically cope with the fluctuation of the optimum voltage value.
[0044]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a transmitting apparatus and a method that reduce spurious signals generated in the band of a multicarrier modulation signal.
[0045]
[Brief description of the drawings]
FIG. 1 is a partial schematic diagram of a transmitter for a base station employing a multicarrier modulation scheme.
FIG. 2 is a diagram illustrating a schematic frequency distribution of a transmission signal.
FIG. 3 is a schematic block diagram of high-speed digital-to-analog conversion means that can be used for a base station transmitter.
FIG. 4 is a schematic block diagram illustrating a transmission device that transmits a multicarrier modulation signal according to the present embodiment.
FIG. 5 shows a block diagram of a PLL means.
FIG. 6 is a flowchart for setting a power supply voltage according to the embodiment of the present invention.
FIG. 7 is a graph schematically showing a relationship between a power supply voltage and a spurious signal.
[Explanation of symbols]
10 base station transmitter 52 power amplifier 54 antenna x1, x2, x3, x4 digital transmission signal DQMOD digital quadrature modulator DAC digital-analog converter _{_{_{f 1, f 2, f 3}}} , f 4 multicarrier frequency fs sampling frequency _{S M} Frequency multiplexed signal 400 Transmitting device 402 RF unit 404 Internal control unit 406 Storage unit 412, 414, 416 Power supply unit WE Write enable signal 420 Measurement unit 422 External control unit Vop Optimal value Smin Lower limit

Claims

A transmission device having an input port and an output port, for transmitting a multicarrier modulated signal,
Digital-to-analog conversion means for receiving an in-phase component and a quadrature component of a digital transmission signal and converting a multiplexed signal into an analog signal;
RF circuit means for converting the analog signal into an RF signal forming the multicarrier modulation signal and outputting the RF signal from the output port;
Control means coupled to the input port for setting a power supply voltage value to be supplied to the digital / analog conversion means;
Storage means for storing a power supply voltage value received from the input port under the control of the control means, wherein the power supply voltage value set by the control means is included in the RF signal within a predetermined voltage range A transmission device having a value that gives a lower limit value of a spurious signal.

2. The transmitting apparatus according to claim 1, wherein said first and second latch means for receiving an in-phase component and a quadrature component of said digital transmission signal and said third latch means for receiving said multiplexed digital signal are provided for digital means. Coupled to the power supply
The transmission device, wherein the power supply voltage value set by the control device includes a value of the power supply for digital means.

3. The transmitting device according to claim 2, wherein the data sampling frequency supplied to said first, second and third latch means is generated by PLL circuit means coupled to a phase lock loop power supply and a clock power supply,
The transmission device, wherein the power supply voltage value set by the control device includes values of a phase lock loop power supply and a clock power supply.

2. The transmitting apparatus according to claim 1, further comprising: a power supply unit that supplies a power supply voltage to the high-speed digital / analog conversion unit by converting a digital value representing a power supply voltage value stored in the storage unit into an analog voltage. A transmission device characterized by the above-mentioned.

A method for suppressing a spurious signal included in a multicarrier modulation signal transmitted from an output port of a transmission device, wherein the transmission device converts a digital signal to be transmitted into an analog signal, a high-speed digital / analog conversion unit, RF circuit means for converting an analog signal to an RF signal forming the multi-carrier modulation signal and outputting it from the output port, wherein the frequency of the spurious signal is a data used by the high-speed digital-to-analog conversion means. -It is determined based on the sampling frequency and the multi-carrier frequency.
Storing a predetermined power supply voltage value in the storage unit of the transmitting device through the input port;
A setting step of setting a voltage corresponding to the predetermined power supply voltage value to the high-speed digital-to-analog conversion means,
A transmitting step of transmitting an RF signal from the output port;
Measuring a measurement value of the spurious signal included in the RF signal,
By comparing the measured value with the previous measured value stored in the storage unit of the transmitting device, when the current measured value indicates that the spurious signal is smaller than the previous time, the power supply voltage value is reduced. A method comprising the step of storing in a storage means, wherein the storing step, the setting step, the transmitting step, the measuring step and the storing step are repeated so as to cover a predetermined voltage range.