JP2004023039A

JP2004023039A - Thermoelectric device and its manufacturing method

Info

Publication number: JP2004023039A
Application number: JP2002179714A
Authority: JP
Inventors: Katsuhiko Onoe; 尾上　勝彦
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2002-06-20
Filing date: 2002-06-20
Publication date: 2004-01-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thermoelectric device, which is high in yield in a process and capable of being soldered at low cost, by soldering without employing an AuSn system solder for connection in a minute region. <P>SOLUTION: In the thermoelectric device, a lead 14 for feeding power supply is connected to a power supply electrode 12a, arranged on a lower substrate (heat-radiating side lower substrate) 11, by a first solder having a high melting point (80Au-20Sn solder having a melting point of about 280°C, for example) and the lower substrate 11 is connected to the bottom plate 22 of a package 20 by a second solder, having a melting point lower than that of the first solder (95Sn-5Sb solder having a melting point of about 235°C, for example). According to this method, even if the lower substrate 11 is connected to the bottom plate 22 of the package 20, after connecting the lead 14 for feeding power supply to the power supply electrode 12a, the first solder, connected previously, will not melt, whereby the lower substrate 11 is connected to the bottom plate 22 of the package 20 by the second solder, without melting the first solder, joined previously. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、光通信装置などに使用される半導体素子（例えば、半導体レーザ）と、この半導体素子を冷却する熱電モジュールをパッケージ内に備えた熱電装置に関する。
【０００２】
【従来の技術】
近年、インターネットの急速な発展に伴って、大容量のデータ（情報）を高速に伝送する必要性が益々増大している。そこで、既に敷設されている光ファイバー網を使用してデータ（情報）を伝送すると、データ（情報）の高速伝送が可能になることから、ここ数年において、光ファイバー網の利用が急激に増加するようになった。この場合、１本の光ファイバに異なる波長の光を通してチャネルを多重化する、いわゆるＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ：波長分割多重）あるいはＤＷＤＭ（Ｄｅｎｓｅ　Ｗａｖｅｌｅｎｇｔｈ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ：高密度波長分割多重）等の広帯域の光ネットワーク技術を利用することにより、大容量のデータを双方向で高速伝送することが可能になる。
【０００３】
ここで、光ファイバ中を転送するデータ（情報）は、レーザー光を変調した信号であり、これは光半導体モジュールと呼ばれる半導体レーザー等を収容した電子装置から発信される。また、光ファイバを用いてデータ（情報）を伝送する中間地点で信号強度を増幅する、いわゆる光アンプにもこの光半導体モジュールが用いられている。ところで、半導体レーザーの発振波長は温度によって大きく影響を受けるので、半導体レーザーの動作時には、その温度を厳密に制御することが不可欠となる。この温度制御には、通常、多数のペルチェ素子を搭載した熱電モジュールあるいは電子クーラー（ＴＥＣ：Ｔｈｅｒｍｏ　Ｅｌｅｃｔｒｉｃ　Ｃｏｏｌｅｒ）と呼ばれる電子デバイスが使用されている。
【０００４】
図１１は、このような光半導体モジュールの一例を示す断面図であって、パッケージ本体７１の底部７１ａ上に、熱電モジュール（電子クーラー（ＴＥＣ））７２が配置されている。この熱電モジュール７２の上に、半導体レーザ素子７３ａとレンズ７３ｂと受光素子７３ｃ等を搭載するキャリア（ベース板）７３が配置され、さらに図示しないカバー（蓋）で密閉して光半導体モジュール７０が構成されている。熱電モジュール７２は、一対の絶縁板からなる上基板（冷却側上基板）７２ａと下基板（放熱側下基板）７２ｂの間に、複数のＰ型半導体化合物素子とＮ型半導体化合物素子とからなるペルチェ素子７２ｃを挟み込むようにしている。そして、電極パターン７２ｄおよび電極パターン７２ｅにより複数のＰ型素子と複数のＮ型素子とがＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続され、更に端部のＰ型素子及びＮ型素子に接続された電源端子に、それぞれ図示しない電源供給用リードが接続されて電源が供給されるようになされている。
【０００５】
なお、上基板７２ａおよび下基板７２ｂはアルミナ（Ａｌ_２Ｏ_３）などから形成されており、この表面にペルチェ素子７２ｃの電極と固定を兼ねた導体パターン（電極パターン）７２ｄ，７２ｅが薄膜や厚膜で形成されている。そして、上基板７２ａの上にキャリア（ベース板）７３が固定され、下基板７２ｂの下面はパッケージ本体７１の底部７１ａに固定されている。このような半導体レーザ素子７３ａの温度が安定なのは熱電モジュール７２で半導体レーザ素子７３ａを常時温度制御し、半導体レーザ素子７３ａの発熱による温度上昇を低減しているためである。なお、半導体レーザ素子７３ａとペルチェ素子７２ｃの発熱はパッケージ本体７１の下面に取り付けたヒートシンク（図示せず）で外部に放熱されるようになされている。
【０００６】
【発明が解決しようとする課題】
ところで、上述のようにして形成される光半導体モジュール７０において、ペルチェ素子７２ｃと上下の電極パターン７２ｄ，７２ｅとの間を、例えば、融点が約２８０℃のＡｕＳｎ（８０Ａｕ−２０Ｓｎ）半田７２ｆで溶融接合して、熱電モジュール７２を組み立てるようにしている。その後、熱電モジュール７２の下基板７２ｂとパッケージ本体７１の底部７１ａとを、鉛フリー半田、例えば、融点が約２２０℃のＳｎＡｇＣｕ半田で溶融接合して、熱電モジュール７２をパッケージ本体７１に固定するようになされている。
【０００７】
しかしながら、熱電モジュール７２を作製するに際して、８０Ａｕ−２０Ｓｎ（Ａｕが８０ｗｔ％で、Ｓｎが２０ｗｔ％の合金）半田を用いて、ペルチェ素子７２ｃと上下の電極パターン７２ｄ，７２ｅとを半田付けすると、８０Ａｕ−２０Ｓｎ半田はＡｕの含有量が多いために高価になるとともに、上基板７２ａと下基板７２ｂの両方に高価な８０Ａｕ−２０Ｓｎ半田を用いるために、８０Ａｕ−２０Ｓｎ半田の使用量も増大して、この種の熱電モジュールが高価になって、これを使用した熱電装置も高価になるという問題を生じた。
【０００８】
また、ＡｕＳｎ系半田は微細な半田付けが困難であるため、上基板７２ａの電極パターン７２ｄと下基板７２ｂの電極パターン７２ｅとの間にＡｕＳｎ系半田を配置した後、これらの間にペルチェ素子７２ｃを配置して、所定の温度に加熱して半田付けを行うと、電極パターン７２ｄ，７２ｅは微細な領域であるために半田不良が発生して、熱電モジュールの製造歩留まりが低下し、この種の熱電モジュールが高価になるという問題も生じた。
【０００９】
そこで、本発明は上記の如き問題点を解決するためになされたものであって、微細領域の接合にはＡｕＳｎ系半田を用いないようにして、工程での歩留まりが高くて、低コストで半田付けが行える熱電装置を提供できるようにすることを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の熱電装置は、下基板に配設された電源電極に電源供給用リードが第１の半田で接合されており、かつ下基板とパッケージの底板とが第１の半田よりも融点が低い第２の半田で溶融接合されていることを特徴とする。このように、第２の半田の融点が第１の半田の融点よりも低いと、電源供給用リードを電源電極に接合した後に下基板をパッケージの底板に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板をパッケージの底板に接合することができるようになる。
【００１１】
この場合、第１の半田をＡｕＳｎ半田とし、第２の半田をＳｎＳｂ半田としてもよい。また、第１の半田をＡｕＳｎ半田あるいはＳｎＳｂ半田とし、第２の半田をＳｎＣｕ半田またはＳｎＡｇ半田あるいはＳｎＡｇＣｕ，ＳｎＡｇＣｕＢｉ，ＳｎＡｇＣｕＩｎ，ＳｎＡｇＣｕＩｎＢｉ等のＳｎＡｇＣｕ系半田としてもよい。さらに、第１の半田をＡｕＧｅ半田あるいはＡｕＳｉ半田とし、第２の半田をＡｕＳｎ半田としてもよい。そして、下基板の表面に複数の熱電素子を接続接合するための電極パターンを備え、この下基板の裏面にパッケージの底板に接合するためのメタライズ層を備えるとともに、電極パターンの厚みに対するメタライズ層の厚みの比率を３０％以上にすると、下基板に割れを生じることなく、パッケージの底板に下基板を接合できるようになる。
【００１２】
本発明の熱電装置の製造方法は、下基板に配設された電源電極に電源供給用リードを第１の半田で溶融接合する第１接合工程と、下基板とパッケージの底板とを第１半田より融点が低い第２の半田で溶融接合する第２接合工程とを備えるようにしている。この場合、第２接合工程により下基板をパッケージの底板に溶融接合した後、上基板に複数の熱電素子が配設された半完成の熱電モジュールの複数の熱電素子と下基板とを第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにするのが望ましい。
【００１３】
または、本発明の熱電装置の製造方法は、下基板とパッケージの底板とを第１の半田で溶融接合する第１接合工程と、パッケージに配設された電極部に電源供給用リードを第１の半田と融点が等しいかあるいは低い第２の半田で溶融接合する第２接合工程とを備えるようにしている。この場合は、第２接合工程により電源供給用リードをパッケージに配設された電極部に溶融接合した後、上基板に複数の熱電素子が配設された半完成の熱電モジュールの複数の熱電素子と下基板とを第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにするのが望ましい。
【００１４】
【発明の実施の形態】
以下に、本発明の熱電装置を光半導体モジュールに適用した場合の実施の形態を図１〜図１０に基づいて説明する。なお、図１および図２はパッケージの底部に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部を模式的に示す工程図である。図３は第１実施例の第１変形例を示す図であり、図４は第１実施例の第４変形例を示す図であり、図５は第１実施例の第５変形例を示す図であり、図６は第１実施例の第６変形例を示す図である。
【００１５】
また、図７および図８はパッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部を模式的に示す工程図である。図９は第２実施例の第１変形例を示す図である。図１０は下基板をパッケージの底部に接合した場合に下基板に反りや割れが発生しないような電極パターンとメタライズ層の厚み差を説明するための図であり、図１０（ａ）は下基板をパッケージの底部に接合した状態を示す断面図であり、図１０（ｂ）は下基板に形成された電極パターンとメタライズ層の厚みを示す断面図である。
【００１６】
１．第１実施例
まず、図１（ａ）に示すように、アルミナ（Ａｌ_２Ｏ_３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる下基板（発熱側下基板あるいは放熱側下基板：以下では単に下基板という）１１の表面にＣｕメッキとエッチングにより、ペルチェ素子１８（図２参照）を接続、接合するための電極パターン１２を形成した。また、下基板１１の裏面の全面に、パッケージ２０の底部２２に接合するためのメタライズ層１３をＣｕメッキにより形成した。なお、Ｃｕメッキの表面にはＮｉメッキあるいはＮｉメッキとＡｕメッキを行ってもよい。ついで、この下基板１１の表面に形成された電極パターン１２の内、外部電源からの電源端子となる一対の電極パターン１２ａ，１２ａにリード（線径が０．３ｍｍの銅線で、ＳｎメッキあるいはＡｕメッキが施されたもの）１４を融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合した。
【００１７】
一方、ＦｅＮｉＣｏ系合金（例えば、コバール（Ｋｏｖａｒ））から構成されたパッケージ２０を用意した。なお、このパッケージ２０は、略箱形形状のフレーム部２１と、このフレーム部２１の底壁となる底部２２とから構成され、ＦｅＮｉＣｏ系合金をＭＩＭ（Ｍｅｔａｌ　Ｉｎｊｅｃｔｉｏｎ　Ｍｏｌｄｉｎｇ）法あるいは鋳造法等により作製されている。また、フレーム部２１の一側壁に略円筒形状の窓ホルダ（図示せず）を形成し、一対のフレーム部２１の側壁に別途作製したセラミック製の端子部２３を接合して作製されている。なお、パッケージ２０のフレーム部２１および底部２２は、共にＫｏｖａｒでもよいし、フレーム部２１のみをＫｏｖａｒとし、底部２２はＣｕＷ合金の組み合わせでもよい。
【００１８】
ついで、図１（ｂ）に示すように、パッケージ２０の底部２２の上に、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を介在させて、下基板１１を配置した。このとき、下基板１１の裏面に形成したメタライズ層１３と９５Ｓｎ−５Ｓｂ半田との位置が一致するように、底部２２上の所定の位置に配置した。これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して、９５Ｓｎ−５Ｓｂ半田を溶融させて、パッケージ２０の底部２２上に下基板１１を接合した。なお、この加熱時において、先に接合された８０Ａｕ−２０Ｓｎ半田１４ａは、融点が約２８０℃と高いために溶融することはない。
【００１９】
ここで、下基板１１と同様なアルミナ（Ａｌ_２Ｏ_３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる上基板（吸熱側基板あるいは冷却側基板：以下では単に上基板という）１６を準備した。ついで、この上基板１６の表面にＣｕメッキとエッチングによりペルチェ素子１８を接続、接合するためのＣｕ電極パターン１７を形成した。なお、このＣｕ電極パターン１７には、ＮｉメッキとＡｕメッキが施されている。この後、この上基板１６の電極パターン１７にそれぞれペルチェ素子１８が直列接続されるように、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５にて溶融接合して、半完成の熱電モジュール１０ａを作製した。なお、ペルチェ素子１８は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものであり、半田接合するためのＮｉメッキ層が両端部に形成されている。
【００２０】
ついで、上述のようにして作製した半完成の熱電モジュール１０ａの上基板１６が上向きになり、各ペルチェ素子１８が下向きになるようにして、図２（ｃ）に示すように、パッケージ２０の底部２２上に接合された下基板１１の電極パターン１２に対向するように配置した。ついで、上基板１６の電極パターン１７に接合された各ペルチェ素子１８と、パッケージ２０の底部２２上に接合された下基板１１に形成された電極パターン１２との間に、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５を配置した。この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田１５を溶融させて、各ペルチェ素子１８と電極パターン１２とを接合させた。
【００２１】
これにより、下基板１１の電源端子となる電極パターン１２ａとリード１４が、第１の半田となる融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合され、パッケージ２０の底部２２と下基板１１が、メタライズ層１３を介して第２の半田となる融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田で溶融接合され、かつ各ペルチェ素子１８と下基板１１に形成された電極パターン１２が第３の半田となる融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５で溶融接合され、かつ図示しないカバー（蓋）で密閉して、図２（ｄ）に示すように、熱電モジュール１０が形成されることとなる。
【００２２】
なお、このような熱電モジュール１０は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とがＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続され、例えば、下基板１１側が発熱反応を行い、上基板１６が吸熱反応を行う電子クーラー（ＴＥＣ：Ｔｈｅｒｍｏ　Ｅｌｅｃｔｒｉｃ　Ｃｏｏｌｅｒ）とも呼ばれる電子デバイスである。そして、上基板１６の上に、図１１に示すように、半導体レーザ素子とレンズと受光素子等を搭載するキャリアを固定した後、光軸を調整し、フレーム部２１の開口部にカバーを配置し、フレーム部２１と図示しないカバーとをシーム溶接などにより気密に接合して、光半導体モジュールが作製される。
【００２３】
２．第１実施例の変形例
本発明は上述した第１実施例に限らず、種々の変形を加えて実施することが可能である。以下では、本第１実施例の変形例について説明する。
（１）第１変形例
上述した第１実施例においては、下基板１１の電源端子となる電極パターン１２ａに、予めリード１４を８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合する例について説明したが、リード１４に代えて、図３に示すようなポスト電極１９を接合するようにしてもよい。ここで、ＣｕあるいはＣｕ合金製のポスト電極１９，１９を用意し、このポスト電極１９，１９の上端面に、ワイヤーボンディングのためのＮｉメッキとＡｕメッキ１９ａを施した。また、ポスト電極１９，１９の下端面にも半田付けのためのＮｉメッキとＡｕメッキを施した。
【００２４】
ついで、下基板１１の表面に形成された電源端子となる電極パターン１２ａ上に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介して、ポスト電極１９，１９を配置した。この後、８０Ａｕ−２０Ｓｎ半田を溶融して、図３に示すように、電極パターン１２ａ上にポスト電極１９，１９が配設されることとなる。なお、このポスト電極１９，１９は、フレーム部２１に形成された端子部２３の位置に等しくなるような高さに形成するのが望ましい。これにより、ポスト電極１９，１９の上端面１９ａと端子部２３とをワイヤーボンディングするのが容易になる。
【００２５】
（２）第２変形例
また、上述した第１実施例においては、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、下基板１１をパッケージ２０の底部２２に接合する第２の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用い、さらに、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いる例について説明したが、これらよりも融点が低い鉛フリー半田を用いることができる。
【００２６】
そして、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田、あるいは融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いるようにすればよい。この場合、下基板１１をパッケージ２０の底部２２に接合する第２の半田として、融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２２７℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田等を用いるようにすればよい。
【００２７】
さらに、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田（半田）、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２２７℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田等を用いるようにすればよい。
【００２８】
（３）第３変形例
上述した第２変形例においては、第１実施例よりも融点が低い鉛フリー半田を用いる例について説明したが、これらよりも融点が高い半田を用いることもできる。この場合、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約３５６℃の８８Ａｕ−１２Ｇｅ半田あるいは融点が約３７０℃の８６．８５Ａｕ−３．１５Ｓｉ半田を用いるようにすればよい。そして、下基板１１をパッケージ２０の底部２２に接合する第２の半田としては、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田、あるいはＳｎＣｕ半田、ＳｎＡｓ半田、ＳｎＡｓＣｕ系半田を用いるようにすればよい。
【００２９】
（４）第４変形例
上述した第１実施例においては、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで下基板１１の電極パターン１２の端子部１２ａにリード１４を溶融接合した例について説明した。しかしながら、半田１４ａの溶融時に、電極パターン１２ａのペルチェ素子１８が配置される位置１２ｂまで溶融した半田１４ａがはみ出して、ペルチェ素子１８を接合する際に支障を来すという恐れがある。そこで、本第４変形においては、図４（ａ）に示すように、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに、図４（ｂ）に示すように、予め半田マスクシート１２ｃを被覆するようにした。
【００３０】
これにより、電極パターン１２の端子部１２ａにリード１４を配置し、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａを溶融させて、端子部１２ａにリード１４を接合しても、ペルチェ素子１８が配置される位置１２ｂは半田マスクシート１２ｃで被覆されているため、この位置１２ｂに溶融した半田１４ａがはみ出すことはない。そして、接合後に半田マスクシート１２ｃを剥離すれば、ペルチェ素子１８が配置される位置１２ｂに半田１４ａがはみ出すことなく、リード１４が電極パターン１２の端子部１２ａに接合、固定されるようになる。
【００３１】
（５）第５変形例
上述した第４変形例においては、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに、予め半田マスクシート１２ｃを被覆する例について説明したが、本第５変形例においては、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに金属製治具１２ｄを配置するようにした。この場合、図５（ａ）に示すように、電極パターン１２ａのペルチェ素子１８が配置される位置１２ｂに、図５（ｂ）に示すように、金属製治具１２ｄを配置した。
【００３２】
これにより、電極パターン１２の端子部１２ａにリード１４を配置し、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａを溶融させて、端子部１２ａにリード１４を接合しても、ペルチェ素子１８が配置される位置１２ｂは金属製治具１２ｄが配置されているため、この位置１２ｂに溶融した半田１４ａがはみ出すことはない。そして、接合後に金属製治具１２ｄを除去すれば、ペルチェ素子１８が配置される位置１２ｂに半田１４ａがはみ出すことなく、リード１４が電極パターン１２の端子部１２ａに接合、固定されるようになる。
【００３３】
（６）第６変形例
上述した第４、第５変形例においては、端子部１２ａにリード１４を半田１４ａにより接合する際に、溶融した半田１４ａがペルチェ素子１８が配置される位置１２ｂにはみ出すのを防止するために、半田マスクシート１２ｃを被覆したり、金属製治具１２ｄを配置するようにした。ところが、半田マスクシート１２ｃを被覆したり、金属製治具１２ｄを配置することに代えて、リード１４を電極パターン１２の端子部１２ａに仮止めしておいて、後の半田接合時に同時に接合するようにすることも可能である。
【００３４】
この場合、図６（ａ）に示すように、まず、抵抗溶接あるいはビーム溶接などの溶接手段、Ａｇロウなどのロウ付け、あるいはＡｕ系半田などの高温半田付けにより、電極パターン１２の端子部１２ａにリード１４を仮止め１４ｂをした。このリード１４を仮止めした下基板１１をパッケージ２０の底部２２上に接合した。ついで、図６（ｂ）に示すように、半完成の熱電モジュール１０ａの各ペルチェ素子１８と、パッケージ２０の底部２２上に接合された下基板１１に形成された電極パターン１２との間に、９５Ｓｎ−５Ｓｂ半田１５を配置した。この場合、必要に応じてリード１４の仮止め部分にも９５Ｓｎ−５Ｓｂ半田１５を配置しておいてもよい。この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田１５を溶融させた。これにより、各ペルチェ素子１８と電極パターン１２が接合するとともに、この溶融した半田１５がはみ出して、仮止めされたリード１４が電極パターン１２の端子部１２ａに完全に接合されることとなる。
【００３５】
３．第２実施例
まず、図７（ａ）に示すように、略箱形形状のフレーム部４１と、このフレーム部４１の底壁となる底部４２とから構成され、ＦｅＮｉＣｏ系合金をＭＩＭ法あるいは鋳造法により形成され、一対のフレーム側壁部４１に端子部４３を形成したパッケージ４０を用意した。ついで、パッケージ４０の底部４２の上に、表面にＣｕメッキとエッチングにより電極パターン３２を形成し、裏面の全面にＣｕメッキによりメタライズ層３３を形成した下基板３１を配置した。なお、Ｃｕメッキの上には、Ｎｉメッキが施され、その上にＡｕメッキが施される。
【００３６】
このとき、パッケージ４０の底部４２と下基板３１のメタライズ層３３との間に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介在させた。なお、下基板３１は上述した第１実施例の下基板１１と同様な、アルミナ（Ａｌ_２Ｏ_３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミック材から構成されている。ついで、これをホットプレート上に配置して、ホットプレートを約２８０℃以上の温度になるように加熱して８０Ａｕ−２０Ｓｎ半田を溶融させ、パッケージ４０の底部４２上に下基板３１を接合した。
【００３７】
ついで、図７（ｂ）に示すように、リード（線径が０．３ｍｍの銅線で、ＳｎメッキあるいはＡｕメッキが施されたもの）４４を用意し、このリード４４をフレーム部４１に形成された端子部４３の熱電モジュール用端子（図示せず）に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田で接合した。このとき、リード４４が下基板３１に形成された電極パターン３２の端子部３２ａに接続できるような長さに設定する必要がある。なお、ここではリード４４を先に接合し、その後、下基板３１をパッケージ４０の底部４２に接合するようにしてもよいし、あるいは同時に接合するようにしてもよい。
【００３８】
ここで、下基板３１と同様なアルミナ（Ａｌ_２Ｏ_３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる上基板（吸熱側基板あるいは冷却側基板）３６を準備した。ついで、この上基板３６の表面にＣｕメッキとエッチングによりペルチェ素子３８を接合、接続するための電極パターン３７を形成した。なお、この電極パターン３７のＣｕメッキの上には、Ｎｉメッキが施され、その上にＡｕメッキが施される。この後、この上基板３６の電極パターン３７にそれぞれペルチェ素子３８が直列接続されるように、９５Ｓｎ−５Ｓｂ半田３５にて溶融接合して、半完成の熱電モジュール３０ａを作製した。なお、ペルチェ素子３８は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものであり、半田接合するためのＮｉメッキ層が両端部に形成されている。
【００３９】
ついで、上述のようにして作製した半完成の熱電モジュール３０ａの上基板３６が上向きになり、各ペルチェ素子３８が下向きになるようにして、図８（ｃ）に示すように、パッケージ４０の底部４２上に接合された下基板３１の電極パターン３２に対向するように配置した。ついで、上基板３６の電極パターン３７に接合された各ペルチェ素子３８と、パッケージ４０の底部４２上に接合された下基板３１に形成された電極パターン３２との間に、９５Ｓｎ−５Ｓｂ半田３５を配置した。このとき、フレーム部２１に形成された端子部２３の熱電モジュール用端子（図示せず）に接合されたリード４４を下基板３１に形成された電極パターン３２の端子部３２ａに配置し、さらにリード４４の先端付近に９５Ｓｎ−５Ｓｂ半田を配置した。
【００４０】
この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田３５を溶融させて、各ペルチェ素子３８と電極パターン３２とを接合させた。このとき、同時に下基板３１に形成された電極パターン３２の端子部３２ａにリード４４も９５Ｓｎ−５Ｓｂ半田３５で接合されることとなる。これにより、各ペルチェ素子３８と下基板３１に形成された電極パターン３２が融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田３５で溶融接合され、かつ下基板３１の電源端子となる電極パターン３２とリード４４も溶融接合されて、図８（ｄ）に示すように、熱電モジュール３０が形成されることとなる。
【００４１】
４．第２実施例の変形例
（１）第１変形例
上述した第２実施例においては、予め、リード４４をフレーム部４１に形成された端子部４３に半田接合する例について説明したが、リード４４をフレーム部４１に形成された端子部４３に仮固定した後、後の工程で半田接合するようにしてもよい。この場合、図９に示すように、端子部４３の熱電モジュール用端子のスルーホール（図示せず）にリード４４を挿入するか、リード４４を治具などで仮固定する。その後、各ペルチェ素子３８と電極パターン３２とを９５Ｓｎ−５Ｓｂ半田で接合した後に、同時に、リード４４も端子部４３の熱電モジュール用端子に９５Ｓｎ−５Ｓｂ半田で接合するようにすればよい。
【００４２】
（２）第２変形例
また、上述した第２実施例においては、下基板３１をパッケージ４０の底部４２に接合する半田、およびリード４４を端子部４３の熱電モジュール用端子に接合する半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、各ペルチェ素子３８を下基板３１に形成された電極パターン３２に接合する半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いる例について説明した。しかしながら、これらの半田の全てを融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更するようにしてもよい。この場合、各ペルチェ素子３８を下基板３１に形成された電極パターン３２に接合する際に、先に接合した下基板３１と底部４２の接合部が溶融することになるが、悪影響を及ぼすことはない。
【００４３】
（３）第３変形例
上述した第２変形例においては、全ての半田を融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更する例について説明したが、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更し、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２１９℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田に変更するようにしてもよい。
【００４４】
５．熱電モジュールの下基板の電極パターンとメタライズ層の厚みの検討
上述のように熱電モジュールを作製するに際して、図１０（ａ）に示すように、下基板５１をパッケージ６０の底部６２に接合した場合に、下基板５１に反りが生じ、最悪の場合は下基板５１に割れが発生することが分かった。そこで、図１０（ｂ）に示すように、電極パターン５２の厚みをｔ１とし、メタライズ層５３の厚みをｔ２とした場合に、下基板５１に割れが発生ないような電極パターン５２とメタライズ層５３の厚み差の関係について、以下に検討した。
【００４５】
ここで、窒化アルミ（ＡｌＮ）を用い、これを厚みが０．３ｍｍで、長さが１２ｍｍで、幅が６ｍｍの下基板５１を作製した後、下記の表１に示すような厚みがｔ１μｍの電極パターン５２と、厚みがｔ２μｍのメタライズ層５３を形成した。これを融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介してパッケージ６０の底部６２上に配置し、８０Ａｕ−２０Ｓｎ半田を溶融してこれらを接合した。この接合により生じた反りの大きさ（μｍ）を測定するとともに、割れの発生を観測すると下記の表１に示すような結果が得られた。なお、表１の反り量において、「＋」は下基板５１の電極パターン５２が形成された側が凹状にへこんだ状態を表し、「−」は下基板５１の電極パターン５２が形成された側が凸状に膨らんだ状態を表している。
【００４６】
【表１】

【００４７】
同様に、下基板５１の材質として厚さが０．２５ｍｍのアルミナ（Ａｌ_２Ｏ_３）を用いた以外は上述と同様に、電極パターン５２とメタライズ層５３が形成された下基板５１を作製した。ここで、この下基板５１を融点が約２７４℃の９５Ｂｉ−５Ｓｂ半田を介してパッケージ６０の底部２２（４２）上に接合し、このときの反りの大きさ（μｍ）を測定するとともに、割れの発生を観測すると下記の表２に示すような結果が得られた。また、これを融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田で接合し、このときの反りの大きさ（μｍ）も測定するとともに、割れの発生も観測すると下記の表２に示すような結果が得られた。
【００４８】
【表２】

【００４９】
なお、表１および表２においては、通常は電流が大量に流れる電極パターン５２の厚みｔ１は、通電のためではなくて接合のために設けられたメタライズ層５３の厚みｔ２よりも厚くするので、ｔ１＝ｔ２の例と、ｔ１＞ｔ１の例のみを示している。そして、上記表１および表２の結果から明らかなように、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）が０．８あるいは０．６〜０．８の間の値に近づくに伴って、下基板５１の反り量が０に近づくことが分かる。これは、電極パターン５２の厚みｔ１とメタライズ層５３の厚みｔ２がほぼ等しい場合（ｔ１≒ｔ２）には一般的には反りが生じなくなるが、電極パターン５２は小さく分割されているのに対して、メタライズ層５３は分割されていないことによる構造の相違によるものと考えられる。
【００５０】
また、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）が小さくなるに伴って、下基板５１の反り量が−側に大きくなり、その比がさらに小さくなると下基板５１に割れが発生することが分かる。そして、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）がある値（０．８あるいは０．６〜０．８の間の値）になると反り量が最小になることが分かる。
【００５１】
これらのことから、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）を最適化すると、半田接合による反りの発生を最小限に制御できることが分かる。そして、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）を０．３以上にすれば、下基板５１に割れが発生するのを防止できるようになることが分かる。このことから、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比率（ｔ２／ｔ１）を３０％以上にするのが望ましいということができる。
【００５２】
【発明の効果】
上述したように、本発明においては、下基板（放熱側下基板）１１に配設された電源電極１２ａに電源供給用リード１４が、融点が高い第１の半田（例えば、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田）で接合されており、かつこの下基板１１とパッケージ２０の底板２２が、第１の半田よりも融点が低い第２の半田（例えば、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田）で接合されている。このため、電源供給用リード１４を電源電極１２ａに接合した後に、下基板１１をパッケージ２０の底板２２に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板１１をパッケージ２０の底板２２に接合することができるようになる。
【００５３】
なお、上述した実施の形態においては、上基板１６を冷却側基板としてこの上にキャリアを配置し、下基板１１を放熱側基板としてパッケージ２０の底板２２に接合する例について説明したが、上基板１６を放熱側基板としてこの上にキャリアを配置し、下基板１１を冷却側基板としてパッケージ２０の底板２２に接合するようにしてもよい。このようにすると、例えば、外気温が−２０℃程度の低温で素子（キャリア上の半導体）を２５℃にしたい場合に有効である。
【００５４】
また、上述した実施の形態においては、本発明を光通信装置などに使用される半導体レーザと、この半導体レーザを冷却する熱電モジュールを収容する熱電装置用パッケージについて説明したが、本発明は半導体レーザに限らず、高出力が要求される半導体素子を用い、この半導体素子を熱電モジュールで冷却する場合のパッケージに適用するのが有効である。
【図面の簡単な説明】
【図１】パッケージの底部に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部の前半部を模式的に示す工程図であり、図１（ａ）は第１工程を示す断面図であり、図１（ｂ）は第２工程を示す断面図である。
【図２】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部の後半部を模式的に示す工程図であり、図２（ａ）は第３工程を示す断面図であり、図２（ｂ）は第４工程を示す断面図である。
【図３】第１実施例の第１変形例を示す図である。
【図４】第１実施例の第４変形例を示す図である。
【図５】第１実施例の第５変形例を示す図である。
【図６】第１実施例の第６変形例を示す図である。
【図７】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部の前半部を模式的に示す工程図であり、図７（ａ）は第１工程を示す断面図であり、図７（ｂ）は第２工程を示す断面図である。
【図８】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部の後半部を模式的に示す工程図であり、図８（ａ）は第３工程を示す断面図であり、図８（ｂ）は第４工程を示す断面図である。
【図９】第２実施例の第１変形例を示す図である。
【図１０】下基板をパッケージの底部に接合した場合に下基板に反りや割れが発生しないような電極パターンとメタライズ層の厚み差を説明するめの図であり、図１０（ａ）は下基板をパッケージの底部に接合した状態を示す断面図であり、図１０（ｂ）は下基板に形成された電極パターンとメタライズ層の厚みを示す断面図である。
【図１１】従来例の光半導体モジュールを模式的に示す図である。
【符号の説明】
１０…熱電モジュール、１０ａ…半完成熱電モジュール、１１…下基板、１２…電極パターン、１２ａ…端子部、１２ｂ…接合部、１２ｃ…半田マスクシート、１２ｄ…金属製治具、１３…メタライズ層、１４…リード、１４ａ…半田、１５…半田、１６…上基板、１７…電極パターン、１８…ペルチェ素子、１９…ポスト電極、２０…パッケージ、２１…フレーム部、２２…底部、２３…端子部、３０…熱電モジュール、３０ａ…半完成熱電モジュール、３１…下基板、３２…電極パターン、３２ａ…端子部、３３…メタライズ層、３５…半田、３６…上基板、３７…電極パターン、３８…ペルチェ素子、４０…パッケージ、４１…フレーム部、４２…底部、４３…端子部、４４…リード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device (for example, a semiconductor laser) used for an optical communication device or the like, and a thermoelectric device including a thermoelectric module for cooling the semiconductor device in a package.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the rapid development of the Internet, the need for transmitting large amounts of data (information) at high speed has been increasing. Therefore, when data (information) is transmitted using an already laid optical fiber network, high-speed transmission of data (information) becomes possible. In the last few years, the use of the optical fiber network will increase rapidly. Became. In this case, broadband light such as so-called WDM (Wavelength Division Multiplexing) or DWDM (Dense Wavelength Division Multiplexing), which multiplexes channels through light of different wavelengths through one optical fiber, is used. By using the network technology, it becomes possible to transmit a large amount of data bidirectionally at high speed.
[0003]
Here, the data (information) transferred in the optical fiber is a signal obtained by modulating a laser beam, which is transmitted from an electronic device called an optical semiconductor module containing a semiconductor laser or the like. This optical semiconductor module is also used in a so-called optical amplifier that amplifies the signal strength at an intermediate point where data (information) is transmitted using an optical fiber. By the way, since the oscillation wavelength of a semiconductor laser is greatly affected by the temperature, it is indispensable to strictly control the temperature during operation of the semiconductor laser. For this temperature control, usually, an electronic device called a thermoelectric module or an electronic cooler (TEC: Thermo Electric Cooler) equipped with a large number of Peltier elements is used.
[0004]
FIG. 11 is a cross-sectional view showing an example of such an optical semiconductor module, in which a thermoelectric module (electronic cooler (TEC)) 72 is arranged on the bottom 71 a of the package body 71. On this thermoelectric module 72, a carrier (base plate) 73 on which a semiconductor laser element 73a, a lens 73b, a light receiving element 73c and the like are mounted, and further sealed with a cover (not shown) to constitute an optical semiconductor module 70. Have been. The thermoelectric module 72 includes a plurality of P-type semiconductor compound elements and an N-type semiconductor compound element between an upper substrate (cooling-side upper substrate) 72a formed of a pair of insulating plates and a lower substrate (radiation-side lower substrate) 72b. The Peltier element 72c is sandwiched therebetween. The plurality of P-type elements and the plurality of N-type elements are electrically connected in series in the order of P, N, P, N by the electrode pattern 72d and the electrode pattern 72e. Power supply leads (not shown) are connected to power supply terminals connected to the elements, so that power is supplied.
[0005]
The upper substrate 72a and the lower substrate 72b are made of alumina (Al ₂ O ₃ ) Are formed on the surface, and conductor patterns (electrode patterns) 72d and 72e which are also fixed to the electrodes of the Peltier element 72c are formed by thin films or thick films. The carrier (base plate) 73 is fixed on the upper substrate 72a, and the lower surface of the lower substrate 72b is fixed to the bottom 71a of the package body 71. The reason why the temperature of the semiconductor laser element 73a is stable is that the thermoelectric module 72 constantly controls the temperature of the semiconductor laser element 73a to reduce a temperature rise due to heat generation of the semiconductor laser element 73a. Heat generated by the semiconductor laser element 73a and the Peltier element 72c is radiated to the outside by a heat sink (not shown) attached to the lower surface of the package body 71.
[0006]
[Problems to be solved by the invention]
By the way, in the optical semiconductor module 70 formed as described above, the space between the Peltier element 72c and the upper and

lower electrode patterns

72d and 72e is melted by, for example, AuSn (80Au-20Sn) solder 72f having a melting point of about 280 ° C. The thermoelectric module 72 is assembled by joining. Thereafter, the lower substrate 72b of the thermoelectric module 72 and the bottom 71a of the package body 71 are melt-bonded with lead-free solder, for example, SnAgCu solder having a melting point of about 220 ° C., so that the thermoelectric module 72 is fixed to the package body 71. It has been made.
[0007]
However, when manufacturing the thermoelectric module 72, if the Peltier element 72c and the upper and

lower electrode patterns

72d and 72e are soldered using 80Au-20Sn (an alloy of 80 wt% Au and 20 wt% Sn), 80Au The -20Sn solder is expensive due to the high Au content, and the expensive 80Au-20Sn solder is used for both the upper substrate 72a and the lower substrate 72b. This raises a problem that a thermoelectric module of this type becomes expensive and a thermoelectric device using the same becomes expensive.
[0008]
Further, since it is difficult to finely solder the AuSn-based solder, the AuSn-based solder is disposed between the electrode pattern 72d of the upper substrate 72a and the electrode pattern 72e of the lower substrate 72b, and the Peltier element 72c is disposed therebetween. When soldering is performed by heating to a predetermined temperature, the

electrode patterns

72d and 72e are fine regions, so that a solder failure occurs and the production yield of the thermoelectric module decreases, and this type of Another problem is that the thermoelectric module becomes expensive.
[0009]
Therefore, the present invention has been made to solve the above-mentioned problems, and the use of AuSn-based solder is not used for the joining of the fine regions, so that the yield in the process is high and the soldering is performed at low cost. It is an object of the present invention to provide a thermoelectric device that can be attached.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a thermoelectric device according to the present invention is characterized in that a power supply lead is bonded to a power supply electrode provided on a lower substrate with a first solder, and that the lower substrate and the bottom plate of the package are connected to each other by a first solder. And a second solder having a melting point lower than that of the second solder. As described above, when the melting point of the second solder is lower than the melting point of the first solder, even if the lower substrate is joined to the bottom plate of the package after joining the power supply lead to the power supply electrode, The lower substrate can be joined to the bottom plate of the package by the second solder without melting the first solder.
[0011]
In this case, the first solder may be AuSn solder, and the second solder may be SnSb solder. Further, the first solder may be AuSn solder or SnSb solder, and the second solder may be SnCu solder or SnAg solder, or SnAgCu-based solder such as SnAgCu, SnAgCuBi, SnAgCuIn, SnAgCuInBi. Further, the first solder may be AuGe solder or AuSi solder, and the second solder may be AuSn solder. An electrode pattern for connecting and joining a plurality of thermoelectric elements is provided on the surface of the lower substrate, and a metallization layer for bonding to the bottom plate of the package is provided on the back surface of the lower substrate. When the thickness ratio is 30% or more, the lower substrate can be bonded to the bottom plate of the package without causing cracks in the lower substrate.
[0012]
The method for manufacturing a thermoelectric device according to the present invention includes a first joining step of melting and joining a power supply lead to a power supply electrode provided on a lower substrate with a first solder; And a second joining step of melting and joining with a second solder having a lower melting point. In this case, after the lower substrate is melt-bonded to the bottom plate of the package in the second bonding step, the plurality of thermoelectric elements of the semi-finished thermoelectric module in which the plurality of thermoelectric elements are disposed on the upper substrate and the lower substrate are bonded to the second substrate. It is desirable to include a step of fusion-bonding with a third solder having a melting point equal to or lower than that of the solder.
[0013]
Alternatively, the method for manufacturing a thermoelectric device according to the present invention includes a first bonding step of melting and bonding the lower substrate and the bottom plate of the package with a first solder, and a first power supply lead connected to an electrode portion provided on the package. And a second joining step of melting and joining with a second solder having a melting point equal to or lower than that of the second solder. In this case, a plurality of thermoelectric elements of a semi-finished thermoelectric module in which a plurality of thermoelectric elements are disposed on the upper substrate after the power supply lead is melt-bonded to the electrode portion disposed on the package in the second bonding step. It is preferable to include a step of fusing the lower substrate and the lower substrate with a third solder having a melting point equal to or lower than that of the second solder.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment in which the thermoelectric device of the present invention is applied to an optical semiconductor module will be described below with reference to FIGS. FIGS. 1 and 2 are process diagrams schematically showing a main part of a series of processes of a first embodiment for manufacturing an optical semiconductor module by bonding a thermoelectric module to the bottom of a package. FIG. 3 is a diagram showing a first modification of the first embodiment, FIG. 4 is a diagram showing a fourth modification of the first embodiment, and FIG. 5 is a fifth modification of the first embodiment. FIG. 6 is a diagram showing a sixth modification of the first embodiment.
[0015]
FIGS. 7 and 8 are process diagrams schematically showing a main part of a series of processes of a second embodiment for manufacturing an optical semiconductor module by bonding a thermoelectric module to a bottom member of a package. FIG. 9 is a diagram showing a first modification of the second embodiment. FIG. 10 is a view for explaining the difference in thickness between the electrode pattern and the metallized layer so that the lower substrate does not warp or crack when the lower substrate is joined to the bottom of the package. FIG. FIG. 10B is a cross-sectional view showing a state in which is bonded to the bottom of the package, and FIG. 10B is a cross-sectional view showing the thickness of an electrode pattern and a metallized layer formed on the lower substrate.
[0016]
1. First embodiment
First, as shown in FIG. ₂ O ₃ Peltier element by Cu plating and etching on the surface of a lower substrate (heat-generating lower substrate or heat-radiating lower substrate: hereinafter simply referred to as a lower substrate) 11 made of ceramic such as alumina nitride (AlN) and silicon carbide (SiC). 18 (see FIG. 2) were formed. Further, a metallized layer 13 for bonding to the bottom 22 of the package 20 was formed on the entire back surface of the lower substrate 11 by Cu plating. The surface of the Cu plating may be subjected to Ni plating or Ni plating and Au plating. Next, among the electrode patterns 12 formed on the surface of the lower substrate 11, a pair of

electrode patterns

12a, 12a serving as power supply terminals from an external power supply are leaded (a copper wire having a wire diameter of 0.3 mm, Sn plating or Au-plated) 14 was melt-bonded with 80Au-20Sn solder 14a having a melting point of about 280 ° C.
[0017]
On the other hand, a package 20 made of a FeNiCo-based alloy (for example, Kovar) was prepared. The package 20 includes a substantially box-shaped frame portion 21 and a bottom portion 22 serving as a bottom wall of the frame portion 21, and is made of a FeNiCo alloy by MIM (Metal Injection Molding) or a casting method. Have been. Further, a substantially cylindrical window holder (not shown) is formed on one side wall of the frame portion 21, and the ceramic terminal portion 23 separately manufactured is joined to the side wall of the pair of frame portions 21. The frame portion 21 and the bottom portion 22 of the package 20 may both be Kovar, or only the frame portion 21 may be Kovar, and the bottom portion 22 may be a combination of a CuW alloy.
[0018]
Next, as shown in FIG. 1B, the lower substrate 11 was disposed on the bottom 22 of the package 20 with 95Sn-5Sb solder having a melting point of about 235 ° C. interposed therebetween. At this time, the metallized layer 13 formed on the back surface of the lower substrate 11 and the 95Sn-5Sb solder were arranged at predetermined positions on the bottom 22 so that the positions thereof coincided with each other. This is placed on a hot plate, and the hot plate is heated to a temperature of about 235 ° C. or higher and lower than 280 ° C. to melt the 95Sn-5Sb solder, and the lower substrate 11 is placed on the bottom 22 of the package 20. Was joined. During this heating, the previously bonded 80Au-20Sn solder 14a does not melt because its melting point is as high as about 280 ° C.
[0019]
Here, the same alumina (Al) as the lower substrate 11 is used. ₂ O ₃ ), An upper substrate 16 made of a ceramic such as alumina nitride (AlN), silicon carbide (SiC) or the like (heat-absorbing substrate or cooling substrate: hereinafter simply referred to as upper substrate) 16 was prepared. Next, a Cu electrode pattern 17 for connecting and joining the Peltier element 18 was formed on the surface of the upper substrate 16 by Cu plating and etching. The Cu electrode pattern 17 is plated with Ni and Au. Thereafter, the semi-finished thermoelectric module 10a is manufactured by fusion bonding with 95Sn-5Sb solder 15 having a melting point of about 235 ° C. so that the Peltier elements 18 are connected in series to the electrode patterns 17 of the upper substrate 16, respectively. did. The Peltier element 18 is composed of a P-type semiconductor compound element and an N-type semiconductor compound element, and has Ni plating layers for solder bonding formed at both ends.
[0020]
Then, the upper substrate 16 of the semi-finished thermoelectric module 10a manufactured as described above faces upward, and each of the Peltier elements 18 faces downward. As shown in FIG. It was arranged so as to oppose the electrode pattern 12 of the lower substrate 11 bonded on 22. Next, between each Peltier element 18 bonded to the electrode pattern 17 of the upper substrate 16 and the electrode pattern 12 formed on the lower substrate 11 bonded on the bottom 22 of the package 20, a melting point of about 235 ° C. 95Sn-5Sb solder 15 was arranged. Thereafter, this is placed on a hot plate, and the hot plate is heated to a temperature of about 235 ° C. or more and less than 280 ° C. to melt the 95Sn-5Sb solder 15, and to make each Peltier element 18 and the electrode pattern 12 were joined.
[0021]
As a result, the electrode pattern 12a serving as a power supply terminal of the lower substrate 11 and the lead 14 are melt-bonded with the 80Au-20Sn solder 14a having a melting point of about 280 ° C. serving as the first solder, and the bottom 22 of the package 20 and the lower substrate 11 are joined. Are melt-bonded with a 95Sn-5Sb solder having a melting point of about 235 ° C., which becomes the second solder, via the metallization layer 13, and each of the Peltier elements 18 and the electrode pattern 12 formed on the lower substrate 11 are formed by a third solder. Is melted and joined with a 95Sn-5Sb solder 15 having a melting point of about 235 ° C. and sealed with a cover (not shown) to form a thermoelectric module 10 as shown in FIG. 2D. .
[0022]
In such a thermoelectric module 10, a P-type semiconductor compound element and an N-type semiconductor compound element are electrically connected in series in the order of P, N, P, and N. For example, the lower substrate 11 performs an exothermic reaction. The electronic device is also called an electronic cooler (TEC: Thermo Electric Cooler) in which the upper substrate 16 performs an endothermic reaction. Then, as shown in FIG. 11, after fixing a carrier on which a semiconductor laser element, a lens, a light receiving element and the like are mounted on the upper substrate 16, the optical axis is adjusted, and a cover is arranged at the opening of the frame section 21. Then, the frame portion 21 and the cover (not shown) are hermetically joined by seam welding or the like, and an optical semiconductor module is manufactured.
[0023]
2. Modification of the first embodiment
The present invention is not limited to the first embodiment described above, and can be implemented with various modifications. Hereinafter, a modified example of the first embodiment will be described.
(1) First modification
In the above-described first embodiment, an example has been described in which the lead 14 is previously melt-bonded to the electrode pattern 12a serving as a power supply terminal of the lower substrate 11 with the 80Au-20Sn solder 14a. The post electrode 19 as shown may be joined. Here, Cu or Cu

alloy post electrodes

19, 19 were prepared, and Ni plating and Au plating 19a for wire bonding were applied to upper end surfaces of the

post electrodes

19, 19, respectively. Further, Ni plating and Au plating for soldering were also applied to the lower end surfaces of the

post electrodes

19,19.
[0024]
Then, the

post electrodes

19, 19 were arranged on the electrode pattern 12a serving as power terminals formed on the surface of the lower substrate 11 via 80Au-20Sn solder having a melting point of about 280 ° C. Thereafter, the 80Au-20Sn solder is melted, and the

post electrodes

19, 19 are disposed on the electrode pattern 12a as shown in FIG. The post electrodes 19 are desirably formed at a height that is equal to the position of the terminal portion 23 formed on the frame portion 21. This facilitates wire bonding between the upper end surfaces 19a of the

post electrodes

19, 19 and the terminal portions 23.
[0025]
(2) Second modification
In the above-described first embodiment, as the first solder for joining the lead 14 to the electrode pattern 12a, 80Au-20Sn solder having a melting point of about 280 ° C. is used, and the lower substrate 11 is joined to the bottom 22 of the package 20. 95Sn-5Sb solder having a melting point of about 235 ° C. is used as the second solder, and a third solder having a melting point of about 235 is used as the third solder for joining each Peltier element 18 to the electrode pattern 12 formed on the lower substrate 11. Although the example using the 95Sn-5Sb solder at ℃ has been described, a lead-free solder having a lower melting point than these can be used.
[0026]
Then, as the first solder for joining the lead 14 to the electrode pattern 12a, 80Au-20Sn solder having a melting point of about 280 ° C. or 95Sn-5Sb solder having a melting point of about 235 ° C. may be used. In this case, Sn-3.5Ag-0.75Cu solder having a melting point of about 219 ° C. and Sn-3.5Ag solder having a melting point of about 221 ° C. are used as the second solder for joining the lower substrate 11 to the bottom portion 22 of the package 20. , Sn-0.75Cu solder having a melting point of about 227 ° C, Sn-2.5Ag-1.0Bi-0.5Cu solder having a melting point of about 221 ° C, Sn-3.0Ag-0.7Cu having a melting point of about 217 ° C It is sufficient to use -1.0In solder, Sn-3.0Ag-7Cu-1.0Bi-2.5In solder having a melting point of about 215 ° C.
[0027]
Further, as the third solder for joining each Peltier element 18 to the electrode pattern 12 formed on the lower substrate 11, Sn-3.5Ag-0.75Cu solder (solder) having a melting point of about 219 ° C., and a melting point of about 221 ° C Sn-3.5Ag solder, melting point about 227 ° C Sn-0.75Cu solder, melting point about 221 ° C Sn-2.5Ag-1.0Bi-0.5Cu solder, melting point about 217 ° C Sn -3.0Ag-0.7Cu-1.0In solder, Sn-3.0Ag-7Cu-1.0Bi-2.5In solder having a melting point of about 215 ° C. may be used.
[0028]
(3) Third modification
In the second modified example described above, an example is described in which lead-free solder having a lower melting point than in the first embodiment is used. However, a solder having a higher melting point than these may be used. In this case, 88Au-12Ge solder having a melting point of about 356 ° C. or 86.85Au-3.15Si solder having a melting point of about 370 ° C. may be used as the first solder for joining the lead 14 to the electrode pattern 12a. . As the second solder for joining the lower substrate 11 to the bottom portion 22 of the package 20, 80Au-20Sn solder having a melting point of about 280 ° C. is used, and each Peltier element 18 is attached to the electrode pattern 12 formed on the lower substrate 11. As the third solder to be joined, 95Sn-5Sb solder having a melting point of about 235 ° C., or SnCu solder, SnAs solder, or SnAsCu-based solder may be used.
[0029]
(4) Fourth modification
In the above-described first embodiment, an example has been described in which the lead 14 is melt-bonded to the terminal portion 12a of the electrode pattern 12 of the lower substrate 11 with the 80Au-20Sn solder 14a having a melting point of about 280 ° C. However, when the solder 14a is melted, the melted solder 14a may protrude to the position 12b of the electrode pattern 12a where the Peltier element 18 is arranged, which may hinder the joining of the Peltier element 18. Therefore, in the fourth modification, as shown in FIG. 4A, the solder mask sheet 12c is previously placed at the position 12b where the Peltier element 18 of the electrode pattern 12 is arranged as shown in FIG. 4B. Coated.
[0030]
As a result, even if the lead 14 is arranged on the terminal portion 12a of the electrode pattern 12 and the 80Au-20Sn solder 14a having a melting point of about 280 ° C. is melted and the lead 14 is joined to the terminal portion 12a, the Peltier element 18 is arranged. Since the position 12b to be covered is covered with the solder mask sheet 12c, the molten solder 14a does not protrude into this position 12b. Then, if the solder mask sheet 12c is peeled off after joining, the solder 14a does not protrude to the position 12b where the Peltier element 18 is arranged, and the lead 14 is joined and fixed to the terminal portion 12a of the electrode pattern 12.
[0031]
(5) Fifth modified example
In the fourth modified example described above, the example in which the position 12b of the electrode pattern 12 where the Peltier element 18 is arranged is previously covered with the solder mask sheet 12c, but in the fifth modified example, the electrode pattern 12 The metal jig 12d is arranged at the position 12b where the Peltier element 18 is arranged. In this case, as shown in FIG. 5A, a metal jig 12d is arranged at a position 12b of the electrode pattern 12a where the Peltier element 18 is arranged, as shown in FIG. 5B.
[0032]
As a result, even if the lead 14 is arranged on the terminal portion 12a of the electrode pattern 12 and the 80Au-20Sn solder 14a having a melting point of about 280 ° C. is melted and the lead 14 is joined to the terminal portion 12a, the Peltier element 18 is arranged. Since the metal jig 12d is arranged at the position 12b to be melted, the molten solder 14a does not protrude into this position 12b. Then, if the metal jig 12d is removed after joining, the lead 14 is joined and fixed to the terminal portion 12a of the electrode pattern 12 without the solder 14a protruding to the position 12b where the Peltier element 18 is arranged. .
[0033]
(6) Sixth modification
In the above-described fourth and fifth modifications, when the lead 14 is joined to the terminal portion 12a by the solder 14a, in order to prevent the molten solder 14a from protruding to the position 12b where the Peltier element 18 is arranged, The solder mask sheet 12c was covered, and a metal jig 12d was arranged. However, instead of covering the solder mask sheet 12c or arranging the metal jig 12d, the leads 14 are temporarily fixed to the terminal portions 12a of the electrode patterns 12, and are simultaneously joined at the time of later solder joining. It is also possible to do so.
[0034]
In this case, as shown in FIG. 6A, first, the terminal portion 12a of the electrode pattern 12 is formed by welding means such as resistance welding or beam welding, brazing such as Ag brazing, or high-temperature soldering such as Au-based solder. The lead 14 was temporarily fixed 14b. The lower substrate 11 to which the leads 14 were temporarily fixed was joined onto the bottom 22 of the package 20. Next, as shown in FIG. 6B, between each Peltier element 18 of the semi-finished thermoelectric module 10 a and the electrode pattern 12 formed on the lower substrate 11 joined on the bottom 22 of the package 20. 95Sn-5Sb solder 15 was arranged. In this case, if necessary, the 95Sn-5Sb solder 15 may also be arranged on the temporary fixing portion of the lead 14. Thereafter, this was placed on a hot plate, and the hot plate was heated to a temperature of about 235 ° C. or more and less than 280 ° C. to melt the 95Sn-5Sb solder 15. Thereby, each Peltier element 18 and the electrode pattern 12 are joined, and the melted solder 15 protrudes, and the temporarily fixed lead 14 is completely joined to the terminal portion 12a of the electrode pattern 12.
[0035]
3. Second embodiment
First, as shown in FIG. 7A, a frame portion 41 having a substantially box shape and a bottom portion 42 serving as a bottom wall of the frame portion 41 are formed, and a FeNiCo alloy is formed by a MIM method or a casting method. Then, a package 40 in which a terminal portion 43 was formed on a pair of frame side wall portions 41 was prepared. Next, on the bottom part 42 of the package 40, the lower substrate 31 having the electrode pattern 32 formed on the front surface by Cu plating and etching and the metallized layer 33 formed on the entire back surface by Cu plating was disposed. Note that Ni plating is applied on the Cu plating, and Au plating is applied thereon.
[0036]
At this time, 80Au-20Sn solder having a melting point of about 280 ° C. was interposed between the bottom portion 42 of the package 40 and the metallized layer 33 of the lower substrate 31. The lower substrate 31 is made of alumina (Al) similar to the lower substrate 11 of the first embodiment. ₂ O ₃ ), Alumina nitride (AlN), and silicon carbide (SiC). Next, this was placed on a hot plate, and the hot plate was heated to a temperature of about 280 ° C. or higher to melt the 80Au-20Sn solder, and the lower substrate 31 was joined onto the bottom 42 of the package 40.
[0037]
Then, as shown in FIG. 7B, a lead (a copper wire having a wire diameter of 0.3 mm, which has been subjected to Sn plating or Au plating) 44 is prepared, and this lead 44 is formed on the frame portion 41. The terminal 43 was joined to a thermoelectric module terminal (not shown) with 80Au-20Sn solder having a melting point of about 280 ° C. At this time, it is necessary to set the length so that the lead 44 can be connected to the terminal portion 32a of the electrode pattern 32 formed on the lower substrate 31. Here, the leads 44 may be joined first, and then the lower substrate 31 may be joined to the bottom 42 of the package 40, or they may be joined at the same time.
[0038]
Here, the same alumina (Al) as the lower substrate 31 is used. ₂ O ₃ ), An upper substrate (heat-absorbing substrate or cooling-side substrate) 36 made of a ceramic such as alumina nitride (AlN) or silicon carbide (SiC). Next, an electrode pattern 37 for joining and connecting the Peltier element 38 was formed on the surface of the upper substrate 36 by Cu plating and etching. In addition, Ni plating is applied on the Cu plating of the electrode pattern 37, and Au plating is applied thereon. Thereafter, the semi-finished thermoelectric module 30a was fabricated by fusion bonding with 95Sn-5Sb solder 35 so that the Peltier elements 38 were connected in series to the electrode patterns 37 of the upper substrate 36, respectively. The Peltier element 38 is composed of a P-type semiconductor compound element and an N-type semiconductor compound element, and has Ni plating layers for solder bonding formed at both ends.
[0039]
Next, the upper substrate 36 of the semi-finished thermoelectric module 30a manufactured as described above faces upward, and each Peltier element 38 faces downward. As shown in FIG. It was arranged so as to face the electrode pattern 32 of the lower substrate 31 bonded on the lower substrate 42. Next, 95Sn-5Sb solder 35 is applied between each Peltier element 38 bonded to the electrode pattern 37 of the upper substrate 36 and the electrode pattern 32 formed on the lower substrate 31 bonded on the bottom 42 of the package 40. Placed. At this time, the lead 44 joined to the thermoelectric module terminal (not shown) of the terminal part 23 formed on the frame part 21 is arranged on the terminal part 32a of the electrode pattern 32 formed on the lower substrate 31, and For example, 95Sn-5Sb solder was arranged near the tip of the 44.
[0040]
Thereafter, this is placed on a hot plate, and the hot plate is heated to a temperature of about 235 ° C. or more and less than 280 ° C. to melt the 95Sn-5Sb solder 35, and to make each Peltier element 38 and the electrode pattern 32 were joined. At this time, the leads 44 are also joined to the terminal portions 32a of the electrode patterns 32 formed on the lower substrate 31 with the 95Sn-5Sb solder 35 at the same time. Thus, each Peltier element 38 and the electrode pattern 32 formed on the lower substrate 31 are melt-bonded with the 95Sn-5Sb solder 35 having a melting point of about 235 ° C., and the electrode pattern 32 and the lead 44 serving as a power terminal of the lower substrate 31 are formed. Are also melt-bonded, and the thermoelectric module 30 is formed as shown in FIG.
[0041]
4. Modification of the second embodiment
(1) First modification
In the above-described second embodiment, an example has been described in which the lead 44 is soldered to the terminal portion 43 formed on the frame portion 41 in advance, but the lead 44 is temporarily fixed to the terminal portion 43 formed on the frame portion 41. After that, soldering may be performed in a later step. In this case, as shown in FIG. 9, the lead 44 is inserted into a through hole (not shown) of the thermoelectric module terminal of the terminal portion 43, or the lead 44 is temporarily fixed with a jig or the like. Then, after joining each Peltier element 38 and the electrode pattern 32 with 95Sn-5Sb solder, at the same time, the lead 44 may be joined to the thermoelectric module terminal of the terminal portion 43 with 95Sn-5Sb solder.
[0042]
(2) Second modification
In the second embodiment, the solder for joining the lower substrate 31 to the bottom portion 42 of the package 40 and the solder for joining the leads 44 to the thermoelectric module terminals of the terminal portion 43 are 80 Au having a melting point of about 280 ° C. An example has been described in which -20Sn solder is used and 95Sn-5Sb solder having a melting point of about 235 ° C. is used as the solder for joining each Peltier element 38 to the electrode pattern 32 formed on the lower substrate 31. However, all of these solders may be changed to 95Sn-5Sb solder having a melting point of about 235 ° C. In this case, when joining each Peltier element 38 to the electrode pattern 32 formed on the lower substrate 31, the joint portion between the lower substrate 31 and the bottom portion 42 that has been joined first melts, but this has no adverse effect. Absent.
[0043]
(3) Third modification
In the second modified example described above, an example was described in which all the solders were changed to 95Sn-5Sb solder having a melting point of about 235 ° C. However, 80Au-20Sn solder having a melting point of about 280 ° C was replaced with 95Sn with a melting point of about 235 ° C. -5Sb solder, 95Sn-5Sb solder with a melting point of about 235 ° C, Sn-3.5Ag-0.75Cu solder with a melting point of about 219 ° C, Sn-3.5Ag solder with a melting point of about 221 ° C, melting point of about 221 ° C Sn-0.75Cu solder having a melting point of about 219 ° C, Sn-2.5Ag-1.0Bi-0.5Cu solder having a melting point of about 221 ° C, and Sn-3.0Ag-0.7Cu-1 having a melting point of about 217 ° C. You may make it change to 0In solder and Sn-3.0Ag-7Cu-1.0Bi-2.5In solder whose melting point is about 215 degreeC.
[0044]
5. Examination of electrode pattern and metallized layer thickness of lower substrate of thermoelectric module
In manufacturing the thermoelectric module as described above, as shown in FIG. 10A, when the lower substrate 51 is bonded to the bottom 62 of the package 60, the lower substrate 51 warps, and in the worst case, the lower substrate 51 It was found that cracks occurred in 51. Therefore, as shown in FIG. 10B, when the thickness of the electrode pattern 52 is set to t1 and the thickness of the metallized layer 53 is set to t2, the electrode pattern 52 and the metallized layer 53 that do not crack on the lower substrate 51 are formed. The relationship between the thickness differences was examined below.
[0045]
Here, aluminum nitride (AlN) was used, and after forming a lower substrate 51 having a thickness of 0.3 mm, a length of 12 mm, and a width of 6 mm, a thickness of t1 μm as shown in Table 1 below was used. An electrode pattern 52 and a metallized layer 53 having a thickness of t2 μm were formed. This was placed on the bottom 62 of the package 60 via 80Au-20Sn solder having a melting point of about 280 ° C., and the 80Au-20Sn solder was melted and joined. The size (μm) of the warpage caused by this joining was measured, and the occurrence of cracks was observed. The results shown in Table 1 below were obtained. In the amount of warpage in Table 1, “+” indicates that the side of the lower substrate 51 on which the electrode pattern 52 is formed is dented, and “−” indicates that the side of the lower substrate 51 on which the electrode pattern 52 is formed is convex. It shows a state in which the shape has expanded.
[0046]
[Table 1]

[0047]
Similarly, as a material of the lower substrate 51, alumina (Al) having a thickness of 0.25 mm is used. ₂ O ₃ The lower substrate 51 on which the electrode pattern 52 and the metallized layer 53 were formed was manufactured in the same manner as described above except that the above was used. Here, the lower substrate 51 is joined to the bottom portion 22 (42) of the package 60 via 95 Bi-5Sb solder having a melting point of about 274 ° C., and the warpage (μm) at this time is measured, and By observing the occurrence of, the results shown in Table 2 below were obtained. Further, this was joined with 95Sn-5Sb solder having a melting point of about 235 ° C., and the magnitude of warpage (μm) at this time was measured, and the occurrence of cracks was also observed. The results shown in Table 2 below were obtained. Was done.
[0048]
[Table 2]

[0049]
In Tables 1 and 2, the thickness t1 of the electrode pattern 52 through which a large amount of current normally flows is set to be larger than the thickness t2 of the metallization layer 53 provided not for conduction but for bonding. Only the example of t1 = t2 and the example of t1> t1 are shown. As is clear from the results of Tables 1 and 2, the ratio (t2 / t1) of the thickness t2 of the metallized layer 53 to the thickness t1 of the electrode pattern 52 is 0.8 or 0.6 to 0.8. It can be seen that the amount of warpage of the lower substrate 51 approaches 0 as the value approaches. This is because, when the thickness t1 of the electrode pattern 52 and the thickness t2 of the metallization layer 53 are substantially equal (t1 ≒ t2), generally no warpage occurs, but the electrode pattern 52 is divided into small pieces. It is considered that the structure is different due to the fact that the metallization layer 53 is not divided.
[0050]
Further, as the ratio (t2 / t1) of the thickness t2 of the metallized layer 53 to the thickness t1 of the electrode pattern 52 decreases, the amount of warpage of the lower substrate 51 increases to the negative side, and when the ratio further decreases, the lower substrate 51 decreases. It can be seen that cracks occur at 51. When the ratio (t2 / t1) of the thickness t2 of the metallization layer 53 to the thickness t1 of the electrode pattern 52 reaches a certain value (0.8 or a value between 0.6 and 0.8), the amount of warpage is minimized. You can see that.
[0051]
From these facts, it can be understood that, when the ratio (t2 / t1) of the thickness t2 of the metallization layer 53 to the thickness t1 of the electrode pattern 52 is optimized, the occurrence of warpage due to solder bonding can be controlled to a minimum. It can be seen that if the ratio (t2 / t1) of the thickness t2 of the metallization layer 53 to the thickness t1 of the electrode pattern 52 is set to 0.3 or more, it is possible to prevent the lower substrate 51 from cracking. From this, it can be said that it is desirable to set the ratio (t2 / t1) of the thickness t2 of the metallization layer 53 to the thickness t1 of the electrode pattern 52 to 30% or more.
[0052]
【The invention's effect】
As described above, in the present invention, the power supply lead 14 is connected to the power supply electrode 12a provided on the lower substrate (radiation lower substrate) 11 by the first solder having a high melting point (for example, having a melting point of about 280 ° C.). 80Au-20Sn solder, and the lower substrate 11 and the bottom plate 22 of the package 20 are made of a second solder having a lower melting point than the first solder (for example, 95Sn-5Sb having a melting point of about 235 ° C.). Solder). Therefore, even if the lower substrate 11 is bonded to the bottom plate 22 of the package 20 after the power supply lead 14 is bonded to the power supply electrode 12a, the first solder previously bonded does not melt and the second solder Accordingly, the lower substrate 11 can be joined to the bottom plate 22 of the package 20.
[0053]
In the above-described embodiment, an example has been described in which the upper substrate 16 is used as a cooling-side substrate, a carrier is disposed thereon, and the lower substrate 11 is joined to the bottom plate 22 of the package 20 as a heat-radiating side substrate. The carrier may be arranged on the heat dissipation side substrate 16 and the lower substrate 11 may be joined to the bottom plate 22 of the package 20 as the cooling side substrate. This is effective, for example, when it is desired to set the temperature of an element (semiconductor on a carrier) to 25 ° C. at a low external temperature of about −20 ° C.
[0054]
In the above-described embodiment, the present invention has been described with respect to a semiconductor laser used for an optical communication device and the like and a package for a thermoelectric device containing a thermoelectric module for cooling the semiconductor laser. However, the present invention is not limited to this, and it is effective to use a semiconductor element requiring high output and apply the semiconductor element to a package in which the semiconductor element is cooled by a thermoelectric module.
[Brief description of the drawings]
FIG. 1 is a process diagram schematically showing a first half of a main part of a series of processes of a first embodiment of manufacturing an optical semiconductor module by bonding a thermoelectric module to a bottom of a package, and FIG. It is sectional drawing which shows a 1st process, FIG.1 (b) is sectional drawing which shows a 2nd process.
FIG. 2 is a process diagram schematically showing a latter half of a main part of a series of processes of a first embodiment for manufacturing an optical semiconductor module by bonding a thermoelectric module to a bottom member of a package, and FIG. Is a sectional view showing a third step, and FIG. 2B is a sectional view showing a fourth step.
FIG. 3 is a diagram showing a first modification of the first embodiment.
FIG. 4 is a view showing a fourth modification of the first embodiment.
FIG. 5 is a diagram showing a fifth modification of the first embodiment.
FIG. 6 is a view showing a sixth modification of the first embodiment.
FIG. 7 is a process diagram schematically showing a first half of a main part of a series of processes of a second embodiment for manufacturing an optical semiconductor module by bonding a thermoelectric module to a bottom member of a package, and FIG. Is a sectional view showing a first step, and FIG. 7B is a sectional view showing a second step.
FIG. 8 is a process diagram schematically showing a latter half of a main part of a series of processes of a second embodiment for manufacturing an optical semiconductor module by joining a thermoelectric module to a bottom member of a package, and FIG. Is a sectional view showing a third step, and FIG. 8B is a sectional view showing a fourth step.
FIG. 9 is a diagram showing a first modification of the second embodiment.
FIG. 10 is a view for explaining a difference in thickness between an electrode pattern and a metallized layer so that warping or cracking does not occur in the lower substrate when the lower substrate is bonded to the bottom of the package. FIG. FIG. 10B is a cross-sectional view showing a state in which is bonded to the bottom of the package, and FIG. 10B is a cross-sectional view showing the thickness of an electrode pattern and a metallized layer formed on the lower substrate.
FIG. 11 is a diagram schematically showing a conventional optical semiconductor module.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Thermoelectric module, 10a ... Semi-finished thermoelectric module, 11 ... Lower board, 12 ... Electrode pattern, 12a ... Terminal part, 12b ... Joint part, 12c ... Solder mask sheet, 12d ... Metal jig, 13 ... Metallization layer, 14 lead, 14a solder, 15 solder, 16 upper substrate, 17 electrode pattern, 18 Peltier element, 19 post electrode, 20 package, 21 frame part, 22 bottom part, 23 terminal part, 30 thermoelectric module, 30a semi-finished thermoelectric module, 31 lower substrate, 32 electrode pattern, 32a terminal part, 33 metallization layer, 35 solder, 36 upper substrate, 37 electrode pattern, 38 peltier element , 40 package, 41 frame part, 42 bottom part, 43 terminal part, 44 lead

Claims

A thermoelectric module in which a plurality of thermoelectric elements are arranged between an upper substrate joined to a carrier and a lower substrate joined to a bottom plate of a package; and a thermoelectric module arranged on the carrier and temperature-controlled by the thermoelectric module. A thermoelectric device comprising a semiconductor element in a package,
A power supply lead is joined to a power supply electrode provided on the lower substrate with a first solder,
The lower substrate and the bottom plate of the package are joined by a second solder,
A thermoelectric device, wherein the melting point of the second solder is lower than the melting point of the first solder.

The first solder is AuSn solder;
The thermoelectric device according to claim 1, wherein the second solder is SnSb solder.

The first solder is AuSn solder or SnSb solder,
The thermoelectric device according to claim 1, wherein the second solder is SnCu solder, SnAg solder, or SnAgCu-based solder.

The first solder is AuGe solder or AuSi solder;
The thermoelectric device according to claim 1, wherein the second solder is AuSn solder.

An electrode pattern for connecting and joining the plurality of thermoelectric elements to a surface of the lower substrate, and a metallized layer for joining to a bottom plate of the package on a back surface of the lower substrate,
The thermoelectric device according to any one of claims 1 to 4, wherein a ratio of a thickness of the metallized layer to a thickness of the electrode pattern is set to 30% or more.

A thermoelectric module in which a plurality of thermoelectric elements are arranged between an upper substrate joined to a carrier and a lower substrate joined to a bottom plate of a package; and a thermoelectric module arranged on the carrier and temperature-controlled by the thermoelectric module. A method for manufacturing a thermoelectric device comprising a semiconductor element and a package in a package,
A first joining step of melting and joining a power supply lead to a power supply electrode provided on the lower substrate with a first solder;
A second bonding step of melting and bonding the lower substrate and the bottom plate of the package with a second solder having a melting point lower than that of the first solder.

After the lower substrate is melt-bonded to the bottom plate of the package by the second bonding step,
In the semi-finished thermoelectric module in which a plurality of thermoelectric elements are disposed on the upper substrate, the plurality of thermoelectric elements and the lower substrate are connected to a third solder having a melting point equal to or lower than that of the second solder. 7. The method for manufacturing a thermoelectric device according to claim 6, further comprising the step of:

A thermoelectric module in which a plurality of thermoelectric elements are arranged between an upper substrate joined to a carrier and a lower substrate joined to a bottom plate of a package; and a thermoelectric module arranged on the carrier and temperature-controlled by the thermoelectric module. A method for manufacturing a thermoelectric device comprising a semiconductor element and a package in a package,
A first bonding step in which the lower substrate and the bottom plate of the package are melt-bonded with a first solder; and a power supply lead connected to an electrode portion provided in the package has a melting point equal to or lower than that of the first solder. And a second joining step of melting and joining with a second solder.

After the power supply lead is melt-bonded to the electrode portion provided on the package in the second bonding step,
In the semi-finished thermoelectric module in which a plurality of thermoelectric elements are disposed on the upper substrate, the plurality of thermoelectric elements and the lower substrate are connected to a third solder having a melting point equal to or lower than that of the second solder. The method for manufacturing a thermoelectric device according to claim 8, further comprising a step of melt-bonding the thermoelectric device.