JP2004015660A - Distortion compensator - Google Patents

Distortion compensator Download PDF

Info

Publication number
JP2004015660A
JP2004015660A JP2002169096A JP2002169096A JP2004015660A JP 2004015660 A JP2004015660 A JP 2004015660A JP 2002169096 A JP2002169096 A JP 2002169096A JP 2002169096 A JP2002169096 A JP 2002169096A JP 2004015660 A JP2004015660 A JP 2004015660A
Authority
JP
Japan
Prior art keywords
zero
signal
amplitude
distortion compensation
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002169096A
Other languages
Japanese (ja)
Inventor
Junichi Nagano
長野 順一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002169096A priority Critical patent/JP2004015660A/en
Publication of JP2004015660A publication Critical patent/JP2004015660A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a distortion compensator which performs distortion compensation with high accuracy by matching the delay time even for a signal which has small autocorrelation. <P>SOLUTION: A distortion compensator is provided with a zero-cross point calculater 11 for calculating the time that a digital signal converted through an A/D convertor 4 becomes zero in amplitude, a zero-cross point calculater 12 for calculating the time that an input signal becomes zero in amplitude, and a controller 13 for supplying time difference calculated by the zero-cross point calculaters 11 and 12 to an interpolation filter 5 and a delay device 6 as a delay control variable. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
この発明は、デジタルプリディスト−ション方式の歪補償器において、入力信号と電力増幅器からのフィードバック信号とを比較し、その差分から歪補償係数を求めて適応動作する機能を備えた歪補償器に関するものである。
【0002】
【従来の技術】
無線通信の送信機において、電力増幅器の非直線性に起因する歪は、信号の品質を劣化させるだけでなく、隣接チャネルへの漏洩電力となる。よって、電力増幅器の電力効率を低下させることなく非線形性を補償するプリディスト−ション方式が必須である。
【0003】
図4は従来のプリディスト−ション方式を用いた歪補償器を示すブロック図であり、図において、1は入力信号に歪補償係数を乗算する乗算器、2はデジタル信号をアナログ信号に変換するD/A変換器、3はアナログ信号を増幅して出力する電力増幅器である。4は電力増幅器3により増幅され、一部フィードバックされたアナログ信号をデジタル信号に変換するA/D変換器、5はデジタル信号を遅延制御量に応じてずらした振幅値を演算する補間フィルタ、6は入力信号を遅延制御量に応じて遅延させる遅延器である。7は遅延器6により遅延された入力信号と補間フィルタ5により演算された振幅値とに応じて入力信号の振幅毎の歪補償係数を演算する補償係数演算部、8は入力信号の瞬時振幅を計算する振幅計算部、9は補償係数演算部7によって演算された入力信号の振幅毎の歪補償係数を記憶し、振幅計算部8によって計算された入力信号の瞬時振幅に対応する歪補償係数を乗算器1に供給するメモリである。10は入力信号とA/D変換器4によって変換されたデジタル信号との相関値を計算し、最大相関値が得られる遅延時間に遅延器6の遅延時間を制御する相関器である。
【0004】
次に動作について説明する。
入力信号はデジタル信号である。入力信号は乗算器1において、その瞬時振幅に応じた歪補償係数が乗算される。乗算出力はD/A変換器2でアナログ信号に変換され電力増幅器3で増幅され出力される。電力増幅器3の出力の一部はフィードバック信号として帰還される。フィードバック信号はA/D変換器4でデジタル信号に変換され、さらに補間フィルタ5にて遅延制御量に応じてずらした振幅値が演算され補償係数演算部7に出力される。
一方、入力信号は、遅延器6にて遅延制御量に応じて遅延され、この遅延された入力信号とフィードバック信号との補償係数演算部7に入力されるタイミングが合わせられる。
入力信号とフィードバック信号との差分は電力増幅器3で発生する歪成分を表している。補償係数演算部7では、入力信号の瞬時振幅とその振幅における歪の値から電力増幅器3の非直線性を打ち消すような歪補償係数が振幅毎に求められる。この歪補償係数はメモリ9に記憶され、振幅計算部8によって計算された入力信号の瞬時振幅に対応する歪補償係数がメモリ9から選択され、乗算器1に供給される。
このように、入力信号とフィードバック信号とが補償係数演算部7に入力されるタイミングを合わせる必要がある。フィードバック信号の遅延時間の概略値は既知であり、相関器10では、概略遅延時間をセンターとして、前後数クロック時間をずらした入力信号とフィードバック信号との積を各々計算し、その結果から、フィードバック信号の遅延時間を計算により求める。
その結果から、遅延器6および補間フィルタ5の遅延量が制御される。例えば、時間差が、クロック1周期に換算して12.2クロック分の場合、遅延器6の遅延時間を13クロックの遅延数に制御し、補間フィルタ5では0.8クロック遅れた波形を計算して出力されるように制御する。
【0005】
【発明が解決しようとする課題】
従来の歪補償器は以上のように構成されているので、相関器10による入力信号とフィードバック信号との相関から遅延時間を求めており、この場合、信号自体が強い自己相関性を有している場合に限られ、自己相関性が小さい信号に対して正確に求められるわけではない。また、一般的に、強い自己相関性を有している信号においても、相関値はなだらかな凸形となるため、計算して得られる時間の誤差は無視できない大きさとなることがある。
このように、自己相関性が小さい信号に対して、正確に遅延時間を合わせることができず、精度の高い歪補償処理を行うことができないなどの課題があった。
【0006】
この発明は上記のような課題を解決するためになされたもので、自己相関性が小さい信号に対しても遅延時間を合わせ、精度の高い歪補償処理を行う歪補償器を得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明に係る歪補償器は、A/D変換手段により変換されたデジタル信号が振幅ゼロとなる時間を検出する第1のゼロクロス検出手段と、デジタル入力信号が振幅ゼロとなる時間を検出する第2のゼロクロス検出手段と、第1および第2のゼロクロス検出手段により検出された相互の時間差を遅延制御量として補間フィルタ手段および遅延手段に供給する制御手段とを備えたものである。
【0008】
この発明に係る歪補償器は、デジタル入力信号が間欠的に振幅ゼロとなる信号を発生する信号発生手段と、A/D変換手段により変換されたデジタル信号が振幅ゼロとなる時間を検出するゼロクロス検出手段と、信号発生手段により発生されたデジタル入力信号が振幅ゼロとなる時間とゼロクロス検出手段により検出された振幅ゼロとなる時間との相互の時間差を遅延制御量として補間フィルタ手段および遅延手段に供給する制御手段とを備えたものである。
【0009】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるプリディスト−ション方式を用いた歪補償器を示すブロック図であり、図において、1は入力信号に歪補償係数を乗算する乗算器(乗算手段)、2はデジタル信号をアナログ信号に変換するD/A変換器(D/A変換手段)、3はアナログ信号を増幅して出力する電力増幅器(電力増幅手段)である。4は電力増幅器3により増幅され、一部フィードバックされたアナログ信号をデジタル信号に変換するA/D変換器(A/D変換手段)、5はデジタル信号を遅延制御量に応じてずらした振幅値を演算する補間フィルタ(補間フィルタ手段)、6は入力信号を遅延制御量に応じて遅延させる遅延器(遅延手段)である。7は遅延器6により遅延された入力信号と補間フィルタ5により演算された振幅値とに応じて入力信号の振幅毎の歪補償係数を演算する補償係数演算部(歪補償係数演算手段)、8は入力信号の瞬時振幅を計算する振幅計算部(歪補償係数演算手段)、9は補償係数演算部7によって演算された入力信号の振幅毎の歪補償係数を記憶し、振幅計算部8によって計算された入力信号の瞬時振幅に対応する歪補償係数を乗算器1に供給するメモリ(歪補償係数演算手段)である。
11はA/D変換器4により変換されたデジタル信号が振幅ゼロとなる時間を計算するゼロクロス点計算部(第1のゼロクロス検出手段)、12は入力信号が振幅ゼロとなる時間を計算するゼロクロス点計算部(第2のゼロクロス検出手段)、13はゼロクロス点計算部11,12により計算された相互の時間差を遅延制御量として補間フィルタ5および遅延器6に供給する制御器(制御手段)である。
図2はこの発明の実施の形態1による入力信号およびフィードバック信号を示す波形図である。
【0010】
次に動作について説明する。
入力信号はデジタル信号である。入力信号は乗算器1において、その瞬時振幅に応じた歪補償係数が乗算される。乗算出力はD/A変換器2でアナログ信号に変換され電力増幅器3で増幅され出力される。電力増幅器3の出力の一部はフィードバック信号として帰還される。フィードバック信号はA/D変換器4でデジタル信号に変換され、さらに補間フィルタ5にて遅延制御量に応じてずらした振幅値が演算され補償係数演算部7に出力される。
一方、入力信号は、遅延器6にて遅延制御量に応じて遅延され、この遅延された入力信号とフィードバック信号との補償係数演算部7に入力されるタイミングが合わせられる。
入力信号とフィードバック信号との差分は電力増幅器3で発生する歪成分を表している。補償係数演算部7では、入力信号の瞬時振幅とその振幅における歪の値から電力増幅器3の非直線性を打ち消すような歪補償係数が振幅毎に求められる。この歪補償係数はメモリ9に記憶され、振幅計算部8によって計算された入力信号の瞬時振幅に対応する歪補償係数がメモリ9から選択され、乗算器1に供給される。
このように、入力信号とフィードバック信号とが補償係数演算部7に入力されるタイミングを合わせる必要がある。
【0011】
入力信号およびフィードバック信号の波形を図2に示す。入力信号はデジタル値であり、矢印のタイミングの振幅を持つデジタルデータである。一方、フィードバック信号はA/D変換器4においてデジタル信号に変換される。なお、フィードバック信号は、電力増幅器3の非線形特性のため、振幅の大きい点が小さい振幅となっている。
この実施の形態1において、ゼロクロス点計算部11では、フィードバック信号の振幅がゼロとなる点が前後のデータから計算し求められる。同様に、ゼロクロス点計算部12では、入力信号の振幅がゼロとなる点が求められる。制御器13において、2つのゼロクロスパターンから、その時間差が求められ、遅延器6および補間フィルタ5に遅延制御量として供給される。
例えば、時間差が、クロック1周期に換算して12.2クロック分の場合、遅延器6の遅延時間を13クロックの遅延数に制御し、補間フィルタ5では0.8クロック遅れた波形を計算して出力されるように制御する。
【0012】
以上のように、この実施の形態1によれば、入力信号自体が自己相関性が小さい信号であっても、遅延時間を正確に求めることができ、精度の高い歪補償処理を施すことができる。
なお、電力増幅器3による出力信号の非直線性は、大振幅において利得が低下するものであり、小振幅部分では直線性を維持し、振幅ゼロでは歪補償無しでも歪の影響を受けることがないものである。したがって、乗算器1による歪補償処理前であっても、ゼロクロス点計算部11による振幅ゼロとなる時間から遅延時間を正確に検出することができる。
【0013】
実施の形態2.
図3はこの発明の実施の形態2によるプリディスト−ション方式を用いた歪補償器を示すブロック図であり、図において、14は入力信号が間欠的に振幅ゼロとなる信号を発生する信号発生器(信号発生手段)、15は信号発生器14により発生された入力信号が振幅ゼロとなる時間とゼロクロス点計算部(ゼロクロス検出手段)11により検出された振幅ゼロとなる時間との相互の時間差を遅延制御量として補間フィルタ5および遅延器6に供給する制御器(制御手段)である。
その他の構成については図1と同一である。
【0014】
次に動作について説明する。
信号発生器14により、入力信号としてゼロクロスポイントが既知の信号を発生させ、電源投入時等の一定時間機器に通し、実施の形態1と同様にしてゼロクロス点計算部11によりフィードバック信号の振幅がゼロとなる時間を求める。制御器15では、信号発生器14により発生された入力信号が振幅ゼロとなる時間とゼロクロス点計算部11により検出された振幅ゼロとなる時間との相互の時間差を遅延制御量として補間フィルタ5および遅延器6に供給する。
【0015】
以上のように、この実施の形態2によれば、入力信号自体が自己相関性が小さい信号であっても、遅延時間を正確に求めることができ、精度の高い歪補償処理を施すことができる。
また、遅延時間検出のための基準である入力信号が振幅ゼロとなる時間は、ゼロクロス点計算部12により検出されるものではなく、信号発生器14により発生される信号なので、遅延時間を容易に、かつより正確に検出することができる。
【0016】
【発明の効果】
以上のように、この発明によれば、A/D変換手段により変換されたデジタル信号が振幅ゼロとなる時間を検出する第1のゼロクロス検出手段と、デジタル入力信号が振幅ゼロとなる時間を検出する第2のゼロクロス検出手段と、第1および第2のゼロクロス検出手段により検出された相互の時間差を遅延制御量として補間フィルタ手段および遅延手段に供給する制御手段とを備えるように構成したので、デジタル入力信号自体が自己相関性が小さい信号であっても、デジタル入力信号からのA/D変換手段により変換されたデジタル信号の遅延時間を正確に求めることができ、精度の高い歪補償処理を施すことができる。
なお、電力増幅手段による出力信号の非直線性とは、大振幅において利得が低下するというものであり、小振幅部分では直線性を維持し、振幅ゼロでは歪補償無しでも歪の影響を受けることはない。したがって、乗算手段による歪補償処理前であっても、第1のゼロクロス検出手段による振幅ゼロとなる時間から遅延時間を正確に検出することができる効果がある。
【0017】
この発明によれば、デジタル入力信号が間欠的に振幅ゼロとなる信号を発生する信号発生手段と、A/D変換手段により変換されたデジタル信号が振幅ゼロとなる時間を検出するゼロクロス検出手段と、信号発生手段により発生されたデジタル入力信号が振幅ゼロとなる時間とゼロクロス検出手段により検出された振幅ゼロとなる時間との相互の時間差を遅延制御量として補間フィルタ手段および遅延手段に供給する制御手段とを備えるように構成したので、デジタル入力信号自体が自己相関性が小さい信号であっても、デジタル入力信号からのA/D変換手段により変換されたデジタル信号の遅延時間を正確に求めることができ、精度の高い歪補償処理を施すことができる。
また、遅延時間検出のための基準であるデジタル入力信号が振幅ゼロとなる時間は、ゼロクロス検出手段により検出されるものではなく、信号発生手段により発生される信号なので、遅延時間をより正確に検出することができる。
なお、電力増幅手段による出力信号の非直線性とは、大振幅において利得が低下するというものであり、小振幅部分では直線性を維持し、振幅ゼロでは歪補償無しでも歪の影響を受けることはない。したがって、乗算手段による歪補償処理前であっても、第1のゼロクロス検出手段による振幅ゼロとなる時間から遅延時間を正確に検出することができる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるプリディスト−ション方式を用いた歪補償器を示すブロック図である。
【図2】この発明の実施の形態1による入力信号およびフィードバック信号を示す波形図である。
【図3】この発明の実施の形態2によるプリディスト−ション方式を用いた歪補償器を示すブロック図である。
【図4】従来のプリディスト−ション方式を用いた歪補償器を示すブロック図である。
【符号の説明】
1 乗算器(乗算手段)、2 D/A変換器(D/A変換手段)、3 電力増幅器(電力増幅手段)、4 A/D変換器(A/D変換手段)、5 補間フィルタ(補間フィルタ手段)、6 遅延器(遅延手段)、7 補償係数演算部(歪補償係数演算手段)、8 振幅計算部(歪補償係数演算手段)、9 メモリ(歪補償係数演算手段)、11 ゼロクロス点計算部(第1のゼロクロス検出手段,ゼロクロス検出手段)、12 ゼロクロス点計算部(第2のゼロクロス検出手段)、13,15 制御器(制御手段)、14 信号発生器(信号発生手段)。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a distortion compensator of a digital predistortion method, which has a function of comparing an input signal with a feedback signal from a power amplifier and obtaining a distortion compensation coefficient from the difference to perform an adaptive operation. Things.
[0002]
[Prior art]
In a transmitter for wireless communication, distortion due to non-linearity of a power amplifier not only deteriorates signal quality, but also results in leakage power to an adjacent channel. Therefore, a predistortion method that compensates for nonlinearity without lowering the power efficiency of the power amplifier is essential.
[0003]
FIG. 4 is a block diagram showing a conventional distortion compensator using a predistortion method. In the figure, reference numeral 1 denotes a multiplier for multiplying an input signal by a distortion compensation coefficient, and 2 denotes a D for converting a digital signal to an analog signal. The / A converter 3 is a power amplifier that amplifies and outputs an analog signal. Reference numeral 4 denotes an A / D converter that converts an analog signal that has been amplified by the power amplifier 3 and is partially fed back into a digital signal. Reference numeral 5 denotes an interpolation filter that calculates an amplitude value obtained by shifting the digital signal in accordance with a delay control amount. Is a delay unit for delaying an input signal according to a delay control amount. Reference numeral 7 denotes a compensation coefficient calculation unit for calculating a distortion compensation coefficient for each amplitude of the input signal according to the input signal delayed by the delay unit 6 and the amplitude value calculated by the interpolation filter 5, and 8 denotes an instantaneous amplitude of the input signal. The amplitude calculator 9 for calculating stores the distortion compensation coefficient for each amplitude of the input signal calculated by the compensation coefficient calculator 7 and calculates the distortion compensation coefficient corresponding to the instantaneous amplitude of the input signal calculated by the amplitude calculator 8. This is a memory supplied to the multiplier 1. Reference numeral 10 denotes a correlator that calculates a correlation value between the input signal and the digital signal converted by the A / D converter 4 and controls the delay time of the delay unit 6 to a delay time at which a maximum correlation value is obtained.
[0004]
Next, the operation will be described.
The input signal is a digital signal. The input signal is multiplied in the multiplier 1 by a distortion compensation coefficient corresponding to the instantaneous amplitude. The multiplied output is converted into an analog signal by the D / A converter 2, amplified by the power amplifier 3, and output. Part of the output of the power amplifier 3 is fed back as a feedback signal. The feedback signal is converted into a digital signal by the A / D converter 4, and the amplitude value shifted according to the delay control amount is calculated by the interpolation filter 5 and output to the compensation coefficient calculation unit 7.
On the other hand, the input signal is delayed by the delay unit 6 in accordance with the delay control amount, and the timing of inputting the delayed input signal and the feedback signal to the compensation coefficient calculation unit 7 is adjusted.
The difference between the input signal and the feedback signal represents a distortion component generated in the power amplifier 3. In the compensation coefficient calculation unit 7, a distortion compensation coefficient that cancels the nonlinearity of the power amplifier 3 is obtained for each amplitude from the instantaneous amplitude of the input signal and the value of the distortion at the amplitude. This distortion compensation coefficient is stored in the memory 9, and a distortion compensation coefficient corresponding to the instantaneous amplitude of the input signal calculated by the amplitude calculator 8 is selected from the memory 9 and supplied to the multiplier 1.
As described above, it is necessary to match the timing at which the input signal and the feedback signal are input to the compensation coefficient calculator 7. The approximate value of the delay time of the feedback signal is known, and the correlator 10 calculates the product of the input signal and the feedback signal shifted several clock times before and after the approximate delay time as a center, and calculates the feedback signal from the result. The signal delay time is obtained by calculation.
From the result, the delay amount of the delay unit 6 and the interpolation filter 5 is controlled. For example, when the time difference is equivalent to 12.2 clocks in one clock cycle, the delay time of the delay unit 6 is controlled to the number of delays of 13 clocks, and the interpolation filter 5 calculates a waveform delayed by 0.8 clocks. Is controlled to be output.
[0005]
[Problems to be solved by the invention]
Since the conventional distortion compensator is configured as described above, the delay time is obtained from the correlation between the input signal and the feedback signal by the correlator 10, and in this case, the signal itself has strong autocorrelation. However, the autocorrelation is not accurately obtained for a small signal. In general, even in a signal having strong autocorrelation, since the correlation value has a gentle convex shape, a time error obtained by calculation may be a magnitude that cannot be ignored.
As described above, there has been a problem that a delay time cannot be accurately adjusted for a signal having a small autocorrelation, and a highly accurate distortion compensation process cannot be performed.
[0006]
The present invention has been made to solve the above problems, and has as its object to obtain a distortion compensator that performs a highly accurate distortion compensation process by adjusting the delay time even for a signal having a small autocorrelation. I do.
[0007]
[Means for Solving the Problems]
The distortion compensator according to the present invention includes a first zero-crossing detector for detecting a time when the digital signal converted by the A / D converter has zero amplitude, and a second zero-crossing detector for detecting a time when the digital input signal has zero amplitude. 2 zero-cross detecting means, and control means for supplying a time difference detected by the first and second zero-cross detecting means to the interpolation filter means and the delay means as a delay control amount.
[0008]
A distortion compensator according to the present invention includes a signal generation unit that generates a signal in which a digital input signal intermittently has a zero amplitude, and a zero cross that detects a time when a digital signal converted by an A / D conversion unit has a zero amplitude. The detecting means, and a time difference between the time when the digital input signal generated by the signal generating means has zero amplitude and the time when the amplitude becomes zero detected by the zero-cross detecting means is used as a delay control amount as interpolation control means and delay means. Supply means.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a distortion compensator using a predistortion method according to Embodiment 1 of the present invention. In the figure, reference numeral 1 denotes a multiplier (multiplication means) for multiplying an input signal by a distortion compensation coefficient; Reference numeral denotes a D / A converter (D / A conversion means) for converting a digital signal into an analog signal, and reference numeral 3 denotes a power amplifier (power amplification means) for amplifying and outputting an analog signal. Reference numeral 4 denotes an A / D converter (A / D conversion means) for converting an analog signal partially amplified by the power amplifier 3 and fed back to a digital signal, and 5 denotes an amplitude value obtained by shifting the digital signal according to a delay control amount. Is a delay device (delay means) for delaying the input signal according to the delay control amount. Reference numeral 7 denotes a compensation coefficient calculator (distortion compensation coefficient calculator) that calculates a distortion compensation coefficient for each amplitude of the input signal according to the input signal delayed by the delay unit 6 and the amplitude value calculated by the interpolation filter 5. Is an amplitude calculator (distortion compensation coefficient calculator) for calculating the instantaneous amplitude of the input signal, 9 is a distortion compensation coefficient for each amplitude of the input signal calculated by the compensation coefficient calculator 7, and is calculated by the amplitude calculator 8. And a memory (distortion compensation coefficient calculating means) for supplying a distortion compensation coefficient corresponding to the instantaneous amplitude of the input signal to the multiplier 1.
Numeral 11 denotes a zero-crossing point calculating unit (first zero-crossing detecting means) for calculating the time when the digital signal converted by the A / D converter 4 has zero amplitude, and 12 denotes zero-crossing for calculating the time when the input signal has zero amplitude. A point calculator (second zero-crossing detector) 13 is a controller (controller) that supplies the mutual time difference calculated by the zero-crossing point calculators 11 and 12 to the interpolation filter 5 and the delay unit 6 as a delay control amount. is there.
FIG. 2 is a waveform diagram showing an input signal and a feedback signal according to the first embodiment of the present invention.
[0010]
Next, the operation will be described.
The input signal is a digital signal. The input signal is multiplied in the multiplier 1 by a distortion compensation coefficient corresponding to the instantaneous amplitude. The multiplied output is converted into an analog signal by the D / A converter 2, amplified by the power amplifier 3, and output. Part of the output of the power amplifier 3 is fed back as a feedback signal. The feedback signal is converted into a digital signal by the A / D converter 4, and the amplitude value shifted according to the delay control amount is calculated by the interpolation filter 5 and output to the compensation coefficient calculation unit 7.
On the other hand, the input signal is delayed by the delay unit 6 in accordance with the delay control amount, and the timing of inputting the delayed input signal and the feedback signal to the compensation coefficient calculation unit 7 is adjusted.
The difference between the input signal and the feedback signal represents a distortion component generated in the power amplifier 3. In the compensation coefficient calculation unit 7, a distortion compensation coefficient that cancels the nonlinearity of the power amplifier 3 is obtained for each amplitude from the instantaneous amplitude of the input signal and the value of the distortion at the amplitude. This distortion compensation coefficient is stored in the memory 9, and a distortion compensation coefficient corresponding to the instantaneous amplitude of the input signal calculated by the amplitude calculator 8 is selected from the memory 9 and supplied to the multiplier 1.
As described above, it is necessary to match the timing at which the input signal and the feedback signal are input to the compensation coefficient calculator 7.
[0011]
FIG. 2 shows the waveforms of the input signal and the feedback signal. The input signal is a digital value and is digital data having an amplitude at the timing indicated by the arrow. On the other hand, the feedback signal is converted into a digital signal in the A / D converter 4. The feedback signal has a small amplitude at a point with a large amplitude due to the non-linear characteristic of the power amplifier 3.
In the first embodiment, the zero-crossing point calculation unit 11 calculates and obtains a point where the amplitude of the feedback signal becomes zero from data before and after. Similarly, the zero-cross point calculation unit 12 obtains a point where the amplitude of the input signal becomes zero. The controller 13 determines the time difference between the two zero cross patterns and supplies the time difference to the delay unit 6 and the interpolation filter 5 as a delay control amount.
For example, when the time difference is equivalent to 12.2 clocks in one clock cycle, the delay time of the delay unit 6 is controlled to the number of delays of 13 clocks, and the interpolation filter 5 calculates a waveform delayed by 0.8 clocks. Is controlled to be output.
[0012]
As described above, according to the first embodiment, even if the input signal itself is a signal having a small autocorrelation, the delay time can be accurately obtained, and a highly accurate distortion compensation process can be performed. .
The non-linearity of the output signal from the power amplifier 3 is such that the gain is reduced at a large amplitude, the linearity is maintained at a small amplitude portion, and the amplitude is zero, so that there is no influence of distortion even without distortion compensation. Things. Therefore, even before the distortion compensation processing by the multiplier 1, the delay time can be accurately detected from the time when the amplitude becomes zero by the zero-crossing point calculation unit 11.
[0013]
Embodiment 2 FIG.
FIG. 3 is a block diagram showing a distortion compensator using a predistortion method according to a second embodiment of the present invention. In FIG. 3, reference numeral 14 denotes a signal generator for generating a signal in which an input signal intermittently becomes zero in amplitude. (Signal generating means) and 15 represent the time difference between the time when the input signal generated by the signal generator 14 has zero amplitude and the time when the zero-crossing point calculator (zero-cross detecting means) 11 has zero amplitude. The controller (control means) supplies the delay control amount to the interpolation filter 5 and the delay unit 6.
Other configurations are the same as those in FIG.
[0014]
Next, the operation will be described.
The signal generator 14 generates a signal having a known zero cross point as an input signal, passes the signal through a device for a certain period of time such as when the power is turned on, and reduces the amplitude of the feedback signal to zero by the zero cross point calculation unit 11 as in the first embodiment. Find the time The controller 15 uses the time difference between the time when the input signal generated by the signal generator 14 becomes zero amplitude and the time when the amplitude becomes zero detected by the zero-crossing point calculation unit 11 as a delay control amount and the interpolation filter 5 and It is supplied to the delay unit 6.
[0015]
As described above, according to the second embodiment, even if the input signal itself is a signal having low autocorrelation, the delay time can be accurately obtained, and a highly accurate distortion compensation process can be performed. .
The time when the amplitude of the input signal, which is the reference for detecting the delay time, becomes zero is not a signal detected by the zero-crossing point calculation unit 12 but a signal generated by the signal generator 14. , And more accurately.
[0016]
【The invention's effect】
As described above, according to the present invention, the first zero-cross detecting means for detecting the time at which the digital signal converted by the A / D converting means has zero amplitude, and the time at which the digital input signal has zero amplitude is detected. A second zero-crossing detecting means, and a control means for supplying a time difference between the first and second zero-crossing detecting means to the interpolation filter means and the delaying means as a delay control amount. Even if the digital input signal itself has a small autocorrelation, the delay time of the digital signal converted from the digital input signal by the A / D converter can be accurately obtained, and a highly accurate distortion compensation process can be performed. Can be applied.
The non-linearity of the output signal by the power amplifying means that the gain decreases at a large amplitude, the linearity is maintained at a small amplitude portion, and the amplitude is zero, and the distortion is affected even without distortion compensation. There is no. Therefore, even before the distortion compensation processing by the multiplication means, there is an effect that the delay time can be accurately detected from the time when the amplitude becomes zero by the first zero-cross detection means.
[0017]
According to the present invention, there are provided signal generating means for generating a signal in which a digital input signal has an amplitude of zero intermittently, and zero-cross detecting means for detecting a time when a digital signal converted by an A / D converter has an amplitude of zero. Control for supplying the time difference between the time when the digital input signal generated by the signal generating means has zero amplitude and the time when the amplitude becomes zero detected by the zero-cross detecting means to the interpolation filter means and the delay means as a delay control amount. Means for accurately obtaining the delay time of a digital signal converted from a digital input signal by an A / D converter even if the digital input signal itself is a signal having low autocorrelation. Thus, highly accurate distortion compensation processing can be performed.
The time when the amplitude of the digital input signal, which is the reference for detecting the delay time, becomes zero is not a signal detected by the zero-crossing detecting means but a signal generated by the signal generating means, so that the delay time can be detected more accurately. can do.
The non-linearity of the output signal by the power amplifying means that the gain decreases at a large amplitude, the linearity is maintained at a small amplitude portion, and the amplitude is zero, and the distortion is affected even without distortion compensation. There is no. Therefore, even before the distortion compensation processing by the multiplication means, there is an effect that the delay time can be accurately detected from the time when the amplitude becomes zero by the first zero-cross detection means.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a distortion compensator using a predistortion method according to a first embodiment of the present invention.
FIG. 2 is a waveform chart showing an input signal and a feedback signal according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing a distortion compensator using a predistortion method according to a second embodiment of the present invention.
FIG. 4 is a block diagram showing a distortion compensator using a conventional predistortion method.
[Explanation of symbols]
Reference Signs List 1 multiplier (multiplication means), 2 D / A converter (D / A conversion means), 3 power amplifier (power amplification means), 4 A / D converter (A / D conversion means), 5 interpolation filter (interpolation) Filter unit), 6 delay unit (delay unit), 7 compensation coefficient operation unit (distortion compensation coefficient operation unit), 8 amplitude calculation unit (distortion compensation coefficient operation unit), 9 memory (distortion compensation coefficient operation unit), 11 zero crossing point Calculator (first zero-crossing detector, zero-crossing detector), 12 zero-crossing point calculator (second zero-crossing detector), 13, 15 controller (controller), 14 signal generator (signal generator).

Claims (2)

デジタル入力信号に歪補償係数を乗算して歪補償処理を施す乗算手段と、
上記乗算手段により歪補償処理が施されたデジタル信号をアナログ信号に変換するD/A変換手段と、
上記D/A変換手段により変換されたアナログ信号を増幅して出力する電力増幅手段と、
上記電力増幅手段により増幅され、フィードバックされたアナログ信号をデジタル信号に変換するA/D変換手段と、
上記A/D変換手段により変換されたデジタル信号を遅延制御量に応じてずらした振幅値を演算する補間フィルタ手段と、
デジタル入力信号を遅延制御量に応じて遅延させる遅延手段と、
上記遅延手段により遅延されたデジタル入力信号と上記補間フィルタ手段により演算された振幅値とに応じて歪補償係数を演算して上記乗算手段に供給する歪補償係数演算手段と、
上記A/D変換手段により変換されたデジタル信号が振幅ゼロとなる時間を検出する第1のゼロクロス検出手段と、
デジタル入力信号が振幅ゼロとなる時間を検出する第2のゼロクロス検出手段と、
上記第1および第2のゼロクロス検出手段により検出された相互の時間差を遅延制御量として上記補間フィルタ手段および上記遅延手段に供給する制御手段とを備えた歪補償器。
Multiplying means for multiplying the digital input signal by a distortion compensation coefficient to perform a distortion compensation process;
D / A conversion means for converting the digital signal subjected to the distortion compensation processing by the multiplication means into an analog signal,
Power amplification means for amplifying and outputting the analog signal converted by the D / A conversion means;
A / D conversion means for converting an analog signal amplified and fed back by the power amplification means into a digital signal;
Interpolation filter means for calculating an amplitude value obtained by shifting the digital signal converted by the A / D conversion means according to the delay control amount;
Delay means for delaying the digital input signal according to the delay control amount;
Distortion compensation coefficient calculation means for calculating a distortion compensation coefficient in accordance with the digital input signal delayed by the delay means and the amplitude value calculated by the interpolation filter means and supplying the calculated distortion compensation coefficient to the multiplication means,
First zero-cross detecting means for detecting a time when the digital signal converted by the A / D converting means has an amplitude of zero;
Second zero-crossing detecting means for detecting a time when the digital input signal becomes zero in amplitude;
A distortion compensator comprising: control means for supplying a time difference detected by the first and second zero-cross detection means to the interpolation filter means and the delay means as a delay control amount.
デジタル入力信号が間欠的に振幅ゼロとなる信号を発生する信号発生手段と、
デジタル入力信号に歪補償係数を乗算して歪補償処理を施す乗算手段と、
上記乗算手段により歪補償処理が施されたデジタル信号をアナログ信号に変換するD/A変換手段と、
上記D/A変換手段により変換されたアナログ信号を増幅して出力する電力増幅手段と、
上記電力増幅手段により増幅され、フィードバックされたアナログ信号をデジタル信号に変換するA/D変換手段と、
上記A/D変換手段により変換されたデジタル信号を遅延制御量に応じてずらした振幅値を演算する補間フィルタ手段と、
デジタル入力信号を遅延制御量に応じて遅延させる遅延手段と、
上記遅延手段により遅延されたデジタル入力信号と上記補間フィルタ手段により演算された振幅値とに応じて歪補償係数を演算して上記乗算手段に供給する歪補償係数演算手段と、
上記A/D変換手段により変換されたデジタル信号が振幅ゼロとなる時間を検出するゼロクロス検出手段と、
上記信号発生手段により発生されたデジタル入力信号が振幅ゼロとなる時間と上記ゼロクロス検出手段により検出された振幅ゼロとなる時間との相互の時間差を遅延制御量として上記補間フィルタ手段および上記遅延手段に供給する制御手段とを備えた歪補償器。
Signal generating means for generating a signal in which the digital input signal has an amplitude of zero intermittently;
Multiplying means for multiplying the digital input signal by a distortion compensation coefficient to perform a distortion compensation process;
D / A conversion means for converting the digital signal subjected to the distortion compensation processing by the multiplication means into an analog signal,
Power amplification means for amplifying and outputting the analog signal converted by the D / A conversion means;
A / D conversion means for converting an analog signal amplified and fed back by the power amplification means into a digital signal;
Interpolation filter means for calculating an amplitude value obtained by shifting the digital signal converted by the A / D conversion means according to the delay control amount;
Delay means for delaying the digital input signal according to the delay control amount;
Distortion compensation coefficient calculation means for calculating a distortion compensation coefficient in accordance with the digital input signal delayed by the delay means and the amplitude value calculated by the interpolation filter means and supplying the calculated distortion compensation coefficient to the multiplication means,
Zero-cross detection means for detecting a time when the digital signal converted by the A / D conversion means has an amplitude of zero;
The time difference between the time when the digital input signal generated by the signal generating means has zero amplitude and the time when the amplitude becomes zero detected by the zero-cross detecting means is used as a delay control amount for the interpolation filter means and the delay means. A distortion compensator provided with a control unit for supplying the distortion.
JP2002169096A 2002-06-10 2002-06-10 Distortion compensator Pending JP2004015660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002169096A JP2004015660A (en) 2002-06-10 2002-06-10 Distortion compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002169096A JP2004015660A (en) 2002-06-10 2002-06-10 Distortion compensator

Publications (1)

Publication Number Publication Date
JP2004015660A true JP2004015660A (en) 2004-01-15

Family

ID=30435822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002169096A Pending JP2004015660A (en) 2002-06-10 2002-06-10 Distortion compensator

Country Status (1)

Country Link
JP (1) JP2004015660A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516489A (en) * 2004-10-06 2008-05-15 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Arbitrary waveform predistortion table generation
WO2008114346A1 (en) * 2007-03-16 2008-09-25 Fujitsu Limited Distortion compensating device and its delay time estimating method
JPWO2007013177A1 (en) * 2005-07-29 2009-02-05 富士通株式会社 Delay adjustment device
JP2010273064A (en) * 2009-05-21 2010-12-02 Fujitsu Ltd Distortion compensation device
CN111030690A (en) * 2019-12-24 2020-04-17 山东浪潮人工智能研究院有限公司 Direct current offset calibration device and method for zero intermediate frequency waveform generation system
CN116577536A (en) * 2023-07-10 2023-08-11 烟台东方威思顿电气有限公司 Three-phase alternating current standard source based on waveform-amplitude separation control

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516489A (en) * 2004-10-06 2008-05-15 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Arbitrary waveform predistortion table generation
JP4801079B2 (en) * 2004-10-06 2011-10-26 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Arbitrary waveform predistortion table generation
JPWO2007013177A1 (en) * 2005-07-29 2009-02-05 富士通株式会社 Delay adjustment device
JP4664364B2 (en) * 2005-07-29 2011-04-06 富士通株式会社 Delay adjustment device
WO2008114346A1 (en) * 2007-03-16 2008-09-25 Fujitsu Limited Distortion compensating device and its delay time estimating method
JPWO2008114346A1 (en) * 2007-03-16 2010-06-24 富士通株式会社 Distortion compensation apparatus and delay time estimation method thereof
JP4935897B2 (en) * 2007-03-16 2012-05-23 富士通株式会社 Distortion compensation apparatus and delay time estimation method thereof
JP2010273064A (en) * 2009-05-21 2010-12-02 Fujitsu Ltd Distortion compensation device
CN111030690A (en) * 2019-12-24 2020-04-17 山东浪潮人工智能研究院有限公司 Direct current offset calibration device and method for zero intermediate frequency waveform generation system
CN111030690B (en) * 2019-12-24 2023-09-15 山东浪潮科学研究院有限公司 DC offset calibration device and method for zero intermediate frequency waveform generation system
CN116577536A (en) * 2023-07-10 2023-08-11 烟台东方威思顿电气有限公司 Three-phase alternating current standard source based on waveform-amplitude separation control
CN116577536B (en) * 2023-07-10 2023-09-15 烟台东方威思顿电气有限公司 Three-phase alternating current standard source based on waveform-amplitude separation control

Similar Documents

Publication Publication Date Title
JP3844352B2 (en) Transmitter
US20120249238A1 (en) Envelope Path Processing for Envelope Tracking Amplification Stage
US9065393B2 (en) Power amplifier, radio-frequency power amplification device, and amplification control method
HK1117951A1 (en) Arbitrary waveform predistortion table generation
US8542766B2 (en) Time alignment algorithm for transmitters with EER/ET amplifiers and others
JP2005515655A5 (en)
JP2007180795A (en) Timing adjusting device and timing adjusting method
DE60109823D1 (en) REAL-TIME CORRECTION OF A DIGITAL PULSE WIDTH MODULE AMPLIFIER
US9231624B2 (en) Time alignment for an amplification stage
EP2164171A3 (en) Power series predistorter and control method thereof
CN1316807C (en) Device and method for compensating error of analog integral modulator
TR200200189T2 (en) Method and device for linearization of an amplifier
JP2010252252A (en) Amplifier circuit, method of adjusting input bias, and method of adjusting supply voltage
TW201145809A (en) Compensation device applied to power amplifier, method for determining pre-distortion of power amplifier, and method for compensating linearity of power amplifier thereof
US7782153B2 (en) Timing adjusting method and timing adjusting apparatus
EP2707947B1 (en) Time and amplitude alignment in envelope tracking amplification stage
JP2004015660A (en) Distortion compensator
RU2012134622A (en) AMPLIFIER AND SIGNAL PROCESSING DEVICE
TW201004131A (en) Feedforward linearization of RF power amplifiers
JP2008211449A (en) Eer amplifier, synchronization control method in eer amplifier, and radio communications equipment
JP2014107844A (en) Delay quantity estimation device and delay quantity estimation method
JP6749492B2 (en) High frequency amplifier
US20050036650A1 (en) Control scheme for signal processing arrangement
JP2015091115A (en) Radio device and radio access system
JP6307779B2 (en) Correction apparatus and correction method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071030

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071030

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218